SU773793A1

SU773793A1 - Способ изготовлени полупроводниковых интегральных бипол рных схем

Info

Publication number: SU773793A1
Application number: SU772540035A
Authority: SU
Inventors: Юрий Владимирович Кружанов; Виктор Павлович Дубинин; Виктор Сергеевич Овчинников; Владимир Эдуардович Сафронов
Original assignee: Предприятие П/Я -6429
Priority date: 1977-11-02
Filing date: 1977-11-02
Publication date: 1980-10-23
Also published as: JPS5499582A; FR2408216A1; FR2408216B1; GB2009498B; DE2846881A1; US4247343A; GB2009498A

Description

Изобретение относитс к микроэлектронике , конкретно к способам изготовлени полупроводниковых интегральных сХем (ИС) и может быть ис-5 пользовано дл изготовлени различных твердотельных цифровых и логических устройств на основе бипол рных транзисторов .

Известен способ изготовлени полу-JO проводниковой интегральной бипол рной по планарно-эпитаксиальной технологии с использованием скрытого коллекторного сло и метода двойной диффузии дл создани базового и 5 эмиттерного слоев ij .

По этому способу изготавливают устройства, в которых изол ци отдельных транзисторов в интегральной схеме осуществл етс с помощью специ-20 ально созданного р-п перехода. Дл этого в эпитаксиальную структуру со скрытым слоем, состо щую из полупроводниковой подложки р-типа проводимости -и эпитаксиальной пленки 25 проводимости провод т разделительную диффузию. При ЭТО1-1- в эпитаксиальную пленку загон ют акцепторную примесь, котора при разгонке образует области р-типа проводимости, смыкающийс с jO

подложкой. Указанные области выдел ют в эпитаксиальном слое отдельные изолированные друг от друга карманы, в которых формируют транзисторы и другие элементы схемы.

Недостатками указанного способа вл ютс его больша трудоемкость и низка интеграци изготовленных по нему схем. Последнее обусловлено тем, что больша часть площади ИС зан та областью разделительной диффузии, котора служит только дл изол ции и не несет более никакого функционального назначени .

Наиболее близким по технической сущности к предлагаемому вл етс способ изготовлени полупроводниковых интегральных бипол рных схем, включающий и формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого сло п-типа проводимости, выращивание эпитаксиального сло р-типа проводимости, формирование в эпитаксиальном слое областей п-типа.

П+-1

+ -П

создание областей p-типа и п -типа и формирование сло металлической разводки 22 .

Известный способ вл етс достаточно трудоемким. Кроме того, степень интеграции схем, получаемых по данному способу, недостаточно велика .

Цель изобретени - увеличение степени интеграции интегральных схем.

Поставленна цель достигаетс тем, что при создании областей и ( типа посредством ионного легировани , используют один маскирующий слой,первой производ т загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, разгонку легирующих примесей в этих област х производ т в инертной среде, а окна, вскрытые дл формировани указанных областей, оставл ют открытыми вплоть до создани сло металлической разводки.

В предлагаемом способе изготовлени интегральной схемы после выращивани на эпитаксиальной структуре первого маскирующего окисла последн не подвергаетс более термическим операци м в окислительной атмосфере. При таком процессе толщина окисла оказываетс одинаковой на всей структуре и, следовательно, становитс возможным применение дл разводки металлических слоев меньшей ширины и меньшей толщины, так как на плоской поверхности веро тность разрыва тонких металлических проводников резко уменьшаетс . Уменьшение ширины проводников металлической разводки приводит к значительному уменьшению площади, занимаемой схемой на кристалле. Уменьшение толщины металлической разводки также приводит к уменьшению этой площади, так как при этому удаетс , уменьшить промежутки мажду соседними металлическими проводниками.

Другой особенностью процесса вл етс то, что при отсутствии операций окислени окна, вскрытые дл формировани областей п и р , остаютс открытыми вплоть до нанесени металлической разводки. Это дополнительно позвол ет уменьшить число технологических операций, в частности, становитс ненужной операци вскрыти контактных окон. При этом также достигаетс увеличение интеграции схемы при сохранении минимальных размеров элементов. Это увеличение интерации обусловлено тем, что в таком технологическом процессе обе области и и р могут быть сделаны минимальными , т.е. их размеры ограничены только возможност ми примен емо го оборудовани . В обычном процессе эти размеры не могут быть сделаны такими малыми, так как они должны быть больше чем размеры контактных окон к ним.

Согласно предлагаемому способу операции загонки при формировании областей п и р производ т посредством ионного легировани .

После загонки примеси в первые области, например в области п, в том же окисле вскрывают окна дл загонки примеси во вторые области, например области р. При загонке примеси во вторые области открыты ркна, вскрытые как дл загонки в пер4 вые, так и дл загонки во вторые области, и примесь попадает в те и другие области. Это накладывает требование на последовательность операций загонки. Первой должна производитьс загонка той примеси, концентраци которой в изготавливаемой конструкции должна быть больше. В этом случае втора загонка не измен ет тип проводимости в первых област х. Если, например, конструкци такова, что концентраци в област х п должна быть больше, чем концентраци в област х , то первой из двух указанных операций загонки должна производитьс загонка донорной примеси в области .

Разгонку акцепторной и донорной примесей в област х п и р производ т в инертной среде. Это предохран ет окна, необходимые дл контакта активных областей с металлической разводкой, от окислени и избавл ет от необходимости проведени операции вскрыти контактных окон. Дл уменьшени числа технологических операций разгонку акцепторной и донорной примесей производ т одновременно . Если конструкци такова, что к распределению примесей в област х п и предъ вл ютс требовани , которые не могут быть удовлетворены при одновременной разгонке, приходитс проводить разгонку акцепторной и донорной примесей раздельно, при обе разгонки провод тс в инертной среде.

Claims

Пример. Изготавливают ИС, содержащую КИД-транзисторы. На крем- ниевой подложке КДБ-10 с помощью операций 1-ой фотолитографии и диффузии сурьмы формируют области скрытого сло п-типа проводимости. Затем методом хлоридной эпитаксии выращивают монокристаллический слой кремни р-типа проводимости толщиной 2 мкм с удельным сопротивлением 0,5 Ом-см. Затем в локальные участки поверхности , выделенные с помощью 2-ой фотолитографии провод т ионную загонку фосфора. Энерги ионов при загонке составл ет 40 кэВ, а внедренна доза paвн eтJ:; 7 мкк/см. В качестве маскирующего покрыти при ионном внедрении используют фоторезист. После сн ти фоторезиста провод т разгонку фосфора с одновременным окислением поверхности . Разгонку провод т в сухом кислороде 60 мин, затем во влажном кислороде 20 мин и вновь в сухом кислороде 40 мин. Температура при 5 разгонке составл ет . При этом на поверхности структуры вырастает окисел толщиной А,-о,4 мкм. Этот окисел вл етс маскирукщим окислом при последующих операци х загонки. В нем с помощью 3-й фотолитографии вскрывают окна, через которые метод ионного легировани внедр ют одноза р дные ионы фосфора с энергией 40 к Внедренна доза составл ет 700 мкк/ /см. Затем в том же окисле с помощьто 4-ой фотолитографии вскрывают окна дл загонки бора и производ т загонку однозар дных ионов бора с„ энергией 40 кеВ и дозой 70 мкк/см. Разгонку и отжиг внедренных примесе провод т в азоте при температуре 1000°С в течение 30 мин.. После этого напыл ют слой алюмини толщиной 1 мкм и с помощью 5-ой фотолитографии провод т формирование разводки. Использование способа позвол ет изготовить бипол рную схему посто нного запоминающего устройства с информационной емкостью 64К. Устройство занимает на кристалле менее 30 мм и содержит более 80 тыс. транзисторо т.е. на каждом квадратном ми шиметре расположено в среднем около 2700 транзисторов. Така интеграци на бипол рных схемах достигнута впер вые. Применение способа позвол ет также значительно уменьшить число .технологических операций при изготовлении схемы. По сравнению с наименее трудоемким способом изготовлени бипол рных схем - способом коллекторно-изолирующей диффузии, предлагаелвлй способ содержит меньше операций фотолитографии, меньшей операций диффузии, меньше операций окислени . Это приводит к уменьшению количества и других вспомогательных операций, таких как операции отмывки перед тер мйческими процессами, операции сн ти примесно-силикатных стекол, операции контрол и пр. Формула изобретени Способ изготовлени полупроводниковых интегральных бипол рных схем, включающий формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого сло п-типа проводимости, выращивание эпитаксиального сло р-типа проводимости , формирование в эпитаксиальном слое областей п-типа, создание областей и п -типа, формирование сло металлической разводки, о тличающийс тем, что, с целью увеличени степени интеграции интегральных схем, при создании областей р -типа и п -типа посредством ионного легировани , используют один маскирующий слой окисла, в котором вскрывают окна дл формировани ука-i занных областей, затем производ т загонку примеси с наибольшей концентрацией в изготавливаемой конструкции , после чего загон ют примесь второго типа проводимости, причем разгонку легирующих примесей в этих област х производ т в инертной среде, а окна, вскрытые дл формировани указанных областей, оставл ют открытыми вплоть до создани сло металлической разводки. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3260902, кл. 317-235, опублик. 1966.
2.Патент США № 3575741, кл. 317-235, опублик. 1972 (прототип ) .