JP2519207B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2519207B2
JP2519207B2 JP61109673A JP10967386A JP2519207B2 JP 2519207 B2 JP2519207 B2 JP 2519207B2 JP 61109673 A JP61109673 A JP 61109673A JP 10967386 A JP10967386 A JP 10967386A JP 2519207 B2 JP2519207 B2 JP 2519207B2
Authority
JP
Japan
Prior art keywords
forming
oxide film
temperature
semiconductor substrate
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61109673A
Other languages
English (en)
Other versions
JPS62266831A (ja
Inventor
久典 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP61109673A priority Critical patent/JP2519207B2/ja
Publication of JPS62266831A publication Critical patent/JPS62266831A/ja
Application granted granted Critical
Publication of JP2519207B2 publication Critical patent/JP2519207B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Bipolar Transistors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はバイポーラICの製造において、塗布型拡散源
による埋込層拡散と同時に、マスク合わせ用の段差を形
成する半導体装置の製造方法に関する。
(従来の技術) 従来のマスク合わせ用段差の形成工程を図面を参照し
て説明する。
(1) まず、第3図(a)に示すようにP型の半導体
基板1に熱酸化により酸化膜2を1.2μm程成長させた
後、ホトリソ工程で拡散窓3を開孔する。
(2) 次いで、熱酸化により第3図(b)に示すよう
に、拡散窓3に段差形成用酸化膜4を0.2μm程度形成
する。このとき、酸化膜2は十分に厚いので、その下に
新たな酸化膜はほとんど形成されない。
(3) 次いで、エッチングにより段差形成用酸化膜4
の除去を行うと、第3図(c)に示すように半導体基板
1に段差5が形成される。このとき、酸化膜2も一部エ
ッチングされる。
(4) 次いで、N型の不純物を半導体基板1および酸
化膜2の全面に塗布し、第3図(d)に示すように不純
物6を形成する。この後、不活性ガス雰囲気で熱処理を
行い、第3図(e)に示すように埋込拡散層7を形成す
る。
(5) 次いで、不純物層6および酸化膜2を除去した
後、第3図(f)に示すようにN-型のエピタキシャル
層8および酸化膜9を順次形成する。ここで、半導体基
板1の段差5は酸化膜9の表面にも受け継がれ、次のマ
スク合わせ工程に利用される。
(発明が解決しようとする問題点) しかしながら、上記の方法では不純物を拡散するため
の熱処理と段差形成のための熱処理、すなわち2度の熱
処理を必要とする。また、不純物拡散のマスクとなる酸
化膜は、拡散前にエッチングするためこれを考慮して十
分厚くしなければならないという問題がある。
(問題点を解決するための手段) 上記の問題点を解決するため本発明の半導体装置の製
造方法は、開口部を有する酸化膜を半導体基板の主表面
上に形成する工程と、 不純物を含む膜を少くとも前記開口部内の前記主表面
上に形成する工程と、 前記不純物を含む膜を形成する工程で得られた構造を
不活性雰囲気内で第1の温度勾配で温度を上昇させて第
1の温度まで到達させ、その後は前記第1の温度を所定
時間保つことにより、前記開口部に対応する前記半導体
基板内に不純物拡散層を形成する工程と、 前記不純物拡散層形成工程に続いて前記不活性雰囲気
を酸化性雰囲気に代え、前記第1の温度から第2の温度
まで第2の温度勾配で温度を下降させることにより、前
記不純物を含む膜と前記開口部に対応する前記半導体基
板との間に段差形成用酸化膜を形成する工程と、 前記不純物を含む膜、前記酸化膜および前記段差形成
用酸化膜を除去することにより前記主表面に段差を形成
する工程とを有する。
(作用) 本発明は、不純物を拡散する熱処理の降温過程でマス
ク合わせに必要な段差を形成するための酸化を行う。
(実施例) 本発明の実施例を図面を参照して説明する。
(1) まず、第1図(a)に示すように、P型の半導
体基板20に熱酸化により酸化膜22を1μm程度成長させ
た後、ホトリソ工程で拡散窓23を開孔する。
(2) 次いで、第1図(b)に示すように回転塗布工
程により半導体基板20および酸化膜22の全面にN型の不
純物を塗布し、不純物層24を形成する。不純物は、例え
ばアンチモンまたはヒ素シリカフィルムである。
(3) 次いで、熱処理を行う。第2図はこのときの温
度と時間の関係を表わす図である。処理開始の温度は90
0〜950℃で、これより毎分5〜10℃上昇させる。1200〜
1250℃になったところで温度を一定にし、約4〜8時間
保温する。この後、温度を毎分3〜5℃降下させ再び90
0〜950℃まで戻す。
上記の温度上昇過程および保温過程では、窒素ガスを
毎分2〜4l供給して不活性雰囲気にする。この間、不純
物層24を残存した状態で酸化膜22をマスクとして拡散窓
23より不純物を拡散し、第1図(c)に示すように埋込
拡散層26を形成する。
降温過程では、酸素ガスを毎分2〜4l供給して酸化雰
囲気にする。こうして第1図(d)に示すように、不純
物層24を残存した状態で拡散窓23に段差形成用酸化膜28
を0.2μm程度形成する。このとき、酸化膜22は十分に
厚いので、その下に新たな酸化膜はほとんど形成されな
い。
なお、不純物は温度ピーク時間中に十分拡散されてお
り、段差形成用酸化膜28の生成による濃度の低下はほと
んど起こらない。
(4) 次いで、第1図(e)に示すように不純物層24
を除去し、酸化膜22および段差形成用酸化膜28を除去す
ると、第1図(f)に示すように半導体基板20の表面に
段差29が形成される。この後、N-型のエピタキシャル
層30および酸化膜32を順次形成すると、第1図(g)に
示すように段差29は酸化膜32の表面にも受け継がれ、次
のマスク合わせ工程に利用される。
(発明の効果) 本発明は、不純物を拡散する熱処理の降温過程で、マ
スク合わせに必要な段差を形成するための酸化を行う。
したがって、従来必要とされた段差形成のためだけの熱
処理が不要である。また、不純物拡散のマスクとなる酸
化膜を従来より薄く形成することができる。
以上のことから、本発明によればマスク合わせ用段差
の形成工程の簡素化と処理時間の短縮が期待できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すマスク合わせ用段差の
形成工程図、第2図は本発明の実施例における熱処理の
温度と時間の関係を表わす図である。第3図は従来のマ
スク合わせ用段差の形成工程図である。 1……半導体基板、2,9……酸化膜、3……拡散窓、4
……段差形成用酸化膜、5……段差、6……不純物層、
7……埋込拡散層、8……エピタキシャル層、20……半
導体基板、22,32……酸化膜、23……拡散窓、24……不
純物層、26……埋込拡散層、28……段差形成用酸化膜、
29……段差、30……エピタキシャル層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】開口部を有する酸化膜を半導体基板の主表
    面上に形成する工程と、 不純物を含む膜を少くとも前記開口部内の前記主表面上
    に形成する工程と、 前記不純物を含む膜を形成する工程で得られた構造を不
    活性雰囲気内で第1の温度勾配で温度を上昇させて第1
    の温度まで到達させ、その後は前記第1の温度を所定時
    間保つことにより、前記開口部に対応する前記半導体基
    板内に不純物拡散層を形成する工程と、 前記不純物拡散層形成工程に続いて前記不活性雰囲気を
    酸化性雰囲気に代え、前記第1の温度から第2の温度ま
    で第2の温度勾配で温度を下降させることにより、前記
    不純物を含む膜と前記開口部に対応する前記半導体基板
    との間に段差形成用酸化膜を形成する工程と、 前記不純物を含む膜、前記酸化膜および前記段差形成用
    酸化膜を除去することにより前記主表面に段差を形成す
    る工程とを 有することを特徴とする半導体装置の製造方法。
JP61109673A 1986-05-15 1986-05-15 半導体装置の製造方法 Expired - Lifetime JP2519207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61109673A JP2519207B2 (ja) 1986-05-15 1986-05-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61109673A JP2519207B2 (ja) 1986-05-15 1986-05-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62266831A JPS62266831A (ja) 1987-11-19
JP2519207B2 true JP2519207B2 (ja) 1996-07-31

Family

ID=14516271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61109673A Expired - Lifetime JP2519207B2 (ja) 1986-05-15 1986-05-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2519207B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01297186A (ja) * 1988-05-26 1989-11-30 Hitachi Ltd 超音波洗浄方法および装置
JP3184000B2 (ja) * 1993-05-10 2001-07-09 株式会社東芝 薄膜の形成方法およびその装置

Also Published As

Publication number Publication date
JPS62266831A (ja) 1987-11-19

Similar Documents

Publication Publication Date Title
US4274892A (en) Dopant diffusion method of making semiconductor products
US4088516A (en) Method of manufacturing a semiconductor device
JP2519207B2 (ja) 半導体装置の製造方法
JP2679143B2 (ja) 半導体装置の製造方法
US4313773A (en) Method for removing borosilicate and boron rich oxides from a silicon body prior to doping silicon bodies with a SiB6 solid source
JPS5812340A (ja) 半導体装置の製造方法
JPH08115865A (ja) アライメントマークの形成方法
JPS6288328A (ja) 半導体装置の製造方法
JPH02135737A (ja) 半導体装置の製造方法
JP2583962B2 (ja) 半導体装置の製造方法
JPH049371B2 (ja)
JPS6218040A (ja) リンケイ酸ガラス被膜の平坦化方法
JPS62219625A (ja) 半導体装置の製造方法
JPH01283821A (ja) 半導体装置の製造方法
JPH01260832A (ja) 半導体素子の製造方法
JP3173712B2 (ja) 半導体装置の製造方法
JP2578880B2 (ja) 半導体装置の製造方法
JP2722829B2 (ja) 半導体装置の製造方法
JPH06105695B2 (ja) 半導体装置の製造方法
JPS63280437A (ja) 半導体装置の素子分離領域の形成方法
JPS6358366B2 (ja)
JPS6118348B2 (ja)
JPH0431175B2 (ja)
JPS5939901B2 (ja) 半導体装置の製造方法
JPS6074613A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term