JP3173712B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3173712B2 JP3173712B2 JP26734795A JP26734795A JP3173712B2 JP 3173712 B2 JP3173712 B2 JP 3173712B2 JP 26734795 A JP26734795 A JP 26734795A JP 26734795 A JP26734795 A JP 26734795A JP 3173712 B2 JP3173712 B2 JP 3173712B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- impurity
- temperature
- variation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ドライブイン又は
アニールのような熱処理期間に酸化膜を形成する半導体
装置の製造方法に関する。
アニールのような熱処理期間に酸化膜を形成する半導体
装置の製造方法に関する。
【０００２】
【従来の技術】従来、不純物ドープ領域形成用の所定の
不純物が表面部にドープされた単結晶の半導体基板を所
定時間加熱するドライブイン工程を酸化雰囲気で行うこ
とにより、例えば次工程のマスクなどに用いられる酸化
膜を同時形成することが、例えばバイポーラ集積回路の
ベース領域形成工程などで一般的であった。
不純物が表面部にドープされた単結晶の半導体基板を所
定時間加熱するドライブイン工程を酸化雰囲気で行うこ
とにより、例えば次工程のマスクなどに用いられる酸化
膜を同時形成することが、例えばバイポーラ集積回路の
ベース領域形成工程などで一般的であった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、形成した不純物ドープ領域のシート抵抗
等、素子特性に影響する特性のばらつきが大きかった。
これは不純物ドープ領域のウエハ面内各部の不純物濃度
のばらつきが大きいことを意味するものであり、基板表
面の不純物濃度が高濃度である状態で酸化を実施するた
めに、形成される酸化膜中への不純物の吸い出し量が大
きく、そのためウエハ面内各部における不純物濃度の吸
い出し量のばらつきも大きくなるためであると考えられ
る。
来技術では、形成した不純物ドープ領域のシート抵抗
等、素子特性に影響する特性のばらつきが大きかった。
これは不純物ドープ領域のウエハ面内各部の不純物濃度
のばらつきが大きいことを意味するものであり、基板表
面の不純物濃度が高濃度である状態で酸化を実施するた
めに、形成される酸化膜中への不純物の吸い出し量が大
きく、そのためウエハ面内各部における不純物濃度の吸
い出し量のばらつきも大きくなるためであると考えられ
る。
【０００４】といって、加熱工程である上記両工程を順
次個別に実施することは半導体基板に与える熱的ダメー
ジが生じたり、工程延長に伴う歩留りの低下や生産性の
低下も生じるという問題があった。本発明は上記問題点
に鑑みなされたものであり、工程の無駄な延長を回避し
つつ酸化膜付の不純物ドープ領域のウエハ面内での不純
物濃度のばらつきの格段の低減が可能な半導体装置の製
造方法を提供することを、その目的としている。
次個別に実施することは半導体基板に与える熱的ダメー
ジが生じたり、工程延長に伴う歩留りの低下や生産性の
低下も生じるという問題があった。本発明は上記問題点
に鑑みなされたものであり、工程の無駄な延長を回避し
つつ酸化膜付の不純物ドープ領域のウエハ面内での不純
物濃度のばらつきの格段の低減が可能な半導体装置の製
造方法を提供することを、その目的としている。
【０００５】
【課題を解決するための手段】上記課題を解決するため
のなされた請求項１記載の手段によれば、不純物ドープ
領域形成用の所定の不純物が表面部にドープされた単結
晶の半導体基板を、酸化雰囲気とされた炉内で所定時間
加熱してドライブイン又はアニールを行うと同時に、前
記半導体基板の表面を酸化して酸化膜を形成するように
なした半導体装置の製造方法において、前記半導体基板
の前記炉内への挿入から前記炉内の最高保持温度までの
昇温期間中を非酸化雰囲気に保持する。このようにすれ
ば、予め基板表面部にドープされた不純物ドープ領域形
成用の不純物が熱処理の初期期間に酸化膜中に拡散する
ことが抑止され、その分、酸化膜中に拡散する不純物の
ばらつきも減少し、これにより、工程の無駄な延長を回
避しつつ酸化膜付の不純物ドープ領域の面方向不純物濃
度のばらつきの低減が可能となる。
のなされた請求項１記載の手段によれば、不純物ドープ
領域形成用の所定の不純物が表面部にドープされた単結
晶の半導体基板を、酸化雰囲気とされた炉内で所定時間
加熱してドライブイン又はアニールを行うと同時に、前
記半導体基板の表面を酸化して酸化膜を形成するように
なした半導体装置の製造方法において、前記半導体基板
の前記炉内への挿入から前記炉内の最高保持温度までの
昇温期間中を非酸化雰囲気に保持する。このようにすれ
ば、予め基板表面部にドープされた不純物ドープ領域形
成用の不純物が熱処理の初期期間に酸化膜中に拡散する
ことが抑止され、その分、酸化膜中に拡散する不純物の
ばらつきも減少し、これにより、工程の無駄な延長を回
避しつつ酸化膜付の不純物ドープ領域の面方向不純物濃
度のばらつきの低減が可能となる。
【０００６】また、請求項１記載の手段によれば、半導
体プロセスにおいて重要なドライブイン又はアニール工
程における面方向不純物濃度のばらつきの低減が可能と
なる。更に説明すると、ドライブイン又はアニール工程
開始直前において半導体基板の表面部において、不純物
がデポジット（ドープ）された表面近傍の不純物濃度
は、その内奥よりかなりの高濃度を有する。
体プロセスにおいて重要なドライブイン又はアニール工
程における面方向不純物濃度のばらつきの低減が可能と
なる。更に説明すると、ドライブイン又はアニール工程
開始直前において半導体基板の表面部において、不純物
がデポジット（ドープ）された表面近傍の不純物濃度
は、その内奥よりかなりの高濃度を有する。
【０００７】まず、比較例としてドライブイン又はアニ
ール工程を最初から酸化雰囲気で行う従来プロセスの問
題を分析する。酸化膜形成において、酸素流量や輻射熱
受熱量などの酸化条件が半導体基板の表面各部において
ばらつくのを避けることは困難であるので、酸化膜形成
時における酸化開始初期の半導体基板（ウエハ）各部の
酸化速度がばらつき、この酸化開始初期における半導体
基板の表面各部の酸化膜の厚さがばらつくことは回避で
きない。その結果、この酸化開始初期において酸化膜に
取り込まれる不純物量（以下、不純物吸い出し量とい
う）が半導体基板各部においてばらつき、この酸化膜直
下の半導体基板表面の不純物濃度がばらついてしまう。
この酸化膜直下の半導体基板表面の不純物濃度は、ドラ
イブイン又はアニールにおける不純物の深さ方向への拡
散の起点となる部位の不純物濃度であり、この部位の不
純物濃度が面方向各部においてばらつくことは形成され
た不純物ドープ領域の面方向各部の不純物濃度がばらつ
くことを意味する。
ール工程を最初から酸化雰囲気で行う従来プロセスの問
題を分析する。酸化膜形成において、酸素流量や輻射熱
受熱量などの酸化条件が半導体基板の表面各部において
ばらつくのを避けることは困難であるので、酸化膜形成
時における酸化開始初期の半導体基板（ウエハ）各部の
酸化速度がばらつき、この酸化開始初期における半導体
基板の表面各部の酸化膜の厚さがばらつくことは回避で
きない。その結果、この酸化開始初期において酸化膜に
取り込まれる不純物量（以下、不純物吸い出し量とい
う）が半導体基板各部においてばらつき、この酸化膜直
下の半導体基板表面の不純物濃度がばらついてしまう。
この酸化膜直下の半導体基板表面の不純物濃度は、ドラ
イブイン又はアニールにおける不純物の深さ方向への拡
散の起点となる部位の不純物濃度であり、この部位の不
純物濃度が面方向各部においてばらつくことは形成され
た不純物ドープ領域の面方向各部の不純物濃度がばらつ
くことを意味する。
【０００８】これに対し、本構成ではドライブイン又は
アニール工程の昇温期間における酸化膜形成を実質的に
停止する。例えば、実質的に酸化膜の形成が開始される
以前にドライブイン又はアニール工程をある時間をあら
かじめ遂行しておく。これにより、酸化膜の形成開始時
点では、もはや表面の不純物濃度は相当程度低下し、ま
た面方向各部間の不純物濃度のばらつきも低減された状
態となっている。その結果、その後に形成される酸化膜
に取り込まれる不純物の絶対量が減少し、その面方向各
部間のばらつきの絶対量も減少し、これによりドライブ
イン又はアニール工程及び酸化膜形成工程終了後におけ
る不純物ドープ領域の面方向各部間の不純物濃度や特性
のばらつきが格段に低減される。
アニール工程の昇温期間における酸化膜形成を実質的に
停止する。例えば、実質的に酸化膜の形成が開始される
以前にドライブイン又はアニール工程をある時間をあら
かじめ遂行しておく。これにより、酸化膜の形成開始時
点では、もはや表面の不純物濃度は相当程度低下し、ま
た面方向各部間の不純物濃度のばらつきも低減された状
態となっている。その結果、その後に形成される酸化膜
に取り込まれる不純物の絶対量が減少し、その面方向各
部間のばらつきの絶対量も減少し、これによりドライブ
イン又はアニール工程及び酸化膜形成工程終了後におけ
る不純物ドープ領域の面方向各部間の不純物濃度や特性
のばらつきが格段に低減される。
【０００９】 好適な態様によれば、熱処理工程実施前
に、前記不純物ドープ領域表面にＣＶＤ酸化膜を被着す
るので、上記した基板の面方向各部における不純物濃度
のばらつきを一層低減することができる。
に、前記不純物ドープ領域表面にＣＶＤ酸化膜を被着す
るので、上記した基板の面方向各部における不純物濃度
のばらつきを一層低減することができる。
【００１０】好適な態様によれば、前記不純物ドープ領
域がシリコン（Ｓｉ）からなる。好適な態様によれば、
酸化膜が、次のホトリソグラィ工程のマスク膜又は上部
配線に対する絶縁膜をなす。
域がシリコン（Ｓｉ）からなる。好適な態様によれば、
酸化膜が、次のホトリソグラィ工程のマスク膜又は上部
配線に対する絶縁膜をなす。
【００１１】更に、請求項１記載の手段によれば、酸化
膜厚制御が温度一定期間に比べて相対的に難しい昇温期
間における酸化膜形成を実質的に停止することができる
ので、不純物ドープ領域の面方向各部における不純物濃
度のばらつきを一層低減することができる。
膜厚制御が温度一定期間に比べて相対的に難しい昇温期
間における酸化膜形成を実質的に停止することができる
ので、不純物ドープ領域の面方向各部における不純物濃
度のばらつきを一層低減することができる。
【００１２】好適な態様によれば、昇温期間の終了時点
から酸化を開始する。このようにすれば、いたずらに熱
処理時間を延長することを防止しつつ上記の作用効果を
奏することができる。好適な態様によれば、前記不純物
はボロンとされ、そのデポジション時の温度は９７０℃
とされる。好適な態様によれば、前記不純物はボロンと
され、そのデポジション時の温度は８５０℃とされる。
から酸化を開始する。このようにすれば、いたずらに熱
処理時間を延長することを防止しつつ上記の作用効果を
奏することができる。好適な態様によれば、前記不純物
はボロンとされ、そのデポジション時の温度は９７０℃
とされる。好適な態様によれば、前記不純物はボロンと
され、そのデポジション時の温度は８５０℃とされる。
【００１３】
【発明の実施の形態】以下、本発明の好適な態様を以下
に説明する。 （実施例１）本発明の半導体装置の製造方法の一実施例
の工程図を図１に示す。まず、所定のバイポーラプロセ
スにてベース領域形成直前までの工程を実施し、その
後、ｐ型ベース領域形成工程、ｎ型エミッタ領域の形成
などを実施する。
に説明する。 （実施例１）本発明の半導体装置の製造方法の一実施例
の工程図を図１に示す。まず、所定のバイポーラプロセ
スにてベース領域形成直前までの工程を実施し、その
後、ｐ型ベース領域形成工程、ｎ型エミッタ領域の形成
などを実施する。
【００１４】このベ−ス領域形成工程について以下に説
明する。 （ボロンのデポジション）まず、ウエハを拡散炉に入れ
て９７０℃で１２分間、液体ソースとしてのＢＢｒ3 を
キャリヤガスを介して６０ミリリットル／分の流量だけ
流し、ウエハ表面を覆うマスクの開口窓からウエハの露
出表面（以下、単に表面ともいう）にボロンを高濃度に
含むガラス層を形成し、その後、このガラス層を除去す
る。これによりウエハの表面にボロンのデポ層が形成さ
れる。なお、このガラス層を除去せずに次の工程に進ん
でもよく、他の方法たとえばイオン注入などで上記デポ
層を形成してもよい。
明する。 （ボロンのデポジション）まず、ウエハを拡散炉に入れ
て９７０℃で１２分間、液体ソースとしてのＢＢｒ3 を
キャリヤガスを介して６０ミリリットル／分の流量だけ
流し、ウエハ表面を覆うマスクの開口窓からウエハの露
出表面（以下、単に表面ともいう）にボロンを高濃度に
含むガラス層を形成し、その後、このガラス層を除去す
る。これによりウエハの表面にボロンのデポ層が形成さ
れる。なお、このガラス層を除去せずに次の工程に進ん
でもよく、他の方法たとえばイオン注入などで上記デポ
層を形成してもよい。
【００１５】（ＣＶＤ酸化膜の形成）次に、ＣＶＤ法に
よりウエハ表面にシリコン酸化膜を２００〜４００ｎｍ
（ここでは４００ｎｍ）形成する。このＣＶＤ酸化膜
は、形成予定のベ−ス領域の面方向各部間の不純物濃度
のばらつきを低減することと、ボロンのアウトデフュー
ジョンを防止するためになされる。
よりウエハ表面にシリコン酸化膜を２００〜４００ｎｍ
（ここでは４００ｎｍ）形成する。このＣＶＤ酸化膜
は、形成予定のベ−ス領域の面方向各部間の不純物濃度
のばらつきを低減することと、ボロンのアウトデフュー
ジョンを防止するためになされる。
【００１６】（ドライブイン（熱処理）及び酸化膜形
成）次に、ウエハを１２００℃に保持された炉に入れて
約６３時間、加熱する。この時、ウエハの昇温まではＮ
2 ガスを流して非酸化雰囲気を保持する。そして、ウエ
ハの昇温終了時点からＯ2 ガスを流して酸化雰囲気を保
持する。この結果、ドライブインは実質的に上記昇温途
中から開始されるが酸化膜形成はそれから所定時間遅れ
て開始される。その結果、このドライブインが先行する
期間に、デポ層のボロンがウエハ内に拡散し、ウエハ表
面（デポ層）の不純物濃度及びその面内各部のばらつき
が減少する。形成されたシリコン酸化膜は次のエミッタ
領域形成のためのマスクとして用いられる。このドライ
ブイン及び酸化膜形成における温度と時間との関係を図
２に示す。
成）次に、ウエハを１２００℃に保持された炉に入れて
約６３時間、加熱する。この時、ウエハの昇温まではＮ
2 ガスを流して非酸化雰囲気を保持する。そして、ウエ
ハの昇温終了時点からＯ2 ガスを流して酸化雰囲気を保
持する。この結果、ドライブインは実質的に上記昇温途
中から開始されるが酸化膜形成はそれから所定時間遅れ
て開始される。その結果、このドライブインが先行する
期間に、デポ層のボロンがウエハ内に拡散し、ウエハ表
面（デポ層）の不純物濃度及びその面内各部のばらつき
が減少する。形成されたシリコン酸化膜は次のエミッタ
領域形成のためのマスクとして用いられる。このドライ
ブイン及び酸化膜形成における温度と時間との関係を図
２に示す。
【００１７】以下、本実施例の効果を説明するために、
上記実施例品と同じ工程でＣＶＤ酸化膜形成までを実施
し、その後、ドライブイン工程の最初から全期間にわた
ってＯ2 ガスを流すようにして形成した比較例品も作製
した。以下、図３〜図９を参照して両品の特性を比較す
る。なお、測定は、ウエハの中心点と、この中心点から
４０ｍｍ離れ互いに９０度離れた４点の合計５点（図９
参照）を選択し、調べたウエハ枚数はそれぞれ２０枚と
した。
上記実施例品と同じ工程でＣＶＤ酸化膜形成までを実施
し、その後、ドライブイン工程の最初から全期間にわた
ってＯ2 ガスを流すようにして形成した比較例品も作製
した。以下、図３〜図９を参照して両品の特性を比較す
る。なお、測定は、ウエハの中心点と、この中心点から
４０ｍｍ離れ互いに９０度離れた４点の合計５点（図９
参照）を選択し、調べたウエハ枚数はそれぞれ２０枚と
した。
【００１８】図３は各実施例品及び従来品におけるドラ
イブイン工程終了後の酸化膜厚を示す。酸化膜厚はどち
らもほぼ同じであった。図４は各実施例品及び従来品に
おける上記５点の部位のシート抵抗のばらつきを示し、
図５は各実施例品及び従来品における上記５点の部位に
形成したトランジスタのｈｆｅのばらつきを示す。ま
た、図６は各実施例品及び従来品における上記５点の部
位相互のシート抵抗のばらつきを示し、図７は各実施例
品及び従来品における上記５点の部位相互のシリコン酸
化膜のばらつきを示し、図８は各実施例品及び従来品に
おける上記５点の部位相互のｈｆｅのばらつきを示す。
これらの比較結果から、本実施例が顕著な作用効果を奏
することがわかる。なお、図４から、本実施例品のシー
ト抵抗のウエハ面内各部のばらつきは従来品に比べて約
４０％低減したことがわかった。図９は、図２に示す昇
温期間（３０分）終了時点におけるシリコン酸化膜の上
記５点の部位における厚さのばらつきを示すが、従来品
に比べ本実施例では酸化膜形成が抑えられるだけでな
く、ばらつきが約９４％低減されている。従って、本実
施例品では、拡散する前の濃度の濃い状態での酸化膜へ
の不純物の吸い出しが、抑えられるとともに、膜厚のば
らつきが抑えられるために、ウエハ面内での酸化膜中に
吸い出されるボロン量のばらつきを抑えることができ
る。
イブイン工程終了後の酸化膜厚を示す。酸化膜厚はどち
らもほぼ同じであった。図４は各実施例品及び従来品に
おける上記５点の部位のシート抵抗のばらつきを示し、
図５は各実施例品及び従来品における上記５点の部位に
形成したトランジスタのｈｆｅのばらつきを示す。ま
た、図６は各実施例品及び従来品における上記５点の部
位相互のシート抵抗のばらつきを示し、図７は各実施例
品及び従来品における上記５点の部位相互のシリコン酸
化膜のばらつきを示し、図８は各実施例品及び従来品に
おける上記５点の部位相互のｈｆｅのばらつきを示す。
これらの比較結果から、本実施例が顕著な作用効果を奏
することがわかる。なお、図４から、本実施例品のシー
ト抵抗のウエハ面内各部のばらつきは従来品に比べて約
４０％低減したことがわかった。図９は、図２に示す昇
温期間（３０分）終了時点におけるシリコン酸化膜の上
記５点の部位における厚さのばらつきを示すが、従来品
に比べ本実施例では酸化膜形成が抑えられるだけでな
く、ばらつきが約９４％低減されている。従って、本実
施例品では、拡散する前の濃度の濃い状態での酸化膜へ
の不純物の吸い出しが、抑えられるとともに、膜厚のば
らつきが抑えられるために、ウエハ面内での酸化膜中に
吸い出されるボロン量のばらつきを抑えることができ
る。
【００１９】（実施例２）他の実施例を図１０を参照し
て説明する。この実施例は、実施例１におけるボロンの
デポジションを行う炉内雰囲気温度を９７０℃から８５
０℃に低下させたものである。デポジション温度を変え
ても、効果は上記と同じく得られることがわかる。この
実施例品のシート抵抗のウエハ面内各部のばらつきは従
来品に比べて約４７％低減したことがわかった。
て説明する。この実施例は、実施例１におけるボロンの
デポジションを行う炉内雰囲気温度を９７０℃から８５
０℃に低下させたものである。デポジション温度を変え
ても、効果は上記と同じく得られることがわかる。この
実施例品のシート抵抗のウエハ面内各部のばらつきは従
来品に比べて約４７％低減したことがわかった。
【００２０】以上の説明から、酸化膜形成の開始は上述
の理由から遅い方が好ましいが、非酸化雰囲気中ではシ
リコン酸化膜の膜厚が減少するので、それとの関係で適
当な時点で非酸化状態から酸化状態に転換すればよい。
更に説明すると、熱処理時間を一定とした場合、非酸化
状態から酸化状態に切り替える時点を遅らせれば、酸化
膜形成の遅れによりこの酸化膜中へのボロン（不純物）
の吸い出しを抑制することができ、その結果、ウエハ面
内各部の不純物濃度のばらつきを抑制して素子特性のば
らつき低減を実現できるが、酸化膜厚が減少してしま
う。逆に、非酸化状態から酸化状態に切り替える時点を
早めれば、酸化膜厚は確保することができるが、逆に、
早期の酸化膜形成によりこの酸化膜中へのボロン（不純
物）の吸い出しが増大し、その結果、ウエハ面内各部の
不純物濃度のばらつきが増大する。
の理由から遅い方が好ましいが、非酸化雰囲気中ではシ
リコン酸化膜の膜厚が減少するので、それとの関係で適
当な時点で非酸化状態から酸化状態に転換すればよい。
更に説明すると、熱処理時間を一定とした場合、非酸化
状態から酸化状態に切り替える時点を遅らせれば、酸化
膜形成の遅れによりこの酸化膜中へのボロン（不純物）
の吸い出しを抑制することができ、その結果、ウエハ面
内各部の不純物濃度のばらつきを抑制して素子特性のば
らつき低減を実現できるが、酸化膜厚が減少してしま
う。逆に、非酸化状態から酸化状態に切り替える時点を
早めれば、酸化膜厚は確保することができるが、逆に、
早期の酸化膜形成によりこの酸化膜中へのボロン（不純
物）の吸い出しが増大し、その結果、ウエハ面内各部の
不純物濃度のばらつきが増大する。
【００２１】また、素子特性のばらつき低減と酸化膜厚
の確保とを両立させるために、熱処理の初期を非酸化雰
囲気とし、その後、酸化膜厚の確保に充分な熱処理時間
を取ればよいが、このようにすると、熱処理（ドライブ
インやアニール）時間の延長により不純物の拡散が進行
して不純物ドープ領域の大型化が必要以上に進んでしま
う。そこで、基板温度（又は炉内温度）が最高温度に達
した時点で非酸化状態から酸化状態へ切り換えるのが好
適である。
の確保とを両立させるために、熱処理の初期を非酸化雰
囲気とし、その後、酸化膜厚の確保に充分な熱処理時間
を取ればよいが、このようにすると、熱処理（ドライブ
インやアニール）時間の延長により不純物の拡散が進行
して不純物ドープ領域の大型化が必要以上に進んでしま
う。そこで、基板温度（又は炉内温度）が最高温度に達
した時点で非酸化状態から酸化状態へ切り換えるのが好
適である。
【００２２】この理由を以下に説明する。基板温度が最
高温度に達すると、不純物の拡散速度が最高となるの
で、ウエハ表面の不純物濃度が急激に低下し始め、それ
により酸化膜に取り込まれる可能性があるウエハ表面の
不純物の絶対量が既に低下した状態で酸化膜形成を開始
することになり、その結果として、それ以前から酸化を
始めるよりも酸化膜中に吸い出される不純物量を低減す
ることができる。また、酸化は基板温度が最高温度に達
した時点から開始するので、いたずらに熱処理時間を延
長することなく必要な酸化膜厚を確保することができ
る。これは、図３からも理解できよう。
高温度に達すると、不純物の拡散速度が最高となるの
で、ウエハ表面の不純物濃度が急激に低下し始め、それ
により酸化膜に取り込まれる可能性があるウエハ表面の
不純物の絶対量が既に低下した状態で酸化膜形成を開始
することになり、その結果として、それ以前から酸化を
始めるよりも酸化膜中に吸い出される不純物量を低減す
ることができる。また、酸化は基板温度が最高温度に達
した時点から開始するので、いたずらに熱処理時間を延
長することなく必要な酸化膜厚を確保することができ
る。これは、図３からも理解できよう。
【００２３】なお、本明細書でいう基板温度（又は炉内
温度）の最高温度とは、この熱処理中において検出され
る最高温度（絶対温度）の９０％以上の温度帯を指定す
るものとする。また、上記実施例では、ベ−ス領域の拡
散工程に本発明を適用した実施例を説明したが、本発明
はＭＯＳトランジスタのウエル領域の形成に適用するこ
ともできる。ただし、この場合にはイオン注入によりた
とえばボロンを注入した後、アニール開始してから所定
時間遅れて非酸化雰囲気から酸化雰囲気に転換すること
になる。更に、本発明は、シリコン以外の他の半導体基
板例えばＳｉＣなどにも適用できることは当然である。
温度）の最高温度とは、この熱処理中において検出され
る最高温度（絶対温度）の９０％以上の温度帯を指定す
るものとする。また、上記実施例では、ベ−ス領域の拡
散工程に本発明を適用した実施例を説明したが、本発明
はＭＯＳトランジスタのウエル領域の形成に適用するこ
ともできる。ただし、この場合にはイオン注入によりた
とえばボロンを注入した後、アニール開始してから所定
時間遅れて非酸化雰囲気から酸化雰囲気に転換すること
になる。更に、本発明は、シリコン以外の他の半導体基
板例えばＳｉＣなどにも適用できることは当然である。
【００２４】また、上記実施例では、熱処理前にＣＶＤ
酸化膜を形成することにより、熱酸化により形成される
酸化膜中に取り込まれるボロン吸い出し量を低減すると
ともに、ボロンなどの基板内不純物のアウトデフュージ
ョンも防止することができ、これらの結果として不純物
ドープ領域の不純物濃度のばらつきを一層低減すること
ができた。
酸化膜を形成することにより、熱酸化により形成される
酸化膜中に取り込まれるボロン吸い出し量を低減すると
ともに、ボロンなどの基板内不純物のアウトデフュージ
ョンも防止することができ、これらの結果として不純物
ドープ領域の不純物濃度のばらつきを一層低減すること
ができた。
【図１】本発明の半導体装置の製造方法の実施例１を示
す工程図である。
す工程図である。
【図２】図１のドライブイン、酸化工程における温度、
時間関係を示す図である。
時間関係を示す図である。
【図３】実施例１品と従来品との酸化膜厚のばらつきを
示す図である。
示す図である。
【図４】実施例１品と従来品とのシート抵抗のばらつき
を示す図である。
を示す図である。
【図５】実施例１品と従来品とのｈｆｅのばらつきを示
す図である。
す図である。
【図６】実施例１品と従来品とのシート抵抗の面方向各
部間のばらつきを示す図である。
部間のばらつきを示す図である。
【図７】実施例１品と従来品との酸化膜厚の面方向各部
間のばらつきを示す図である。
間のばらつきを示す図である。
【図８】実施例１品と従来品とのｈｆｅの面方向各部間
のばらつきを示す図である。
のばらつきを示す図である。
【図９】実施例１品と従来品との昇温終了時の酸化膜厚
の面方向各部間のばらつきを示す図である。
の面方向各部間のばらつきを示す図である。
【図１０】実施例２品と従来品とのシート抵抗のばらつ
きを示す図である。
きを示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−283822（ＪＰ，Ａ) 特開 昭60−92610（ＪＰ，Ａ) 特開 昭50−56153（ＪＰ，Ａ) 特開 昭51−27773（ＪＰ，Ａ) 特公 昭46−24168（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/22 - 21/24 H01L 21/38 - 21/40
Claims (3)
- 【請求項１】不純物ドープ領域形成用の所定の不純物が
表面部にドープされた単結晶の半導体基板を、酸化雰囲
気とされた炉内で所定時間加熱してドライブイン又はア
ニールを行うと同時に、前記半導体基板の表面を酸化し
て酸化膜を形成するようになした半導体装置の製造方法
において、前記半導体基板の前記炉内への挿入から前記炉内の最高
保持温度までの昇温期間中は、 非酸化雰囲気を保持する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】前記不純物はボロンであり、そのデポジシ
ョン時の温度は９７０℃である請求項１記載の半導体装
置の製造方法。 - 【請求項３】前記不純物はボロンであり、そのデポジシ
ョン時の温度は８５０℃である請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26734795A JP3173712B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26734795A JP3173712B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115843A JPH09115843A (ja) | 1997-05-02 |
| JP3173712B2 true JP3173712B2 (ja) | 2001-06-04 |
Family
ID=17443556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26734795A Expired - Fee Related JP3173712B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3173712B2 (ja) |
-
1995
- 1995-10-16 JP JP26734795A patent/JP3173712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09115843A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4629520A (en) | Method of forming shallow n-type region with arsenic or antimony and phosphorus | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JP3173712B2 (ja) | 半導体装置の製造方法 | |
| JP2002176172A (ja) | Ｍｏｓトランジスタの製造方法 | |
| US3791884A (en) | Method of producing a pnp silicon transistor | |
| JP2519207B2 (ja) | 半導体装置の製造方法 | |
| JP3211998B2 (ja) | 半導体装置製造方法 | |
| JP2583962B2 (ja) | 半導体装置の製造方法 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JP3202850B2 (ja) | 半導体装置の製造方法 | |
| JP3089669B2 (ja) | 半導体装置の製造方法 | |
| JPH0951001A (ja) | 半導体ウエーハの製造方法 | |
| JPH1012546A (ja) | 半導体ウェハの加熱処理方法 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JP2743452B2 (ja) | 半導体装置の製造方法 | |
| JP3321339B2 (ja) | 半導体装置の製造方法 | |
| JPH0465821A (ja) | 半導体ウェハの不純物デポジション拡散法 | |
| JPH0494120A (ja) | 半導体装置の製造方法 | |
| JP2689556B2 (ja) | 拡散方法 | |
| JPH03106033A (ja) | 半導体装置の製造方法 | |
| JPS6329407B2 (ja) | ||
| JPH023916A (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH10313004A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |