JPH1012546A - 半導体ウェハの加熱処理方法 - Google Patents
半導体ウェハの加熱処理方法Info
- Publication number
- JPH1012546A JPH1012546A JP15720596A JP15720596A JPH1012546A JP H1012546 A JPH1012546 A JP H1012546A JP 15720596 A JP15720596 A JP 15720596A JP 15720596 A JP15720596 A JP 15720596A JP H1012546 A JPH1012546 A JP H1012546A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor wafer
- heat treatment
- temp
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 維持温度Ｔ２を９５０℃以上とする加熱処理
工程を要する半導体ウェハの加熱処理方法において、酸
素析出を防ぎ、チップ歩留を向上させる。 【解決手段】 半導体デバイス形成の際の半導体ウェハ
に対する加熱処理方法において、加熱炉内を開始温度Ｔ
１に保持した状態で、半導体ウェハを加熱炉内に挿入
し、一定の加熱速度Ｖ１で維持温度Ｔ２まで徐温し、維
持時間Ｗの間その維持温度Ｔ２を維持して一定の冷却速
度Ｖ２で終了温度Ｔ３まで徐冷し、ウェハを炉内から排
出する加熱処理工程のうち、維持温度Ｔ２を９５０℃以
上とする全ての加熱処理工程では、開始温度Ｔ１を９５
０℃≦Ｔ１≦１０５０℃とし、終了温度Ｔ３を９５０℃
≦Ｔ３≦１０５０℃とする。
工程を要する半導体ウェハの加熱処理方法において、酸
素析出を防ぎ、チップ歩留を向上させる。 【解決手段】 半導体デバイス形成の際の半導体ウェハ
に対する加熱処理方法において、加熱炉内を開始温度Ｔ
１に保持した状態で、半導体ウェハを加熱炉内に挿入
し、一定の加熱速度Ｖ１で維持温度Ｔ２まで徐温し、維
持時間Ｗの間その維持温度Ｔ２を維持して一定の冷却速
度Ｖ２で終了温度Ｔ３まで徐冷し、ウェハを炉内から排
出する加熱処理工程のうち、維持温度Ｔ２を９５０℃以
上とする全ての加熱処理工程では、開始温度Ｔ１を９５
０℃≦Ｔ１≦１０５０℃とし、終了温度Ｔ３を９５０℃
≦Ｔ３≦１０５０℃とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェハへの
不純物の拡散、半導体ウェハへの酸化膜の形成などの半
導体デバイスを形成するための半導体ウェハの加熱処理
方法に関する。
不純物の拡散、半導体ウェハへの酸化膜の形成などの半
導体デバイスを形成するための半導体ウェハの加熱処理
方法に関する。
【０００２】
【従来の技術】半導体デバイスを形成する際には、半導
体ウェハに対して不純物を拡散させたり、必要以上の領
域に不純物が拡散しないように酸化膜を形成したりす
る。この不純物の拡散および酸化膜の形成は、拡散させ
る不純物の雰囲気および酸素の雰囲気の加熱炉内に半導
体ウェハを配置して、加熱することによって行われる。
体ウェハに対して不純物を拡散させたり、必要以上の領
域に不純物が拡散しないように酸化膜を形成したりす
る。この不純物の拡散および酸化膜の形成は、拡散させ
る不純物の雰囲気および酸素の雰囲気の加熱炉内に半導
体ウェハを配置して、加熱することによって行われる。
【０００３】この半導体ウェハの加熱処理方法として、
特公昭６０−４５８９に示される半導体ウェハの加熱処
理方法が、一般に広く知られている。この方法は、以下
に記すような方法である。
特公昭６０−４５８９に示される半導体ウェハの加熱処
理方法が、一般に広く知られている。この方法は、以下
に記すような方法である。
【０００４】加熱炉内を開始温度Ｔ１に保持した状態
で、半導体ウェハを加熱炉内に挿入し、維持温度Ｔ２に
なるまで加熱する。維持温度Ｔ２を所定の時間維持した
のち、加熱炉内を終了温度Ｔ３になるまで冷却し、半導
体ウェハを炉内から排出する。
で、半導体ウェハを加熱炉内に挿入し、維持温度Ｔ２に
なるまで加熱する。維持温度Ｔ２を所定の時間維持した
のち、加熱炉内を終了温度Ｔ３になるまで冷却し、半導
体ウェハを炉内から排出する。
【０００５】この加熱処理方法によれば、熱応力を緩和
することができ、半導体ウェハ毎に拡散および酸化のば
らつきが少なくなる。
することができ、半導体ウェハ毎に拡散および酸化のば
らつきが少なくなる。
【０００６】最近では、半導体ウェハの大口径化によっ
て、更に熱応力の緩和が必要である。また、チップ歩留
の向上のためにイントリンシック・ゲッタリング(Intri
nsicGettering；ＩＧ）によって表面無欠陥層を形成す
る必要もある。このため、スループットが低下すること
なく、半導体ウェハ毎の拡散および酸化のばらつきが生
じない範囲で、可能な限り以下のようにすることが一般
的となっている。
て、更に熱応力の緩和が必要である。また、チップ歩留
の向上のためにイントリンシック・ゲッタリング(Intri
nsicGettering；ＩＧ）によって表面無欠陥層を形成す
る必要もある。このため、スループットが低下すること
なく、半導体ウェハ毎の拡散および酸化のばらつきが生
じない範囲で、可能な限り以下のようにすることが一般
的となっている。
【０００７】半導体ウェハを加熱炉内に挿入する際、開
始温度Ｔ１を可能な限り低くし、半導体ウェハの加熱炉
内への挿入速度を可能な限り遅くする。挿入後、加熱炉
内の温度を開始温度Ｔ１から維持温度Ｔ２へ上昇させる
際の加熱速度Ｖ１を可能な限り緩やかにする（徐温）。
維持温度Ｔ２のまま所定の時間が経過したのち、加熱炉
内の温度を維持温度Ｔ２から終了温度Ｔ３へ下降させる
際、終了温度Ｔ３を可能な限り低くし、維持温度Ｔ２か
ら終了温度Ｔ３へ下降させる冷却速度Ｖ２を可能な限り
緩やかにする（徐冷）。また加熱炉内の温度が終了温度
Ｔ３になり、加熱炉内から半導体ウェハを排出する際
も、排出速度を可能な限り遅くする。
始温度Ｔ１を可能な限り低くし、半導体ウェハの加熱炉
内への挿入速度を可能な限り遅くする。挿入後、加熱炉
内の温度を開始温度Ｔ１から維持温度Ｔ２へ上昇させる
際の加熱速度Ｖ１を可能な限り緩やかにする（徐温）。
維持温度Ｔ２のまま所定の時間が経過したのち、加熱炉
内の温度を維持温度Ｔ２から終了温度Ｔ３へ下降させる
際、終了温度Ｔ３を可能な限り低くし、維持温度Ｔ２か
ら終了温度Ｔ３へ下降させる冷却速度Ｖ２を可能な限り
緩やかにする（徐冷）。また加熱炉内の温度が終了温度
Ｔ３になり、加熱炉内から半導体ウェハを排出する際
も、排出速度を可能な限り遅くする。
【０００８】図４は従来の半導体ウェハの加熱処理方法
の一例を示すグラフであり、このグラフ中の縦軸は炉内
温度、横軸は時間である。図４（ａ）〜（ｅ）は、ｎｐ
ｎ型バイポーラ集積回路（図３参照）を形成するための
複数の加熱処理工程のうち、維持温度Ｔ２を９５０℃以
上とする加熱処理工程の加熱処理シーケンスを表してい
る。図４（ａ）はマスキング用の酸化膜を形成する加熱
処理工程（工程ａ）、図４（ｂ）は埋め込み拡散層６を
形成する加熱処理工程（工程ｂ）、図４（ｃ）は分離拡
散層７を形成する加熱処理工程（工程ｃ）、図４（ｄ）
はコレクタ補償拡散層４を形成する加熱処理工程（工程
ｄ）、図４（ｅ）はベース拡散層２を形成する加熱処理
工程（工程ｅ）をそれぞれ示す加熱処理シーケンスであ
る。ただし、図３のｎｐｎ型バイポーラ集積回路を形成
するには、工程ａ〜ｅ以外の加熱処理工程も必要であ
る。工程ａ〜ｅは、それぞれ図４（ａ）〜（ｅ）の加熱
処理シーケンスに従って、次のように行われる。
の一例を示すグラフであり、このグラフ中の縦軸は炉内
温度、横軸は時間である。図４（ａ）〜（ｅ）は、ｎｐ
ｎ型バイポーラ集積回路（図３参照）を形成するための
複数の加熱処理工程のうち、維持温度Ｔ２を９５０℃以
上とする加熱処理工程の加熱処理シーケンスを表してい
る。図４（ａ）はマスキング用の酸化膜を形成する加熱
処理工程（工程ａ）、図４（ｂ）は埋め込み拡散層６を
形成する加熱処理工程（工程ｂ）、図４（ｃ）は分離拡
散層７を形成する加熱処理工程（工程ｃ）、図４（ｄ）
はコレクタ補償拡散層４を形成する加熱処理工程（工程
ｄ）、図４（ｅ）はベース拡散層２を形成する加熱処理
工程（工程ｅ）をそれぞれ示す加熱処理シーケンスであ
る。ただし、図３のｎｐｎ型バイポーラ集積回路を形成
するには、工程ａ〜ｅ以外の加熱処理工程も必要であ
る。工程ａ〜ｅは、それぞれ図４（ａ）〜（ｅ）の加熱
処理シーケンスに従って、次のように行われる。
【０００９】加熱炉内を開始温度Ｔ１に保持した状態
で、ウェハを加熱炉内に挿入し、加熱速度Ｖ１で維持温
度Ｔ２まで徐温する。維持時間Ｗの間その維持温度Ｔ２
を維持し、維持時間Ｗの経過後、冷却速度Ｖ２で終了温
度Ｔ３まで徐冷し、ウェハを炉内から排出する。
で、ウェハを加熱炉内に挿入し、加熱速度Ｖ１で維持温
度Ｔ２まで徐温する。維持時間Ｗの間その維持温度Ｔ２
を維持し、維持時間Ｗの経過後、冷却速度Ｖ２で終了温
度Ｔ３まで徐冷し、ウェハを炉内から排出する。
【００１０】表１は、図４（ａ）〜（ｅ）の各加熱処理
ごとの、Ｔ１、Ｖ１、Ｔ２、Ｗ、Ｖ２、Ｔ３に代入すべ
き数値を示している。なお、維持時間Ｗ１〜Ｗ５は各層
の深さによって調節する。
ごとの、Ｔ１、Ｖ１、Ｔ２、Ｗ、Ｖ２、Ｔ３に代入すべ
き数値を示している。なお、維持時間Ｗ１〜Ｗ５は各層
の深さによって調節する。
【００１１】各層の深さは、不純物の種類、濃度などに
よって異なる。ここで、拡散の深さをＸとし、拡散させ
る不純物の拡散係数をＤとすると、下記の式が成り立
つ。
よって異なる。ここで、拡散の深さをＸとし、拡散させ
る不純物の拡散係数をＤとすると、下記の式が成り立
つ。
【００１２】Ｘ ∝ √（ＤＷ） ただし、拡散係数Ｄは温度および濃度に依存する。
【００１３】
【表１】
【００１４】たとえばマスキング用の酸化膜を形成する
工程ａにおいては、図４（ａ）に従って、加熱炉内を８
５０℃に保持した状態で、半導体ウェハを加熱炉内に挿
入し、加熱炉内の温度を５℃／分で１１００℃まで上昇
させる。時間Ｗ１の間その１１００℃を維持し、加熱炉
内の温度を２．５℃／分で８５０℃まで下降させ、半導
体ウェハを炉内から排出する。こうして埋め込み拡散層
６や分離拡散層７などを必要以上に拡散させないため
に、マスキング用の酸化膜が形成される。工程ｂ〜ｅに
ついても同様である。なお、半導体ウェハの炉内への挿
入速度および炉内からの排出速度は、ともにたとえば１
０ｃｍ／分に選ばれる。
工程ａにおいては、図４（ａ）に従って、加熱炉内を８
５０℃に保持した状態で、半導体ウェハを加熱炉内に挿
入し、加熱炉内の温度を５℃／分で１１００℃まで上昇
させる。時間Ｗ１の間その１１００℃を維持し、加熱炉
内の温度を２．５℃／分で８５０℃まで下降させ、半導
体ウェハを炉内から排出する。こうして埋め込み拡散層
６や分離拡散層７などを必要以上に拡散させないため
に、マスキング用の酸化膜が形成される。工程ｂ〜ｅに
ついても同様である。なお、半導体ウェハの炉内への挿
入速度および炉内からの排出速度は、ともにたとえば１
０ｃｍ／分に選ばれる。
【００１５】
【発明が解決しようとする課題】図４に示す従来の方法
の工程ａ、ｂおよびｄにおいては、開始温度Ｔ１および
終了温度Ｔ３が比較的低温であるため、半導体ウェハが
低温の加熱炉内に長く配置され、酸素析出が起こる。酸
素析出によって、半導体ウェハ内部に多量の欠陥層が発
生し、半導体ウェハが軟化する。軟化した半導体ウェハ
に、比較的高温の加熱処理を加えると、熱応力により結
晶が歪み、半導体ウェハの表面近傍の結晶欠陥が発生し
やすくなり、チップの歩留が著しく低下する。この傾向
は特に、半導体ウェハを加工して、浅い接合を有する半
導体デバイスを形成する際に顕著である。
の工程ａ、ｂおよびｄにおいては、開始温度Ｔ１および
終了温度Ｔ３が比較的低温であるため、半導体ウェハが
低温の加熱炉内に長く配置され、酸素析出が起こる。酸
素析出によって、半導体ウェハ内部に多量の欠陥層が発
生し、半導体ウェハが軟化する。軟化した半導体ウェハ
に、比較的高温の加熱処理を加えると、熱応力により結
晶が歪み、半導体ウェハの表面近傍の結晶欠陥が発生し
やすくなり、チップの歩留が著しく低下する。この傾向
は特に、半導体ウェハを加工して、浅い接合を有する半
導体デバイスを形成する際に顕著である。
【００１６】本発明の目的は、比較的高温での加熱処理
工程を要する半導体ウェハの加熱処理方法において、特
に浅い接合を有する半導体デバイスを形成する半導体ウ
ェハの加熱処理方法において、酸素析出を防ぎ、チップ
歩留を向上させることである。
工程を要する半導体ウェハの加熱処理方法において、特
に浅い接合を有する半導体デバイスを形成する半導体ウ
ェハの加熱処理方法において、酸素析出を防ぎ、チップ
歩留を向上させることである。
【００１７】
【課題を解決するための手段】本発明は、開始温度Ｔ
１、維持温度Ｔ２および終了温度Ｔ３を含んで構成され
る加熱処理工程を、半導体ウェハに複数回施す半導体ウ
ェハの加熱処理方法において、維持温度Ｔ２を９５０℃
以上とする加熱処理工程については、 （１）９５０℃≦Ｔ１≦１０５０℃ （２）Ｔ１≦Ｔ２ という関係式（１）および（２）を満たすことを特徴と
する半導体ウェハの加熱処理方法である。本発明に従え
ば、開始温度Ｔ１を比較的高温に設定する。このような
方法で加熱処理すると、酸素析出が低減され、半導体ウ
ェハ内部に発生する欠陥層が減少し、半導体ウェハの軟
化が防止され、熱応力による結晶の歪みが減り、表面近
傍の結晶欠陥が発生し難くなり、半導体ウェハを加工し
て作成される半導体デバイスとしての特性が向上し、不
良な半導体デバイスが減少し、チップ歩留を向上させる
ことができる。
１、維持温度Ｔ２および終了温度Ｔ３を含んで構成され
る加熱処理工程を、半導体ウェハに複数回施す半導体ウ
ェハの加熱処理方法において、維持温度Ｔ２を９５０℃
以上とする加熱処理工程については、 （１）９５０℃≦Ｔ１≦１０５０℃ （２）Ｔ１≦Ｔ２ という関係式（１）および（２）を満たすことを特徴と
する半導体ウェハの加熱処理方法である。本発明に従え
ば、開始温度Ｔ１を比較的高温に設定する。このような
方法で加熱処理すると、酸素析出が低減され、半導体ウ
ェハ内部に発生する欠陥層が減少し、半導体ウェハの軟
化が防止され、熱応力による結晶の歪みが減り、表面近
傍の結晶欠陥が発生し難くなり、半導体ウェハを加工し
て作成される半導体デバイスとしての特性が向上し、不
良な半導体デバイスが減少し、チップ歩留を向上させる
ことができる。
【００１８】また本発明は、開始温度Ｔ１、維持温度Ｔ
２および終了温度Ｔ３を含んで構成される加熱処理工程
を、半導体ウェハに複数回施す半導体ウェハの加熱処理
方法において、維持温度Ｔ２を９５０℃以上とする加熱
処理工程については、 （１）９５０℃≦Ｔ３≦１０５０℃ （２）Ｔ２≧Ｔ３ という関係式（１）および（２）を満たすことを特徴と
する半導体ウェハの加熱処理方法である。本発明に従え
ば、終了温度Ｔ３を比較的高温に設定する。このような
方法で加熱処理すると、酸素析出が低減され、半導体ウ
ェハ内部に発生する欠陥層が減少し、半導体ウェハの軟
化が防止され、熱応力による結晶の歪みが減り、表面近
傍の結晶欠陥が発生し難くなり、半導体ウェハを加工し
て作成される半導体デバイスとしての特性が向上し、不
良な半導体デバイスが減少し、チップ歩留を向上させる
ことができる。
２および終了温度Ｔ３を含んで構成される加熱処理工程
を、半導体ウェハに複数回施す半導体ウェハの加熱処理
方法において、維持温度Ｔ２を９５０℃以上とする加熱
処理工程については、 （１）９５０℃≦Ｔ３≦１０５０℃ （２）Ｔ２≧Ｔ３ という関係式（１）および（２）を満たすことを特徴と
する半導体ウェハの加熱処理方法である。本発明に従え
ば、終了温度Ｔ３を比較的高温に設定する。このような
方法で加熱処理すると、酸素析出が低減され、半導体ウ
ェハ内部に発生する欠陥層が減少し、半導体ウェハの軟
化が防止され、熱応力による結晶の歪みが減り、表面近
傍の結晶欠陥が発生し難くなり、半導体ウェハを加工し
て作成される半導体デバイスとしての特性が向上し、不
良な半導体デバイスが減少し、チップ歩留を向上させる
ことができる。
【００１９】また本発明は、開始温度Ｔ１、維持温度Ｔ
２および終了温度Ｔ３を含んで構成される加熱処理工程
を、半導体ウェハに複数回施す半導体ウェハの加熱処理
方法において、維持温度Ｔ２を９５０℃以上とする加熱
処理工程については、 （１）９５０℃≦Ｔ１≦１０５０℃ （２）９５０℃≦Ｔ３≦１０５０℃ （３）Ｔ１≦Ｔ２ （４）Ｔ２≧Ｔ３ という関係式（１）〜（４）を満たすことを特徴とする
半導体ウェハの加熱処理方法である。本発明に従えば、
開始温度Ｔ１および終了温度Ｔ３とを比較的高温に設定
する。このような方法で加熱処理すると、酸素析出が低
減され、半導体ウェハ内部に発生する欠陥層が減少し、
半導体ウェハの軟化が防止され、熱応力による結晶の歪
みが減り、表面近傍の結晶欠陥が発生し難くなり、半導
体ウェハを加工して作成される半導体デバイスとしての
特性が向上し、不良な半導体デバイスが減少し、チップ
歩留を向上させることができる。
２および終了温度Ｔ３を含んで構成される加熱処理工程
を、半導体ウェハに複数回施す半導体ウェハの加熱処理
方法において、維持温度Ｔ２を９５０℃以上とする加熱
処理工程については、 （１）９５０℃≦Ｔ１≦１０５０℃ （２）９５０℃≦Ｔ３≦１０５０℃ （３）Ｔ１≦Ｔ２ （４）Ｔ２≧Ｔ３ という関係式（１）〜（４）を満たすことを特徴とする
半導体ウェハの加熱処理方法である。本発明に従えば、
開始温度Ｔ１および終了温度Ｔ３とを比較的高温に設定
する。このような方法で加熱処理すると、酸素析出が低
減され、半導体ウェハ内部に発生する欠陥層が減少し、
半導体ウェハの軟化が防止され、熱応力による結晶の歪
みが減り、表面近傍の結晶欠陥が発生し難くなり、半導
体ウェハを加工して作成される半導体デバイスとしての
特性が向上し、不良な半導体デバイスが減少し、チップ
歩留を向上させることができる。
【００２０】
【発明の実施の形態】図１は本発明の実施の一形態であ
る半導体ウェハの加熱処理方法を示し、図２は後述する
酸素析出核の形成速度の温度依存性を示すグラフであ
り、図３は一般的なｎｐｎ型バイポーラ集積回路の断面
図である。図１（ａ）〜（ｅ）は、図３のｎｐｎ型バイ
ポーラ集積回路を形成する際の、維持温度Ｔ２を９５０
℃以上とする各加熱処理工程において、炉内温度を縦
軸、時刻を横軸とするグラフである。
る半導体ウェハの加熱処理方法を示し、図２は後述する
酸素析出核の形成速度の温度依存性を示すグラフであ
り、図３は一般的なｎｐｎ型バイポーラ集積回路の断面
図である。図１（ａ）〜（ｅ）は、図３のｎｐｎ型バイ
ポーラ集積回路を形成する際の、維持温度Ｔ２を９５０
℃以上とする各加熱処理工程において、炉内温度を縦
軸、時刻を横軸とするグラフである。
【００２１】図３の一般的なｎｐｎ型バイポーラ集積回
路は、シリコンインゴットから切り出されたシリコンウ
ェハに対して、酸化、拡散、エピタキシャル成長、リソ
グラフィ、エッチング、配線のプロセスを適宜繰り返す
ことによって形成される。半導体ウェハであるｐ-型の
基板８に、ｎ+型埋め込み拡散層６が形成され、その上
層にｎ-型エピタキシャル層５が形成される。ウェハを
個々のチップに分割するためのｐ+型の分離拡散層７が
形成され、ｐ+型ベース拡散層２、エミッタ拡散層１、
コレエクタ拡散層３、コレクタ補償拡散層４がそれぞれ
形成される。酸化、エッチングにより変形を繰り返した
酸化膜は、酸化膜９として残る。ベース、エミッタ、コ
レクタの各層に接触させて、アルミニウム電極１１が形
成され、最上層にパッシベーション膜が形成される。こ
うしてｎｐｎ型バイポーラ集積回路が形成される。
路は、シリコンインゴットから切り出されたシリコンウ
ェハに対して、酸化、拡散、エピタキシャル成長、リソ
グラフィ、エッチング、配線のプロセスを適宜繰り返す
ことによって形成される。半導体ウェハであるｐ-型の
基板８に、ｎ+型埋め込み拡散層６が形成され、その上
層にｎ-型エピタキシャル層５が形成される。ウェハを
個々のチップに分割するためのｐ+型の分離拡散層７が
形成され、ｐ+型ベース拡散層２、エミッタ拡散層１、
コレエクタ拡散層３、コレクタ補償拡散層４がそれぞれ
形成される。酸化、エッチングにより変形を繰り返した
酸化膜は、酸化膜９として残る。ベース、エミッタ、コ
レクタの各層に接触させて、アルミニウム電極１１が形
成され、最上層にパッシベーション膜が形成される。こ
うしてｎｐｎ型バイポーラ集積回路が形成される。
【００２２】図１（ａ）はマスキング用の酸化膜を形成
する加熱処理工程（工程ａ）、図１（ｂ）は埋め込み拡
散層６を形成する加熱処理工程（工程ｂ）、図１（ｃ）
は分離拡散層７を形成する加熱処理工程（工程ｃ）、図
１（ｄ）はコレクタ補償拡散層４を形成する加熱処理工
程（工程ｄ）、図１（ｅ）はベース拡散層２を形成する
加熱処理工程（工程ｅ）をそれぞれ示す加熱処理シーケ
ンスである。各加熱処理工程は図１（ａ）〜（ｅ）の加
熱処理シーケンスに従って、次のように行われる。
する加熱処理工程（工程ａ）、図１（ｂ）は埋め込み拡
散層６を形成する加熱処理工程（工程ｂ）、図１（ｃ）
は分離拡散層７を形成する加熱処理工程（工程ｃ）、図
１（ｄ）はコレクタ補償拡散層４を形成する加熱処理工
程（工程ｄ）、図１（ｅ）はベース拡散層２を形成する
加熱処理工程（工程ｅ）をそれぞれ示す加熱処理シーケ
ンスである。各加熱処理工程は図１（ａ）〜（ｅ）の加
熱処理シーケンスに従って、次のように行われる。
【００２３】加熱炉内を開始温度Ｔ１に保持した状態
で、ウェハを加熱炉内に挿入し、加熱速度Ｖ１で維持温
度Ｔ２まで徐温する。維持時間Ｗの間その維持温度Ｔ２
を維持し、維持時間Ｗの経過後、冷却速度Ｖ２で終了温
度Ｔ３まで徐冷し、ウェハを炉内から排出する。
で、ウェハを加熱炉内に挿入し、加熱速度Ｖ１で維持温
度Ｔ２まで徐温する。維持時間Ｗの間その維持温度Ｔ２
を維持し、維持時間Ｗの経過後、冷却速度Ｖ２で終了温
度Ｔ３まで徐冷し、ウェハを炉内から排出する。
【００２４】表２は、図１（ａ）〜（ｅ）の各加熱処理
工程ごとの、Ｔ１、Ｖ１、Ｔ２、Ｗ、Ｖ２、Ｔ３に代入
すべき数値を示している。なお、維持時間Ｗ１１〜Ｗ１
５は各層の深さによって調節する。
工程ごとの、Ｔ１、Ｖ１、Ｔ２、Ｗ、Ｖ２、Ｔ３に代入
すべき数値を示している。なお、維持時間Ｗ１１〜Ｗ１
５は各層の深さによって調節する。
【００２５】
【表２】
【００２６】たとえばマスキング用の酸化膜を形成する
工程ａにおいては、図１（ａ）に従って、加熱炉内を９
５０℃に保持した状態で、半導体ウェハを加熱炉内に挿
入し、加熱炉内の温度を５℃／分で１１００℃まで上昇
させる。時間Ｗ１１の間その１１００℃を維持し、加熱
炉内の温度を２．５℃／分で９５０℃まで下降させ、半
導体ウェハを炉内から排出する。こうして埋め込み拡散
層６や分離拡散層７などを必要以上に拡散させないため
に、マスキング用の酸化膜が形成される。工程ｂ〜ｅに
ついても同様である。
工程ａにおいては、図１（ａ）に従って、加熱炉内を９
５０℃に保持した状態で、半導体ウェハを加熱炉内に挿
入し、加熱炉内の温度を５℃／分で１１００℃まで上昇
させる。時間Ｗ１１の間その１１００℃を維持し、加熱
炉内の温度を２．５℃／分で９５０℃まで下降させ、半
導体ウェハを炉内から排出する。こうして埋め込み拡散
層６や分離拡散層７などを必要以上に拡散させないため
に、マスキング用の酸化膜が形成される。工程ｂ〜ｅに
ついても同様である。
【００２７】なお、半導体ウェハの炉内への挿入速度
は、たとえば５０ｃｍ／分に選ばれ、炉内からの排出速
度は、たとえば２０ｃｍ／分に選ばれる。
は、たとえば５０ｃｍ／分に選ばれ、炉内からの排出速
度は、たとえば２０ｃｍ／分に選ばれる。
【００２８】図３のｎｐｎ型バイポーラ集積回路を形成
するための加熱処理工程のうち、工程ａ〜ｅ以外の加熱
処理工程については、拡散層の深さが浅いために９３０
℃の低温での加熱処理工程となるエミッタ拡散工程なら
びに徐冷温の採用が困難な不純物デポジション工程およ
びエピタキシャル成長工程を除き、全て５００℃以下の
加熱処理工程であり、周知のフォトリソグラフィ法やＣ
ＶＤ法などのプロセス技術を用いてデバイス形成を行
う。
するための加熱処理工程のうち、工程ａ〜ｅ以外の加熱
処理工程については、拡散層の深さが浅いために９３０
℃の低温での加熱処理工程となるエミッタ拡散工程なら
びに徐冷温の採用が困難な不純物デポジション工程およ
びエピタキシャル成長工程を除き、全て５００℃以下の
加熱処理工程であり、周知のフォトリソグラフィ法やＣ
ＶＤ法などのプロセス技術を用いてデバイス形成を行
う。
【００２９】図２は、酸素析出核の形成速度の温度依存
性を示すグラフであり、初期酸素濃度を１１×１０17ａ
ｔｏｍｓ・ｃｍ-3とする半導体ウェハを熱処理した際、
半導体ウェハ内に酸素析出の核となる酸素析出核が形成
される速度の温度依存性を示している。図２のグラフ中
の横軸は熱処理温度（単位は℃）であり、縦軸は酸素析
出核の形成速度（単位はｃｍ-3・ｓｅｃ-1、対数目盛）
である。このグラフでは、温度６５０℃、形成速度１０
7ｃｍ-3ｓ-1 の近傍から、温度が上昇するのにつれて形
成速度が急減少する。たとえば温度が８００℃から８５
０℃へ上昇すると、形成速度は１桁減少する。このグラ
フによると、温度８５０℃〜１０５０℃において、形成
速度は小さい。特に９５０℃〜１０５０℃の温度では酸
素析出核の形成速度が１ｃｍ-3ｓ-1以下となって、酸素
析出核はほとんど形成されないと考えられる。ゆえに上
述の方法でバイポーラ集積回路を形成することによっ
て、酸素析出が低減され、歩留りの低下を抑えることが
できる。
性を示すグラフであり、初期酸素濃度を１１×１０17ａ
ｔｏｍｓ・ｃｍ-3とする半導体ウェハを熱処理した際、
半導体ウェハ内に酸素析出の核となる酸素析出核が形成
される速度の温度依存性を示している。図２のグラフ中
の横軸は熱処理温度（単位は℃）であり、縦軸は酸素析
出核の形成速度（単位はｃｍ-3・ｓｅｃ-1、対数目盛）
である。このグラフでは、温度６５０℃、形成速度１０
7ｃｍ-3ｓ-1 の近傍から、温度が上昇するのにつれて形
成速度が急減少する。たとえば温度が８００℃から８５
０℃へ上昇すると、形成速度は１桁減少する。このグラ
フによると、温度８５０℃〜１０５０℃において、形成
速度は小さい。特に９５０℃〜１０５０℃の温度では酸
素析出核の形成速度が１ｃｍ-3ｓ-1以下となって、酸素
析出核はほとんど形成されないと考えられる。ゆえに上
述の方法でバイポーラ集積回路を形成することによっ
て、酸素析出が低減され、歩留りの低下を抑えることが
できる。
【００３０】なお、加熱速度Ｖ１を５℃／分以上として
徐温し、冷却速度Ｖ２を２．５℃／分以上として徐冷す
ることが好ましい。
徐温し、冷却速度Ｖ２を２．５℃／分以上として徐冷す
ることが好ましい。
【００３１】
【発明の効果】以上のように本発明によれば、酸素析出
が低減し、半導体ウェハ内部に発生する欠陥層が減少
し、半導体ウェハの軟化が防止され、熱応力による結晶
の歪みが減り、表面近傍の結晶欠陥が発生し難くなり、
半導体ウェハを加工して作成される半導体デバイスとし
ての特性が向上し、不良な半導体デバイスが減少し、チ
ップ歩留を向上させることができる。
が低減し、半導体ウェハ内部に発生する欠陥層が減少
し、半導体ウェハの軟化が防止され、熱応力による結晶
の歪みが減り、表面近傍の結晶欠陥が発生し難くなり、
半導体ウェハを加工して作成される半導体デバイスとし
ての特性が向上し、不良な半導体デバイスが減少し、チ
ップ歩留を向上させることができる。
【図１】本発明の実施の一形態である半導体ウェハの加
熱処理方法を示す図である。
熱処理方法を示す図である。
【図２】酸素析出核の形成速度の温度依存性を示すグラ
フである。
フである。
【図３】一般的なバイポーラ集積回路の断面図である。
【図４】従来の半導体ウェハの加熱処理方法の一例を示
す図である。
す図である。
Ｔ１ 開始温度 Ｔ２ 維持温度 Ｔ３ 終了温度
Claims (3)
- 【請求項１】 開始温度Ｔ１、維持温度Ｔ２および終了
温度Ｔ３を含んで構成される加熱処理工程を、半導体ウ
ェハに複数回施す半導体ウェハの加熱処理方法におい
て、 維持温度Ｔ２を９５０℃以上とする加熱処理工程につい
ては、 （１）９５０℃≦Ｔ１≦１０５０℃ （２）Ｔ１≦Ｔ２ という関係式（１）および（２）を満たすことを特徴と
する半導体ウェハの加熱処理方法。 - 【請求項２】 開始温度Ｔ１、維持温度Ｔ２および終了
温度Ｔ３を含んで構成される加熱処理工程を、半導体ウ
ェハに複数回施す半導体ウェハの加熱処理方法におい
て、 維持温度Ｔ２を９５０℃以上とする加熱処理工程につい
ては、 （１）９５０℃≦Ｔ３≦１０５０℃ （２）Ｔ２≧Ｔ３ という関係式（１）および（２）を満たすことを特徴と
する半導体ウェハの加熱処理方法。 - 【請求項３】 開始温度Ｔ１、維持温度Ｔ２および終了
温度Ｔ３を含んで構成される加熱処理工程を、半導体ウ
ェハに複数回施す半導体ウェハの加熱処理方法におい
て、 維持温度Ｔ２を９５０℃以上とする加熱処理工程につい
ては、 （１）９５０℃≦Ｔ１≦１０５０℃ （２）９５０℃≦Ｔ３≦１０５０℃ （３）Ｔ１≦Ｔ２ （４）Ｔ２≧Ｔ３ という関係式（１）〜（４）を満たすことを特徴とする
半導体ウェハの加熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15720596A JPH1012546A (ja) | 1996-06-18 | 1996-06-18 | 半導体ウェハの加熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15720596A JPH1012546A (ja) | 1996-06-18 | 1996-06-18 | 半導体ウェハの加熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1012546A true JPH1012546A (ja) | 1998-01-16 |
Family
ID=15644510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15720596A Pending JPH1012546A (ja) | 1996-06-18 | 1996-06-18 | 半導体ウェハの加熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1012546A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020080350A1 (ja) | 2018-10-18 | 2020-04-23 | ダウ・東レ株式会社 | 硬化性シリコーン組成物及びその硬化物、積層体及びその製造方法、並びに光学装置又は光学ディスプレイ |
| WO2020080326A1 (ja) | 2018-10-18 | 2020-04-23 | ダウ・東レ株式会社 | 耐寒性に優れる硬化性オルガノポリシロキサン組成物、パターン形成方法および電子部品等 |
| US11981776B2 (en) | 2018-10-18 | 2024-05-14 | Dow Toray Co., Ltd. | Curable silicone composition and cured product thereof, layered product and production method therefor, and optical device or optical display |
-
1996
- 1996-06-18 JP JP15720596A patent/JPH1012546A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020080350A1 (ja) | 2018-10-18 | 2020-04-23 | ダウ・東レ株式会社 | 硬化性シリコーン組成物及びその硬化物、積層体及びその製造方法、並びに光学装置又は光学ディスプレイ |
| WO2020080326A1 (ja) | 2018-10-18 | 2020-04-23 | ダウ・東レ株式会社 | 耐寒性に優れる硬化性オルガノポリシロキサン組成物、パターン形成方法および電子部品等 |
| KR20210077723A (ko) | 2018-10-18 | 2021-06-25 | 다우 도레이 캄파니 리미티드 | 경화성 실리콘 조성물 및 이의 경화물, 적층체 및 이의 제조 방법, 및 광학 장치 또는 광학 디스플레이 |
| KR20210080433A (ko) | 2018-10-18 | 2021-06-30 | 다우 도레이 캄파니 리미티드 | 내한성이 우수한 경화성 오가노폴리실록산 조성물, 패턴 형성 방법 및 전자 부품 등 |
| US11981776B2 (en) | 2018-10-18 | 2024-05-14 | Dow Toray Co., Ltd. | Curable silicone composition and cured product thereof, layered product and production method therefor, and optical device or optical display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990044245A (ko) | 실리콘 단결정 웨이퍼의 열처리 방법과 그 열처리 장치 및 실리콘 단결정 웨이퍼와 그 제조 방법 | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| JPS583374B2 (ja) | シリコン単結晶の処理方法 | |
| JPH1012546A (ja) | 半導体ウェハの加熱処理方法 | |
| JP3144378B2 (ja) | 固体撮像装置の製造方法 | |
| JP2010041000A (ja) | 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| CN109830437B (zh) | 一种晶圆热处理方法和晶圆 | |
| KR100481476B1 (ko) | 어닐 웨이퍼 및 그 제조 방법 | |
| JP2010073782A (ja) | 半導体ウェーハの熱処理方法 | |
| JP4609029B2 (ja) | アニールウェーハの製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3634088B2 (ja) | Ｓｏｓ基板の熱処理方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH03166733A (ja) | 半導体装置の製造方法 | |
| JPS6312376B2 (ja) | ||
| CN114999902A (zh) | 一种低成本高精度的锑杂质掺杂晶圆及其制备方法 | |
| JP3172390B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JP3207146B2 (ja) | 半導体装置の製法 | |
| JP2004214399A (ja) | 半導体基板の製造方法およびウェーハ剥離熱処理装置 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JP2022050070A (ja) | シリコンウェーハの製造方法 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| JPH09246129A (ja) | 貼り合わせシリコンウエーハの製造方法 | |
| JPH0160932B2 (ja) |