KR100309646B1 - 반도체 기판 특성 개선방법 - Google Patents
반도체 기판 특성 개선방법 Download PDFInfo
- Publication number
- KR100309646B1 KR100309646B1 KR1019990041337A KR19990041337A KR100309646B1 KR 100309646 B1 KR100309646 B1 KR 100309646B1 KR 1019990041337 A KR1019990041337 A KR 1019990041337A KR 19990041337 A KR19990041337 A KR 19990041337A KR 100309646 B1 KR100309646 B1 KR 100309646B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- semiconductor substrate
- substrate
- predetermined time
- maintaining
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 230000009467 reduction Effects 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 5
- 230000008569 process Effects 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 230000006872 improvement Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 235000012431 wafers Nutrition 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체기판 특성 개선방법에 관한 것으로서, 특히, 모스 소자 등이 고집적화 되어 형성되는 반도체기판의 래치업(latch-up)을 개선하기 위하여 기판을 가열 및 냉각공정을 반복적으로 실시하여 결함이 없는 디누드 존(denude zone)의 두께를 감소시키며 동시에 캐리어들의 트랩 존(trap zone)을 형성하도록 한 반도체기판의 래치업 현상 개선방법에 관한 것이다. 본 발명에 따른 반도체기판 특성 개선방법은 제 1 온도를 갖는 반도체기판을 제 2 온도로 승온시킨 후 제 2 온도를 소정 시간동안 유지하는 단계와, 제 2 온도를 유지하며 반도체기판의 표면에 산화막을 형성하는 단계와, 제 2 온도를 갖는 반도체기판을 제 1 온도로 감온시키는 제 1 감온 단계와, 반도체기판을 제 1 온도로 소정시간 유지시키는 단계와, 반도체기판을 제 1 온도로 소정시간 제 1 어닐링시키는 단계와, 반도체기판의 온도를 제 1 온도와 제 2 온도 사이의 제 3 온도로 승온시키는 단계와, 제 3 온도로 반도체기판을 소정시간 예열시킨 후 제 2 어닐링시키는 단계와, 반도체기판을 제 1 온도로 감온시키는 제 2 감온단계를 포함하여 이루어진다.
Description
본 발명은 반도체기판 특성 개선방법에 관한 것으로서, 특히, 모스 소자 등이 고집적화 되어 형성되는 반도체기판의 래치업(latch-up)을 개선하기 위하여 기판을 가열 및 냉각공정을 반복적으로 실시하여 결함이 없는 디누드 존(denude zone)의 두께를 감소시키며 동시에 캐리어들의 트랩 존(trap zone)을 형성하도록 한 반도체기판의 래치업 현상 개선방법에 관한 것이다.
반도체 소자가 더욱 미세화됨에 따라 현재 사용되고 있는 실리콘기판에서 모스 소자의 소스/드레인 등의 활성영역이 형성되는 부위가 기판 표면으로부터 소정 깊이 까지 형성된 디누드 존(denude zone)이다.
그러나, 디누드 존의 두께가 기판 표면으로부터 깊게 형성되면, 기판 상부에 위치한 디누드 존에 형성되는 반도체소자 동작시 소자는 상부와 하부의 전하 이동이 유발되어 소자집적도가 증가할 수록 문제되는 래치-업(latch-up) 현상이 문제되어 소자의 집적도를 증가면에서 불리하다.
따라서, 현재 고집적화 되는 반도체 소자의 제조공정에서 발생되는 래치업 현상에 기인하는 소자특성의 열화를 개선할 수 있는 반도체기판 특성 개선방법이 요구된다.
도 1 종래 기술에 따라 산화막이 형성된 반도체기판 단면도이다.
도 1을 참조하면, 가공된 웨이퍼인 반도체기판(100,101)을 열산화시켜 산화막(102)이 형성된 실리콘기판의 단면도이다. 이때, 산화막(102)은 기판에 웰(well)을 형성하기 위한 버퍼(buffer)용 산화막이다.
기판(100,101)의 상부에는 열산화공정에서 형성된 산화막(102)이 소정 두께로 형성되어 있고, 기판의 상부 부위에는 기판의 일부로서 디누드 존(denude zone,101)이 소정의 두께(DZ1)로 존재한다.
기판 하부(100)의 상태는 격자의 디스토션(distortion)과 보이드(void) 등이 존재하는 상태로 이루어진다.
디누드 존에는 소자의 활성영역이 형성되는 각종 도전형의 졍션 등이 형성되므로 소자의 고집적화에 따라 졍션의 깊이가 얕아지는 추세이므로 이러한 두께(DZ1)가 크면 래치업이 발생하여 누설전류의 증가 등 소자특성의 열화를 초래한다.
종래기술에 따른 실시예에서는 소정 공정조건에서 약 14-15㎛ 두께의 디누드 존이 존재하게 되며, 이는 다음과 같은 공정조건에서 이루어진다.
먼저, 보트-인(boat-in) 단계로서, 실리콘기판을 소정의 공정챔버에 공정온도 800℃, 10㎝/min.의 속도로 약 11분 30초 동안 진입시킨다. 이때, 분위기 및 유량은N2/O2=20/2 SLPM으로 한다.
그 다음, 승온(temperature-up) 단계로서, 실리콘기판을 800℃에서 1100℃로 가열해준다. 이때, 승온 속도는 8℃/min.로 약 40분간 점차적으로 가열하며, 분위기 및 유량은 N2/O2=20/2 SLPM을 유지한다.
그리고, 예열(pre-heat)단계로, 실리콘기판을 1100℃에서 약 10분간 처리해준다. 이때, 분위기 및 유량은 N2/O2=15/2 SLPM으로 한다.
그 다음, 산화(oxidation) 단계로, 실리콘기판을 약 115분간 1100℃의 온도하에 놓아 기판 표면에 산화막이 성장하도록 한다. 이때, 산화시간은 ±15분의 공정 여유시간을 가지며, 분위기 및 유량은 N2/O2=20/2 SLPM으로 한다.
이어서, 산화막이 성장된 기판의 온도를 감온(temp. down) 시키는 단계로, 실리콘기판의 온도를 1100℃에서 850℃로 낮추어 준다. 이때, 감온 속도는 3℃/min.으로 약 85분간에 걸쳐서 감온시키며, 분위기 및 유량은 N2=20 SLPM으로 한다.
마지막으로, 실리콘기판을 공정 챔버에서 꺼내는 보트-아웃(boat-out)단계로, 기판을 850℃에서 10㎝/min.의 속도로 약 11분 30초에 걸쳐서 챔버에서 꺼낸다. 이때, 분위기 및 유량은 N2=20 SLPM으로 한다.
이와 같은 단계를 다수개의 웨이퍼에 실시하는 경우 각 웨이퍼의 피치(pitch)는 4.76㎜로 한다.
전술한 방법으로 버퍼용 산화막이 형성된 기판에 화학기상증착, 확산공정, 사진식각공정 등의 각종 공정단계를 실시하여 반도체소자를 제조한다.
그러나 상술한 종래 기술에 따른 반도체기판 특성 개선방법은 공정챔버인 공정 튜브(process tube)의 승온 및 감온에 소요되는 시간손실을 최소화하기 위하여 적용되는 공정으로 웨이퍼 초기 제작시에 형성된 디누드 존의 형성 깊이를 감소시키지 못하고 그대로 유지하므로 디누드 존의 변경 내지는 개선을 통한 기판의 래치-업 현상의 개선이 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 모스 소자 등이 고집적화 되어 형성되는 반도체기판의 래치업(latch-up)을 개선하기 위하여 기판을 가열 및 냉각공정을 반복적으로 실시하여 결함이 없는 디누드 존(denude zone)의 두께를 감소시키며 동시에 캐리어들의 트랩 존(trap zone)을 형성하도록 한 반도체기판의 래치업 현상 개선방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체기판 특성 개선방법은 제 1 온도를 갖는 반도체기판을 제 2 온도로 승온시킨 후 제 2 온도를 소정 시간동안 유지하는 단계와, 제 2 온도를 유지하며 반도체기판의 표면에 산화막을 형성하는 단계와, 제 2 온도를 갖는 반도체기판을 제 1 온도로 감온시키는 제 1 감온 단계와, 반도체기판을 제 1 온도로 소정시간 유지시키는 단계와, 반도체기판을 제 1 온도로 소정시간 제 1 어닐링시키는 단계와, 반도체기판의 온도를 제 1 온도와 제 2 온도 사이의 제 3 온도로 승온시키는 단계와, 제 3 온도로 반도체기판을 소정시간 예열시킨 후 제 2 어닐링시키는 단계와, 반도체기판을 제 1 온도로 감온시키는 제 2 감온단계를 포함하여 이루어진다.
도 1 종래 기술에 따라 산화막이 형성된 반도체기판 단면도
도 2는 본 발명에 따라 개선된 반도체기판의 단면도
본 발명은 종래의 기술과 다르게 공정 튜브에 반도체기판을 약 650℃에서 보트-인하고 약 1100-1000℃ 사이에서 승온 및 감온을 실시하여 디누드 존(denude zone)의 기판 표면으로 부터의 형성 깊이를 조절한다. 즉, 어닐링 공정에서 승온 및 감온(temperature up and down) 단계를 수회에 걸쳐 반복적으로 실시하므로서 기판내의 핵 생성을 유도한다.
따라서, 어닐링 단계에서 승온 및 감온의 반복적인 진행을 통하여 형성된 핵들은 래치-업 발생의 원인인 핫-일렉트론(hot electron)들을 붙잡을(trapping) 수 있기 때문에 래치-업의 열화를 현저히 개선한다.
도 2는 본 발명에 따라 개선된 반도체기판의 단면도이다.
도 2를 참조하면, 가공된 웨이퍼인 반도체기판(200,201,202)을 열산화시켜 산화막(203)이 형성된 실리콘기판의 단면도이다. 이때, 산화막(203)은 기판에 웰(well)을 형성하기 위한 버퍼(buffer)용 산화막이다.
기판(202)의 상부에는 열산화공정에서 형성된 열산화막(203)이 소정 두께로 형성되어 있고, 기판의 상부 부위에는 기판의 일부로서 디누드 존(denude zone,202)이 소정의 두께(DZ2)로 존재하며, 그 하부에 트랩(trap)층(201)이 존재한다. 트랩층(201)의 상태는 반복적인 어닐링을 통해 생성된 트랩 소스(trapping source)가 존재하는 상태로 이루어진다.
디누드 존에는 소자의 활성영역이 형성되는 각종 도전형의 졍션 등이 형성되므로소자의 고집적화에 따라 졍션의 깊이가 얕아지는 추세이므로 이러한 두께(DZ2)가 얇을 수록 래치업이 개선되어 누설전류의 감소 등 소자특성이 개선된다.
본 발명에 따른 실시예에서는 소정 공정조건에서 종래의 약 14-15㎛ 두께의 디누드 존보다 감소한 약 5㎛ 두께(DZ2)의 디누그 존(202)이 존재하게 되며, 이는 다음과 같은 공정조건에서 이루어진다.
먼저, 보트-인(boat-in) 단계로서, 실리콘기판을 소정의 공정 튜브에 공정온도 650℃, 10㎝/min.의 속도로 약 11분 30초 동안 진입시킨다. 이때, 분위기 및 유량은 N2/O2=20/2 SLPM으로 한다.
그 다음, 제 1 승온(temperature-up) 단계로서, 공정튜브의 온도를 서서히 증가시켜 실리콘기판을 650℃에서 1100℃로 가열해준다. 이때, 승온 속도는 13℃/min.로 약 35분간 점차적으로 가열하며, 분위기 및 유량은 N2/O2=20/2 SLPM을 유지한다.
그리고, 제 1 예열(pre-heat)단계로, 공정튜브의 온도를 1100℃에서 약 10분간 유지하여 실리콘기판을 예열시킨다. 이때, 분위기 및 유량은 N2/O2=15/2 SLPM으로 한다. 예열은 기판을 전체적으로 동일한 온도로 유지시켜주기 위한 공정이다.
그 다음, 산화(oxidation) 단계로, 공정튜브의 온도를 약 115분간 1100℃의 온도로 유지시켜 기판 표면에 열산화막이 성장하도록 한다. 이때, 산화시간은 ±15분의 공정 여유시간을 가지며, 분위기 및 유량은 N2/O2=20/2 SLPM으로 한다.
그리고, 공정튜브내의 온도를 감소시키는데, 이는 3 단계로 나누어 차례로 실시한다.
즉, 산화막이 성장된 기판의 온도를 낮추는 제 1 감온(temperature down) 단계로, 공정튜브내의 온도를 1100℃에서 1000℃로 낮추어 실리콘기판을 완만하게 냉각시킨다. 이때, 감온 속도는 5℃/min.으로 약 20분간에 걸쳐서 감온시키며, 분위기 및 유량은 N2=20 SLPM으로 한다.
이어서, 제 2 감온 단계를 실시하는데, 이는 공정튜브내의 온도를 1000℃에서 850℃로 서서히 낮추어 실리콘기판을 제 1 감온 단계보다 더욱 완만하게 냉각시킨다. 이때, 감온 속도는 4℃/min.으로 약 35분간에 걸쳐서 감온시키며, 분위기 및 유량은 N2=20 SLPM으로 한다.
계속하여, 제 3 감온 단계를 실시하는데, 이는 공정튜브내의 온도를 850℃에서 650℃로 낮추어 실리콘기판을 제 2 감온 단계보다 더욱 완만하게 냉각시킨다. 이때, 감온 속도는 2.5℃/min.으로 약 80분간에 걸쳐서 감온시키며, 분위기 및 유량은 N2=20 SLPM으로 한다.
그리고, 제 2 예열(pre-heat)단계를 실시하는데, 이는 공정튜브의 온도를 650℃에서 약 15분간 유지하여 실리콘기판을 예열시킨다. 이때, 분위기 및 유량은 N2=20 SLPM으로 한다. 이때에도, 예열은 기판을 전체적으로 동일한 온도로 유지시켜주기 위한 공정이다. 또한, 기판 표면에는 이미 열산화막이 성장되었으므로 공정튜브 내로의 산소 유입은 중단하고 불활성 기체 분위기를 유지한다.
제 2 예열된 기판에 제 1 어닐링을 실시한다. 이때, 제 1 어닐링 온도는 약 650℃로 하여 약 75분에 걸쳐 실시하고, 역시, 불활성 분위기를 유지하기 위하여 분위기및 유량은 N2=20 SLPM으로 한다.
그 다음, 제 2 승온(temperature-up) 단계로서, 공정튜브의 온도를 서서히 증가시켜 실리콘기판을 650℃에서 750℃로 가열해준다. 이때, 제 2 승온 속도는 제 1 승온 속도보다 낮은 2.5℃/min.로 약 40분간 점차적으로 가열하며, 분위기 및 유량은 N2=20 SLPM을 유지한다.
다시, 기판 전체에 균일한 온도를 유지하기 위하여 제 3 예열 단계를 실시한다. 제 3 예열 단계는 공정튜브내의 온도를 750℃에서 약 15분간 유지하여 기판의 각 부위에서의 온도가 균일하도록 한다. 이때, 분위기 및 유량은 N2=20 SLPM을 유지한다.
기판 전체의 온도가 약 750℃로 균일하게 유지된 상태에서 공정튜브의 온도를 계속하여 750℃로 약 85분간 유지하는 방법으로 기판에 대하여 제 2 어닐링을 실시한다. 이때, 분위기 및 유량은 N2=20 SLPM을 유지한다.
마지막 감온 단계로 공정튜브내의 온도를 750℃에서 650℃로 낮추어 실리콘기판을 완만하게 냉각시킨다. 이때, 감온 속도는 2.5℃/min.으로 약 40분간에 걸쳐서 감온시키며, 분위기 및 유량은 N2=20 SLPM으로 한다.
그리고, 실리콘기판을 공정 챔버에서 꺼내는 보트-아웃(boat-out)단계로, 기판을 650℃에서 10㎝/min.의 속도로 약 11분 30초에 걸쳐서 챔버에서 꺼낸다. 이때, 분위기 및 유량은 N2=20 SLPM으로 한다.
이와 같은 단계를 다수개의 웨이퍼에 실시하는 경우 각 웨이퍼의 피치(pitch)는4.76㎜로 한다.
전술한 방법으로 버퍼용 산화막이 형성된 기판에 화학기상증착, 확산공정, 사진식각공정 등의 각종 공정단계를 실시하여 반도체소자를 제조한다.
따라서, 본 발명은 어닐링 단계에서 승온 및 감온의 반복적인 진행을 통하여 형성된 핵들은 래치-업 발생의 원인인 핫-일렉트론(hot electron)들을 붙잡을(trapping) 수 있기 때문에 래치-업의 열화를 현저히 개선하며, 따라서, 반도체소자 설계상의 공정여유를 충분히 확보할 수 있는 장점이 있다.
Claims (5)
- 제 1 온도를 갖는 반도체기판을 제 2 온도로 승온시킨 후 상기 제 2 온도를 소정 시간동안 유지하는 단계와,상기 제 2 온도를 유지하며 상기 반도체기판의 표면에 산화막을 형성하는 단계와,상기 제 2 온도를 갖는 상기 반도체기판을 상기 제 1 온도로 감온시키는 제 1 감온 단계와,상기 반도체기판을 상기 제 1 온도로 소정시간 유지시키는 단계와,상기 반도체기판을 상기 제 1 온도로 소정시간 제 1 어닐링시키는 단계와,상기 반도체기판의 온도를 상기 제 1 온도와 상기 제 2 온도 사이의 제 3 온도로 승온시키는 단계와,상기 제 3 온도로 상기 반도체기판을 소정시간 예열시킨 후 제 2 어닐링시키는 단계와,상기 반도체기판을 상기 제 1 온도로 감온시키는 제 2 감온단계로 이루어진 반도체기판 특성 개선방법.
- 청구항 1에 있어서, 상기 반도체기판 특성 개선방법은 온도제어가 가능한 공정 튜브에서 실시하는 것이 특징인 반도체기판 특성 개선방법.
- 청구항 1 에 있어서, 상기 반도체는 실리콘이고 상기 산화막은 산화실리콘인 것이특징인 반도체기판 특성 개선방법.
- 청구항 1에 있어서, 상기 제 1 온도, 제 2 온도, 제 3 온도는 각각 650, 110, 750℃인 것이 특징인 반도체기판 특성 개선방법.
- 청구항 1 에 있어서, 상기 제 1 감온 단계는,상기 제 2 온도보다 낮고 상기 제 3 온도보다 높은 제 4 온도로 감온시키는 단계와,상기 제 4 온도보다 낮고 상기 제 3 온도보다 높은 제 5 온도로 감온시키는 단계와,상기 제 5 온도에서 상기 제 1 온도로 감온시키는 단계를 더 포함하여 이루어진 것이 특징인 반도체기판 특성 개선방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041337A KR100309646B1 (ko) | 1999-09-27 | 1999-09-27 | 반도체 기판 특성 개선방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990041337A KR100309646B1 (ko) | 1999-09-27 | 1999-09-27 | 반도체 기판 특성 개선방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010028851A KR20010028851A (ko) | 2001-04-06 |
| KR100309646B1 true KR100309646B1 (ko) | 2001-11-02 |
Family
ID=19612907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990041337A KR100309646B1 (ko) | 1999-09-27 | 1999-09-27 | 반도체 기판 특성 개선방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100309646B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004041378B4 (de) * | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
-
1999
- 1999-09-27 KR KR1019990041337A patent/KR100309646B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010028851A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4385937A (en) | Regrowing selectively formed ion amorphosized regions by thermal gradient | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10107018A (ja) | 半導体ウェーハの熱処理装置 | |
| JP4961633B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| KR100273318B1 (ko) | 반도체 기판의 열처리 장치 및 열처리 방법 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JP3517131B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| US6893944B2 (en) | Method of manufacturing a semiconductor wafer | |
| JPH023539B2 (ko) | ||
| JPH0391245A (ja) | 薄膜半導体装置とその製造方法 | |
| KR100687410B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| KR100328753B1 (ko) | 오염원소들을게터링하기위한반도체장치제조방법 | |
| JPH0567579A (ja) | 半導体装置の製造方法 | |
| JPH10233457A (ja) | 半導体装置の製造方法 | |
| JPH05243171A (ja) | 半導体基板熱処理用治具 | |
| KR100309132B1 (ko) | 실리콘 웨이퍼의 게터링 영역 형성 방법 | |
| JP3041114B2 (ja) | 酸窒化膜層の絶縁膜形成方法 | |
| JPH0547978B2 (ko) | ||
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| KR19990000805A (ko) | 웨이퍼의 결함 제거방법 | |
| KR100657153B1 (ko) | 임플란트 희생 산화막의 형성 방법 | |
| JPH0160932B2 (ko) | ||
| JPH1012546A (ja) | 半導体ウェハの加熱処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |