KR100328753B1 - 오염원소들을게터링하기위한반도체장치제조방법 - Google Patents

오염원소들을게터링하기위한반도체장치제조방법 Download PDF

Info

Publication number
KR100328753B1
KR100328753B1 KR1019970078937A KR19970078937A KR100328753B1 KR 100328753 B1 KR100328753 B1 KR 100328753B1 KR 1019970078937 A KR1019970078937 A KR 1019970078937A KR 19970078937 A KR19970078937 A KR 19970078937A KR 100328753 B1 KR100328753 B1 KR 100328753B1
Authority
KR
South Korea
Prior art keywords
temperature
semiconductor substrate
temperature range
semiconductor device
gettering
Prior art date
Application number
KR1019970078937A
Other languages
English (en)
Other versions
KR19980070287A (ko
Inventor
사또루 무라마쓰
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980070287A publication Critical patent/KR19980070287A/ko
Application granted granted Critical
Publication of KR100328753B1 publication Critical patent/KR100328753B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

반도체 장치의 제조방법에서, 오염 금속원소들은 제 1 온도범위의 제 1 온도에서의 제 1 열처리에 의해 반도체 기판에서 방출된다. 반도체 장치가 형성될 반도체 기판의 앞면과 반도체 기판의 이면 사이에 온도차가 발생되는 상태에서, 반도체 기판을 제 2 온도범위에서 제 1 온도로부터 제 3 온도범위의 제 2 온도까지 냉각시킨다. 이 경우, 제 2 온도범위의 적어도 일부에서 앞면의 온도는 이면의 온도보다 높다. 그리고, 오염 금속원소의 일부는 제 2 온도에서의 제 2 열처리를 통해 게터링 사이트에서 포획된다.

Description

오염 원소들을 게터링하기 위한 반도체 장치 제조방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD FOR GETTERING CONTAMINATION ELEMENTS}
본 발명은 반도체 장치의 제조방법에 관한 것으로, 구체적으로 말하면, 뜻하지 않게 반도체 기판내로 도입된 오염 소자의 영향을 줄일 수 있는 반도체 장치의 제조방법에 관한 것이다.
근년에, 반도체 장치의 제조공정은 반도체 장치의 미세공정 및 고집적화로 인해 복잡해지고 있다. 이러한 이유로, 반도체 기판이 제조공정중에 금속오염을 받게 되는 경우가 많아지고 있다. 오염금속소자는 누설 전류의 원인이다.
고집적화를 위해 미세공정을 거치는 반도체 장치에서는, 낮은 전력소비를 위해 전류량을 줄이는 것이 중요하다. 그러나, 오염금속소자에 기인한 누설 전류량의 영향은 크다. 따라서, 금속오염은 반도체 장치의 특성을 악화시키는 한 요인이 되는 것이다.
반도체 장치 특성의 악화를 방지하기 위해 금속오염의 저감에 대해 연구되어 왔다. 그러나, 기술적, 비용상 문제로 금속오염을 완전히 제거하는 것은 어렵다는 것이 현 실정이다.
이러한 상황에서, 게터링(gettering) 기술이 반도체 장치를 제조하는 데 통상적으로 널리 사용되며, 이것은 게터링 기술이 비교적 적은 비용으로도 생산 수율을 높일 수 있기 때문이다. 종래의 게터링 기술에서, 뜻하지 않게 반도체 기판내로 도입된 오염금속소자는 반도체 기판의 주표면에서의 반도체 장치용 활성영역 이외의 영역에 제공된 게터링 센터에서 포획된다. 따라서, 반도체 장치 특성의 열화가 방지될 수 있는 것이다.
상기 게터링 기술은 크게 인트린직 게터링법 (intrinsic gettering method) 과 익스트린직 게터링법 (extrinsic gettering method) 으로 분류할 수 있다. 인트린직 게터링법에서는, 금속오염소자를 포획하기 위해 게터링 사이트들이 반도체 기판의 내부에 형성되어 있다. 한편, 익스트린직 게터링법에서는, 금속오염소자를 포획하기 위해 게터링 사이트들이 반도체 기판의 이면에 형성되어 있다.
게터링 방법에 기초한 상기 분류법 이외에, 게터링 메카니즘에 따라서도 게터링 기술을 분류할 수 있다 (Technical Report of IEICE, SDM 93-165, Dec.,1993). 반도체 기판의 이면에 다결정 실리콘막을 형성하는 것은 편석 유도형 게터링 메카니즘 (segregation inducing type gettering mechanism) 으로 분류된다. 또한, 반도체 기판의 내부에 산소석출물을 형성하는 것은 완화 유도형 게터링 메카니즘 (relaxation inducing type gettering mechanism) 으로 분류된다.
다결정 실리콘막을 사용하는 편석 유도형 게터링법 (익스트린직 게터링법) 의 경우에, 게터링 효과는 1000℃ 이하의 온도에서 열처리로 점진적으로 나타나게 된다. 약 700℃ ∼ 800℃ 의 온도에서는 게터링 효과가 급격히 증가하고, 약 600℃ 에서 열처리를 하면 거의 100% 의 게터링을 달성할 수 있다.
한편, 산소석출물을 사용하는 완화 유도형 게터링법의 경우에는, 반도체 기판에 열처리를 실시하여, 오염 소자 농도와 고용도 (solid solbility) 의 차에 상응하는 양에 대한 오염소자를 게터링 사이트에 포획시켜 적층시킨다. 그러므로, 인트린직 게터링법에서는, 다량의 중금속 오염소자를 포획하기 위해서는 고용도를 낮추는 것이 효과적이다. 이러한 목적으로, 가능한 낮은 온도에서 열처리를 실시하게 된다.
상기 두 게터링법은 현재 반도체 장치의 제조공정에서 사용되고 있는 주된 방법이다.
그러나, 대략 1000℃ 이상의 온도가 반도체 기판에 인가될 때, 위와 같은 기술로 게터링 사이트에 포획된 중금속 소자들이 게터링 사이트로부터 재방출된다. 이러한 이유로, 반도체 장치의 제조공정시 1000℃ 이상에서 열처리를 실시하게 되면 게터링 효과가 저하되며, 이 결과 반도체 장치 특성에 영향을 주게 된다.
전술한 바와 같이, 반도체 장치의 제조공정시 포획된 중금속 오염소자들은 1000℃ 이상에서의 열처리로 다시 한번 방출된다. 이러한 이유로, 중금속 오염소자들은, 대략 1000℃ 이상에서의 열처리 공정이 포함되는 반도체 장치의 제조공정시 반복적으로 포획 및 방출된다. 이러한 방식으로는, 중금속 오염소자에 대한 효과적인 게터링이 이루어질 수 없게 된다.
위와 같은 문제를 해결하기 위한 한 방법이 일본 특개평 (헤이세이 2-284427) 에 제시되어 있다. 이 종래의 방법에서는, 반도체 기판에 있는 게터링 사이트 및 이 게터링 사이트 상에 발생하는 표면적층이 제거될 때 내부결정결함이 발생하게 된다.
위와 같은 문제를 해결하기 위한 다른 방법이 일본 특개평 (헤이세이 4-218921) 에 제시되어 있다. 이 종래의 방법에서는, 반도체 장치의 제조공정시 게터링 사이트에 포획된 중금속 오염소자들이 그 게터링 사이트와 함께 반도체 기판의 이면으로부터 제거된다. 다음에, 새로운 게터링 사이트들이 반도체 기판의 이면에 다시 한번 형성된다. 따라서, 제조공정을 통하여 게터링 효과의 저하를 막을 수 있다.
다음은, 상기 일본 특개평 (헤이세이 4-218921) 에서 제시된 종래의 방법에 대해 도 1a ∼ 1f 을 참고로 설명하도록 한다.
도 1a 에서 보는 바와 같이, 1000Å의 열산화막 (2) 이 반도체 기판 (1) 의 앞면에 형성되고, 다음에 게터링 사이트막 (3) 이 반도체기판 (1) 의 이면측 상에 형성된다. 이어서 도 1b 에서 보는 바와 같이, 웰(well)이 형성될 웰형성영역에서 상기 열산화막 (2) 이 엣칭오프되고, B 이온들이 주입된다. 다음에, B 이온들의 드라이빙-인 (driving-in) 을 위해 열처리하여 웰 (4) 을 형성시킨다.
다음, 도 1c 에서 보는 바와 같이, 게터링 사이트막 (3) 을 제거한다. 이와 같은 방법으로, 막 (3) 의 게터링 사이트에 포획된 중금속 오염소자들이 게터링 사이트막 (3) 과 함께 반도체 기판 (1) 으로부터 제거된다.
다음, 도 1d 에서 보는 바와 같이, 기판 (1) 의 전체 표면으로부터 열산화막 (2) 이 엣칭오프된다. 다음에, 열산화막 (6) 을 기판 (1) 의 전체 표면 상에 약 1000Å의 막두께를 형성하여, LOCOS 법으로 소자분리영역을 형성한다. 이어서, Si3N4막 (7) 을 열산화막 (6) 상에 약 2000Å의 막두께로 형성한다. Si2N4막 (7) 이 선택적으로 에칭된다. 또한, 게터링 사이트막 (31) 을 반도체 기판 (1) 의 이면에 다시 한 번 형성시킨다.
다음, 도 1e 에서 보는 바와 같이, 반도체 기판 (1) 을 1000℃에서 4시간 동안 열적으로 산화시켜, 반도체 기판 (1) 상에 소자분리 산화막 (8) 을 선택적으로 형성한다. 동시에, 제조공정시 뜻하지 않게 반도체 기판 (1) 에 도입된 중금속 소자들은 산화열처리를 통해 게터링 사이트막 (31) 에 의하여 포획된다. 이어서, 도 1f 에서 보는 바와 같이, 게터링 사이트막 (31) 이 제거되고, 오염소자들 또한 제거된다.
전술한 바와 같이, 도 1a ∼ 1f 에 도시된 종래기술에서는, 뜻하지 않게 반도체 기판에 도입된 중금속 오염원소들을 제거하기 위해 게터링 사이트막의 형성과 열처리가 반복되고 있다.
한편, 반도체 소자들이 형성되는 반도체 기판의 컨택트 형성부와 소자분리영역에 왜곡부 (distorted portion) 가 많이 존재하게 된다. 이러한 왜곡부는 중금속 원소에 대한 게터링 사이트와 동일한 기능을 갖기 때문에 중금속 원소를 쉽게 포획하게 된다. 따라서, 도 1a ∼ 1f 에 도시된 종래의 방법에서는, 중금속 원소들이 반도체 기판의 이면으로부터는 제거될 수 있지만, 반도체 기판의 주 전면에는 남아 있게 된다. 결과적으로, 중금속 원소들이 반도체 장치의 전기적 특성에 영향을 주게 되어, 반도체 장치의 생산 수율을 저하시킨다.
또한, 도 1a ∼ 1f 에 도시된 종래의 기술에서는, 1190℃에서의 드라이빙-인 열처리, 1000℃ 에서의 소자분리 산화막 형성 열처리 및 900℃ 에서의 층간막 리플로우(reflow) 열처리를 통해 중금속 원소들이 게터링 사이트에 의하여 포획된다. 그러나, 중금속 원소들은 1000℃ 이상의 열처리에 의해 게터링 사이트로부터 재방출되므로, 중금속 원소들의 포획이 충분히 실행되지 않는다.
또한, 다결정 실리콘막이 반도체 기판의 이면 상에 형성되는 익스트린직 게터링법의 경우에는, 600℃ 이하의 열처리가 실행될 때, 중금속 원소들의 포획이 거의 100% 의 효율로만 실행될 수 있다. 그러므로, 900℃ 에서의 열처리는 중금속 원소의 포획에 적합하지 않다.
본 발명은 상술의 문제점의 관점에서 달성된다. 따라서, 본 발명의 목적은, 반도체 기판의 왜곡부에 포획된 중금속 오염원소들이 재방출되며 이후 상기 왜곡부에 다시 포획되지 않고, 반도체 기판 또는 반도체 기판의 이면 상에 형성된 게터링 사이트에 의하여 효과적으로 포획되는 반도체 장치의 제조방법을 제공하는 것이다
도 1a ∼ 1f 는 반도체 장치의 제조방법에 대한 종래의 예를 도시하는 단면도.
도 2 는 본 발명에 따른 반도체 장치의 제조방법에 있어 반도체 기판을 가열하는 방법에 대한 제 1 예를 보여주는 다이어그램.
도 3 는 본 발명에 따른 반도체 장치의 제조방법에 있어 반도체 기판을 가열하는 방법에 대한 제 2 예를 보여주는 다이어그램.
도 4a ∼ 4c 는 본 발명에 따른 반도체 장치의 제조방법에 있어 반도체 기판을 가열하는 방법에 대한 제 3 내지 제 5 예를 보여주는 다이어그램.
도 5 는 본 발명에 따른 반도체 장치의 제조방법에 있어 반도체 기판을 가열하는 장치의 구성을 도시하는 다이어그램.
도 6a ∼ 6h 는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조방법을 도시하는 단면도.
도 7a ∼ 7k 는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조방법을 도시하는 단면도.
도 8a ∼ 8c 는 게터링 사이트를 도시하는 다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 산화막
3 : 게터링 사이트막 4 : 웰 (well)
6 : 열산화막 8 : 소자분리 산화막
9 : 게이트 산화막 10 : 다결정 실리콘 게이트 전극
11 : 소오스 및 드레인 영역 12 : 층간 절연막
32 : 새로운 게터링 사이트막 52 : 냉각장치
53 : 가열램프
본 발명의 일 태양을 성취하기 위해, 본 반도체 장치의 제조방법은, 제 1 온도범위의 제 1 온도에서의 제 1 열처리를 통하여 반도체 기판에 있는 오염 금속원소들을 방출시키는 단계와; 반도체 장치가 형성될 반도체 기판의 앞면의 온도가 제 2 온도범위중 적어도 일부분에서 반도체 기판의 이면 보다 높게 되도록, 상기 앞면과 이면 사이에 온도차가 발생되는 상태에서, 상기 제 2 온도범위에서의 반도체 기판을 상기 제 1 온도로부터 제 3 온도범위의 제 2 온도까지 냉각시키는 단계 및; 상기 제 2 온도에서 제 2 열처리를 실시하여 상기 오염 금속원소의 일부를 게터링 사이트에서 포획하는 단계를 포함한다.
위의 경우, 상기 온도차에 기인해 반도체 기판에 발생된 응력이 그 반도체 기판의 임계 전단응력을 초과하지 않도록 상기 온도차가 발생되는 상태에서, 상기 제 2 온도범위중 적어도 일부분에서 반도체 기판이 냉각된다. 또한, 앞면과 이면의 온도가 연속적으로 감소하도록, 제 2 온도범위에서의 반도체 기판을 냉각시킴으로써 상기 냉각 단계가 실행될 수 있다.
상기 냉각단계의 경우, 상기 앞면의 온도가 상기 제 1 온도로부터 상기 제 2 온도범위의 소정의 제 3 온도까지 연속적으로 감소하여 이 소정의 제 3 온도에서 유지되도록, 또한 이면의 온도는 제 1 온도로부터 제 2 온도까지 연속적으로 감소되도록, 반도체 기판을 상기 제 2 온도범위에서 냉각시킬 수 있다. 또한, 상기 냉각 단계는, 상기 앞면의 온도가 상기 제 1 온도로부터 상기 제 2 온도범위의 소정의 제 3 온도까지 연속적으로 감소시킨 후, 상기 반도체 기판을 소정의 제 3 온도로부터 제 2 온도범위의 소정의 제 4 온도로 가열시키도록, 그리고 이면의 온도가 제 1 온도로부터 제 2 온도까지 연속적으로 감소되도록, 제 2 온도 범위에서 냉각시킴으로써 실행될 수 있다.
위의 경우, 상기 제 1 온도범위는 950℃ 이상의 온도 범위이며, 제 3 온도범위는 400℃∼600℃ 의 온도 범위이다.
상기 방출단계의 경우, 상기 앞면의 온도가 이면의 온도보다 높거나, 또는 낮을 수 있다.
소자분리를 위한 열산화막을 형성할 때, 이 열산화막 형성단계는 상기 방출단계를 포함할 수 있다. 또한, 불순물 이온의 이온 주입 및 상기 불순물 이온들의 드라빙-인을 실행될 때, 불순물 이온들을 드라이빙-인하는 단계는 상기 방출단계를 포함할 수 있다. 또한, 층간절연막을 형성할 때, 이 형성단계는 상기 방출단계를 포함할 수 있다. 반도체 기판에 게터링 사이트가 제공될 때, 본 방법은 상기 게터링 사이트막을 제거하는 단계 및, 반도체 기판의 이면에 새로운 게터링 사이트막을 형성하는 단계를 더 포함한다. 또한, 불순물 이온들의 이온 주입 및 불순물 이온들의 드라이빙-인을 실행할 때, 본 방법은 상기 게터링 사이트막을 제거하는 단계 및, 반도체 기판의 이면 상에 새로운 게터링 사이트막을 형성하는 단계를 더 포함할 수 있다. 그리고, 층간절연막을 형성할 때, 본 방법은 상기 게터링 사이트막을 제거하는 단계 및, 반도체 기판의 이면 상에 새로운 게터링 사이트막을 형성하는 단계를 더 포함한다.
본 발명의 다른 태양을 성취하기 위해, 본 반도체 장치의 제조방법은,반도체 장치가 형성될 반도체 기판 앞면의 온도가 제 1 온도범위의 제 1 온도에 있도록, 제 1 가열기로 상기 앞면을 가열하고 제 2 가열기로 반도체 기판의 이면을 가열하는 제 1 열처리를 통하여, 반도체 기판에 있는 오염 금속원소들을 방출시키는 단계와; 오염 금속원소들이 앞면측으로부터 이면측으로 이동하도록 이들 앞면과 이면에 열을 가하면서, 반도체 기판을 상기 제 1 온도로부터 제 2 온도범위의 제 2 온도까지 제 2 온도 범위에서 냉각하는 단계 및; 상기 제 2 온도에서 제 2 열처리를 실시하여 상기 오염 금속원소의 일부를 게터링 사이트에서 포획하는 단계를 포함한다.
위의 경우, 냉각단계는, 앞면의 온도가 이면의 온도보다 높게 되도록 앞면과 이면 사이에 온도차가 발생되도록 실행된다. 오염 금속원소의 포획은, 온도차에 기인하는 반도체 기판에서의 고용도차를 이용하거나, 또는 온도차에 기인하는 반도체 기판에서의 편석계수 (segregation coefficient) 의 차를 이용하여 이루어진다.
본 발명의 또 다른 태양을 성취하기 위해, 본 반도체 장치의 제조방법은, 반도체 장치가 형성될 반도체 기판의 앞면의 온도가 제 1 온도범위중 적어도 일부분에서 이면보다 높게 되도록 상기 앞면과 이면 사이에 온도차를 발생시키면서, 반도체 기판을 상기 제 1 온도범위에서 제 2 온도범위의 제 1 온도로부터 제 3 온도범위의 제 2 온도까지 냉각시키는 단계 및; 상기 제 2 온도에서 제 2 열처리를 실시하여 반도체 기판내에 있는 오염 금속원소의 일부를 게터링 사이트에서 포획하는 단계를 포함한다.
지금부터, 본 발명에 따른 반도체 장치의 제조방법에 대해 첨부된 도면을 참고로 상술하도록 한다.
도 8a ∼ 8c 는 게터링법을 도시하는 다이아그램이다. 도 8a 에 도시된 게터링법에서, SixOy게터링 사이트들이 실리콘 기판에 제공된다. 도 8b 에 도시된 게터링법에서는, 붕소 이온들이 고농도로 반도체 기판에 주입되며 에피택시얼 성장층이 반도체 기판 상에 형성된다. 이들 두 방법은 인트린직 게터링법에서 사용된다. 도 8c 에 도시된 게터링법에서는, 다결정 실리콘막이 반도체 기판의 이면 상에 게터링 사이트막으로서 형성된다. 이 방법은 익스트린직 게터링법에서 사용된다.
도 6a ∼ 6h 는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조방법을 공정 순서대로 도시하는 단면도이다. 이들 도면에 도시된 제 1 실시예에서, 게터링은 도 8a 에 도시된 인트린직 게터링법으로 수행된다. 또한, 다음에 설명하겠지만, 반도체 장치는 반도체 기판의 앞면 상에 형성된다.
도 6a 에서 보는 바와 같이, 열산화막 (2) 이 반도체 기판 (1) 상에 1000Å∼6000Å의 막두께로 형성된다. 이어서, 도 6b 에서 보는 바와 같이, 웰(well)이 형성될 웰형성영역에 있는 열산화막 (2) 의 일부가 엣칭오프되고 B 이온들이 주입된다. 다음, B 이온들을 웰에 드라이빙인하기 위한 열처리를 1100 ∼ 1200℃ 에서 실시하여 웰 (4) 을 형성한다.
드라이빙-인을 위한 열처리가 1000℃ 이상에서 실시되기 때문에, 반도체 기판 (1) 의 내부에 형성된 게터링 사이트에 포획된 중금속 원소들은 이 게터링 사이트로 부터 재방출이 된다. 그러므로, 열처리는, 효과적인 게터링을 위해 반도체 기판 (1) 의 앞면과 이면 사이에 온도차가 발생하도록 실시된다. 이 경우의 열처리에서, 도 2 또는 도 3 에서 보는 바와 같이, 지지구 (support base) (50) 상에 위치하는 반도체 기판 (1) 은 가열램프 (53) 로 가열된다. 그 후, 상기 가열램프 (53) 를 조절하여, 반도체 기판의 앞면의 온도가 약 1000℃ 에서 약 400℃∼600℃ 의 온도로 연속적으로 변하도록 한다. 이 열처리에서, 반도체 기판 (1) 의 이면의 온도가 반도체 기판의 앞면의 온도보다 항상 낮게 유지시키는 것이 필요하다. 이러한 이유로, 반도체 기판 (1) 의 앞면과 이면 사이에 온도차가 발생하도록, 반도체 기판 (1) 의 이면을 반도체 기판 (1) 용 지지구 (50) 의 냉각장치 (52) 로 냉각한다.
위의 경우, 앞면과 이면 사이의 온도차가 클수록, 본 발명의 효과가 더욱 커지게 된다. 그러나, 큰 온도차는 반도체 기판 (1) 에 응력을 유발시키게 된다. 반도체 기판 (1) 에 너무 큰 온도차가 발생하면, 이 온도차에 기인해 발생된 응력이 임계 전단응력값을 초과하여, 반도체 기판 (1) 에 전위 결함이 생기게 된다.
위와 같은 이유로, 어떠한 전위 결함도 방지하기 위해서는, 상기 온도차에 의해 발생된 응력이 반도체 기판 (1) 의 임계 전단응력 이내로 억제되도록, 반도체 기판 (1) 의 앞면과 이면 사이에 온도차가 생겨야 한다.
그러므로, 반도체 기판 (1) 의 이면은 지지구 (50) 의 가열기 (51) 로 가열된다. 온도차는 1000℃ 에서의 열처리에서 10℃ 이내로 유지되고, 600℃ 에서의열처리에서는 200℃ 이내로 유지된다. 반도체 기판 (1) 의 앞면의 온도가 1000℃ 로부터 600℃ 까지 연속적으로 변하도록 열처리(냉각)를 실시할 때는, 반도체 기판 (1) 의 이면의 온도가 990℃ 로부터 400℃ 까지 연속적으로 변하도록 반도체 기판 (1) 의 이면을 가열한다.
온도를 변화시키면서 열처리할 때, 반도체 기판 (1) 의 왜곡부에 의하여 포획된 중금속 오염원소들은 1000℃의 제 1 열처리에 의해 게터링 사이트로부터 재방출된다. 반도체 기판 (1) 의 이면의 온도가 앞면의 온도보다 낮기 때문에, 반도체 기판 (1) 의 이면측 상의 중금속 오염원소의 고용도는 반도체 기판 (1) 의 앞면 측상에서 보다 작게 된다. 이러한 이유로, 재방출된 중금속 원소들은 반도체 기판 (1) 의 이면상에 쉽게 적층하여 성장하게 된다. 그 결과, 반도체 기판 (1) 의 이면에서 고용체 상태로 있는 중금속 원소의 농도는 감소하게 된다. 따라서, 반도체 기판 (1) 의 앞면측으로부터 그의 이면측으로 중금속 원소의 농도 경사 (inclination) 가 발생하게 된다. 그러므로, 반도체 기판 (1) 에 있는 중금속 원소는 반도체 장치의 활성영역으로 부터 기판 (1) 의 이면쪽으로 차례대로 이동하게 된다. 이후, 중금속 원소들은 반도체 기판 (1) 의 이면 상에 있는 게터링 사이트에 의하여 포획된다.
본 발명의 게터링 효과는, 반도체 기판 (1) 의 이면측에서 게터링이 촉진되고 기판 (1) 의 앞면측에서는 게터링이 전혀 이루어지지 않을 때, 최대가 된다. 다시 말해, 본 발명의 게터링 효과는, 중금속 오염원소들이 기판의 앞면측에서는 고용도 이상, 기판 (1) 의 이면측에서는 고용도 이하가 되도록 반도체 기판 (1) 이가열될 때 최대가 된다.
예컨데, 철원소가 3.3 × 1010(atoms/cm3) 으로 실리콘 반도체 기판에 존재할 때는, 고용도 온도가 약 600℃ 이기 때문에, 반도체 기판의 앞면은 600℃ 이상으로 가열하고 반도체 기판의 이면은 600℃ 이하로 가열하는 것이 바람직하다. 이러한 경우, 도 2 또는 도 3 에서 보는 바와 같이, 기판 이면의 온도가 600℃ 이하가 되고 기판 앞면의 온도가 600℃ 이상이 되도록 열처리 시간을 연장하면, 중금속 오염원소의 게터링이 더욱 효과적으로 이루어질 수 있다.
다음, 도 6c 에서 보는 바와 같이, 산화막 (2) 이 기판 (1) 의 앞면으로 부터 엣칭오프된다. 다음, LOCOS 법으로 소자분리영역을 위한 열산화막 (6) 이 500Å∼2000Å의 막두께로 형성된다. 이어서, Si3N4 막 (7) 이 상기 열산화막 (6) 위에 1000Å∼2000Å의 막두께로 형성된다. 다음, 상기 Si3N4 막 (7) 을 선택적으로 엣칭한다.
다음, 도 6d 에서 보는 바와 같이, 반도체 기판 (1) 을 약 950℃∼1100℃ 에서 열적으로 선택적으로 산화시켜, 반도체 기판 (1) 상에 소자분리 산화막 (8) 을 형성한다.
상기 소자분리 산화막 (8) 의 형성온도가 약 1000℃ 이기 때문에, 게터링 사이트에 포획된 중금속 원소들이 재방출될 수 있다. 이러한 이유로, 도 2 또는 도 3 에서 보는 바와 같이, 소자분리 산화막 (8) 의 형성 후, 기판 (1) 의 앞면의온도가 약 1000℃에서 600℃ 까지 연속적으로 변화하면서 앞면과 이면 사이에 온도차가 발생하도록, 드라이빙-인 열처리와 같은 열처리를 실시한다. 이렇게 하면, 게터링이 효과적으로 이루어질 수 있다.
다음, 도 6e 에서 보는 바와 같이, 게이트 산화막 (9) 과 다결정 실리콘 게이트 전극 (10) 을 차례대로 형성한다. 다음 도 6f 에서 보는 바와 같이, 붕소 이온들을 반도체 기판 (1) 의 N형 영역안으로 주입하고 비소이온들을 P형 영역안으로 주입하여, 소오스 영역 (11) 및 드레인 영역 (11) 을 형성한다.
다음, 도 6g 에서 보는 바와 같이, 층간 절연막 (12) 을 기판 (1) 의 표면 전체에 형성한다. 이 층간 절연막 (12) 이 형성되기 때문에, 컨택트가 형성되는 경우를 제외하고 반도체 기판 (1) 의 표면은 노출되지 않는다. 그러므로, 도 2 또는 도 3 에서 보는 바와 같이, 드라이빙-인 열처리 및 소자분리막 형성을 위한 열처리 처럼, 기판 (1) 의 앞면의 온도가 약 1000℃에서 600℃ 까지 연속적으로 변화하면서 앞면과 이면 사이에 온도차가 발생하도록 열처리를 실시한다. 이렇게 하면, 게터링이 효과적으로 이루어질 수 있다.
다음에, 층간 절연막 (12) 을 리플로우시켜 납작한 표면을 갖도록 하기 위해, 800℃∼950℃ 에서 열처리를 실시한다. 다음 도 6g 에서 보는 바와 같이, 컨택트 구멍들을 층간절연막 (12) 을 통하여 형성하고 Al-Si-Cu 의 배선 전극 (13) 들을 형성한다. 이렇게 해서, 반도체 장치가 완성된다.
지금부터, 본 발명의 제 2 실시예에 따른 반도체 장치의 제조방법에 대해 설명하도록 한다. 도 7a∼7k 는 본 발명의 제 2 실시예에 따른 제조방법에서 제조공정 순서대로 도시한 반도체 장치의 단면도이다. 제 2 실시예에서는, 도 8c 에서 보는 바와 같이, 다결정 실리콘막이 반도체 기판의 이면에 형성되는 익스트린직 게터링법이 채용되고 있다.
도 7a 에서 보듯이, 게터링 사이트막 (3) 를 반도체 기판 (1) 의 이면에 다결정 실리콘으로 형성한 후에, 열산화막 (2) 을 반도체 기판 (1) 의 앞면에 1000Å∼6000Å의 두께로 형성한다. 이어서, 도 7b 에서 보는 바와 같이, 웰이 형성될 웰형성영역에 있는 열산화막 (2) 의 일부를 엣칭오프시키고, B 이온들을 주입한다. 다음, B 이온들을 웰에 드라이빙인시켜 웰 (4) 을 형성하기 위해, 1100℃∼1200℃ 에서 열처리를 실시한다.
드라이빙-인 열처리가 1000℃ 이상에서 실시되기 때문에, 반도체 기판 (1) 의 내부에 형성된 게터링 사이트에 포획된 중금속 원소들은 그 게터링 사이트로 부터 재방출된다. 따라서, 효율적인 게터링을 위해 반도체 기판 (1) 의 앞면과 이면 사이에 온도차가 발생하도록, 열처리를 실시한다. 이 경우의 열처리에서, 도 2 또는 도 3 에서 보는 바와 같이, 반도체 기판 (1) 을 가열램프 (53) 로 약 1000℃ 까지 가열한다. 그 후, 상기 가열램프 (53) 를 조절하여, 반도체 기판 (1) 의 앞면의 온도가 약 1000℃ 에서 약 400℃∼600℃ 까지 연속적으로 변하도록 한다. 이 열처리에서는, 기판 (1) 의 이면의 온도가 그의 앞면의 온도 보다 낮을 것이 필요하다. 이러한 이유로, 반도체 기판 (1) 의 앞면과 이면 사이에 온도차가 발생하도록, 반도체 기판 (1) 의 이면을 반도체 기판 (1) 용 지지구 (50) 의 냉각장치 (52) 로 냉각한다.
위의 경우, 앞면과 이면 사이의 온도차가 클수록, 본 발명의 효과가 더욱 커지게 된다. 그러나, 큰 온도차는 반도체 기판 (1) 에 응력을 유발시키게 된다. 반도체 기판 (1) 에 너무 큰 온도차가 발생하면, 이 온도차에 기인해 발생된 응력이 임계 전단응력값을 초과하여, 반도체 기판 (1) 에 전위 결함이 생기게 된다.
위와 같은 이유로, 어떠한 전위 결함도 방지하기 위해서는, 발생된 응력이 반도체 기판 (1) 의 임계 전단응력을 초과하지 않도록, 반도체 기판 (1) 의 앞면과 이면 사이에 온도차가 생기도록 해야 한다.
그러므로, 기판 (1) 의 이면을 지지구 (50) 의 가열기 (51) 로 가열한다. 온도차는 약 1000℃ 에서의 열처리 경우에는 10℃ 이내로 유지시키고, 약 600℃ 에서의 열처리 경우에는 200℃ 이내로 유지시킨다. 반도체 기판 (1) 의 앞면의 온도가 1000℃ 에서 600℃ 까지 연속적으로 변하도록 열처리할 때, 기판 (1) 의 이면의 온도는 990℃ 에서 400℃ 까지 연속적으로 변하도록 기판 (1) 의 이면을 가열한다. 온도를 변화시키면서 열처리할 때, 반도체 기판 (1) 의 왜곡부에 의하여 포획된 중금속 오염원소들은 1000℃의 제 1 열처리에 의해 게터링 사이트로부터 재방출된다. 다결정 실리콘의 게터링 사이트막 (3) 의 게터링 효율이 편석 계수를 근거로 결정되기 때문에, 게터링 효율은 보다 낮은 온도에서 더욱 증가하게 된다. 다시 말해, 반도체 기판 (1) 의 이면의 온도는 앞면 보다 낮으며, 기판의 이면에서 재방출된 중금속 원소들은 상기 막 (3) 의 게터링 사이트에 의해 쉽게 포획된다. 그 결과, 반도체 기판 (1) 의 이면에서 고용체 상태로 있는 중금속 원소의 농도가 감소하게 된다. 따라서, 반도체 기판 (1) 의 앞면으로 부터 그의 이면쪽으로 중금속 원소의 농도 경사가 발생하게 된다. 그러므로, 반도체 기판 (1) 에 있는 중금속 원소들은 반도체 장치의 활성영역으로 부터 기판 (1) 의 이면쪽으로 차례대로 이동하게 된다. 그리고, 중금속 원소들은 반도체 기판 (1) 의 이면에 있는 막 (3) 의 게터링 사이트에 의하여 포획된다.
중금속 원소들이 게터링 사이트막 (3) 에 포획된 후에는, 엣칭법 또는 폴리싱법으로 포획된 중금속 소자들을 포함하는 상태에서 게터링 사이트막 (3) 을 제거한다. 다음, 도 7d 에서 보는 바와 같이, 새로운 게터링 사이트막 (31) 을 반도체 기판 (1) 의 이면 상에 형성한다.
다음, 도 7e 에서 보듯이, 산화막 (2) 을 기판 (1) 의 앞면으로부터 엣칭오프시킨다. 다음에, LOCOS 법으로 소자분리영역을 위한 열산화막 (6) 을 500Å∼2000Å 의 막두께로 형성한다. 이어서, Si3N4 막 (7) 을 상기 열산화막 (6) 위에 1000Å∼2000Å 의 막두께로 형성한다. 다음, 상기 Si3N4 막 (7) 을 선택적으로 엣칭한다.
상기 소자분리 산화막 (8) 이 형성되는 온도는 약 1000℃ 이므로, 게터링 사이트 (31) 에 의하여 포획된 중금속 원소들은 그 게터링 사이트로 부터 재방출될 수 있다고 고려될 수 있다. 그러므로, 도 2 또는 도 3 에서 보는 바와 같이, 소자분리 산화막 (8) 의 형성 후, 기판 (1) 의 앞면의 온도가 약 1000℃ 에서 600℃ 까지 연속적으로 변하면서 기판 (1) 의 앞면과 이면 사이에 온도차가 발생하도록, 드라이빙-인 열처리와 같은 열처리를 실시한다. 이렇게 하면, 게터링이 더욱 효율적으로 이루어질 수 있다.
다음, 도 7f 에서 보는 바와 같이, 엣칭법 또는 폴리싱법으로 포획된 중금속 소자를 포함하는 상태에서 게터링 사이트막 (31) 을 제거한다. 다음, 도 7g 에서 보듯이, 새로운 게터링 사이트막 (32) 을 반도체 기판 (1) 의 이면에 형성한다.
다음, 도 7h 에서 보는 바와 같이, 게이트 산화막 (9) 과 다결정 실리콘 게이트 전극 (10) 을 차례대로 형성한다. 다음, 도 7i 에서 보는 바와 같이, 붕소 이온들을 반도체 기판 (1) 의 N형 영역안으로 주입하고 비소이온들을 P형 영역안으로 주입하여, 소오스 영역 (11) 및 드레인 영역 (11) 을 형성한다.
다음, 도 7j 에서 보는 바와 같이, 층간 절연막 (12) 을 기판 (1) 의 표면 전체에 형성한다. 이 층간 절연막 (12) 이 형성되기 때문에, 컨택트가 형성되는 경우를 제외하고 반도체 기판 (1) 의 표면은 노출되지 않는다. 그러므로, 도 2 또는 도 3 에서 보는 바와 같이, 기판 (1) 의 앞면의 온도가 약 1000℃ 에서 600℃ 까지 연속적으로 변하면서 앞면과 이면 사이에 온도차가 발생하도록, 드라이빙-인 열처리 및 소자분리 산화막 형성을 위한 열처리와 같은 열처리를 실시한다. 이어서, 엣칭법 또는 폴리싱법으로 포획된 중금속 소자를 포함하는 상태에서 게터링 사이트막 (32) 을 제거한다. 다음에, 도 7k 에서 보듯이, 새로운 게터링 사이트막 (33) 을 반도체 기판 (1) 의 이면에 형성한다.
이후, 층간 절연막 (12) 을 리플로우 (reflow) 시켜 납작한 표면을 갖도록하기 위해, 800℃∼950℃ 에서 열처리를 실시한다. 다음, 도 7k 에서 보는 바와 같이, 컨택트 구멍들을 층간 절연막 (12) 을 통하여 형성하고 Al-Si-Cu 의 배선 전극 (13) 들을 형성한다. 이렇게 해서, 반도체 장치가 완성된다.
지금부터는, 본 발명의 제 3 실시예에 따른 반도체 장치의 제조방법을 설명하도록 한다.
도 2 또는 도 3 의 제 1, 2 실시예와는 달리, 본 발명의 제 3 실시예에 따른 반도체 장치의 제조방법에서는, 도 4a 에서 보는 바와 같이, 반도체 기판 (1) 의 앞면의 온도를 앞 실시예 보다 높게 유지하면서 이면의 온도 보다 낮게 할 수도 있다. 제 1, 2 실시예에서, 반도체 기판 (1) 의 게터링 능력이 작을 때는, 열처를 하여 앞면과 이면 사이에 온도차를 발생시켜도, 기판의 이면에서 오염 불순물의 농도는 많이 감소하지 않는다. 그러므로, 농도 경사가 작아 중금속 원소가 반도체 장치의 활성영역 근처에 남아 있을 가능성이 있게 된다. 농도 경사가 작은 경우에, 게터링이 효과적으로 이루어지도록 하기 위해서는, 온도가 약 700℃∼900℃ 의 온도범위로부터 감소하기 전에, 중금속 원소들을 기판의 이면 근처에 미리 집결시켜두는 것이 필요하다.
이러한 목적으로, 제 1, 2 실시예와는 달리 본 발명의 제 3 실시예에서는, 게터링이 촉진되지 않는 700℃∼900℃ 의 온도범위에서는 기판 (1) 의 앞면의 온도를 기판 이면의 온도 보다 낮게 유지시킨다. 그 결과, 중금속 원소들이 확산되어 중금속 원소들이 기판 표면의 이면측에 과포화된다. 그리고, 온도가 게터링 효과가 충분히 얻어지는 700℃∼900℃ 의 온도범위까지 감소할 때, 기판 이면의 온도는기판 앞면의 온도 보다 낮게 유지시켜, 기판의 이면에서 게터링을 수행한다.
도 4a 에 도시된 온도 경사에서, 반도체 기판의 앞면의 온도는 높은 온도범위에서 이면의 온도 보다 낮게 되고, 700℃∼900℃ 의 온도범위에서 유지된다. 그러나, 도 4b 에서 보는 바와 같이, 앞면의 온도가 700∼900℃ 의 온도범위에서 반도체 기판의 이면의 온도 보다 높게 되도록, 앞면의 온도를 연속적으로 감소시킬 수 있다.
또는, 도 3, 4a 에 도시된 온도 프로파일과는 달리, 앞면의 온도는 어떤 온도에서 일정하게 유지되지 않고 증가될 수 있다. 그러나, 앞면과 이면의 온도차는 반도체 기판의 임계 전단응력에 대응하는 온도차 보다 작아야 한다. 또한, 중금속 원소들이 이면측으로 이동하는 것을 막기 위해서는 앞면의 온도를 증가시키는 것이 필요하다.
본 발명은 기억 장치 및 논리 장치와 같은 모든 종류의 반도체 장치의 제조방법에 적용될 수 있다. 특히, 제 1 실시예에 대하여, 반도체 기판 (1) 의 앞면과 이면에 온도차를 발생시켜 약 1000℃에서 약 600℃ 까지 온도를 연속적으로 감소시키는 열처리를 행하는 방법은, 실시예에 나타난 공정 이외의 다른 공정에도 실행될 수 있다.
램프가열로를 사용하여 활성열처리 등을 실시하면, 본 발명을 열처리에 적용할 수 있다. 이 경우, 공정수를 감소시킬 수 있다.
전술한 바와 같이, 본 발명에 따라, 반도체 표면 부근에 있는 장치 활성영역에서 중금속 원소의 농도를 줄일 수 있게 때문에, 반도체 장치의 전기적 특성이 개선되며 또한 생산 수율도 향상된다.

Claims (22)

  1. 제 1 온도범위의 제 1 온도에서의 제 1 열처리를 통하여 반도체 기판에 있는 오염 금속원소들을 방출시키는 단계;
    반도체 장치가 형성될 상기 반도체 기판의 앞면의 온도가 상기 제 2 온도범위 중 적어도 일부분에서 이면 보다 높게 되도록 상기 앞면과 상기 이면 사이에 온도차를 발생시키면서, 상기 제 2 온도범위에서 상기 반도체 기판을 상기 제 1 온도로부터 제 3 온도범위의 제 2 온도까지 냉각시키는 단계; 및
    상기 제 2 온도에서 제 2 열처리를 실시하여 상기 오염 금속원소의 일부를 게터링 사이트에서 포획하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 냉각단계는, 상기 온도차에 기인해 상기 반도체 기판에 발생된 응력이 상기 반도체 기판의 임계 전단응력을 초과하지 않도록 상기 온도차를 발생시키면서 상기 제 2 온도범위중 적어도 일부분에서 상기 반도체 기판을 냉각시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 냉각단계는, 상기 앞면과 상기 이면의 온도가 연속적으로 감소하도록 상기 반도체 기판을 상기 제 2 온도범위에서 냉각시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서, 상기 냉각단계는, 상기 앞면과 상기 이면의 온도가 연속적으로 감소하도록 상기 반도체 기판을 상기 제 2 온도범위에서 냉각시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 냉각단계는, 상기 앞면의 온도가 상기 제 1 온도로부터 상기 제 2 온도범위의 소정의 제 3 온도까지 연속적으로 감소되어, 상기 소정의 제 3 온도에서 유지되도록, 그리고 상기 이면의 온도는 상기 제 1 온도로부터 상기 제 2 온도까지 연속적으로 감소하도록, 상기 반도체 기판을 상기 제 2 온도범위에서 냉각시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 냉각단계는, 상기 앞면의 온도가 상기 제 1 온도로부터 상기 제 2 온도범위의 소정의 제 3 온도까지 연속적으로 감소한 후, 상기 소정의 제 3 온도로부터 상기 제 2 온도범위의 소정의 제 4 온도까지 상기 반도체 기판을 가열시키도록, 그리고 상기 이면의 온도가 상기 제 1 온도로부터 상기 제 2 온도까지 연속적으로 감소되도록 상기 반도체 기판을 상기 제 2 온도범위에서 냉각시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 온도범위는 950℃ 이상의 온도범위이며, 제 3 온도범위는 400℃∼600℃ 의 온도범위인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 방출 단계에서 상기 앞면의 상기 온도는 상기 이면의 온도보다 높은 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 방출 단계에서 상기 앞면의 상기 온도는 상기 이면의 온도보다 낮은 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 소자분리를 위한 열산화막을 형성하는 단계를 더 포함하고, 상기 열산화막 형성단계는 상기 방출단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 불순물 이온들의 이온 주입을 실행하는 단계; 및
    상기 불순물 이온들을 드라빙-인 (driving-in) 하는 단계를 더 포함하며,
    상기 불순물 이온들을 상기 드라이빙-인하는 단계는 상기 방출단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 층간절연막을 형성하는 단계를 더 포함하며,
    상기 형성단계는 상기 방출단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 포획단계는 상기 제 2 온도에서의 상기 제 2 열처리로 상기 오염 금속원소의 상기 일부를 상기 반도체 기판에 제공된 상기 게터링 사이트에서 포획하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 포획단계는 상기 제 2 온도에서의 상기 제 2 열처리로 상기 오염 금속원소의 상기 일부를 상기 반도체 기판의 상기 이면 상에 제공된 게터링 사이트막에 있는 상기 게터링 사이트에서 포획하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서, 상기 방출단계를 포함하며, 소자분리를 위한 열산화막을 형성하는 단계;
    상기 게터링 사이트막을 제거하는 단계; 및
    상기 반도체 기판의 상기 이면 상에 새로운 게터링 사이트막을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 14 항에 있어서,
    불순물 이온들의 이온 주입을 실행하는 단계;
    상기 방출단계를 포함하며, 상기 불순물 이온들을 드라이빙-인하는 단계;
    상기 게터링 사이트막을 제거하는 단계; 및
    상기 반도체 기판의 상기 이면 상에 새로운 게터링 사이트막을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 14 항에 있어서,
    상기 방출단계를 포함하며, 층간절연막을 형성하는 단계;
    상기 게터링 사이트막을 제거하는 단계; 및
    상기 반도체 기판의 상기 이면 상에 새로운 게터링 사이트막을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 반도체 장치가 형성될 반도체 기판 앞면의 온도가 제 1 온도범위의 제 1 온도에 있도록, 제 1 가열기로 상기 앞면을 가열하고 제 2 가열기로 상기 반도체 기판의 상기 이면을 가열하는 제 1 열처리를 통하여, 상기 반도체 기판에 있는 오염 금속원소들을 방출시키는 단계;
    상기 오염 금속원소들이 상기 앞면측으로부터 상기 이면측으로 이동하도록 상기 앞면과 상기 이면에 열을 가하면서, 상기 반도체 기판을 상기 제 1 온도로부터 제 2 온도범위의 제 2 온도까지 냉각하는 단계; 및
    상기 제 2 온도에서 제 2 열처리를 실시하여 상기 오염 금속원소의 일부를 게터링 사이트에서 포획하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서, 상기 냉각단계는, 상기 앞면의 온도가 상기 이면의 온도보다 높게 되도록 상기 앞면과 상기 이면 사이에 온도차를 발생시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 18 항 또는 제 19 항에 있어서, 상기 포획단계는, 온도차에 기인하는 상기 반도체 기판에서의 고용도차 (difference of solid solbility) 를 이용하여 상기 오염 금속원소들을 포획시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 18 항 또는 제 19 항에 있어서, 상기 포획단계는, 온도차에 기인하는 상기 반도체 기판에서의 편석계수 (segregation coefficient) 의 차를 이용하여 상기 오염 금속원소들을 포획시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 반도체 장치가 형성될 반도체 기판의 앞면의 온도가 제 1 온도범위로부터 제 2 온도까지 제 3 온도범위 중 적어도 일부분에서 상기 반도체 기판의 상기 이면 보다 높게 되도록 상기 앞면과 상기 이면 사이에 온도차를 발생시키면서, 상기 반도체 기판을 상기 제 1 온도 범위의 상기 제 1 온도로부터 상기 제 2 온도범위의 제 2 온도까지 냉각시키는 단계; 및
    상기 제 2 온도에서 제 2 열처리를 실시하여 상기 반도체 기판내에 있는 오염 금속원소의 일부를 게터링 사이트에서 포획시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970078937A 1997-01-10 1997-12-30 오염원소들을게터링하기위한반도체장치제조방법 KR100328753B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09002731A JP3085228B2 (ja) 1997-01-10 1997-01-10 半導体装置の製造方法
JP97-2731 1997-01-10

Publications (2)

Publication Number Publication Date
KR19980070287A KR19980070287A (ko) 1998-10-26
KR100328753B1 true KR100328753B1 (ko) 2002-06-20

Family

ID=11537475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078937A KR100328753B1 (ko) 1997-01-10 1997-12-30 오염원소들을게터링하기위한반도체장치제조방법

Country Status (2)

Country Link
JP (1) JP3085228B2 (ko)
KR (1) KR100328753B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009245968A (ja) * 2008-03-28 2009-10-22 Oki Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR19980070287A (ko) 1998-10-26
JPH10199890A (ja) 1998-07-31
JP3085228B2 (ja) 2000-09-04

Similar Documents

Publication Publication Date Title
US6057200A (en) Method of making a field effect transistor having an elevated source and an elevated drain
US7605022B2 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
US6207591B1 (en) Method and equipment for manufacturing semiconductor device
US6372611B1 (en) Semiconductor manufacturing method including gettering of metal impurities
EP0889509A2 (en) Lifetime control for semiconductor devices
KR101023666B1 (ko) 반도체장치 및 그 제조 방법
US20070161219A1 (en) Method of producing a semiconductor element and semiconductor element
JPS62501320A (ja) 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法
WO1998005063A1 (fr) Plaquette epitaxiale en silicium et son procede de fabrication
EP0817248A2 (en) Method of manufacturing SOI substrate
KR20000057350A (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
KR100328753B1 (ko) 오염원소들을게터링하기위한반도체장치제조방법
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US20140273328A1 (en) Semiconductor element producing method
JP2004039953A (ja) 半導体装置の製造方法
JP3517131B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP3207146B2 (ja) 半導体装置の製法
KR100280105B1 (ko) 반도체 장치의 제조방법
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
US20230317456A1 (en) Method of manufacturing a semiconductor device
JP2005294341A (ja) 半導体装置の製造方法
KR100607800B1 (ko) 반도체 소자 제조 방법
KR100309646B1 (ko) 반도체 기판 특성 개선방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee