KR100207470B1 - 필드절연막의 형성방법 - Google Patents
필드절연막의 형성방법 Download PDFInfo
- Publication number
- KR100207470B1 KR100207470B1 KR1019960007374A KR19960007374A KR100207470B1 KR 100207470 B1 KR100207470 B1 KR 100207470B1 KR 1019960007374 A KR1019960007374 A KR 1019960007374A KR 19960007374 A KR19960007374 A KR 19960007374A KR 100207470 B1 KR100207470 B1 KR 100207470B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- field insulating
- forming
- oxidation
- nitrogen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
질소의 피팅 현상 및 2차 버즈피크의 생성을 방지하는 필드절연막의 형성방법에 대해 기재되어 있다. 본 발명에 따른 필드절연막의 형성방법은, 필드절연막 성장용 마스크가 형성된 기판을 산화로에 로딩하고 점진적으로 가열한 후, 기판을 진공 상태의 고온에서 어닐링하고, 필드절연막을 성장시키기 위해 산화를 수행한다. 따라서, 본 발명에 의한 필드절연막의 형성방법에 의하면, 종래 질소분위기 하의 고온 어닐링단계를 진공 어닐링단계로 대체함으로써 질소의 피팅 현상이 발생하지 않고, 그에 따라 질소의 피팅 현상을 방지하기 위해 실시했던 예비산화단계를 없앰으로써 2차 버즈피크의 생성도 방지된다.
Description
제1도는 종래의 필드절연막의 형성방법을 설명하기 위한 공정흐름도.
제2도는 본 발명에 따른 필드절연막의 형성방법을 설명하기 위한 공정흐름도.
제3a도 내지 제3c도는 종래의 방법에 따른 필드절연막을 형성하는 과정을 도시한 단면도들.
본 발명은 소자분리용의 필드절연막 형성방법에 관한 것으로 특히, 선택산화법에 따른 필드절연막의 형성시 열처리 및 산화방법에 관한 것이다.
집적회로 공정기술은 좁은 웨이퍼 영역내에 다수의 소자들을 집적하므로 각 소자들을 전기적으로 분리하는 기술이 큰 중요성을 갖는다. 즉, 인접한 소자 사이에서 기생용량이나 기생 트랜지스터 등의 바람직하지 않은 기생소자가 형성되지 않도록 채널형성 방지용의 확산층이나 필드절연막을 형성하는 이른바 소자분리(isolation) 기술이 필요하다.
상술한 소자분리 기술의 대표적인 방법으로 선택산화법이 있다. 이 선택산화법은 기판 상에 소자분리용의 필드산화막(field oxide layer)을 형성시킬 영역만을 개구한 필드산화막 성장 마스크를 형성한 후, 산화공정을 수행하는 방법이다.
이러한 선택산화법은 확산층을 사용하는 소자분리법에 비하여 기생용량과 접합용량이 감소하는 잇점이 있는 반면에 장시간의 산화에 의한 불순물의 재분포와 결함의 발생, 버즈비크(bird's beak)의 생성등이 문제로 되고 있다.
제1도는 종래의 필드절연막의 형성방법을 나타낸 공정흐름도이고, 제3a도 내지 제3c도는 종래의 방법에 따라 필드절연막을 형성하는 과정을 도시한 단면도들로서, 도면을 참조하여 종래 필드절연막의 형성방법을 설명하기로 한다. 여기서, 제1도에 도시된 각 단계들에 기재된 가스의 이름과 온도는 해당 단계에서 사용되는 가스와 반응온도를 각각 나타낸다.
먼저, 제3a도에 도시된 바와 같이, 기판(10) 상에 소자분리영역을 노출하는 필드절연막 성장 마스크를 형성한다. 이 마스크는 패드산화막(12), 다결정 실리콘층(14) 및 질화실리콘층(16)으로 이루어진다. 이어서, 제3a도의 결과물을 산화로에 로딩하고 반응조건들이 안정될 때까지 650℃ 정도로 가열한다(제1도의 S1).
이때, 다결정 실리콘층(14)과 질화실리콘층(16)은 접착력이 약하므로 접착력 강화를 위한 질소분위기에서 1100℃ 정도의 고온 어닐링을 수행하게 되는데, 이 질소분위기의 고온 어닐링을 수행하면 질소에 의해, 노출된 기판(10)에 점상의 결함이 생기는 피팅(pitting)현상이 발생하므로, 이를 방지하기 위해 노출된 기판(10)에 산화막을 형성하는 예비산화 단계를 필요로 한다. 이 예비산화 단계(제1도의 S2)를 거치면, 제3b도와 같이, 노출된 기판(10) 표면에 얇은 산화막(18)이 형성되고, 접착력이 약한 다결정 실리콘층(14)과 질화실리콘층(16)의 사이 및 노출된 다결정 실리콘층(14) 표면에도 산화막(20)이 형성된다.
다음으로, 상술한 다결정 실리콘층(14)과 질화실리콘층(16)의 접착력을 강화하기 위한 질소분위기 하의 고온 어닐링을 수행하고(제1도의 S3), 필드절연막을 형성하기 위한 산화를 수행하고(제1도의 S4), 이어서 필드절연막 성장 마스크(14,16)를 제거하면 제3c도와 같이 필드절연막(22)이 형성된다.
그러나, 종래의 필드절연막 형성방법은, 활성영역의 이상 및 누설전류의 증가원인이 되는 질소의 피팅 현상은 없지만, 제3c도에 도시된 바와 같이, 2차 버즈비크(A)가 생긴다는 문제가 있다. 이 2차 버즈비크는 예비산화단계에서 형성된 산화막(20)에서 기인하는 것으로, 후속하는 게이트패턴(미도시)을 형성하기 위해 필드절연막(22) 상에 게이트전극 물질을 적층할 때 적층불량을 초래하고, 또한 적층된 게이트전극 물질층을 패터닝할 때 2차 버즈비크 바로 아래는 제거되지 않는 등의 불량을 초래한다.
따라서 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 질소의 피팅 현상을 방지하면서 2차 버즈비크도 생성되지 않는 필드절연막의 형성방법을 제공하는데 있다.
상기한 목적을 달성하기 위한, 본 발명에 의한 필드절연막의 형성방법은, 기판 상에 실리콘층 및 질화실리콘층을 순차로 적층하고 패터닝하여, 소자분리영역을 노출하는 필드절연막 성장 마스크를 형성하는 단계; 상기 결과물을 산화로에 로딩하고 점진적으로 가열하는 가열단계; 상기 실리콘층 및 질화실리콘층의 접착력을 강화하기 위해 상기 결과물을 진공 상태의 고온에서 어닐링하는 진공 어닐링단계; 상기 결과물에 필드절연막을 성장시키는 산화단계; 및 상기 필드절연막이 형성된 기판을 점진적으로 냉각시키는 냉각단계를 구비하여 이루어지는 것을 특징으로 한다.
본 발명에 의한 필드절연막의 형성방법에 의하면, 종래 질소분위기하의 고온 어닐링단계를, 질소를 사용하지 않고 진공중에 수행하는 고온 어닐링단계로 대체하고, 그에 따라 질소에 의한 피팅 현상을 방지하기 위한 고온 어닐링단계 전에 수행했던 예비산화 단계를 삭제함으로써, 질소의 피팅 현상을 방지함은 물론 2차 버즈비크도 생성되지 않게 된다.
이하, 첨부한 도면을 참조하여 본 발명을 설명하기로 한다.
제2도는 본 발명에 따른 필드절연막의 형성방법을 나타낸 공정흐름도로, 도면에서 상기 제1도와 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.
먼저, 기판 상에 필드절연막 성장용 마스크를 형성하고, 이를 산화로에 로딩하여 반응조건이 안정될 때까지 가열한다. 이 단계는 상술한 종래의 방법과 동일하므로 상세한 설명은 생략한다.
다음은 필드절연막 성장 마스크의 실리콘층과 질화실리콘층의 접착력을 강화하기 위한 진공 어닐링단계(T1)이다. 이는 종래에 질소 분위기에서 고온 어닐링을 행하였던 것을 대신하여 질소를 흘리지 않는 진공상태에서 어닐링을 행하는 단계로, 공정의 수행온도는 1100℃정도이다.
이어서, 필드절연막을 성장하기 위한 산화를 수행하고(S4), 기판을 냉각하여 산화로에서 언로딩(S5)함으로써 필드절연막의 형성이 완료된다.
이와 같이, 본 발명에 의한 필드산화막의 형성방법은 질소를 사용하지 않고 진공상태에서 고온 오닐링을 수행하므로 종래의 질소에 의한 피팅 현상이 발생하지 않고, 종래 질소에 의한 피팅 현상을 방지하기 위하여 수행했던 예비 산화단계를 생략할 수 있게 된다.
또한, 본 발명은 종래의 예비 산화단계를 생략함으로써, 예비산화시 실리콘층과 질화실리콘층의 경계면에 산화막(제3b도의 20)이 형성되지 않으며, 이에 따라 상기 산화단계(S4)에서 2차 버즈비크(제3c도의 A)도 생성되지 않는다.
이상에서 설명한 바와 같이 본 발명에 의하면, 산화단계 이전에 필요한 고온 오닐링 단계를, 종래와 달리 질소를 사용하지 않고 진공에서 수행함으로써 질소의 피팅 현상의 원인을 근본적으로 제거할 수 있고, 그에 따라 종래의 질소에 의한 피팅 현상을 방지하기 위해 필요했던 예비산화 단계를 생략함으로써, 2차 버즈비크가 생성되는 문제를 해소할 수 있다. 또한, 본 발명에 따르면, 종래에 비해 필드절연막의 형성공정이 단순해진다.
Claims (1)
- 기판 상에 실리콘층 및 질화실리콘층을 순차로 적층하고 패터닝하여, 소자분리영역을 노출하는 필드절연막 성장 마스크를 형성하는 단계; 상기 결과물을 산화로에 로딩하고 점진적으로 가열하는 가열단계; 상기 실리콘층 및 질화실리콘층의 접착력을 강화하기 위해 상기 결과물을 진공 상태의 고온에서 어닐링하는 진공 어닐링단계; 상기 결과물에 필드절연막을 성장시키는 산화단계; 및 상기 필드절연막이 형성된 기판을 점진적으로 냉각시키는 냉각단계를 구비하여 이루어지는 것을 특징으로 하는 필드절연막의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960007374A KR100207470B1 (ko) | 1996-03-19 | 1996-03-19 | 필드절연막의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960007374A KR100207470B1 (ko) | 1996-03-19 | 1996-03-19 | 필드절연막의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970067698A KR970067698A (ko) | 1997-10-13 |
| KR100207470B1 true KR100207470B1 (ko) | 1999-07-15 |
Family
ID=19453415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960007374A KR100207470B1 (ko) | 1996-03-19 | 1996-03-19 | 필드절연막의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100207470B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12014987B2 (en) | 2020-05-29 | 2024-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electro-migration reduction |
-
1996
- 1996-03-19 KR KR1019960007374A patent/KR100207470B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12014987B2 (en) | 2020-05-29 | 2024-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electro-migration reduction |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067698A (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2682529B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| KR100207470B1 (ko) | 필드절연막의 형성방법 | |
| JPS59130465A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| US6624095B1 (en) | Method for manufacturing a semiconductor device | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS5839014A (ja) | 半導体装置の製造方法 | |
| KR100250226B1 (ko) | 반도체 소자의 격리막 형성방법 | |
| JPS5834959A (ja) | 半導体装置およびその製造方法 | |
| JPS60127741A (ja) | 半導体装置の製法 | |
| JPS59191350A (ja) | 半導体装置の製法 | |
| JPH10284478A (ja) | 半導体装置の製造方法 | |
| JPH05335407A (ja) | 半導体装置の製造方法 | |
| JPH05347353A (ja) | 半導体装置の製造方法 | |
| JPS6118348B2 (ko) | ||
| JPS59188937A (ja) | 半導体装置の製法 | |
| JPH036844A (ja) | 半導体収積回路の製造方法 | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| JPH0431175B2 (ko) | ||
| JPS5858814B2 (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH03274734A (ja) | 半導体装置 | |
| JPH05335408A (ja) | 素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |