JPH09246129A - 貼り合わせシリコンウエーハの製造方法 - Google Patents

貼り合わせシリコンウエーハの製造方法

Info

Publication number
JPH09246129A
JPH09246129A JP4782496A JP4782496A JPH09246129A JP H09246129 A JPH09246129 A JP H09246129A JP 4782496 A JP4782496 A JP 4782496A JP 4782496 A JP4782496 A JP 4782496A JP H09246129 A JPH09246129 A JP H09246129A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
heat treatment
temperature
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4782496A
Other languages
English (en)
Inventor
Naoki Ikeuchi
直樹 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp filed Critical Sumitomo Sitix Corp
Priority to JP4782496A priority Critical patent/JPH09246129A/ja
Publication of JPH09246129A publication Critical patent/JPH09246129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 酸素析出物に関連した結晶欠陥密度が低く、
且つ、機械的強度に優れた貼り合わせシリコンウエーハ
の製造方法を提供する。 【構成】 第1の半導体ウエーハと第2の半導体ウエー
ハを接着する貼り合わせシリコンウエーハの製造方法に
おいて、活性層側となる第1の半導体ウエーハを熱処理
するにあたり、少なくとも900℃に至るまで1℃/秒
以上の速度で昇温して熱処理し、その後、前記熱処理温
度から600℃まで1℃/秒以上の降温速度で冷却し、
前記熱処理された活性層側となる前記第1の半導体ウエ
ーハと支持側となる第2の半導体ウエーハとを接着させ
る貼り合せシリコンウエーハの製造方法である。また、
前記1℃/秒以上の降温速度で冷却の後、前記第1の半
導体ウエーハを熱酸化する工程を付加した貼り合わせシ
リコンウエーハの製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、少なくとも2枚の
半導体ウエーハを接着する貼り合わせシリコンウエーハ
の製造方法に関し、特に、半導体ウエーハ内部の酸素析
出物を低減する方法を用いて行う貼り合わせシリコンウ
エーハの製造方法に関する。
【0002】
【従来の技術】従来において、単結晶シリコンからなる
第1のシリコンウエーハと第2のシリコンウエーハとの
間に誘電体層を介在させて接着形成されるSOI(Sili
con onInsulator)ウエーハが知られている。SOIウ
エーハの製造方法には、少なくとも1枚が熱酸化処理さ
れた2枚のシリコンウエーハを直接接着して形成する貼
り合わせ法や、シリコン単結晶ウエーハ中に高酸素濃度
のドーピングや高エネルギー酸素注入により、絶縁層を
形成してシリコンウエーハを形成するSIMOX法(se
paration by implantation of Oxygen)が知られてい
る。
【0003】前記従来の貼り合わせシリコンウエーハを
製造する方法としては、例えば、月刊 Semicon
ductor World誌の1992年12月号90
頁に開示されている方法が知られている。
【0004】このような従来の製造方法による貼り合わ
せシリコンウエーハは、図5(a)〜(d)に示すよう
な工程で形成される。
【0005】すなわち、先ず、図5(a)に示すように
活性層側となる第1の半導体ウエーハ11に熱酸化処理
を施して所要の厚さの熱酸化膜11aを形成する。
【0006】次に、図5(b)に示すように、前記熱酸
化膜11aが形成された第1の半導体ウエーハ11及び
第2の半導体ウエーハ12に洗浄処理を行い、ウエーハ
表面を親水性にして、前記第1のウエーハ11と第2の
ウエーハ12の鏡面同士を直接接着させて1100℃、
2時間程度の熱処理を行い、強固に接着する。
【0007】その後、図5(c)及び図5(d)に示す
ように、活性層側の第1の半導体ウエーハ11表面の研
削研磨を行い、活性層を所定の厚さにして貼り合わせシ
リコンウエーハ13を形成する。
【0008】
【発明が解決しようとする課題】ところが、ウエーハの
バルク中には酸素析出物(酸素析出核)が存在してお
り、この酸素析出物が、ウエーハのデバイス形成領域に
存在すると、ウエーハの酸化膜耐圧を低下させたり、S
i中で結晶欠陥を形成してSiのバンドギャップ内に深
い不純物準位を作り、電子及び正孔の再結合中心として
働くことによりpn接合のリーク電流を増大させるな
ど、デバイスの特性を変化させ、ウエーハの品質を劣化
させる。
【0009】このため、前記従来の貼り合わせシリコン
ウエーハの製造工程において、第1工程の酸化膜の形成
及び第2工程の熱処理接着等の熱処理を行うと、活性層
側の第1の半導体ウエーハのバルク中に存在する酸素析
出物の成長が促される。そのため、酸素析出物が活性層
中にも析出し、更に、第3工程及び第4工程で前記ウエ
ーハ表面を研削研磨すると、成長した酸素析出物がウエ
ーハ表面に現れるため、形成された貼り合わせシリコン
ウエーハには、活性層の品質に問題があった。このよう
に酸素析出物がウエーハ表面に現れる傾向は、活性層の
厚い貼り合わせウエーハほど大きくなる。
【0010】この問題を改善するために、従来方法で
は、格子間酸素濃度の比較的低いウエーハを活性層側と
なる第1の半導体ウエーハとして用いることにより、酸
素析出物を低減させた貼り合せシリコンウエーハを形成
していた。
【0011】しかし、格子間酸素には、ウエーハの機械
的強度を強める傾向があり、格子間酸素濃度が比較的に
低いウエーハを活性層側となる第1のウエーハとして用
いる従来方法の貼り合せシリコンウエーハには、転位が
発生したり、ウエーハ自体が反りを生じるなど機械的強
度に問題があった。
【0012】ところで、ウエーハのバルク中に存在する
酸素析出物が成長/収縮する臨界サイズは、温度に大き
く依存している。比較的低温域(650℃)では臨界サ
イズが小さいので、比較的に小さなサイズの酸素析出物
(酸素析出核)も成長するが、高温域(650℃以上)
では臨界サイズ自体が大きいので、サイズの小さい酸素
析出物(酸素析出核)は、収縮或いは消滅する。
【0013】そこで、本発明は、前記事情に鑑みて、活
性層側となる第1のウエーハに高温の熱処理行い、前記
高温の熱処理及び冷却するための昇降温速度を速めたこ
とで、シリコンウエーハ中に存在する臨界サイズの小さ
い酸素析出物を大幅に低減してデバイス特性の劣化を防
ぎ、従来のように初期格子間酸素濃度の低いウエーハを
用いることなく、酸素析出物に関連した結晶欠陥密度が
低く、しかも機械的強度に優れた貼り合わせシリコンウ
エーハ製造する製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】本願第1請求項に記載さ
れた発明は、第1の半導体ウエーハと第2の半導体ウエ
ーハを接着する貼り合わせシリコンウエーハの製造方法
において、活性層側となる第1の半導体ウエーハを熱処
理するにあたり、少なくとも900℃に至るまで1℃/
秒以上の速度で昇温して熱処理し、その後、前記熱処理
温度から600℃まで1℃/秒以上の降温速度で冷却
し、前記熱処理された活性層側となる前記第1の半導体
ウエーハと支持側となる第2の半導体ウエーハとを接着
させる構成の貼り合わせシリコンウエーハの製造方法で
ある。
【0015】このように高温の熱処理を半導体ウエーハ
に行うと、半導体ウエーハのバルク中に存在する酸素析
出物の中で大部分を占めるサイズの小さい酸素析出物
(酸素析出核)は、前記酸素析出物が生成或いは成長す
る温度よりも高温域におかれることになり、前記サイズ
の小さい酸素析出物を収縮させし或いは消滅させること
ができる。更に、熱処理をするための昇温速度及び冷却
するための降温速度を1℃/秒以上と速くすることで、
臨界サイズの小さい酸素析出物が成長或いは生成する比
較的低い温度範囲を急速に通過して、前記酸素析出物の
成長及び生成を抑制することができる。このように、昇
降温速度を速くして高温の熱処理を行うことで半導体ウ
エーハ中の酸素析出物を低減することができ、前記熱処
理した半導体ウエーハを、活性層側となる第1の半導体
ウエーハとして貼り合わせシリコンウエーハを形成する
と、酸素析出物に関連した結晶欠陥密度の低い貼り合わ
せシリコンウエーハを形成することができる。また、昇
降温速度を速めることで処理時間が短くなるため、スル
ープットを向上させることができる。
【0016】半導体ウエーハに前記熱処理を行うと、従
来方法のように初期格子間酸素濃度の低い半導体ウエー
ハを用いなくとも、酸素析出物に関連した結晶欠陥密度
の低い貼り合わせシリコンウエーハを形成することがで
きるため、初期格子間酸素濃度の高い半導体ウエーハを
活性層側の第1の半導体ウエーハとして貼り合わせシリ
コンウエーハを形成し、反りやスリップに強い、機械的
強度の優れた貼り合わせシリコンウエーハを得ることが
できる。
【0017】本願第2請求項に記載された発明は、第1
の半導体ウエーハと第2の半導体ウエーハを接着する貼
り合わせシリコンウエーハの製造方法において、活性層
側となる第1のシリコンウエーハを熱処理するにあた
り、少なくとも900℃に至るまで1℃/秒以上の速度
で昇温して熱処理し、次に、前記熱処理温度から600
℃まで1℃/秒以上の降温速度で冷却し、その後、前記
第1の半導体ウエーハに熱酸化を行い、前記熱処理され
た活性層側となる第1の半導体ウエーハと支持側となる
第2の半導体ウエーハを接着させる構成の貼り合わせシ
リコンウエーハの製造方法である。
【0018】前述したように、活性層側となる第1の半
導体ウエーハに高温の熱処理行い、前記高温の熱処理を
行うための昇温速度及び冷却するための降温速度を速め
たことで、半導体ウエーハのバルク中に存在する酸素析
出物が大幅に低減されるため、酸素析出物に関連した結
晶欠陥密度が低く、機械的強度に優れた貼り合わせシリ
コンウエーハの製造が可能となる。
【0019】前記熱処理により活性層側となる第1の半
導体ウエーハ表面には、熱酸化膜が形成されるが、この
熱酸化膜をそのまま誘電体層として貼り合わせシリコン
ウエーハを形成することもでき、この場合は新たに熱酸
化する必要がなくなるのでスループットが向上し、コス
トが低減できる。
【0020】また、前記高温の熱処理をなされた第1の
半導体ウエーハに、更に、熱酸化処理を行うと所望の熱
酸化膜を形成することが可能となるので、対応範囲の広
い貼り合わせシリコンウエーハを製造することができ
る。
【0021】本願第3請求項記載の発明は、前記第1又
は第2請求項の発明において、前記活性層側となる第1
の半導体ウエーハに行う熱処理は、酸素、又は、酸素を
窒素で希釈した雰囲気中で行う構成の貼り合わせシリコ
ンウエーハの製造方法である。
【0022】本発明のように活性層側となる第1の半導
体ウエーハに行う熱処理は、窒素雰囲気中で行うよりも
酸素雰囲気中で行うほうが半導体ウエーハのバルク中の
酸素析出物を収縮或いは消滅する効果が高く、また、1
00%窒素雰囲気中で前記高温の熱処理を行うと、ウエ
ーハ表面に窒化物が形成されてしまうことがあるため、
前記高温で行う熱処理は酸素雰囲気中で行うか、又は、
酸素を窒素で希釈した雰囲気中で行うことが望ましい。
【0023】このように本発明の製造方法によれば、活
性層側となる第1の半導体ウエーハに高温の熱処理を行
い、前記高温の熱処理を行うための昇温速度及び冷却す
るための降温速度を速めたことで半導体ウエーハのバル
ク中に存在する酸素析出物を大幅に低減することがで
き、酸素析出物に関連した結晶欠陥密度の低い貼り合わ
せシリコンウエーハの形成を可能にした。更に、前記熱
処理を行うことで初期格子間酸素濃度が高い半導体ウエ
ーハを用いて貼り合わせシリコンウエーハを形成するこ
とが可能となるため、酸素析出物に関連した結晶欠陥密
度が低く、且つ、機械的強度にも優れた貼り合わせシリ
コンウエーハを形成することができる。
【0024】
【発明の実施の形態】以下、本発明を具体例に基づいて
詳細に説明する。
【0025】本具体例においては、初期格子間酸素濃度
が15.5×1017atoms/cm3(FT−IR法
による1106cm-1の吸収ピーク値を格子間酸素濃度
に変換する際の換算係数を4.81×1017atoms
/cm3に設定)である半導体ウエーハを活性層側とな
る第1の半導体ウエーハに用いた。
【0026】先ず、半導体ウエーハ中の酸素析出物(酸
素析出核)を低減させるための熱処理条件を設定するた
めに設定条件を変化させて前記半導体ウエーハにハロゲ
ンランプを光源としたランプアニール装置で熱処理試験
を行い、その後780℃で3時間と1000℃で16時
間の析出処理を行った。
【0027】本発明者が試験した結果を図2及び図3に
示す。
【0028】図2は、熱処理時間60秒、昇降温速度5
0℃/秒、酸素雰囲気中、各熱処理温度にて半導体ウエ
ーハに行った熱処理と前記条件における半導体ウエーハ
の酸素析出物密度の変化を示す。
【0029】図2に示すように、半導体ウエーハに前記
条件で900℃、1000℃、1100℃の各温度にて
熱処理を行うと、熱処理温度が900℃以上で半導体ウ
エーハの酸素析出物密度が低下する結果となった。この
ことから900℃以上の熱処理を行うと、サイズの小さ
い酸素析出物を収縮させ或いは消滅させる効果が得られ
ることが確認できた。
【0030】次に、設定処理条件を変化させて前記半導
体ウエーハに前述した熱処理を行った。
【0031】図3は、図4に示した各設定処理条件1〜
5における半導体ウエーハの酸素析出物密度の変化を示
す。
【0032】図3に示すように、処理条件1(熱処理温
度1100℃、熱処理時間60秒、昇温速度50℃/
秒、降温速度50℃/秒、酸素雰囲気)と処理条件3
(降温速度5℃/秒、その他の設定は条件1と同じ)の
試験結果を比較すると、処理条件1と処理条件3におけ
るウエーハ中の酸素析出物密度には大きな変化がなかっ
た。このため、昇降温速度は5℃/秒でも、酸素析出物
の成長及び生成を抑制する効果があることが確認され
た。
【0033】また、処理条件1(熱処理温度1100
℃、熱処理時間60秒、昇降温速度50℃/秒、酸素雰
囲気)と処理条件4(熱処理時間10秒、その他の設定
は条件1と同じ)の試験結果を比較すると、処理条件1
及び処理条件4で処理したウエーハ中の酸素析出物密度
には大きな変化がなかった。このため、熱処理時間60
秒と熱処理時間10秒では酸素析出物を収縮及び消滅す
る効果に大きな差がないことが確認された。
【0034】これらの試験結果から活性層側となる第1
の半導体ウエーハに行う熱処理の設定条件を、熱処理温
度を900℃以上とし、処理時間を1秒以上100秒以
下とし、熱処理温度を900℃以上に昇温する場合と、
前記900℃以上の温度から600℃まで降温する場合
の昇降温速度を1℃/秒以上の速度とした。
【0035】前記温度範囲の熱処理で半導体ウエーハ中
の酸素析出物が収縮又は消滅する効果は、数秒から数十
秒程度で飽和に達するので、前記1秒以上10秒以下の
短時間処理で前記酸素析出物は完全に収縮され又は消滅
される。このように処理時間が短縮されればスループッ
トも向上する。
【0036】また、昇降温速度は1℃/秒以上の速度で
半導体ウエーハのスリップ等が発生しない速度を設定す
ればよい。
【0037】更に、図3に示す試験結果から、処理条件
1(熱処理温度1100℃、熱処理時間60秒、昇降温
速度50℃/秒、酸素雰囲気)と処理条件2(窒素雰囲
気、その他の設定は条件1と同じ)の試験結果を比較す
ると、処理条件1と処理条件2で処理されたウエーハ中
の酸素析出物密度は、処理条件2で処理されたウエーハ
中の酸素析出物密度のほうが高い数値の結果となった。
この結果から熱処理は、処理条件2のように窒素雰囲気
中で行われるよりも、処理条件1のにように酸素雰囲気
中で行われたほうが半導体ウエーハ中の酸素析出物を収
縮又は消滅する効果が高いことが確認できた。
【0038】この結果から、前記熱処理は酸素雰囲気
中、或いは、窒素で希釈した酸素雰囲気中で行うことと
した。
【0039】このように設定条件を定めた熱処理を活性
層側となる第1の半導体ウエーハに行った後、従来と同
様の貼り合わせ接着方法により貼り合わせシリコンウエ
ーハを形成する。
【0040】すなわち、前記図1(a)に示すように、
前記設定条件で昇降温速度を速めた高温短時間の熱処理
を行った活性層側となる第1の半導体ウエーハ1を熱酸
化し、必要な膜厚の酸化膜1aを形成した。
【0041】本具体例においては熱処理を、ハロゲンラ
ンプを光源としたランプアニール装置で行ったが、前記
設定条件を満たすものであれば、特にアニール装置の種
類は問わない。
【0042】熱処理を行った後の半導体ウエーハに行う
熱酸化は、例えば、拡散炉(FA)やランプアニール装
置で行うことが可能である。
【0043】次に、図1(b)に示すように、活性層側
となる前記第1の半導体ウエーハ1及び支持側となる第
2の半導体ウエーハ2の表面を親水性とした後に、半導
体ウエーハ1,2の鏡面同士を貼り合わせ、熱処理(1
100℃、2時間程度)を行い双方の半導体ウエーハ
1,2を強固に接着する。
【0044】その後、図1(c)及び図1(d)に示す
ように、活性層側の第1の半導体ウエーハ1の表面を鏡
面研磨し、活性層を必要な厚さまで研削して貼り合わせ
シリコン半導体ウエーハ3を形成する。
【0045】活性層側となる第1の半導体ウエーハに熱
処理を行うと、酸化膜が形成されるが、この酸化膜を残
して貼り合せシリコンウエーハを形成すると、前記第1
の半導体ウエーハを熱処理した後に、更に熱酸化して酸
化膜を形成する必要がなくなり、スループットの向上
や、製造コストを低減することができる。
【0046】熱処理した第1の半導体ウエーハは、その
使用目的によって、熱処理によって形成された酸化膜を
剥離して貼り合わせシリコンウエーハを形成してもよい
し、そのまま酸化膜を残して貼り合わせシリコンウエー
ハを形成してもよいし、更に熱酸化して所定の膜厚の熱
酸化膜を形成することもできる。
【0047】このように、活性層側となる第1の半導体
ウエーハに高温で短時間の熱処理を行うことで、デバイ
ス特性を劣化させる原因となる半導体ウエーハ中の酸素
析出物を低減することができるため、本具体例のように
初期格子間酸素濃度が高い半導体ウエーハを第1の半導
体ウエーハとして用いても、従来方法における貼り合わ
せシリコンウエーハと同程度の酸素析出物に関連した結
晶欠陥密度の低い貼り合わせシリコンウエーハを形成す
ることができ、しかも初期格子間酸素濃度が高い半導体
ウエーハを用いて形成されるために、機械的強度の優れ
た貼り合わせシリコンウエーハを形成することができ
る。
【0048】また、活性層側となる第1の半導体ウエー
ハに行う高温短時間の熱処理をドナー消去と呼ばれる熱
処理として行えば、スループットを向上し、製造コスト
を低減することが可能となる。
【0049】
【発明の効果】以上説明したように、本発明の製造方法
によれば、初期格子酸素濃度が高い半導体ウエーハを用
いることができ、前記半導体ウエーハに所定速度で昇温
した高温熱処理を行い、その後、所定速度で降温して前
記半導体ウエーハを冷却を行ってウエーハ中の酸素析出
物を低減することができ、前記半導体ウエーハを活性層
側の第1の半導体ウエーハとして貼り合わせシリコンウ
エーハを形成するため、酸素析出物密度が低く、且つ、
機械的強度に優れた貼り合わせシリコンウエーハを得る
ことができる。
【0050】このように本発明の製造方法よれば、酸素
析出物に関連した結晶欠陥密度が低く、且つ、機械的強
度が優れた高品質の貼り合わせシリコンウエーハを提供
することが可能となる。
【図面の簡単な説明】
【図1】本発明の具体例に係り、(a)〜(d)は、貼
り合わせウエーハの製造工程を示す断面図である。
【図2】本発明の具体例に係り、各温度の処理条件にお
ける半導体ウエーハの酸素析出物密度の変化を示す図で
ある。
【図3】本発明の具体例に係り、各設定処理条件におけ
る半導体ウエーハの酸素析出物密度の変化を示す図。
【図4】本発明の具体例に係り、各設定処理条件を示す
図である。
【図5】(a)〜(d)は、貼り合わせウエーハの製造
工程を示す断面図である。
【符号の説明】
1 第1の半導体ウエーハ 1a 酸化膜 2 第2の半導体ウエーハ 3 貼り合わせシリコンウエーハ 11 第1の半導体ウエーハ 11a 酸化膜 12 第2の半導体ウエーハ 13 貼り合わせシリコンウエーハ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の半導体ウエーハと第2の半導体ウ
    エーハを接着する貼り合わせシリコンウエーハの製造方
    法において、 活性層側となる第1の半導体ウエーハを熱処理するにあ
    たり、少なくとも900℃に至るまで1℃/秒以上の速
    度で昇温して熱処理し、 その後、前記熱処理温度から600℃まで1℃/秒以上
    の降温速度で冷却し、 前記熱処理された活性層側となる第1の半導体ウエーハ
    と支持側となる第2の半導体ウエーハとを接着させるこ
    とを特徴とする貼り合せシリコンウエーハの製造方法。
  2. 【請求項2】 第1の半導体ウエーハと第2の半導体ウ
    エーハを接着する貼り合わせシリコンウエーハの製造方
    法において、 活性層側となる第1のシリコンウエーハを熱処理するに
    あたり、少なくとも900℃に至るまで1℃/秒以上の
    速度で昇温して熱処理し、 次に、前記熱処理温度から600℃まで1℃/秒以上の
    降温速度で冷却し、 その後、前記第1の半導体ウエーハに熱酸化を行い、 前記熱処理された活性層側となる第1の半導体ウエーハ
    と支持側となる第2の半導体ウエーハを接着させること
    を特徴とする貼り合わせシリコンウエーハの製造方法。
  3. 【請求項3】 前記活性層側となる第1の半導体ウエー
    ハに行う熱処理は、酸素、又は、酸素を窒素で希釈した
    雰囲気中で行うことを特徴とする請求項1又は2記載の
    貼り合せシリコンウエーハの製造方法。
JP4782496A 1996-03-05 1996-03-05 貼り合わせシリコンウエーハの製造方法 Pending JPH09246129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4782496A JPH09246129A (ja) 1996-03-05 1996-03-05 貼り合わせシリコンウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4782496A JPH09246129A (ja) 1996-03-05 1996-03-05 貼り合わせシリコンウエーハの製造方法

Publications (1)

Publication Number Publication Date
JPH09246129A true JPH09246129A (ja) 1997-09-19

Family

ID=12786107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4782496A Pending JPH09246129A (ja) 1996-03-05 1996-03-05 貼り合わせシリコンウエーハの製造方法

Country Status (1)

Country Link
JP (1) JPH09246129A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110140192A (zh) * 2017-01-18 2019-08-16 信越化学工业株式会社 复合基板和复合基板的制造方法
JP2020080385A (ja) * 2018-11-13 2020-05-28 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110140192A (zh) * 2017-01-18 2019-08-16 信越化学工业株式会社 复合基板和复合基板的制造方法
US11804818B2 (en) 2017-01-18 2023-10-31 Shin-Etsu Chemical Co., Ltd. Method of manufacturing composite substrate
CN110140192B (zh) * 2017-01-18 2023-12-15 信越化学工业株式会社 复合基板和复合基板的制造方法
JP2020080385A (ja) * 2018-11-13 2020-05-28 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US11244852B2 (en) 2018-11-13 2022-02-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded SOI wafer

Similar Documents

Publication Publication Date Title
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
TWI698907B (zh) 貼合式soi晶圓的製造方法
JP2002009081A (ja) 半導体装置及びその製造方法
JPS58132975A (ja) 半導体装置およびその製法
US7514343B2 (en) Method for manufacturing SIMOX wafer and SIMOX wafer
JP3176072B2 (ja) 半導体基板の形成方法
JP3253099B2 (ja) 半導体基板の作製方法
JPH05308069A (ja) 埋設絶縁層の製作方法
CN111180317A (zh) 贴合soi晶圆的制造方法
JP2000196047A (ja) Soi基板及びその製造方法
JPH09246129A (ja) 貼り合わせシリコンウエーハの製造方法
JPS6322056B2 (ja)
JP3144378B2 (ja) 固体撮像装置の製造方法
JPS6120337A (ja) 半導体装置の製造方法
JP2008166516A (ja) 半導体基板の製造方法
JPS60176241A (ja) 半導体基板の製造方法
JPH05299345A (ja) 電子素子用基板及びその製造方法
JPH08255882A (ja) Soi基板の製造方法およびsoi基板
JPS60148127A (ja) 半導体基板の製造方法
JP3086836B2 (ja) 半導体装置の製造方法
JPH09199380A (ja) エピタキシャルウエハ用シリコン基板及びその製造方法
JPH1012546A (ja) 半導体ウェハの加熱処理方法
JP3144707B2 (ja) 結晶基材の製造方法
KR100198618B1 (ko) 반도체기판의 제조방법
JP2008205218A (ja) 半導体基板