CN110140192B - 复合基板和复合基板的制造方法 - Google Patents

复合基板和复合基板的制造方法 Download PDF

Info

Publication number
CN110140192B
CN110140192B CN201780081147.XA CN201780081147A CN110140192B CN 110140192 B CN110140192 B CN 110140192B CN 201780081147 A CN201780081147 A CN 201780081147A CN 110140192 B CN110140192 B CN 110140192B
Authority
CN
China
Prior art keywords
saw device
substrate
intermediate layer
piezoelectric material
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780081147.XA
Other languages
English (en)
Other versions
CN110140192A (zh
Inventor
秋山昌次
白井省三
丹野雅行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN110140192A publication Critical patent/CN110140192A/zh
Application granted granted Critical
Publication of CN110140192B publication Critical patent/CN110140192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02897—Means for compensation or elimination of undesirable effects of strain or mechanical damage, e.g. strain due to bending influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01003—Lithium [Li]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/028—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks for obtaining desired values of other parameters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

提供一种在300℃的工艺后也能保持高电阻的复合基板、和复合基板的制造方法。本发明的复合基板的特征在于，其通过在压电材料基板上贴合晶格间氧浓度为2～10ppma的硅(Si)晶片作为支撑基板、在贴合后对压电材料基板进行减薄而制作。压电材料基板特别优选设为钽酸锂晶片(LT)基板或铌酸锂(LN)基板。

Description

复合基板和复合基板的制造方法
技术领域
本发明涉及用于表面弹性波(SAW)器件等中的复合基板、和复合基板的制造方法。
背景技术
近年来，在以智能手机为代表的移动通信的市场中，通信量急剧增大。为了应对该状况，在增加必要的波带数的同时，必然使各种零件小型化、高性能化益发重要。
作为常见压电材料的钽酸锂(Lithium Tantalate，有时也简称为LT)、铌酸锂(Lithium Niobate，有时简称为LN)被广泛作为表面弹性波(SAW)器件的材料使用。这些材料具有如下问题点，即，虽然具有大的机电耦合系数，可以宽带化，但温度稳定性低，所能够支持的频率会根据温度变化而发生偏移。这是因为钽酸锂、铌酸锂具有非常高的热膨胀系数。
为了减少该问题，提出下述方法：在钽酸锂、铌酸锂上贴合具有更小的热膨胀系数的材料、具体而言为蓝宝石，并对钽酸锂、铌酸锂的晶片进行磨削等，将其减薄至几微米～几十微米，从而抑制热膨胀、改善温度特性(例如，参照非专利文献1)。图5是对比并示出各种材料的热膨胀系数的图表。其中，硅由于热膨胀系数小且容易劈开等、热传导性高、加工性优异，因此可视为均衡性优异的备选者。
但是该方法也存在问题。硅(Si)并非如图5所示的其它材料(石英、蓝宝石等)那样为绝缘体。因此，当使用Si作为经减薄的LT等压电材料的支撑基板时，会产生一定程度的介电损耗。该介电损耗会使Q值(谐振锐度)等特性劣化。为了抑制介电损耗，需要尽量提高Si基板的电阻率。对于提高Si基板的电阻率而言，重要的是在其制造过程中尽量减少混入到Si晶体中的氧的量。通常的Si通过CZ法(Czochralski法)来制造，此时，从在石英坩埚中熔融的Si中提拉单晶锭。这种情况下，难以彻底避免氧由石英坩埚的混入。
由于该原因，在制造高电阻Si时，生长时不使用石英坩埚的FZ法(Floating Zone法，浮区法)被认为是理想的。但是FZ法存在下述问题：难以大口径化(最大为Φ150mm)，与通常的CZ法相比生产率低。另外，不仅在制造工序的生产率方面，在材料必须严格选择杂质少的多晶硅这一供给问题方面，也会对FZ法的综合生产率产生显著影响。
为了解决生产率问题，已提出了几种方法(例如，参照专利文献1)。专利文献1中公开的是不使用作为低生产率的主要成因的FZ法、而是使用CZ法的方法。即，在施加磁场(Magnetic Field Applied CZ：MCZ法)而生长单晶硅锭时抑制熔体的对流，尽量防止氧自石英坩埚的混入，并且通过特殊的热处理使混入的溶解氧析出，从而实现高电阻。但是，用于促进氧析出的特殊热处理是必不可少的，因此虽然生产率不像FZ法那样低，但仍然难以从根本上提高生产率。
另外，除了室温下的电阻率之外，难以制造高电阻晶片的另一个原因是：需要在经过通常的半导体的CMOS工序(最高1050℃左右)后仍保持高电阻。特别是，据称会使溶解氧施主化(热施主化)、导致电阻率下降的温度区域(400℃～600℃)可谓是非常可能引发电阻率下降的危险温度区域。因此，制造在CMOS工序后仍保持高电阻的晶片并非易事。
另外，存在比电阻率问题更严峻且根本性的问题。这就是Si本身的机械强度(或热耐性)问题。对于LT/Si贴合晶片而言，LT与Si的膨胀系数差异极大，因此贴合后实施低温热处理(例如300℃)时，有时在Si基板中产生被称为滑移的晶体偏移、或者基板本身破裂。对LT(20μm厚)与高电阻(＞1000Ωcm)FZ晶片(氧浓度小于1ppma)贴合而成的晶片施加300℃的热处理后产生的滑移的光学显微镜照片如图6和图7所示。这些照片观察的是滑移发生后LT剥离的位置，图6是基板的外周附近的照片，图7是距离基板的外周5mm附近的照片。如果发生滑移，则有时其周边的LT会发生剥离、基板会破损。可认为这是由于使用低氧浓度晶片所导致的重大问题。
关于滑移的发生，已经了解到重要的一点是通过提高所使用的Si晶片中溶解的氧浓度来增大屈服应力，使Si晶体产生“粘性”(例如参照非专利文献2)而不易产生滑移(位错)。
即，对于提高电阻率以抑制介电损耗而言需要减少溶解氧，但另一方面为了抑制机械强度问题需要增加溶解氧。
需要说明的是，本说明书中，溶解氧的测定方法依据使用红外方式的晶格氧原子浓度的标准测定法JEIDA-61-2000。该方法测定的是晶格氧特异性的吸收峰、即1106cm-1。测定装置使用的是日本电子(株)制的JIR-6500傅里叶变换红外光谱仪(FT-IR)。在此，所得到的吸收系数α乘以系数6.28为晶格间氧浓度(ppma)。本说明书中，将通过该方法得到的晶格间氧浓度简记为“氧浓度”。
现有技术文献
专利文献
专利文献1:美国专利第6544656号说明书
非专利文献
非专利文献1:Radio News High Technology，2012年11月8日，“スマートフォンのRFフロントエンドに用いられるSAW－Duplexerの温度补偿技术”
非专利文献2:UCS半导体基盘技术研究会编，“硅的科学”REALIZE Science&Engineering Center、1996年6月28日、p.576-582
发明内容
发明所要解决的技术问题
本发明的目的在于，提供在300℃的工艺后也能保持高电阻的复合基板、和复合基板的制造方法。
用于解决问题的技术方案
本发明中，为了同时解决以Si为支撑基板时产生的介电损耗和机械强度的问题，本发明人们着眼于包含LT/Si贴合基板的LT-SAW器件的制造工艺。LT、LT/Si等SAW器件中，并不需要半导体CMOS工艺那样的高温工艺(栅氧化等)，最高温度为最高300℃左右。如果升至该温度时保持了高电阻，则特性方面不会产生问题。因此想到了下述构思，即，使用升至最高300℃左右时可以保持高电阻的Si基板作为支撑基板即可。从该观点来说，即使氧浓度稍微高也实现本目的。即，在应用于LT-SAW器件时，在300℃的工艺后能否保持高电阻成为器件能否被采用的非常重要的判断基准。
为了解决上述课题，本发明的复合基板的特征在于，其通过在压电材料基板上贴合晶格间氧浓度为2～10ppma的硅(Si)晶片作为支撑基板、在贴合后对上述压电材料基板进行减薄而制作。
本发明中，上述压电材料基板可以设为钽酸锂晶片(LT)基板或铌酸锂(LN)基板。另外，硅晶片可以使用从通过FZ法、MCZ法和CZ法中的任一方法制造的晶体中切出的晶片。
本发明中，复合基板可以具有中间层，其介于上述压电材料基板与上述硅晶片之间。中间层可以包含氧化硅膜、氮化硅膜、氮氧化硅(SiON)和非晶态硅中的任意者。另外，上述中间层可以为热氧化二氧化硅。另外，上述中间层可以通过化学气相沉积(CVD)或物理气相沉积(PVD)形成，也可以通过涂布有机硅系的油来形成。在通过涂布有机硅系的油来形成中间层时，该油可以含有全氢聚硅氮烷或甲基三甲氧基硅烷。通过设置这种中间层，可以在提高结合强度的同时抑制剥离。
本发明中，可以在贴合前对上述压电材料基板和上述硅晶片中的一者或两者实施表面活化处理。这种情况下，上述表面活化处理可以使用真空离子束或等离子体活化法进行。通过这些表面活化处理，可以提高结合强度。
另外，为了解决上述课题，本发明的复合基板的制造方法包含下述工序：准备压电材料基板的工序；准备作为支撑基板的晶格间氧浓度为2～10ppma的硅(Si)晶片的工序；将上述压电材料基板和上述硅晶片贴合的工序；和，在上述贴合工序后，对上述压电材料基板进行减薄的工序。
本发明中，上述压电材料基板可以设为钽酸锂晶片(LT)基板或铌酸锂(LN)基板。另外，硅晶片可以使用由通过FZ法、MCZ法和CZ法中的任一方法制造的晶体中切出的晶片。
本发明中，可以还具有下述工序：在上述贴合工序前，在上述压电材料基板和上述硅晶片中的任意一者或两者的表面上设置中间层的工序。上述中间层可以包含氧化硅膜、氮化硅膜、氮氧化硅(SiON)和非晶态硅中的任意者。另外，在设置中间层的工序中，可以对上述硅晶片进行热氧化。另外，在设置上述中间层的工序中，可以通过化学气相沉积(CVD)或物理气相沉积(PVD)形成上述中间层。另外，在设置上述中间层的工序中，可以通过涂布有机硅系的油形成上述中间层。这种情况下，上述有机硅系的油可以含有全氢聚硅氮烷或甲基三甲氧基硅烷。
本发明中，可以还具有下述工序：在上述贴合工序前，对上述压电材料基板和上述硅晶片中的一者或两者实施表面活化处理的工序。上述表面活化处理可以使用真空离子束或等离子体活化法进行。通过这些表面活化处理，可以提高结合强度。
附图说明
图1是本实施方式的复合基板的制造工序的流程图。
图2是例示本实施方式的复合基板的示意性剖视图。
图3是示出实施例2的结果的图表。
图4是示出实施例3的结果的图表。
图5是对比示出各种材料的热膨胀系数的图表。
图6是Si基板的外周附近的、施加热处理后产生的滑移的光学显微镜照片。
图7是距离Si基板的外周5mm附近的、施加热处理后产生的滑移的光学显微镜照片。
具体实施方式
本实施方式的复合基板1经过对支撑基板10和压电材料基板20分别根据需要进行贴合前的处理、然后将两个基板贴合的工序而制造。以下参照图1所示的流程图对其制造方法进行说明。
〔支撑基板的处理〕
首先，制备支撑基板10(步骤S100)。作为支撑基板10，使用晶格间氧浓度为2～10ppma的硅(Si)晶片。作为支撑基板10使用的Si晶片是由通过FZ法、MCZ法或CZ法制造的Si的单晶锭中切出的。
接着，根据需要在支撑基板10的表面形成中间层31(步骤S120)。中间层31的材质可以包含氧化硅膜、氮化硅膜、氮氧化硅(SiON)、非晶态硅中的任意者。中间层31例如可以以将Si晶片热氧化而得到的热氧化二氧化硅的膜形式来形成。热氧化二氧化硅由于是在高温下生长的，因此具有致密、杂质少、且可以吸附一定量的气体的性质。中间层31也可以通过其它方法形成。例如，可以通过等离子体CVD等化学气相沉积法(CVD)使适合作为中间层的原材料沉积，而形成中间层31。另外，可以通过物理气相沉积法(PVD)使适合作为中间层的原材料沉积，而形成中间层31。或者，可以通过涂布有机硅系的油来形成中间层31。所涂布的有机硅系的油可以含有全氢聚硅氮烷或甲基三甲氧基硅烷。有机硅系的油可以通过旋转涂布来涂布。
接着，根据需要对与压电材料基板20贴合的表面进行平坦化(步骤S140)。作为平坦化的程度，优选使表面粗糙度以Ra(算术平均粗糙度)计为0.3nm以下。该平坦化可以通过化学机械研磨进行。支撑基板10上不设置中间层31的情况下，对支撑基板10本身进行平坦化。另外，在支撑基板10上设置中间层31的情况下，对中间层31的表面进行平坦化。设置中间层31的情况下，复合基板1的特性不依赖于作为基底的支撑基板10的初始表面粗糙度。例如，支撑基板10的初始表面粗糙度以Ra计可以为150nm以上。
另外，如“根据需要”这一记载，在不经平坦化工序也得到足够平坦的表面的情况下，可以省略平坦化工序。例如，在使用表面进行了镜面精加工的支撑基板10、并通过热氧化形成中间层31的情况下，中间层31的表面也与基底同样为镜面，因此不需要该平坦化工序。
进而，为了提高贴合时的结合强度，根据需要对要进行贴合的表面(即，不设置中间层31情况下的支撑基板10的表面、设置中间层31情况下的中间层31的表面)实施活化处理(步骤S160)。表面活化处理例如可以设为臭氧水处理、UV臭氧处理、离子束处理、等离子体处理中的任意者。
通过以上，完成对支撑基板10的贴合前的处理。
〔压电材料基板的处理〕
首先，准备压电材料基板20(步骤S200)。压电材料基板20为钽酸锂(LT)、铌酸锂(LN)等压电材料的基板，优选为这些压电材料的单晶基板。
接着，根据需要在压电材料基板20的表面形成中间层32(步骤S220)。中间层32的材质可以包含氧化硅膜、氮化硅膜、氮氧化硅(SiON)、非晶态硅中的任意者。中间层32可以通过下述方法形成。即，通过等离子体CVD等化学气相沉积法(CVD)使适合作为中间层的原材料沉积，而形成中间层32。另外，可以通过物理气相沉积法(PVD)使适合作为中间层的原材料沉积，而形成中间层32。或者，可以通过涂布有机硅系的油来形成中间层32。所涂布的有机硅系的油可以含有全氢聚硅氮烷或甲基三甲氧基硅烷。有机硅系的油可以通过旋转涂布来涂布。
接着，根据需要对与支撑基板10贴合的表面进行平坦化(步骤S240)。作为平坦化的程度，优选使表面粗糙度以Ra(算术平均粗糙度)计为0.3nm以下。该平坦化可以通过化学机械研磨进行。压电材料基板20上不设置中间层32的情况下，对压电材料基板20本身进行平坦化。另外，压电材料基板20上设置中间层32的情况下，对中间层32的表面进行平坦化。设置中间层32的情况下，复合基板1的特性不依赖于作为基底的压电材料基板20的初始表面粗糙度。例如，压电材料基板20的初始表面粗糙度以Ra计可以为150nm以上。
进而，为了提高贴合时的结合强度，根据需要对要进行贴合的表面(即，不设置中间层32情况下的压电材料基板20的表面、设置中间层31的情况下的中间层32的表面)实施活化处理(步骤S260)。表面活化处理例如可以设为臭氧水处理、UV臭氧处理、离子束处理(例如真空离子束处理)、等离子体处理中的任意者。
通过以上，完成对压电材料基板20的贴合前的处理。
〔贴合和贴合后的处理〕
将如上所述地进行了处理的支撑基板10和压电材料基板20贴合(步骤S300)。此时，可以在低温下加热来提高结合强度。该低温下的加热温度例如可以设为100℃左右，加热时间可以设为24小时左右。
接着，根据需要对压电材料基板20进行研削·研磨，从而进行减薄(步骤S320)。例如，减薄至压电材料基板20的厚度为20μm左右。然后，可以进一步根据需要进行追加的热处理来增强结合力(步骤S340)。
通过以上说明的制造方法，可以制造将压电材料基板20和支撑基板10贴合而成的复合基板1。图2示出本实施方式的复合基板1的示意性剖视图。复合基板1中，设置在支撑基板10上的中间层31和/或设置在压电材料基板20上的中间层32成为夹在压电材料基板20和支撑基板10之间的中间层30。
实施例
以下说明为了确认本发明的效果而进行的实施例。记载了主要使用钽酸锂(LT)晶片作为压电材料基板的实施例，但使用铌酸锂(LN)晶片代替LT晶片也可得到同样的效果。
[实施例1]
准备10种Φ150mm的Si晶片(厚度625μm、P型、电阻率1100Ωcm左右)，进行Φ150mm的LT晶片(厚度250μm)的贴合。对于准备的10种Si晶片，表1中分别示出单晶锭的制造方法和氧浓度。需要说明的是，晶片的种类通过单晶锭的制造方法和氧浓度的数值的组合形式来示出。例如，通过FZ法制造的1ppma的晶片记作“FZ1”。
[表1]
确认所贴合的Si晶片和LT晶片的表面粗糙度以Ra(算术平均粗糙度)计均为0.3nm以下。贴合通过使用真空离子束的常温结合法来进行。贴合后，通过研削和研磨将LT晶片减薄至20μm。将如此而贴合的复合基板的晶片重复10次经历300℃的加热板和冷却台，然后观察滑移的发生、晶片的破裂状况。将其结果示于表2。由该结果可知，如果Si晶片的氧浓度为2ppma以上则能够防止滑移的发生、晶片破裂。需要说明的是，在使用LN代替LT来进行同样的实验时，结果相同。
[表2]
晶片种类 FZ0 FZ1 FZ2 MCZ2 MCZ5 MCZ10 MCZ12 CZ10 CZ12 CZ15
滑移的发生 第2次 第6次 无 无 无 无 无 无 无 无
晶片破裂 第6次 第9次 无 无 无 无 无 无 无 无
[实施例2]
准备与实施例1同样的10种Si晶片，在氮气气氛下进行1小时的250℃、300℃、350℃、400℃、450℃、500℃的热处理。将热处理前后测定电阻率的结果示于表3和图3。由该结果可知，如果Si晶片的氧浓度为10ppma以下，则不论Si单晶锭的制造方法为何种，即使进行据信达到LT器件制造工艺的最高温度的350℃的热处理，电阻率也几乎不变。
[表3]
晶片种类 FZ0 FZ1 FZ2 MCZ2 MCZ5 MCZ10 MCZ12 CZ10 CZ12 CZ15
无热处理 1100 1080 1110 1050 1080 1030 1010 1100 1120 1040
250℃ 1100 1060 1100 1040 1070 1030 820 1080 720 650
300℃ 1100 1090 1080 1060 1090 1010 710 1090 630 550
350℃ 1090 1050 1090 1030 1080 1020 510 1060 440 430
400℃ 1110 1070 1070 1010 1080 1000 440 1050 370 410
500℃ 1100 1070 1090 1000 1070 1010 410 1030 350 320
[实施例3]
使用实施例1中得到的10种复合基板的晶片制作谐振器，测定Q值。作为LT器件的谐振器的制造工艺的最高温度为350℃左右。对于发生破裂的晶片，使用剩余的可用位置(即，尺寸为能制造器件的程度的部位)制作器件；对于产生滑移的晶片，使用无滑移的部分制作器件，然后进行测定。将Q值的结果示于表4和图4。结果，Si晶片的氧浓度为10ppma以下的器件未确认到特性劣化，大于10ppma的器件则观察到特性劣化。由该结果可知，与实施例2的电阻率变化是一致的。
[表4]
晶片种类 FZ0 FZ1 FZ2 MCZ2 MCZ5 MCZ10 MCZ12 CZ10 CZ12 CZ15
Q值 2500 2510 2500 2520 2480 2510 2010 2470 2070 1720
[实施例4]
准备与实施例1同样的10种Φ150mm的Si晶片(厚度625μm)，生长100nm的热氧化膜。热氧化的条件是700℃投入、1000℃的干式氧化。另外准备Φ150mm的LT晶片(厚度250μm)。对于生长热氧化膜后的Si晶片和LT晶片两者，通过等离子体活化进行表面活化后将两个晶片贴合。贴合后，实施100℃下24小时的热处理。确认贴合前的各晶片的表面粗糙度以Ra计均为0.3nm以下。
贴合·热处理后，通过研削和研磨将LT晶片减薄到20μm。将这些晶片重复10次经历300℃的热板和冷却平台，然后观察滑移的发生、晶片的破裂状况。将其结果示于表5。由该结果可知，如果Si晶片的氧浓度为2ppma以上，则能够防止滑移的发生、晶片破裂。该结果与实施例1大致相同，可知：不论有无热氧化膜，滑移的发生、晶片破裂均依赖于Si晶片的氧浓度，氧浓度为2ppma以上很重要。
[表5]
晶片种类 FZ0 FZ1 FZ2 MCZ2 MCZ5 MCZ10 MCZ12 CZ10 CZ12 CZ15
滑移的发生 第4次 第8次 无 无 无 无 无 无 无 无
晶片破裂 第8次 第10次 无 无 无 无 无 无 无 无
[实施例5]
准备与实施例1同样的10种Si晶片，通过与实施例4同样的方法实施热氧化。对于由此设置了热氧化膜的Si晶片，改变追加热处理的条件并测定追加热处理前后的电阻率。追加热处理的条件为无追加热处理、250℃、300℃、350℃、400℃、500℃这六种条件，追加热处理在氮气气氛下进行1小时。在追加热处理前后进行电阻率的测定。测定的结果与实施例2大致相同，可知如果氧浓度为10ppma以下，则即使进行达到350℃的热处理，电阻率也几乎不变。另外可知：在使用设有热氧化膜的Si晶片的情况下，通过避免热施主发生温度区域(400～600℃)下的处理可避免电阻率下降等问题，从而可以使用。
[实施例6]
准备与实施例1同样的10种Φ150mm的Si晶片(厚度625μm)，在室温附近沉积200nm的等离子体CVD氧化膜。在沉积氧化膜后，为了镜面化而进行研磨。另外，准备Φ150mm的LT晶片(厚度250μm)。对于沉积有氧化膜的Si晶片和LT晶片两者，通过等离子体活化进行表面活化并将两个晶片贴合。贴合后，实施100℃下24小时的热处理。确认贴合前的两个晶片的表面粗糙度以Ra计均为0.3nm以下。进行与实施例1同样的热耐性实验，结果显示出与实施例1相同的倾向。由该结果可知，本发明的效果的获得不依赖于氧化膜的形成方法。
[实施例7]
准备与实施例1同样的10种Φ150mm的Si晶片(厚度625μm)和Φ150mm的LT晶片(厚度250μm)，在室温附近在LT晶片上沉积200nm的等离子体CVD氧化膜。沉积后，为了镜面化而进行研磨。对于Si晶片和沉积了氧化膜的LT晶片两者，通过等离子体活化进行表面活化并将两个晶片贴合。贴合后实施100℃下24小时的热处理。确认贴合前的两个晶片的表面粗糙度以Ra计均为0.3nm以下。进行与实施例1同样的热耐性实验，结果显示出与实施例1完全相同的倾向。该结果可知，本发明的效果的获得不依赖于氧化膜的形成位置(即，氧化膜等中间层设置在Si晶片和LT晶片中哪一者上)。
[实施例8]
准备与实施例1同样的10种Φ150mm的Si晶片(厚度625μm)和表面粗糙的(Ra＝160nm)Φ150mm的LT晶片(厚度250μm)，在室温附近在LT晶片上沉积5μm的等离子体CVD氧化膜。沉积后，为了镜面化进行研磨。对于Si晶片和沉积有氧化膜的LT晶片两者，通过等离子体活化进行表面活化并将两个晶片贴合。贴合后，实施100℃下24小时的热处理。确认贴合前的两个晶片的表面粗糙度以Ra计均为0.3nm以下。结果显示出与实施例1完全相同的倾向。由该结果可知，本发明的效果的获得不依赖于形成中间层的LT晶片的初始表面粗糙度。同样地使用表面粗糙的Si(Ra＝175nm)进行同样的实验，也显示出与实施例1同样的结果。另外，LT和Si双方的贴合面均粗糙、并且设置中间层的情况下，也显示出同样的结果。由此可知，在LT和Si之间设置中间层的情况下，本发明的效果不因为LT或Si的贴合面中的一面或两面未进行镜面化而受影响。
[实施例9]
准备与实施例1同样的10种Φ150mm的Si晶片(厚度625μm)，在室温附近沉积200nm的等离子体CVD氮化(SiN)膜。沉积后，为了镜面化而进行研磨。另外，准备Φ150mm的LT晶片(厚度250μm)。对于沉积有氮化膜的Si晶片和LT晶片两者，通过等离子体活化进行表面活化并将两个晶片贴合。贴合后实施100℃下24小时的热处理。确认贴合前的两个晶片的表面粗糙度以Ra计均为0.3nm以下。结果显示出与实施例1完全相同的倾向。本方法可知不依赖于氧化膜的形成方法。另外，同样在Si晶片上沉积非晶态Si(通过物理气相沉积法(PVD法)形成)、SiON等时，结果也相同。由该结果可知，本发明的效果的获得不取决于中间层的种类(材质)。另外，通过旋转涂布全氢聚硅氮烷、甲基三甲氧基硅烷等有机硅油来形成氧化硅膜时，结果也相同。
由以上的结果可知，使用晶格间氧浓度为2～10ppma的Si晶片作为支撑基板可以实现高机械强度·热耐性(耐滑移性、基板破裂耐性)，并且防止与介电损耗相伴随的器件特性(Q值)劣化。另外还可知，该效果不依赖于中间层的有无、种类、以及基板的初始表面粗糙度等。还可知，也可以使用通过CZ法制作的Si晶片作为支撑基板，因此可以在解决机械强度和介电损耗问题的同时实现低成本化。
此外，上述对本实施方式进行了说明，但本发明不限于这些例子。例如，对于本领域技术人员对上述的实施方式适当进行了构成要素的追加、删除、设计变更而得到的方案、以及适当组合实施方式的特征而得到的方案，只要具备本发明的主旨，就也包含于本发明的范围内。
符号说明
1…复合基板
10…支撑基板
20…压电材料基板
30、31、32…中间层

Claims (24)

1.一种具有复合基板的SAW器件，其中，
所述复合基板是通过在压电材料基板上贴合晶格间氧浓度为2～10ppma的硅(Si)晶片作为支撑基板、贴合后对所述压电材料基板进行减薄而制作的。
2.根据权利要求1所述的SAW器件，其特征在于，所述压电材料基板为钽酸锂晶片(LT)基板或铌酸锂(LN)基板。
3.根据权利要求1或2所述的SAW器件，其特征在于，所述硅晶片为由通过FZ法、MCZ法和CZ法中的任一方法制造的晶体切出的硅晶片。
4.根据权利要求1或2所述的SAW器件，其特征在于，在所述压电材料基板与所述硅晶片之间具有中间层。
5.根据权利要求4所述的SAW器件，其特征在于，所述中间层包含氧化硅膜、氮化硅膜、氮氧化硅(SiON)和非晶态硅中的任意者。
6.根据权利要求4所述的SAW器件，其特征在于，所述中间层为热氧化二氧化硅。
7.根据权利要求4所述的SAW器件，其特征在于，所述中间层是通过化学气相沉积(CVD)或物理气相沉积(PVD)形成的。
8.根据权利要求4所述的SAW器件，其特征在于，所述中间层是通过涂布有机硅系的油而形成的。
9.根据权利要求8所述的SAW器件，其特征在于，所述有机硅系的油含有全氢聚硅氮烷或甲基三甲氧基硅烷。
10.根据权利要求4所述的SAW器件，其特征在于，所述压电材料基板和所述硅晶片中的至少一个表面为非镜面，贴合前在该非镜面的表面上预先设置所述中间层。
11.根据权利要求1或2所述的SAW器件，其特征在于，贴合前，对所述压电材料基板和所述硅晶片中的一者或两者的表面进行活化处理。
12.根据权利要求11所述的SAW器件，其特征在于，所述表面活化处理使用真空离子束或等离子体活化法进行。
13.一种具有复合基板的SAW器件的制造方法，其包含下述工序：
准备压电材料基板的工序；
准备作为支撑基板的晶格间氧浓度为2～10ppma的硅(Si)晶片的工序；
将所述压电材料基板和所述硅晶片贴合的工序；和
在所述贴合工序后，对所述压电材料基板进行减薄的工序。
14.根据权利要求13所述的SAW器件的制造方法，其特征在于，所述压电材料基板为钽酸锂晶片(LT)基板或铌酸锂(LN)基板。
15.根据权利要求13或14所述的SAW器件的制造方法，其特征在于，所述硅晶片是由通过FZ法、MCZ法和CZ法中的任意方法制造的晶体切出的硅晶片。
16.根据权利要求13或14所述的SAW器件的制造方法，其特征在于，还具有下述工序：在所述贴合工序前，在所述压电材料基板和所述硅晶片中的任意一者或两者的表面上设置中间层的工序。
17.根据权利要求16所述的SAW器件的制造方法，其特征在于，所述中间层包含氧化硅膜、氮化硅膜、氮氧化硅(SiON)和非晶态硅中的任意者。
18.根据权利要求16所述的SAW器件的制造方法，其特征在于，在设置所述中间层的工序中，对所述硅晶片进行热氧化。
19.根据权利要求16所述的SAW器件的制造方法，其特征在于，在设置所述中间层的工序中，通过化学气相沉积(CVD)或物理气相沉积(PVD)形成所述中间层。
20.根据权利要求16所述的SAW器件的制造方法，其特征在于，在设置所述中间层的工序中，通过涂布有机硅系的油形成所述中间层。
21.根据权利要求20所述的SAW器件的制造方法，其特征在于，所述有机硅系的油含有全氢聚硅氮烷或甲基三甲氧基硅烷。
22.根据权利要求16所述的SAW器件的制造方法，其特征在于，所述压电材料基板和所述硅晶片中的至少一个表面为非镜面，贴合前在该非镜面的表面上预先设置所述中间层。
23.根据权利要求13或14所述的SAW器件的制造方法，其特征在于，还具备下述工序：在所述贴合工序前，对所述压电材料基板和所述硅晶片中的一者或两者实施表面活化处理的工序。
24.根据权利要求22所述的SAW器件的制造方法，其特征在于，所述表面活化处理使用真空离子束或等离子体活化法进行。
CN201780081147.XA 2017-01-18 2017-12-06 复合基板和复合基板的制造方法 Active CN110140192B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017006351A JP6696917B2 (ja) 2017-01-18 2017-01-18 複合基板の製造方法
JP2017-006351 2017-01-18
PCT/JP2017/043767 WO2018135163A1 (ja) 2017-01-18 2017-12-06 複合基板および複合基板の製造方法

Publications (2)

Publication Number Publication Date
CN110140192A CN110140192A (zh) 2019-08-16
CN110140192B true CN110140192B (zh) 2023-12-15

Family

ID=62908414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780081147.XA Active CN110140192B (zh) 2017-01-18 2017-12-06 复合基板和复合基板的制造方法

Country Status (7)

Country Link
US (2) US11804818B2 (zh)
EP (1) EP3573088A4 (zh)
JP (1) JP6696917B2 (zh)
KR (1) KR102578946B1 (zh)
CN (1) CN110140192B (zh)
TW (1) TWI829629B (zh)
WO (1) WO2018135163A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696917B2 (ja) * 2017-01-18 2020-05-20 信越化学工業株式会社 複合基板の製造方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
JP7050941B2 (ja) * 2018-08-07 2022-04-08 ジーナン ジンジョン エレクトロニクス カンパニー リミテッド マイクロメートルレベルの単結晶薄膜
JP2020036212A (ja) * 2018-08-30 2020-03-05 信越化学工業株式会社 複合基板および複合基板の製造方法
CN110581212B (zh) * 2019-09-20 2021-09-24 济南晶正电子科技有限公司 一种单晶单畴压电薄膜及其制备方法
JP7274442B2 (ja) * 2020-04-02 2023-05-16 信越化学工業株式会社 複合基板およびその製造方法
TW202144826A (zh) * 2020-05-20 2021-12-01 日商日本碍子股份有限公司 電光元件用複合基板
CN111786647B (zh) 2020-08-07 2021-06-15 展讯通信（上海）有限公司 晶圆级声表面波滤波器与封装方法
TWI806457B (zh) * 2022-03-01 2023-06-21 鴻創應用科技有限公司 複合基板及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246129A (ja) * 1996-03-05 1997-09-19 Sumitomo Sitix Corp 貼り合わせシリコンウエーハの製造方法
CN102582142A (zh) * 2010-12-22 2012-07-18 日本碍子株式会社 复合基板以及复合基板的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810695B2 (ja) * 1986-10-02 1996-01-31 ソニー株式会社 半導体基板の製法
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
JP2002184960A (ja) 2000-12-18 2002-06-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7105980B2 (en) 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP2004304622A (ja) 2003-03-31 2004-10-28 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP2006303940A (ja) * 2005-04-21 2006-11-02 Nec Tokin Corp 複合圧電基板及びその製造方法
JP4947316B2 (ja) * 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
JP5552889B2 (ja) 2010-05-10 2014-07-16 日立化成株式会社 プリント配線板用熱硬化性樹脂組成物並びにこれを用いたワニス、プリプレグ及び金属張積層板
JP5861771B2 (ja) 2012-03-26 2016-02-16 株式会社村田製作所 弾性波装置及びその製造方法
WO2016084526A1 (ja) * 2014-11-28 2016-06-02 株式会社村田製作所 弾性波装置
SG11201703377SA (en) * 2014-12-05 2017-05-30 Shinetsu Chemical Co Composite substrate manufacturing method and composite substrate
JP6696917B2 (ja) * 2017-01-18 2020-05-20 信越化学工業株式会社 複合基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246129A (ja) * 1996-03-05 1997-09-19 Sumitomo Sitix Corp 貼り合わせシリコンウエーハの製造方法
CN102582142A (zh) * 2010-12-22 2012-07-18 日本碍子株式会社 复合基板以及复合基板的制造方法

Also Published As

Publication number Publication date
JP6696917B2 (ja) 2020-05-20
JP2018117030A (ja) 2018-07-26
US20240022229A1 (en) 2024-01-18
WO2018135163A1 (ja) 2018-07-26
EP3573088A1 (en) 2019-11-27
EP3573088A4 (en) 2020-12-02
KR102578946B1 (ko) 2023-09-14
TW201832391A (zh) 2018-09-01
US20190386640A1 (en) 2019-12-19
KR20190100285A (ko) 2019-08-28
TWI829629B (zh) 2024-01-21
CN110140192A (zh) 2019-08-16
US11804818B2 (en) 2023-10-31

Similar Documents

Publication Publication Date Title
CN110140192B (zh) 复合基板和复合基板的制造方法
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
TWI758133B (zh) 製備多層結構的方法
US6946317B2 (en) Method of fabricating heteroepitaxial microstructures
TWI698907B (zh) 貼合式soi晶圓的製造方法
TWI693640B (zh) 使半導體表面平整之製造方法
US10910256B2 (en) Pseudo-substrate with improved efficiency of usage of single crystal material
US7605055B2 (en) Wafer with diamond layer
JP3176072B2 (ja) 半導体基板の形成方法
US20170025306A1 (en) Methods for preparing layered semiconductor structures and related bonded structures
JP2023504597A (ja) 複合基板のための高抵抗率ハンドル支持体を形成する方法
TW201347100A (zh) 製造絕緣體上矽之晶圓之方法
WO2015074479A1 (zh) 低翘曲度的半导体衬底及其制备方法
TWI770209B (zh) 用於準備半導體結構用支撐件之方法
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
KR20060074804A (ko) 내부 게터링된 이종에피택시얼 반도체 웨이퍼 및 그 제조방법
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
TWI750389B (zh) 絕緣體上半導體結構的製造方法
JP2020120128A (ja) 複合基板
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP7322371B2 (ja) 炭化珪素多結晶基板の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
TW202336817A (zh) 用於製備具電荷捕捉層之支撐底材之方法
TW202329362A (zh) 製造裝配有電荷捕捉層之載體基板之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant