JPH0810695B2 - 半導体基板の製法 - Google Patents
半導体基板の製法Info
- Publication number
- JPH0810695B2 JPH0810695B2 JP23537086A JP23537086A JPH0810695B2 JP H0810695 B2 JPH0810695 B2 JP H0810695B2 JP 23537086 A JP23537086 A JP 23537086A JP 23537086 A JP23537086 A JP 23537086A JP H0810695 B2 JPH0810695 B2 JP H0810695B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- crystal
- substrate
- oxygen concentration
- specific resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置、例えば放射線検出装置、光検出
装置、高耐圧半導体装置等のうち特に比較的低温の熱処
理工程のみで製造が可能な半導体装置を製造する場合に
用いられて好適なｎ型高比抵抗の半導体基板の製法に関
わる。
装置、高耐圧半導体装置等のうち特に比較的低温の熱処
理工程のみで製造が可能な半導体装置を製造する場合に
用いられて好適なｎ型高比抵抗の半導体基板の製法に関
わる。
本発明は比抵抗が1000Ω・cm以上で酸素濃度が２×10
17〜１×1018cm-3のｐ型半導体に400℃〜500℃の熱処理
を行って当初のｐ型半導体中に含有する酸素濃度をサー
マルドナー化して、このドナーによってｐ型半導体中の
ｐ型不純物を打ち消してｎ型化し、ｎ型高比抵抗の基板
を確実に形成するようにする。
17〜１×1018cm-3のｐ型半導体に400℃〜500℃の熱処理
を行って当初のｐ型半導体中に含有する酸素濃度をサー
マルドナー化して、このドナーによってｐ型半導体中の
ｐ型不純物を打ち消してｎ型化し、ｎ型高比抵抗の基板
を確実に形成するようにする。
例えば放射線検出装置、光検出装置、高耐圧半導体装
置等の半導体装置においてｎ型の高比抵抗シリコン基板
を用い、これに低温処理のみで目的とする半導体装置を
作製する場合がある。
置等の半導体装置においてｎ型の高比抵抗シリコン基板
を用い、これに低温処理のみで目的とする半導体装置を
作製する場合がある。
この種のシリコン半導体基板を作製する方法として
は、例えばフローティングゾーン法（FZ法）によって育
成した結晶体からシリコン基板を切り出すという方法が
採られている。ところが、最近特に上述した半導体装置
等においての性能向上、コストの低廉化等の目的をもっ
て大口径シリコン基板、これに伴って大口径シリコン結
晶体の育成が要求されている。ところが、FZ法では直径
150mm以上の結晶体の作製は困難であり、さらにその直
径が大きくなるにつれ不純物のとり込みが大となって高
比抵抗の結晶体が得にくいという問題があり、これが為
その価格、収率、品質等の点において問題があり、上述
の各種半導体装置の開発、普及に支障を来す傾向にあ
る。また、FZ法によって得た結晶は、酸素の含有量が１
×1017cm-3以下という低濃度であるために、結晶が受け
る熱ストレスに弱く結晶欠陥がむしろ発生し易く、これ
より切り出したシリコン基板を用いて上述の各種半導体
装置を形成した場合、特性劣化が生じるなどの問題があ
る。これらの問題はその育成結晶の直径が大きくなるに
つれてより顕著になり、この点からも上述の半導体装置
の開発、普及が阻害されている。
は、例えばフローティングゾーン法（FZ法）によって育
成した結晶体からシリコン基板を切り出すという方法が
採られている。ところが、最近特に上述した半導体装置
等においての性能向上、コストの低廉化等の目的をもっ
て大口径シリコン基板、これに伴って大口径シリコン結
晶体の育成が要求されている。ところが、FZ法では直径
150mm以上の結晶体の作製は困難であり、さらにその直
径が大きくなるにつれ不純物のとり込みが大となって高
比抵抗の結晶体が得にくいという問題があり、これが為
その価格、収率、品質等の点において問題があり、上述
の各種半導体装置の開発、普及に支障を来す傾向にあ
る。また、FZ法によって得た結晶は、酸素の含有量が１
×1017cm-3以下という低濃度であるために、結晶が受け
る熱ストレスに弱く結晶欠陥がむしろ発生し易く、これ
より切り出したシリコン基板を用いて上述の各種半導体
装置を形成した場合、特性劣化が生じるなどの問題があ
る。これらの問題はその育成結晶の直径が大きくなるに
つれてより顕著になり、この点からも上述の半導体装置
の開発、普及が阻害されている。
一方、チョクラルスキー法（CZ法）によって結晶育成
を行う場合、一般にこれに用いられる原料融液が収容さ
れるるつぼからの酸素の取り込みが大で、育成された結
晶中の酸素濃度は例えば１×1018cm-3以上にも及び、こ
の酸素により生ずるサーマルドナーの濃度が高くなり過
ぎるとか、その結晶成長時に同様にるつぼからの取り入
れ等によって混入する例えばボロンＢ等の電気的活性不
純物が多いなどから、目的とする高比抵抗結晶体を安
定、確実に得にくいという問題がある。
を行う場合、一般にこれに用いられる原料融液が収容さ
れるるつぼからの酸素の取り込みが大で、育成された結
晶中の酸素濃度は例えば１×1018cm-3以上にも及び、こ
の酸素により生ずるサーマルドナーの濃度が高くなり過
ぎるとか、その結晶成長時に同様にるつぼからの取り入
れ等によって混入する例えばボロンＢ等の電気的活性不
純物が多いなどから、目的とする高比抵抗結晶体を安
定、確実に得にくいという問題がある。
これに比し、磁場印加のもとでCZ法により結晶育成を
行ういわゆるMCZ法では、大口径の結晶を育成すること
ができると共に、例えば特公昭58−50951号公報等にも
その開示があるように、導電性を有する結晶育成原料融
液に磁場印加がなされることによって磁気流体効果によ
る見かけ上の粘性が高められ融液の対流が減じられるこ
とにより、結晶性の向上と共に、例えば酸素濃度を充分
低めることができ、更に必要に応じて例えばその引き上
げ結晶体と原料融液るつぼとの相対的回転数の選定によ
って育成結晶中の酸素濃度を高めることもでき、つまり
はその濃度を広範囲に渡って確実に制御選定できるもの
である。
行ういわゆるMCZ法では、大口径の結晶を育成すること
ができると共に、例えば特公昭58−50951号公報等にも
その開示があるように、導電性を有する結晶育成原料融
液に磁場印加がなされることによって磁気流体効果によ
る見かけ上の粘性が高められ融液の対流が減じられるこ
とにより、結晶性の向上と共に、例えば酸素濃度を充分
低めることができ、更に必要に応じて例えばその引き上
げ結晶体と原料融液るつぼとの相対的回転数の選定によ
って育成結晶中の酸素濃度を高めることもでき、つまり
はその濃度を広範囲に渡って確実に制御選定できるもの
である。
しかしながらいずれの場合においても、酸素濃度が余
り低い場合には結晶性に問題が生じ、高い場合にはサー
マルドナーの発生による高比抵抗化の阻害の問題が生じ
る。
り低い場合には結晶性に問題が生じ、高い場合にはサー
マルドナーの発生による高比抵抗化の阻害の問題が生じ
る。
本発明は上述した諸問題の解決をはかることができ、
安定してｎ型の高比抵抗半導体基板を確実に製造するこ
とができるようにした半導体基板の製法を提供するもの
である。
安定してｎ型の高比抵抗半導体基板を確実に製造するこ
とができるようにした半導体基板の製法を提供するもの
である。
本発明は比抵抗が1000Ω・cm以上で酸素濃度が２×10
17〜１×1018cm-3のｐ型基板（以下これを出発基板とい
う）を用意し、これに対して400℃〜500℃の熱処理を行
って前述したｐ型出発基板中の酸素濃度をサーマルドナ
ー化して基板中のｐ型不純物をサーマルドナーによって
打ち消してさらにこのサーマルドナーによってｎ型に変
換してｎ型の高比抵抗基板を得る。
17〜１×1018cm-3のｐ型基板（以下これを出発基板とい
う）を用意し、これに対して400℃〜500℃の熱処理を行
って前述したｐ型出発基板中の酸素濃度をサーマルドナ
ー化して基板中のｐ型不純物をサーマルドナーによって
打ち消してさらにこのサーマルドナーによってｎ型に変
換してｎ型の高比抵抗基板を得る。
尚、本発明製法におけるｐ型出発基板は、MCZ法によ
って得たｐ型の結晶体から切り出して得ることができる
ものであり、このMCZ法によれば、前述したようにその
酸素濃度の制御を正確に行うことができる。
って得たｐ型の結晶体から切り出して得ることができる
ものであり、このMCZ法によれば、前述したようにその
酸素濃度の制御を正確に行うことができる。
上述の本発明製法によれば、ｐ型出発基板の濃度を２
×1017cm-3以上に選定したこと、すなわちこのｐ型基板
を得るための例えばMCZ法によって育成した結晶中の酸
素濃度を２×1017cm-3以上としたことによって熱ストレ
スしたがって結晶欠陥の発生を効果的に抑制することが
できるにも拘わらず、出発基板を予め比抵抗1000Ω・cm
以上での高比抵抗のｐ型基板としたことによって、酸素
により発生させたサーマルドナーによってそのアクセプ
タを打ち消してその導電型を高比抵抗のｎ型に反転する
ので基板中の酸素濃度は２×1017cm-3以上の比較的高い
濃度、したがって結晶性にすぐれ、安定した優れた特性
を有する目的とする半導体装置例えば放射線検出装置、
光検出装置、高耐圧半導体装置を製造するための基板を
作製することができる。
×1017cm-3以上に選定したこと、すなわちこのｐ型基板
を得るための例えばMCZ法によって育成した結晶中の酸
素濃度を２×1017cm-3以上としたことによって熱ストレ
スしたがって結晶欠陥の発生を効果的に抑制することが
できるにも拘わらず、出発基板を予め比抵抗1000Ω・cm
以上での高比抵抗のｐ型基板としたことによって、酸素
により発生させたサーマルドナーによってそのアクセプ
タを打ち消してその導電型を高比抵抗のｎ型に反転する
ので基板中の酸素濃度は２×1017cm-3以上の比較的高い
濃度、したがって結晶性にすぐれ、安定した優れた特性
を有する目的とする半導体装置例えば放射線検出装置、
光検出装置、高耐圧半導体装置を製造するための基板を
作製することができる。
MCZ法によってｐ型の1500Ω・cmのシリコン単結晶体
を作製し、これより切り出したシリコン半導体基板を用
意し、450℃の熱処理を行って5000Ω・cmの比抵抗のｎ
型基板を作製した。
を作製し、これより切り出したシリコン半導体基板を用
意し、450℃の熱処理を行って5000Ω・cmの比抵抗のｎ
型基板を作製した。
この場合、その出発基板すなわち初期のｐ型1500Ω・
cmのシリコン基板におけるアクセプタ濃度はほぼ９×10
12cm-3であり、最終的にｎ型に変換された5000Ω・cmの
ｎ型基板におけるドナー濃度はほぼ８×1011cm-3であ
る。つまり、この場合アクセプタ濃度に等しいドナー濃
度及び5000Ω・cmに相当するドナー濃度が酸素によるサ
ーマルドナーによって供給するものであることからその
サーマルドナーとしては、９×1012（cm-3）＋８×1011
（cm-3）＝9.8×1012（cm-3）あればよいことになる。
cmのシリコン基板におけるアクセプタ濃度はほぼ９×10
12cm-3であり、最終的にｎ型に変換された5000Ω・cmの
ｎ型基板におけるドナー濃度はほぼ８×1011cm-3であ
る。つまり、この場合アクセプタ濃度に等しいドナー濃
度及び5000Ω・cmに相当するドナー濃度が酸素によるサ
ーマルドナーによって供給するものであることからその
サーマルドナーとしては、９×1012（cm-3）＋８×1011
（cm-3）＝9.8×1012（cm-3）あればよいことになる。
一方、第１図は450℃の熱処理を行った場合の結晶中
の酸素濃度とサーマルドナー濃度の関係の測定結果を示
したもので、同図において（１），（２）及び（３）は
夫々この熱処理を夫々１時間、16時間及び100時間行っ
た結果を示す。この第１図によれば、450℃の熱処理に
よる場合、上述した9.8×1012cm-3のサーマルドナーを
得るには、当初7.5×1017cm-3の酸素濃度の場合は曲線
（１）から１時間の熱処理を、また5.4×1017cm-3の場
合は曲線（２）から16時間の熱処理を、また3.5×1017c
m-3の場合には100時間の熱処理をすれば9.8×1018cm-3
のサーマルドナーが発生し、上述した5000Ω・cmの高比
抵抗のｎ型領域が形成されることになる。
の酸素濃度とサーマルドナー濃度の関係の測定結果を示
したもので、同図において（１），（２）及び（３）は
夫々この熱処理を夫々１時間、16時間及び100時間行っ
た結果を示す。この第１図によれば、450℃の熱処理に
よる場合、上述した9.8×1012cm-3のサーマルドナーを
得るには、当初7.5×1017cm-3の酸素濃度の場合は曲線
（１）から１時間の熱処理を、また5.4×1017cm-3の場
合は曲線（２）から16時間の熱処理を、また3.5×1017c
m-3の場合には100時間の熱処理をすれば9.8×1018cm-3
のサーマルドナーが発生し、上述した5000Ω・cmの高比
抵抗のｎ型領域が形成されることになる。
そして、酸素濃度が高くなるにつれ、サーマルドナー
の発生量が多くなるため所定量のサーマルドナーを得る
には熱処理時間を短くするということになるが、あまり
短い熱処理時間ではサーマルドナーの発生量の制御が困
難になる。しかしながら、ある程度の時間の選択は可能
であり、例えばそのためには熱処理温度を強めて例えば
400℃とすればサーマルドナーの発生速度が450℃の場合
の数分の１に低下することからその分、熱処理時間を長
くすることができる。
の発生量が多くなるため所定量のサーマルドナーを得る
には熱処理時間を短くするということになるが、あまり
短い熱処理時間ではサーマルドナーの発生量の制御が困
難になる。しかしながら、ある程度の時間の選択は可能
であり、例えばそのためには熱処理温度を強めて例えば
400℃とすればサーマルドナーの発生速度が450℃の場合
の数分の１に低下することからその分、熱処理時間を長
くすることができる。
これらのことから出発基板、すなわち結晶中の酸素濃
度は１×1018cm-3以下であることが望まれることを確認
した。
度は１×1018cm-3以下であることが望まれることを確認
した。
また、第２図は前述した9.8×1012cm-3のサーマルド
ナーの発生に必要な熱処理時間と酸素濃度を示したもの
で、横軸は時間ｔの平方根として示してある。この測定
結果によると酸素濃度が１×1018cm-3に近ずくと、必要
な熱処理時間が短くなるが、その450℃の熱処理すなわ
ちアニールの温度を400℃程度あるいは後述するところ
からわかるように500℃近くに選定してサーマルドナー
の発生速度を遅くする方法を講ずることによって１×10
18cm-3まで酸素濃度を高めても高比抵抗のｎ型の領域の
形成が可能であることを確めた。
ナーの発生に必要な熱処理時間と酸素濃度を示したもの
で、横軸は時間ｔの平方根として示してある。この測定
結果によると酸素濃度が１×1018cm-3に近ずくと、必要
な熱処理時間が短くなるが、その450℃の熱処理すなわ
ちアニールの温度を400℃程度あるいは後述するところ
からわかるように500℃近くに選定してサーマルドナー
の発生速度を遅くする方法を講ずることによって１×10
18cm-3まで酸素濃度を高めても高比抵抗のｎ型の領域の
形成が可能であることを確めた。
第３図はすでに報告されているサーマルドナーの発生
状況を示す。すなわち、曲線（31）は酸素濃度が16×10
17cm-3のCZ法によって得たｐ型のSi結晶、（32）は酸素
濃度が４×1017cm-3のMCZ法によって得たｐ型のSi結晶
を夫々450℃で熱処理したときの熱処理時間に対する比
抵抗の測定結果を示したものである（フォース インタ
ーナショナル シンポジウム オン シリコン マテリ
アルズ サイエンス アンド テクノロジー（Fourth I
nternational Symposium on Silicon Materials Scienc
e and Technology）1981,5月pp90−100参照）。これに
よれば酸素濃度が16×1017cm-3では、比抵抗が低く約10
Ω・cmのｐ型の結晶でもこれを450℃で熱処理すると約
１時間の熱処理でｎ型に変換するが、酸素濃度が４×10
17cm-3の場合、比抵抗が低い13Ω・cmのｐ型の結晶は20
0時間以上の熱処理でもｐ型のままであり、比抵抗の変
化も見られない。このように酸素濃度が高いとサーマル
ドナーの発生が多くｐ型からｎ型に変換することができ
るものの、比抵抗が10Ω・cmのものを比抵抗が数千Ω・
cmという高比抵抗のｎ型にすることは困難である。それ
はｐ型10Ω・cm比抵抗のアクセプタ濃度は約1.4×1015c
m-3であり、これを打ち消して5000Ω・cmのｎ型にする
には1.4×1015（cm-3）＋８×1011（cm-3）のサーマル
ドナーが必要である。しかし、制御すべき８×1011cm-3
は全体のサーマルドナーに比べて僅か0.06％であること
からその制御はほとんどできない。これに比し、前述し
た実施例では｛（８×1011）／（９×1012＋８×1
011）｝×100＝8.2％であるのでその制御が容易であ
る。
状況を示す。すなわち、曲線（31）は酸素濃度が16×10
17cm-3のCZ法によって得たｐ型のSi結晶、（32）は酸素
濃度が４×1017cm-3のMCZ法によって得たｐ型のSi結晶
を夫々450℃で熱処理したときの熱処理時間に対する比
抵抗の測定結果を示したものである（フォース インタ
ーナショナル シンポジウム オン シリコン マテリ
アルズ サイエンス アンド テクノロジー（Fourth I
nternational Symposium on Silicon Materials Scienc
e and Technology）1981,5月pp90−100参照）。これに
よれば酸素濃度が16×1017cm-3では、比抵抗が低く約10
Ω・cmのｐ型の結晶でもこれを450℃で熱処理すると約
１時間の熱処理でｎ型に変換するが、酸素濃度が４×10
17cm-3の場合、比抵抗が低い13Ω・cmのｐ型の結晶は20
0時間以上の熱処理でもｐ型のままであり、比抵抗の変
化も見られない。このように酸素濃度が高いとサーマル
ドナーの発生が多くｐ型からｎ型に変換することができ
るものの、比抵抗が10Ω・cmのものを比抵抗が数千Ω・
cmという高比抵抗のｎ型にすることは困難である。それ
はｐ型10Ω・cm比抵抗のアクセプタ濃度は約1.4×1015c
m-3であり、これを打ち消して5000Ω・cmのｎ型にする
には1.4×1015（cm-3）＋８×1011（cm-3）のサーマル
ドナーが必要である。しかし、制御すべき８×1011cm-3
は全体のサーマルドナーに比べて僅か0.06％であること
からその制御はほとんどできない。これに比し、前述し
た実施例では｛（８×1011）／（９×1012＋８×1
011）｝×100＝8.2％であるのでその制御が容易であ
る。
さらに、ｐ型の比抵抗10Ω・cmでは、その比抵抗自身
の基板内の変化も数％であるため、さらに制御が困難と
なる。このことから高比抵抗のｎ型基板をサーマルドナ
ーの発生を利用して得るには、比抵抗が高いｐ型の結晶
により作製することが望ましく、結晶育成をMCZ法によ
って構成した場合において実用上の限界等を考慮して10
00Ω・cm以上が望ましいことを確認した。
の基板内の変化も数％であるため、さらに制御が困難と
なる。このことから高比抵抗のｎ型基板をサーマルドナ
ーの発生を利用して得るには、比抵抗が高いｐ型の結晶
により作製することが望ましく、結晶育成をMCZ法によ
って構成した場合において実用上の限界等を考慮して10
00Ω・cm以上が望ましいことを確認した。
上述したように本発明製法によれば予め積極的に酸素
を所定量含有した基板の用意すなわち結晶成長を行わし
めることによって熱ストレスの発生を抑制でき、しかも
この酸素をサーマルドナーに活性化したこれによって基
板中に含ましめたアクセプタを実質的に打ち消して上ｎ
型に転じて目的とする高比抵抗のｎ型基板を得るように
したので例えばMCZ法による結晶育成の適用によって大
口径の基板を用い得ること、また熱ストレスの減少によ
る結晶欠陥密度の低減化、さらに低比抵抗のｎ型領域を
確実に形成できること等が相俟って例えば放射線検出装
置、あるいは光検出装置等に適用する基板として用いて
高感度で安定した特性を有する各種装置を歩留り良く、
低いコストをもって製造することができる。
を所定量含有した基板の用意すなわち結晶成長を行わし
めることによって熱ストレスの発生を抑制でき、しかも
この酸素をサーマルドナーに活性化したこれによって基
板中に含ましめたアクセプタを実質的に打ち消して上ｎ
型に転じて目的とする高比抵抗のｎ型基板を得るように
したので例えばMCZ法による結晶育成の適用によって大
口径の基板を用い得ること、また熱ストレスの減少によ
る結晶欠陥密度の低減化、さらに低比抵抗のｎ型領域を
確実に形成できること等が相俟って例えば放射線検出装
置、あるいは光検出装置等に適用する基板として用いて
高感度で安定した特性を有する各種装置を歩留り良く、
低いコストをもって製造することができる。
第１図は450℃の熱処理によるサーマルドナーの発生量
を示す曲線図、第２図は450℃熱処理で9.8×1012cm-3の
サーマルドナーを発生させるに必要な時間と酸素濃度と
の関係の測定結果を示す曲線図、第３図は450℃におけ
る熱処理時間と抵抗率の各酸素濃度との関係を示す曲線
図である。
を示す曲線図、第２図は450℃熱処理で9.8×1012cm-3の
サーマルドナーを発生させるに必要な時間と酸素濃度と
の関係の測定結果を示す曲線図、第３図は450℃におけ
る熱処理時間と抵抗率の各酸素濃度との関係を示す曲線
図である。
Claims (1)
- 【請求項１】比抵抗が1000Ω・cm以上で酸素濃度が２×
1017〜１×1018cm-3のｐ型半導体に、400℃〜500℃の熱
処理を行ってｎ型の高比抵抗半導体基板を得ることを特
徴とする半導体基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23537086A JPH0810695B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23537086A JPH0810695B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390141A JPS6390141A (ja) | 1988-04-21 |
| JPH0810695B2 true JPH0810695B2 (ja) | 1996-01-31 |
Family
ID=16985079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23537086A Expired - Fee Related JPH0810695B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810695B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016500641A (ja) * | 2012-10-23 | 2016-01-14 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ | 一様な抵抗を有するドーピングされたシリコンインゴットを形成する方法 |
| EP3573088A4 (en) * | 2017-01-18 | 2020-12-02 | Shin-Etsu Chemical Co., Ltd. | COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING THE COMPOSITE SUBSTRATE |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1087041B1 (en) | 1999-03-16 | 2009-01-07 | Shin-Etsu Handotai Co., Ltd | Production method for silicon wafer and silicon wafer |
| JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
| JP4605876B2 (ja) | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
| JP2008545605A (ja) | 2005-05-19 | 2008-12-18 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 高抵抗率シリコン構造体およびその製造方法 |
| FR2974180B1 (fr) * | 2011-04-15 | 2013-04-26 | Commissariat Energie Atomique | Procede de determination de la concentration en oxygene interstitiel. |
-
1986
- 1986-10-02 JP JP23537086A patent/JPH0810695B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016500641A (ja) * | 2012-10-23 | 2016-01-14 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブＣｏｍｍｉｓｓａｒｉａｔ Ａｌ’Ｅｎｅｒｇｉｅ Ａｔｏｍｉｑｕｅ Ｅｔ Ａｕｘ Ｅｎｅｒｇｉｅｓａｌｔｅｒｎａｔｉｖｅｓ | 一様な抵抗を有するドーピングされたシリコンインゴットを形成する方法 |
| EP3573088A4 (en) * | 2017-01-18 | 2020-12-02 | Shin-Etsu Chemical Co., Ltd. | COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING THE COMPOSITE SUBSTRATE |
| US11804818B2 (en) | 2017-01-18 | 2023-10-31 | Shin-Etsu Chemical Co., Ltd. | Method of manufacturing composite substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390141A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4463957B2 (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JPH11349393A (ja) | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 | |
| JPH10152395A (ja) | シリコン単結晶の製造方法 | |
| JP3552278B2 (ja) | シリコン単結晶の製造方法 | |
| JP2002226295A (ja) | チョクラルスキー法によるシリコン単結晶製造工程の管理方法及びチョクラルスキー法による高抵抗シリコン単結晶の製造方法並びにシリコン単結晶 | |
| JPH0810695B2 (ja) | 半導体基板の製法 | |
| WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
| US5385115A (en) | Semiconductor wafer heat treatment method | |
| US5419786A (en) | Semiconductor substrate for bipolar element | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP2003002786A (ja) | シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法 | |
| JP2005206391A (ja) | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 | |
| JPH11130592A (ja) | シリコン単結晶の製造方法 | |
| JP5817542B2 (ja) | シリコン基板の製造方法 | |
| JPH1192283A (ja) | シリコンウエハ及びその製造方法 | |
| JP3412531B2 (ja) | リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| JPH0810694B2 (ja) | 半導体装置の製法 | |
| JP2000072595A (ja) | ボロンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| JP3433678B2 (ja) | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 | |
| JP2001237247A (ja) | エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ | |
| JP2779556B2 (ja) | エピタキシャル基板およびその製造方法 | |
| JP4755740B2 (ja) | シリコン単結晶の育成方法 | |
| JPH02229796A (ja) | ｐ型低転位密度ＩｎＰ単結晶基板材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |