JPS6390141A - 半導体基板の製法 - Google Patents
半導体基板の製法Info
- Publication number
- JPS6390141A JPS6390141A JP23537086A JP23537086A JPS6390141A JP S6390141 A JPS6390141 A JP S6390141A JP 23537086 A JP23537086 A JP 23537086A JP 23537086 A JP23537086 A JP 23537086A JP S6390141 A JPS6390141 A JP S6390141A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- concentration
- resistivity
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000013078 crystal Substances 0.000 abstract description 33
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000000370 acceptor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、例えば放射線検出装置、光検出装
置、高耐圧半導体装置等のうち特に比較的低温の熱処理
工程のみで製造が可能な半導体装置を製造する場合に用
いられて好適なｎ型高比抵抗の半導体基板の製法に関わ
る。
置、高耐圧半導体装置等のうち特に比較的低温の熱処理
工程のみで製造が可能な半導体装置を製造する場合に用
いられて好適なｎ型高比抵抗の半導体基板の製法に関わ
る。
本発明は比抵抗が１０００Ω・ｃｍ以上で酸素濃度が２
Ｘ １０１７〜ｌ ｘ ＩＱ” （−ｐ−３のｐ型半
導体に４００℃〜５００℃の熱処理を行って当初のｐ型
半導体中に含有する酸素濃度をサーマルドナー化して、
このドナーによってｐ型半導体中のｐ型不純物を打ち消
してｎ型化し、ｎ型高比抵抗の基板を確実に形成するよ
うにする。
Ｘ １０１７〜ｌ ｘ ＩＱ” （−ｐ−３のｐ型半
導体に４００℃〜５００℃の熱処理を行って当初のｐ型
半導体中に含有する酸素濃度をサーマルドナー化して、
このドナーによってｐ型半導体中のｐ型不純物を打ち消
してｎ型化し、ｎ型高比抵抗の基板を確実に形成するよ
うにする。
例えば放射線検出装置、光検出装置、高耐圧半導体装置
等の半導体装置においてｎ型の高比抵抗シリコン基板を
用い、これに低温処理のみで目的とする半導体装置を作
製する場合がある。
等の半導体装置においてｎ型の高比抵抗シリコン基板を
用い、これに低温処理のみで目的とする半導体装置を作
製する場合がある。
この種のシリコン半導体基板を作製する方法としては、
例えばフローティングゾーン法ＣＦＺ法）によって育成
した結晶体からシリコン基板を切り出すという方法が採
られている。ところが、最近特に上述した半導体装置等
においての性能向上、コストの低廉化等の目的をもって
大口径シリコン基板、これに伴って大口径シリコン結晶
体の育成が要求されている。ところが、ＦＺ法では直径
１５０ｍｍ以上の結晶体の作製は困難であり、さらにそ
の直径が大きくなるにつれ不純物のとり込みが大となっ
て高比抵抗の結晶体が得にくいという問題があり、これ
が為その価格、収率、品質等の点において問題があり、
上述の各種半導体装置の開発、普及に支障を来す傾向に
ある。また、ＦＺ法によって得た結晶は、酸素の含有量
がＩ Ｘ １０１７ｃｍ−３以下という低濃度であるた
めに、結晶が受ける熱ストレスに弱く結晶欠陥がむしろ
発生し易く、これより切り出したシリコン基板を用いて
上述の各種半導体装置を形成した場合、特性劣化が生じ
るなどの問題がある。これらの問題はその育成結晶の直
径が大きくなるにつれてより顕著になり、この点からも
上述の半導体装置の開発、普及が阻害されている。
例えばフローティングゾーン法ＣＦＺ法）によって育成
した結晶体からシリコン基板を切り出すという方法が採
られている。ところが、最近特に上述した半導体装置等
においての性能向上、コストの低廉化等の目的をもって
大口径シリコン基板、これに伴って大口径シリコン結晶
体の育成が要求されている。ところが、ＦＺ法では直径
１５０ｍｍ以上の結晶体の作製は困難であり、さらにそ
の直径が大きくなるにつれ不純物のとり込みが大となっ
て高比抵抗の結晶体が得にくいという問題があり、これ
が為その価格、収率、品質等の点において問題があり、
上述の各種半導体装置の開発、普及に支障を来す傾向に
ある。また、ＦＺ法によって得た結晶は、酸素の含有量
がＩ Ｘ １０１７ｃｍ−３以下という低濃度であるた
めに、結晶が受ける熱ストレスに弱く結晶欠陥がむしろ
発生し易く、これより切り出したシリコン基板を用いて
上述の各種半導体装置を形成した場合、特性劣化が生じ
るなどの問題がある。これらの問題はその育成結晶の直
径が大きくなるにつれてより顕著になり、この点からも
上述の半導体装置の開発、普及が阻害されている。
一方、チョクラルスキー法（ＣＺ法）によって結晶育成
を行う場合、一般にこれに用いられる原料融液が収容さ
れるるつぼからの酸素の取り込みが大で、育成された結
晶中の酸素濃度は例えばＩＸ １０” ｃｎ＋−３以上
にも及び、この酸素により生ずるサーマルドナーの濃度
が高くなり過ぎるとか、その結晶成長時に同様にるつぼ
からの取り入れ等によって混入する例えばボロンＢ等の
電気的活性不純物が多いなどから、目的とする高比抵抗
結晶体を安定、確実に得にくいという問題がある。
を行う場合、一般にこれに用いられる原料融液が収容さ
れるるつぼからの酸素の取り込みが大で、育成された結
晶中の酸素濃度は例えばＩＸ １０” ｃｎ＋−３以上
にも及び、この酸素により生ずるサーマルドナーの濃度
が高くなり過ぎるとか、その結晶成長時に同様にるつぼ
からの取り入れ等によって混入する例えばボロンＢ等の
電気的活性不純物が多いなどから、目的とする高比抵抗
結晶体を安定、確実に得にくいという問題がある。
これに比し、磁場印加のもとてＣＺ法により結晶育成を
行ういわゆるＭＣＺ法では、大口径の結晶を育成するこ
とができると共に、例えば特公昭５８−５０９５１号公
報等にもその開示があるように、導電性を有する結晶育
成原料融液に磁場印加がなされることによって磁気流体
効果による見かけ上の粘性が高められ融液の対流が減じ
られることにより、結晶性の向上と共に、例えば酸素濃
度を充分低めることができ、更に必要に応じて例えばそ
の引き上げ結晶体と原料融液るっぽとの相対的回転数の
選定によって育成結晶中の酸素濃度を高めることもでき
、つまりはその濃度を広範囲に渡って確実に制御選定で
きるものである。
行ういわゆるＭＣＺ法では、大口径の結晶を育成するこ
とができると共に、例えば特公昭５８−５０９５１号公
報等にもその開示があるように、導電性を有する結晶育
成原料融液に磁場印加がなされることによって磁気流体
効果による見かけ上の粘性が高められ融液の対流が減じ
られることにより、結晶性の向上と共に、例えば酸素濃
度を充分低めることができ、更に必要に応じて例えばそ
の引き上げ結晶体と原料融液るっぽとの相対的回転数の
選定によって育成結晶中の酸素濃度を高めることもでき
、つまりはその濃度を広範囲に渡って確実に制御選定で
きるものである。
しかしながらいずれの場合においても、酸素濃度が余り
低い場合には結晶性に問題が生じ、高い場合にはサーマ
ルドナーの発生による高比抵抗化の阻害の問題が生じる
。
低い場合には結晶性に問題が生じ、高い場合にはサーマ
ルドナーの発生による高比抵抗化の阻害の問題が生じる
。
本発明は上述した諸問題の解決をはかることができ、安
定してｎ型の高比抵抗半導体基板を確実に製造すること
ができるようにした半導体基板の製法を提供するもので
ある。
定してｎ型の高比抵抗半導体基板を確実に製造すること
ができるようにした半導体基板の製法を提供するもので
ある。
本発明は比抵抗が１０００Ω・ｃｍ以上で酸素濃度が２
Ｘ １０” 〜Ｉ Ｘ １０” ｃｍ−’のｐ型基板
（以下これを出発基板という）を用意し、これに対して
４００ ”Ｃ〜５００°Ｃの熱処理を行って前述したｐ
型出発基板中の酸素濃度をサーマルドナー化してこの基
板中のｐ型不純物をサーマルドナーによって打ち消して
さらにこのサーマルドナーによってｎ型に変換してｎ型
の高比抵抗基板を得る。
Ｘ １０” 〜Ｉ Ｘ １０” ｃｍ−’のｐ型基板
（以下これを出発基板という）を用意し、これに対して
４００ ”Ｃ〜５００°Ｃの熱処理を行って前述したｐ
型出発基板中の酸素濃度をサーマルドナー化してこの基
板中のｐ型不純物をサーマルドナーによって打ち消して
さらにこのサーマルドナーによってｎ型に変換してｎ型
の高比抵抗基板を得る。
尚、本発明製法におけるｐ型出全基板は、ＭＣＺ法によ
って得たｐ型の結晶体から切り出して得ることができる
ものであり、このＭＣＺ法によれば、前述したようにそ
の酸素濃度の制御を正値に行うことができる。
って得たｐ型の結晶体から切り出して得ることができる
ものであり、このＭＣＺ法によれば、前述したようにそ
の酸素濃度の制御を正値に行うことができる。
上述の本発明製法によれば、ｐ型出全基板の濃度を２
Ｘ １０１７ｃｍ−３以上に選定したこと、すなわちこ
のｐ型基板を得るための例えばＭＣＺ法によって育成し
た結晶中の酸素濃度を２ Ｘ １０１７ｃｍ”以上とし
たことによって熱ストレスしたがって結晶欠陥の発生を
効果的に抑制することができるにも拘わらず、出発基板
を予め比抵抗１０００Ω・ｃｍ以上での高比抵抗のｐ型
基板としたことによって、酸素により発生させたサーマ
ルドナーによってそのアクセプタを打ち消してその導電
型を高比抵抗のｎ型に反転するので基板中の酸素濃度は
２ Ｘ １０１１０ｌ７’以上の比較的高い濃度、した
がって結晶性にすぐれ、安定した優れた特性を有する目
的とする半導体基板例えば放射線検出装置、光検出装置
、高耐圧半導体装置を製造するための基板を作製するこ
とができる。
Ｘ １０１７ｃｍ−３以上に選定したこと、すなわちこ
のｐ型基板を得るための例えばＭＣＺ法によって育成し
た結晶中の酸素濃度を２ Ｘ １０１７ｃｍ”以上とし
たことによって熱ストレスしたがって結晶欠陥の発生を
効果的に抑制することができるにも拘わらず、出発基板
を予め比抵抗１０００Ω・ｃｍ以上での高比抵抗のｐ型
基板としたことによって、酸素により発生させたサーマ
ルドナーによってそのアクセプタを打ち消してその導電
型を高比抵抗のｎ型に反転するので基板中の酸素濃度は
２ Ｘ １０１１０ｌ７’以上の比較的高い濃度、した
がって結晶性にすぐれ、安定した優れた特性を有する目
的とする半導体基板例えば放射線検出装置、光検出装置
、高耐圧半導体装置を製造するための基板を作製するこ
とができる。
ＭＣＺ法によってｐ型の１５００Ω・ｃｍのシリコン単
結晶体を作製し、これより切り出したシリコン半導体基
板を用意し、４５０℃の熱処理を行って５０００Ω・ｃ
ｍの比抵抗のｎ型基板を作製した。
結晶体を作製し、これより切り出したシリコン半導体基
板を用意し、４５０℃の熱処理を行って５０００Ω・ｃ
ｍの比抵抗のｎ型基板を作製した。
この場合、その出発基板すなわち初期のｐ型１５００Ω
・ｃｍのシリコン基板におけるアクセプタ濃度はほぼ９
Ｘ １０１１０ｌ２’であり、最終的にｎ型に変換さ
れた５０００Ω・ｃｍのｎ型基板におけるドナー濃度は
ほぼ８ Ｘ １０” ｃｍ−３である。つまり、この場
合アクセプタ濃度に等しいドナー濃度及び５０００Ω・
ｃｍに相当するドナー濃度が酸素によるサーマルドナー
によって供給するものであることからそのサーマルドナ
ーとしては、９ Ｘ １０１２（１０１２（＋ ８ｘ１
０” （ｃｒｅｗ−３） ＝ ９．８Ｘ １０１２（ｃ
ｍ−’ ）あればよいことになる。
・ｃｍのシリコン基板におけるアクセプタ濃度はほぼ９
Ｘ １０１１０ｌ２’であり、最終的にｎ型に変換さ
れた５０００Ω・ｃｍのｎ型基板におけるドナー濃度は
ほぼ８ Ｘ １０” ｃｍ−３である。つまり、この場
合アクセプタ濃度に等しいドナー濃度及び５０００Ω・
ｃｍに相当するドナー濃度が酸素によるサーマルドナー
によって供給するものであることからそのサーマルドナ
ーとしては、９ Ｘ １０１２（１０１２（＋ ８ｘ１
０” （ｃｒｅｗ−３） ＝ ９．８Ｘ １０１２（ｃ
ｍ−’ ）あればよいことになる。
一方、第１図は４５０℃の熱処理を行った場合の結晶中
の酸素濃度とサーマルドナー濃度の関係の測定結果を示
したもので、同図において（１）、（２１及び（３）は
夫々この熱処理を夫々１時間、１６時間及び１００時間
行った結果を示す。この第１図によれば、４５０℃の熱
処理による場合、上述した９、８Ｘ １０”ｃｍ−３の
サーマルドナーを得るには、当初７．５Ｘ １０１７ｃ
Ｉｌｌ−３の酸素濃度の場合は曲線（１）から１時間の
熱処理を、また５、４Ｘ １０１１０ｌ７’の場合は曲
線（２）から１６時間の熱処理を、また３、５Ｘ １０
１７ｃｍ−３の場合には１００時間の熱処理をすれば９
．８Ｘ １０１８ｃＩ１１−’のサーマルドナーが発生
し、上述した５０００Ω・Ｃｌ１１の高圧抵抗のｎ型領
域が形成されることになる。
の酸素濃度とサーマルドナー濃度の関係の測定結果を示
したもので、同図において（１）、（２１及び（３）は
夫々この熱処理を夫々１時間、１６時間及び１００時間
行った結果を示す。この第１図によれば、４５０℃の熱
処理による場合、上述した９、８Ｘ １０”ｃｍ−３の
サーマルドナーを得るには、当初７．５Ｘ １０１７ｃ
Ｉｌｌ−３の酸素濃度の場合は曲線（１）から１時間の
熱処理を、また５、４Ｘ １０１１０ｌ７’の場合は曲
線（２）から１６時間の熱処理を、また３、５Ｘ １０
１７ｃｍ−３の場合には１００時間の熱処理をすれば９
．８Ｘ １０１８ｃＩ１１−’のサーマルドナーが発生
し、上述した５０００Ω・Ｃｌ１１の高圧抵抗のｎ型領
域が形成されることになる。
そして、酸素濃度が高くなるにつれ、サーマルドナーの
発生量が多くなるため所定量のサーマルドナーを得るに
は熱処理時間を短くするということになるが、あまり短
い熱処理時間ではサーマルドナーの発生量の制御が困難
になる。しかしながら、ｐある程度の時間の選択は可能
であり、例えばそのためには熱処理温度を強めて例えば
４００℃とすればサーマルドナーの発生速度が４５０℃
の場合の数分の１に低下することからその分、熱処理時
間を長くすることができる。
発生量が多くなるため所定量のサーマルドナーを得るに
は熱処理時間を短くするということになるが、あまり短
い熱処理時間ではサーマルドナーの発生量の制御が困難
になる。しかしながら、ｐある程度の時間の選択は可能
であり、例えばそのためには熱処理温度を強めて例えば
４００℃とすればサーマルドナーの発生速度が４５０℃
の場合の数分の１に低下することからその分、熱処理時
間を長くすることができる。
これらのことから出発基板、すなわち結晶中の酸素濃度
はＩ Ｘ １０” ｃｍ−３以下であることが望まれる
ことを確認した。
はＩ Ｘ １０” ｃｍ−３以下であることが望まれる
ことを確認した。
また、第２図は前述した９、８Ｘ １０” ｃｔｓ−”
のサーマルドナーの発生に必要な熱処理時間と酸素濃度
を示したもので、横軸は時間ｔの平方根として示しであ
る。この測定結果によると酸素濃度が１×１０” ｃＩ
ｌｌ−３に近ずくと、必要な熱処理時間が短くなるが、
その４５０℃の熱処理すなわちアニールの温度を４００
℃程度あるいは後述するところかられかるように５００
℃近くに選定してサーマルドナーの発生速度を遅くする
方法を講することによって１×１０１８ＣＩ１１−３ま
で酸素濃度を高めても高比抵抗めｎ型の領域の形成が可
能であることを確めた。
のサーマルドナーの発生に必要な熱処理時間と酸素濃度
を示したもので、横軸は時間ｔの平方根として示しであ
る。この測定結果によると酸素濃度が１×１０” ｃＩ
ｌｌ−３に近ずくと、必要な熱処理時間が短くなるが、
その４５０℃の熱処理すなわちアニールの温度を４００
℃程度あるいは後述するところかられかるように５００
℃近くに選定してサーマルドナーの発生速度を遅くする
方法を講することによって１×１０１８ＣＩ１１−３ま
で酸素濃度を高めても高比抵抗めｎ型の領域の形成が可
能であることを確めた。
第３図はすでに報告されているサーマルドナーの発生状
況を示す。すなわち、曲線（３１）は酸素濃度が１６Ｘ
１０” ｃｍ−’のＣＺ法によって得たｐ型のＳｉ結
晶、（３２）は酸素濃度が４ Ｘ １０１７ｃｍ−３の
ＭＣＺ法によって得たｐ型のＳｉ結晶を夫々 ４５０℃
で熱処理したときの熱処理時間に対する比抵抗の測定結
果を示したものである（フォース インターナショナル
シンポジウム オン シリコン マテリアルズ サイ
エンス アンド テクノロジー（Ｆｏｕｒｔｈ Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ
ＳｉｌｉｃｏｎＭａｔｅｒｉａｌｓ ５ｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ）１９Ｂ１．５月ｐ
ｐ９０−１００参照）。これによれば酸素濃度が１６Ｘ
１０１７ｃａ−’では、比抵抗が低く約１０Ω・ｃｍ
のｐ型の結晶でもこれを４５０℃で熱処理すると約１時
間の熱処理でｎ型に変換するが、酸素濃度が４ Ｘ １
０１１０ｌ７’の場合、比抵抗が低い１３Ω・ｃｍのｐ
型の結晶は２００時間以上の熱処理でもｐ型のままであ
り、比抵抗の変化も見られない。このように酸素濃度が
高いとサーマルドナーの発生が多くｐ型からｎ型に変換
することができるものの、比抵抗が１０Ω・ｃｍＯもの
を比抵抗が数千Ω・ｃｍという高比抵抗のｎ型にするこ
とは困難である。それはｐ型１０Ω・ｃｍ比抵抗のアク
セプタ濃度は約１．４×ＩＱ１５ ｃｍ−３であり、こ
れを打ち消して５０００Ω・ｃｍのｎ型にするには１．
４Ｘ １０１１０１５（’） ＋ ８ Ｘ １０” （
ｃｍ−’）のサーマルドナーが必要である。しかし、制
御すべき８ Ｘ １０” ｃｍ−’は全体のサーマルド
ナーに比べて僅か０．０６％であることからその制御は
ほとんどできない。これに比し、前述した実施例では（
（８×１０”） ／ （９Ｘ１０１２＋ ８ ＸＩＯ”
） ） Ｘ１００ ＝ ８．２％であるのでその制
御が容易である。
況を示す。すなわち、曲線（３１）は酸素濃度が１６Ｘ
１０” ｃｍ−’のＣＺ法によって得たｐ型のＳｉ結
晶、（３２）は酸素濃度が４ Ｘ １０１７ｃｍ−３の
ＭＣＺ法によって得たｐ型のＳｉ結晶を夫々 ４５０℃
で熱処理したときの熱処理時間に対する比抵抗の測定結
果を示したものである（フォース インターナショナル
シンポジウム オン シリコン マテリアルズ サイ
エンス アンド テクノロジー（Ｆｏｕｒｔｈ Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ
ＳｉｌｉｃｏｎＭａｔｅｒｉａｌｓ ５ｃｉｅｎｃｅ
ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ ）１９Ｂ１．５月ｐ
ｐ９０−１００参照）。これによれば酸素濃度が１６Ｘ
１０１７ｃａ−’では、比抵抗が低く約１０Ω・ｃｍ
のｐ型の結晶でもこれを４５０℃で熱処理すると約１時
間の熱処理でｎ型に変換するが、酸素濃度が４ Ｘ １
０１１０ｌ７’の場合、比抵抗が低い１３Ω・ｃｍのｐ
型の結晶は２００時間以上の熱処理でもｐ型のままであ
り、比抵抗の変化も見られない。このように酸素濃度が
高いとサーマルドナーの発生が多くｐ型からｎ型に変換
することができるものの、比抵抗が１０Ω・ｃｍＯもの
を比抵抗が数千Ω・ｃｍという高比抵抗のｎ型にするこ
とは困難である。それはｐ型１０Ω・ｃｍ比抵抗のアク
セプタ濃度は約１．４×ＩＱ１５ ｃｍ−３であり、こ
れを打ち消して５０００Ω・ｃｍのｎ型にするには１．
４Ｘ １０１１０１５（’） ＋ ８ Ｘ １０” （
ｃｍ−’）のサーマルドナーが必要である。しかし、制
御すべき８ Ｘ １０” ｃｍ−’は全体のサーマルド
ナーに比べて僅か０．０６％であることからその制御は
ほとんどできない。これに比し、前述した実施例では（
（８×１０”） ／ （９Ｘ１０１２＋ ８ ＸＩＯ”
） ） Ｘ１００ ＝ ８．２％であるのでその制
御が容易である。
さらに、ｐ型の比抵抗ｌＯΩ・ｃｍでは、その比抵抗自
身の基板内の変化も数％であるため、さらに制御が困難
となる。このことから高比抵抗のｎ型基板をサーマルド
ナーの発生を利用して得るには、比抵抗が高いｐ型の結
晶により作製することが望ましく、結晶育成をＭＣＺ法
によって構成した場合において実用上の限界等を考慮し
て１０００Ω・０１１１以上が望ましいことを確認した
。
身の基板内の変化も数％であるため、さらに制御が困難
となる。このことから高比抵抗のｎ型基板をサーマルド
ナーの発生を利用して得るには、比抵抗が高いｐ型の結
晶により作製することが望ましく、結晶育成をＭＣＺ法
によって構成した場合において実用上の限界等を考慮し
て１０００Ω・０１１１以上が望ましいことを確認した
。
上述したように本発明製法によれば予め積極的に酸素を
所定量含有した基板の用意すなわち結晶成長を行わしめ
ることによって熱ストレスの発生を抑制でき、しかもこ
の酸素をサーマルドナーに活性化したこれによって基板
中に含ましめたアクセプタを実質的に打ち消してｎ型に
転じて目的とする高比抵抗のｎ型基板を得るようにした
ので例えばＭＣＺ法による結晶育成の通用によって大口
径の基板を用い得ること、また熱ストレスの減少による
結晶欠陥密度の低減化、さらに低比抵抗のｎ型領域を確
実に形成できること等が相俟って例えば放射線検出装置
、あるいは光検出装置等に適用する基板として用いて高
感度で安定した特性を有する各種装置を歩留り良く、低
いコストをもって製造することができる。
所定量含有した基板の用意すなわち結晶成長を行わしめ
ることによって熱ストレスの発生を抑制でき、しかもこ
の酸素をサーマルドナーに活性化したこれによって基板
中に含ましめたアクセプタを実質的に打ち消してｎ型に
転じて目的とする高比抵抗のｎ型基板を得るようにした
ので例えばＭＣＺ法による結晶育成の通用によって大口
径の基板を用い得ること、また熱ストレスの減少による
結晶欠陥密度の低減化、さらに低比抵抗のｎ型領域を確
実に形成できること等が相俟って例えば放射線検出装置
、あるいは光検出装置等に適用する基板として用いて高
感度で安定した特性を有する各種装置を歩留り良く、低
いコストをもって製造することができる。
第１図は４５０℃の熱処理によるサーマルドナーの発生
量を示す曲線図、第２図は４５０℃熱処理で９．８Ｘ
１０１２ｃｒａ−３のサーマルドナーを発生させるに必
要な時間と酸素濃度との関係の測定結果を示す曲線図、
第３図は４５０℃における熱処理時間と抵抗率の各酸素
濃度との関係を示す曲線図である。
量を示す曲線図、第２図は４５０℃熱処理で９．８Ｘ
１０１２ｃｒａ−３のサーマルドナーを発生させるに必
要な時間と酸素濃度との関係の測定結果を示す曲線図、
第３図は４５０℃における熱処理時間と抵抗率の各酸素
濃度との関係を示す曲線図である。
Claims (1)
- 比抵抗が１０００Ω・ｃｍ以上で酸素濃度が２×１０＾
１＾７〜１×１０＾１＾８ｃｍ＾−＾３のｐ型半導体に
、４００℃〜５００℃の熱処理を行ってｎ型の高比抵抗
半導体基板を得ることを特徴とする半導体基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23537086A JPH0810695B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23537086A JPH0810695B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390141A true JPS6390141A (ja) | 1988-04-21 |
| JPH0810695B2 JPH0810695B2 (ja) | 1996-01-31 |
Family
ID=16985079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23537086A Expired - Fee Related JPH0810695B2 (ja) | 1986-10-02 | 1986-10-02 | 半導体基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810695B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002025717A1 (fr) * | 2000-09-20 | 2002-03-28 | Shin-Etsu Handotai Co.,Ltd. | Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication |
| WO2002025716A1 (fr) * | 2000-09-20 | 2002-03-28 | Shin-Etsu Handotai Co.,Ltd. | Tranche de silicium et son procede de fabrication |
| US6544656B1 (en) | 1999-03-16 | 2003-04-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and silicon wafer |
| WO2006125069A2 (en) * | 2005-05-19 | 2006-11-23 | Memc Electronic Materials, Inc. | A high resistivity silicon structure and a process for the preparation thereof |
| KR20140018928A (ko) * | 2011-04-15 | 2014-02-13 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 격자간 산소 농도의 결정 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2997096B1 (fr) * | 2012-10-23 | 2014-11-28 | Commissariat Energie Atomique | Procede de formation d'un lingot en silicium de resistivite uniforme |
| JP6696917B2 (ja) | 2017-01-18 | 2020-05-20 | 信越化学工業株式会社 | 複合基板の製造方法 |
-
1986
- 1986-10-02 JP JP23537086A patent/JPH0810695B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6544656B1 (en) | 1999-03-16 | 2003-04-08 | Shin-Etsu Handotai Co., Ltd. | Production method for silicon wafer and silicon wafer |
| EP1326269A4 (en) * | 2000-09-20 | 2007-06-06 | Shinetsu Handotai Kk | SILICON WAFER AND METHOD FOR MANUFACTURING SAME |
| JP2002100631A (ja) * | 2000-09-20 | 2002-04-05 | Shin Etsu Handotai Co Ltd | シリコンウエーハおよびシリコンエピタキシャルウエーハならびにこれらの製造方法 |
| WO2002025716A1 (fr) * | 2000-09-20 | 2002-03-28 | Shin-Etsu Handotai Co.,Ltd. | Tranche de silicium et son procede de fabrication |
| EP1326269A1 (en) * | 2000-09-20 | 2003-07-09 | Shin-Etsu Handotai Co., Ltd | Method of producing silicon wafer and silicon wafer |
| US6858094B2 (en) | 2000-09-20 | 2005-02-22 | Shin-Etsu Handotai Co., Ltd. | Silicon wafer and silicon epitaxial wafer and production methods therefor |
| US7147711B2 (en) | 2000-09-20 | 2006-12-12 | Shin-Etsu Handotai Co., Ltd. | Method of producing silicon wafer and silicon wafer |
| WO2002025717A1 (fr) * | 2000-09-20 | 2002-03-28 | Shin-Etsu Handotai Co.,Ltd. | Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication |
| KR100841062B1 (ko) * | 2000-09-20 | 2008-06-25 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법 |
| WO2006125069A2 (en) * | 2005-05-19 | 2006-11-23 | Memc Electronic Materials, Inc. | A high resistivity silicon structure and a process for the preparation thereof |
| WO2006125069A3 (en) * | 2005-05-19 | 2007-01-18 | Memc Electronic Materials | A high resistivity silicon structure and a process for the preparation thereof |
| US7521382B2 (en) | 2005-05-19 | 2009-04-21 | Memc Electronic Materials, Inc. | High resistivity silicon structure and a process for the preparation thereof |
| KR20140018928A (ko) * | 2011-04-15 | 2014-02-13 | 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 | 격자간 산소 농도의 결정 방법 |
| JP2014518006A (ja) * | 2011-04-15 | 2014-07-24 | コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ | 格子間酸素濃度を決定する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0810695B2 (ja) | 1996-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| JP4463957B2 (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| US20030104222A1 (en) | Silicon wafer and epitaxial silicon wafer | |
| JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| JP2002226295A (ja) | チョクラルスキー法によるシリコン単結晶製造工程の管理方法及びチョクラルスキー法による高抵抗シリコン単結晶の製造方法並びにシリコン単結晶 | |
| JP3589119B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2007207876A (ja) | 高周波ダイオードおよびその製造方法 | |
| JPS6390141A (ja) | 半導体基板の製法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP2000103699A (ja) | ＧａＡｓ単結晶基板およびそれを用いたエピタキシャルウェハ | |
| JPH11322491A (ja) | シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ | |
| JP5817542B2 (ja) | シリコン基板の製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP3412531B2 (ja) | リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| JP3433678B2 (ja) | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 | |
| JP2779556B2 (ja) | エピタキシャル基板およびその製造方法 | |
| JP2003068744A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ | |
| JPS6390140A (ja) | 半導体装置の製法 | |
| JP2002201091A (ja) | 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法 | |
| JP2003146795A (ja) | 高耐熱衝撃性シリコンウエハ | |
| JP2505222B2 (ja) | 半絶縁体ＧａＡｓ基板の製造方法 | |
| JPH08115919A (ja) | 半導体基板の処理方法 | |
| JPH02229796A (ja) | ｐ型低転位密度ＩｎＰ単結晶基板材料 | |
| JPH0474320B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |