KR100841062B1

KR100841062B1 - 실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조방법

Info

Publication number: KR100841062B1
Application number: KR1020037003661A
Authority: KR
Inventors: 추웨이페이; 하야미즈요시노리; 타케노히로시
Original assignee: 신에쯔 한도타이 가부시키가이샤
Priority date: 2000-09-20
Filing date: 2001-09-14
Publication date: 2008-06-25
Also published as: EP1326270B1; EP1326270A4; KR20030066617A; EP1326270A1; US20040005777A1; US6858094B2; JP4605876B2; TW526297B; WO2002025717A1; JP2002100631A

Abstract

본 발명은 표면부근의 ＤＺ 층과 벌크부의 산소 석출 물층을 갖는 실리콘 웨이퍼이고，상기 ＤＺ층，상기 산소 석출물층， 및 상기 ＤＺ층과 상기 산소 석출 물층과의 전이 영역의 격자간 산소 농도가 모두 ８ｐｐｍａ 이하인　 실리콘 웨이퍼, 및 이 실리콘 웨이퍼의 표면에 에피택셜층이 형성된 실리콘 에피택셜 웨이퍼, 그리고, 쵸크랄스키 법에 의해 초기 격자간 산소 농도가 １０∼２５ｐｐｍａ인　 실리콘 단결정봉을 육성하고，이 실리콘 단결정봉을 웨이퍼로 가공하고，이 웨이퍼를 ９５０∼１０５０℃에서 ２∼５ 시간의 제１ 열처리와 ，４５０∼５５０℃에서 ４∼１０ 시간의 제２ 열처리와 ，７５０∼８５０℃에서 ２∼８ 시간의 제３ 열처리와 ，９５０∼１１００℃에서 ８∼２４ 시간의 제４ 열처리를 행한 실리콘 웨이퍼의 제조 방법이다. 이것에 의해 디바이스 제조 열처리를 행해도 확실하게 고저항율을 유지할 수 있는 실리콘 웨이퍼의 제조 방법이 제공된다．

실리콘 웨이퍼, DZ층, 산소 석출물층, 전이영역, 저항률

Description

실리콘 웨이퍼와 실리콘 에피택셜 웨이퍼 및 이들의 제조 방법{SILICON WAFER AND SILICON EPITAXIAL WAFER AND PRODUCTION METHODS THEREFOR}

본 발명은，고저항율이면서 게터링 능력도 높은 ＤＺ－ＩＧ 실리콘 웨이퍼를 확실하게 얻을 수 있는 기술에 관한 것이다．

종래부터 고내압 파워 디바이스나 사이리스터(thyristor) 등의 파워 디바이스용에 고저항율의 플로팅 존법（ＦＺ법）에 의해 제조된 실리콘 웨이퍼가 사용되어 왔다．그러나，ＦＺ법으로는 직경 ２００ｍｍ이상의 대직경 실리콘 웨이퍼를 제작하는 것은 곤란하고，통상의 ＦＺ 웨이퍼의 면내 저항률 분포는 ＣＺ 웨이퍼와 비교할 때 뒤떨어진다．그 때문에, 저항률의 면내분포에 우수한 웨이퍼를 제작할 수 있고，직경이 ２００ｍｍ 이상의 대직경 웨이퍼도 충분히 제작 가능한 ＣＺ 법에 의한 실리콘 웨이퍼가 장래적으로 유망하다．

특히 근래，이동체 통신용의 반도체 디바이스나，최첨단의 Ｃ－ＭＯＳ디바이에는 기생 용량의 저하가 필요하다．이 때문에 대직경으로 고저항율의 실리콘 웨이퍼가 필요해진다．또한，신호의 전송로스나 쇼트키 배리어 다이오드(schottky-barrier diode)에 있어서 기생 용량의 저하에 고저항율의 기판을 이용한 것의 효과가 보고되어 있다．또한，상기 반도체 디바이스를 더욱 고성능으로 하기 위해，이른바 ＳＯＩ（Silicon on insulator）웨이퍼가 사용된 것도 있다. 그렇지만 ，ＳＯＩ 웨이퍼를 이용한 반도체 디바이스를 제조한 경우에 있어서도，전술한 웨이퍼의 대직경화나 신호의 전송 로스 등의 문제를 해결하기 위해서는，ＣＺ법에 의한 고저항율의 웨이퍼를 베이스 웨이퍼로서 이용하는 것이 요구된다．

그러나，ＣＺ법에서는 석영제의 도가니를 사용하고 있으므로, 실리콘 결정중에 산소(격자간 산소）가 적잖게 혼입된다．이와 같은 산소 원자는 통상 단독으로는 전기적으로 중성이지만，３５０∼５００℃정도의 저온 열처리가 행해진다면 복수개의 원자가 모여 전자를 방출하고 전기적으로 활성인 산소 도너로 된다．그 때문에, ＣＺ 법에 의해 얻어진 웨이퍼에，후에 디바이스 공정 등으로 ３５０∼５００℃정도의 열처리가 행해지면，이 산소 도너의 형성에 의해 고저항률 ＣＺ웨이퍼의 저항률이 저하되어 버리는 문제가 있다．

상기와 같은 산소 도너에 의한 저항률의 저하를 막고，고저항율의 실리콘 웨이퍼를 얻기 위해，자장 인가 ＣＺ 법（ＭＣＺ 법）에 의해 결정 육성의 당초부터 격자간 산소 농도가 낮은 실리콘 단결정을 제조한 방법이 제안되었다(일본 특공평 ８－１０６９５호 공보，특개평 ５－５８７８８호 공보 참조）．또한，산소 도너가 형성된 현상을 역으로 이용하고，저불순물 농도로 저산소 농도의 Ｐ형 실리콘 웨이퍼에 ４００∼５００℃의 열처리를 행하여 산소 도너를 발생시키고，이 산소 도너 에 의하여 Ｐ형 실리콘 웨이퍼중의 Ｐ형 불순물을 지우고 Ｎ형화 하여, 고저항률 Ｎ형 실리콘 웨이퍼를 제조한 방법도 제안되었다（일본 특공평 ８－１０６９５호 공보 참조）．

그러나 ，상기와 같이 ＭＣＺ법 등으로，격자간 산소농도가 낮은 실리콘 단결정을 제조하면，디바이스 제조 공정에서의 열처리에 의해 발생한 내부 결함의 밀도가 낮고，충분한 게터링효과를 얻기 어려운 결점이 있다．고 집적도의 디바이스로는，어느 정도의 산소 석출에 의한 게터링 효과의 부여는 필수이다．

또한，열처리에 의해 산소 도너를 발생시키고，웨이퍼중의 Ｐ형 불순물을 지우고 Ｎ형화 하는 방법은，장시간의 열처리가 필요한 번잡한 방법이고，또한 Ｐ형 실리콘 웨이퍼를 얻는 것은 가능하지 않다．그리고，그 후의 열처리에 의해서는，저항률이 변동하는 결점도 있고， 또한，이 방법으로는 격자간 산소 농도를 높게 한다면 웨이퍼 저항률의 제어가 어렵기 때문에，실리콘 웨이퍼의 초기 격자간 산소 농도는 낮게 하지 않을 수 없어 웨이퍼의 게터링 효과는 낮은 것이 되어 버리는 결점이 있다．

이와 같은 문제점을 해결하기 위해，본 출원인은 앞의 출원（특원평 １１－２４１３７０호)에 있어，쵸크랄스키법에 의해 저항률이 １００Ω·ｃｍ 이상으로 초기 격자간 산소농도가 １０∼２５ｐｐｍａ（ＪＥＩＤＡ：일본 전자 공업 진흥 협 회）로 있는 실리콘 단결정봉을 육성하고，그 실리콘 단결정봉을 웨이퍼로 가공하고，그 웨이퍼에 산소 석출 열처리를 행하여 웨이퍼중의 잔류 격자간 산소 농도를 ８ｐｐｍａ이하로 하는 제조 방법을 제안했다．이 방법에 의하면，디바이스 제조 열처리를 받아도 저항률이 저하하기 어렵고 고저항률 ＣＺ웨이퍼를 얻을 수 있기 때문에 ，예를 들면，이 웨이퍼를 ＳＯＩ웨이퍼의 베이스 웨이퍼로서 이용하면，이동체 통신용으로서 극히 고성능의 디바이스를 얻을 수 있다．

한편，이와 같은 ＳＯＩ 웨이퍼와 동등 레벨의 성능을 갖는 웨이퍼를，ＳＯＩ 웨이퍼와 비교하여 제조 비용이 저렴한 벌크 웨이퍼로 실현하기 위해서는，이와 같은 고저항률 ＣＺ 웨이퍼의 표면에 충분히 무결함화 된 ＤＺ 층（Denuded Zone 층）을 갖는 구조의，말하자면「 고저항률ＤＺ－ＩＧ 웨이퍼」 가 필요하다고 생각된다．종래，통상의 저항률을 갖는 ＣＺ실리콘 웨이퍼에 ，ＤＺ－ＩＧ（Intrinsic Gettering）처리를 가한 이른바 ＤＺ－ＩＧ 웨이퍼는 있지만 ，이것을 고저항률 ＣＺ 웨이퍼에 적용하는 개념은 전혀 없었던 것이다．그리고, 본 출원인은 앞의 출원（특허평 １１－２４１３７０호 ）에 있어，전술의 격자간 산소 농도를 ８ｐｐｍａ이하로 하는 열처리에 의해，고저항률 ＤＺ－ＩＧ 웨이퍼를 얻는 방법도 개시했다．

통상의 저항률을 갖는 웨이퍼에 실시한 ＤＺ－ＩＧ 처리로서는, ３단 열처리가 일반적으로 사용되고 있다．제１ 단계의 １１００℃이상의 고온 열처리에 의해 웨이퍼 표면 부근의 과포화된 산소를 바깥쪽 확산시키고，제２ 단계의 열처리로서 ６５０℃전후의 저온 열처리를 행하여 산소 석출핵을 형성시키고，제３ 단계의 열처리로서 １０００℃정도의 중온 열처리를 행하여 산소 석출물을 성장시키는 것이다．이와 같은 ３단 열처리에 의해 웨이퍼 내부에는 산소석출물 영역이 형성되고，바깥쪽이나 이면의 표면 부근에는 산소 석출물이 존재하지 않는 ＤＺ 층이 형성된다．

그리고，본 출원인은 전술의 웨이퍼중의 격자간 산소농도를 ８ｐｐｍａ이하로 한 열처리로서 이것과 동일한 열처리를 적용해 보면，１００Ω·ｃｍ 이상의 고저항 비율이고，표면 부근의 결정 결함이 없는 ＤＺ 층과，충분히 산소 석출물이 석출한 산소 석출물층을 갖는 고저항 률ＤＺ－ＩＧ 웨이퍼를 얻을 수 있는 것이라 판단했다.

이와 같은 고저항률 ＤＺ－ＩＧ 웨이퍼는，충분히 이동체 통신용의 ＳＯＩ 웨이퍼의 대체가 될 수 있는 것이라고 생각됐다. 그런데，그 후의 조사에 의해，이와 같은 ＤＺ－ＩＧ 웨이퍼에 디바이스 제조 공정에 있어 열처리가 추가되면，경우에 따라서는 웨이퍼 표면 부근의 저항률이 극단적으로 저하해 버리고，충분한 고저항율을 얻을 수 없게 되는 것을 알았다.

본 발명은 이와 같은 문제점을 해결하기 위해 이루어진 것으로, 디바이스 제조 열처리를 행해도 확실하게 고저항율을 유지할 수 있는 실리콘 웨이퍼의 제조 방법을 제공하고，이동체 통신용의 ＳＯＩ웨이퍼의 대체가 될 수 있는 고저항률 ＤＺ－ＩＧ 웨이퍼를 확실하게 제공한 것을 목적으로 한다．

상기 과제를 해결하기 위해，본 발명의 웨이퍼는，표면 부근의 ＤＺ층과 벌크부의 산소 석출물층을 갖는 실리콘 웨이퍼이고，상기 ＤＺ층，상기 산소 석출물층 및 상기 ＤＺ층과 상기 산소 석출물층과의 전이 영역의 격자간 산소농도가 모두 ８ｐｐｍａ 이하인　것을 특징으로 하는 실리콘 웨이퍼이다．

이처럼 ＤＺ층 및 산소 석출물층뿐 아니라，ＤＺ 층과 산소 석출물층과의 전이 영역의 격자간 산소 농도도 ８ｐｐｍａ（ＪＥＩＤＡ：일본 전자 공업 진흥 협회）이하인　 실리콘 웨이퍼는，격자간 산소의 도너화에 의한 저항률의 저하，변동의 문제가 거의 완전하게 제외되고 있기 때문에 ，그 후 열처리되고도 확실하게 고저항률을 유지할 수 있는 ＤＺ－ＩＧ 웨이퍼로 된다．

이 경우，상기 ＤＺ층과 상기 산소 석출물층과의 전이 영역폭이 ５μｍ이하인　것이 바람직하다．이와 같이，ＤＺ층과 산소 석출물층과의 전이 영역폭이 ５μｍ이하로 좁은 것이면，격자간 산소의 도너화에 의한 저항률의 저하，변동은 보다 생기기 어렵고，또한 확실하게 고저항율을 유지할 수 있는 ＤＺ－ＩＧ 웨이퍼로 된 다．

이 경우，상기 실리콘 웨이퍼의 저항률이 １００Ω·ｃｍ 이상인　 것으로 할 수 있다．본 발명의 실리콘 웨이퍼는 통상 저항률의 웨이퍼라도，디바이스 제조 열처리에 의한 산소 도너의 형성이 억제되고，저항률이 변동하지 않는 효과를 갖지만，특히 저항률이 １００Ω·ｃｍ 이상의 고저항률 ＤＺ－ＩＧ 웨이퍼에 관하여 효과를 발휘한 것이다．

또한 본 발명은，표면 부근의 ＤＺ층과 벌크부의 산소 석출물층을 갖는 실리콘 웨이퍼이고，상기 ＤＺ층과 상기 산소 석출물층의 격자간 산소 농도가 ８ｐｐｍａ이하이고，상기 ＤＺ층과 상기 산소 석출물층과의 전이 영역폭이 ５μｍ 이하인것을 특징으로 하는 실리콘 웨이퍼이다.

이처럼，상기 ＤＺ층과 상기 산소 석출물층과의 전이 영역폭이 ５μｍ이하로 좁은 것이면，예를 들어 전이 영역에서 충분한 석출이 일어나지 않고，이 영역에서 ８ｐｐｍａ보다 큰 격자간 산소 농도를 갖고 있는다 하여도，전체로서 발생한 산소 도너가 적기 때문에，산소 도너에 의한 저항률의 저하는 문제가 되지 않는 정도 작은 것으로 되고，고저항률 ＤＺ－ＩＧ 웨이퍼로 할 수 있다．

그리고 본 발명은，본 발명의 실리콘 웨이퍼의 표면에 에피택셜층이 형성된 실리콘 에피택셜 웨이퍼이다.

이와 같이 본 발명의 실리콘 웨이퍼에 에피택셜층이 형성된 실리콘 에피택셜 웨이퍼는，예를 들면 이동체 통신용으로서의 ＳＯＩ 웨이퍼의 대체로서 최적인 웨이퍼로 된다．

또한，본 발명의 방법은 실리콘 웨이퍼의 제조 방법에 있어，쵸크랄스키 법에 의해 초기 격자간 산소 농도가 １０∼２５ｐｐｍａ인　 실리콘 단결정봉을 육성하고，그 실리콘 단결정봉을 웨이퍼로 가공하고，그 웨이퍼에 ９５０∼１０５０℃로 ２∼５ 시간의 제１ 열처리와 ，４５０∼５５０℃로 ４∼１０ 시간의 제２ 열처리와 ，７５０∼８５０℃로 ２∼８ 시간의 제３ 열처리와 ，９５０∼１１００℃로 ８∼２４ 시간의 제４ 열처리를 행한 것을 특징으로 한 실리콘 웨이퍼의 제조 방법이다.

이와 같은 열처리 조건으로 열처리를 행하는 것에 의해 실리콘 웨이퍼를 제조하면，ＤＺ층，산소 석출물층 및 ＤＺ층과 산소 석출물층과의 전이 영역의 격자간 산소 농도가 모두 ８ｐｐｍａ 이하이고，전이 영역폭이 ５μｍ이하로 좁은 실리콘 웨이퍼를 제조할 수 있고，고저항률이라도 산소 도너의 영향에 의한 저항률의 저하，변동이 없는 웨이퍼를 얻을 수 있다．

이 경우，상기 실리콘 단결정봉의 저항률이 １００Ω·ｃｍ 이상이 되도록 육성할 수 있다．이와 같이 하여 실리콘 웨이퍼를 제조하면，저항률１００Ω·ｃｍ 이상의 고저항률 ＤＺ－ＩＧ 웨이퍼를 확실하게 제조할 수 있다．

또한，본 발명에 의하면，본 발명의 실리콘 웨이퍼의 제조 방법에 의해 제조된 실리콘 웨이퍼의 표면에 에피택셜층을 형성하는 것을 특징으로 한 실리콘 에피택셜 웨이퍼의 제조 방법도 제공된다．이와 같이，본 발명의 실리콘 웨이퍼의 제조 방법에 의해 제조된 실리콘 웨이퍼에 에피택셜층을 형성하고 에피택셜 웨이퍼를 제조하면，예를 들면 이동체 통신용의 ＳＯＩ 웨이퍼의 대체로서 최적인 웨이퍼를 용이하게 제조할 수 있다．

이상 설명했던 것처럼，본 발명에 의하면，디바이스 제조 열처리가 행해진 후라도，격자간 산소의 도너화에 의한 저항률의 변동을 억제한 ＣＺ 실리콘 웨이퍼를 얻을 수 있다．이 효과는，저항률이 １００Ωｃｍ 이상의 고저항률 ＣＺ 웨이퍼에 극히 유효하고，이동체 통신용으로서의 ＳＯＩ 웨이퍼의 대체로서 사용하는 것을 가능하게 한다．또한，이 웨이퍼 표면에 에피택셜층을 형성하면，그 우수한 특성에 의해 상기 ＳＯＩ 웨이퍼의 대체로서 최적인 에피택셜 웨이퍼를 얻을 수 있다．

도 1은 본 발명의 실리콘 웨이퍼에 있어서 표면에서의 깊이와 산소 농도의 절대치와의 관계를 나타내는 도면이다.

도 2는 종래의 실리콘 웨이퍼에 있어서 표면에서의 깊이와 산소 농도의 절대 치와의 관계를 나타내는 도면이다.

도 3은 본 발명의 실리콘 웨이퍼에 있어서 표면에서의 깊이와 열처리 전 및 열처리 후의 저항률과의 관계를 나타내는 도면이다.

도 4는 종래의 실리콘 웨이퍼에 있어서 표면에서의 깊이와 열처리 전 및 열처리 후의 저항률과의 관계를 나타내는 도면이다.

도 5는 본 발명의 실리콘 웨이퍼에 있어서 깊이 방향의 석출물 분포를 나타내는 모식도이다．

도 6은 종래의 실리콘 웨이퍼에 있어서 깊이 방향의 석출물 분포를 나타내는 모식도이다

이하，본 발명에 대해 또한 상세히 설명한다．

전술했던 것처럼 본 발명자들은，베이스 웨이퍼에 고저항률 웨이퍼를 이용한 이동체 통신용으로서의 ＳＯＩ웨이퍼와 동등 레벨의 성능을 벌크 웨이퍼로서 실현 가능한 「고저항률 ＤＺ－ＩＧ 웨이퍼」를 얻기 위해，고저항율을 갖는 ＣＺ 실리콘 웨이퍼, 특히 100Ω·ｃｍ이상의 웨이퍼에 대해, 격자간 산소 농도를 ８ｐｐｍａ이하로 하는 열처리로서 통상 행해지는 ３단 열처리를 적용해 보았다．

그 결과，３단 열처리 직후의 웨이퍼는 고저항율을 유지한 채，웨이퍼 표면 부근에는 ＤＺ층이 형성되고，벌크부에는 ＩＧ층（산소 석출물 영역）이 형성되고 있고，목적으로 한 고저항 률ＤＺ－ＩＧ 웨이퍼를 얻을 수 있다．그렇지만，이 웨이퍼에 디바이스 제조 열처리를 가정한 열처리를 가하면，웨이퍼 표면 부근의 저항률이 극단적으로 저하되어 버리는 것을 알았다．

저항률 저하의 원인은 ，웨이퍼중의 어느 한쪽의 부분에 많이 존재한 격자간 산소의 도너화에 의한 것이라고 예상됐다．그리고，본 발명자들은 저항률이 저하되어 버리는 열처리후의 웨이퍼의 격자간 산소 농도의 깊이 방향의 분포를 ２ 차 이온질량 분석 장치（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）에 의해 측정하고 검토했다．ＳＩＭＳ에 의하면，산소 석출물이 형성되고 있는 영역에서는 ，산소 석출물과 격자간 산소를 동시에 측정해 버리기 때문에 산소 농도가 높게 검출되지만 ，ＤＺ층과 같은 산소 석출물이 없는 영역에서는 격자간 산소 농도와 동등한 산소 농도가 검출된다．그 결과，ＤＺ층중의 격자간 산소 농도는 표면에서 내부로 진행함에 따라 서서히 증가하고，산소 석출물 영역에 도달전의 ＤＺ 층과의 전이 영역（완전한 ＤＺ 층으로 되어 있지 않고，산소 석출물이 약간 존재하는 영역）에서는，격자간 산소 농도가 ８ｐｐｍａ（４×１０ ^１７atoms／ｃｍ ^３）를 넘고 있고，그 영역의 근처가，디바이스 제조 열처리를 가정한 열처리후에 저항률이 극단적으로 저하되고 있는 영역과 일치하는 것이 밝혀졌다．

즉，열처리에 의해 표면 부근의 ＤＺ 층에서 격자간 산소는 바깥쪽 확산되고，벌크부에서 격자간 산소는 산소 석출물로 석출한 것에 의해 충분히 저농도가 되어 있다고 해도，그 중간의 전이 영역에서는 격자간 산소 농도가 ３단 열처리 후에도 높기 때문에，산소 도너화에 의한 저항률의 저하가 생기는 것이라고 생각된다．

그러면，확실하게 고저항률 ＤＺ－ＩＧ 웨이퍼를 얻기 위해서는，ＤＺ층 및 산소 석출물층뿐만 아니라，그 사이의 전이 영역에 있어서 격자간 산소 농도도 ８ｐｐｍａ 이하로 할 수 있으면，디바이스 제작 열처리에서의 열처리에 의해서도 산소 도너화에 의한 저항률의 저하를 방지할 수 있는 것이 예상됐다．

또한，상기 전이 영역을 할 수 있는 만큼 좁게 가파른 프로파일로 할 수 있으면，전이 영역 전체로서의 격자간 산소량은 적은 것으로 되기 때문에，산소 도너화에 의한 영향도 적게 할 수 있다고 생각됐다．

본 발명은，이와 같은 프로파일를 얻기 위한 열처리 조건을 열심히 검토한 결과，완성한 것이다．

이하，본 발명의 실시 형태에 대해 설명하지만 ，본 발명은 이들으로 한정된 것이 아니다．

먼저，공지인 ＣＺ법 또는 이 ＣＺ법에 있어 융액에 자장을 인가하고 실리콘 융액의 대류를 제어하고 단결정을 끌어올리는 공지인 ＭＣＺ 법에 의해 원하는 100 Ω·ｃｍ이상의 고저항율을 갖고，초기 격자간 산소 농도가 １０∼２５ｐｐｍａ로 된 실리콘 단결정봉을 인상한다. 이러한 인상 방법은，석영 도가니중에 수용된 다결정 실리콘 원료의 융액에 종결정을 접촉시키고，이것을 회전시키면서 천천히 인상하여 소망 직경의 단결정봉을 육성하는 방법이지만，초기 격자간 산소 농도를 원하는 값으로 하기 위해서는，종래로부터 관용 되어 있는 방법에 의하면 좋다．예를 들면，도가니의 회전수，도입 가스류 량，분위기 압력，실리콘 융액의 온도 분포 및 대류，또는 인가한 자장 강도 등의 패러미터를 적절하게 조정한 것으로 원하는 산소 농도의 결정을 얻을 수 있다．

이렇게 얻어진 ＣＺ 실리콘 단결정봉을 통상의 방법에 따라，와이어 쏘 또는 내주 날 슬라이서 등의 절단 장치로 슬라이스한 후，모따기，래핑(rapping），에칭，연마등이 공정을 거치고 ＣＺ실리콘 단결정 웨이퍼로 가공한다． 물론 이러한 공정은，단지 예시로서，이 밖에도 세척，열처리 여러 가지의 공정이 있을 수 있고 ，공정순의 변경，일부 생략 목적에 따라 적절히 공정은 변경하여 사용된다．

다음으로 이 ＣＺ실리콘 웨이퍼에 대하여 본 발명의 아래와 같은 ４단 열처리를 행한다．

（제 １단 열처리）９５０∼１０５０℃，２∼５ 시간

이처럼，제１ 단째를 종래의 ３단 열처리의 제 １단 열처리보다도 약간 낮은 온도로 설정하는 것에 의해，웨이퍼 표면 부근의 산소 농도를 충분히 낮고，또한 전이 영역의 격자간 산소 농도 프로파일을 가파르게 할 수 있는 것이 밝혀졌다．이것 보다도 낮은 온도 또는 단시간 열처리로는 충분한 ＤＺ 층이 형성되지 않고，또한，높은 온도 또는 장시간 열처리로는 전이 영역이 가파르게 되기 어렵다．

（제 ２단 열처리）４５０∼５５０℃，４∼１０ 시간

이처럼 종래의 핵 형성 온도 보다도 저온화하여 보다 저온에서 석출핵을 형성하도록 한 것에 의해，이 후의 열처리에 의한 벌크부의 산소 석출은 ，비교적 저산소라도 진행하기 쉬워지고，결과적으로 잔존 격자간 산소를 절감할 수 있다．이것 보다도 낮은 온도 또는 단시간 열처리로는 충분한 핵 형성을 할 수가 없다.

(제 ３단 열처리）７５０∼８５０℃，２∼８ 시간

전단의 열처리로 발생한 미소한 석출핵이 후의 열처리로 소실하지 않도록 하기 위해，이 온도 범위의 열처리에 의해，산소 석출핵을 성장시키는 목적으로 행한다．이것 보다 고온에서는 석출핵이 재용해할 우려가 높아지고，이것 보다 저온 또는 단시간으로는 충분한 핵성장을 달성할 수 없다．

(제 ４단 열처리) ９５０∼１１００℃，８∼２４ 시간

이 열처리에 의해 산소 석출물을 성장시키는 것에 의해 충분한 ＩＧ 능력을 얻을 수 있고，또한，슬립 전위 내성도 향상한다．이것 보다 고온에서는 전단 열처리로 성장한 석출핵이 재 용해할 우려가 있고，이것 보다 저온 또는 단시간으로는 석출물의 성장이 불충분으로 되고，기대한 ＩＧ 능력을 얻기 어려워진다．

이러한 열처리의 분위기로서는 특히 한정되지 않고，통상 사용된 질소 분위기나 이것에 미량의 산소를 혼합한 분위기，또는 산화성 분위기 등을 이용할 수 있 다. 그렇지만 ，제 １단 열처리에서，웨이퍼 표면 부근의 과포화한 산소의 바깥쪽 확산을 활발하게 행하게 하기 위해서는 비산화성 분위기가 바람직하다．

이와 같은 열처리를 행한 것에 의해，ＤＺ층，산소 석출물층 및 전이 영역의 격자간 산소 농도가 모두 ８ｐｐｍａ 이하의 저 격자간 산소 농도이고，게다가，전이 영역폭을 ５μｍ이하로 할 수 있다．그 때문에, 그 영역에 있어서 격자간 산소의 절대량을 적게 할 수 있다．따라서 디바이스 제조 프로세스를 행해도 잔존 격자간 산소에 의한 도너화의 영향이 거의 없고, 100Ω·ｃｍ이상의 고저항율의 CZ실리콘 웨이퍼를 얻을 수 있다.

또한，이와 같은 실리콘 웨이퍼에 원하는 조건에 의해 에피택셜층을 형성하고 에피택셜 웨이퍼를 제작하면，이동체 통신용의 ＳＯＩ 웨이퍼의 대체로서 최적인 웨이퍼로 된다．또，본 발명을 통상 저항률의 웨이퍼에 적용한 경우에도 ，디바이스 제조 열처리에 의해 산소 도너의 형성이 억제되고，저항률이 변동하지 않는다는 효과를 갖는 것은 물론이다. 또한, 본 발명에 의하면，전이 영역폭을 좁게 할 수 있기 때문에 ，예를 들어 이 부분의 격자간 산소 농도가 ８ｐｐｍａ를 넘는다 해도，전체로서 존재하는 격자간 산소 농도를 감소할 수 있는 결과，웨이퍼 표면 부근의 저항을 높게 유지할 수 있다．

이하，본 발명의 실시예 및 비교예를 들고 구체적으로 설명하지만 ，본 발명 은 이들에 한정된 것이 아니다．

（실시예，비교예）

ＣＺ 법에 의해，직경 １５０ｍｍ，결정 방위＜１００＞，ｐ 형，저항률 2０００∼８０００Ω·ｃｍ，초기 격자간 산소농도 １８．１∼１８．３ｐｐｍａ（적외 흡수법에 의한 측정이고，일본 전자 공업 진흥 협회（ＪＥＩＤＡ）의 변환 계수를 사용한 측정치）의 실리콘 단결정을 육성하고，이것을 웨이퍼로 가공한 것을 준비했다．이 웨이퍼에 이하의 표１에 나타낸 열처리를 행했다．여기에서 비교예에 있어서 열처리는，종래의 ３단 열처리(바깥쪽 확산＋석출핵 형성＋석출물 성장）를 상정하고 행한 것이지만 ，산소 석출물을 성장시키는 제３ 단계의 열처리를 ８００℃와 １０００℃로 분할하여 행하고, 실시예의 ４단 열처리와 비교하였다. 또한, 열처리 분위기는 모두 질소 분위기로 하였다.

	실시예	비교예
제1단 열처리	1000℃, 4시간	1150℃, 4시간
제2단 열처리	500℃, 6시간	650℃, 6시간
제3단 열처리	800℃, 6시간	800℃, 6시간
제4단 열처리	1000℃, 16시간	1000℃, 16시간

열처리후의 웨이퍼중의 산소 농도의 깊이 방향의 프로파일을 ＳＩＭＳ에 의하고 측정했다．측정 결과를 도 1(실시예），도 ２(비교예）에 나타냈다．다음에，이러한 웨이퍼에 대해，디바이스 제조 열처리를 가정한 １２００℃，１ 시간＋４５０℃，５ 시간의 열처리를 행한 후의 저항률의 깊이 방향의 프로파일을 ＳＲ（Spreading Resistance）법에 의하고 측정하고，도 ３（실시예），도 ４（비교예）에 나타냈다．또한，비교로서 상기 열처리를 행하기 전의 저항률의 깊이 방향의 프로파일（별도의 웨이퍼로 측정한 것）를 도 ３，도 ４ 에 병기했다．

또한，상기 열처리 후의 웨이퍼를 각도 연마한 후，선택 에칭하여 깊이 방향의 석출물（etch pit）의 분포를 관찰한 결과의 모식도를 도 5（실시예），도 ６（비교예)에 나타냈다.

도 １ ∼ 도 ６의 결과로부터，이하의 것을 알 수 있다．도 １，도２의 종축은 ，ＳＩＭＳ 측정에 의한 산소 농도의 절대치를 나타낸다. 양 프로파일에서，표면에서 어느 정도 깊이에 이르면 측정치가 크게 흐트러지고 있는데 ，이것은 거기에서 산소 석출 물층이 형성되고 있는 것을 나타내고 있다. 따라서，그 산소 석출 물층보다도 얕은 영역은 ＤＺ 층 및 전이 영역인데，도 ５，도６의 결과와 대비한 것에 의해，도 １ 에 있어서는 표면에서 약 ８μｍ가 ＤＺ 층이고，표면에서 깊이 약 ８∼１１μｍ 정도의 영역이 전이 영역이며，도 ２에 있어서는，표면에서 약 ２０μｍ가 ＤＺ 층이고，표면에서 깊이 약 ２０∼３０μｍ 정도의 영역이 전이 영역인 것을 알 수 있다．

한편，도 ３，도 ４ 에 있어서 각 웨이퍼의 깊이 방향의 저항률 분포를 보면 ，도 ３에 있어서는 열처리의 전후 및 깊이 위치에 관계없이，１０００Ω·ｃｍ 이상의 고저항율을 갖고 있는 것에 반해, 도 ４에서 열처리후의 웨이퍼에 관해서는，웨이퍼 표면에서 ２０∼４０μｍ 정도의 깊이의 영역에 있어，저항률이 극단적으로 저하되고 있는 것이 밝혀졌다．

도 ４ 에 있어 저항률이 저하되고 있는 부분은 ，도 ２，도 ６ 의 전이 영역에 중복된 부분이다．이 전이 영역의 격자간 산소 농도（전이 영역내의 평균치）를 적외 흡수법에 의해 확인한 결과，８ｐｐｍａ（４×１０^１７ atoms／ｃｍ^３）를 초과하고 있는 부분인 것으로 밝혀졌다. 이것으로부터，이 부분에서 도너화한 격자간 산소의 양이 많고，또한 전이 영역의 폭도 두껍기 때문에 ｐ 형이 ｎ 형에 반전하고, 또한 저항률이 저하된 것이라고 생각된다. 또한, 적외 흡수법에 의한 전이 영역의 격자간 산소 농도의 측정은 ，ＤＺ층을 연마에 의해 제거한 면을 ＦＺ웨이퍼와 결합한 후，산소 석출물층을 제거하여 얻어지는 결합 웨이퍼를 이용하여 측정하는 등의 방법을 이용한 것에 의해 행할 수 있다．

한편，도 １의 실시예의 웨이퍼에 있어서는，ＤＺ 층의 격자간 산소 농도가 ８ｐｐｍａ 이하인　것에 대하여는 도 １로 부터 분명하지만 ，산소 석출물층 및 전이 영역의 격자간 산소（잔존 격자간 산소）에 대해서도 ８ｐｐｍａ 이하인　 것을 적외 흡수법에 의해 확인했다．따라서, 도 １의 실시예의 웨이퍼에 있어서는，ＤＺ층，산소 석출물층， 및 전이 영역의 모두가 격자간 산소 농도 ８ｐｐｍａ 이하로 되어 있다． 또한 전이 영역폭이 ５μｍ 이하로 좁기 때문에 ，산소 도너의 영향은 적고，그 때문에 저항률의 저하는 생기지 않았던 것으로 생각된다．

또한，실시예와 동일 조건으로 제작된 고저항률 ＤＺ－ＩＧ 웨이퍼에 ，１１２５℃로 ３μｍ의 에피택셜층을 형성했다．ＤＺ층상에 에피택셜 성장한 것으로，에피택셜층에 결정 결함은 전혀 관찰되지 않고，극히 고품질의 에피택셜 웨이퍼를 얻을 수 있다．

본 발명은 ，상기 실시 형태로 한정된 것이 아니다．상기 실시 형태는 예시이고，본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고，동일한 작용 효과를 이루는 것은，어떠한 것이라도 본 발명의 기술적 범위에 포함된다．

예를 들면，상기 실시 형태로는，１００Ω·ｃｍ 이상의 고저항률 ＤＺ－ＩＧ 실리콘 웨이퍼를 제조한 경우를 중심으로 설명했지만 ，본 발명은 이것으로 한정된 것이 아니고，이것부터 저저항률의 ＤＺ－ＩＧ 웨이퍼에 관하여 적용해도 ，디바이스 제작 열처리등에 의해 저항률의 변동이 생기지 않는 이점이 있고, 본 발명의 범위에 포함된다．

Claims

표면 부근의 ＤＺ층과 벌크부의 산소 석출물층을 갖는 실리콘 웨이퍼이고，상기 ＤＺ층，상기 산소 석출물층 및 상기 ＤＺ층과 상기 산소 석출물층과의 전이 영역의 격자간 산소 농도가 모두 ８ｐｐｍａ 이하이고, 상기 실리콘 웨이퍼의 저항률이 １００Ω·ｃｍ 이상인 것을 특징으로 하는 실리콘 웨이퍼．
제 1항에 있어서, 상기 ＤＺ층과 상기 산소 석출물층과의 전이 영역폭이 ５μｍ이하인 것을 특징으로 하는 실리콘 웨이퍼．
삭제
삭제
표면 부근의 ＤＺ층과 벌크부의 산소 석출물층을 갖는 실리콘 웨이퍼이고，상기 ＤＺ층과 상기 산소 석출물층의 격자간 산소 농도가 ８ｐｐｍａ 이하이고，상기 ＤＺ 층과 상기 산소 석출물층과의 전이 영역폭이 ５μｍ 이하이고, 상기 실리콘 웨이퍼의 저항률이 １００Ω·ｃｍ 이상인 것을 특징으로 하는 실리콘 웨이퍼．
제1항, 제2항 및 제5항 중의 어느 한 항에 기재된 실리콘 웨이퍼의 표면에 에피택셜층이 형성된 것을 특징으로 하는 실리콘 에피택셜 웨이퍼．
실리콘 웨이퍼의 제조 방법에 있어서，

쵸크랄스키 법에 의해 초기 격자간 산소 농도가 １０∼２５ｐｐｍａ인　 실리콘 단결정봉을 육성하고，그 실리콘 단결정봉을 웨이퍼로 가공하고，이 웨이퍼를 ９５０∼１０５０℃에서 ２∼５ 시간의 제１ 열처리와，４５０∼５５０℃에서 ４∼１０ 시간의 제２ 열처리와，７５０∼８５０℃에서 ２∼８ 시간의 제３ 열처리와，９５０∼１１００℃에서 ８∼２４ 시간의 제４ 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법．
제 7항에 있어서, 상기 실리콘 단결정봉의 저항률이 １００Ω·ｃｍ 이상이 되도록 육성하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법．
제 7항 또는 제 8항에 기재된 실리콘 웨이퍼의 제조 방법에 의해 제조된 실리콘 웨이퍼의 표면에 에피택셜층을 형성하는 것을 특징으로 하는 실리콘 에피택셜 웨이퍼의 제조 방법．