JPS5856344A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はイントリンシツクゲツタリング（夏ｎ−ｔｒｌ
ｎｓｉ＊　Ｇ＠ｔｔ＠ｒｉｍｇ　）作用を有する半導体
装置の製造方法に関す。

半導体装置の特性不良の大きい要因にプロセス誘起欠陥
や有害不純物がある。素子動作領域におけるこれらの要
因を排除するために、ウェハ内部に故意に結晶欠陥を発
生させ、又、素子動作に係るウニ八表面近傍には欠陥の
ないデヌーデイドグーン（Ｄｅｎｕｄｅｄ　Ｚｏｎ＊＋
以下ＤＺと略称する）と呼ばれる領域を形成して、Ｄｚ
に混入する有害不純物等を内部結晶欠陥にゲッタリング
せしめることにより素子動作領域を清浄化するＩＧ法が
半導体装置に取り入られている。

前記のＤＺ及び内部結晶欠陥を形成する方法としては、
一般に半導体装置製造工程に先立って、シリコンクエバ
に前熱処理を施すことが行われている′にの熱処理の一
列を本出願人による特許出願、特願昭５６−０３５０２
３及び特願昭５６−０３５０２４に依って説明する。

本熱処理方法は以下に述べる方法（Ａ　）＋（Ｂ　）に
より構成される。　　− （Ａ）　　シリコンウェハに温度９５０Ｃ以上の熱処理
を１０分間以上施す。

ＣＢ’）　　前記（Ａ）の熱処理後、１４℃／−以下の
昇温速度で一回以上の熱処理を施す。なお、特に薄いＤ
Ｚを得るためには、少くともその第１＠目の昇温速度を
５℃／−以下とすることが望ましい。

前記熱処理方法の第一の定温熱処理（Ａ）は、ウェハ表
面近傍の結晶欠陥核の消滅及び欠陥核形成の要因となる
格子間俄素のアウトディフ、−ジ璽ンを行うものである
。

また、第二の昇温熱１ｍ１ＣＢ　）は、内部結晶欠陥形
成を第一の目的とするもので、その状況を第１図（ａ）
乃至（０）を参照して説明する。

第１図（ａ）乃至（ｅ）は本熱処理方法による内部結晶
欠陥乃至欠陥核のサイズ対密度分布の変化を示す図であ
る。図において、−縦軸は内部結晶欠陥乃至欠陥核のサ
イズを示し、破Ｉ！１１は昇温熱処理開始温度で消滅し
てしまう臨界サイズ、破線層は後の半導体装置製造工程
で使用する最高温度での内部結晶欠陥消滅臨界サイズを
示す。を九横軸は内部結晶欠陥乃至欠陥核の密度を示す
。

第１図（ａ）１本熱処理開始前の、即ちウェハ形成状態
を示す。この状態においてはウェハ内部に各種の大きさ
の内部結晶欠陥乃至欠陥核が存在する　　　　　　゛が
、格子間酸素が多いほどそのサイズ及び密度が大きい方
に分布する。しかし通常のＣ２法（Ｃｚｏ−＠ｈｒｉｌ
ａｋｉ　ｍｅｔｈｏｄ　）によるシリコンウェハでは、
全ての結晶欠陥が破線量以下のサイズである。

第１図（ｂ）は昇温熱処理ＣＢ）を−回実施後の状態を
示す。この状態においては、大部分の結晶欠陥核は結晶
欠陥に成貴し、結晶欠陥サイズの分布は図中上方へと移
動して、一部は破線層に示す臨界サイズをも起える。他
方、第１図（＆）に示すウェハ形成状態において存在し
た、破線ｌに示す昇温開始温度に対する臨界サイズより
小さい一部の結晶欠陥核は消滅もしくは固溶する。

本昇温熱処理により形成される内部結晶欠陥の着層は格
子間酸素濃度及び昇温速度により支配される。即ち格子
間酸素濃度が高く或いは昇温速度が低いと自白部結晶欠
陥の密度が高くなる。

他方、Ｄｚの幅については、昇温速度が低く、或いは昇
温最高温度が低いときにＤＺＯ幅が薄くなる。

所要の内部結晶欠陥密度及びＤＺ幅を得る丸めには、前
記要因の組合せを選択する必要がある。

第１図（耐は前記昇温熱処理（Ｂ）を反復冥施した後の
状態を示す。この状態においては、形成された内部結晶
欠陥がすべて破線層で示される、後の半導体装置ＩＩｉ
！遣工相で使用する最高温度での欠陥消滅臨界サイズを
越える。

第二回目以降の昇温熱処理ＣＢ）は内部結晶欠陥サイズ
の成長を目的とするものであって、Ｄｚの幅は第一の定
温熱処理ＣＡ）及び昇温熱処理Ｃ〕の第一回目によって
決定し、第二回目以降の昇温熱処理（Ｂ）は既に形成さ
れたＤＺＯ幅を変化させ尋い条件で実施する。

前記の如く内部結晶欠陥を形成するとき、シリコンウェ
ハ内の格子間酸素は内部結晶欠陥部分に移動、析出し、
格子間酸素製電は減少する。従って、前記の例の如きシ
リコンウェハの前熱処理に形成状態の値）と考慮する時
点の濃度との差、即ち格子間酸素の単位体積当たりの析
出量で表現することが可能となる。

前記の如きウェハ前熱処理によりＤｚ及び内部結晶欠陥
を形成されたシリコンクエバに半導体装置を形成する半
導体装置製造工程において、このウェハは通常更に幾度
かの高温熱処理を受ける。

これらの半導体装置製造工程中の高温熱処理は、前記の
前熱処理と同様に内部結晶欠陥を成長せしめる効果を有
する。この結果内部結、晶欠、陥が過度に成長した場合
には、ウェハに反りを生じ更にはスリップラインと呼ば
れる転位を生ずるに到る。

これらの反り或いはスリップラインは半導体装置の特性
或いは寿命に障害を及す。

更に半導体装置の実際の製造工程において、前記の高温
熱処理終了後に電極配線パターンを形成するアルミニウ
ム（Ａｔ）層の熱処理及びチップとじ死後の組立工程に
おける加熱等４５０℃程度の低温熱処理が行なわれる。

ＤＺ及び内部結晶欠陥に関してはこれらの低温熱処理の
影響は無視し得るが、これらの低温熱処理により格子間
酸素がドナー化してキャリア濃度が増大し半導体装置の
特性が変動する傾向がある。

本発明は良好なＩＱ効果を有し、かつシリコンウェハに
反り又はスリップラインを発生せず、更に格子間酸素の
ドナー化によるウエノ１の抵抗率の変化を抑制する半導
体装置の製造方法を得ることを目的とする。

本発明の前記目的は、シリコンウェハの未処理状態（格
子間酸素濃度の初期値〔Ｏ１〕。）より、半導体装置製
造工程における９５０℃以上の高温熱処理完了までの格
子間＃累の析出量Δ〔Ｏ１〕が、０．８Ｘ１０”／−以
下で、かつ前記高温熱処理完了後の格子間酸素一度（０
１）ｆが０，７Ｘ　１０　”／−以上とすることにより
、シリ壬ンウエＩ・の反り又はスリ、プラインの発生防
止が、更に前記高温熱処理完了後の格子間酸素濃度（０
１）ｆが１．２Ｘ　１０　’シー以下とすることにより
、格子間酸素のドナー化によるウェハの抵抗率の変化の
抑制が達成される。

８２図は本発明の前記特徴を表示する図表であって、横
軸は前記格子間酸素の析出量Δ（０１）。

縦軸は前記高温熱処理完了後の格子間酸素濃度（Ｏｌ）
ｆ、平行斜線は格子間酸素濃度の初期値（０１）。

に対応し、直線Ａ、Ｂ及びＣはそれぞれ前記限界値を示
す。

格子間酸素ｍｙｉＬの初期値（０１）ｏのシリコンウェ
ハについて、その前記格子間酸素析出量Δ〔Ｏ１〕及び
高温熱処理完了後の格子間酸ｘａ度（Ｏｌ）ｆの値が、
第２図の（Ｏｌ）ｏｔ表わすｌＩｆ線の、直線Ａ或いは
百１Ｂとの交点と直−〇との交点の範囲内にあるときに
本発明の目的が達成されるが、前記要件を満足する半導
体装置の製造方法の一例としては、所要の内部結晶欠陥
及びサイズを形成する格子間酸素の析出量Δ〔０１〕を
基準に、前記要件を満址するシリコンウェハを選択し、
前記格子間酸素の析出蓋の基準値から半導体装置製造工
程中の格子間酸素の析出量を控除した値の格子間酸素の
析出量を与える熱処理を該シリコンウェハに施し、ＤＺ
及び内部結晶欠陥核乃至内部結晶欠陥を形成する方法が
ある。

以下、本発明の完成過程を説明シ、本発卿構成と特有の
効果とを明らかにし、更に実施方法について述べる。

第３図はＣ２法により製造されたシリコンウェハに関し
て、その未処理の状態より半導体装置製造工程における
９５０℃以上の高温熱処理完了までの格子間酸素の析出
量へ〔０１〕とウェハの反りのｌ１ｔ１！ｌ−の相関を
示す図表である。図において、横軸は前記酸素の析出量
Δ（０１〕、　　縦軸はウェハの反りの量を示し、図中
実１ｍＡ及びＯ印は（Ｏｌ）。

ｚｌ、７Ｘ１Ｇ”／−、破ＮＢ及びΔ印は（０１）ｏ−
ｔ、５ｘ１０’シーの場合を示す。

図より明らかなる如く、格子間酸素の析出蓋Δ〔Ｏ１〕
が少（０，８Ｘ１０１魯／−以下＠である場合にはウェ
ハの反りは殆んど発生せず、この値を超えるときウェハ
の反やは急激に増大し、更にはスリップラインを生ずる
に到る。

格子間酸Ｘｌ１ｌ［の初期値（０１）ｏが小さいときに
はウェハの反りが急激に増大するΔ〔０１〕の履修は小
さくカリ、（Ｏｌ）（Ｉが１．５　Ｘ　１０１１／−よ
り小であるときは、次に述べる高１１県熱処理完了後の
格子間酸素析出量 第４図、は半導体装置製造工程中における高温熱処理完
了後の格子間酸素濃度（Ｏｌ）ｆとウェハの反りの普と
の相関を示す図であり、横軸は前記高温熱処理完了後の
格子間酸素濃度（０１）ｆ、縦軸はウェハの反りの電を
示す。第３図において実線Ａ及びＯ印は（σｌ）ｏ＊１
．５Ｘ１０’ｓ／ｊ、破線Ｂ及びΔ印は（Ｏｌ）ｏ＝１
．３Ｘ１０１畠／−の場合を示す。

第４図より明らかなる如＜　（Ｏｌ）ｏが、１．５Ｘ　
１０”／−より小であるシリコンウェハについて前記高
温熱処理完了後の格子間酸素濃度（０１）ｆが０．７×
１０’シー以下であるときにウェハの反りは急激に増大
し、更にンよスリップフィンを生ずるに到る。

以上説明した格子間酸素の析出量Δ〔ｏ１〕の上限及び
高温熱処理完了後の格子間酸素濃度（Ｏｌ）ｆの下限は
、内部結晶欠陥の過度の成長にょクシリコンウエハに反
り史にはスリップラインを生ずることを防止するもので
ある。

これとは逆に格子間酸素の析出量Δ〔σＤが少いとき、
或いは格子間酸素濃度の初期値（０１）ｏが大きいとき
には高温熱処理完了後の格子間酸素濃度（０１）ｆが大
きく、先に述べ九如く、低温熱処理によシ格子間酸素が
ドナー化して、キャリア濃度が増大し半導体装置の特性
を変動させるおそれがある。

第５図は格子間酸素のドナー化によるＰ（１００）。

抵抗率１０Ｑｃ−のウェハの抵抗率の変化を示す図表で
あり、ｈＩ４＠は温度４５０℃における熱処理時間を、
縦軸はウェハの抵抗率を示す。図において、曲ｍＡは（
０１）ｆ＝０．５Ｘ１０１番／−１曲線Ｂは（０１）ｆ
ｚｏ、ｙｘＩＱｌａ／ｊ、　　曲ｍｃは（０１）ｆ＝ｃ
ｉ、９Ｘ１０１・／−９曲線りは（Ｏｌ）ｆ＝１．０Ｘ
１０１１／ｊ、曲１ｉ！Ｅは（０１）ｆ＝１．２Ｘ１０
１”／ｊ、　　曲線Ｆは（０１）ｆ−１，４Ｘ１０’／
ｍ。

曲線Ｇは（０１″Ｍ！１．９Ｘ１０１虐／−の場合を示
すが、曲線Ｆに示す［０１）ｆ＝１．４Ｘ１０’／−に
ついては熱処理２０時間のとき、曲線Ｇに示す（Ｏｌ）
ｆ　−１，９Ｘ１０”Ｖ−については熱逃理時間ｌＯ時
間のときにＮ反転を示した。

実際の半導体装置製造の際のこの種の低温熱外曲＃ＥＫ
示ｔ［０１）ｆ＝１．２ｘｌｏ”／ｃｌ−上［とｆるイ
ズを形成する格子間酸素の析出量Δ〔０１〕を基準に、
前記高温熱処理完了後の格子間酸素濃度（Ｏｌ）ｆの下
限反び上直に対して所要の余猶を有する格子間酸素濃度
の４ＪＪ期値（０１）ｏの未処理シリコンウェハを選択
する。一方半導体累子製造工程中の格子間酸素の析出ｔ
を予め求めておき、前記べ０１）の基準値と半導体素子
製造工程中の選択された（Ｏｌ）。

のウェハの格子間酸素の析出量とを比較する。一般に前
者が後者より大であって、その差の値の格子間酸素の析
出ｉｔｔ与える熱処理を半導体素子製造工程に先立つウ
ェハ前処理として実施する。

本発明の前記ウェハ前熱処理を先に述べ九特願昭５６−
０３２５０２３及び特願昭５６−０３５０２４の方法に
準じて実施するとすれば、前記熱処理（Ａ）に続く熱処
理ＣＢ）の最高昇温温度を９５０℃以下の低温領域に止
めて、未だ内部結晶欠陥にまで成長しない欠陥核の状態
に止めることが適当である場合が多く、更に熱処理ＣＢ
）を２回以上繰返すことは通常不必要である。

処理完了までの格子間酸素の析出量Δ〔Ｏ１〕が０．８
×１０１ν′−以下で、かつ前記高温熱処理完了後の格
子間酸素濃度（Ｏｌ）ｆが０．７Ｘ１０’シ′−以上と
することによシシリコンウエハの反り又はスリ、プライ
ンの発生を防止し、更に前記高温熱処理完了後の格子間
酸素濃度（Ｏｌ）ｆが１．２８１０”７−以下とするこ
とにより格子間酸素のドナー化によるウェハの抵抗率の
変化を抑制するものであって、ＩＧ効果を有する半導体
装置品質の向上に大きい効果を有する。

【図面の簡単な説明】

３ｇ１図（ａ）乃至（ｅ）は従来技術による内部結晶欠
陥サイズ及び密度の成長を示す図、第２図は本発明の特
徴を表示する図表、第３図は格子間酸素析出量とウェハ
の反りの量との相関を示す図、第４図は高温熱処理完了
後の格子間酸素濃度とウェハの反りの量との相関を示す
図、第５図は４５０℃熱処理時間とウェハの抵抗率との
相関を示す図である。 ′Ｐ３’１９ ７ｙ４　　図 虐Ｖ甥４大たメ番１ｇ完丁を支のルト見肉υ叉１ＬちＪ
ｊＡ　　〔ｏｉ〕ｔ（Ｘｌ−〆す ′ｆ）５　図

Claims (2)

【特許請求の範囲】
1. （１）　　半導体装置に用いるシリコンウェハに、デヌ
   ーディドゾーン及び内部結晶欠陥を形成して、イントリ
   ンシツクゲツタリングを行なわせしめる半導体装置の製
   造方法において、誼シリーンウエハの未処理状態より皺
   半導体装置製造工程における９５０℃以上の熱処理完了
   までＯ格子間酸素の析出量が０．８Ｘ１０”／−以下で
   、かつ前記熱処理完了後の格子間酸素濃度が０．７Ｘ　
   １０”／−以上であることを特徴とする半導体装置の製
   造方法。
2. （２）前記熱処理完了後の格子間酸素濃度が１．２×１
   ０謁／−以下であることを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。