JPH02164040A - シリコン半導体基板の処理方法 - Google Patents

シリコン半導体基板の処理方法

Info

Publication number
JPH02164040A
JPH02164040A JP32124288A JP32124288A JPH02164040A JP H02164040 A JPH02164040 A JP H02164040A JP 32124288 A JP32124288 A JP 32124288A JP 32124288 A JP32124288 A JP 32124288A JP H02164040 A JPH02164040 A JP H02164040A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon
silicon semiconductor
oxygen
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32124288A
Other languages
English (en)
Other versions
JP2734034B2 (ja
Inventor
Arata Toyoda
新 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63321242A priority Critical patent/JP2734034B2/ja
Publication of JPH02164040A publication Critical patent/JPH02164040A/ja
Application granted granted Critical
Publication of JP2734034B2 publication Critical patent/JP2734034B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン半導体基板の処理方法、特にゲッタ
リング源となる欠陥層を形成する処理方法に関する。
〔従来の技術〕
シリコン半導体基板中に形成する結晶欠陥層によって、
有害不純物などをゲッタリングする技術には、欠陥層の
形成方法により大きく分けてイントリンシック・ゲッタ
リング(以下、IGと略す)技術とエクストリンシック
中ゲッタリング(以下、EGと略す)技術とがある。
IG技術としては、チ璽りラルスキー法で引き上げたシ
リコン単結晶中にもともと過飽和に含まれる溶存酸素を
熱処理によって析出させ、シリコン半導体基板の内部に
欠陥層を形成する技術が代表的である。
一方、EG技術は半導体基板の裏面側に故意に格子歪を
導入するもので、たとえばシリコン半導体基板の裏面に
機械的損傷を与えたり、あるいはシリコン半導体基板の
裏面にリンなどの不純物を拡散し、格子不整合転位網を
発生させたり、あるいはアルゴンなどのイオン注入によ
って格子゛に損傷を与えたり、あるいはまたシリコン半
導体基板の裏面にシリコン窒化膜を成長させ、高温で熱
処理することによってシリコン半導体基板とシリコン窒
化膜との界面に歪場を形成するなどの方法がある。さら
にまた、シリコン半導体基板の裏面に多結晶半導体膜を
成長させ、この多結晶半導体膜の結晶粒界をゲッタリン
グ源とする方法もEG技術に含まれる。
〔発明が解決しようとする課題〕
しかし、上述した従来のゲッタリング技術は、たとえば
まずIC技術においては、酸素析出の機構が極めて多様
かつ複雑な要因を含んでいるため、酸素析出の完全な制
御は非常に困難で、欠陥層の形成が十分でなかったり、
逆に無欠陥であるべき活性領域に欠陥が発生したりして
、半導体装置の製造歩留りを低下させるという欠点があ
る。
一方、EG技術においては、シリコン半導体基板の変形
や汚染を伴うことが多く、また一般的にIC技術よりは
効果が小さく、またゲッタリング作用が半導体装置製造
プロセス中で長続きしないという欠点があった。
本発明の目的は、IC技術を主とするものであるが、E
Gの効果も得られる、新規なシリコン半導体基板の処理
方法を提供することにある。
〔課題を解決するための手段〕
本発明の処理方法は、格子欠陥層を生ぜしめるゲッタリ
ング処理に関するもので、シリコン半導体基板の一面の
全面もしくは一部分にシリコン酸化膜を形成後、さらに
同面の全面にシリコン窒化膜を被着させる第1工程と、
前記工程後のシリコン半導体基板を高温熱処理し、シリ
コン窒化膜を被着していない他面において、−定の深さ
まで過飽和酸素を外部拡散により除去する第2工程と、
前記シリコン窒化膜の全部あるいは一部を除去する第3
工程と、前記シリコン半導体基板I:1ooo℃より低
い温度で熱処理し、基板内に酸素析出核を形成する第4
工程とを含むものである。
上記処理を行なったシリコン半導体基板は、半導体装置
製造工程中で、1000℃以上の熱処理をうけるので、
酸素析出核が形成されている領域に酸素析出物が成長し
、ゲッタリング効果を得ることができる。ただし、半導
体装置製造工程に入る前に、上記熱処理を行なうように
してもよい。
〔作用〕
シリコン半導体基板を高温熱処理(105G℃以上)す
る第2工程で一方の面(半導体素子を形成する面)から
は一定の深さまで過飽和酸素が除去・低減され、また内
部の結晶生成時の析出核を消滅させる。この方法では、
他方の面は、シリコン窒化膜によって酸素の外部拡散が
ないから、この面側には、後でIG効果を与える過飽和
酸素は充分に残っている0次に低温(tooo”c以下
、通常800〜700℃)で熱処理する第4工程で、過
飽和酸素が残っている領域に酸素析出核を精度よく形成
することができる。
〔実施例〕
以下、図面を参照して、本発明の実施例につき説明する
。第1図〜第4図は、第1実施例を示す図である。第1
図は、第1工程を示すもので、シリコン半導体基板lの
一方の表面にCVD法によって70n■のシリコン酸化
膜2を形成し、次いで同じ表面にCVD法によって15
naのシリコン窒化!I3を形成している。シリコン半
導体基板lは 1.4X 1018cm−3の格子間酸
素を含み、面方位(100)の、直径125mm *厚
さ800ルmのものである。
次に第2図は第2工程を示すもので、シリコン半導体基
板1を、5%の酸素を含む窒素雰囲気中でt too℃
、2時間の熱処理を施し、これによってシリコン半導体
基板1の内部にほぼ一様に分布している格子間酸素の、
シリコン酸化膜2およびシリコン窒化膜3によってマス
クされていない方の表面から外部拡散4が起き、その結
果、この表面付近の領域では格子間酸素濃度は低くなる
。この領域が素子活性領域として用いられる。またこの
際、シリコン窒化膜3による応力はシリコン酸化膜2に
よって緩和され、シリコン半導体基板lの変形はおこら
ない。
続いて、このシリコン半導体基板lからシリコン酸化膜
2およびシリコン窒化膜3を除去する第3工程後、第4
工程として第3図に示すように、窒素ふんい気中で65
0℃、4時間の熱処理を施し、シリコン半導体基板lの
内部の、格子間酸素濃度の高い領域に酸素析出核5を成
長させる6次に、このシリコン半導体基板lを乾燥酸素
ふんい気中で1000℃、16時間の熱処理を行なうと
、第4図に示すように酸素析出核5が形成されている領
域に酸素析出物6が成長する。また最初にシリコン酸化
膜2およびシリコン窒化115I3でマスクされていた
方の表面付近には酸素析出核5が高密度に存在している
ので、この表面には、酸素析出物6の成長に伴い、積層
欠陥7が高密度に発生し、これが強力なEG源として作
用する。なお、前に述べたように。
第4図の工程は、ウェー/%段階で行なわず、半導体装
置の製造工程中において、同様な効果を得るようにして
いることが多い。
以上のように作製したシリコン半導体基板は、従来のE
C技術を用いたものと異なり、熱処理などによってシリ
コン半導体基板が変形するような応力が発生することが
なく、またEG源として表面まで露出した内部欠陥を利
用しているため、ゲッタリング源は無尽蔵と言ってよく
、熱処理の繰返しによってアニールアウトされたり、消
費されつくしたりしてしまうことがない、また、本発明
の半導体基板の製造方法は、有害不純物などによって半
導体基板を汚染する心配もない。
さらにまた、本発明はIG技術とEC技術との相乗効果
による極めて強力なゲッタリング作用が得られるため、
無欠陥であるべき領域近くまで高密度の内部欠陥を形成
させるような危険をおかす必要はない、これらのことか
ら、本発明によって製造された半導体基板は、@頼性の
高い半導体装置を高歩留りで製造するのに極めて有効で
あるといえる。
次に第2実施例につき説明する。先ず、第5図に示すよ
うに、シリコン半導体基板8に格子配列された窓を有す
るシリコン酸化[i9を形成する。シリコン半導体基板
8は、第1実施例と同じ< 、  1.4X 1018
cm−3の格子間酸素を含み、直径125mm 、厚さ
6007zm、面方位(10G)のものである、シリコ
ン酸化1gl9はCVD法で30n■に形成した後ホト
エツチングによりパターンを形成する。ここで、シリコ
ン酸化膜9の窓となる部分の寸法は、−辺が2■騰の正
方形とし、またこれらの窓と窓との間隔は2腸量とする
。なお、この窓の各辺はシリコン半導体基板8の<11
0>方向とすることが望ましい。
次にシリコン半導体基板8の同じ表面にCVD法によっ
て40nmの厚さのシリコン窒化gi。
を成長させ、第6図に示すような構造とする。
次に第2工程として第7図に示すように、シリコン半導
体基板8を、5%の酸素を含む窒素ふんい気中で110
0℃、2時間の熱処理を施し、シリコン酸化膜9および
シリコン窒化膜10でマスクされていない方の表面付近
の領域の格子間酸素の外部拡散11を起こさせる。また
この時、シリコン酸化119の窓を通してシリコン窒化
11910がシリコン半導体基板8と直接接している界
面では熱応力によって高密度に転位12が発生する。
続いて第3工程として第8図に示すように、ホトエツチ
ング法によってシリコン窒化g10がシリコン半導体基
板8と接している部分を残してシリコン窒化1910を
除去し、さらにシリコン酸化膜9も除去する。第4工程
はシリコン半導体基板8を窒素ふんい気中で850℃、
4時間の熱処理を施し、第9図に示すように酸素析出核
13を成長させる。
上記処理を行なったシリコン半導体基板8を、さらに乾
燥酸素ふんい気中で1000@C! 、 18時間の熱
処理を施すと第10図に示すように、酸素析出物14が
形成される。このときシリコン窒化II!ioのパター
ンが形成されている方の表面では、シリコン半導体基板
8が露出している部分で、酸素析出物14の成長および
シリコン半導体基板8の酸化の進行に伴い、積層欠陥1
5が高密度に発生する0本実施例では、シリコン半導体
基板8とシリコン窒化ll11oとの界面に発生した転
位12.およびシリコン半導体基板8が露出していた部
分に発生した積層欠陥15、およびシリコン半導体基板
内部に発生した酸素析出物14とによる、極めて強力な
ゲッタリング作用が得られる。なおこのシリコン半導体
基板は、第1実施例のように、一方の表面全部にシリコ
ン窒化膜を成長させた場合と比較して、熱処理などによ
る基板の変形がさらに少ない。
〔発明の効果〕
以上説明したように、本発明は先ずシリコン半導体基板
の一方の面側にのみ、過飽和酸素の除去または低減され
た一定領域を形成してから、低温熱処理することで、酸
素析出核を前記領域以外のところに形成する。前記一定
領域に、製造工程で半導体素子を形成するが、このとき
1000℃以上の高温になり、酸素析出核の領域に酸素
析出物が成長し、イントリンシック・ゲッタリング作用
を行なう格子欠陥が生ずる。
この格子欠陥発生領域は、精度良く制御可能である。ま
たシリコン半導体基板の他方の面(半導体素子を形成し
ない゛裏面)は、表面まで酸素析出核があるので、表面
に積層欠陥あるいは転位が生じ、強力なエクストリンシ
ック・ゲッタリング源ともなっている。従来のエクスト
リンシック拳ゲッタリングのように特別の表面処理を行
なうものでないから、半導体基板の変形。
汚染の心配がなく、効果が強く、長持ちするゲッタリン
グ作用を与える効果がある。
【図面の簡単な説明】 第1図〜第4図は、第1実施例の各工程を示す断面図、
第5図は第2実施例で、シリコン半導体基板の一方の面
に形成したシリコン酸化膜のパターンを示す図、第6図
〜第10図は第2実施例のシリコン酸化膜パターン形成
後の各工程を示す断面図である。 、8・・・シリコン半導体基板。 、9・・・シリコン酸化I!1% 、10・・・シリコン窒化膜1 .11・・・酸素の外部拡散。 、14・・・酸素析出核1 .13・・・酸素析出物1 .15・・・積層欠陥、 2・・・転位。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. シリコン半導体基板の一面の全面もしくは一部分にシリ
    コン酸化膜を形成後、さらに同面の全面にシリコン窒化
    膜を被着させる第1工程と、前記工程後のシリコン半導
    体基板を高温熱処理し、シリコン窒化膜を被着していな
    い他面において、一定の深さまで過飽和酸素を外部拡散
    により除去する第2工程と、前記シリコン窒化膜の全部
    あるいは一部を除去する第3工程と、前記シリコン半導
    体基板を1000℃より低い温度で熱処理し、基板内に
    酸素析出核を形成する第4工程とを含むことを特徴とす
    るシリコン半導体基板の処理方法。
JP63321242A 1988-12-19 1988-12-19 シリコン半導体基板の処理方法 Expired - Fee Related JP2734034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321242A JP2734034B2 (ja) 1988-12-19 1988-12-19 シリコン半導体基板の処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321242A JP2734034B2 (ja) 1988-12-19 1988-12-19 シリコン半導体基板の処理方法

Publications (2)

Publication Number Publication Date
JPH02164040A true JPH02164040A (ja) 1990-06-25
JP2734034B2 JP2734034B2 (ja) 1998-03-30

Family

ID=18130397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321242A Expired - Fee Related JP2734034B2 (ja) 1988-12-19 1988-12-19 シリコン半導体基板の処理方法

Country Status (1)

Country Link
JP (1) JP2734034B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159768A (ja) * 1990-10-23 1992-06-02 Nec Yamagata Ltd 半導体装置の製造方法
JP2006286756A (ja) * 2005-03-31 2006-10-19 Toyota Motor Corp 半導体基板および半導体装置の製造方法
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142866A (en) * 1977-05-19 1978-12-12 Fujitsu Ltd Elimination method of impurity in si wafer
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142866A (en) * 1977-05-19 1978-12-12 Fujitsu Ltd Elimination method of impurity in si wafer
JPS63142822A (ja) * 1986-12-05 1988-06-15 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04159768A (ja) * 1990-10-23 1992-06-02 Nec Yamagata Ltd 半導体装置の製造方法
JP2006286756A (ja) * 2005-03-31 2006-10-19 Toyota Motor Corp 半導体基板および半導体装置の製造方法
JP4569354B2 (ja) * 2005-03-31 2010-10-27 トヨタ自動車株式会社 半導体基板
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法

Also Published As

Publication number Publication date
JP2734034B2 (ja) 1998-03-30

Similar Documents

Publication Publication Date Title
JP2758093B2 (ja) 半導体ウェーハの製造方法
JPH0475655B2 (ja)
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPS59124136A (ja) 半導体ウエハの処理方法
JPH02164040A (ja) シリコン半導体基板の処理方法
JPS60247935A (ja) 半導体ウエハの製造方法
JP3080501B2 (ja) シリコンウェーハの製造方法
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
JPS5821829A (ja) 半導体装置の製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH0247836A (ja) 半導体装置の製造方法
JP4647732B2 (ja) P/p−エピタキシャルウェーハの製造方法
JPS6326541B2 (ja)
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH023539B2 (ja)
JPS5887833A (ja) 半導体装置の製造方法
JPS60198735A (ja) 半導体装置の製造方法
JPH04171827A (ja) 半導体装置の製造方法
JPS60176241A (ja) 半導体基板の製造方法
JPH04175300A (ja) シリコン単結晶の熱処理方法
JPS62219529A (ja) 半導体装置の製造方法
JP4356039B2 (ja) エピタキシャルシリコンウェーハの製造方法
JPS63253632A (ja) 半導体基板の製造方法
JPH01280322A (ja) 半導体装置の製造方法
JPS58121631A (ja) 半導体ウエハの処理方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees