JPH01280322A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01280322A JPH01280322A JP11099188A JP11099188A JPH01280322A JP H01280322 A JPH01280322 A JP H01280322A JP 11099188 A JP11099188 A JP 11099188A JP 11099188 A JP11099188 A JP 11099188A JP H01280322 A JPH01280322 A JP H01280322A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrates
- heat
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 29
- 239000001301 oxygen Substances 0.000 abstract description 29
- 229910052760 oxygen Inorganic materials 0.000 abstract description 29
- 238000005247 gettering Methods 0.000 abstract description 20
- 239000002244 precipitate Substances 0.000 abstract description 9
- 238000001556 precipitation Methods 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 5
- 239000010453 quartz Substances 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 4
- 239000012298 atmosphere Substances 0.000 abstract description 2
- 230000001627 detrimental effect Effects 0.000 abstract 1
- 238000004381 surface treatment Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000007547 defect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- -1 argon Chemical class 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にゲッタリン
グ源となる欠陥層が形成された半導体基板の製造方法に
関する。
グ源となる欠陥層が形成された半導体基板の製造方法に
関する。
半導体基板中に形成した結晶欠陥層によって有害不純物
などをゲッタリングする技術は、欠陥層の形成方法によ
り、イントリンシック・ゲッタリング技術と、エクスト
リンシック・ゲッタリング技術とに大別される。
などをゲッタリングする技術は、欠陥層の形成方法によ
り、イントリンシック・ゲッタリング技術と、エクスト
リンシック・ゲッタリング技術とに大別される。
欠陥層の具体的な形成方法としては従来、イントリンシ
ック・ゲッタリング技術においては、チョクラルスキー
法で引き上げた単結晶中に過飽和に含まれる溶存酸素を
熱処理によって析出させ、半導体基板の内部に欠陥層を
形成する技術が代表的である。
ック・ゲッタリング技術においては、チョクラルスキー
法で引き上げた単結晶中に過飽和に含まれる溶存酸素を
熱処理によって析出させ、半導体基板の内部に欠陥層を
形成する技術が代表的である。
一方、エクストリンシック・ゲッタリング技術は、半導
体基板の裏面側に格子歪を導入するもので、たとえば半
導体基板の裏面に機械的損傷を与えたり、あるいは半導
体基板の裏面にリンなどの不純物を拡散し、格子不整合
転位網を発生させたり、あるいはアルゴンなどのイオン
注入によって格子に損傷を与えたり、あるいはまた半導
体基板の裏面に窒化物などの皮膜を形成し、高温で熱処
理することによって半導体基板と窒化物との界面に歪場
を形成するなどの方法がある。
体基板の裏面側に格子歪を導入するもので、たとえば半
導体基板の裏面に機械的損傷を与えたり、あるいは半導
体基板の裏面にリンなどの不純物を拡散し、格子不整合
転位網を発生させたり、あるいはアルゴンなどのイオン
注入によって格子に損傷を与えたり、あるいはまた半導
体基板の裏面に窒化物などの皮膜を形成し、高温で熱処
理することによって半導体基板と窒化物との界面に歪場
を形成するなどの方法がある。
さらにまた、半導体基板の裏面に多結晶半導体膜を成長
させ、この多結晶膜の結晶粒界をゲッタリング源とする
方法もエクストリンシック・ゲッタリング技術に含まれ
る。
させ、この多結晶膜の結晶粒界をゲッタリング源とする
方法もエクストリンシック・ゲッタリング技術に含まれ
る。
しかしながら上述した従来のゲッタリング技術は、たと
えばイントリンシック・ゲッタリング技術においては、
酸素析出の機構が極めて多様かつ複雑な要因を含んでい
るなめ、酸素析出の完全な制御は非常に困難で、欠陥層
の形成が十分でなかったり、逆に無欠陥であるべき半導
体装置の活性領域に欠陥が発生したりして、半導体装置
の製造歩留りを低下させるという問題点がある。また、
酸素析出が多い場合、格子間酸素濃度が低下することと
、酸素析出物の形成に伴い転位が発生することによって
半導体基板にスリップが生じ、半導体装置の製造歩留り
を低下させるという問題点がある。
えばイントリンシック・ゲッタリング技術においては、
酸素析出の機構が極めて多様かつ複雑な要因を含んでい
るなめ、酸素析出の完全な制御は非常に困難で、欠陥層
の形成が十分でなかったり、逆に無欠陥であるべき半導
体装置の活性領域に欠陥が発生したりして、半導体装置
の製造歩留りを低下させるという問題点がある。また、
酸素析出が多い場合、格子間酸素濃度が低下することと
、酸素析出物の形成に伴い転位が発生することによって
半導体基板にスリップが生じ、半導体装置の製造歩留り
を低下させるという問題点がある。
一方、エクストリンシック・ゲッタリング技術において
は、たとえば半導体基板の裏面に機械的損傷を与える方
法では、損傷を与えた層の一部がはがれて、これが半導
体基板の表面を汚染する。
は、たとえば半導体基板の裏面に機械的損傷を与える方
法では、損傷を与えた層の一部がはがれて、これが半導
体基板の表面を汚染する。
また半導体基板の裏面に多結晶膜を形成する方法では、
多結晶膜成長が一般に600℃から700°Cの処理温
度で行なわれ、この温度が半導体基板中の溶存酸素の析
出核を著しく成長させる温度であるため、半導体装置の
製造工程において、繰返される熱処理によって半導体基
板中に起こる酸素析出は過剰となり、半導体装置の歩留
りを低下させる。なお、これらのように半導体基板の裏
面に機械的損傷を与えたり、多結晶や窒化物の皮膜を形
成した場合、半導体基板の両面の形状あるいは熱膨張率
が極端に異なるため、熱処理などによって半導体基板の
変形が起きやすいという問題点もある。
多結晶膜成長が一般に600℃から700°Cの処理温
度で行なわれ、この温度が半導体基板中の溶存酸素の析
出核を著しく成長させる温度であるため、半導体装置の
製造工程において、繰返される熱処理によって半導体基
板中に起こる酸素析出は過剰となり、半導体装置の歩留
りを低下させる。なお、これらのように半導体基板の裏
面に機械的損傷を与えたり、多結晶や窒化物の皮膜を形
成した場合、半導体基板の両面の形状あるいは熱膨張率
が極端に異なるため、熱処理などによって半導体基板の
変形が起きやすいという問題点もある。
また半導体基板の裏面にリンなどの不純物を拡散する方
法やイオン注入によって結晶格子に損傷を与える方法で
は、形成された損傷が半導体装置の製造工程中で繰返さ
れる熱処理によって容易にアニールアウトされてゆき、
ゲッタリングの効果が薄れるという欠点がある。
法やイオン注入によって結晶格子に損傷を与える方法で
は、形成された損傷が半導体装置の製造工程中で繰返さ
れる熱処理によって容易にアニールアウトされてゆき、
ゲッタリングの効果が薄れるという欠点がある。
本発明の目的は、上記欠点を解消し、半導体基板の変形
や汚染などの悪影響を与えることのない欠陥層を、半導
体基板裏面に極めて制御性よく形成し、この欠陥層のゲ
ッタリング作用によって、信頼性の高い半導体装1登高
歩留りで製造するための半導体基板の処理方法を提供す
ることである。
や汚染などの悪影響を与えることのない欠陥層を、半導
体基板裏面に極めて制御性よく形成し、この欠陥層のゲ
ッタリング作用によって、信頼性の高い半導体装1登高
歩留りで製造するための半導体基板の処理方法を提供す
ることである。
本発明の半導体装置の製造方法は、表面に酸化膜が形成
された2枚の半導体基板を密着させ熱処理して接合する
工程と、接合した前記半導体基板を1050〜1200
℃で熱処理する工程と、接合後熱処理された前記半導体
基板を分離したのち600〜1100℃で熱処理する工
程とを含んで構成される。
された2枚の半導体基板を密着させ熱処理して接合する
工程と、接合した前記半導体基板を1050〜1200
℃で熱処理する工程と、接合後熱処理された前記半導体
基板を分離したのち600〜1100℃で熱処理する工
程とを含んで構成される。
次に本発明の実施例について図面を参照して説明する。
まず第1図に示すように、1.4X 1018CITI
−’の格子間酸素を含み、両面が鏡面研磨された、直径
100mm、厚さ500μmのシリコン半導体基板LA
、IBを1000℃、乾燥酸素中で熱酸化し、約200
人のシリコン酸化膜(SiC)+>2を成長させた後、
このンリコン半導体基板IA。
−’の格子間酸素を含み、両面が鏡面研磨された、直径
100mm、厚さ500μmのシリコン半導体基板LA
、IBを1000℃、乾燥酸素中で熱酸化し、約200
人のシリコン酸化膜(SiC)+>2を成長させた後、
このンリコン半導体基板IA。
1Bを2枚−組として鏡面研磨されている面同志密着さ
せる。
せる。
次に密着させた2枚のシリコン半導体基板IA、IBを
第2図に示すように表面が波状の凹凸を持った直径11
0mm、重量200gの石英円板3ではさむようにして
重ね、1100℃の窒素雰囲気中で2時間の熱処理を施
して接合させる。ここで、石英円板3表面の波状の凹凸
は、ピークの高さが11.ピークの間隔は5mmで、ピ
ークはすべて同一平面上にあるものを用いる。
第2図に示すように表面が波状の凹凸を持った直径11
0mm、重量200gの石英円板3ではさむようにして
重ね、1100℃の窒素雰囲気中で2時間の熱処理を施
して接合させる。ここで、石英円板3表面の波状の凹凸
は、ピークの高さが11.ピークの間隔は5mmで、ピ
ークはすべて同一平面上にあるものを用いる。
5i02膜の軟化点は約950℃であるため、これ以下
の温度で処理した場合は接合に極めて長時間が必要とな
る。
の温度で処理した場合は接合に極めて長時間が必要とな
る。
このようしして熱処理したシリコン半導体装置LA、I
Bは、シリコン酸化膜2を介して完全に接合状態となる
。またシリコン半導体基板は内部の格子間酸素の表面か
らの外部拡散が起きるが、接合界面側からは外部拡散す
ることができず、したがってシリコン半導体基板IA、
IBの内部の格子間酸素は、接合界面側が高濃度で、接
合界面と反対側の表面付近は低濃度になる分布をとる。
Bは、シリコン酸化膜2を介して完全に接合状態となる
。またシリコン半導体基板は内部の格子間酸素の表面か
らの外部拡散が起きるが、接合界面側からは外部拡散す
ることができず、したがってシリコン半導体基板IA、
IBの内部の格子間酸素は、接合界面側が高濃度で、接
合界面と反対側の表面付近は低濃度になる分布をとる。
格子間酸素を外部拡散させる場合、高温、長時間の熱処
理が必要であるが、石英治具を用いているため温度の上
限は1200℃程度である。また、1050℃以下でも
外部拡散は起きるが、同時に結晶内部で格子間酸素の析
出が進行するため、無欠陥層の形成のためには有効では
ない。
理が必要であるが、石英治具を用いているため温度の上
限は1200℃程度である。また、1050℃以下でも
外部拡散は起きるが、同時に結晶内部で格子間酸素の析
出が進行するため、無欠陥層の形成のためには有効では
ない。
続いてこのシリコン半導体基板IA、IBを20%フッ
化水素酸中に浸すことにより、接合されていたシリコン
半導体基板IA、IBは容易に分離される。次にシリコ
ン半導体基板IA、IBを窒素雰囲気中で650℃、4
時間の熱処理を施し、第3図に示すように、格子間酸素
濃度の高い領域に酸素析出核4を成長させる。
化水素酸中に浸すことにより、接合されていたシリコン
半導体基板IA、IBは容易に分離される。次にシリコ
ン半導体基板IA、IBを窒素雰囲気中で650℃、4
時間の熱処理を施し、第3図に示すように、格子間酸素
濃度の高い領域に酸素析出核4を成長させる。
次にこのシリコン半導体基板IA、IBを乾燥酸素雰囲
気中で1000℃、3時間の熱処理を施すと、第4図に
示すように酸素析出核4が形成されている領域には酸素
析出物5が成長する。また、最初の熱処理においてシリ
コン半導体基板同志の接合界面となっていた表面付近に
も酸素析出核4が高密度に存在しているため、この表面
には酸素析出物5の成長に伴い、積層欠陥6が高密度に
発生し、これが強力なエクストリンシック・ゲッタリン
グ源となる。
気中で1000℃、3時間の熱処理を施すと、第4図に
示すように酸素析出核4が形成されている領域には酸素
析出物5が成長する。また、最初の熱処理においてシリ
コン半導体基板同志の接合界面となっていた表面付近に
も酸素析出核4が高密度に存在しているため、この表面
には酸素析出物5の成長に伴い、積層欠陥6が高密度に
発生し、これが強力なエクストリンシック・ゲッタリン
グ源となる。
析出物形成の為の析出核を成長させるためには、低温、
長時間の熱処理が必要であるが、1100℃以上では析
出核の成長より縮小の方が優先的に進行するため好まし
くない。また、600’C以下では処理時間が10時間
以上必要となるため現実的ではない。
長時間の熱処理が必要であるが、1100℃以上では析
出核の成長より縮小の方が優先的に進行するため好まし
くない。また、600’C以下では処理時間が10時間
以上必要となるため現実的ではない。
以上のようにして作製したシリコン半導体基板は、従来
のエクストリンシック・ゲッタリング技術を用いたもの
と異なり、表面まで露出しな内部欠陥をエクストリンシ
ック・ゲッタリング源として利用しているため、ゲッタ
リング源は無尽蔵といってよく、熱処理の繰返しによっ
てアニール・アウトされなり消費されつくしてしまうこ
とはない。従って、このシリコン半導体基板を用いて製
造される半導体装置の信頼性及び歩留りは高いものとな
る。
のエクストリンシック・ゲッタリング技術を用いたもの
と異なり、表面まで露出しな内部欠陥をエクストリンシ
ック・ゲッタリング源として利用しているため、ゲッタ
リング源は無尽蔵といってよく、熱処理の繰返しによっ
てアニール・アウトされなり消費されつくしてしまうこ
とはない。従って、このシリコン半導体基板を用いて製
造される半導体装置の信頼性及び歩留りは高いものとな
る。
また本実施例によれは半導体基板が変形するような応力
が発生することはなく、有害不純物などによる汚染の心
配もない。
が発生することはなく、有害不純物などによる汚染の心
配もない。
さらに本実施例によれば、イントリンシック・ゲッタリ
ング技術とエクストリンシック・ゲッタリング技術との
相乗効果による極めて強力なゲッタリング作用が得られ
るため、過剰な酸素析出が求められることはなく、無欠
陥であるべき半導体装置の活性領域ぎりぎりまで高密度
の内部欠陥を形成させるような危険をおかす必要はない
。
ング技術とエクストリンシック・ゲッタリング技術との
相乗効果による極めて強力なゲッタリング作用が得られ
るため、過剰な酸素析出が求められることはなく、無欠
陥であるべき半導体装置の活性領域ぎりぎりまで高密度
の内部欠陥を形成させるような危険をおかす必要はない
。
なお、本発明において、半導体基板同志を接合する際に
は、半導体基板上に形成した酸化物の被膜を介して接合
がなされるため、半導体基板の表面粗さはそれほど厳し
い条件を必要としない。もちろんこの被膜は酸化物に限
ったものではない。
は、半導体基板上に形成した酸化物の被膜を介して接合
がなされるため、半導体基板の表面粗さはそれほど厳し
い条件を必要としない。もちろんこの被膜は酸化物に限
ったものではない。
尚、2枚の半導体基板を接合させる際、次のような別の
接合方法を用いることもできる。
接合方法を用いることもできる。
すなわち、表面に約200人のシリコン酸化膜を成長さ
せた2枚のシリコン半導体基板7を密着させた後、第5
図に示すように、減圧機構8付の縦形炉9により0.I
Torrの窒素雰囲気中で1100℃、2時間の熱処理
を施す。このとき、密着させた2枚のシリコン半導体基
板7はより強く密着され完全に接合状態となり、格子間
酸素はこの接合界面からは外部拡散することができず、
シリコン半導体基板7は接合界面と反対側の表面付近だ
けが格子間酸素が低濃度となる。
せた2枚のシリコン半導体基板7を密着させた後、第5
図に示すように、減圧機構8付の縦形炉9により0.I
Torrの窒素雰囲気中で1100℃、2時間の熱処理
を施す。このとき、密着させた2枚のシリコン半導体基
板7はより強く密着され完全に接合状態となり、格子間
酸素はこの接合界面からは外部拡散することができず、
シリコン半導体基板7は接合界面と反対側の表面付近だ
けが格子間酸素が低濃度となる。
このような、半導体基板の接合方法を用いた場合、第2
図に示したようにおもりを用いる場合と異なり、半導体
基板の変形をもたらす恐れが全くなく、また熱処理の際
、同時に処理できる半導体基板の枚数を大幅に増やすこ
とができるという利点がある。
図に示したようにおもりを用いる場合と異なり、半導体
基板の変形をもたらす恐れが全くなく、また熱処理の際
、同時に処理できる半導体基板の枚数を大幅に増やすこ
とができるという利点がある。
以上説明したように本発明は、表面に酸化皮膜を形成し
た半導体基板2枚を密着させ、熱処理して完全に接合状
態にし、接合された半導体基板を1050〜1200℃
で熱処理し、更にこの半導体基板を分離した後、600
〜1100℃で熱処理することにより、半導体基板には
変形や汚染の心配がなく、有効で長持ちするゲッタリン
グ作用を有する欠陥層が形成される。従って信頼性の高
い半導体装置を高歩留りで製造することができる。
た半導体基板2枚を密着させ、熱処理して完全に接合状
態にし、接合された半導体基板を1050〜1200℃
で熱処理し、更にこの半導体基板を分離した後、600
〜1100℃で熱処理することにより、半導体基板には
変形や汚染の心配がなく、有効で長持ちするゲッタリン
グ作用を有する欠陥層が形成される。従って信頼性の高
い半導体装置を高歩留りで製造することができる。
第1図〜第4図は本発明の一実施例を説明するための半
導体チップの断面図、第5図は本発明の一実施例におけ
る半導体基板の接合方法の他の例を説明するための縦形
炉の断面図である。 IA、IB・・・シリコン半導体基板、2・・・シリコ
ン酸化膜、3・・・石英円板、4・・・酸素析出核、5
・・・酸素析出物、6・・・積層欠陥、7・・・シリコ
ン半導体基板、8・・・減圧機構、9・・・縮形炉。 ℃理人ゴ1゛理士 内厚 晋 第1 図 第2図 第 3 図
導体チップの断面図、第5図は本発明の一実施例におけ
る半導体基板の接合方法の他の例を説明するための縦形
炉の断面図である。 IA、IB・・・シリコン半導体基板、2・・・シリコ
ン酸化膜、3・・・石英円板、4・・・酸素析出核、5
・・・酸素析出物、6・・・積層欠陥、7・・・シリコ
ン半導体基板、8・・・減圧機構、9・・・縮形炉。 ℃理人ゴ1゛理士 内厚 晋 第1 図 第2図 第 3 図
Claims (1)
- 表面に酸化膜が形成された2枚の半導体基板を密着さ
せ熱処理して接合する工程と、接合した前記半導体基板
を1050〜1200℃で熱処理する工程と、接合後熱
処理された前記半導体基板を分離したのち600〜11
00℃で熱処理する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11099188A JPH0724269B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11099188A JPH0724269B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01280322A true JPH01280322A (ja) | 1989-11-10 |
JPH0724269B2 JPH0724269B2 (ja) | 1995-03-15 |
Family
ID=14549630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11099188A Expired - Lifetime JPH0724269B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0724269B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5422306A (en) * | 1991-12-17 | 1995-06-06 | Matsushita Electric Industrial Co., Ltd. | Method of forming semiconductor hetero interfaces |
-
1988
- 1988-05-06 JP JP11099188A patent/JPH0724269B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5422306A (en) * | 1991-12-17 | 1995-06-06 | Matsushita Electric Industrial Co., Ltd. | Method of forming semiconductor hetero interfaces |
Also Published As
Publication number | Publication date |
---|---|
JPH0724269B2 (ja) | 1995-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5229305A (en) | Method for making intrinsic gettering sites in bonded substrates | |
KR100730806B1 (ko) | Soi웨이퍼의 제조방법 및 soi 웨이퍼 | |
US5444001A (en) | Method of manufacturing a semiconductor device readily capable of removing contaminants from a silicon substrate | |
KR19990044245A (ko) | 실리콘 단결정 웨이퍼의 열처리 방법과 그 열처리 장치 및 실리콘 단결정 웨이퍼와 그 제조 방법 | |
US20080044669A1 (en) | Method for Manufacturing Simox Substrate and Simox Substrate Obtained by the Method | |
JPH0475655B2 (ja) | ||
JPH10256261A (ja) | 半導体装置の製造方法 | |
KR0148500B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JPH01280322A (ja) | 半導体装置の製造方法 | |
CN1037386C (zh) | 金刚石膜上的薄层硅结构芯片材料及其制造方法 | |
JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
JP2001085649A (ja) | Soiウェーハおよびその製造方法 | |
JPH0247836A (ja) | 半導体装置の製造方法 | |
JPH05152304A (ja) | 半導体基板の製造方法 | |
CN114496733B (zh) | 一种高电阻率复合衬底、制备方法及电子元器件 | |
JPS6151930A (ja) | 半導体装置の製造方法 | |
JPH0342814A (ja) | 半導体基板の製造方法 | |
JPS60176241A (ja) | 半導体基板の製造方法 | |
JPS63253632A (ja) | 半導体基板の製造方法 | |
JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
JPH04171827A (ja) | 半導体装置の製造方法 | |
JPH0294443A (ja) | 半導体装置の製造方法 | |
JPS6331126A (ja) | 半導体基板の処理方法 | |
JP2001185554A (ja) | 半導体ウェーハ及びその製造方法 |