TW202329362A - 製造裝配有電荷捕捉層之載體基板之方法 - Google Patents

製造裝配有電荷捕捉層之載體基板之方法 Download PDF

Info

Publication number
TW202329362A
TW202329362A TW111142742A TW111142742A TW202329362A TW 202329362 A TW202329362 A TW 202329362A TW 111142742 A TW111142742 A TW 111142742A TW 111142742 A TW111142742 A TW 111142742A TW 202329362 A TW202329362 A TW 202329362A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
layer
chamber
trapping layer
gas
Prior art date
Application number
TW111142742A
Other languages
English (en)
Inventor
金永弼
子豪 黄
奧列格 孔農楚克
Original Assignee
法商梭意泰科公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商梭意泰科公司 filed Critical 法商梭意泰科公司
Publication of TW202329362A publication Critical patent/TW202329362A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明係關於一種製造配備有電荷捕捉層之載體基板(1)之方法。該方法包含將單晶矽基底基板(2)引入至沈積設備之腔室中，且在無需將該基底基板(2)自該腔室移除的情況下且在用載體氣體沖洗該腔室時，執行以下連續步驟： -藉由在第一時段內將反應性氣體引入至該腔室中來在該基底基板(2)上形成介電層(3)； -藉由在繼該第一時段之後的第二時段內將含有矽之前驅氣體引入至該腔室中來在該介電層(3)上直接形成多晶矽電荷捕捉層(4)。介於該第一時段與該第二時段之間的使該介電層(3)僅曝露於該載體氣體的時間小於30秒，且該電荷捕捉層(4)之形成係在嚴格介於1010℃與1200℃之間的溫度下執行。

Description

製造裝配有電荷捕捉層之載體基板之方法
本發明係關於一種製造包含電荷捕捉層之載體基板之方法。本發明亦係關於將薄層轉移至此類載體基板上以形成複合基板之方法。此等載體基板及複合基板在射頻積體裝置(亦即，處理頻率介於約3 kHz與300 GHz之間的信號之電子裝置)領域中具有顯著應用，例如在電信(電話、Wi-Fi、藍芽等)領域中。
為防止或限制可在電子裝置與該裝置形成於其上之絕緣體上矽(SOI)基板之載體基板之間發生的電磁耦合，已知慣例為在埋入式介電層與SOI載體之間直接位於介電層下方插入電荷捕捉層。舉例而言，此層可由0.1至10微米之多晶矽層組成，該多晶矽層形成在單晶矽基底基板上，該單晶矽基底基板通常經選擇為高電阻(亦即，具有大於500 ohm.cm，或甚至大於1000 ohm.cm之電阻率)。形成多晶體之顆粒之接合處然後構成電荷載子之陷阱，該等電荷載子可來自捕捉層本身或來自下伏基板。以此方式，防止在絕緣體下方出現導電平面。舉例而言，此類型眾所周知之SOI基板之製作在FR 2860341、FR 2933233、FR 2953640、US 2015/115480、US 7268060、US 6544656或WO 2020/008116中進行描述。
為了促進形成在單晶矽基底基板上之電荷捕捉層之形成並避免電荷捕捉層之再結晶，已知慣例為在此基底基板上並在藉由沈積形成捕捉層之前形成非晶介電層，通常為二氧化矽層。非晶介電層使得可能藉由在堆疊之溫度上升時防止捕捉層再結晶而保留該捕捉層之多晶性質。
EP 3136421因此提出在基底基板上形成電阻率為700 ohm.cm之多晶矽捕捉層。基底基板藉由簡單清潔或藉由乾式氧化來進行氧化。捕捉層然後使用三氯矽烷前驅氣體形成在兩個連續沈積步驟中。第一步驟係針對以相對較低溫度(低於1010℃)將種子層直接形成在氧化矽層上，且第二步驟係在高於第一步驟之溫度下執行。根據該文件，此方法使得可能快速形成捕捉層，且不會使基底基板過度變形，此可阻止當意欲形成絕緣體上矽基板之載體基板時藉由分子附著組裝此基板。
就其本身而言，EP 2503592設想原位產生此類捕捉層。在該文件中，捕捉層形成在矽基底基板之介電層上，無需自用於形成此堆疊之設備移除基底基板。其可為磊晶框架之腔室。
在此方法中，將基底基板置放在設備之腔室中，且氧化氣體循環通過該腔室以在以約1100℃之溫度執行之氧化步驟期間表面形成介電層。接下來，在無需將基底基板自腔室移除的情況下，載體氣體循環以淨化氧化氣體且使腔室及/或基板之溫度達到大約900℃或更低之相對較低沈積溫度。
一旦氧化氣氛已被載體氣體淨化，並已確立沈積溫度，引入含有矽之前驅氣體以藉由沈積在介電層上逐漸形成多晶矽層。藉由以此方式按順序將氣體引入至腔室中，避免在氧化氣體已經淨化之前且在溫度良好確立達約900℃或更低之目標溫度之前引入前驅氣體，且防止過早沈積不具有所要品質之多晶矽。
然而，在相對較低沈積溫度下形成多晶矽層係特別緩慢的，在900℃下大約0.3微米/分鐘。具體而言，眾所周知，沈積速率通常隨溫度而提高。為了改良此沈積速率，且因此改良配備有捕捉層之載體的製作時間，可設想，如在EP 3136421中所提出，以較低溫度僅形成捕捉層之種子部分，然後能夠以相對較高溫度且因此更快速地形成該層之剩餘部分。
儘管此類方法確實改良載體基板之生產率，種子層之形成仍然為特別耗時之步驟。通常期望進一步提高生產率，而一定不會損害載體之品質。 本發明之目標
本發明之一個目的為提出製造配備有電荷捕捉層之載體基板之方法，該方法至少部分地解決此問題。更具體而言，本發明之一個目的為提出一種製造配備有電荷捕捉層之載體基板之方法，針對相當品質，該方法之實施時間與先前技術之方法相比減少。甚至更具體而言，本發明之一個目的為提出一種製造配備有電荷捕捉層之載體基板之方法，此不需要在約1010℃或更低之相對低溫度下形成之種子部分。
為了實現此目的，本發明之目標為提出一種製造配備有電荷捕捉層之載體基板之方法。方法包含將具有大於500 ohm.cm之電阻率之單晶矽基底基板引入至沈積設備之腔室中，且在無需將基底基板自腔室移除的情況下且在用載體氣體沖洗腔室時，執行以下連續步驟： -  藉由在第一時段內將反應性氣體引入至腔室中來在基底基板之曝露面上形成介電層； -  藉由在繼第一時段之後的第二時段內將含有矽之前驅氣體引入至腔室中來在介電層上直接形成多晶矽電荷捕捉層。
根據本發明，介於第一時段與第二時段之間的使介電層僅曝露於載體氣體的時間小於30秒。亦根據本發明，形成電荷捕捉層之步驟係至少部分地在嚴格介於1010℃與1200℃之間的溫度下執行。
藉由將介電層單獨曝露於載體氣體的時間限制介於第一時段與第二時段之間，此層之表面狀態進行調節或維護，以使其特別適合接納品質多晶矽層，與在根據先前技術之方法中以更低溫度獲得之層相同。此令人驚訝的結果使得可能以高生長速率生長捕捉層以獲得等效品質，且因此與根據先前技術之方法相比以經改良速率形成載體基板。
根據本發明之其他有利及非限制性特徵，單獨或以任何技術可行組合方式進行以下各項： -  載體氣體包含氫氣或由其組成； -  含有矽之前驅氣體選自包括以下各項之清單：矽烷、二矽烷、三氯矽烷、二氯矽烷及四氯化矽； -  介電層由氧化矽製成且反應性氣體在諸如氬氣之中性氣體中包含介於0.1%與10%之間的氧氣； -  形成介電層之步驟係在介於1010℃與1150℃之間的溫度下執行； -  介電層具有大於0.5 nm之厚度； -  形成電荷捕捉層之步驟係在高於1050℃或1100℃之溫度下執行； -  電荷捕捉層及介電層係在與在50℃內相同之各別溫度下形成； -  使介電層僅曝露於載體氣體的時間小於20秒或15秒； -  電荷捕捉層具有介於0.1微米與10微米之間的厚度。
參考圖1，一個實施例之載體基板1包含基底基板2、配置在基底基板2上之介電層3，及配置在介電層3上並與其接觸之電荷捕捉層4。
載體基板1可為呈標準大小(例如直徑為200 mm或300 mm甚至450 mm)之圓形晶圓的形式。然而，本發明不以任何方式限於此等尺寸或此形式。
基底基板2由單晶矽組成，且為數百微米厚。較佳地，基底基板2具有高電阻率，嚴格地大於500或1000 ohm.cm，且甚至更較佳地大於3000 ohm.cm。此限制電荷、電洞或電子之密度，電荷、電洞或電子容易在基底基板2中移動，且因此惡化最終基板S之RF效能。舉例而言，其可為具有低間質氧含量之CZ基板，該CZ基板如本身眾所周知具有可大於1000 ohm.cm之電阻率。
然而，本發明不限於具有此類電阻率之基底基板2，且其亦在基底基板2具有小於或等於500 ohm.cm，或100 ohms.cm或更小之更順應電阻率時提供RF效能。在此狀況下其可為具有小於500 ohm.cm之電阻率的更標準單晶CZ基板。此方法的優點在於此類基板可容易地且廉價地獲得。
參考圖2，載體基板亦可包含，特別在基底基板2具有小於或等於500 ohm.cm之電阻率時，本徵單晶矽層5 (亦即，未經故意摻雜且因此特別具有電阻性之層)，配置在基底基板2與介電層3之間。本徵單晶矽層5有利地具有大於2000 ohm.cm之電阻率，該電阻率甚至可達到20 kohm.cm或更多。該單晶矽層之厚度可介於0.5與100微米之間，且較佳地介於5與20微米之間。
例如由氧化矽或氮化矽製成之介電層3具有大於0.5 nm (例如介於0.5 nm與50 nm之間)的厚度。此非晶介電層3使得可能以多晶形式形成電荷捕捉層4，並在形成此層4期間或在載體基板1被迫經受之後續熱處理期間避免或限制在載體基板1曝露於高溫度時此層之再結晶。
載體基板1亦包括由多晶矽製成之電荷捕捉層4，該電荷捕捉層配置在介電層3上並與其直接接觸。電荷捕捉層4具有大於500 ohm.cm (較佳地大於1 kohm.cm)之電阻率。如在本專利申請案之引言中所提及，捕捉層之功能為捕捉可存在於載體1中之電荷載子並限制其行動能力。電荷捕捉層4通常具有介於0.1微米與10微米之間或甚至更多的厚度。
由於其非結晶性質，捕捉層4具有結構缺陷，諸如錯位、晶界、非晶區、間隙、夾雜物、界定層之顆粒之孔隙等。此等結構缺陷形成用於容易在材料中(例如，在不完整或待處理的化學鍵層級處)循環之電荷的陷阱。因此防止捕捉層中之導電，且因此載體基板1具有高射頻效能。此效能可藉由對以此方式製造之載體進行「二次諧波失真」表徵量測來確立。此量測通常在900 MHz下執行。通常尋求失真量測值小於-70 dB，以使得載體基板可被認為具有高射頻效能。
在由索特克(Soitec)發表的2015年1月之標題為「White paper - RF SOI wafer characterization」之文件中且在US 2015/0168326中詳細描述此表徵量測為尤其相關，此係因為其完全表示原本形成於併入有經表徵載體基板之複合基板上之RF積體裝置之效能。
多晶矽捕捉層4之顆粒之大小有利地介於50 nm (低於此，則不再確保其熱穩定性，且在溫度下存在其再結晶之風險)與2000 nm (高於此，載體基板之RF效能受到影響)之間。
在任何狀況下，且與捕捉層4之顆粒的精確特性無關，其具有大於500 ohm.cm之高電阻率。為此，捕捉層4未經故意摻雜，亦即其具有電荷攜帶摻雜劑濃度小於2E13原子/立方公分。其可富含氮或碳，以便改良其電阻率特性。
為完整性起見，圖3示出根據本發明之包含載體基板1的複合基板S。如自此圖中極其清楚地顯現，在載體基板1上，複合基板包含較佳地由結晶材料製成之薄膜6。舉例而言且非限制性，薄膜6可由半導體材料(諸如矽)製成，或由壓電材料(諸如鉭酸鋰(LiTaO 3)或鈮酸鋰(LiNbO 3))製成。
圖3之複合基板S可以許多方式由載體基板1形成，但此形成有利地包括將薄膜6轉移至此載體基板上之步驟。如本身眾所周知，此轉移通常藉由組裝施體基板及載體基板1之「主」面來執行。一般而言設想為此等面中之至少一者提供介電接合層7 (通常為氧化矽)，此可藉由熱處理或藉由沈積形成。組裝較佳地涉及分子附著接合。
在此組裝步驟之後，減小施體基板之厚度以便形成薄膜6。此還原步驟可藉由機械或化學稀釋來執行。其亦可藉由在事先引入至施體基板中之脆弱區進行壓裂來執行，例如根據智慧Cut™技術之原理。
薄膜6之精加工步驟(諸如拋光步驟、在還原或中性氣氛下之熱處理或犧牲氧化)可與厚度減小步驟一起按順序執行。
應注意，施體基板可為簡單基板，亦即，不包括積體裝置之基板，或替代地施體基板可已經預處理，以便在其表面上產生積體裝置。
現在揭示用於製造載體基板1之方法，此為本描述之前面章節之主題。
將單晶矽基底基板2引入至沈積設備之腔室中。
此設備可對應於磊晶沈積設備。其包含基座，其配置在腔室中以接納基底基板且將其表面中之一者曝露於氣氛且曝露於在腔室中循環之氣體流。基座可為可行動的，且可顯著具有旋轉移動以使基底基板2之自由面成角度統一曝露於氣體流。為了啟用此等流之引入及對含在腔室中之氣氛的控制，腔室配備有複數個入口埠，及至少一個出口埠。腔室亦配備有用於加熱基板、氣體及/或腔室之壁的裝置，例如發射能夠加熱基底基板之自由表面的輻射之燈具。流體連接至腔室之入口埠之複數個管道允許以受控速率引入氣體以處理基底基板2。該氣體顯著為反應性氧化或氮化氣體、載體氣體(例如氬氣與氫氣之混合物，或氫氣)，及含有矽之前驅氣體。舉例而言，此前驅氣體可為矽烷、二矽烷、三氯矽烷、二氯矽烷及四氯化矽。設備當然可配備用於將其他氣體引入至腔室中之其他管道。設備亦設置有控制裝置，該控制裝置經組態以控制所執行之製造方法之所有參數(各種氣體之流率、溫度、壓力等)。
用於根據本描述之前述部分製造載體基板之方法顯著包含兩個主要步驟，該兩個主要步驟在無需將基底基板2自設備之腔室移除的情況下執行。因此，在整個製造方法中，除了引入或存在於腔室中之氣體之外，基底基板未曝露於任何氣體或氣氛。
如本身眾所周知，載體氣體CG以給定流率藉由入口埠引入至腔室中以在整個製造施體基板之方法中沖洗該腔室，尤其在此方法之兩個主要步驟期間。
在第一步步驟中且如圖4中所說明，藉由在第一時段T1內將反應性氣體RG以選定流率引入至腔室中來在基底基板2之曝露面上形成介電層3。加熱裝置被控制，以使得以通常介於900℃與1150℃之間，且較佳地介於950℃與1100℃之間的溫度形成介電層。取決於期望形成介電層(例如二氧化矽或氮化矽)之性質，此反應性氣體可由氧化氣體或氮化氣體形成。較佳地，介電層由氧化矽製成，在該狀況下反應性氣體在諸如氬氣之中性氣體中可包含例如介於0.1%與10%之間的氧氣。取決於介電層3之所要厚度，腔室中之氧化氣氛維持達選定時間(第一時段)。較佳地，介電層3具有大於0.5 nm之厚度。
然後，在第一步驟之後的第二步驟中，藉由在繼第一時段T1之後的第二時段T2內以選定流率將含有矽之前驅氣體PrG引入至腔室中來在介電層3上直接形成由多晶矽製成之電荷捕捉層4。介電層之非晶性質防止在此第二步驟期間形成之捕捉層的結晶，該結晶可在此介電層不存在的情況下發生。
第一步驟及第二步驟之順序係以受控方式執行，尤其以便於避免反應性氣體與前驅氣體之混合，反應性氣體與前驅氣體之混合可導致在腔室中發生非所要化學反應並防止所要品質之捕捉層之沈積。換言之，且如圖4中清楚可見，在其期間反應性氣體形成腔室之氣氛之第一步驟不與在其期間前驅氣體形成腔室之氣氛之第二步驟重疊。
在第一步結束時，且在將第一時段結束與第二時段開始分開的過渡週期Tt期間，在整個製造方法中不斷沖洗腔室之載體氣體將反應性氣體自腔室淨化。在第一步驟之溫度不同於第二步驟之溫度的狀況下，此過渡週期亦用於調整腔室及/或基板之溫度。在第二階段中，且在此過渡週期Tt之後，將前驅氣體引入至腔室中。當此氣體引入至腔室中時，此腔室之氣氛及溫度因此較佳地適合於形成品質電荷捕捉層4。載體氣體及前驅氣體同時流經腔室，以實現此第二處理步驟之其餘部分。
習用地，且如本專利申請案之引言中所報告，至少在與介電層接觸之種子層上以1010℃或更小之相對低溫度執行捕捉層之增長，以便獲得令人滿意品質之層。此品質係特別藉由量測二次諧波失真來量測。該品質亦藉由電荷捕捉層4中之應力來量測，在應力過大的情況下該應力可往往使基板變形。一般而言試圖針對直徑為300 mm之基板將此變形(通常為半導體技術中之「弓形」)限制為小於200微米或甚至小於100微米。
令人驚訝地，本專利申請案之發明者現在已觀察到，只要過渡週期Tt之持續時間不超過30秒，可藉由在相對較高溫度(嚴格大於1010℃)下執行此第二步驟而獲得品質與目前最佳技術之品質完全相似的捕捉層4。換言之，在使介電層3僅曝露於載體氣體的時間小於30秒時，可在超過1010℃且通常介於1010℃與1200℃之間的溫度下執行電荷捕捉層4之形成，同時在變形方面及在二次諧波失真方面兩者具有此層可接受之品質。
因此可見，藉由將介電層3單獨曝露於載體氣體的時間限制介於第一時段與第二時段之間，對此層3之表面狀態進行調節或維護，以使其特別適合於在比目前最佳技術高得多溫度下直接生長捕捉層4。為此，其可有利於將介電層3僅曝露於載體氣體的時間限制於20秒或甚至15秒。
亦應注意到，藉由限制此時間，避免或限制在過渡週期期間可能發生之介電層3之溶解。此溶解導致此介電層之厚度損失，此損失與提高至n次冪之過渡週期Tt之持續時間((Tt)^n)成正比，n可能範圍介於2與4之間，此取決於溫度、介電層之初始厚度及載體氣體之流率。當過渡週期之持續時間過長時，介電層之厚度容易變得不足以允許形成品質令人滿意之電荷捕捉層。
應回顧，形成捕捉層之相對較高溫度係重要特性，此係因為該捕捉層可然後更快速地形成，實現同等品質。因此，950℃下之生長率為大約0.8微米/分鐘，在1000℃係為大約1.25微米/分鐘，且在1100℃下為大約2微米/分鐘，此明顯高於在900℃下觀察到之0.3微米/分鐘。此相對於使用先前技術方法獲得之速率顯著改良載體基板之生產率。在捕捉層相對較厚(大約2微米)時，狀況尤其如此。
因此，且為了以捕捉層4之大生長率為目標，形成此層4之步驟較佳地在嚴格大於1010℃、大於1050℃或大於1100℃之溫度下執行。
無論在形成捕捉層4之此步驟期間所選擇的溫度，其經執行之時段足以直接在介電層3上形成目標厚度之多晶矽。
為了限制在過渡週期Tt期間介電層2之厚度損失，處理溫度在此週期期間可相對於第一時段之溫度降低例如50℃。
有利地，電荷捕捉層4及介電層3在50℃內相同之各別溫度下形成。例如，兩個步驟可按如先前所呈現之順序執行，同時針對第一及第二步驟維持1050℃或1100℃之相同溫度。因為其不必在兩個步驟之間升高或降低溫度，所以過渡週期之持續時間可更容易地減少至低於30秒，例如低於20秒或甚至15秒。
介電層3可在高於、低於或等於形成電荷捕捉層4之溫度的溫度下形成。
視情況，在形成介電層3之第一步驟之前，可在900℃至1200℃之溫度下在還原或弱還原氣氛下對基底基板進行脫氧退火，以將可存在於基底基板2之表面上之任何原生氧化物移除。此退火可在僅載體氣體在腔室中流動時執行數秒至數分鐘時間(取決於選定溫度)，以便移除此原生氧化物。
此步驟當基底基板2具有相對較低電阻率(例如，小於或等於500 ohm.cm)時且當由利於在基底基板2上提供本徵矽磊晶層5時尤其有用。在此狀況下，處理過程在脫氧退火與形成介電層3之第一步驟之間包含通常介於900℃與1200℃之間的磊晶溫度下在基底基板2上形成此本徵矽磊晶層5。為此，載體氣體與含有矽之前驅氣體可在腔室中同時循環。
不必說，脫氧退火及/或磊晶層形成之此等步驟亦係原位執行，亦即，無需將基底基板2自設備之腔室移除且無需將製造中載體1之自由表面曝露於除在整個方法中引入至或存在於腔室中之氣體或氣氛之外的氣體或氣氛。
不必說，本發明不限於所描述之實施例，且可在不背離如由申請專利範圍所界定之本發明之範圍的情況下對其應用實施變體。
1: 載體基板 2: 基底基板 3: 介電層 4: 電荷捕捉層 5: 本徵單晶矽層 6: 薄膜 7: 介電接合層 CG: 載體氣體 PrG: 前驅氣體 RG: 反應性氣體 S: 複合基板 T 1: 第一時段 T 2: 第二時段 T t: 過渡週期
本發明之其他特徵及優點將自對本發明之以下詳細描述明瞭，對本發明之詳細描述係參考所附圖給出，其中： [圖1]圖1示出根據第一實施例的載體基板； [圖2] 圖2示出根據第二實施例的載體基板； [圖3] 圖3示出根據本發明之包含載體基板的複合基板； [圖4] 圖4說明根據本發明之方法之兩個主要步驟之順序。
1:載體基板
2:基底基板
3:介電層
4:電荷捕捉層

Claims (10)

  1. 一種製造配備有電荷捕捉層(4)之載體基板(1)之方法，該方法包含將具有大於500 ohm.cm之電阻率之單晶矽基底基板(2)引入至沈積設備之腔室中，且在無需將該基底基板(2)自該腔室移除的情況下且在用載體氣體沖洗該腔室時，執行以下連續步驟： 藉由在第一時段內將反應性氣體引入至該腔室中來在該基底基板(2)之曝露面上形成介電層(3)； 藉由在繼該第一時段之後的第二時段內將含有矽之前驅氣體引入至該腔室中來在該介電層(3)上直接形成多晶矽電荷捕捉層(4)； 該方法之特徵在於，介於該第一時段與該第二時段之間的使該介電層(3)僅曝露於該載體氣體的時間小於30秒，且形成該電荷捕捉層(4)之該步驟係至少部分地在嚴格介於1010℃與1200℃之間的溫度下執行。
  2. 如前一請求項之方法，其中該載體氣體包含氫氣或由其組成。
  3. 如前述請求項中任一項之方法，其中該含有矽之前驅氣體選自包括以下各項之清單：矽烷、二矽烷、三氯矽烷、二氯矽烷及四氯化矽。
  4. 如前述請求項中任一項之方法，其中該介電層(3)由氧化矽製成且該反應性氣體在諸如氬氣之中性氣體中包含介於0.1%與10%之間的氧氣。
  5. 如前述請求項中任一項之方法，其中形成該介電層(3)之該步驟係在介於1010℃與1150℃之間的溫度下執行。
  6. 如前述請求項中任一項之方法，其中該介電層(3)具有大於0.5 nm之厚度。
  7. 如前述請求項中任一項之方法，其中形成該電荷捕捉層(4)之該步驟係在高於1050℃或1100℃之溫度下執行。
  8. 如前述請求項中任一項之方法，其中該電荷捕捉層(4)及該介電層(3)係在與在50℃內相同之各別溫度下形成。
  9. 如前述請求項中任一項之方法，其中使該介電層(3)僅曝露於該載體氣體的該時間小於20秒或15秒。
  10. 如前述請求項中任一項之方法，其中該電荷捕捉層(4)具有介於0.1微米與10微米之間的厚度。
TW111142742A 2021-11-09 2022-11-09 製造裝配有電荷捕捉層之載體基板之方法 TW202329362A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2111876A FR3129029B1 (fr) 2021-11-09 2021-11-09 Procede de preparation d’un substrat support muni d’une couche de piegeage de charges
FR2111876 2021-11-09

Publications (1)

Publication Number Publication Date
TW202329362A true TW202329362A (zh) 2023-07-16

Family

ID=80786168

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142742A TW202329362A (zh) 2021-11-09 2022-11-09 製造裝配有電荷捕捉層之載體基板之方法

Country Status (4)

Country Link
CN (1) CN117999634A (zh)
FR (1) FR3129029B1 (zh)
TW (1) TW202329362A (zh)
WO (1) WO2023084168A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2037009B1 (en) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2985812B1 (fr) 2012-01-16 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
JP6100200B2 (ja) 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
EP3818561A1 (fr) 2018-07-05 2021-05-12 Soitec Substrat pour un dispositif integre radioafrequence et son procede de fabrication

Also Published As

Publication number Publication date
FR3129029B1 (fr) 2023-09-29
FR3129029A1 (fr) 2023-05-12
CN117999634A (zh) 2024-05-07
WO2023084168A1 (fr) 2023-05-19

Similar Documents

Publication Publication Date Title
JP6796162B2 (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
US20220301847A1 (en) Support for a semiconductor structure
US11251265B2 (en) Carrier for a semiconductor structure
CN110140192B (zh) 复合基板和复合基板的制造方法
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
JP2002009081A (ja) 半導体装置及びその製造方法
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
FI3997728T3 (fi) Menetelmä varauksenpidätyskerroksella varustetulle alustalle siirretyn ohuen kerroksen käsittävän rakenteen valmistamiseksi
EP2320450B1 (en) Method for manufacturing soi wafer
KR102484156B1 (ko) 전하를 트랩핑하기 위한 층을 포함하는 반도체 엘리먼트의 제조를 위한 프로세스
US12009209B2 (en) Process for preparing a support for a semiconductor structure
KR20220113445A (ko) Rf 응용을 대상으로 하는 복합 구조체용 핸들 기판을 형성하는 프로세스
TW202329362A (zh) 製造裝配有電荷捕捉層之載體基板之方法
TW202336817A (zh) 用於製備具電荷捕捉層之支撐底材之方法
KR20240091354A (ko) 전하 포획층이 구비된 지지 기판을 제조하기 위한 방법
KR20240088776A (ko) 헤테로에피택셜막의 제작방법
CN114284135A (zh) 一种复合衬底的制备方法、复合衬底以及电子元器件