CN114284135A - 一种复合衬底的制备方法、复合衬底以及电子元器件 - Google Patents
一种复合衬底的制备方法、复合衬底以及电子元器件 Download PDFInfo
- Publication number
- CN114284135A CN114284135A CN202111585905.6A CN202111585905A CN114284135A CN 114284135 A CN114284135 A CN 114284135A CN 202111585905 A CN202111585905 A CN 202111585905A CN 114284135 A CN114284135 A CN 114284135A
- Authority
- CN
- China
- Prior art keywords
- layer
- polycrystalline silicon
- thin film
- film layer
- composite substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本申请提供一种复合衬底的制备方法、复合衬底以及电子元器件。其中复合衬底的制备方法包括:通过先在衬底上制备第一多晶硅薄膜层,然后通过第一次退火使第一多晶硅薄膜层的晶粒进一步长大获得多晶硅晶籽层,在多晶硅晶籽层上继续制备第二多晶硅薄膜层,改善因晶格匹配度低导致的衬底层对晶粒的影响,提高晶格匹配度,减少第一多晶硅薄膜层和第二多晶硅薄膜层中晶格大小的差异,提高多晶硅层的电阻均匀性。同时,通过对第二多晶硅薄膜层进行第二次退火处理,可以抑制后续高温工艺阶段多晶硅晶粒的重构程度,减少多晶硅晶格大小差异,得到一种靠近衬底层与绝缘层处晶粒尺寸大且分布均匀的多晶硅层。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种复合衬底的制备方法、复合衬底以及电子元器件。
背景技术
近年来,一种应用在绝缘体上的薄膜结构材料越来越引起工业界的重视,该材料满足电子元器件的各种要求,使其在半导体产业中越来越重要。薄膜结构材料依次包括有源层、绝缘层和衬底层;其中,有源层与绝缘层为主要的功能层,实现光、电、声等信号的传播。这种应用在绝缘体上的薄膜结构材料在CPU芯片、存储器、放大器、滤波器、调制器等器件中都展现出良好的应用性能。
当绝缘体与半导体材料直接接触时,会在衬底层产生表面寄生电导效应(PSC),该效应会降低衬底的有效电阻率。为了改善有效电阻率,目前常在绝缘层与衬底层之间引入富含载流子陷阱的陷阱层,从而抑制PSC。在目前较为成熟方案中,在绝缘层和衬底层中引入多晶硅层,来抑制PSC。
多晶硅(PolycrystalSilicon)由许多小的硅晶粒,以不同的晶向所组成。晶体间有的晶界含有许多叠差、差排以及缺陷。多晶硅通常采用化学气相沉积(CVD,chemicalvapor deposition)的方法进行制造,现有技术制备的多晶硅层因与衬底晶格不匹配的原因导致的开始靠近衬底界面处生长的晶粒过小,一定时间制备的多晶硅晶粒较大,多晶硅晶粒均匀性差。并且在后续的高温工艺中上述多晶硅层会发生较大程度的晶粒重构,进而进一步导致多晶硅层晶粒的均匀性差、表面平整度低,不能满足应用要求。因此,如何消除多晶硅在衬底界面处的异常生长问题,在衬底上制备得到晶粒均匀度高、表面粗糙度高的多晶硅层成了本领域技术人员亟待解决的一个难题。
发明内容
本申请提供了一种复合衬底的制备方法、复合衬底以及电子元器件,以解决现有技术多晶硅在衬底界面处的异常生长问题,在衬底上制备得到晶粒均匀度不高、表面粗糙度不高的多晶硅层的问题。
一方面,本申请提供一种复合衬底的制备方法,包括以下步骤:
第一工艺温度下,在支撑衬底上制备第一多晶硅薄膜层;
对得到的第一多晶硅薄膜层进行第一次退火处理,得到多晶硅晶籽层;
第一工艺温度下,对所述多晶硅晶籽层上制备第二多晶硅薄膜层,得到复合衬底;其中,所述第一次退火处理温度高于第一工艺温度。
可选的,所述第一多晶硅薄膜层的厚度为1~30nm,且所述多晶硅晶籽层的多晶硅晶粒大于第一多晶硅薄膜层的多晶硅晶粒。
可选的,制备第二多晶硅薄膜层之后还包括对第二多晶硅薄膜层进行第二次退火处理,所述第二次退火处理的温度高于第一工艺温度。
可选的,所述第一工艺温度为600~700℃,所述第一次退火处理温度和第二次退火处理温度范围为700~900℃。
可选的,在制备第一多晶硅薄膜层之前还包括:对支撑衬底进行高温预处理,其中高温预处理的温度为1100-1300℃。
可选的,制备得到第二多晶硅薄膜层后还包括:
在第二多晶硅薄膜层上制备绝缘层;所述绝缘层为二氧化硅、氮氧化硅以及氮化硅中的一种。
可选的,所述在第二多晶硅薄膜层上制备绝缘层包括:
第二工艺温度下,对第二多晶硅薄膜层进行氧化处理,得到绝缘层,所述第二工艺温度为900-1000℃;其中,所述绝缘层为第二多晶硅薄膜层中部分被氧化得到的二氧化硅层;未被氧化的第二多晶硅薄膜层与晶籽层形成多晶硅层。
可选的,制备得到绝缘层后,还包括:在所述绝缘层上制备有源层,得到复合衬底。
可选的,所述有源层包括铌酸锂、钽酸锂、陶瓷、四硼酸锂、石英、磷酸钛氧钾、磷酸钛氧铷、硅以及砷化镓中的一种或多种。
第二方面,本申请提供一种复合衬底,所述复合衬底如上述的方法制备而成,所述复合衬底包括衬底、多晶硅层、绝缘层以及有源层。
第三方面,本申请还提供一种电子元器件,所述电子元器件包括上述的复合衬底。
本申请提供的一种复合衬底的制备方法,通过先在衬底上制备第一多晶硅薄膜层,然后通过第一次退火使第一多晶硅薄膜层的晶粒进一步长大获得多晶硅晶籽层,在多晶硅晶籽层上继续制备第二多晶硅薄膜层,改善因晶格匹配度低导致的衬底层对晶粒的影响,提高晶格匹配度,减少第一多晶硅薄膜层和第二多晶硅薄膜层中晶格大小的差异,提高多晶硅层的电阻均匀性。同时,通过对第二多晶硅薄膜层进行第二次退火处理,可以抑制后续高温工艺阶段多晶硅晶粒的重构程度,减少多晶硅晶格大小差异,得到一种靠近衬底层与绝缘层处晶粒尺寸大且分布均匀的多晶硅层,且多晶硅层与绝缘层(二氧化硅层)界面的粗糙度更低,提高复合衬底的使用性能。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的一种复合衬底的制备方法的示意图。
具体实施方式
下面将详细地对实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下实施例中描述的实施方式并不代表与本申请相一致的所有实施方式。仅是与权利要求书中所详述的、本申请的一些方面相一致的系统和方法的示例。
PSC效应会使靠近界面附近衬底有效电阻率大幅降低超过一个量级,会导致基于该绝缘体衬底制得的薄膜结构材料所制备元器件的最终性能带来恶劣的影响,限制了衬底在满足下一代性能需求方面的能力。为了解决该问题,在目前成熟技术是在绝缘层和衬底层中引入多晶硅层,来抑制PSC
现有技术制备的多晶硅层因与衬底晶格不匹配的原因导致的开始靠近衬底界面处生长的晶粒过小,一定时间制备的多晶硅晶粒较大,多晶硅晶粒均匀性差。并且在后续的高温工艺中上述多晶硅层会发生较大程度的晶粒重构,进而进一步导致多晶硅层晶粒的均匀性差、表面平整度低,不能满足应用要求。为解决上述技术问题,本申请提出一种复合衬底的制备方法。本申请制备的多晶硅层晶粒大小差异小、晶粒均匀度高、表面平整度高。
参见图1,为本申请提供的一种复合衬底的制备方法的示意图。
一方面,本申请提供一种复合衬底的制备方法,包括以下步骤:
准备支撑衬底110,支撑衬底110可以采用铌酸锂、钽酸锂、蓝宝石、硅、石英或碳化硅等材料,本申请对此不进行限定。
第一工艺温度下,在支撑衬底110上制备第一多晶硅薄膜层121;
对得到的第一多晶硅薄膜层121进行第一次退火处理,得到多晶硅晶籽层122;
第一工艺温度下,在所述多晶硅晶籽层122上制备第二多晶硅薄膜层123,得到复合衬底;其中,所述第一次退火处理温度高于第一工艺温度。
在实际应用中,所述第一多晶硅薄膜层121的厚度为1~30nm,多晶硅晶籽层122的厚度为1~30nm,且所述多晶硅晶籽层的多晶硅晶粒大于第一多晶硅薄膜层的多晶硅晶粒。
从图1可知,110为支撑衬底,在第一工艺温度下制备得到第一多晶硅薄膜层121,然后对第一多晶硅薄膜层121进行第一次退火处理,得到多晶硅晶籽层122;第一工艺温度下,在多晶硅晶籽层122上制备得到第二多晶硅薄膜层123。其中,第二多晶硅薄膜层的厚度可以为300nm~5000nm,优选500nm~2000nm,例如可以为500nm、600nm、800nm、900nm、1000nm、1500nm等。
具体地,制备第二多晶硅薄膜层之后还包括对第二多晶硅薄膜层进行第二次退火处理,所述第二次退火处理的温度高于第一工艺温度。
在实际应用中,第二次退火处理的目的是改善多晶硅层晶粒质量,释放多晶硅层应力,减少应力对复合衬底的影响,使得多晶硅层均匀性更好。
在实际应用中,第一次退火处理的目的是使第一多晶硅薄膜层的晶粒进一步长大获得用于制备第二多晶硅薄膜层的多晶硅晶籽层,经过第一次退火处理可以提高晶格匹配度,减少第一多晶硅薄膜层和第二多晶硅薄膜层中晶格大小的差异,提高多晶硅层的电阻均匀性。
具体地,所述第一工艺温度为600~700℃,所述第一次退火处理温度和第二次退火处理温度范围为700~900℃。
具体地,在制备第一多晶硅薄膜层之前还包括:对支撑衬底进行高温预处理,其中高温预处理的温度为1100-1300℃。
在实际应用中,对支撑衬底进行高温预处理是为了降低衬底对第一多晶硅薄膜层晶粒生长的影响,提供利于多晶硅生长的环境。
具体地,所述支撑衬底的材质可以硅、蓝宝石、石英、碳化硅等,所述支撑衬底起到支撑作用。
具体地,制备得到第二多晶硅薄膜层后还包括:
在第二多晶硅薄膜层上制备绝缘层;所述绝缘层为二氧化硅、氮氧化硅以及氮化硅中的一种。
在实际应用中,制备绝缘层的可以为沉积法或氧化法,绝缘层的材质可以为二氧化硅、氮氧化硅和氮化硅中的一种。
具体地,所述在第二多晶硅薄膜层上制备绝缘层包括:
第二工艺温度下,对第二多晶硅薄膜层进行氧化处理,得到绝缘层,所述第二工艺温度为900-1000℃;其中,所述绝缘层为第二多晶硅薄膜层中部分被氧化得到的二氧化硅层;未被氧化的第二多晶硅薄膜层与多晶硅晶籽层形成多晶硅层。其中,二氧化硅层具有较低折射率和较大声抗阻,可以有效防止有源层中的信号泄露至支撑衬底;多晶硅层中存在一定密度的晶格缺陷,可以捕获存在于绝缘层和支撑衬底110之间的载流子,避免这些载流子引起绝缘层与支撑衬底界面处的载流子聚集,降低复合衬底的损耗。
基于复合衬底的整体设计及绝缘层和多晶硅层的作用,绝缘层的厚度可以为100nm~3000nm,例如可以为200nm、300nm、500nm、600nm、800nm、1000nm、1500nm、2000nm等。多晶硅薄膜层的厚度可以为300nm~5000nm,优选500nm~2000nm,例如可以为500nm、600nm、800nm、1000nm、1500nm等。在实际应用中,制备的第二多晶硅薄膜层在第二工艺温度下进行氧化处理,参见图1,第二多晶硅薄膜层123部分被氧化形成二氧化硅层绝缘层130,未被氧化的第二多晶硅薄膜层123与多晶硅晶籽层122组成多晶硅层140。
在实际应用中,可使用沉积方法制备绝缘层。绝缘层可以防止有源层中的信号泄露至支撑衬底,为了更好的将信号限制在有源层中,绝缘层可以选用具有较低折射率或具有较大声抗阻的材料,例如二氧化硅、氮化硅、氮氧化硅、五氧化二钽等。此时多晶硅层由多晶硅晶籽层与第二多晶硅薄膜层构成,多晶硅层的厚度可以为300nm~5000nm,优选500nm~2000nm,例如可以为500nm、600nm、800nm、1000nm、1500nm等。
使用沉积法制备绝缘层的方式不做限定,为化学气相沉积(CVD)、物理气相沉积(PVD)、磁控溅射等。
具体地,制备得到绝缘层后,还包括:在所述绝缘层上制备有源层,得到复合衬底。
具体地,所述有源层包括铌酸锂、钽酸锂、陶瓷、四硼酸锂、石英、磷酸钛氧钾、磷酸钛氧铷、硅以及砷化镓中的一种或多种。
第二方面,本申请提供一种复合衬底,所述复合衬底如上述的方法制备而成,所述复合衬底包括衬底、多晶硅层、绝缘层以及有源层。其中,有源层的厚度可以为50nm~3000nm,例如可以为300nm、500nm、600nm、800nm、900nm、1000nm、1500nm、2000nm等。
在实际应用中,有源层的制备方式可以为采用离子注入以及键合分离的方法制备有源层,也可以采用直接键合以及研磨抛光的方法制备有源层。
采用离子注入和键合的方法制备有源层:
利用离子注入法,在有源基体内形成有源层、分离层和余质层。
下述有源基体的离子注入面为键合面,也就是离子注入后形成有源层的一面。
在本实施例中有源基体是指具有一定厚度的,用于得到有源层的基础材料。有源基体可以为铌酸锂、钽酸锂、陶瓷、四硼酸锂、石英、磷酸钛氧钾、磷酸钛氧铷、硅以及砷化镓等材料,本申请对此不进行限定。可以由有源基体的一面向所述有源基体内部进行离子注入,从而在有源基体上形成有源层、离子注入层和余质层。本申请实施例对所述离子注入的方式不做特别限定,可以使用现有技术中任意一种离子注入的方式,所注入的离子可以为通过热处理能够生成气体的离子,例如:氢离子或者氦离子。注入氢离子时,注入剂量可以为3×1016ions/cm2-8×1016ions/cm2,注入能量可以为120KeV-400KeV;注入氦离子时,注入剂量可以为1×1016ions/cm2-1×1017ions/cm2,注入能量可以为50KeV-1000KeV。本申请实施例中,可以通过调整离子注入深度来调整有源层的厚度,具体地,离子注入的深度越大,所制备的有源层的厚度越大;相反,离子注入的深度越小,所制备的有源层的厚度越小。
本申请对有源基体与处理后的复合衬底(SiO2/多晶硅/Si)键合的方式不做特别限定,可以采用现有技术中任意一种有源基体与处理后的复合衬底(SiO2/多晶硅/Si)键合的方式,例如,将有源基体的键合面进行表面活化,将复合衬底(SiO2/多晶硅/Si)中的SiO2层表面也进行表面活化,再将两个活化后的表面进行键合,获得键合体。
具体地,对复合衬底的二氧化硅表面和有源基体的有源层表面进行清洗,采用等离子体键合的方法将清洗后的有源基体的有源层与复合衬底的二氧化硅层进行键合,形成键合体;然后将键合体放入加热设备内在高温下进行保温,直至余料层从键合体上分离下来形成带有有源层的复合衬底。
具体地,对键合体进行热处理,所述热处理的温度可以为100℃~300℃,保温时间3h(1分钟~48小时)。此环节可以提升键合力大于10MPa,并且能够恢复离子注入对有源层的损伤,使得所获得的有源层接近有源基体的性质。在热处理过程中,所述分离层内形成气泡,例如,H离子形成氢气,He离子形成氦气等,随着热处理进展,分离层内的气泡连成一片,最后分离层裂开,将余质层与所述有源层分离,从而使余质层由键合体上剥离下来,在处理后的复合衬底(SiO2/多晶硅/Si)顶表面形成有源层。之后对有源层进行抛光减薄至50-3000nm,得到带有有源层的复合衬底。
第三方面,本申请还提供一种电子元器件,所述电子元器件包括上述的复合衬底。
本申请提供的电子元器件可应用在滤波器领域中。
下面结合具体实施案例来评价本申请制备得到的复合衬底的效果。
本申请实施例中,第一次退火和第二次退火的时间范围为30min-10h,因为晶粒大小受退火温度和退火时间的影响,可以根据需求的晶粒大小选择时间和温度,退火氛围一般选择惰性气体,例如氮气。
实施例1
步骤1:准备清洗后的厚度为0.675mm的6英寸硅晶圆,在600℃(第一工艺温度)下采用低压力化学气相沉积法(LPCVD)在硅晶圆上沉积一层厚度为10nm的第一多晶硅薄膜层;
步骤2:对制备得到的第一多晶硅薄膜层在850℃下进行第一次退火处理,退火时间3h,退火后的第一多晶硅薄膜层的晶粒长大,形成多晶硅晶籽层;
步骤3:600℃下采用低压力化学气相沉积法(LPCVD)在多晶硅晶籽层上沉积800nm的第二晶硅薄膜层,获得复合衬底。
实施例2
步骤1:准备清洗后的厚度为0.675mm的6英寸硅晶圆,在第一工艺温度为600℃下采用低压力化学气相沉积法(LPCVD)在硅晶圆上沉积一层厚度为10nm的第一多晶硅薄膜层;
步骤2:对制备得到的第一多晶硅薄膜层在850℃下进行第一次退火处理,退火时间3h;退火后的第一多晶硅薄膜层的晶粒长大,形成多晶硅晶籽层;
步骤3:在第二工艺温度为600℃下采用低压力化学气相沉积法(LPCVD)在多晶硅晶籽层上沉积800nm的第二晶硅薄膜层;
步骤4:制备的第二晶硅薄膜层在800℃下进行第二次退火处理,获得复合衬底。
实施例3
步骤1:准备清洗后的厚度为0.675mm的6英寸硅晶圆,将硅晶圆在1100℃进行高温预处理;
步骤2:在第一工艺温度为650℃下采用低压力化学气相沉积法(LPCVD)在高温退火处理后的硅晶圆上沉积一层厚度为20nm的第一多晶硅薄膜层;
步骤3:对制备得到的第一多晶硅薄膜层在850℃下退火5h,第一次退火后的第一多晶硅晶粒得到长大,形成多晶硅晶籽层。
步骤4:在第二工艺温度为600℃下采用低压力化学气相沉积法(LPCVD)在制备得到的多晶硅晶籽层上沉积800nm的第二晶硅薄膜层,获得复合衬底。
实施例4
步骤1:准备清洗后的厚度为0.675mm的6英寸硅晶圆,在第一工艺温度600℃下采用低压力化学气相沉积法(LPCVD)在硅晶圆上沉积一层厚度为10nm的第一多晶硅薄膜层;
步骤2:对制备得到的第一多晶硅薄膜层在850℃下退火3h,第一次退火后的第一多晶硅晶粒开始长大,形成多晶硅晶籽层。
步骤3:在第二工艺温度600℃下采用低压力化学气相沉积法(LPCVD)在制备的晶籽层上沉积1000nm的第二晶硅薄膜层,对第二多晶硅薄膜层表面进行清洗;
步骤4:将制备的第二多晶硅薄膜层通过沉积法制备二氧化硅层;对二氧化硅层表面进行平坦化处理,对平坦化后的二氧化硅表面进行清洗;
步骤5:在所得的二氧化硅层上制备铌酸锂功能薄膜层,得到所需要的复合衬底。
实施例5
步骤1:准备清洗后的6英寸硅晶圆,将硅晶圆在1200℃进行高温预退火处理;
步骤2:在第一工艺温度650℃下采用低压力化学气相沉积法(LPCVD)在硅晶圆上沉积一层厚度为5nm的第一多晶硅薄膜层;
步骤2:对制备得到的第一多晶硅薄膜层在750℃下退火5h,第一次退火后的第一多晶硅晶粒开始长大,形成多晶硅晶籽层。
步骤3:在第二工艺温度650℃下采用低压力化学气相沉积法(LPCVD)在制备的晶籽层上沉积800nm的第二晶硅薄膜层;
步骤4:制备的第二晶硅薄膜层在750℃下进行第二次退火处理,对第二多晶硅薄膜层表面进行清洗。
步骤5:将制备的第二多晶硅薄膜层在950℃下进行高温氧化处理,其中第二多晶硅薄膜层部分被氧化形成二氧化硅层,未被氧化的第二多晶硅薄膜层与第一多晶硅薄膜层组成多晶硅层;对二氧化硅层表面进行平坦化处理,对平坦化后的二氧化硅表面进行清洗;
步骤6:在所得的二氧化硅层上制备铌酸锂功能薄膜层,得到所需要的复合衬底。
高温下较小的多晶硅晶粒易发生较大程度的晶粒重构,进而影响多晶硅层晶粒均匀性及多晶硅层表面的平整度,本实施例通过制备多晶硅晶籽层改善由于晶格不匹配导致的界面处多晶硅层晶粒小,进而导致的多晶硅层晶粒差异大的问题。本实施例制备得到的多晶硅层与绝缘层界面的粗糙度小于10nm,绝缘层的厚度偏差小于60nm。通过上述数据可以发现,绝缘层(二氧化硅层)均匀性高,由于多晶硅层晶粒的均匀性会影响多晶硅氧化生成二氧化硅的速度均匀性;而二氧化硅的氧化速度均匀性会影响多晶硅与二氧化硅层界面的平整性以及多晶硅层和二氧化硅层的厚度均匀性。所以可以反向证明本实施例制备的多晶硅层晶粒均匀性高。
本申请提供的一种复合衬底的制备方法,包括以下步骤:第一工艺温度下,在支撑衬底上制备第一多晶硅薄膜层;对得到的第一多晶硅薄膜层进行第一次退火处理,得到多晶硅晶籽层;第一工艺温度下,对所述多晶硅晶籽层上制备第二多晶硅薄膜层,得到复合衬底;其中,所述第一次退火处理温度高于第一工艺温度。
通过先在衬底上制备第一多晶硅薄膜层,然后通过第一次退火使第一多晶硅薄膜层的晶粒进一步长大获得多晶硅晶籽层,在多晶硅晶籽层上继续制备第二多晶硅薄膜层,改善因晶格匹配度低导致的衬底层对晶粒的影响,提高晶格匹配度,减少第一多晶硅薄膜层和第二多晶硅薄膜层中晶格大小的差异,提高多晶硅层的电阻均匀性。同时,通过对第二多晶硅薄膜层进行第二次退火处理,可以抑制后续高温工艺阶段多晶硅晶粒的重构程度,减少多晶硅晶格大小差异,得到一种靠近衬底层与绝缘层处晶粒尺寸大且分布均匀的多晶硅层,且多晶硅层与绝缘层(二氧化硅层)界面的粗糙度更低,提高复合衬底的使用性能。
Claims (10)
1.一种复合衬底的制备方法,其特征在于,包括以下步骤:
第一工艺温度下,在支撑衬底上制备第一多晶硅薄膜层;
对得到的第一多晶硅薄膜层进行第一次退火处理,得到多晶硅晶籽层;
第一工艺温度下,对所述多晶硅晶籽层上制备第二多晶硅薄膜层,得到复合衬底;其中,所述第一次退火处理温度高于第一工艺温度。
2.根据权利要求1所述的复合衬底的制备方法,其特征在于,所述第一多晶硅薄膜层的厚度为1~30nm,且所述多晶硅晶籽层的多晶硅晶粒大于第一多晶硅薄膜层的多晶硅晶粒。
3.根据权利要求1所述的复合衬底的制备方法,其特征在于,制备第二多晶硅薄膜层之后还包括对第二多晶硅薄膜层进行第二次退火处理,所述第二次退火处理的温度高于第一工艺温度。
4.根据权利要求3所述的复合衬底的制备方法,其特征在于,所述第一工艺温度为600~700℃,所述第一次退火处理温度和第二次退火处理温度范围为700~900℃。
5.根据权利要求1所述的复合衬底的制备方法,其特征在于,在制备第一多晶硅薄膜层之前还包括:对支撑衬底进行高温预处理,其中高温预处理的温度为1100-1300℃。
6.根据权利要求1所述的复合衬底的制备方法,其特征在于,还包括:
在第二多晶硅薄膜层上制备绝缘层;所述绝缘层为二氧化硅、氮氧化硅以及氮化硅中的一种。
7.根据权利要求6所述的复合衬底的制备方法,其特征在于,所述在第二多晶硅薄膜层上制备绝缘层包括:
第二工艺温度下,对第二多晶硅薄膜层进行氧化处理,得到绝缘层,所述第二工艺温度为900-1000℃;其中,所述绝缘层为第二多晶硅薄膜层中部分被氧化得到的二氧化硅层;未被氧化的第二多晶硅薄膜层与晶籽层形成多晶硅层。
8.根据权利要求7所述的复合衬底的制备方法,其特征在于,还包括:在所述绝缘层上制备有源层,得到复合衬底。
9.一种复合衬底,其特征在于,所述复合衬底如权利要求8所述的方法制备而成,所述复合衬底包括衬底、多晶硅层、绝缘层以及有源层。
10.一种电子元器件,其特征在于,所述电子元器件包括权利要求9所述的复合衬底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111585905.6A CN114284135A (zh) | 2021-12-20 | 2021-12-20 | 一种复合衬底的制备方法、复合衬底以及电子元器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111585905.6A CN114284135A (zh) | 2021-12-20 | 2021-12-20 | 一种复合衬底的制备方法、复合衬底以及电子元器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114284135A true CN114284135A (zh) | 2022-04-05 |
Family
ID=80874136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111585905.6A Pending CN114284135A (zh) | 2021-12-20 | 2021-12-20 | 一种复合衬底的制备方法、复合衬底以及电子元器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114284135A (zh) |
-
2021
- 2021-12-20 CN CN202111585905.6A patent/CN114284135A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10672645B2 (en) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition | |
JP6796162B2 (ja) | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 | |
US10381261B2 (en) | Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers | |
TWI747512B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
TWI610335B (zh) | 貼合式soi晶圓的製造方法及貼合式soi晶圓 | |
US11699615B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacture | |
JP7470233B2 (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム | |
CN110880920B (zh) | 异质薄膜结构的制备方法 | |
CN114070227B (zh) | 一种氮化铝声波谐振器的制备方法及谐振器 | |
JP2015228432A (ja) | Soiウェーハの製造方法及び貼り合わせsoiウェーハ | |
CN114420834A (zh) | 一种基于倾斜键合的薄膜制备方法及其复合薄膜 | |
CN114284135A (zh) | 一种复合衬底的制备方法、复合衬底以及电子元器件 | |
CN114420833A (zh) | 一种基于分阶段热处理的薄膜制备方法及其复合薄膜 | |
JPWO2020014007A5 (zh) | ||
CN112671363A (zh) | 复合衬底、复合薄膜及其制备方法,及射频声表面波器件 | |
CN112564662B (zh) | 复合衬底及其制备方法、电子元器件 | |
CN112951709B (zh) | 一种半导体衬底、电子元器件以及半导体衬底的制备方法 | |
CN115207206B (zh) | 一种近化学计量比复合薄膜及其制备方法 | |
CN117116759A (zh) | 一种衬底外延层表面寄生电导效应的方法 | |
CN116669523A (zh) | 一种热释电复合薄膜的制备方法 | |
CN116682876A (zh) | 复合薄膜及其制备方法 | |
CN117497477A (zh) | 复合薄膜及其制备方法 | |
TW202413746A (zh) | 製備多層結構的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |