CN115207206B - 一种近化学计量比复合薄膜及其制备方法 - Google Patents

一种近化学计量比复合薄膜及其制备方法 Download PDF

Info

Publication number
CN115207206B
CN115207206B CN202211125224.6A CN202211125224A CN115207206B CN 115207206 B CN115207206 B CN 115207206B CN 202211125224 A CN202211125224 A CN 202211125224A CN 115207206 B CN115207206 B CN 115207206B
Authority
CN
China
Prior art keywords
layer
lithium
piezoelectric
thin film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211125224.6A
Other languages
English (en)
Other versions
CN115207206A (zh
Inventor
胡文
胡卉
李真宇
张秀全
刘亚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202211125224.6A priority Critical patent/CN115207206B/zh
Publication of CN115207206A publication Critical patent/CN115207206A/zh
Application granted granted Critical
Publication of CN115207206B publication Critical patent/CN115207206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/04Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/704
    • H10N30/708

Abstract

本申请属于半导体材料领域,具体提供一种近化学计量比复合薄膜及其制备方法,所述制备方法在进行离子注入分离后,采用两步退火法对剥离所得单晶复合薄膜进行退火处理,并且,在退火前在压电薄膜的表面设置隔离层,从而一方面降低单晶压电薄膜的锂损失,另一方面抑制在退火过程中,由单晶压电薄膜分解所得氧化锂的外逸,进而使制得的单晶压电薄膜中的压电材料保持近化学计量比。

Description

一种近化学计量比复合薄膜及其制备方法
技术领域
本申请属于半导体材料领域,特别涉及一种近化学计量比复合薄膜及其制备方法。
背景技术
压电材料,例如铌酸锂和钽酸锂等由于具有居里温度高、自发极化强、机电耦合系数高以及优异的电光效应等优点广泛地应用于非线性光学、铁电、压电、电光等领域,尤其,在薄膜体声波器件、滤波器、调制器等领域受到越来越广泛的关注和应用。
在上述领域中,铌酸锂、钽酸锂等通常被制备为铌酸锂单晶薄膜以及钽酸锂单晶薄膜使用。一般地,铌酸锂单晶薄膜以及钽酸锂单晶薄膜的制备方法主要有外延生长法,减薄抛光体材料法以及注入键合分离方法等。其中,外延生长法由于铌酸锂和钽酸锂与衬底材料之间的晶格失配比较大、膨胀系数不一样等原因,很难获得大面积的,均匀完整的薄膜;减薄抛光的方法很难获得纳米级厚度的薄膜,而且减薄抛光过程中造成的损伤层对后面器件的影响比较大,所以目前比较常用的方法为注入键合分离的方法。
通过注入键合分离的方法制备铌酸锂单晶薄膜或者钽酸锂单晶薄膜的过程中,需要采用退火工艺来增强压电薄膜层与衬底层之间的键合力,并消除由于离子注入而引起的压电薄膜层的晶格损伤,从而提高成品薄膜的成品率。通常,退火工艺采用一步退火,退火温度控制在200℃至900℃之间。
然而,对于铌酸锂单晶薄膜或者钽酸锂单晶薄膜而言,如果退火温度在300℃以上,铌酸锂单晶薄膜或者钽酸锂单晶薄膜会出现相变,即,铌酸锂或者钽酸锂转化为液态,甚至出现部分分解的现象,以铌酸锂为例,铌酸锂分解产物可能为LiNb3O8或者氧化锂(Li2O),其中,氧化锂能够逸出铌酸锂单晶薄膜,从而导致铌酸锂单晶薄膜转化为多相的富铌结构,具体地,可以将其视为铌酸锂与五氧化二铌的混合物(LiNbO3+Nb2O5)。
仍以铌酸锂为例,当铌酸锂单晶薄膜缺失氧化锂,存在多相的富铌结构时,铌酸锂单晶薄膜的其光学性质和电学性质急剧下降。对于在铌酸锂单晶薄膜上设置有金属电极的器件,在使用过程中,由于金属电极与铌酸锂单晶薄膜层相接触,因此,在与金属电极接触面附近,铌酸锂还可能进行还原反应,导致该处铌酸锂单晶薄膜缺失氧化锂的情况更加严重,这将进一步降低基于所述铌酸锂单晶薄膜所制备其器件的性能,使指标达不到预期效果,甚至根本不能使用。
发明内容
为解决上述问题,本申请提供一种近化学计量比复合薄膜及其制备方法,所述制备方法在进行离子注入分离后,采用两步退火法对剥离所得单晶复合薄膜进行退火处理,并且,在退火前在压电薄膜的表面设置隔离层,从而一方面降低单晶压电薄膜中的锂流失,另一方面抑制在退火过程中,由单晶压电薄膜分解所得氧化锂的外逸,进而使制得的单晶压电薄膜中的压电材料保持近化学计量比。
本申请的目的在于提供以下几个方面:
第一方面,一种制备近化学计量比复合薄膜的方法,所述方法包括:
将基于离子注入法制备的压电注入片与衬底晶圆键合,形成键合体,其中,所述压电注入片依次包括压电薄膜层、注入层和余料层;
对所述键合体进行一次退火处理,使所述余料层沿所述注入层由所述键合体剥离,将所述压电薄膜层转移至所述衬底晶圆上;
在所述压电薄膜层上布置供锂层或者隔离层;
对所述压电薄膜层进行二次退火处理;
去除所述供锂层或者所述隔离层。
在一种可实现的方式中,所述一次退火处理温度范围为180℃~300℃;所述二次退火处理温度范围为300℃~600℃。
在一种可实现的方式中,所述在所述压电薄膜层上布置隔离层的方法可以包括:
将供锂物料覆盖于所述压电薄膜层上形成供锂层;或者
在所述压电薄膜层上制备隔离层。
可选地,所述供锂物料为含锂化合物。
进一步地,所述含锂化合物包括:氧化锂、碳酸锂或者氢氧化锂中的至少一种。
更进一步地,所述含锂化合物为粉末状态。
可选地,所述隔离层由含氮化合物或者氧化钌沉积而得。
进一步地,所述含氮化合物包括:氮化硅、氮化钽、氮化钨或者氮化钛中的至少一种。
更进一步地,所述供锂物料充分分布于所述压电薄膜层上,即,所述压电薄膜层上供锂物料的覆盖率达100%。
在一种可实现的方式中,所述对所述压电薄膜层进行二次退火处理可以包括:
控制二次退火温度为300℃~600℃,控制退火时长为1小时~100小时。
在一种可实现的方式中,所述去除所述隔离层可以包括研磨、抛光、刻蚀或者切割去除。
在一种可实现的方式中,在将基于离子注入法制备的压电注入片与衬底晶圆键合之前,所述方法还包括:
所述衬底晶圆的工艺面上制备绝缘层;
进一步地,在制备绝缘层之前,在所述衬底晶圆的工艺面上制备介质层。
第二方面,本申请还提供一种基于第一方面所述方法制备的近化学计量比复合薄膜。
在一种可实现的方式中,所述近化学计量比复合薄膜的非常光折射率可以2.202以下(波长为633nm)。
第三方面,本申请还提供一种基于第二方面所述近化学计量比复合薄膜制备的电子元器件。
与现有技术相比,本申请的有益效果在于:
本申请提供的方法通过对剥离所得单晶压电薄膜进行二次退火处理,并且,在第二次退火处理前在单晶压电薄膜层上设置隔离层,并控制第二次退火温度为600℃以下,从而抑制压电材料的分解,进而降低单晶压电薄膜的锂流失,并通过隔离层抑制氧化锂外逸,进而获得近化学计量比的单晶压电薄膜。
本申请提供的方法完全利用现有技术中制备复合压电薄膜的设备,而无需引进其它设备即可实现,并且,本申请提供的方法,工艺条件温和,操作方法与现有技术制备复合压电薄膜的操作方法基本相同,无需复杂繁琐的操作即可实现。
采用本申请提供的方法制备的单晶压电薄膜,厚度均匀,根据需要厚度可以制备为几十纳米至三千纳米。
附图说明
图1示出本申请一种优选实施方式的流程示意图;
图2示出本申请另一种优选实施方式的流程示意图。
附图标记说明
1-压电注入片,11-压电薄膜层,12-注入层,13-余料层,2-衬底晶圆,3-键合体,4-压电晶圆,5-复合薄膜基板,6-供锂层,7-隔离层,8-近化学计量比复合薄膜。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
下面通过具体的实施例对本申请提供的近化学计量比复合薄膜及其制备方法进行详细阐述。
首先,对本方案的使用场景作简要介绍。
如背景技术所述的,在单晶压电领域,科技人员在不遗余力地开发制备近化学计量比的压电薄膜的方法,所述压电薄膜主要是指铌酸锂单晶薄膜或者钽酸锂单晶薄膜,现有技术中,制备近化学计量比压电薄膜的方法主要为气相传输平衡法(VTE),所述气相传输平衡法是对厚度较大的压电晶片(例如,厚度为0.5毫米左右)中氧化锂缺失现象进行补偿的方法。为方便表述,以下说明中,压电晶片以铌酸锂晶片为例。
具体地,气相传输平衡法的实现方式为,在高温下使扩散剂气化,形成气相氧化锂并使气相氧化锂扩散至铌酸锂晶片内部,从而对缺失的氧化锂进行补偿。
通常,铌酸锂晶片的厚度较大,并且气相氧化锂在铌酸锂晶片中的扩散系数与扩散温度呈指数关系,因此,气相传输平衡法的扩散温度通常需要控制在1000℃以上。但是,对于铌酸锂单晶薄膜而言,如果处理温度高于700℃,则会产生以下问题:
第一,铌酸锂单晶薄膜与衬底层之间一般设置有二氧化硅层,由于二氧化硅与铌酸锂的热膨胀系数不同,700℃以上的温度会使铌酸锂单晶薄膜内部产生较大的内应力,导致铌酸锂单晶薄膜损坏;
第二,基于铌酸锂单晶薄膜制备的器件一般在所述铌酸锂单晶薄膜层上设置金属电极,700℃以上的温度会使金属电极与铌酸锂单晶薄膜发生化学反应,从而产生杂质相,甚至导致电极融化;
第三,在环境温度达到700℃~900℃后,会加剧铌酸锂单晶薄膜的相变以及热分解,大量的氧化锂逸出铌酸锂单晶薄膜,即使在富含氧化锂的环境中,由于温度场分布和气流分布等原因仍会造成氧化锂补偿不均匀,最后造成铌酸锂单晶薄膜中组分分布不均匀。
因此,传统的气相传输平衡法不适用于制备近化学计量比的压电薄膜。
以下详述本申请提供的方法,图1示出本申请一种优选实施方式的流程示意图,如图1所示,所述方法包括以下步骤1至步骤5:
步骤1,将基于离子注入法制备的压电注入片1与衬底晶圆2键合,形成键合体3,其中,所述压电注入片1依次包括压电薄膜层11、注入层12和余料层13。
在本实例中,所述衬底晶圆2可以为现有技术中任意一种可于制备单晶压电薄膜的衬底晶圆材料,例如,铌酸锂、钽酸锂、石英、硅、蓝宝石、SOI、金刚石、碳化硅、氮化硅、砷化镓、磷化铟或者锗衬底中的一种。
进一步地,本实例中衬底晶圆2既可以是单层衬底,也可以是复合衬底,即,所述衬底晶圆2包括至少一层衬底层。其中,每层衬底层的材料可以相同或不同,本申请对此不进行限定。
本实例采用离子注入法将压电晶圆4制备为压电注入片1,所述压电晶圆4为均相的压电晶圆,例如,均相的铌酸锂晶圆或者均相的钽酸锂晶圆等。
在本实例中,所述压电注入片1由注入面依次包括压电薄膜层11、注入层12和余料层13。
本实例对离子注入法的具体参数不做特别限定,可以根据具体需要而具体设定相关参数,例如,所注入的离子种类、注入能量、注入剂量等。
例如,所注入的离子可以为氦离子、氢离子、氮离子、氧离子或氩离子;注入剂量可以为2×1016ions/cm2~4×1016ions/cm2;注入能量可以为40keV~400keV。
本实例中,可以通过调整离子注入深度来调整压电薄膜层的厚度,具体地,离子注入的深度越大,所制备的压电薄膜层的厚度越大;相反,离子注入的深度越小,所制备的压电薄膜层的厚度越小。
步骤2,对所述键合体3进行一次退火处理,使所述余料层13沿所述注入层12由所述键合体3剥离,将所述压电薄膜层11转移至所述衬底晶圆2上,形成复合薄膜基板。
在本实例中,将键合体3在低温下进行第一次退火,具体地,第一次退火的温度为180℃~300℃,使得余料层13沿所述注入层12分离,而压电薄膜层11则继续保留于衬底晶圆2上。
本申请对第一次退火步骤的退火时间、退火气氛等不进行限定,例如,退火时间可以为1~50h,退火气氛可以为氮气、氧气或氩气。
在第一次退火的过程中,注入层12内的离子在高温下形成气泡,例如,H离子形成氢气,He离子形成氦气等,随着热处理进展,注入层12内的气泡连成一片,从而压电注入片1沿所述注入层12裂开,实现余料层13与压电薄膜层11分离,从而将所述压电薄膜层11键合于所述衬底晶圆2上。
本实例还可以包括在衬底晶圆2的工艺面上制备绝缘层的步骤,例如,衬底晶圆2为单层硅衬底,可以通过热氧化方法在单层硅衬底上制备氧化硅层,将制得的氧化硅层作为绝缘层。这样,压电注入片1则与具有绝缘层的衬底晶圆2键合,得到键合体3,从而获得依次设置有衬底层-绝缘层-薄膜层三层结构的复合薄膜基板5。
需要说明的是,在衬底晶圆2上制备的绝缘层可以是单层也可以是多层,即,所述绝缘层可以包括多个子层,本实例对此不进行限定。例如,在衬底晶圆2上制备交替堆叠的氧化硅层和氮化硅层。
进一步地,在衬底晶圆2的工艺上还可以制备有介质层,再在所述介质层上制备绝缘层,从而形成衬底层-介质层-绝缘层-薄膜层的四层结构的复合薄膜基板5。
本实例对制备介质层的方法不做特别限定,可以使用现有技术中任意一种制备介质层的方法,例如,沉积法沉积多晶硅或者单晶硅、腐蚀法在单晶硅表面产生腐蚀损伤层、注入法产生注入损伤层等。
步骤3,在所述压电薄膜层11上布置供锂层6或者隔离层7。
在本实例中,本步骤具体可以包括两种实现方式:
第一种实现方式为,图1示出第一种实现方式的流程图,如图1所示,本实现方式为将供锂物料覆盖于所述压电薄膜层11上形成供锂层6;
第二种实现方式为,图2示出第二种实现方式的流程图,如图2所示,在所述压电薄膜层11上制备隔离层7。
在第一种实现方式中,所述供锂物料为含锂化合物,具体可以包括氧化锂、碳酸锂或者氢氧化锂中的至少一种。
在本实现方式中,所述供锂物料均为粉末形态的物料,并且,所述供锂物料具有足够小的颗粒度,使得所述供锂物料能够充分分布于所述压电薄膜层11上,即,所述压电薄膜层11上供锂物料的覆盖率达100%。
在本实现方式中,对所述供锂物料在所述压电薄膜层11上的压实程度不做特别限定,对所述供锂物料在所述压电薄膜层11上的覆盖厚度也不做特别限定。
在第二种实现方式中,所制备的隔离层致密,并且,具有固定形态。
在本实现方式中,用于形成所述隔离层的材料包括:含氮化合物或者氧化钌中的至少一种。
具体地,所述含氮化合物包括:氮化硅、氮化钽、氮化钨或者氮化钛中的至少一种。
进一步地,本实例对具体的制备方法不做特别限定,可以采用现有技术任意一种可在压电薄膜层11上制备另一功能层的方法,例如,可以采用沉积法制备隔离层,具体的可以采用物理气相沉积(PVD)或化学气相沉积(CVD)法,其中化学气相沉积(CVD)可以采用低压化学气相沉积法(LPCVD)、等离子体增强化学气相沉积法(PECVD)、常压化学气相沉积(APCVD)等。
在本实现方式中,所述隔离层致密,并且,具有固定形态,所述隔离层的厚度可以为10nm~200nm。
本申请人发现,通过第一种实现方式布置的供锂层在二次退火条件下能够分解生成可移动的锂,所生成的可移动的锂能够补充所述压电薄膜层11在二次退火条件下逸出的氧化锂;通过第二种实现方式制备的隔离层在二次退火工艺中能够抑制压电薄膜层11中的锂逸出,从而获得近化学计量比的复合薄膜。
步骤4,对所述压电薄膜层11进行二次退火处理。
在本实例中,所述对所述压电薄膜层11进行二次退火处理的工艺条件为二次退火温度为300℃~600℃。
本申请对二次退火时间、退火气氛等不进行限定,例如:控制二次退火时长为1小时~100小时;退火气氛可以为氮气、氧气或氩气。
本申请人发现,在上述条件下进行二次退火既能够消除注入损伤,又能够最大程度降低压电材料分解的程度,并且,在压电薄膜层11上覆盖有供锂层的情况下,供锂层能够分解产生可移动的锂,所产生的锂能够进入压电薄膜层11,从而补充压电薄膜层11在二次退火工艺中分解而逸出的锂;在压电薄膜层11上制备有隔离层的情况下,即使压电薄膜层11存在少量分解的情况,所述隔离层也能够阻断分解产物逸出压电薄膜层11,或者使分解产物扩散至反应体系中,从而促进分解反应逆向移动,从而进一步抑制压电材料分解。
步骤5,去除所述供锂层6或者所述隔离层7。
在本实例中,去除所述供锂层6可以使用现有技术中任意一种去除晶片表面松散粉末的方法,例如,吹扫、抛光等。
在本实例中,所述去除所述隔离层7可以采用现有技术中任意一种去除晶片表面固化层的方法,例如,研磨、抛光、刻蚀或者切割去除。去除所述供锂层或者隔离层后,具有近化学计量比的所述压电薄膜层11裸露出来,从而获得近化学计量比复合薄膜8。
此外,本申请还提供一种基于前述方法制备的近化学计量比复合薄膜。
在本实例中,所述近化学计量比复合薄膜的非常光折射率可以2.202以下(波长为633nm)。
进一步地,本申请还提供一种基于前述近化学计量比复合薄膜制备的电子元器件。
实施例
实施例1
步骤1,将直径为300μm的碳化硅晶圆以及直径为300μm经过黑化处理的钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述碳化硅晶圆以及所述钽酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后钽酸锂晶圆的工艺面向其内部注入氮离子获得单晶钽酸锂注入片,所述单晶钽酸锂注入片由钽酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氮离子集中于所述分离层,离子注入的参数为:注入剂量为2×1016ions/cm2,注入能量为50keV;
在清洗后的碳化硅晶圆上用PVD法制作厚度为10μm的非晶硅层;
在非晶硅层上用PVD法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为10μm的二氧化硅层,再进行RCA清洗获得洁净表面;
使所述单晶钽酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶钽酸锂注入片与所述碳化硅晶圆键合,得到键合体。
步骤2,将所述键合体放入退火炉中,在280℃下保温4小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,使用氧化锂粉末覆盖于所述薄膜层表面,使得所述薄膜层表面被所述氧化锂粉末100%覆盖;
步骤4,在350℃下进行二次退火,退火时长为3小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、多晶硅层和碳化硅层,其中,薄膜层的材料为单晶钽酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与钽的原子比为0.97:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
实施例2
步骤1,将直径为200μm氮化硅晶圆以及直径为250μm经过黑化处理的铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述氮化硅晶圆以及所述铌酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后铌酸锂晶圆的工艺面向其内部注入氧离子获得单晶铌酸锂注入片,所述单晶铌酸锂注入片由铌酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氧离子集中于所述分离层,离子注入的参数为:注入剂量为3×1016ions/cm2,注入能量为400keV;
在清洗后的氮化硅晶圆上用PECVD法制作厚度为1μm的多晶硅层;
在多晶硅层上用热氧化法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为1μm的二氧化硅层,再进行RCA清洗获得洁净表面;
使所述单晶铌酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶铌酸锂注入片与所述氮化硅晶圆键合,得到键合体。
步骤2,将所述键合体放入退火炉中,在200℃下保温2小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,使用碳酸锂粉末覆盖于所述薄膜层表面,使得所述薄膜层表面被所述碳酸锂粉末100%覆盖;
步骤4,在380℃下进行二次退火,退火时长为2小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、多晶硅层和氮化硅层,其中,薄膜层的材料为单晶铌酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与铌的原子比为0.97:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
实施例3
步骤1,将直径为300μm单晶硅晶圆以及直径为400μm经过黑化处理的钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述单晶硅晶圆以及所述钽酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后钽酸锂晶圆的工艺面向其内部注入氩离子获得单晶钽酸锂注入片,所述单晶钽酸锂注入片由钽酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氩离子集中于所述分离层,离子注入的参数为:注入剂量为4×1016ions/cm2,注入能量为225keV;
在清洗后的单晶硅晶圆上用PVD法制作厚度为500nm的非晶硅层;
在非晶硅层上用PECVD法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为5μm的二氧化硅层,再进行化学机械抛光获得光滑表面,并进行RCA清洗获得洁净表面;
使所述单晶钽酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶钽酸锂注入片与所述硅晶圆键合,得到键合体。
步骤2,将所述键合体放入退火炉中,在220℃下保温3小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,使用氢氧化锂粉末覆盖于所述薄膜层表面,使得所述薄膜层表面被所述氢氧化锂粉末100%覆盖;
步骤4,在600℃下进行二次退火,退火时长为2小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、非晶硅层和单晶硅层,其中,薄膜层的材料为单晶钽酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与钽的原子比为0.96:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
实施例4
步骤1,将直径为410μm碳化硅晶圆以及直径为300μm经过黑化处理的铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述碳化硅晶圆以及所述铌酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后铌酸锂晶圆的工艺面向其内部注入氦离子获得单晶铌酸锂注入片,所述单晶铌酸锂注入片由铌酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氦离子集中于所述分离层,离子注入的参数为:注入剂量为3×1016ions/cm2,注入能量为35keV;
在清洗后的碳化硅晶圆上用离子注入法注入氩离子,制得厚度为5μm的损伤层;
在所述损伤层上用PECVD法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为500nm的二氧化硅层,进行RCA清洗获得洁净表面;
使所述单晶铌酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶铌酸锂注入片与所述硅晶圆键合去除氮化硅层,得到键合体。
步骤2,将所述键合体放入退火炉中,在240℃下保温2小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,采用PECVD方法在所述薄膜层表面制备氮化硅层,使得所述薄膜层表面被所述氮化硅层100%覆盖,所述氮化硅层的厚度为20nm;
步骤4,在350℃下进行二次退火,退火时长为2小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、损伤层和碳化硅层,其中,薄膜层的材料为单晶铌酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与铌的原子比为0.98:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
实施例5
步骤1,将直径为300μm碳化硅晶圆以及直径为300μm经过黑化处理的铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述碳化硅晶圆以及所述铌酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后铌酸锂晶圆的工艺面向其内部注入氦离子获得单晶铌酸锂注入片,所述单晶铌酸锂注入片由铌酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氦离子集中于所述分离层,离子注入的参数为:注入剂量为3×1016ions/cm2,注入能量为35keV;
在清洗后的碳化硅晶圆上用离子注入法注入氩离子,制得厚度为5μm的损伤层;
在所述损伤层上用PECVD法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为500nm的二氧化硅层,进行RCA清洗获得洁净表面;
使所述单晶铌酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶铌酸锂注入片与所述硅晶圆键合,得到键合体。
步骤2,将所述键合体放入退火炉中,在240℃下保温2小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,采用PVD方法在所述薄膜层表面制备氮化钽层,使得所述薄膜层表面被所述氮化钽层100%覆盖,所述氮化钽层的厚度为50nm;
步骤4,在600℃下进行二次退火,退火时长为2小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理去除氮化钽层,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、损伤层和碳化硅层,其中,薄膜层的材料为单晶铌酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与铌的原子比为0.98:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
实施例6
步骤1,将直径为200μm单晶硅晶圆以及直径为200μm经过黑化处理的钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述单晶硅晶圆以及所述钽酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后钽酸锂晶圆的工艺面向其内部注入氦离子获得单晶钽酸锂注入片,所述单晶钽酸锂注入片由钽酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氦离子集中于所述分离层,离子注入的参数为:注入剂量为2×1016ions/cm2,注入能量为40keV,注入深度为220nm;
在清洗后的单晶硅晶圆上用LPCVD法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为100nm的二氧化硅层,进行RCA清洗获得洁净表面;
使所述单晶钽酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶钽酸锂注入片与所述硅晶圆键合,得到键合体。
步骤2,将所述键合体放入退火炉中,在180℃下保温2小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,采用LPCVD方法在所述薄膜层表面制备氮化钛层,使得所述薄膜层表面被所述氮化钛层100%覆盖,所述氮化钛层的厚度为100nm;
步骤4,在600℃下进行二次退火,退火时长为2小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理去除氧化钛层,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、损伤层和单晶硅层,其中,薄膜层的材料为单晶钽酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与钽的原子比为0.98:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
实施例7
步骤1,将直径为300μm单晶硅晶圆以及直径为300μm经过黑化处理的钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,分别对所述单晶硅晶圆以及所述钽酸锂晶圆进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面;
采用离子注入法沿处理后钽酸锂晶圆的工艺面向其内部注入氦离子获得单晶钽酸锂注入片,所述单晶钽酸锂注入片由钽酸锂晶圆注入面向内部依次形成薄膜层、分离层和余料层,其中,所注入的氦离子集中于所述分离层,离子注入的参数为:注入剂量为3×1016ions/cm2,注入能量为35keV;
在清洗后的单晶硅晶圆上用离子注入法注入氩离子,制得厚度为5μm的损伤层;
在所述损伤层上用PECVD法制作二氧化硅层,然后进行化学机械抛光获得表面光滑、厚度为500nm的二氧化硅层,进行RCA清洗获得洁净表面;
使所述单晶钽酸锂注入片与所述二氧化硅层接触,采用直接键合法将所述单晶钽酸锂注入片与所述硅晶圆键合,得到键合体。
步骤2,将所述键合体放入退火炉中,在240℃下保温2小时,使得所述余料层沿分离层与薄膜层分离;
步骤3,采用APCVD方法在所述薄膜层表面制备氧化钌层,使得所述薄膜层表面被所述氧化钌层100%覆盖,所述氧化钌层的厚度为200nm;
步骤4,在380℃下进行二次退火,退火时长为2小时,从而消除注入损伤,得到复合薄膜。
步骤5,将复合薄膜从退火炉取出后固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理去除氧化钌层,然后进行RCA清洗,获得洁净表面。
本实施例制备的复合薄膜依次包括薄膜层、二氧化硅层、损伤层和单晶硅层,其中,薄膜层的材料为单晶钽酸锂。
本实施例制备的复合薄膜的非常光折射率低于2.202(波长为633nm),锂与钽的原子比为0.98:1,表明本实施例制备的复合薄膜的组分接近理想化学计量比。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (7)

1.一种制备近化学计量比复合薄膜的方法,其特征在于,所述方法包括以下步骤:
将基于离子注入法制备的压电注入片与衬底晶圆键合,形成键合体,其中,所述压电注入片依次包括压电薄膜层、注入层和余料层;
对所述键合体进行一次退火处理,使所述余料层沿所述注入层由所述键合体剥离,将所述压电薄膜层转移至所述衬底晶圆上;
在所述压电薄膜层上布置隔离层,所述隔离层由含氮化合物或者氧化钌沉积而得,其中,所述含氮化合物包括:氮化钽、氮化钨或者氮化钛中的至少一种;
对所述压电薄膜层进行二次退火处理,所述二次退火处理温度范围为300℃~600℃;
去除所述隔离层。
2.根据权利要求1所述的方法,其特征在于,所述一次退火处理温度范围为180℃~300℃。
3.根据权利要求1所述的方法,其特征在于,所述在所述压电薄膜层上布置隔离层的方法包括:在所述压电薄膜层上制备隔离层。
4.根据权利要求1所述的方法,其特征在于,在将基于离子注入法制备的压电注入片与衬底晶圆键合之前,所述方法还包括:
所述衬底晶圆的工艺面上制备绝缘层;
在制备绝缘层之前,在所述衬底晶圆的工艺面上制备介质层。
5.根据权利要求1所述的方法,其特征在于,所述衬底晶圆选自铌酸锂、钽酸锂、石英、硅、蓝宝石、SOI、金刚石、碳化硅、氮化硅、砷化镓、磷化铟或者锗衬底中的一种。
6.一种根据权利要求1至5任一项所述方法制备的近化学计量比复合薄膜。
7.一种根据权利要求6所述近化学计量比复合薄膜制备的电子元器件。
CN202211125224.6A 2022-09-16 2022-09-16 一种近化学计量比复合薄膜及其制备方法 Active CN115207206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211125224.6A CN115207206B (zh) 2022-09-16 2022-09-16 一种近化学计量比复合薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211125224.6A CN115207206B (zh) 2022-09-16 2022-09-16 一种近化学计量比复合薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN115207206A CN115207206A (zh) 2022-10-18
CN115207206B true CN115207206B (zh) 2022-12-06

Family

ID=83572711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211125224.6A Active CN115207206B (zh) 2022-09-16 2022-09-16 一种近化学计量比复合薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN115207206B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3780791B2 (ja) * 2000-01-11 2006-05-31 セイコーエプソン株式会社 表面弾性波素子
US6560377B2 (en) * 2001-10-01 2003-05-06 Agere Systems Inc. Non-hermetic packaging for lithium niobate-based devices
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
JP4653391B2 (ja) * 2003-09-08 2011-03-16 株式会社リコー 光制御素子の製造方法
JP2005166912A (ja) * 2003-12-02 2005-06-23 Seiko Epson Corp 強誘電体薄膜の製造方法、強誘電体メモリ素子、圧電体素子、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、周波数フィルタ、発振器、電子回路、及び電子機器
JP4518877B2 (ja) * 2004-08-26 2010-08-04 京セラ株式会社 弾性表面波装置
CN101275275A (zh) * 2007-12-21 2008-10-01 南开大学 制备化学计量比铌酸锂或钽酸锂晶片的方法
JP5370100B2 (ja) * 2009-11-26 2013-12-18 株式会社村田製作所 圧電デバイスの製造方法
CN104517883B (zh) * 2013-09-26 2017-08-15 中国科学院上海微系统与信息技术研究所 一种利用离子注入技术制备绝缘体上半导体材料的方法
CN104862784B (zh) * 2014-06-09 2018-01-09 济南晶正电子科技有限公司 一种制造近化学计量比的单晶薄膜的方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
CN112542379B (zh) * 2020-12-09 2022-11-08 济南晶正电子科技有限公司 一种薄膜图形化工艺方法、复合薄膜及电子元器件
CN114122250A (zh) * 2021-11-25 2022-03-01 济南晶正电子科技有限公司 一种黑化单晶压电复合薄膜及其制备方法
CN114214732B (zh) * 2022-02-22 2022-04-29 济南晶正电子科技有限公司 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
CN115084352A (zh) * 2022-06-07 2022-09-20 上海新硅聚合半导体有限公司 一种单晶压电薄膜及其制备方法

Also Published As

Publication number Publication date
CN115207206A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
EP3221884B1 (en) High resistivity semiconductor-on-insulator wafers with charge trapping layers and method of manufacturing thereof
KR100958467B1 (ko) 두꺼운 절연층의 거칠기도 감소 방법
CN115763496A (zh) 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
EP0843346A2 (en) Method of manufacturing a semiconductor article
TWI567780B (zh) Method of manufacturing composite wafers
US20230230874A1 (en) Method for transferring a thin layer onto a support substrate provided with a charge-trapping layer
CN114420834A (zh) 一种基于倾斜键合的薄膜制备方法及其复合薄膜
CN112260660A (zh) 一种复合基底、复合薄膜及其制备方法
CN101874290B (zh) 贴合基板的制造方法
WO2021201220A1 (ja) 複合基板およびその製造方法
CN115207206B (zh) 一种近化学计量比复合薄膜及其制备方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN114122250A (zh) 一种黑化单晶压电复合薄膜及其制备方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
CN112951708B (zh) 一种复合衬底及其制备方法、复合薄膜
CN114141630A (zh) 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件
CN114214732A (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
CN112671363A (zh) 复合衬底、复合薄膜及其制备方法,及射频声表面波器件
CN112904598B (zh) 一种电光晶体薄膜、制备方法及电子元器件
CN116065127A (zh) 一种复合薄膜及其制备方法
CN116669523A (zh) 一种热释电复合薄膜的制备方法
CN112951709B (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant