CN114388688A - 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法 - Google Patents

基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法 Download PDF

Info

Publication number
CN114388688A
CN114388688A CN202111641490.XA CN202111641490A CN114388688A CN 114388688 A CN114388688 A CN 114388688A CN 202111641490 A CN202111641490 A CN 202111641490A CN 114388688 A CN114388688 A CN 114388688A
Authority
CN
China
Prior art keywords
film layer
thin film
composite film
piezoelectric composite
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111641490.XA
Other languages
English (en)
Inventor
郑姗姗
李真宇
连坤
刘亚明
孔霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202111641490.XA priority Critical patent/CN114388688A/zh
Publication of CN114388688A publication Critical patent/CN114388688A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/852—Composite materials, e.g. having 1-3 or 2-2 type connectivity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Abstract

本申请公开一种基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法，包括准备压电晶圆和衬底基板，其中，所述压电晶圆为铌酸锂晶圆或钽酸锂晶圆；利用离子注入‑键合法或者键合‑研磨抛光法，制备得到单晶压电复合薄膜，其中，所述单晶压电复合薄膜包括依次层叠的衬底基板和目标厚度的薄膜层；对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，其中，所述等离子体刻蚀处理所使用的等离子体包括还原性等离子体和/或惰性等离子体；对黑化后的薄膜层研磨抛光处理，得到黑化单晶压电复合薄膜。通过等离子体刻蚀方法对薄膜层处理，使薄膜层内氧空位浓度提升，从而实现修复薄膜层的黑化或者抑制薄膜层的白化。

Description

基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
技术领域
本申请属于半导体制备领域，尤其涉及一种基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法。
背景技术
铌酸锂和钽酸锂晶体由于其自身具有多种优良的光学性能，如压电、铁电、光电、光弹、热释电、光折变和非线性等光学性质，已被广泛应用于声表面波器件、薄膜体声波谐振器、光电传感器等各种核心电子元器件。
由于铌酸锂和钽酸锂晶体均为铁电晶体，因此，其具有较高的热释电系数和电阻率。这样，在利用铌酸锂和钽酸锂晶圆制备电子元器件时，铌酸锂和钽酸锂晶圆表面很容易积累大量的静电荷，这些静电荷的释放会损伤铌酸锂和钽酸锂晶圆，从而影响制备得到的电子元器件的使用性能和成品率。
为解决上述问题，在一种实现方式中，预先对铌酸锂和钽酸锂晶圆进行黑化处理，其中，黑化处理是指通过高温化学还原等方法处理铌酸锂和钽酸锂晶圆，以降低铌酸锂和钽酸锂晶圆的热释电效应和电阻率，经过黑化处理后的铌酸锂和钽酸锂晶圆会由无色透明状态变成茶色；进一步的，采用经过黑化处理后的铌酸锂和钽酸锂晶圆制备电子元器件，即可解决上述静电荷的释放会损伤铌酸锂或钽酸锂晶圆的问题。
但是，申请人发现，对于采用压电复合薄膜的电子元器件，虽然使用了预先黑化处理后的铌酸锂和钽酸锂晶圆，但在，制备复合薄膜的过程中仍会出现因为高温退火导致的薄膜白化的现象，所以制备得到的压电复合薄膜应用于电子元器件中时，依然存在静电荷的释放损伤电子元器件的现象。
发明内容
为解决上述技术问题，本申请提供一种基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法。
第一方面，本申请提供一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，包括：
准备压电晶圆和衬底基板，其中，所述压电晶圆为铌酸锂晶圆或钽酸锂晶圆；
利用离子注入-键合法或者键合-减薄法，制备得到单晶压电复合薄膜，其中，所述单晶压电复合薄膜包括依次层叠的衬底基板和目标厚度的薄膜层；
对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，得到黑化单晶压电复合薄膜，其中，所述等离子体刻蚀处理所使用的等离子体包括还原性等离子体和/或惰性等离子体。
在一种可实现方式中，利用离子注入-键合法，制备得到单晶压电复合薄膜，包括：
通过离子注入法向所述压电晶圆注入离子，将所述压电晶圆依次分为余质层、分离层和薄膜层；
将所述压电晶圆与所述衬底基板键合，得到键合体；
对所述键合体热处理，将所述余质层与所述薄膜层分离，得到单晶压电复合薄膜。
在一种可实现方式中，利用键合-减薄法，制备得到单晶压电复合薄膜，包括：
将所述压电晶圆和所述衬底基板键合，得到键合体；
对所述键合体热处理，得到单晶压电复合薄膜预制备体；
对所述单晶压电复合薄膜预制备体中压电晶圆减薄处理，在所述衬底基板上形成目标厚度的薄膜层。
在一种可实现方式中，所述对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，包括：由所述薄膜层表面向所述薄膜层内等离子体刻蚀处理，其中，刻蚀深度大于零、且小于所述薄膜层的厚度。
在一种可实现方式中，对所述黑化后的薄膜层研磨抛光的厚度大于等于所述刻蚀深度、且小于所述黑化后的薄膜层厚度。
在一种可实现方式中，通过等离子体刻蚀方法，对所述单晶压电复合薄膜中薄膜层表面进行等离子体刻蚀处理，包括：
在反应腔内，反应气体在射频功率源的激发下，产生电离并形成等离子体，所述等离子体包括还原性等离子体和/或惰性等离子体；
所述等离子体刻蚀所述薄膜层，使所述薄膜层内氧空位浓度提升，其中，所述反应腔内温度为0-600℃，刻蚀时间为5分钟-20小时。
在一种可实现方式中，所述反应腔内气压为1pa-100pa，刻蚀偏压为100-5000V。
在一种可实现方式中，所述还原性等离子体包括氢离子、碳离子、还原性金属离子中至少一种。
在一种可实现方式中，如果所述还原性等离子体包括氢离子，则所述等离子体刻蚀处理所选用的反应气体为氢气；如果所述还原性等离子体包括碳离子，则所述等离子体刻蚀处理所选用的反应气体为甲烷。
在一种可实现方式中，所述惰性等离子体包括氖离子和氩离子中至少一种。
在一种可实现方式中，所述衬底基板为单层衬底或复合衬底。
第二方面，本申请提供一种黑化单晶压电复合薄膜，黑化单晶压电复合薄膜通过第一方面任一所述的基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法制备得到。
综上，本申请提供的基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法，通过等离子体刻蚀方法对薄膜层处理，使薄膜层内氧空位浓度提升，从而实现修复薄膜层的黑化或者抑制薄膜层的白化。相比于采用还原性粉末铺设在薄膜层表面对薄膜层黑化的方式，本申请通过等离子体刻蚀方法对薄膜层黑化的优势在于：等离子体的粒径远小于还原性粉末的粒径，因此，第一、相比于还原性粉末，等离子体能够更均匀的与薄膜层接触；第二、在对黑化后的薄膜层研磨抛光处理时，相比于还原性粉末，等离子体更容易被处理掉。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法的流程图；
图2为本申请实施例提供的又一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法的流程图。
附图标记说明
100-压电晶圆，110-余质层，120-分离层，130-薄膜层，130A-黑化的薄膜层，200-衬底基板，300-键合体。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如背景技术部分介绍，为解决铌酸锂和钽酸锂晶圆表面很容易积累大量的静电荷，这些静电荷的释放会损伤铌酸锂和钽酸锂晶圆的技术问题，通常预先对铌酸锂和钽酸锂晶圆黑化处理，然后采用黑化后的铌酸锂和钽酸锂晶圆制备压电复合薄膜。
但是，申请人发现将上述压电复合薄膜应用于电子元器件时，依然存在静电荷的释放损伤电子元器件的现象。基于此，申请人进一步研究分析发现：在制备压电复合薄膜过程中，当铌酸锂或钽酸锂薄膜层与余质层分离后，对薄膜层和衬底晶圆的键合体进行高温退火，以进一步增强键合力和消除离子注入过程中在薄膜层中形成的晶格缺陷，但是，申请人发现，在高温退火的过程中本应该为茶色的薄膜层存在局部或全部白化的现象，也就是说，最终制备得到的复合薄膜材料中原本黑化的薄膜层又恢复了具有较高的热释电系数和电阻率的特性，从而影响其应用的电子元器件的使用性能。
基于上述分析，本申请实施例提供一种黑化单晶压电复合薄膜的制备方法，该方法能够解决采用黑化后的铌酸锂或钽酸锂晶圆制备的压电复合薄膜依然存在静电荷的释放损伤电子元器件的现象的技术问题。
下面对本申请实施例提供的一种黑化单晶压电复合薄膜的制备方法进行详细说明。
如图1所示，本申请实施例提供的一种黑化单晶压电复合薄膜的制备方法，包括以下步骤：
步骤100、准备压电晶圆100和衬底基板200，其中，压电晶圆100为铌酸锂晶圆或钽酸锂晶圆。
本申请实施例中压电晶圆100是指具有一定厚度、用于制备薄膜层的基础材料。其中，压电晶圆可以是未经黑化处理的晶圆，也可以是经过黑化处理后的晶圆，本申请对此不进行限定。如果压电晶圆为经过黑化处理后的晶圆，则压电晶圆100可以通过直接购买获得；或者，压电晶圆100可以为通过对直接购买的未经过黑化处理的铌酸锂晶圆或未经过黑化处理的钽酸锂晶圆，进行黑化处理，其中，对铌酸锂晶圆或钽酸锂晶圆的黑化处理方法可以采用现有任一种可行黑化处理方法，本申请对此不进行限定。
本申请实施例中衬底基板200可以是单层衬底，也可以是复合衬底，即衬底基板200包括至少一层衬底层。其中，每层衬底层的材料可以相同或不同，本申请对此不进行限定。例如：衬底层材料可以为铌酸锂、钽酸锂、石英、硅、蓝宝石、SOI、金刚石、碳化硅、氮化硅、砷化镓或磷化铟等，本申请对此不进行限定。
步骤200、利用离子注入-键合法或者键合-减薄法，制备得到单晶压电复合薄膜，其中，所述单晶压电复合薄膜包括依次层叠的衬底基板和目标厚度的薄膜层。
本申请提供了两种制备单晶压电复合薄膜的方法，第一种是离子注入-键合法，第二种是键合-减薄法，下面分别介绍两种制备单晶压电复合薄膜的方法。
如图1所示，采用离子注入-键合法，制备得到单晶压电复合薄膜，包括以下步骤：
步骤210、通过离子注入法向压电晶圆100注入离子，将压电晶圆100依次分为余质层110、分离层120和薄膜层130。
本申请实施例对离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：注入的离子可以为氢离子、氦离子、氮离子、氧离子或氩离子。注入离子时，注入剂量可以为2×1016ions/cm2～4×1016ions/cm2，注入能量可以为40KeV～400KeV，例如，注入能量为50KeV。
本申请实施例中，可以通过调整离子注入深度来调整薄膜层130的厚度，具体地，离子注入的深度越大，所制备的薄膜层130的厚度越大；相反，离子注入的深度越小，所制备的薄膜层130的厚度越小。
步骤220、将压电晶圆100与衬底基板200键合，得到键合体300。
键合后，压电晶圆100的薄膜层130与衬底基板200接触，层叠于衬底基板200之上，这样键合体300由上至下依次层叠有余质层110、分离层120、薄膜层130和衬底基板200。
本申请对键合的方式不做特别限定，可以采用现有技术中任意一种键合的方式，例如，采用表面活化的方式键合，获得键合体。本申请对表面活化的方式也不进行限定，例如可以采用等离子体活化或化学溶液活化等方法。
需要说明的是，本申请在步骤300之前还可以包括在衬底基板200上制备隔离层的步骤，例如，衬底基板200为单层硅衬底，可以通过热氧化方法在单层硅衬底上制备氧化硅，生成的氧化硅层作为隔离层。这样，步骤300中则将压电晶圆100与具有隔离层的衬底基板200键合，得到键合体。
还需要说明的是，在衬底基板200上制备的隔离层可以是单层也可以是多层，本申请对此不进行限定。例如，在衬底基板200上制备交替堆叠的氧化硅层和氮化硅层。
步骤230、对键合体300热处理，将余质层110与薄膜层130分离，得到单晶压电复合薄膜。
对键合体300进行热处理，热处理工艺可以在180-280℃下保温1-100小时，在热处理过程中，分离层120内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着热处理进展，分离层120内的气泡连成一片，最后分离层120裂开，将余质层110与薄膜层130分离，从而使余质层110由键合体300上剥离下来，得到单晶压电复合薄膜，其中，单晶压电复合薄膜由上之下依次层叠有薄膜层130和衬底基板200。
如图2所示，采用键合-减薄法，制备得到单晶压电复合薄膜，包括以下步骤：
步骤310、将所述压电晶圆和所述衬底基板键合，得到键合体。
在键合-研磨抛光法中，直接将压电晶圆和所述衬底基板键合，对压电晶圆和衬底基板键合的方法可以参见步骤220的描述，此处不再赘述。
步骤320、对所述键合体热处理，得到单晶压电复合薄膜预制备体。
在键合-研磨抛光法中，对键合体热处理的目的是增强压电晶圆和所述衬底基板之间的键合力，本申请对步骤320中热处理工艺条件不进行限定，例如，热处理工艺条件可以是在180-280℃下保温1-100小时。
步骤330、对所述单晶压电复合薄膜预制备体中压电晶圆减薄处理，在所述衬底基板上形成目标厚度的薄膜层。
本申请对采用的具体减薄处理方法不进行限定，例如可以是研磨抛光减薄或机械切削减薄等。将单晶压电复合薄膜预制备体中压电晶圆进行减薄处理，直至在衬底基板上形成目标厚度的薄膜层，应理解，该薄膜层与压电晶圆材料相同，但厚度远小于研磨抛光前压电晶圆的厚度。
在压电晶圆为经过黑化处理后的铌酸锂晶圆或钽酸锂晶圆时，申请人发现：如果经过上述步骤230后，单晶压电复合薄膜中本应该为茶色的薄膜层130存在局部或全部白化的现象，如果经过上述步骤320后，单晶压电复合薄膜预制备体中本应该为茶色的压电晶圆存在局部或全部白化的现象。由此可知，经过对键合体热处理后，原本黑化的薄膜层130或压电晶圆被局部或全部氧化，为了改变这种现象，本申请提出通过对制备得到的薄膜层进行等离子刻蚀处理，使薄膜层黑化。
需要说明的是，在压电晶圆为未经过黑化处理的铌酸锂晶圆或钽酸锂晶圆时，也可以在制备得到单晶压电复合薄膜后，对薄膜层进行等离子刻蚀处理，使薄膜层黑化，这样，能够保证最终制备得到的黑化单晶压电复合薄膜中薄膜层130处于完全黑化的状态。
下面对本申请提供的对单晶压电复合薄膜中薄膜层进行黑化处理的方法进行说明。
步骤400、对所述单晶压电复合薄膜中薄膜层130进行等离子体刻蚀处理，使所述薄膜层黑化，得到黑化单晶压电复合薄膜，其中，所述等离子体刻蚀处理所使用的等离子体包括还原性等离子体和/或惰性等离子体。
对薄膜层进行等离子体刻蚀处理需要采用等离子体刻蚀设备，在等离子体刻蚀设备的反应腔内，反应气体在射频功率源的激发下，产生电离并形成等离子体，其中，等离子体由带电的电子和正离子组成。进一步的，等离子体扩散到需要刻蚀的位置进行刻蚀处理。
这样，本申请采用等离子体刻蚀方法对薄膜层处理时，等离子体被轰击至薄膜层表面，并且能够进一步扩散到距离薄膜层表面一定深度，为便于描述，本申请将等离子体由薄膜层表面向薄膜层内部扩散的深度称为刻蚀深度。本申请由薄膜层表面向薄膜层内等离子体刻蚀处理的刻蚀深度大于零、且小于薄膜层的厚度，一般的，刻蚀深度为几十至几百纳米。
本申请对单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理的目的是将薄膜层黑化，具体可以通过如下三种方式实现。
第一种实现方式是基于化学刻蚀原理，该种实现方式中等离子体刻蚀处理所使用的等离子体为还原性等离子体，这样，还原性等离子体与薄膜层接触后，还原性等离子体能够与薄膜层中氧发生还原反应，进而在原本存在氧的位置上形成氧空位，随着反应的进行，薄膜层中的氧会由氧浓度高的位置向氧浓度低的位置扩散，即薄膜层下方的氧逐渐向薄膜层上方扩散，这样扩散至薄膜层上方的氧逐渐被还原性等离子体还原，从而在薄膜层内形成更多的氧空位。因此，单晶压电复合薄膜中薄膜层经过等离子刻蚀后，氧空位浓度增加、电阻率减小，实现对薄膜层的黑化。
本申请对还原性等离子体不进行限定，只要能够与薄膜层中氧反应，形成氧空位即可，例如还原性等离子体可以是氢离子、碳离子和还原性金属离子中至少一种，也就是说，还原性等离子体可以是氢离子，可以是碳离子，也可以是还原性金属离子，还可以是氢离子、碳离子和还原性金属离子中两种或三种混合离子。其中，用于产生氢离子的反应气体可以是氢气，用于产生碳离子的反应气体可以是甲烷，这样，氢气在射频功率源的激发下，产生电离并形成氢离子；甲烷在射频功率源的激发下，产生电离并形成碳离子。其中，还原性金属离子可以是Zn2+、Fe2+、Cu2+、Mg2+等，本申请对此不进行限定。
第二种可实现方式是基于物理刻蚀原理，该种实现方式中等离子体刻蚀处理所使用的等离子体为惰性等离子体，这样，高能的等离子体射到薄膜层表面时，通过碰撞，高能的等离子体与薄膜层中被碰撞的原子之间就会发生能量和动量的转移，从而使被撞原子受到扰动。如果轰击离子(即等离子体)传递给被撞原子的能量比原来的结合能(从几个eV到几十个eV)还要大，就会使被撞原子脱离原来的位置飞溅出来，其中，影响等离子体能量高低的因素有偏压和等离子体质量，因此，本申请中选用氖离子和氩离子中至少一种作为惰性等离子体。这样，本申请在100-5000V的刻蚀偏压范围内，放电中产生的氖离子和氩离子能量高达500eV以上，比氧的结合能大，因此，这种高能离子束轰击薄膜层表面就会使氧脱离原来的位置飞溅出来，实现薄膜层的黑化。
本申请中惰性等离子体可以是氖离子、氩离子中至少一种。对应的，用于产生氖离子的反应气体可以是氖气，用于产生氩离子的反应气体可以是氩气。
在第三种可实现方式中，等离子体刻蚀处理所使用的等离子体可以包括还原性等离子体和惰性等离子体两种。这样，等离子体中的还原性等离子体可以通过与薄膜层中氧发生还原反应，增加薄膜层中氧空位，具体可参见第一种可实现方式的描述，此处不再赘述；同时，等离子体中的惰性等离子体可以通过物理轰击，增加薄膜层中氧空位，具体可参见第二种可实现方式的描述，此处不再赘述。
需要说明的是，等离子体刻蚀的深度比较小，一般为几十至几百纳米，因此被广泛应用于集成电路图案的制备中。而由于薄膜层的厚度一般也不会太大，一般的，利用离子注入-键合法能够制备得到纳米级的薄膜层，例如薄膜层的厚度为300nm-900nm；利用键合-研磨抛光法能够制备得到微米级的薄膜层，例如薄膜层的厚度为1-10μm。因此，即使采用刻蚀深度不会太大的等离子体刻蚀方法处理薄膜层，也足够将薄膜层黑化。同时，由于薄膜层的厚度较小，因此，反应腔内的温度为0-600℃时，刻蚀5分钟-20小时便可将薄膜层完全黑化，其中，反应腔内的温度越高，对应所需的刻蚀时间越少。
还需要说明的是，本申请对薄膜层等离子体刻蚀处理的处理参数不进行限定，例如，反应腔内气压为1pa-100pa，刻蚀偏压为100-5000V，具体实施时，可以根据想要刻蚀深度计算对应的刻蚀偏压。
经过上述步骤400的处理后，单晶压电复合薄膜中薄膜层130被黑化，表面电阻率降低，得到黑化单晶压电复合薄膜。
单晶压电复合薄膜中薄膜层经过等离子体刻蚀处理后，在等离子体与薄膜层接触的部分可能会形成一定的损伤，以及在薄膜层上可能会存在一些等离子体的残留，因此，在步骤400后还可以包括如下步骤500，通过进一步对黑化后的薄膜层研磨抛光处理，以得到没有损伤、且平整度满足要求的黑化后的薄膜层，其中，对黑化后的薄膜层研磨抛光的厚度大于等于等离子体刻蚀处理的刻蚀深度、且小于黑化后的薄膜层厚度。
步骤500、对黑化后的薄膜层研磨抛光处理，得到黑化单晶压电复合薄膜。
需要说明的是，相比于采用还原性粉末铺设在薄膜层表面对薄膜层黑化的方式，本申请通过等离子体刻蚀方法对薄膜层黑化的优势在于：等离子体的粒径远小于还原性粉末的粒径，因此，第一、相比于还原性粉末，等离子体能够更均匀的与薄膜层接触；第二、在对黑化后的薄膜层研磨抛光处理时，相比于还原性粉末，等离子体更容易被处理掉。
本申请步骤500制备得到的黑化单晶压电复合薄膜包括层叠的黑化的薄膜层130A和衬底基板200。
应理解，在制备黑化单晶压电复合薄膜时，可以预先根据最终黑化单晶压电复合薄膜中黑化的薄膜层的厚度，计算出在步骤200制备的薄膜层的厚度以及刻蚀深度，其中，在步骤200制备的薄膜层的厚度应该大于黑化的薄膜层的厚度，刻蚀深度应满足：步骤200制备的薄膜层中未被等离子体刻蚀的深度大于或等于黑化的薄膜层的厚度。
综上，本申请提供的黑化单晶压电复合薄膜的制备方法，对键合处理后的薄膜层黑化处理，具体的，通过等离子体刻蚀方法对薄膜层处理，使薄膜层内氧空位浓度提升，从而实现修复薄膜层的黑化或者抑制薄膜层的白化。
本申请还提供一种黑化单晶压电复合薄膜，黑化单晶压电复合薄膜采用上述实施例提供的制备方法得到。
在一种可实现方式中，本申请提供一种黑化单晶压电复合薄膜，包括依次层叠的黑化的薄膜层和衬底基板，其中，衬底基板可以是单层衬底或复合衬底。
在又一种可实现方式中，本申请提供一种黑化单晶压电复合薄膜，在黑化的薄膜层和衬底基板之间还可以包括一层或多层隔离层。
本申请还提供一种电子元器件，该电子元器件采用本申请实施例提供的黑化单晶压电复合薄膜。本申请实施例提供的黑化单晶压电复合薄膜中的薄膜层通过等离子体刻蚀处理修复，能够有效降低单晶压电复合薄膜的热释电效应，因此，在使用时不会影响电子元器件的使用性能。
以下通过实验数据对本申请实施例提供的基于等离子体刻蚀方法制备黑化单晶压电复合薄膜的技术效果进行说明。其中，各组实验例采用本申请提供的制备方法制备黑化单晶压电复合薄膜，各组对比例中仅包括本申请提供的制备方法中步骤100和步骤200，也就是说没有对单晶压电复合薄膜进一步等离子体刻蚀处理的步骤，各组实验例和对比例的参数见表1。
表1实验参数及实验结果
Figure BDA0003443899850000071
以下通过具体实例，对本申请提供的制备方法进行说明。
实例一
实例一提供的一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，包括如下步骤：
1、准备一片200μm硅晶圆和一片200μm铌酸锂晶圆，将硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；其中，铌酸锂晶圆为经过黑化处理后的铌酸锂晶圆。
2、对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入He+，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，注入的He+分布在分离层，得到单晶铌酸锂晶圆注入片。
采用剥离离子注入法注入He+时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为40keV，注入深度220nm。
3、在清洗后的硅晶圆上用LPCVD法制作二氧化硅层，然后进行化学机械抛光至厚度为100nm，获得光滑表面，RCA清洗得到洁净表面。
4、将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层接触，采用直接键合法键合，得到键合体。
5、在氮气气氛下，将键合体放入退火炉中，180℃下保温2小时，键合体在分离层断开分离，得到单晶压电复合薄膜。
6、对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，其中，等离子体刻蚀处理所使用的等离子体包括氢离子，刻蚀的条件参数为：真空条件下，刻蚀气压100pa，刻蚀偏压5000V，25℃下刻蚀20小时。
7、将上述单晶压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对黑化后的薄膜层进行化学机械抛光处理直至将薄膜层表面的氢离子去除，然后进行RCA清洗，获得洁净表面。
所得黑化单晶压电复合薄膜，依次包括黑化的单晶薄膜层、二氧化硅层和单晶硅层。
实例二
实例二提供的一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，包括如下步骤：
1、准备一片500μm碳化硅晶圆和一片500μm钽酸锂晶圆，将碳化硅晶圆或者钽酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；其中，钽酸锂晶圆为经过黑化处理后的钽酸锂晶圆。
2、对步骤1处理后的钽酸锂晶圆采用剥离离子注入法注入氮离子，使钽酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，注入的氮离子分布在分离层，得到单晶钽酸锂晶圆注入片。
采用剥离离子注入法注入氮离子时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为50keV。
3、在清洗后的碳化硅晶圆上用PVD法制作厚度为10μm的非晶硅。
4、在非晶硅层上用PVD法制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为10μm，RCA清洗得到洁净表面。
5、将单晶钽酸锂晶圆注入片的薄膜层与二氧化硅层接触，采用直接键合法键合，得到键合体。
6、在氢气气氛下，将键合体放入退火炉中，280℃下保温4小时，键合体在分离层断开分离，得到单晶压电复合薄膜。
7、对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，其中，等离子体刻蚀处理所使用的等离子体包括碳离子，刻蚀的条件参数为：真空条件下，刻蚀气压50pa，刻蚀偏压1000V，0℃下刻蚀1小时。
8、将上述单晶压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对黑化后的薄膜层进行化学机械抛光处理直至将薄膜层表面的氢离子去除，然后进行RCA清洗，获得洁净表面。
所得黑化单晶压电复合薄膜，依次包括黑化的单晶薄膜层、二氧化硅层、多晶硅层和碳化硅层。
实例三
实例三提供的一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，包括如下步骤：
1、准备一片200μm氮化硅晶圆和一片250μm铌酸锂晶圆，将氮化硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；其中，铌酸锂晶圆为经过黑化处理后的铌酸锂晶圆。
2、对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入氧离子，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，注入的氧离子分布在分离层，得到单晶铌酸锂晶圆注入片。
采用剥离离子注入法注入氧离子时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为50keV。
3、在清洗后的氮化硅晶圆上用LPCVD法制作多晶硅层，然后进行化学机械抛光至厚度为1μm。
4、在多晶硅层上用热氧化法制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为1μm，RCA清洗得到洁净表面。
5、将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层接触，采用直接键合法键合，得到键合体。
6、在氩气气氛下，将键合体放入退火炉中，200℃下保温2小时，键合体在分离层断开分离，得到单晶压电复合薄膜。
7、对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，其中，等离子体刻蚀处理所使用的等离子体包括氩离子，刻蚀的条件参数为：真空条件下，刻蚀气压1pa，刻蚀偏压500V，600℃下刻蚀5min。
8、将上述单晶压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对黑化后的薄膜层进行化学机械抛光处理直至将薄膜层表面的氢离子去除，然后进行RCA清洗，获得洁净表面。
所得黑化单晶压电复合薄膜，依次包括黑化的单晶薄膜层、二氧化硅层、多晶硅层和氮化硅层。
实例四
实例四提供的一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，包括如下步骤：
1、准备一片300μm硅晶圆和一片400μm钽酸锂晶圆，将硅晶圆晶圆或者钽酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；其中，钽酸锂晶圆为经过黑化处理后的钽酸锂晶圆。
2、对步骤1处理后的钽酸锂晶圆采用剥离离子注入法注入氩离子，使钽酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，注入的氩离子分布在分离层，得到单晶钽酸锂晶圆注入片。
采用剥离离子注入法注入氩离子时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为50keV。
3、在清洗后的硅晶圆上用PVD法制作厚度为500nm的非晶硅。
4、在非晶硅层上用PECVD法制作二氧化硅层，厚度为5μm，然后进行化学机械抛光获得光滑表面，RCA清洗得到洁净表面。
5、将单晶钽酸锂晶圆注入片的薄膜层与二氧化硅层接触，采用直接键合法键合，得到键合体。
6、在氦气气氛下，将键合体放入退火炉中，220℃下保温3小时，键合体在分离层断开分离，得到单晶压电复合薄膜。
7、对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，其中，等离子体刻蚀处理所使用的等离子体包括氖离子，刻蚀的条件参数为：真空条件下，刻蚀气压10pa，刻蚀偏压100V，400℃下刻蚀16小时。
8、将上述单晶压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对黑化后的薄膜层进行化学机械抛光处理直至将薄膜层表面的氢离子去除，然后进行RCA清洗，获得洁净表面。
所得黑化单晶压电复合薄膜，依次包括黑化的单晶薄膜层、二氧化硅层、多晶硅层和单晶硅层。
实例五
实例五提供的一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，包括如下步骤：
1、准备一片410μm碳化硅晶圆和一片300μm铌酸锂晶圆，将碳化硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；其中，铌酸锂晶圆为经过黑化处理后的铌酸锂晶圆。
2、对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入氦离子，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，注入的氧离子分布在分离层，得到单晶铌酸锂晶圆注入片。
采用剥离离子注入法注入氦离子时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为50keV。
3、在清洗后的碳化硅晶圆上离子注入法注入氩离子，制作单晶硅的损伤层，厚度为5μm；
4、在多晶硅层上用PECVD法制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为500nm，RCA清洗得到洁净表面。
5、将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层接触，采用直接键合法键合，得到键合体。
6、在氮气气氛下，将键合体放入退火炉中，240℃下保温2小时，键合体在分离层断开分离，得到单晶压电复合薄膜。
7、对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，其中，等离子体刻蚀处理所使用的等离子体包括氩离子和氖离子，刻蚀的条件参数为：真空条件下，刻蚀气压2pa，刻蚀偏压500V，200℃下刻蚀0.5小时。
8、将上述单晶压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对黑化后的薄膜层进行化学机械抛光处理直至将薄膜层表面的氢离子去除，然后进行RCA清洗，获得洁净表面。
所得黑化单晶压电复合薄膜，依次包括黑化的单晶薄膜层、二氧化硅层、多晶硅层和单晶硅层。
本说明书中各个实施例之间相同相似的部分互相参见即可，尤其是基于等离子体刻蚀的黑化单晶压电复合薄膜对应的实施例部分可以参见基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法部分。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (10)

1.一种基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法，其特征在于，包括：
准备压电晶圆和衬底基板，其中，所述压电晶圆为铌酸锂晶圆或钽酸锂晶圆；
利用离子注入-键合法或者键合-减薄法，制备得到单晶压电复合薄膜，其中，所述单晶压电复合薄膜包括依次层叠的衬底基板和目标厚度的薄膜层；
对所述单晶压电复合薄膜中薄膜层进行等离子体刻蚀处理，得到黑化单晶压电复合薄膜，其中，所述等离子体刻蚀处理所使用的等离子体包括还原性等离子体和/或惰性等离子体。
2.根据权利要求1所述的制备方法，其特征在于，利用离子注入-键合法，制备得到单晶压电复合薄膜，包括：
通过离子注入法向所述压电晶圆注入离子，将所述压电晶圆依次分为余质层、分离层和薄膜层；
将所述压电晶圆与所述衬底基板键合，得到键合体；
对所述键合体热处理，将所述余质层与所述薄膜层分离，得到单晶压电复合薄膜。
3.根据权利要求1所述的制备方法，其特征在于，利用键合-减薄法，制备得到单晶压电复合薄膜，包括：
将所述压电晶圆和所述衬底基板键合，得到键合体；
对所述键合体热处理，得到单晶压电复合薄膜预制备体；
对所述单晶压电复合薄膜预制备体中压电晶圆减薄处理，在所述衬底基板上形成目标厚度的薄膜层。
4.根据权利要求1所述的制备方法，其特征在于，通过等离子体刻蚀方法，对所述单晶压电复合薄膜中薄膜层表面进行等离子体刻蚀处理，包括：
在反应腔内，反应气体在射频功率源的激发下，产生电离并形成等离子体，所述等离子体包括还原性等离子体和/或惰性等离子体；
所述等离子体刻蚀所述薄膜层，使所述薄膜层内氧空位浓度提升，其中，所述反应腔内温度为0-600℃，刻蚀时间为5分钟-20小时。
5.根据权利要求4所述的制备方法，其特征在于，所述反应腔内气压为1pa-100pa，刻蚀偏压为100-5000V。
6.根据权利要求1所述的制备方法，其特征在于，所述还原性等离子体包括氢离子、碳离子、还原性金属离子中至少一种。
7.根据权利要求4所述的制备方法，其特征在于，
如果所述还原性等离子体包括氢离子，则所述等离子体刻蚀处理所选用的反应气体为氢气；如果所述还原性等离子体包括碳离子，则所述等离子体刻蚀处理所选用的反应气体为甲烷。
8.根据权利要求1所述的制备方法，其特征在于，所述惰性等离子体包括氖离子和氩离子中至少一种。
9.根据权利要求1所述的制备方法，其特征在于，所述衬底基板为单层衬底或复合衬底。
10.一种黑化单晶压电复合薄膜，其特征在于，黑化单晶压电复合薄膜通过如权利要求1-9任一所述的基于等离子体刻蚀的黑化单晶压电复合薄膜的制备方法制备得到。
CN202111641490.XA 2021-12-29 2021-12-29 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法 Pending CN114388688A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111641490.XA CN114388688A (zh) 2021-12-29 2021-12-29 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111641490.XA CN114388688A (zh) 2021-12-29 2021-12-29 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法

Publications (1)

Publication Number Publication Date
CN114388688A true CN114388688A (zh) 2022-04-22

Family

ID=81200258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111641490.XA Pending CN114388688A (zh) 2021-12-29 2021-12-29 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN114388688A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115867106A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115867106A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用
CN115867106B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用

Similar Documents

Publication Publication Date Title
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
CN110352484B (zh) 高电阻率绝缘体上硅结构及其制造方法
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
US8314006B2 (en) Method for manufacturing bonded wafer
TW201118941A (en) Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
JP2013089722A (ja) 透明ｓｏｉウェーハの製造方法
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
JP5082299B2 (ja) 半導体基板の製造方法
CN114420834A (zh) 一种基于倾斜键合的薄膜制备方法及其复合薄膜
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5109287B2 (ja) 半導体基板の製造方法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
JP2003224247A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP3864495B2 (ja) 半導体基板の製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
CN115315779A (zh) 复合基板及其制造方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN112951708B (zh) 一种复合衬底及其制备方法、复合薄膜
CN114122250A (zh) 一种黑化单晶压电复合薄膜及其制备方法
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
CN115207206B (zh) 一种近化学计量比复合薄膜及其制备方法
CN112564662B (zh) 复合衬底及其制备方法、电子元器件
CN117038572A (zh) 绝缘体上半导体结构的制造方法
CN112904598B (zh) 一种电光晶体薄膜、制备方法及电子元器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination