CN112542379B - 一种薄膜图形化工艺方法、复合薄膜及电子元器件 - Google Patents

一种薄膜图形化工艺方法、复合薄膜及电子元器件 Download PDF

Info

Publication number
CN112542379B
CN112542379B CN202011431053.0A CN202011431053A CN112542379B CN 112542379 B CN112542379 B CN 112542379B CN 202011431053 A CN202011431053 A CN 202011431053A CN 112542379 B CN112542379 B CN 112542379B
Authority
CN
China
Prior art keywords
thin film
ion implantation
substrate
layer
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011431053.0A
Other languages
English (en)
Other versions
CN112542379A (zh
Inventor
李真宇
张秀全
李洋洋
杨超
韩智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202011431053.0A priority Critical patent/CN112542379B/zh
Publication of CN112542379A publication Critical patent/CN112542379A/zh
Application granted granted Critical
Publication of CN112542379B publication Critical patent/CN112542379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本申请公开一种薄膜图形化工艺方法、复合薄膜及电子元器件，包括：由薄膜基体的离子注入面向薄膜基体内进行第一离子注入，在薄膜基体内形成薄膜层、分离层和余质层；将衬底基板与薄膜基体的离子注入面键合，得到第一键合体；对第一键合体热处理或机械拉扯处理，使余质层从第一键合体上剥离，得到第二键合体，第二键合体包括层叠的薄膜层和衬底基板；按照目标图形，对第二键合体中薄膜层进行刻蚀处理，得到具有目标图形的薄膜层；对经过刻蚀处理后的第二键合体退火处理。利用薄膜层内存在晶格损伤，从而薄膜层的物理特性有所衰减，因此，在退火处理前，按照目标图形，对第二键合体中薄膜层进行刻蚀处理，可以大大降低刻蚀难度，提高刻蚀速率。

Description

一种薄膜图形化工艺方法、复合薄膜及电子元器件
技术领域
本申请涉及半导体制备技术领域，尤其涉及一种薄膜图形化工艺方法、复合薄膜及电子元器件。
背景技术
铌酸锂或钽酸锂等晶体材料由于具有居里温度高、自发极化强、机电耦合系数高、优异的电光效应等优点，而被广泛的应用于非线性光学、铁电、压电、电光等领域，尤其在薄膜体声波器件、滤波器、调制器等领域受到越来越广泛的关注和应用。如果利用铌酸锂或钽酸锂等晶体材料制备薄膜体声波器件、滤波器、调制器等电子器件，为满足电子器件不同应用场景的需求，一般需要采用具有特定图形的薄膜层。
目前，制备具有图形的薄膜层的方法主要包括如下步骤：首先，利用离子注入法和键合法，制备得到包括衬底层和薄膜层的键合体；然后，对键合体进行高温退火处理，以恢复离子注入时薄膜层被离子轰击产生的晶格损伤；最后对经过高温退火处理后的薄膜层进行刻蚀处理，得到具有目标图形的薄膜层。
但是，由于铌酸锂和钽酸锂本身具有物理和化学性质都非常稳定的特性，因此，在薄膜层上刻蚀图形非常困难，并会对薄膜层造成一定的损伤，从而影响应用的电子器件的信噪比、啁啾、耦合效率等。
发明内容
为解决现有技术中，由于铌酸锂和钽酸锂本身具有物理和化学性质都非常稳定的特性，因此，在薄膜层上刻蚀图形非常困难，并会对薄膜层造成一定的损伤，从而影响应用的电子器件的信噪比、啁啾、耦合效率等问题，本申请提供一种薄膜图形化工艺方法、复合薄膜及电子元器件。
第一方面，本申请提供的一种薄膜图形化工艺方法，包括：
由薄膜基体的离子注入面向所述薄膜基体内进行第一离子注入，在所述薄膜基体内形成薄膜层、分离层和余质层；
将衬底基板与薄膜基体的离子注入面键合，得到第一键合体；
对所述第一键合体热处理或机械拉扯处理，使所述余质层从所述第一键合体上剥离，得到第二键合体，所述第二键合体包括层叠的薄膜层和衬底基板；
按照目标图形，对所述第二键合体中薄膜层进行刻蚀处理，得到具有目标图形的薄膜层；
对经过刻蚀处理后的第二键合体退火处理，其中，所述退火处理的退火温度大于对所述第一键合体热处理的温度。
进一步地，在所述将衬底基板与薄膜基体的离子注入面键合步骤之前，还包括：
由薄膜基体的离子注入面向所述薄膜基体内进行第二离子注入，所述第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，且，所述第二离子注入的注入深度大于所述第一离子注入的注入深度。
进一步地，在所述对所述第一键合体热处理或机械拉扯处理，使所述余质层从所述第一键合体上剥离，得到第二键合体步骤之后，还包括：
由所述薄膜层向所述衬底基板进行第二离子注入，所述第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，且，所述第二离子注入的注入深度大于所述第一离子注入的注入深度。
进一步地，在所述按照目标图形，对所述第二键合体中薄膜层进行刻蚀处理步骤之前，还包括；
对所述第二键合体预退火处理，其中，所述预退火处理的退火温度小于所述退火处理的退火温度，且所述预退火处理的退火温度大于对所述第一键合体热处理的温度。
进一步地，所述第一离子注入的注入离子为氢离子或氦离子，所述第二离子注入的注入离子为氧离子、氮离子、氩离子、氟离子、氖离子或碳离子。
进一步地，所述第二离子注入的注入能量大于所述第一离子注入的注入能量。
进一步地，所述衬底基板与薄膜基体之间还制备有隔离层。
进一步地，对所述第一键合体热处理的温度为150℃～300℃，对所述第二键合体预退火处理的退火温度为150-700℃，所述退火处理的退火温度为300℃～800℃。
第二方面，本申请还提供的一种复合薄膜，所述复合薄膜通过第一方面任一项所述的薄膜图形化工艺方法制备。
第三方面，本申请还提供的一种电子元器件，所述电子元器件包括第二方面所述复合薄膜。
本申请提供的一种薄膜图形化工艺方法、复合薄膜及电子元器件，利用薄膜层内存在晶格损伤，从而薄膜层的物理特性有所衰减，因此，在退火处理前，按照目标图形，对第二键合体中薄膜层进行刻蚀处理，可以大大降低刻蚀难度，提高刻蚀速率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的一种薄膜图形化工艺方法的流程图；
图2为本申请实施例一提供的又一种薄膜图形化工艺方法的流程图；
图3为本申请实施例一提供的又一种薄膜图形化工艺方法的流程图；
图4为本申请实施例一提供的又一种薄膜图形化工艺方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为解决现有技术中薄膜图形化工艺方法，由于铌酸锂和钽酸锂本身具有物理和化学性质都非常稳定的特性，例如铌酸锂和钽酸锂本身具有硬度高的特质，因此，在薄膜层上刻蚀图形非常困难，并会对薄膜层造成一定的损伤，从而影响应用的电子器件的信噪比、啁啾、耦合效率等问题，本申请提供一种薄膜图形化工艺方法，能够克服在薄膜层上刻蚀困难的问题。
实施例一
参照图1，本申请实施例提供一种薄膜图形化工艺方法，包括如下步骤：
步骤101、由薄膜基体的离子注入面向所述薄膜基体内进行第一离子注入，在所述薄膜基体内形成薄膜层、分离层和余质层。
薄膜基体是指具有一定厚度的，用于制备薄膜层的基础材料，即具有一定厚度的晶圆。薄膜基体可以是任何具有光电或压电性能的材料，例如铌酸锂、钽酸锂、砷化镓、硅、陶瓷、四硼酸锂、砷化镓、磷酸钛氧钾、磷酸钛氧铷或石英等材料，本申请对此不进行限定。
本申请实施例对所述第一离子注入的方式不做特别限定，可以使用现有技术中任意一种第一离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：氢离子或者氦离子。注入氢离子时，注入剂量可以为3×1016ions/cm2～8×1016ions/cm2，注入能量可以为120KeV～400KeV；注入氦离子时，注入剂量可以为1×1016ions/cm2～1×1017ions/cm2，注入能量可以为50KeV～1000KeV。例如，注入氢离子时，注入计量可以为4×1016ions/cm2，注入能量可以为180KeV；注入氦离子时，注入剂量为4×1016ions/cm2，注入能量为200KeV。
本申请实施例中，可以通过调整第一离子注入深度来调整薄膜层的厚度，具体地，第一离子注入的深度越大，所制备的薄膜层的厚度越大；相反，第一离子注入的深度越小，所制备的薄膜层的厚度越小。
步骤102、将衬底基板与薄膜基体的离子注入面键合，得到第一键合体。
本申请对衬底基板与薄膜基体键合的方式不做特别限定，可以采用现有技术中任意一种键合的方式，例如，将薄膜基体的键合面进行表面活化，将衬底基板的键合面也进行表面活化，再将两个活化后的表面进行键合，获得第一键合体。
本申请对薄膜基体的离子注入面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜基体进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对衬底基板的键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于衬底基板的键合面进行表面活化的方式，例如，等离子体活化。
需要说明的是，本申请实施例中衬底基板可以是单层衬底，也可以是复合衬底，本申请对此不进行限定。另外，衬底基板的材料可以是铌酸锂、钽酸锂、石英、硅、蓝宝石、SOI、金刚石、碳化硅、氮化硅、砷化镓或磷化铟等，本申请对此不进行限定。
另外，在衬底基板与薄膜基体之间还可以制备有隔离层，隔离层也可以是单层或多层结构，本申请对此也不进行限定。其中，隔离层主要用于防止薄膜层中的信号泄露到衬底基板中。
步骤103、对所述第一键合体热处理或机械拉扯处理，使所述余质层从所述第一键合体上剥离，得到第二键合体，所述第二键合体包括层叠的薄膜层和衬底基板。
为了使所述余质层从所述第一键合体上剥离，可以对所述第一键合体热处理或机械拉扯处理，本申请对比不进行限定。
在第一种可行方式中，对第一键合体进行热处理，所述热处理的温度可以为150℃～300℃，例如，热处理温度为200℃或300℃，在热处理过程中，所述分离层内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着热处理进展，分离层内的气泡连成一片，最后分离层裂开，将余质层与薄膜层分离，从而使余质层由第一键合体上剥离下来，在衬底基板表面形成一层薄膜层，可以进一步再将薄膜层抛光减薄至50-3000nm(例如400nm、500nm、600nm、800nm、1000nm等)，得到具有纳米级厚度的薄膜层。
在一具体例子中，将第一键合体放入加热设备中，先升温至预设温度，再在此温度下恒温保温。其中，优选的，保温条件包括：保温时间可以是1分钟～48小时，例如，保温时间为3小时，保温温度可以是150℃～300℃，例如保温时间为180℃，保温气氛可以是，在真空环境下或在氮气及惰性气体中的至少一种气体形成的保护气氛下进行。经过上述热处理，可以使余质层由第一键合体上剥离下来，同时还可以提升薄膜层与衬底基板之间的键合力大于10MPa。
在第二种可行方式中，可以通过对第一键合体施加机械力进行机械拉扯处理，使余质层从第一键合体上剥离。其中，所述机械力为垂直于键合面的拉力，并且，所述机械力的作用方向为垂直向外，其中，所述“向外”是指由键合面向非键合面。
本申请实施例对机械拉扯处理的方式不做特别限定，可以采用现有技术中任意一种能够同时对薄膜基体以及衬底基板施加垂直于键合面并且向外的拉力的方式。
在一种可实现的方式中，可使用真空吸盘向所述薄膜基体以及衬底基板施加机械力。
可选地，所述真空吸盘可以为一个，也可以为多个。其中，多个真空吸盘均匀分布于所述薄膜基体和/或衬底基板表面。进一步地，所述多个真空吸盘所施加的拉力可以相等，也可以不相等。
步骤104、按照目标图形，对所述第二键合体中薄膜层进行刻蚀处理，得到具有目标图形的薄膜层。
首先需要说明的是，上述步骤101中，由于第一离子注入，在薄膜基体第一离子注入的注入深度内产生晶格损伤，形成的晶格损伤会改变薄膜基体材料原有的物理性能，因此现有技术中，通常在完成离子注入和键合处理后，对得到的薄膜层与衬底基板的第二键合体进行高温退火处理，以恢复离子注入对薄膜层造成的晶格损伤，从而恢复薄膜层的电光系数、折射率等物理性能，然后再对高温退火处理后的薄膜层进行刻蚀处理。
而本申请提供的薄膜图形化工艺方法，先对薄膜层进行刻蚀处理，之后再对刻蚀后的薄膜层进行退火处理，这样做的好处在于：在薄膜层存在晶格损伤的状态下，薄膜层的物理特性有所衰减，例如，薄膜层的硬度要小于高温退火后薄膜层的硬度，又例如，薄膜层也更容易被酸碱溶液侵蚀。因此，在退火处理前，按照目标图形，对第二键合体中薄膜层进行刻蚀处理，可以大大降低刻蚀难度，即可以提高刻蚀速率。
步骤105、对经过刻蚀处理后的第二键合体退火处理。
对上述步骤得到的具有目标图形的薄膜层的第二键合体在退火炉中进行退火处理，恢复具有目标图形的薄膜层的物理性能，以满足应用该具有目标图形的薄膜层的电子元器件的使用要求，其中退火温度可以为300℃～800℃，退火时间可以为10s～20h，其中，所述退火处理的退火温度大于对所述第一键合体热处理的温度。例如，对所述第一键合体热处理的温度为200℃，退火处理的退火温度为500℃或600℃。
其中，对所述第一键合体热处理的目的是为了将薄膜层与余质层分离，退火处理的目的是恢复薄膜层的晶格损伤，因此，对所述第一键合体热处理的温度要小于所述退火处理的退火温度，以防止在热处理时恢复了晶格损伤，增加了刻蚀处理的困难。
申请人经过试验对比发现，在步骤1-步骤3采用相同方法的条件下，先对薄膜层刻蚀处理后进行退火处理相比于先对薄膜层退火处理后进行刻蚀处理，湿法刻蚀速率提高至少5倍，物理磨削速率提高至少2倍。
需要说明的是，本申请实施例对薄膜层进行刻蚀处理的方法不进行限定，例如，可以采用湿法刻蚀、干法刻蚀(例如：等离子刻蚀)或物理磨削。
实施例二
参照图2，本申请实施例二与上述实施例一基本相似，不同之处在于，本申请实施例二在上述步骤101和步骤102之间，增加了由薄膜基体的离子注入面向所述薄膜基体内进行第二离子注入的步骤，具体如下步骤201：
步骤201、由薄膜基体的离子注入面向所述薄膜基体内进行第二离子注入，所述第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，且，所述第二离子注入的注入深度大于所述第一离子注入的注入深度。
相比于第一离子注入，第二离子注入的注入离子采用重离子，即第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，重离子注入到薄膜基体内形成的晶格损伤要大于第一离子注入形成的晶格损伤，从而可以进一步提高刻蚀速率。本申请对第二离子注入的注入离子不进行限定，例如，第一离子注入的注入离子为氢离子或氦离子，则第二离子注入的注入离子可以为氧离子、氮离子、氩离子、氟离子、氖离子或碳离子等。
本申请实施例二中，第二离子注入的注入深度大于所述第一离子注入的注入深度，也就是说，第二离子注入的注入离子穿过薄膜层和分离层，注入到余质层或者可以穿过余质层，从而可以保证第二离子注入后，只在薄膜层内形成晶格损伤，而重离子却不会保留在薄膜层内，也就不会影响薄膜层的性能。
需要说明的是，由于第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，所以第二离子注入时的注入能量要大于第一离子注入时的注入能量，以确保第二离子注入的注入离子能够穿过薄膜层。
实施例三
参照图3，本申请实施例三与上述实施例一基本相似，不同之处在于，本申请实施例三在上述步骤103和步骤104之间，增加了由所述薄膜层向所述衬底基板进行第二离子注入，具体如下步骤301：
步骤301、由所述薄膜层向所述衬底基板进行第二离子注入，所述第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，且，所述第二离子注入的注入深度大于所述第一离子注入的注入深度。
步骤103制备得到的第二键合体，包括衬底基板以及层叠于所述衬底基板上的薄膜层，为了进一步提高刻蚀速率，由所述薄膜层向所述衬底基板进行第二离子注入，其中，第二离子注入的方法可以参见上述实施例二的描述，此处不再赘述。
需要说明的是，上述实施例二是在衬底基板与薄膜基体的离子注入面键合前，进行第二离子注入，因此注入的重离子会随着余质层与薄膜层的分离，而不存在于得到的第二键合体内，但是分离下来的余质层可能会由于存在重离子而无法被再次利用。而本申请实施例三是在得到第二键合体后，进行第二离子注入，因此，余质层内不会存在注入的重离子，从而保证余质层可以被继续用于制备薄膜层，不造成浪费；本申请实施例三中注入的重离子可能会停留在衬底基板内，而重离子一般不会对衬底基板造成很大的性能影响。为了进一步减小重离子对衬底基板的影响，重离子可采用与衬底基板材料组分相同或相近的离子，例如，衬底基板为硅，则重离子可以选用硅离子；又例如衬底基板为碳化硅，则重离子选用碳离子或硅离子。为了减小第二离子注入的注入能量，第二离子注入的注入离子可以穿过所述薄膜层，注入到所述衬底基板表面区域。
实施例四
参照图4，本申请实施例四与上述实施例一基本相似，不同之处在于，本申请实施例四在上述步骤103和步骤104之间，增加了对所述第二键合体预退火处理的步骤，具体如下步骤401：
步骤401、对所述第二键合体预退火处理，其中，所述预退火处理的退火温度小于所述退火处理的退火温度，且所述预退火处理的退火温度大于对所述第一键合体热处理的温度。
首先需要说明的是，上述实施例一、实施例二和实施例三均可以提高刻蚀速率，但是申请人发现，如果晶格损伤过大，虽然可以保证刻蚀速率，但是会出现刻蚀精度差的问题。因此，为了解决这一技术问题，一种可实现方式为：在对所述第二键合体中薄膜层进行刻蚀处理之前，先对所述第二键合体预退火处理，并且预退火处理的退火温度小于所述退火处理的退火温度，且所述预退火处理的退火温度大于对所述第一键合体热处理的温度，这样可以部分恢复薄膜层的晶格损伤，以保证刻蚀精度，同时晶格损伤没有又没有完全恢复，因此仍可以保证刻蚀速率。其中，预退火处理的退火温度可以为150-700℃。例如：对所述第一键合体热处理的温度为200℃，预退火处理的退火温度为400℃，退火处理的退火温度为700℃。
在另一种可实现方式中，还可以调整步骤101中第一离子注入的注入温度和/或第一离子注入的注入剂量。注入温度越低，对薄膜层造成的晶格损伤越严重。注入剂量越大，对薄膜层造成的晶格损伤越严重。
还需要说明的是，本申请实施例四可以与上述实施例一、实施例二和实施例三中任一实施例相结合。
本申请实施例还提供一种复合薄膜，所述复合薄膜通过上述任一实施例所述的薄膜图形化工艺方法制备，复合薄膜包括衬底基板以及层叠于所述衬底基板上具有目标图形的薄膜层。
本申请实施例还提供一种电子元器件，所述电子元器件上述复合薄膜。
本说明书中各个实施例之间相同相似的部分互相参见即可，尤其是复合薄膜对应的实施例部分可以参见薄膜图形化工艺方法部分。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (10)

1.一种薄膜图形化工艺方法，其特征在于，包括：
由薄膜基体的离子注入面向所述薄膜基体内进行第一离子注入，在所述薄膜基体内形成薄膜层、分离层和余质层；
将衬底基板与薄膜基体的离子注入面键合，得到第一键合体；
对所述第一键合体热处理或机械拉扯处理，使所述余质层从所述第一键合体上剥离，得到第二键合体，所述第二键合体包括层叠的薄膜层和衬底基板；
按照目标图形，对所述第二键合体中薄膜层进行刻蚀处理，得到具有目标图形的薄膜层；
对经过刻蚀处理后的第二键合体退火处理，其中，所述退火处理的退火温度大于对所述第一键合体热处理的温度。
2.根据权利要求1所述的薄膜图形化工艺方法，其特征在于，在所述将衬底基板与薄膜基体的离子注入面键合步骤之前，还包括：
由薄膜基体的离子注入面向所述薄膜基体内进行第二离子注入，所述第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，且，所述第二离子注入的注入深度大于所述第一离子注入的注入深度。
3.根据权利要求1所述的薄膜图形化工艺方法，其特征在于，在所述对所述第一键合体热处理或机械拉扯处理，使所述余质层从所述第一键合体上剥离，得到第二键合体步骤之后，还包括：
由所述薄膜层向所述衬底基板进行第二离子注入，所述第二离子注入的注入离子质量大于所述第一离子注入的注入离子质量，且，所述第二离子注入的注入深度大于所述第一离子注入的注入深度。
4.根据权利要求1、2或3所述的薄膜图形化工艺方法，其特征在于，在所述按照目标图形，对所述第二键合体中薄膜层进行刻蚀处理步骤之前，还包括；
对所述第二键合体预退火处理，其中，所述预退火处理的退火温度小于所述退火处理的退火温度，且所述预退火处理的退火温度大于对所述第一键合体热处理的温度。
5.根据权利要求2所述的薄膜图形化工艺方法，其特征在于，所述第一离子注入的注入离子为氢离子或氦离子，所述第二离子注入的注入离子为氧离子、氮离子、氩离子、氟离子、氖离子或碳离子。
6.根据权利要求2所述的薄膜图形化工艺方法，其特征在于，所述第二离子注入的注入能量大于所述第一离子注入的注入能量。
7.根据权利要求1所述的薄膜图形化工艺方法，其特征在于，所述衬底基板与薄膜基体之间还制备有隔离层。
8.根据权利要求4所述的薄膜图形化工艺方法，其特征在于，对所述第一键合体热处理的温度为150℃～300℃，对所述第二键合体预退火处理的退火温度为150-700℃，所述退火处理的退火温度为300℃～800℃。
9.一种复合薄膜，其特征在于，所述复合薄膜通过权利要求1-8任一项所述的薄膜图形化工艺方法制备。
10.一种电子元器件，其特征在于，所述电子元器件包括权利要求9所述复合薄膜。
CN202011431053.0A 2020-12-09 2020-12-09 一种薄膜图形化工艺方法、复合薄膜及电子元器件 Active CN112542379B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011431053.0A CN112542379B (zh) 2020-12-09 2020-12-09 一种薄膜图形化工艺方法、复合薄膜及电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011431053.0A CN112542379B (zh) 2020-12-09 2020-12-09 一种薄膜图形化工艺方法、复合薄膜及电子元器件

Publications (2)

Publication Number Publication Date
CN112542379A CN112542379A (zh) 2021-03-23
CN112542379B true CN112542379B (zh) 2022-11-08

Family

ID=75019706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011431053.0A Active CN112542379B (zh) 2020-12-09 2020-12-09 一种薄膜图形化工艺方法、复合薄膜及电子元器件

Country Status (1)

Country Link
CN (1) CN112542379B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207206B (zh) * 2022-09-16 2022-12-06 济南晶正电子科技有限公司 一种近化学计量比复合薄膜及其制备方法
CN115867106B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079376A (zh) * 2006-05-22 2007-11-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP2011114563A (ja) * 2009-11-26 2011-06-09 Murata Mfg Co Ltd 圧電デバイスの製造方法
CN108695147A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 Soi键合硅片的制备方法
CN111403596A (zh) * 2020-03-20 2020-07-10 电子科技大学 一种离子注入剥离单晶薄膜的表面处理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880493A (en) * 1988-06-16 1989-11-14 The United States Of America As Represented By The United States Department Of Energy Electronic-carrier-controlled photochemical etching process in semiconductor device fabrication
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
US20030015497A1 (en) * 2001-07-18 2003-01-23 Gill Douglas M. Method of etching ferroelectric material
US7067430B2 (en) * 2003-09-30 2006-06-27 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction
JP5569537B2 (ja) * 2009-11-26 2014-08-13 株式会社村田製作所 圧電デバイスの製造方法
JP5527080B2 (ja) * 2010-07-22 2014-06-18 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2014143415A (ja) * 2012-12-31 2014-08-07 Rohm & Haas Electronic Materials Llc イオン注入法
CN103887176B (zh) * 2014-03-20 2016-08-24 上海华力微电子有限公司 一种降低源漏外延生长缺陷的方法
US10510532B1 (en) * 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation
CN109962689A (zh) * 2019-03-13 2019-07-02 电子科技大学 一种具有支柱的空腔型体声波谐振器及其制备方法
CN110828653B (zh) * 2019-10-24 2023-11-24 济南晶正电子科技有限公司 压电复合薄膜及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101079376A (zh) * 2006-05-22 2007-11-28 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP2011114563A (ja) * 2009-11-26 2011-06-09 Murata Mfg Co Ltd 圧電デバイスの製造方法
CN108695147A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 Soi键合硅片的制备方法
CN111403596A (zh) * 2020-03-20 2020-07-10 电子科技大学 一种离子注入剥离单晶薄膜的表面处理方法

Also Published As

Publication number Publication date
CN112542379A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
CN112542379B (zh) 一种薄膜图形化工艺方法、复合薄膜及电子元器件
TWI718279B (zh) 具備氧化物單結晶薄膜的複合晶圓之製造方法
JP5005097B2 (ja) 複合構造上でエピタキシーによって成長する層の製造方法
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
CN110246757A (zh) 一种基于cmos电路衬底的单晶薄膜的制备方法
CN114420834A (zh) 一种基于倾斜键合的薄膜制备方法及其复合薄膜
CN112768354B (zh) 一种退火方法、复合薄膜及电子元件
CN115951509B (zh) 电光晶体薄膜、制备方法及电子元件
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN116669523A (zh) 一种热释电复合薄膜的制备方法
CN112490349B (zh) 一种电光晶体薄膜、制备方法及电子元器件
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN116230492A (zh) 一种超平复合薄膜及其制备方法
TWI836169B (zh) 用於接合兩個半導體底材的方法
CN112259678B (zh) 一种用于改善薄膜层炸裂的方法及薄膜材料
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
CN114381808A (zh) 微波加热制备复合薄膜的方法、复合薄膜及电子元器件
CN112259677B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259675B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
CN111519255A (zh) 一种钽酸锂晶片异质键合的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant