CN103887176B - 一种降低源漏外延生长缺陷的方法 - Google Patents
一种降低源漏外延生长缺陷的方法 Download PDFInfo
- Publication number
- CN103887176B CN103887176B CN201410106521.5A CN201410106521A CN103887176B CN 103887176 B CN103887176 B CN 103887176B CN 201410106521 A CN201410106521 A CN 201410106521A CN 103887176 B CN103887176 B CN 103887176B
- Authority
- CN
- China
- Prior art keywords
- source
- drain
- epitaxial growth
- etching
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000009643 growth defect Effects 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 230000003213 activating effect Effects 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 5
- 239000012895 dilution Substances 0.000 claims description 3
- 238000010790 dilution Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 9
- ALKWEXBKAHPJAQ-NAKRPEOUSA-N Asn-Leu-Asp-Asp Chemical compound NC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC(O)=O)C(O)=O ALKWEXBKAHPJAQ-NAKRPEOUSA-N 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract description 3
- 230000008030 elimination Effects 0.000 abstract description 3
- 238000003379 elimination reaction Methods 0.000 abstract description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种降低源漏外延生长缺陷的方法，其特征在于，所述方法包括以下步骤：步骤1：对源漏区进行N离子LDD注入；步骤2：进行源漏区刻蚀，以得到所需要的形状；步骤3：对源漏区进行快速热退火处理；步骤4：对源漏区进行湿法预清洗处理；步骤5：进行外延生长；步骤6：进行P离子LDD注入；通过本发明，将NLDD注入后的快速热退火步骤移至源漏刻蚀之后HF进行预清洗之前，可起到激活NLDD注入掺杂的作用，又可以对源漏刻蚀后的硅片表面进行高温修复，为HF的预清洗提供平正的表面，消除不平正表面经刻蚀后的累积粗糙度，降低源漏外延生长前界面处的缺陷，提高外延生长的质量。
Description
技术领域
本发明涉及一种工艺流程方法，尤其涉及一种降低源漏外延生长缺陷的方法。
背景技术
通过提高沟道内载流子迁移率来增加MOSFET的期间性能，从40nm及以下制程主要采用了源漏区应变硅技术以及HKMG技术。在应变硅技术中，源漏区均采用外延生长，通过晶格参数不同引入应力到沟道处从而提高载流子迁移率。但是，外延生长薄膜要尽可能避免缺陷，防止造成应力释放。减少缺陷需从多方面协同解决，其中，工艺流程的设计较为重要。目前常规的流程是先进行LDD离子注入，然后对其进行快速热退火激活掺杂原子。然后通过干法或者湿法刻蚀源漏区得到所需要的形状，然后采用湿法HF预清洗，将硅片植入外延设备中进行高温H2烘烤或者H2/HCl烘烤，之后进行外延生长。但是得到的源漏区外延生长薄膜调节窗口较窄，经常出现从硅表面延伸到薄膜内的缺陷。
中国专利（CN102945793A）公开了一种外延生长锗硅应力层的预清洗方法，其包括：对多晶硅进行刻蚀；经光刻刻蚀在体硅内形成源漏区的沟槽；清洗沟槽的表面，并进行氧化工艺，在沟槽内生长 一层氧化物薄膜；采用化学方法清洁沟槽表面，去除该氧化物薄膜，直至沟槽表面完全暴露出来；在沟槽表面外延生长嵌入式锗硅层。本发明的预清洗方法，在外延生长嵌入式锗硅层之前，先进行湿法清洗和增加一层氧化物薄膜，再去除这层氧化膜，从而去除沟槽表面上的缺陷、位错等，实现无缺陷的嵌入式锗硅层的外延生长，提高器件的性能。
中国专利（CN102496574A）公开了一种锗硅选择性外延生长预处理方法，包括如下步骤：向反应腔体中的器件通入氢气等离子体；所述器件上的自然氧化层与氢气等离子体进行化学反应后生成水汽挥发掉；在所述器件的源/漏极区域进行锗硅选择性外延生长。由上述技术方案的实施，避免了预处理过程中等离子体对侧墙的蚀刻，提升锗硅薄膜生长的质量。
发明内容
有鉴于此，本发明提出一种降低源漏外延生长缺陷的方法，以解决上述源漏区外延生长薄膜调节窗口较窄，经常出现从硅表面延伸到薄膜内的缺陷的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种降低源漏外延生长缺陷的方法，其中，所述方法包括以下步骤：
步骤1：对源漏区进行N离子LDD注入；
步骤2：进行源漏区刻蚀，以得到所需要的形状；
步骤3：对源漏区进行快速热退火处理；
步骤4：对源漏区进行湿法预清洗处理；
步骤5：进行外延生长；
步骤6：进行P离子LDD注入。
上述降低源漏外延生长缺陷的方法，其中，步骤3中快速热退火处理温度在800～1000℃。
上述降低源漏外延生长缺陷的方法，其中，步骤3中快速热退火处理时间在20～40秒。
上述降低源漏外延生长缺陷的方法，其中，步骤3中快速热退火处理的大气压状态为标准大气压。
上述降低源漏外延生长缺陷的方法，其中，步骤4中，采用稀释的HF酸进行所述湿法预清洗处理。
上述降低源漏外延生长缺陷的方法，其中，步骤5中还包括，先采用H2气体或者H2和HCl的混合气体进行烘烤。
上述降低源漏外延生长缺陷的方法，其中，在步骤2中，采用干法刻蚀或湿法刻蚀进行源漏区刻蚀。
上述降低源漏外延生长缺陷的方法，其中，在步骤2中，采用干法刻蚀和湿法刻蚀混用的方式进行源漏区刻蚀。
本发明由于采用了上述技术，产生的积极效果是：
通过本发明的使用，通过对工艺流程稍作更改，将NLDD注入后的快速热退火步骤移至源漏刻蚀之后HF进行预清洗之前，即可起到激活NLDD注入掺杂的作用，又可以对源漏刻蚀后的硅片表面进行高温修复，为HF的预清洗提供平正的表面，消除不平正表面经刻蚀后的累积粗糙度，有效降低源漏外延生长前界面处的缺陷，提高外延生长的质量。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的一种降低源漏外延生长缺陷的方法的步骤示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例：
请参见图1所示，本发明的一种降低源漏外延生长缺陷的方法，其中，所述方法包括以下步骤：
步骤1：对源漏区进行N离子LDD注入；
步骤2：进行源漏区刻蚀，以得到所需要的形状；
步骤3：对源漏区进行快速热退火处理；
步骤4：对源漏区进行湿法预清洗处理；
步骤5：进行外延生长；
步骤6：进行P离子LDD注入。
本发明在上述基础上还具有以下实施方式，请继续参见图1所示，
本发明的进一步实施例中，步骤3中快速热退火处理温度在 800～1000℃。
本发明的进一步实施例中，步骤3中快速热退火处理时间在20～40秒。
本发明的进一步实施例中，步骤3中快速热退火处理的大气压状态为标准大气压。
本发明的进一步实施例中，步骤4中，采用稀释的HF酸进行所述湿法预清洗处理。
本发明的进一步实施例中，步骤5中还包括，先采用H2气体或者H2和HCl的混合气体进行烘烤。
本发明的进一步实施例中，在步骤2中，采用干法刻蚀或湿法刻蚀进行源漏区刻蚀。
本发明的进一步实施例中，在步骤2中，采用干法刻蚀和湿法刻蚀混用的方式进行源漏区刻蚀。
使用者可根据以下说明进一步的认识本发明的特性及功能，
在CMOS制造工艺的PMOS或NMOS采用embedded source/drain（嵌入式源漏技术）工艺进行外延生长前对硅片表面进行前处理。本发明通过对流动（flow）进行稍许改动，将NLDD的快速热退火步骤移至源漏刻蚀后HF预清洗前，同样可达到激活NLDD注入掺杂的目的。而源漏刻蚀后的硅片表面不太平整，表面粗糙度较高，因快速热退火的温度较高，时间一般维持在20到40秒左右，可通过表面原子的回流（reflow）对表面进行修复，为HF预清洗提供较为平整的表面，避免刻蚀后的不平整度累积增加，有效降低源漏外延生长前界面处的缺陷，提高外延生长的质量。
综上所述，通过本发明的使用，通过对工艺流程稍作更改，将 NLDD注入后的快速热退火步骤移至源漏刻蚀之后HF进行预清洗之前，即可起到激活NLDD注入掺杂的作用，又可以对源漏刻蚀后的硅片表面进行高温修复，为HF的预清洗提供平正的表面，消除不平正表面经刻蚀后的累积粗糙度，有效降低源漏外延生长前界面处的缺陷，提高外延生长的质量。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (7)
1.一种降低源漏外延生长缺陷的方法，其特征在于，所述方法包括以下步骤：
步骤1：对源漏区进行N离子LDD注入；
步骤2：进行源漏区刻蚀，以得到所需要的形状；
步骤3：对源漏区进行快速热退火处理；
步骤4：对源漏区进行湿法预清洗处理,采用稀释的HF酸进行所述湿法预清洗处理；
步骤5：进行外延生长；
步骤6：进行P离子LDD注入；
其中,将N离子LDD的快速热退火步骤设置在源漏区刻蚀后采用HF酸预清洗前，在激活N离子LDD的同时,源漏区刻蚀后的硅片表面粗糙度因快速热退火，而通过表面原子的回流对表面进行修复，为HF酸预清洗提供较为平整的表面。
2.根据权利要求1所述的降低源漏外延生长缺陷的方法，其特征在于，步骤3中快速热退火处理温度在800～1000℃。
3.根据权利要求1所述的降低源漏外延生长缺陷的方法，其特征在于，步骤3中快速热退火处理时间在20～40秒。
4.根据权利要求1所述的降低源漏外延生长缺陷的方法，其特征在于，步骤3中快速热退火处理的大气压状态为标准大气压。
5.根据权利要求1所述的降低源漏外延生长缺陷的方法，其特征在于，步骤5中还包括，先采用H2气体或者H2和HCl的混合气体进行烘烤。
6.根据权利要求1所述的降低源漏外延生长缺陷的方法，其特征在于，在步骤2中，采用干法刻蚀或湿法刻蚀进行源漏区刻蚀。
7.根据权利要求1所述的降低源漏外延生长缺陷的方法，其特征在于，在步骤2中，采用干法刻蚀和湿法刻蚀混用的方式进行源漏区刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410106521.5A CN103887176B (zh) | 2014-03-20 | 2014-03-20 | 一种降低源漏外延生长缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410106521.5A CN103887176B (zh) | 2014-03-20 | 2014-03-20 | 一种降低源漏外延生长缺陷的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887176A CN103887176A (zh) | 2014-06-25 |
| CN103887176B true CN103887176B (zh) | 2016-08-24 |
Family
ID=50956013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410106521.5A Active CN103887176B (zh) | 2014-03-20 | 2014-03-20 | 一种降低源漏外延生长缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887176B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6477210B2 (ja) * | 2015-04-30 | 2019-03-06 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
| CN107611130A (zh) * | 2017-08-23 | 2018-01-19 | 长江存储科技有限责任公司 | 一种3d nand闪存结构中硅外延生长的工艺 |
| CN107731825A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种降低3d nand闪存制备中热负载方法 |
| CN112542379B (zh) * | 2020-12-09 | 2022-11-08 | 济南晶正电子科技有限公司 | 一种薄膜图形化工艺方法、复合薄膜及电子元器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1290035A (zh) * | 2000-05-24 | 2001-04-04 | 联华电子股份有限公司 | 形成位线接触和进行离子注入的方法 |
| JP2002151682A (ja) * | 2000-11-08 | 2002-05-24 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| KR100630767B1 (ko) * | 2005-09-08 | 2006-10-04 | 삼성전자주식회사 | 에피택셜 영역을 구비하는 모스 트랜지스터의 제조방법 |
| US8835982B2 (en) * | 2011-02-14 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing strained source/drain structures |
| CN102810480B (zh) * | 2011-06-02 | 2016-01-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN103646856A (zh) * | 2013-11-08 | 2014-03-19 | 上海华力微电子有限公司 | 一种改善应变层界面缺陷的方法 |
-
2014
- 2014-03-20 CN CN201410106521.5A patent/CN103887176B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887176A (zh) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8815712B2 (en) | Method for epitaxial re-growth of semiconductor region | |
| CN102810480B (zh) | 半导体器件的制造方法 | |
| US20060252191A1 (en) | Methodology for deposition of doped SEG for raised source/drain regions | |
| CN103887176B (zh) | 一种降低源漏外延生长缺陷的方法 | |
| CN103745956A (zh) | 制备嵌入式锗硅外延的表面处理方法 | |
| CN103943508B (zh) | Pmos器件的制造方法 | |
| US20110227094A1 (en) | Strained silicon carbide channel for electron mobility of nmos | |
| WO2008094653A3 (en) | Method for forming silicon/germanium containing drain/source regions in transistors with reduced silicon/germanium loss | |
| US8187975B1 (en) | Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication | |
| US8377807B2 (en) | Method for minimizing defects in a semiconductor substrate due to ion implantation | |
| US20060281271A1 (en) | Method of forming a semiconductor device having an epitaxial layer and device thereof | |
| CN102945793A (zh) | 一种外延生长锗硅应力层的预清洗方法 | |
| KR20170096134A (ko) | 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소 | |
| US20050252525A1 (en) | Method of cleaning a semiconductor substrate and cleaning recipes | |
| CN103871850A (zh) | PMOS制造工艺中减少e-SiGe晶格缺陷的方法 | |
| US7344951B2 (en) | Surface preparation method for selective and non-selective epitaxial growth | |
| US10797177B2 (en) | Method to improve FinFET device performance | |
| CN103779218A (zh) | 半导体器件及其制造方法 | |
| Loo et al. | Characteristics of selective epitaxial SiGe deposition processes for recessed source/drain applications | |
| EP3667706A3 (en) | Partially removing a semiconductor wafer | |
| US20140070358A1 (en) | Method of tailoring silicon trench profile for super steep retrograde well field effect transistor | |
| CN105719971A (zh) | 半导体器件的形成方法 | |
| US8658543B2 (en) | Methods for pFET fabrication using APM solutions | |
| US8858818B2 (en) | Method for minimizing defects in a semiconductor substrate due to ion implantation | |
| Eneman et al. | Fabrication of strained Si nMOSFET transistors on thin buffer layers with selective and non-selective epitaxial growth techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |