CN114141630A - 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件 - Google Patents

一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件 Download PDF

Info

Publication number
CN114141630A
CN114141630A CN202111452356.5A CN202111452356A CN114141630A CN 114141630 A CN114141630 A CN 114141630A CN 202111452356 A CN202111452356 A CN 202111452356A CN 114141630 A CN114141630 A CN 114141630A
Authority
CN
China
Prior art keywords
layer
wafer
thin film
ion implantation
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111452356.5A
Other languages
English (en)
Inventor
王金翠
张涛
张秀全
连坤
刘桂银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202111452356.5A priority Critical patent/CN114141630A/zh
Publication of CN114141630A publication Critical patent/CN114141630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/425Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本申请公开了一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件,所述方法包括:准备薄膜晶圆与非同质衬底晶圆;对所述薄膜晶圆执行两次离子注入处理,其中第一次离子注入的深度与第二次离子注入的深度差值为20nm‑200nm,得到包含余质层、第一注入层、第二注入层和薄膜层四层结构的薄膜晶圆注入片;对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,得到键合体;对所述键合体执行热处理,得到分离气泡层;在所述分离气泡层处剥离掉所述余质层,使得所述余质层与所述薄膜层分离,得到复合薄膜。本申请通过二次离子注入,使薄膜晶圆和衬底晶圆不会产生较大热膨胀系数的差异,也就不会导致薄膜层炸裂,进而提高了薄膜晶圆的成品良率。

Description

一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件
技术领域
本发明涉及半导体材料和光电材料技术领域,尤其涉及一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件。
背景技术
铌酸锂或钽酸锂等薄膜晶圆由于具有居里温度高、自发极化强、机电耦合系数高、优异的电光效应等优点,而被广泛的应用于制作滤波器、光波导调制器、光波导开关、空间光调制器、光学倍频器、表面声波发生器、红外探测器和铁电体存储器等方面,具有广阔的应用前景。
目前,用于制备铌酸锂或钽酸锂薄膜的方法主要包括外延生长法、离子注入和键合分离法、离子注入和研磨抛光法。其中离子注入和键合分离法被广泛使用,该方法主要通过向铌酸锂或钽酸锂等薄膜晶圆内注入离子,将薄膜晶圆分为薄膜层、分离层和余质层,然后,将薄膜晶圆的离子注入面和衬底层键合,形成键合体,最后,对键合体热处理,使余质层与薄膜层分离,将薄膜层保留在衬底层上,从而制备出性能接近薄膜晶圆的薄膜层。
但是,在上述制备过程中,如果薄膜晶圆与衬底层采用不同的两种材质,则在对非同质的薄膜晶圆与衬底层的键合体热处理时,会由于薄膜晶圆和衬底层在退火分离时热膨胀系数不一样,导致键合在衬底层上的薄膜晶圆发生翘曲。当达到薄膜晶圆与衬底层分离的临界条件时,余质层从衬底层上剥离,从而形成翘曲的薄膜层。而翘曲的薄膜层在恢复平坦状态的过程中,可能会发生断裂。
发明内容
本发明提供一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件,以解决当达到薄膜晶圆与衬底层分离的临界条件时,余质层从衬底层上剥离时,从而形成翘曲的薄膜层。而翘曲的薄膜层在恢复平坦状态的过程中,可能会发生断裂的问题。
第一方面,本申请实施例提供了一种二次离子注入薄膜晶圆方法,包括:
准备薄膜晶圆与非同质衬底晶圆;
对所述薄膜晶圆执行两次离子注入处理,其中第一次离子注入的深度与第二次离子注入的深度差值为20nm-200nm,得到包含余质层、第一注入层、第二注入层和薄膜层四层结构的薄膜晶圆注入片;
对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,得到键合体;
对所述键合体执行热处理,在所述第一注入层形成第一气泡层,在所述第二注入层形成第二气泡层,所述第一气泡层和所述第二气泡层融合成分离气泡层;
在所述分离气泡层处剥离掉所述余质层,使得所述余质层与所述薄膜层分离,得到复合薄膜。
进一步地,所述热处理工艺的温度范围在150℃-210℃。
进一步地,所述第一次离子注入和所述第二次离子注入的离子相同,注入的离子为氦离子、氢离子、氮离子、氧离子或氩离子。
进一步地,所述第一离子注入和所述第二次离子注入的离子注入剂量参数均为1x1016ions/cm2至4x1016ions/cm2
进一步地,对所述薄膜晶圆注入片执行键合,包括:
在非同质衬底晶圆的一面制作氧化硅层,得到第一氧化硅层;
将所述薄膜晶圆注入片与所述第一氧化硅层完全接触,得到所述键合体。
进一步地,在所述非同质衬底晶圆的一面制作氧化硅层包括:
在非同质衬底晶圆的一面采用沉积法沉积多晶硅或非晶硅,或采用腐蚀法产生腐蚀损伤,或通过注入法产生注入损伤的方式,得到捕获层;
在所述捕获层上制作氧化硅层,得到所述第一氧化硅层。
进一步地,所述非同质衬底晶圆为硅晶圆、碳化硅晶圆或氮化硅晶圆。
进一步地,所述薄膜晶圆为铌酸锂薄膜晶圆或钽酸锂薄膜晶圆。
第二方面,本申请实施例部分提供了一种复合薄膜,所述复合薄膜采用如第一方面任一项所述的方法制备而成。
第三方面,本申请实施例部分提供了一种电子元器件,所述电子元器件包括第二方面所述的复合薄膜。
本申请实施例提供一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件,其中所述方法包括:准备薄膜晶圆与非同质衬底晶圆;对所述薄膜晶圆执行两次离子注入处理,其中第一次离子注入的深度与第二次离子注入的深度差值为20nm-200nm,得到包含余质层、第一注入层、第二注入层和薄膜层四层结构的薄膜晶圆注入片;对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,得到键合体;对所述键合体执行热处理,在所述第一注入层形成第一气泡层,在所述第二注入层形成第二气泡层,所述第一气泡层和所述第二气泡层融合成分离气泡层;在所述分离气泡层处剥离掉所述余质层,使得所述余质层与所述薄膜层分离,得到复合薄膜。
本发明采用薄膜晶圆两次离子注入法,控制第一次离子注入的深度与第二次离子注入的深度差值为20nm-200nm,深度是通过注入能量进行控制的,在退火剥离时,在第一离子注入层和第二离子注入层的处同时形成气泡层,两层的气泡层融合成分离气泡层,最后在分离气泡层处实现剥离,由于分离气泡层是由两层气泡层融合而成,所以分离气泡层较原来增多增厚,使得分离变得更容易,温度不需要太高就可以达到分离的目的,本发明的分离温度可以由现有技术的220℃至320℃降低至150℃至210℃。
本发明的分离温度降低,因此不会存在薄膜晶圆和非同质衬底晶圆因为热膨胀系数的差异而导致的薄膜层炸裂的问题,提高薄膜成品良率。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种二次离子注入薄膜晶圆方法的流程示意图;
图2为本申请实施例提供的一种二次离子注入薄膜晶圆方法中复合薄膜的形成示意图;
图3为本申请实施例提供的一种二次离子注入薄膜晶圆方法中分离气泡层形成示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为解决如果薄膜晶圆与衬底层采用不同的两种材质,在对非同质的薄膜晶圆与衬底层的键合体热处理时,会由于薄膜晶圆和衬底层在退火分离时热膨胀系数不一样,导致键合在衬底层上的薄膜晶圆发生翘曲。当达到薄膜晶圆与衬底层分离的临界条件时,余质层从衬底层上剥离,从而形成翘曲的薄膜层。而翘曲的薄膜层在恢复平坦状态的过程中,可能会发生断裂的问题。因此,为解决上述问题,本申请实施例提供一种二次离子注入薄膜晶圆方法。
参见图1,为本申请提供的一种二次离子注入薄膜晶圆方法的流程示意图;
由图可知,本申请提供一种二次离子注入薄膜晶圆方法,所述方法包括:
S1:准备薄膜晶圆与非同质衬底晶圆。
准备薄膜晶圆,可以为铌酸锂薄膜晶圆或钽酸锂薄膜晶圆。准备非同质衬底晶圆,可以为硅晶圆、碳化硅晶圆或氮化硅晶圆。
S2:对所述薄膜晶圆执行两次离子注入处理。
其中所述第一次离子注入的深度与所述第二次离子注入的深度差值为20nm-200nm,得到包含余质层、第一注入层、第二注入层和薄膜层的薄膜晶圆注入片。
本步骤主要是采用第一次离子注入处理,所注入的离子可以为氦离子、氢离子、氮离子、氧离子或氩离子。例如氦离子。注入氦离子时,所述第一次离子注入深度可以任意选择数值,注入的能量注入的能量取决于注入的深度是多少纳米,注入剂量可以为1x1016ions/cm2至4x1016ions/cm2
例如,将氦离子(He+)注入铌酸锂晶圆中,第一次注入氦离子的深度可以为780nm,氦离子的注入能量可以为225kev,注入剂量可以为2x1016ions/cm2,形成具有分离层、第一注入层和薄膜层的铌酸锂薄膜晶圆。
第一次离子注入完之后,执行第二次离子注入处理,为能在相同温度下形成分离气泡层,两次注入离子可以为同一种离子。为使分离气泡层连成一片,第二次离子注入的深度要保证与第一次离子注入的深度差值不能超出差值范围,通常可以在20nm至200nm之间。例如,对铌酸锂晶圆进行第二次离子注入,注入的深度可以为840nm,注入的能量为250kev,注入剂量为2x1016ions/cm2,第二次离子注入后使铌酸锂晶圆从注入面开始依次分割成具有分离层、第一注入层、第二注入层和薄膜层四层结构的薄膜晶圆注入片。
本申请实施例中,可以通过调整两次离子注入的深度差值来调整薄膜层的厚度,具体地,两次离子注入的深度差值越大,所制备的薄膜层的分离层厚度越大;相反,两次离子注入的深度差值越小,所制备的薄膜层的分离层厚度越小。
S3:对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,得到键合体。
在本步骤中,可以通过对薄膜晶圆注入片与所述非同质衬底晶圆直接键合,得到键合体,还可以通过先在非同质衬底晶圆的一面制作氧化硅层,得到第一氧化硅层;再将所述薄膜晶圆注入片与所述第一氧化硅层完全接触,得到所述键合体。准备非同质衬底晶圆,可以为硅晶圆、碳化硅晶圆或氮化硅晶圆,制作二氧化硅层的方法不做特别限定,可以采用LPCVD(Low Pressure Chemical Vapor Deposition,低压化学蒸发沉积)法或者PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子增强的化学蒸发沉积)法制作二氧化硅层,可以选用现有技术中任意一种对衬底晶圆的一面制作氧化硅层,得到第一氧化硅层。
还可选的是可以通过先制作捕获层之后再制作氧化硅层。如果直接将非同质衬底晶圆一面制作氧化硅层,会产生载流子,所以先制作捕获层,目的是为了把载流子存储在捕获层里。制作捕获层的方法有多种可以任选其一。具体地,通过采用沉积法沉积多晶硅或非晶硅,或采用腐蚀法产生腐蚀损伤层,得到捕获层;或通过注入法产生注入损伤层,得到捕获层;然后在所述捕获层上制作氧化硅层,得到所述第一氧化硅层。
本步骤是将步骤S2中的所述薄膜晶圆注入片与步骤S3中的所述非同质衬底晶圆直接键合,得到键合体。本申请对键合的方式不做特别限定,可以选用现有技术中任意一种进行键合。
S4:对所述键合体执行热处理,在所述第一注入层形成第一气泡层,在所述第二注入层形成第二气泡层,所述第一气泡层和所述第二气泡层融合成分离气泡层。
用同一能量进行离子注入时,由于离子注入的入射偏差,会在离子注入层形成一定的注入宽度,在离子注入层的中心位置是离子注入剂量的最高点,现有技术采用的是一次离子注入,键合后通过热处理进行分离时是在离子注入层的离子剂量最高点形成分离气泡层进行分离,这种分离需要较高的分离温度,而且分离后表面会有分离后余质层的物质残留,分离温度高再加上热膨胀系数的差异,会出现薄膜断裂的现象。
如图3所示,对所述键合体执行热处理,热处理的温度范围要控制在150℃-210℃,本发明采用两次离子注入,在第一注入层和第二注入层上均存在离子剂量最高点,且控制第一注入层与第二注入层的离子剂量最高点的距离差值为20-200nm,此距离通过注入能量进行控制,且所述第一注入层和第二注入层的注入剂量为:1×1016ions/cm2-4×1016ions/cm2,两次离子注入的剂量可以相同也可以不同。注入完的晶片在和非同质衬底键合后,在退火分离时,所述第一注入层和所述第二注入层的离子剂量最高点处同时形成第一分离气泡层和第二分离气泡层,由于两层的离子剂量最高点的距离较近(20-200nm),所以两层的分离气泡层会连成一片,最后形成分离气泡层。如果只注入一层离子,就需要更高的温度才能形成分离气泡层,而温度越高薄膜层发生断裂的可能性就越高。因此通过两次离子注入,可以降低形成分离气泡层所需的温度,从而可以有效的降低薄膜晶圆断裂的可能性。
S5:在所述分离气泡层处剥离掉所述余质层,使得所述余质层与所述薄膜层分离,得到复合薄膜。
对所述分离气泡层处余质层剥离掉,这样分离变得更加容易,温度不需要太高就可以达到分离的目的,这样薄膜晶圆和衬底晶圆不会因为温度过高导致热膨胀系数差异而产生断裂的问题。
如图2所示,为本申请实施例复合薄膜形成的示意图,最后对复合薄膜的薄膜层进一步执行磨边、抛光、清洗处理。
基于上述公开的方法,本申请实施例还公开了一种复合薄膜,所述复合薄膜采用如上述任一项所述的二次离子注入薄膜晶圆方法制备而成。
基于上述公开的复合薄膜,本申请实施例还公开了一种电子元器件,所述电子元器件包括上述所述的复合薄膜。
为进一步说明本申请中的技术方案,本申请实施例进一步公开了以下具体实施例。
实施例1
1)准备一片500μm硅晶圆和一片200μm铌酸锂晶圆,将硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上,进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面。
2)对步骤1处理后的铌酸锂晶圆进行第一次离子注入He+,第一次离子注入的深度为780nm,注入的能量为225kev,注入的剂量为2×1016ions/cm2,然后进行第二次离子注入He+,第二次离子注入的深度为840nm,注入的能量为250kev,注入的剂量为2×1016ions/cm2,使铌酸锂晶圆从注入面开始依次分割成分离层、第一注入层、第二注入层和薄膜层,得到薄膜晶圆注入片。
3)将薄膜晶圆注入片的薄膜层与硅晶圆接触,采用直接键合法键合,得到键合体。
4)将键合体放入退火炉中,160℃下保温18小时,键合体在第一注入层的离子剂量最高点处形成第一分离气泡层,在第二注入层的离子剂量最高点处形成第二分离气泡层,所述第一气泡分离层与所述第二气泡分离层连成一片形成分离气泡层,在分离气泡层处剥离掉余质层,剩余薄膜层键合到衬底晶圆上得到复合薄膜。
5)将复合薄膜固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理直至600nm,然后进行RCA清洗,获得洁净表面。
实施例2
1)准备一片500μm硅晶圆和一片200μm铌酸锂晶圆,将硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上,进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面。
2)对步骤1处理后的铌酸锂晶圆进行第一次离子注入He+,第一次离子注入的深度为780nm,注入的能量为225kev,注入的剂量为2×1016ions/cm2,然后进行第二次离子注入He+,第二次离子注入的深度为840nm,注入的能量为250kev,注入的剂量为2×1016ions/cm2,使铌酸锂晶圆从注入面开始依次分割成分离层、第一注入层、第二注入层和薄膜层,得到薄膜晶圆注入片。
3)在清洗后的硅晶圆上用LPCVD法制作二氧化硅层,然后进行化学机械抛光至厚度为100nm,获得光滑表面,RCA清洗得到洁净表面。
4)将薄膜晶圆注入片的薄膜层与二氧化硅层接触,采用直接键合法键合,得到键合体。
5)将键合体放入退火炉中,160℃下保温18小时,键合体在第一注入层的离子剂量最高点处形成第一分离气泡层,在第二注入层的离子剂量最高点处形成第二分离气泡层,所述第一气泡分离层与所述第二气泡分离层连成一片形成分离气泡层,在分离气泡层处剥离掉余质层,剩余薄膜层键合到衬底晶圆上得到复合薄膜。
6)将复合薄膜固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理直至600nm,然后进行RCA清洗,获得洁净表面。
实施例3
1)一片500μm硅晶圆和一片250μm钽酸锂晶圆,将氮化硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面。
2)对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入氢离子,第一次离子注入的深度为800nm,注入的能量为239kev,注入的剂量为3×1016ions/cm2,然后进行第二次离子注入氢离子,第二次离子注入的深度为832nm,注入的能量为245kev,注入的剂量为3×1016ions/cm2,使钽酸锂晶圆从注入面开始依次分割成分离层、第一注入层、第二注入层和薄膜层,得到薄膜晶圆注入片。
3)在清洗后的氮化硅晶圆上用PECVD法制作多晶硅,厚度为1μm,即为捕获层。
4)在捕获层上用热氧化法制作二氧化硅层,然后进行化学机械抛光获得光滑表面,厚度为1μm,RCA清洗得到洁净表面。
5)将薄膜晶圆注入片与二氧化硅层接触,采用直接键合法键合,得到键合体。
6)将键合体放入退火炉中,在200℃下保温13小时,键合体在第一注入层的离子剂量最高点处形成第一分离气泡层,在第二注入层的离子剂量最高点处形成第二分离气泡层,所述第一气泡分离层与所述第二气泡分离层连成一片形成分离气泡层,在分离气泡层处剥离掉余质层,剩余薄膜层键合到衬底晶圆上得到复合薄膜。
7)将复合薄膜固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理直至600nm,然后进行RCA清洗,获得洁净表面。
实施例4
1)一片500μm碳化硅晶圆和一片500μm钽酸锂晶圆,将碳化硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面。
2)对步骤1处理后的钽酸锂晶圆采用剥离离子注入法注入氮离子,第一次离子注入的深度为650nm,注入的能量为180kev,注入的剂量为4×1016ions/cm2,然后进行第二次离子注入氮离子,第二次离子注入的深度为850nm,注入的能量为250kev,注入的剂量为4×1016ions/cm2,使铌酸锂晶圆从注入面开始依次分割成分离层、第一注入层、第二注入层和薄膜层,得到薄膜晶圆注入片。
3)在清洗后的碳化硅晶圆上用PVD(Physical Vapor Deposition,物理气相沉积)法制作厚度为10μm的非晶硅,作为捕获层。
4)在捕获层上用PVD法制作二氧化硅层,然后进行化学机械抛光获得光滑表面,厚度为10μm,RCA清洗得到洁净表面。
5)将薄膜晶圆注入片与二氧化硅层接触,采用直接键合法键合,得到键合体。
6)将键合体放入退火炉中,150℃下保温20小时,键合体在第一注入层的离子剂量最高点处形成第一分离气泡层,在第二注入层的离子剂量最高点处形成第二分离气泡层,所述第一气泡分离层与所述第二气泡分离层连成一片形成分离气泡层,在分离气泡层处剥离掉余质层,剩余薄膜层键合到衬底晶圆上得到复合薄膜。
7)将复合薄膜固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理直至800nm,然后进行RCA清洗,获得洁净表面。
实施例5
1)准备一片500μm氮化硅晶圆和一片250μm铌酸锂晶圆,将氮化硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面。
2)对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入氧离子,第一次离子注入的深度为440nm,注入的能量为100kev,注入的剂量为1×1016ions/cm2,然后进行第二次离子注入氧离子,第二次离子注入的深度为460nm,注入的能量为110kev,注入的剂量为1×1016ions/cm2,使铌酸锂晶圆从注入面开始依次分割成分离层、第一注入层、第二注入层和薄膜层,得到薄膜晶圆注入片。
3)在清洗后的氮化硅晶圆上利用湿法腐蚀损伤层,损伤层即为捕获层;厚度为2μm。
4)在捕获层上用热氧化法制作二氧化硅层,然后进行化学机械抛光获得光滑表面,厚度为1μm,RCA清洗得到洁净表面。
5)将薄膜晶圆注入片与二氧化硅层接触,采用直接键合法键合,得到键合体。
6)将键合体放入退火炉中,在180℃下保温14小时,键合体在第一注入层的离子剂量最高点处形成第一分离气泡层,在第二注入层的离子剂量最高点处形成第二分离气泡层,所述第一气泡分离层与所述第二气泡分离层连成一片形成分离气泡层,在分离气泡层处剥离掉余质层,剩余薄膜层键合到衬底晶圆上得到复合薄膜。
7)将复合薄膜固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理直至600nm,然后进行RCA清洗,获得洁净表面。
实施例6
1)准备一片500μm硅晶圆和一片400μm钽酸锂晶圆,将硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上,进行化学机械抛光处理获得光滑表面,然后对两种晶圆进行半导体RCA清洗,获得洁净表面。
2)对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入氩离子,第一次离子注入的深度为280nm,注入的能量为550kev,注入的剂量为2×1016ions/cm2,然后进行第二次离子注入氩离子,第二次离子注入的深度为300nm,注入的能量为60kev,注入的剂量为2×1016ions/cm2,使铌酸锂晶圆从注入面开始依次分割成分离层、第一注入层、第二注入层和薄膜层,得到薄膜晶圆注入片。
3)在清洗后的硅晶圆上用离子注入法注入氩离子,制作硅的损伤层,即为捕获层,厚度为1μm。
4)在捕获层上用PECVD法制作二氧化硅层,厚度为5μm,然后进行化学机械抛光获得光滑表面,RCA清洗得到洁净表面。
5)将薄膜晶圆注入片与二氧化硅层接触,采用直接键合法键合,得到键合体。
6)将键合体放入退火炉中,210℃下保温12小时,键合体在第一注入层的离子剂量最高点处形成第一分离气泡层,在第二注入层的离子剂量最高点处形成第二分离气泡层,所述第一气泡分离层与所述第二气泡分离层连成一片形成分离气泡层,在分离气泡层处剥离掉余质层,剩余薄膜层键合到衬底晶圆上得到复合薄膜。
7)将复合薄膜固定在抛光设备的多孔陶瓷吸盘上,对薄膜层进行化学机械抛光处理直至600nm,然后进行RCA清洗,获得洁净表面。
以上实施例仅是为了说明二次离子注入薄膜晶圆方法,并不表示对二次离子注入薄膜晶圆方法的限定。前述各实施例中各个步骤或参数,也可以其他方式组合,在此就不再一一说明。前述各个步骤或参数的结合所形成的技术方案,也在本申请的保护范围中。
本申请实施例提供一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件,其中所述方法包括:准备薄膜晶圆与非同质衬底晶圆;对所述薄膜晶圆执行两次离子注入处理,其中第一次离子注入的深度与第二次离子注入的深度差值为20nm-200nm,得到包含余质层、第一注入层、第二注入层和薄膜层四层结构的薄膜晶圆注入片;对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,得到键合体;对所述键合体执行热处理,在所述第一注入层形成第一气泡层,在所述第二注入层形成第二气泡层,所述第一气泡层和所述第二气泡层融合成分离气泡层;在所述分离气泡层处剥离掉所述余质层,使得所述余质层与所述薄膜层分离,得到复合薄膜。本申请通过利用降低分离温度和二次离子注入的方法,使薄膜晶圆和衬底晶圆不会产生较大的热膨胀系数的差异,进而不会导致薄膜层炸裂的问题,提高薄膜成品良率。
本申请技术方案通过降低分离温度和二次离子注入方法,使得薄膜晶圆和衬底晶圆更容易分离,即便是不同材质的衬底晶圆也可以轻松分离,并且残留小,现有技术在分离层处会产生分离后余质层的凸起残留物质,而本发明使凸起物的残留明显减少,更容易进行抛光打磨。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由所附的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种二次离子注入薄膜晶圆方法,其特征在于,所述方法包括:
准备薄膜晶圆与非同质衬底晶圆;
对所述薄膜晶圆执行两次离子注入处理,其中第一次离子注入的深度与第二次离子注入的深度差值为20nm-200nm,得到包含余质层、第一注入层、第二注入层和薄膜层四层结构的薄膜晶圆注入片;
对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,得到键合体;
对所述键合体执行热处理,在所述第一注入层形成第一气泡层,在所述第二注入层形成第二气泡层,所述第一气泡层和所述第二气泡层融合成分离气泡层;
在所述分离气泡层处剥离掉所述余质层,使得所述余质层与所述薄膜层分离,得到复合薄膜。
2.根据权利要求1所述的一种二次离子注入薄膜晶圆方法,其特征在于,所述热处理的温度范围在150℃-210℃。
3.根据权利要求1所述的一种二次离子注入薄膜晶圆方法,其特征在于,所述第一次离子注入和所述第二次离子注入的离子相同,注入的离子为氦离子、氢离子、氮离子、氧离子或氩离子。
4.根据权利要求1所述的一种二次离子注入薄膜晶圆方法,其特征在于,所述第一离子注入和所述第二次离子注入的离子注入剂量参数均为1x1016ions/cm2至4x1016ions/cm2
5.根据权利要求1所述的一种二次离子注入薄膜晶圆方法,其特征在于,对所述薄膜晶圆注入片与所述非同质衬底晶圆执行键合,包括:
在非同质衬底晶圆的一面制作氧化硅层,得到第一氧化硅层;
将所述薄膜晶圆注入片与所述第一氧化硅层执行键合,得到所述键合体。
6.根据权利要求5所述的一种二次离子注入薄膜晶圆方法,其特征在于,在所述非同质衬底晶圆的一面制作氧化硅层包括:
在非同质衬底晶圆的一面采用沉积法沉积多晶硅或非晶硅,或采用腐蚀法产生腐蚀损伤,或通过注入法产生注入损伤的方式,得到捕获层;
在所述捕获层上制作氧化硅层,得到所述第一氧化硅层。
7.根据权利要求5所述的一种二次离子注入薄膜晶圆方法,其特征在于,所述非同质衬底晶圆为硅晶圆、碳化硅晶圆或氮化硅晶圆。
8.根据权利要求1所述的一种二次离子注入薄膜晶圆方法,其特征在于,所述薄膜晶圆为铌酸锂薄膜晶圆或钽酸锂薄膜晶圆。
9.一种复合薄膜,其特征在于,所述复合薄膜通过权利要求1-9任一项所述的二次离子注入薄膜晶圆方法制备。
10.一种电子元器件,其特征在于,所述电子元器件包括权利要求9所述的复合薄膜。
CN202111452356.5A 2021-12-01 2021-12-01 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件 Pending CN114141630A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111452356.5A CN114141630A (zh) 2021-12-01 2021-12-01 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111452356.5A CN114141630A (zh) 2021-12-01 2021-12-01 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件

Publications (1)

Publication Number Publication Date
CN114141630A true CN114141630A (zh) 2022-03-04

Family

ID=80387093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111452356.5A Pending CN114141630A (zh) 2021-12-01 2021-12-01 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件

Country Status (1)

Country Link
CN (1) CN114141630A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114959701A (zh) * 2022-05-13 2022-08-30 济南晶正电子科技有限公司 一种复合薄膜、制备方法及电子元器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114959701A (zh) * 2022-05-13 2022-08-30 济南晶正电子科技有限公司 一种复合薄膜、制备方法及电子元器件

Similar Documents

Publication Publication Date Title
CN110137341B (zh) 单晶压电薄膜异质衬底的制备方法
CN110581212B (zh) 一种单晶单畴压电薄膜及其制备方法
CN110880920B (zh) 异质薄膜结构的制备方法
CN111128699B (zh) 一种复合单晶压电衬底薄膜及其制备方法
CN111755588A (zh) 一种复合单晶压电基板及其制备方法
CN110246757A (zh) 一种基于cmos电路衬底的单晶薄膜的制备方法
CN114420834A (zh) 一种基于倾斜键合的薄膜制备方法及其复合薄膜
CN111430533B (zh) 一种周期极化薄膜基板及其制备方法
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
CN114141630A (zh) 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件
CN114381808B (zh) 微波加热制备复合薄膜的方法、复合薄膜及电子元器件
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN113541626A (zh) 一种复合单晶压电基板及制备方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
KR101428614B1 (ko) 하이브리드 기판의 제조 방법
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN114214732B (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
US20230406696A1 (en) Membrane transfer method
CN114420833A (zh) 一种基于分阶段热处理的薄膜制备方法及其复合薄膜
CN112259678B (zh) 一种用于改善薄膜层炸裂的方法及薄膜材料
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
US20240030883A1 (en) Process for manufacturing a piezoelectric structure for a radiofrequency device and which can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
CN116669523A (zh) 一种热释电复合薄膜的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination