CN111430533B - 一种周期极化薄膜基板及其制备方法 - Google Patents
一种周期极化薄膜基板及其制备方法 Download PDFInfo
- Publication number
- CN111430533B CN111430533B CN202010258281.6A CN202010258281A CN111430533B CN 111430533 B CN111430533 B CN 111430533B CN 202010258281 A CN202010258281 A CN 202010258281A CN 111430533 B CN111430533 B CN 111430533B
- Authority
- CN
- China
- Prior art keywords
- single crystal
- layer
- piezoelectric
- sub
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本申请提供了一种周期极化薄膜基板及其制备方法,所述周期极化薄膜基板包括依次层压的衬底(1)、缓冲层(2)和压电单晶层(3),其中,压电单晶层(3)包括至少两层压电单晶子层(31),相邻压电单晶子层(31)的极化方向相反,通过键合而得,本申请提供的制备方法通过在缓冲层上直接键合多层压电单晶子层从而形成周期极化薄膜基板,该方法在常温下即可进行,工艺难度低,所制得的周期极化薄膜基板的极化周期及周期数量可灵活控制;有效避免由高压造成的击穿风险以及由表面镀电极而造成的表面质量的变差问题,通过设置缓冲层防止光泄露至衬底中,从而降低信号损耗,基于该基板制得的PPLN具有完全贯穿的垂直电畴壁。
Description
技术领域
本申请属于功能性半导体材料领域,特别涉及一种周期极化薄膜基板及其制备方法。
背景技术
基于准相位匹配技术的周期极化铌酸锂(Periodically Poled LN,PPLN)利用铌酸锂最大的非线性系数d33(25.2pm/V)已广泛应用于倍频/差频、光参量振荡等光参量过程和THz波产生等方面,此外,在光通信领域,尤其是波长变换、全光开关方面,也具有广阔的应用前景。
在铌酸锂中,相对于氧离子(负电),由于锂离子(正电)和铌离子(正电)的位置有偏移,形成由正电指向负电的一个特殊方向,这个方向沿铌酸锂晶体的Z轴,即,+Z轴方向或-Z轴方向。如果对铌酸锂施加电压,能够使锂离子相对氧离子移动,从而使这个特殊方向调转180°,形成反转(即,逆转),该反转可以永久保持,称为极化反转。在PPLN中,每隔几个微米就存在一个这样的反转结构,称为周期反转结构。
目前,激光诱导外加电场极化法是制备PPLN最常用的方法,该方法首先在单畴化(极化反转)铌酸锂晶体的+z面或者-z面上淀积或者溅射具有周期结构的金属电极,在铌酸锂晶体的另一面制作均匀电极,然后向铌酸锂晶体施加与晶体自发极化方向相反的外加电场,当外加电场超过晶体的矫顽场(21KV/mm)时,其自发极化方向便发生反转,然而,发生极化反转和未发生极化反转材料的边缘难以平齐,或者不呈直线,因此,制得PPLN的电畴壁通常不垂直。
此外,为实现较小的周期极化结构,需利用微电子工业的光刻技术,使用干涉测量反馈控制来使得电极周期结构位置误差限制在很小的范围内,但是,同成分铌酸锂具有较高的矫顽场,在施加高电场进行极化反转时,铌酸锂晶体存在被击穿的危险,击穿是指高压下电介质丧失其绝缘性的现象,一部分击穿现象是可以恢复的,另一部分则不可恢复。一旦铌酸锂晶体被击穿,不但极化进程立即停止,铌酸锂样品也很有可能破碎。
进一步地,由于铌酸锂晶体的矫顽场较高,而且,样品总厚度越大所需要施加的电压越大,而所施加的电压越大,样品被击穿的风险越高,因此,利用激光诱导外加电场极化法制备的PPLN通常对总厚度有严苛的限制,难以制备对于厚度有特殊需求的PPLN,尤其,对于周期厚度为纳米级别的铌酸锂,制备难度呈几何倍增加。
而且,如果在压电薄膜层中同时传输不同入射角的光(即,传输不同模式的光),则入射角小的光易于从折射率大的压电薄膜层折射进折射率小的衬底层,导致光传输的损耗增加。
发明内容
为解决前述问题中的至少一种,例如,现有技术方法制备PPLN难度大,所制得PPLN的电畴壁具有弯曲形变,难以接近垂直,周期长度难以达到纳米级别、PPLN的周期总长度受限以及PPLN在光传输过程中信号损耗大等问题,本申请提供一种周期极化薄膜基板及其制备方法,所述周期极化薄膜基板通过键合的方法层叠制备,其中每层单晶压电子层的厚度均低至纳米级别,可通过控制每层单晶压电子层的厚度以及单晶压电子层的层数来按需制备周期极化薄膜的周期长度以及周期数量,因此,基于本申请提供的周期极化薄膜基板可获得具有完全贯穿的垂直电畴壁,周期长度为纳米级别,周期总长度可根据需要而具体设定的周期极化薄膜。本申请中所用键合的方法在常温下即可完成,无需表面镀电极或者光刻等,从而提高PPLN成品率,并且,能够提高PPLN的表面质量。
本申请的目的在于提供一种周期极化薄膜基板,所述周期极化薄膜基板包括依次层压的衬底1、缓冲层2和压电单晶层3,其中,压电单晶层3包括至少两层切向相同的压电单晶子层31,相邻压电单晶子层31的极化方向相反,相邻两层压电单晶子层31通过键合而得。
在一种可实现的方式中,所述缓冲层2包括至少一个缓冲子层21,每层缓冲子层21的折射率均小于压电单晶层3的折射率。
在一种可实现的方式中,多个缓冲子层21相互层叠。
进一步地,相邻两层缓冲子层21的折射率不同。
可选地,制备所述缓冲层2的材料包括氧化硅和/或氮化硅。
在一种可实现的方式中,每层所述压电单晶子层31的厚度为10nm-2000nm。
可选地,每层所述压电单晶子层31的厚度相等。
在一种可实现的方式中,制备所述压电单晶层3的材料包括单晶铌酸锂、掺镁单晶铌酸锂和单晶钽酸锂。
在一种可实现的方式中,所述周期极化薄膜基板由包括以下步骤的方法制备:
步骤1,在衬底上制备缓冲层;
步骤2,在所述缓冲层上交替键合压电单晶子层,其中,相邻两层压电单晶子层的极化方向相反。
可选地,在键合每层压电单晶子层之前,检测每层压电单晶子层的极化方向,并在所述压电单晶子层的边缘做定位标记。
进一步地,在键合每层压电单晶子层之后,在键合下一层压电单晶子层之前,对当前层压电单晶子层的上表面进行抛光处理,使得该层压电单晶子层上表面的粗糙度小于预设粗糙度。
在一种可实现的方式中,步骤1中,在所述衬底上制备缓冲层的方式包括热氧化、键合和沉积。
可选地,步骤1具体包括:在所述衬底上依次沉积多层缓冲子层,每层缓冲子层的折射率均小于压电单晶层的折射率。
进一步地,相邻缓冲子层的折射率不同。
在一种可实现的方式中,步骤2具体包括:
步骤2-1,在缓冲层上键合第一压电单晶晶圆,修整第一压电单晶晶圆的厚度为目标厚度,形成第一压电单晶子层;
步骤2-2,在步骤2-1所得第一压电单晶子层的上表面继续键合第二压电单晶晶圆,修整第二压电单晶晶圆的厚度为目标厚度,形成第二压电单晶子层;
步骤2-3,按照步骤2-2的方法,在所述第二压电单晶子层的上表面继续键合压电单晶子层,至第i压电单晶子层,其中,第一压电单晶子层至第i压电单晶子层的总厚度为目标总厚度。
在一种可实现的方式中,在步骤2之后还可以包括:
步骤3,将步骤2制得的产品沿层叠的高度方向切割。
可选地,步骤3切割所得薄膜的厚度为预设厚度。
本申请的目的还在于提供一种制备如前所述周期极化薄膜基板的方法,所述方法包括:
步骤1’,在衬底上制备缓冲层;
步骤2’,在所述缓冲层上键合多层压电单晶子层,其中,相邻两层压电单晶子层的极化方向相反。
可选地,在键合每层压电单晶子层之前,检测每层压电单晶子层的极化方向,并在所述压电单晶子层的边缘做定位标记。
在一种可实现的方式中,步骤1中,在所述衬底上制备缓冲层的方式包括热氧化、键合和沉积。
可选地,步骤1具体包括:在所述衬底上依次沉积多层缓冲子层,每层缓冲子层的折射率均小于压电单晶层的折射率。
进一步地,相邻缓冲子层的折射率不同。
在一种可实现的方式中,步骤2’具体包括:
步骤2’-1,在缓冲层上键合第一压电单晶晶圆,修整第一压电单晶晶圆的厚度为目标厚度,形成第一压电单晶子层;
步骤2’-2,在步骤2’-1所得第一压电单晶子层的上表面继续键合第二压电单晶晶圆,修整第二压电单晶晶圆的厚度为目标厚度,形成第二压电单晶子层;
步骤2’-3,按照步骤2’-2的方法,在所述第二压电单晶子层的上表面继续键合压电单晶子层,至第i压电单晶子层,其中,i=1,2,3,……,n,n表示所述周期极化薄膜基板中压电单晶子层的数量,第一压电单晶子层至第i压电单晶子层的总厚度为目标总厚度。
在一种可实现的方式中,所述单晶压电层中各单晶压电子层的+X面的朝方相同。
在一种可实现的方式中,在步骤2’之后还可以包括:
步骤3’,将步骤2制得的产品沿层叠的高度方向切割。
可选地,步骤3’切割所得薄膜的厚度为预设厚度。
与现有技术相比,本申请提供的周期极化薄膜基板中,每层压电单晶子层的厚度为纳米尺度,每层压电单晶子层的厚度相等,基于该基板制得的PPLN具有采用现有技术方法难以获得的完全贯穿的垂直电畴壁,并且具有优异的PPLN表面质量,PPLN的厚度灵活可控,周期总长度可大大提高,可以达到任意目标厚度、目标周期长度和目标周期总长度,即,使用本申请提供方法制备的PPLN的周期总长度将不再受限,进一步地,可使基于PPLN制备的体器件的通光孔径有效增大,并且,所述周期极化薄膜基板具有缓冲层,所述缓冲层能够防止光泄露至衬底中,从而降低信号损耗。
本申请提供的制备方法在缓冲层上直接键合压电单晶晶圆来制备多层压电单晶子层从而形成周期极化薄膜基板,各层压电单晶子层界面平整,并且平行,从而能够获得具有完全垂直电畴壁的PPLN,并且,本申请提供的方法在常温下即可进行,工艺难度低,所制得的周期极化薄膜基板的极化周期及周期数量可灵活控制;本申请提供的制备过程不涉及电压等处理工艺,从而有效避免由高压造成的击穿风险,并且,在制备过程中不受表面电极以及矫顽电场的影响;进一步地,本申请提供的方法也不涉及表面镀电极光刻的工艺步骤,因此,还可以避免由表面镀电极而造成的表面质量的变差问题。
附图说明
图1示出本申请提供的一种周期极化薄膜基板剖面结构示意图;
图2示出本申请另一周期极化薄膜基板实例的剖面示意图。
附图标记说明
1-衬底,2-缓冲层,21-缓冲子层,3-压电单晶层,31-压电单晶子层。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
下面通过具体的实施例对本申请提供的周期极化薄膜基板及其制备方法进行详细阐述。
图1示出本申请提供的一种周期极化薄膜基板剖面结构示意图,如图1所示,所述周期极化薄膜基板包括依次层压的衬底1、缓冲层2和压电单晶层3。
在本实例中,所述衬底可以为单晶硅、石英、蓝宝石或者铌酸锂等,或者其它可用作制备PPLN的衬底材料。目前,衬底材料的尺寸一般包括3英寸、4英寸、6英寸和8英寸。
在本实例中,所制备PPLN的周期厚度小,所得PPLN薄膜基板的总厚度也小,为纳米级别,因此,可以采用衬底支撑。
在本实例中,用于制备所述压电单晶层1的材料为可单轴极化的压电材料,所述可单轴极化的压电材料包括单晶铌酸锂、掺镁单晶铌酸锂或者单晶钽酸锂。
如图1所示,压电单晶层3包括至少两层压电单晶子层,可以理解的是,图1仅示意性地示出包括多层压电单晶子层的周期极化薄膜基板的剖面结构,所述周期极化薄膜基板中压电单晶子层的数量不受此限制。
进一步地,相邻压电单晶子层31的极化方向相反,在本实例中,相邻两压电单晶子层31的极化方向可以为+Z方向与-Z方向,也可以为+X方向与-X方向,或者,+Y方向与-Y方向,基于目前所用压电单晶材料在+Z与-Z方向上的压电性能更突出,因此,本实例以相邻两压电单晶子层31的极化方向可以为+Z方向与-Z方向,切向为X切或者Y切为例说明本申请的方案,即,在本实例中,相邻两层压电单晶子层31按照极化方向为+Z方向与-Z方向交替层叠,具体地,相邻两层压电单晶层的+Z方向的夹角为180°。
可以理解的是,对于不同压电单晶材料,相邻两层压电单晶子层的极化方向可以具体设定。
在本实例中,所述压电单晶子层31的切面方向相同,即,例如,第一压电单晶层的+X方向向上,则其余压电单晶层的+X方向也向上,以保证所制得周期极化薄膜基板具有优良且稳定的性能。
在本实例中,所述周期极化薄膜基板中压电单晶子层的数量为n层,其中,n可以根据下游用户的需求而具体设定,可以理解的是,n为自然数。
如图1所示,可将制作好的周期极化薄膜基板沿剖面方向切割,即,沿所述压电单晶子层层叠高度方向切割,获得片状的周期极化薄膜,每片周期极化薄膜均包括依次叠加在一起的压电单晶子层,下游器件厂商可以根据所需要的尺寸和形状,对所述周期极化薄膜进行再次切割。
在本实例中,相邻两层压电单晶子层31通过键合而得,所述键合的方式可以为常温键合,所述常温键合包括直接键合或者等离子体键合,例如,分别对相邻两层压电单晶子层的键合面进行活化处理,再将两层压电单晶子层的活化面压合,完成相邻两层压电单晶子层的键合。
本申请通过层叠键合的方式在衬底上制备多层压电单晶子层,突破压电单晶材料的尺寸对PPLN尺寸的限制,并且,摆脱高压电场的制约,各压电单晶子层之间的界面清晰且规则,基于该周期极化薄膜基板制得的周期极化薄膜具有垂直的电畴壁。
可选地,所述每层所述压电单晶子层31的厚度为10nm~2000nm,可选地,每层所述压电单晶子层31的厚度相等,从而以所述周期极化薄膜学基板为基础制备的PPLN中各层呈均匀周期分布,以便于PPLN的使用。
在本实例中,压电单晶子层的周期数量大于等于1,在本申请中,一组相邻两层压电单晶子层称为一个周期。
在本实例中,所述压电单晶层的尺寸可以根据下游客户的需求而具体选择,例如,可以为3英寸、4英寸、6英寸或者8英寸,所述衬底的尺寸与所述压电单晶层的尺寸适配。
在本实例中,所述缓冲层2包括至少一个缓冲子层21,例如,如图1所示,所述周期极化薄膜基板的缓冲层只包括一个缓冲子层,再如,图2示出本申请另一周期极化薄膜基板实例的剖面示意图,如图2所示,所述缓冲层2包括多个层叠的缓冲子层21。
在本实例中,每层缓冲子层21的折射率均小于压电单晶层3的折射率,使得由压电单晶层泄露的光能够被缓冲层反射至压电单晶层中,从而减少光信号的损耗,其中,相邻两层缓冲子层21的折射率可以相同,也可以不同。
在一种可实现的方式中,各缓冲子层21的折射率可按照预设规律周期分布,例如,相邻多个缓冲子层形成一个缓冲子层组,如图2所示,两层缓冲子层形成一个缓冲子层组,每个缓冲子层组中上层缓冲子层的折射率大于下层缓冲子层的折射率;再如,三层缓冲子层形成一个缓冲子层组,每个缓冲子层组中上层缓冲子层的折射率大于中层缓冲子层的折射率,中层缓冲子层的折射率大于下层缓冲子层的折射率,在本申请中,靠近衬底1的一侧称为“下”,而靠近压电单晶层3称为“上”。
在另一种可实现的方式中,沿自上而下的方向,各缓冲子层21的折射率逐层减小,使得由压电单晶层泄露至缓冲子层中的光能够在被下层缓冲子层反射至上层缓冲子层,直至压电单晶层中,从而减少光信号的损耗。
在另一种可实现的方式中,各缓冲子层的折射率随机分布。
在本实例中,制备所述缓冲层2的材料可以包括氧化硅和/或氮化硅。
在一种可实现的方式中,所述周期极化薄膜基板由包括以下步骤1和步骤2的方法制备:
步骤1,在衬底上制备缓冲层。
在本实例中,可以在所述衬底上依次制备多层缓冲子层从而形成缓冲层,其中,每层缓冲子层的折射率均小于压电单晶层的折射率。
在本步骤中,制备缓冲层的方式包括热氧化、键合和沉积。
在一种实现方式中,以单晶硅衬底为例,热氧化的方式具体包括:在单晶硅衬底的工艺面采用热氧化法制备一层二氧化硅层,所述二氧化硅层的厚度可以为2μm。
在另一种实现方式中,仍以单晶硅衬底为例,沉积的方式具体包括:在所述单晶硅衬底上交替沉积二氧化硅层以及氮化硅层,二氧化硅层与氮化硅层的厚度相等。
可以理解的是,在另一种实现方式中,沉积的方式还可以包括在所述单晶硅衬底上只沉积一层氮化硅层,或者沉积多层缓冲子层,所述缓冲子层的结构如前缓冲层所述,在此不再赘述。
在另一种实现方式中,所述键合可以为现有技术中任意一种键合压电单晶材料的方式。
步骤2,在所述缓冲层上交替键合压电单晶子层,其中,相邻两层压电单晶子层的极化方向相反。
具体地,本步骤可以包括:
步骤2-1,在缓冲层上键合第一压电单晶晶圆,修整第一压电单晶晶圆的厚度为目标厚度,形成第一压电单晶子层。
在本实例中,所用术语“第一”、“第二”等序数词仅用于区别具有相同概念的不同元件,以便表述,而并不表示各特征的重要性,为便于表述,结合图1,可以将最底层的压电单晶层称为第一压电单晶晶圆,依次向上地,分别称为第二压电单晶晶圆,直到第n压电单晶晶圆。
在本实例中,可以采用现有技术中常温键合工艺在衬底上键合所述第一压电单晶晶圆,例如,可以分别对衬底的键合面以及第一压电单晶晶圆的键合面进行活化处理,再将两个键合面进行压合,从而完成第一压电单晶晶圆在所述衬底上的键合。
在本实例中,在衬底上键合第一压电单晶晶圆完成后,可以对所述第一压电单晶晶圆的厚度进行修整,修整至目标厚度,所述目标厚度可以根据下游客户的需求而具体设定,例如,目标厚度可以为10nm至2000nm。
在本实例中,所述键合可以为常温键合,所述常温键合可以为高真空键合或者等离子体键合。
在一种实施方式中,所述键合可以具体包括:
首先自-X面向第一压电单晶晶圆中注入离子,其中,所注入的离子包括H+、He+等,离子的注入能量为50KeV~1000KeV,例如,200KeV;离子注入的剂量为(1×1016~1×1017)ions/cm2,例如,4×1016ions/cm2。使所述第一晶圆形成薄膜层、分离层和余料层三层结构。本申请人发现,按照上述注入能量进行离子注入,能够根据需要获得不同厚度的薄膜层,进而有效控制极化周期厚度,另一方面,按照上述注入剂量进行离子注入,能够增加薄膜被完整分离的机率。
其次,将离子注入后的第一压电单晶晶圆-X面的薄膜层与缓冲层进行键合,形成键合体,再将键合体放入加热设备内在高温下进行保温,直至余料层从键合体上分离下来,在所述单晶硅衬底上形成+X面朝上的铌酸锂单晶薄膜,其中,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为100℃~600℃,保温时间1分钟~48小时。
在本实例中,修整第一压电单晶晶圆厚度的方法包括离子注入法,其中,所注入的离子包括H+、He+等,离子注入的能量为50KeV~1000KeV,例如,200KeV;离子注入的剂量为(1×1016-1×1017)ions/cm2,例如,4×1016ions/cm2。
步骤2-2,在步骤2-1所得第一压电单晶子层的上表面继续键合第二压电单晶晶圆,修整第二压电单晶晶圆的厚度为目标厚度,形成第二压电单晶子层。
在本实例中,由于目前行业内对压电单晶基片均设置有大切边以方便定位,基于现有技术中的压电材料,通常使大切边与+Z方向垂直,即压电单晶基片上垂直于大切边且指向大切边的方向为+Z方向。,基于此,在本实例中,在层叠各层压电单晶子层的过程中,可以通过压电单晶基片上的大切边来确定+Z/-Z方向。
进一步地,为使相邻两层压电单晶子层的+Z方向相反,可以使相邻两层压电单晶子层的大切边分居压电单晶子层中心的两侧,并且,大切边相互平行。具体操作中,可以将相邻两层压电单晶子层的Z轴,即,大切边调转180℃,从而使相邻两层压电单晶子层的+Z方向相反。
可以理解的是,在本申请另一实例中,还可以采用其它方式来使相邻两层压电单晶子层的极化方向相反,例如,可以采用现有检测手段来检测压电单晶子层的+Z/-Z方向,并在相应位置做位置标记,再根据所述位置标记进行操作,使得相邻压电单晶子层的极化方向相反。
本申请人发现,相对两切向的压电单晶层所表现的压电性质具有差异,因此,本申请选择相邻两层压电单晶子层的切向方向相同,并且相邻两层压电单晶子层的+Z方向的夹角为180°。例如,第一压电单晶子层的+X方向向上,则其余压电单晶子层的+X方向也向上,以保证所制得周期极化薄膜基板具有优良且稳定的性能。
在本实例中,在修整第一压电单晶子层的厚度之后,在键合第二压电单晶子层之前,可以对第一层压电单晶子层的上表面进行抛光处理,使得厚度修整后的第一层压电单晶子层上表面的粗糙度小于或者等于预设粗糙度,以便第一压电单晶子层与第二压电单晶子层的键合。
在本实例中,对第一压电单晶子层表面进行抛光处理的方法可以采用现有技术中任意一种对压电单晶材料表面进行抛光的方法。
在本步骤中,所述键合包括高真空键合或者等离子体键合。
在一种实现方式中,所述直接键合为与步骤2-1相似地,分别对所述第一压电单晶子层与第二压电单晶晶圆的键合面进行活化处理,再将两个键合面进行压合,从而完成第二压电单晶晶圆在所述第一压电单晶子层上的键合。
在键合完成后,修整第二压电单晶晶圆的厚度为目标厚度,修整第二压电单晶晶圆厚度的方法包括离子注入法,其中,所注入的离子包括H+、He+等,离子注入的能量为50KeV~1000KeV,例如,200KeV;离子注入的剂量为(1×1016~1×1017)ions/cm2,例如,4×1016ions/cm2,优选地,修整第二压电单晶晶圆厚度所用参数与修整第一压电单晶晶圆厚度所用参数相同。
在另一种实现方式中,所述膜转移键合为首先将第二压电单晶晶圆键合于另一衬底上,再修整第二压电单晶晶圆的厚度为目标厚度形成第二压电单晶膜,再将第二压电单晶膜键合至第一压电单晶子层上,再除去任意一个衬底。
其中,修整第二压电单晶晶圆厚度的方式也可以为离子注入法,其中,所注入的离子包括H+、He+等,离子注入的能量为50KeV~1000KeV,例如,200KeV;离子注入的剂量为(1×1016~1×1017)ions/cm2,例如,4×1016ions/cm2,优选地,修整第二压电单晶晶圆厚度所用参数与修整第一压电单晶晶圆厚度所用参数相同;将第二压电单晶膜键合至第一压电单晶子层上可以采用常温键合,包括直接键合和等离子体键合,例如,分别对第一压电单晶子层与第二压电单晶膜的键合面进行活化,再将两者进行压合。
在本实例中,去除第二压电单晶膜侧衬底的方法可以采用现有技术中任意一种去除衬底的方法,例如,化学溶解法等。
步骤2-3,按照步骤2-2的方法,在所述第二压电单晶子层的上表面继续键合压电单晶子层,至第i压电单晶子层,其中,i=1,2,3,……,n,n表示所述周期极化薄膜基板中压电单晶子层的数量,第一压电单晶子层至第i压电单晶子层的总厚度为目标总厚度。
可选地,所有所述压电单晶子层31的厚度相等,从而以所述周期极化薄膜基板为基础制备的PPLN中各层呈均匀周期分布,以便于PPLN的使用。
在本实例中,所述周期极化薄膜基板的总厚度可大于300μm,并且,PPLN的周期数量无特别限制,从而突破传统制备方案中压电单晶晶圆尺寸对PPLN尺寸以及周期数量的限制,从根本上解决对大尺寸以及多周期PPLN的需求。
此外,本申请提供的PPLN具有接近完全垂直的电畴壁,基于该PPLN制造的器件能够有效控制光传输过程中信号损耗。
本实例提供的方法避免使用高压电场,从而消除压电单晶层被高压电场击穿的风险,也消除采用电场极化法制备PPLN对PPLN厚度以及周期总长度的限制。
在本实例中,所述叠加键合的方式可以为常温键合方法,例如,直接键合或者等离子体键合等,进一步地,可以与步骤2-2所用键合方式相同。
可选地,所述单晶压电层中各单晶压电子层的切向相同,从而保证所制得周期极化薄膜基板具有优良且稳定的性能。
可选地,在键合每层压电单晶子层之前,检测每层压电单晶子层的极化方向,并在所述压电单晶子层的边缘做定位标记。
进一步地,在键合每层压电单晶子层之后,在键合下一层压电单晶子层之前,对当前层压电单晶子层的上表面进行抛光处理,使得该层压电单晶子层上表面的粗糙度小于预设粗糙度。
在一种可实现的方式中,在步骤2之后还可以包括:
步骤3,将步骤2制得的产品沿层叠的高度方向切割,其中,切割所得薄膜的厚度为预设厚度。
本申请人发现,利用通过层叠方式叠加键合所得周期极化薄膜基板而获得的PPLN具有完全贯穿的垂直电畴壁,并且,该周期极化薄膜基板具有缓冲层,能够有效阻止光信号泄露至衬底中,从而减少损耗。
本申请的目的还在于提供一种制备如前所述周期极化薄膜基板的方法,所述方法包括:
步骤1’,在衬底上制备缓冲层;
步骤2’,在所述缓冲层上键合多层压电单晶子层,其中,相邻两层压电单晶子层的极化方向相反。
在本实例中,在所述缓冲层上键合多层压电单晶子层之后还可以包括:
步骤3’,将制得的产品沿层叠的高度方向切割。
可选地,切割所得薄膜的厚度为预设厚度,从而获得周期极化薄膜。
本申请所提供的方法与所述周期极化薄膜基板中所公开的方法相同,步骤1’至步骤3’的具体实现方式可分别参照步骤1至步骤3,在此不再赘述。
实施例
实施例1
(1)准备尺寸为4英寸,厚度为0.5mm并且具有光滑面的单晶硅衬底晶圆,其中硅晶圆光滑面的粗糙度小于0.5nm,将硅衬底清洗后,利用CVD法在所述硅晶圆的光滑面上交替沉积2层氧化硅层和2层氮化硅层,每层氧化硅层以及氮化硅层的厚度均为200nm,所述氧化硅层与氮化硅层共同构成缓冲层;
(2)准备尺寸为4英寸的X切铌酸锂晶圆(为便于描述,以下简称“第一晶圆”,其大切边方向为+Z轴方向,背离大切边方向为-Z轴方向),采用离子注入的方法,自-X面将氦离子(He+)注入第一晶圆中,He+的注入能量为200KeV,剂量为4×1016ions/cm2,使所述第一晶圆形成薄膜层、分离层和余料层三层结构;
(3)采用等离子体键合的方法将离子注入后的第一晶圆-X面的薄膜层与缓冲层进行键合,形成键合体,再将键合体放入加热设备内在高温下进行保温,直至余料层从键合体上分离下来,在所述单晶硅衬底上形成+X面朝上的铌酸锂单晶薄膜,其中,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为400℃,保温时间3h。
(4)对单晶硅衬底上的铌酸锂单晶薄膜进行抛光减薄至400nm,得到具有纳米级厚度+X面朝上的铌酸锂单晶薄膜(为便于描述,以下简称“第一薄膜层”)。
(5)另准备一尺寸为4英寸的X切铌酸锂晶圆(为便于描述,以下简称“第二晶圆”),与步骤(2)相同地,采用离子注入的方法使第二晶圆形成薄膜层、分离层和余料层三层结构;
(6)与步骤(3)相似地,采用等离子体键合的方法将离子注入后的第二晶圆-X面的薄膜层与第一薄膜层进行键合,键合时,相对于第一晶圆,将第二晶圆的大切边调转180℃,即第一晶圆的+Z轴与第二晶圆的-Z轴重合,再将键合体放入加热设备内在高温下进行保温,直至第二晶圆中余料层从键合体上分离下来,在所述衬底上形成+X面朝上的双层铌酸锂单晶薄膜,其中,新形成的薄膜层简称为“第二薄膜层”,并且,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为400℃,保温时间3h;
(7)与步骤(4)相同地,对第二薄膜层进行抛光减薄至400nm,得到具有纳米级厚度+X面朝上、+Z与-Z轴重合(一个周期)的双层铌酸锂单晶薄膜基板。
基于该基板制得的PPLN具有完全贯穿的垂直电畴壁,并且具有优异的PPLN表面质量,PPLN的单个周期长度为400nm,相比于采用激光诱导外加电场极化法制备PPLN(其电畴壁的平滑度一般大于2nm),本实施例所制备PPLN周期之间电筹壁平滑度<0.2nm,即,电畴壁平滑度提高了10余倍,能够有效控制光传输过程中信号损耗。并且,所用键合的方法在常温下即可完成,无需表面镀电极或者光刻等,从而提高PPLN成品率。
实施例2
(1)准备尺寸为4英寸,厚度为0.5mm并且具有光滑面的单晶硅衬底晶圆,将硅衬底清洗后,采用热氧化法在单晶硅衬底晶圆工艺面备厚度为2μm的二氧化硅层,其中二氧化硅表面粗糙度小于0.5nm;
(2)准备尺寸为4英寸的X切铌酸锂晶圆(为便于描述,以下简称“第一晶圆”,其大切边方向为+Z轴方向,背离大切边方向为-Z轴方向),采用离子注入的方法,自-X面将氦离子(He+)注入第一晶圆中,He+的注入能量为20KeV,剂量为1×1017ions/cm2,使所述第一晶圆形成薄膜层、分离层和余料层三层结构;
(3)采用等离子体键合的方法将离子注入后的第一晶圆-X面的薄膜层与缓冲层进行键合,形成键合体,再将键合体放入加热设备内在高温下进行保温,直至余料层从键合体上分离下来,在所述单晶硅衬底上形成+X面朝上的铌酸锂单晶薄膜,其中,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为600℃,保温时间30min;
(4)对单晶硅衬底上的铌酸锂单晶薄膜进行抛光减薄至40nm,得到具有纳米级厚度+X面朝上的铌酸锂单晶薄膜(为便于描述,以下简称“第一薄膜层”)。
(5)另准备一尺寸为4英寸的X切铌酸锂晶圆(为便于描述,以下简称“第二晶圆”),与步骤(2)相同地,采用离子注入的方法使第二晶圆形成薄膜层、分离层和余料层三层结构;
(6)与步骤(3)相似地,采用等离子体键合的方法将离子注入后的第二晶圆-X面的薄膜层与第一薄膜层进行键合,键合时,相对于第一晶圆,将第二晶圆的大切边调转180℃,即第一晶圆的+Z轴与第二晶圆的-Z轴重合,再将键合体放入加热设备内在高温下进行保温,直至第二晶圆中余料层从键合体上分离下来,在所述衬底上形成+X面朝上的双层铌酸锂单晶薄膜,其中,新形成的薄膜层简称为“第二薄膜层”,并且,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为600℃,保温时间30min;
(7)与步骤(4)相同地,对第二薄膜层进行抛光减薄至40nm,得到具有纳米级厚度+X面朝上、+Z与-Z轴重合(一个周期)的双层铌酸锂单晶薄膜。
重复工艺(4)-(7)5次,可以制备5个周期的周期极化+X面朝上的复合铌酸锂单晶薄膜基板。
基于该基板制得的PPLN具有完全贯穿的垂直电畴壁,并且具有优异的PPLN表面质量,PPLN的单个周期长度为40nm,相比于采用激光诱导外加电场极化法制备PPLN(其电畴壁的平滑度一般大于2nm),本实施例所制备PPLN,周期之间电筹壁平滑度<0.2nm,即,电畴壁平滑度提高了10余倍,能够有效控制光传输过程中信号损耗。所用键合的方法在常温下即可完成,无需表面镀电极或者光刻等,从而提高PPLN成品率。
实施例3
(1)准备尺寸为4英寸,厚度为0.5mm并且具有光滑面的第一单晶硅衬底晶圆(为便于描述,以下简称“第一衬底”),将第一衬底清洗后,采用热氧化法在第一衬底的工艺面制备厚度为2μm的二氧化硅层,其中二氧化硅表面粗糙度小于0.5nm;
(2)准备尺寸为4英寸的X切铌酸锂晶圆(为便于描述,以下简称“第一晶圆”,大切边方向为+Z轴方向,背离大切边方向为-Z轴方向),采用离子注入的方法,自-X面将氦离子(He+)注入第一晶圆中,He+的注入能量为1000KeV,剂量为1×1016ions/cm2,使所述第一晶圆形成薄膜层、分离层和余料层三层结构;
(3)采用等离子体键合的方法将离子注入后的第一晶圆-X面的薄膜层与第一衬底的二氧化硅层进行键合,形成第一键合体,再将第一键合体放入加热设备内在高温下进行保温,直至余料层从第一键合体上分离下来在第一衬底上形成+X面朝上的铌酸锂单晶薄膜,其中,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为100℃,保温时间48h。
(4)对步骤(3)得到的铌酸锂单晶薄膜进行抛光减薄至2000nm,得到具有纳米级厚度+X面朝上的第一铌酸锂单晶薄膜(为便于描述,以下简称“第一薄膜”)。
(5)另准备尺寸为4英寸,厚度为0.5mm并且具有光滑面的第二单晶硅衬底晶圆(为便于描述,以下简称“第二衬底”),将第二衬底清洗后,采用热氧化法在第二衬底晶圆工艺面备厚度为2μm的二氧化硅层,其中二氧化硅表面粗糙度小于0.5nm。
(6)另准备尺寸为4英寸的X切铌酸锂晶圆(为便于描述,以下简称“第二晶圆”),采用离子注入的方法,自+X面将氦离子(He+)注入第二晶圆中,氦离子的注入能量为1000KeV,剂量为1×1016ions/cm2,使所述第二晶圆形成具有薄膜层、分离层和余料层三层结构;
(7)采用等离子体键合的方法将离子注入后的第二晶圆+X面的薄膜层与第二衬底的二氧化硅层进行键合,形成第二键合体;再将第二键合体放入加热设备内在高温下进行保温,直至余料层从第二键合体上分离下来形成-X面朝上的铌酸锂单晶薄膜,其中,保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行,保温温度为100℃,保温时间48h;
(8)对步骤(7)得到的铌酸锂单晶薄膜进行抛光减薄至2000nm,得到具有纳米级厚度-X面朝上的第二铌酸锂单晶薄膜(为便于描述,以下简称“第二薄膜”)。
(9)对(4)制备的第一薄膜和(8)制备的第二薄膜进行清洗键合,其中键合时两个薄膜的大切边调转180℃,即第一薄膜的+Z轴与第二薄膜的-Z轴重合,得双层铌酸锂薄膜键合体;
(10)采用TMAH溶液去除第二薄膜一则的Si衬底,得双层铌酸锂薄膜;
重复工艺(1)-(10)8次,可以制备多周期极化薄膜基板。
基于该基板制得的PPLN具有完全贯穿的垂直电畴壁,并且具有优异的PPLN表面质量,PPLN的单个周期长度为2000nm,相比于采用激光诱导外加电场极化法制备PPLN(其电畴壁的平滑度一般大于2nm),本实施例所制备PPLN,周期之间电畴壁平滑度<0.2nm,即,电畴壁平滑度提高了10余倍,能够有效控制光传输过程中信号损耗。所用键合的方法在常温下即可完成,无需表面镀电极或者光刻等,从而提高PPLN成品率。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (3)
1.一种周期极化薄膜基板,其特征在于,所述周期极化薄膜基板包括依次层压的衬底(1)、缓冲层(2)和压电单晶层(3),其中,压电单晶层(3)包括至少两层切向相同的压电单晶子层(31),相邻压电单晶子层(31)的极化方向相反,相邻两层压电单晶子层(31)通过键合而得;
其中,所述缓冲层(2)包括至少一个缓冲子层(21),每层缓冲子层(21)的折射率均小于压电单晶层(3)的折射率,多个缓冲子层(21)相互层叠,相邻两层缓冲子层(21)的折射率不同,
所述周期极化薄膜基板由包括以下步骤的方法制备:
步骤1,在衬底上制备缓冲层;
步骤2,在所述缓冲层上交替键合压电单晶子层,其中,相邻两层压电单晶子层的极化方向相反,其中,步骤2具体包括:
步骤2-1,在缓冲层上键合第一压电单晶晶圆,修整第一压电单晶晶圆的厚度为目标厚度,形成第一压电单晶子层;
步骤2-2,在步骤2-1所得第一压电单晶子层的上表面继续键合第二压电单晶晶圆,修整第二压电单晶晶圆的厚度为目标厚度,形成第二压电单晶子层;
步骤2-3,按照步骤2-2的方法,在所述第二压电单晶子层的上表面继续键合压电单晶子层,至第i压电单晶子层,其中,i=1,2,3,……,n,n表示所述周期极化薄膜基板中压电单晶子层的数量,第一压电单晶子层至第i压电单晶子层的总厚度为目标总厚度;
每层所述压电单晶子层(31)的厚度为10-2000nm。
2.根据权利要求1所述的周期极化薄膜基板,其特征在于,制备所述压电单晶层(3)的材料包括单晶铌酸锂、掺镁单晶铌酸锂和单晶钽酸锂。
3.一种制备如权利要求1或2所述周期极化薄膜基板的方法,其特征在于,所述方法包括:
步骤1’,在衬底上制备缓冲层;
步骤2’,在所述缓冲层上键合多层压电单晶子层,其中,相邻两层压电单晶子层的极化方向相反。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010258281.6A CN111430533B (zh) | 2020-04-03 | 2020-04-03 | 一种周期极化薄膜基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010258281.6A CN111430533B (zh) | 2020-04-03 | 2020-04-03 | 一种周期极化薄膜基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111430533A CN111430533A (zh) | 2020-07-17 |
CN111430533B true CN111430533B (zh) | 2022-03-08 |
Family
ID=71556300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010258281.6A Active CN111430533B (zh) | 2020-04-03 | 2020-04-03 | 一种周期极化薄膜基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111430533B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111816756A (zh) * | 2020-07-14 | 2020-10-23 | 济南晶正电子科技有限公司 | 一种复合压电衬底及其制备方法 |
CN112259675B (zh) * | 2020-10-19 | 2022-10-28 | 济南晶正电子科技有限公司 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
CN112350682B (zh) * | 2020-11-12 | 2024-03-26 | 厦门市三安集成电路有限公司 | 一种声表面滤波器的键合方法及其键合结构 |
CN112582534B (zh) * | 2020-12-10 | 2021-12-17 | 南开大学 | 铌酸锂半导体结构及其制备方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1433006A (zh) * | 2002-01-09 | 2003-07-30 | 松下电器产业株式会社 | 光波导路装置及其制造方法和有关相干光源及光学装置 |
CN103135261A (zh) * | 2013-03-27 | 2013-06-05 | 上海交通大学 | 一种电光隔离器及其制作方法 |
CN104078407A (zh) * | 2013-03-29 | 2014-10-01 | 济南晶正电子科技有限公司 | 薄膜和制造薄膜的方法 |
WO2016040049A1 (en) * | 2014-09-08 | 2016-03-17 | Bae Systems Information And Electronic Systems Integration Inc. | Optical phased array using stacked parallel plate wave guides and method of fabricating arrays of stacked parallel plate waveguides |
CN107615449A (zh) * | 2015-06-02 | 2018-01-19 | 信越化学工业株式会社 | 具备氧化物单晶薄膜的复合晶片的制造方法 |
CN208298788U (zh) * | 2018-06-21 | 2018-12-28 | 济南晶正电子科技有限公司 | 复合单晶薄膜 |
CN110618488A (zh) * | 2019-09-20 | 2019-12-27 | 济南晶正电子科技有限公司 | 一种带氮化硅层的单晶薄膜及其制备方法 |
CN110828298A (zh) * | 2019-11-14 | 2020-02-21 | 济南晶正电子科技有限公司 | 单晶薄膜复合基板及其制造方法 |
CN110828653A (zh) * | 2019-10-24 | 2020-02-21 | 济南晶正电子科技有限公司 | 压电复合薄膜及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3223069B1 (en) * | 2016-03-21 | 2020-10-07 | Deutsches Elektronen-Synchrotron DESY | Method and apparatus for generating thz radiation |
-
2020
- 2020-04-03 CN CN202010258281.6A patent/CN111430533B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1433006A (zh) * | 2002-01-09 | 2003-07-30 | 松下电器产业株式会社 | 光波导路装置及其制造方法和有关相干光源及光学装置 |
CN103135261A (zh) * | 2013-03-27 | 2013-06-05 | 上海交通大学 | 一种电光隔离器及其制作方法 |
CN104078407A (zh) * | 2013-03-29 | 2014-10-01 | 济南晶正电子科技有限公司 | 薄膜和制造薄膜的方法 |
WO2016040049A1 (en) * | 2014-09-08 | 2016-03-17 | Bae Systems Information And Electronic Systems Integration Inc. | Optical phased array using stacked parallel plate wave guides and method of fabricating arrays of stacked parallel plate waveguides |
CN107615449A (zh) * | 2015-06-02 | 2018-01-19 | 信越化学工业株式会社 | 具备氧化物单晶薄膜的复合晶片的制造方法 |
CN208298788U (zh) * | 2018-06-21 | 2018-12-28 | 济南晶正电子科技有限公司 | 复合单晶薄膜 |
CN110618488A (zh) * | 2019-09-20 | 2019-12-27 | 济南晶正电子科技有限公司 | 一种带氮化硅层的单晶薄膜及其制备方法 |
CN110828653A (zh) * | 2019-10-24 | 2020-02-21 | 济南晶正电子科技有限公司 | 压电复合薄膜及其制备方法 |
CN110828298A (zh) * | 2019-11-14 | 2020-02-21 | 济南晶正电子科技有限公司 | 单晶薄膜复合基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111430533A (zh) | 2020-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111430533B (zh) | 一种周期极化薄膜基板及其制备方法 | |
US20230353115A1 (en) | Process for transferring a thin layer to a support substrate that have different thermal expansion coefficients | |
CN110828653B (zh) | 压电复合薄膜及其制备方法 | |
CN111341904A (zh) | 一种压电薄膜及其制备方法、确定压电晶轴方向的方法 | |
CN110246757A (zh) | 一种基于cmos电路衬底的单晶薄膜的制备方法 | |
US20220285520A1 (en) | Process for preparing a thin layer of ferroelectric material | |
CN113193109A (zh) | 一种复合薄膜的制备方法及复合薄膜 | |
KR20220163388A (ko) | 복합 기판 및 그 제조 방법 | |
CN114214732B (zh) | 一种改善复合薄膜表面极化反转现象的方法及复合薄膜 | |
TW202338916A (zh) | 用於製備鐵電材料薄膜之方法 | |
CN115951509A (zh) | 电光晶体薄膜、制备方法及电子元件 | |
CN116230492A (zh) | 一种超平复合薄膜及其制备方法 | |
KR20220158248A (ko) | 압전 층을 전사하는데 사용될 수 있는, 무선주파수 장치용 압전 구조체를 제조하기 위한 공정 및 이러한 압전 층을 전사하기 위한 공정 | |
JP2012074462A (ja) | 圧電デバイスの製造方法 | |
KR20230007355A (ko) | 압전체 복합 기판 및 그 제조 방법 | |
CN111403592B (zh) | 一种非线性光学用基板及其制备方法 | |
CN114141630A (zh) | 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件 | |
CN113534336B (zh) | 一种复合薄膜结构及其制备方法,及电子元器件 | |
CN112259675B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
CN111755594B (zh) | 一种超薄压电单晶箔的制作方法及其应用 | |
CN112259677B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
US20230291377A1 (en) | Process for manufacturing a piezoelectric structure for a radiofrequency device which structure can be used to transfer a piezoelectric layer, and process for transferring such a piezoelectric layer | |
CN112764245B (zh) | 一种电光晶体薄膜、制备方法及电子元器件 | |
Deguet et al. | LiNbO3 single crystal layer transfer techniques for high performances RF filters | |
CN116065127A (zh) | 一种复合薄膜及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |