CN111341904A - 一种压电薄膜及其制备方法、确定压电晶轴方向的方法 - Google Patents
一种压电薄膜及其制备方法、确定压电晶轴方向的方法 Download PDFInfo
- Publication number
- CN111341904A CN111341904A CN202010143541.5A CN202010143541A CN111341904A CN 111341904 A CN111341904 A CN 111341904A CN 202010143541 A CN202010143541 A CN 202010143541A CN 111341904 A CN111341904 A CN 111341904A
- Authority
- CN
- China
- Prior art keywords
- positioning mark
- thin film
- positioning
- substrate
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 202
- 239000010408 film Substances 0.000 claims abstract description 162
- 239000010409 thin film Substances 0.000 claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000926 separation method Methods 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 238000001259 photo etching Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 42
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 20
- 239000000377 silicon dioxide Substances 0.000 abstract description 18
- 238000000151 deposition Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 116
- 239000000463 material Substances 0.000 description 33
- 238000009966 trimming Methods 0.000 description 26
- 230000000694 effects Effects 0.000 description 14
- 238000012937 correction Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000002131 composite material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 5
- -1 SOI Chemical compound 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000001994 activation Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 239000013590 bulk material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/09—Forming piezoelectric or electrostrictive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
- H10N30/302—Sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
本申请提供一种压电薄膜及其制备方法、确定压电晶轴方向的方法，所述方法包括：在薄膜基板的键合面边缘预设位置制作至少一个与薄膜基板主定位边平行或垂直的定位标记；向薄膜基板的键合面注入离子，将薄膜基板依次分为薄膜层、分离层和余质层；在衬底基板上沉积一层二氧化硅层；将薄膜基板的键合面与衬底基板的二氧化硅层键合，得到键合体；对键合体进行热处理，将所述余质层与所述薄膜层分离。利用上述带有定位标记的薄膜基板制备得到的压电薄膜上同样带有定位标记，以使得到压电薄膜成品后不再利用修正后的定位边重新确定压电晶轴方向，而是利用薄膜层上的定位标记来确定压电晶轴方向，因此，能够得到该压电薄膜成品准确的最佳压电晶轴方向。
Description
技术领域
本申请属于半导体元件制备邻域，特别涉及一种压电薄膜及其制备方法、确定压电晶轴方向的方法。
背景技术
压电薄膜材料由于具有优良的非线性光学特性、电光特性、声光特性，在光信号处理、信息存储等方面得到广泛的应用。例如，在电光调制器中就应用了压电薄膜材料，电光调制器中主要是利用了压电薄膜材料的压电效应。其中，典型的压电薄膜材料包括铌酸锂薄膜材料和钽酸锂薄膜材料，每种压电薄膜材料都有各自的最佳压电效应的晶轴方向，例如，当电光调制器使用铌酸锂薄膜时，主要是利用铌酸锂晶体Z轴方向的压电效应，因为铌酸锂晶体Z轴方向的压电效应最强。因此，在应用压电薄膜材料时，能够精确定位压电薄膜最佳压电晶轴方向是至关重要的。
目前，主要采用直接键合方法制备压电薄膜，具体的，将铌酸锂基板、钽酸锂基板等薄膜基板01的其中一面进行离子注入，使注入的离子薄膜基板01内部集中形成一层注入层；在衬底基板02上沉积二氧化硅，再将薄膜基板01的注入层面以及衬底基板02的沉积面分别进行表面活化，再将两活化面键合，得到键合体。如图1所示，薄膜基板01包括一个大切边011作为定位边，根据大切边011可以确定该薄膜材料的压电晶轴方向，例如压电晶轴方向为与大切边011垂直的Z轴方向，衬底基板02也包括一个大切边021作为定位边，在键合时，将两个定位边平行对齐。键合后，薄膜基板01由衬底基板02上剥离下来，在衬底基板02上形成薄膜层012。在此基础上，得到压电薄膜成品之前，还需要进一步对衬底基板上02的薄膜层012进行切边修正处理，具体过程包括：以衬底基板02为基准对薄膜层012的外边缘进行切边修正，得到如图2所示的压电薄膜成品。在使用制备得到的压电薄膜成品时，根据最后修正得到的薄膜层上的大切边，确定压电薄膜的压电晶轴方向，即与最后修正得到的薄膜层上的大切边垂直的Z’轴方向。
理论上，Z轴与Z’轴应该是重合的，但是，现有技术中，在两活化面键合时，通常采用机械对齐方式将两个定位边平行对齐，对准精度一般为1°左右。由此可知，由于在键合时，衬底基板02的定位边与薄膜基板01的定位边存在1°左右的偏差，因此，在以衬底基板02为基准对薄膜层012的外边缘进行切边修正后，根据得到的压电薄膜成品确定的晶轴方向(Z’轴)，也就偏离该薄膜最佳压电效应的晶轴方向(Z轴)1°左右，进而使得制备出的压电薄膜材料不能完全利用体材料的压电效应，造成压电效应的降低。
发明内容
为解决现有技术中，在以衬底基板为基准对薄膜层的外边缘进行切边修正后，根据得到的压电薄膜成品确定的晶轴方向，偏离该薄膜最佳压电效应的晶轴方向1°左右，进而使得制备出的压电薄膜材料不能完全利用体材料的压电效应，造成压电效应的降低的问题。
本申请的目的在于提供以下几个方面：
第一方面，一种压电薄膜制备方法，所述方法包括：在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记；向所述薄膜基板的键合面注入离子，将所述薄膜基板依次分为薄膜层、分离层和余质层；将薄膜基板的键合面与衬底基板键合，得到键合体；对所述键合体进行热处理，将所述余质层与所述薄膜层分离，得到压电薄膜。
进一步地，所述在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记的方法包括：光刻法或机械刻蚀法。
进一步地，采用光刻方法，在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记，包括：在所述薄膜基板的键合面涂布光刻胶；制作光刻模版，所述光刻模板上包括定位标记位置；
将光刻模板与薄膜基板的键合面对准，并通过曝光将光刻模板上的定位标记图形在光刻胶涂层上显影；
按照光刻胶涂层上的定位标记显影图形进行刻蚀处理，使薄膜基板的键合面上显示定位标记。
进一步地，在薄膜基板的键合面制作三个定位标记，包括第一定位标记、第二定位标记和第三定位标记，其中，所述第一定位标记和第二定位标记以所述薄膜基板主定位边的中垂线为对称轴对称设置，所述第一定位标记和第二定位标记均与所述薄膜基板主定位边平行；以所述第一定位标记和第二定位标记的连线为界限，所述第三定位标记位于所述薄膜基板主定位边的对边，所述第三定位标记与所述薄膜基板主定位边垂直。
进一步地，所述定位标记为条形缺口或三角形缺口。
进一步地，所述定位标记的深度为10nm-1um，所述定位标记的长度为3mm。
第二方面，本申请提供一种压电薄膜，所述压电薄膜包括依次叠加的薄膜层和衬底基板，所述薄膜层上包括薄膜层主定位边和至少一个与所述薄膜层主定位边平行或垂直的定位标记。
进一步地，所述薄膜层包括三个定位标记，包括第一定位标记、第二定位标记和第三定位标记，其中，所述第一定位标记和第二定位标记以所述薄膜层主定位边的中垂线为对称轴对称设置，所述第一定位标记和第二定位标记均与所述薄膜层主定位边平行；以所述第一定位标记和第二定位标记的连线为界限，所述第三定位标记位于所述薄膜层主定位边的对边，所述第三定位标记与所述薄膜层主定位边垂直。
进一步地，所述定位标记为条形缺口或三角形缺口。
第三方面，本申请提供一种确定压电薄膜压电晶轴方向的方法，采用第二方面所述的压电薄膜，根据定位标记确定所述压电薄膜压电晶轴方向。
与传统方案相比，本申请实施例提供的方案，在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记，利用上述带有定位标记的薄膜基板制备得到的压电薄膜上同样带有定位标记，以使得到压电薄膜成品后不再利用修正后的定位边重新确定压电晶轴方向，而是利用薄膜层上的定位标记来确定压电晶轴方向，因此，能够得到该压电薄膜成品准确的最佳压电晶轴方向。
附图说明
图1为现有技术中两个活化面键合后的键合体的结构示意图；
图2为现有技术中对薄膜层进行切边修正处理后得到的压电薄膜成品的结构示意图；
图3为本申请实施例提供的一种压电薄膜制备方法的流程示意图；
图4为本申请实施例提供的一种薄膜基板的结构示意图；
图5为本申请实施例提供的一种制作定位标记后的薄膜基板的结构示意图；
图6为本申请实施例提供的一种采用机械刻蚀法在薄膜基板上制作定位标记的流程示意图；
图7为本申请实施例提供的一种压电薄膜的结构示意图；
图8为本申请实施例提供的一种切边修正后的压电薄膜成品的结构示意图；
图9为本申请实施例提供的一种确定压电薄膜压电晶轴方向的方法的示意图。
附图标记说明
1-薄膜基板，11-薄膜层，12-分离层，13-余质层，2-薄膜基板主定位边，3-定位标记，31-第一定位标记，32-第二定位标记，33-第三定位标记，4-衬底基板，5-二氧化硅层，6-键合体，7-刻蚀磨头，01-薄膜基板，02-衬底基板，011、021-大切边，012-薄膜层。
具体实施方式
下面结合具体实施例对本发明作进一步说明，本发明的特点和优点将随着这些说明而变得更为清楚、明确。
以下详述本发明。
图3示出本申请提供的一种压电薄膜制备方法的流程示意图，如图3所示，所述方法包括以下步骤：
步骤1，在薄膜基板1的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边2平行或垂直的定位标记3。
本申请实施例中，所述的薄膜基板1是指具有一定厚度的薄膜材料，是用于得到薄膜层的基础材料。薄膜基板1的材料可以为硅、铌酸锂、钽酸锂、石英、蓝宝石、氧化硅、SOI、碳化硅、氮化硅、砷化镓、磷化铟、塑料或陶瓷等，本申请对此不进行限定。
薄膜基板1的键合面是指薄膜基板1两面中的其中一面，也即指与衬底基板相键合的一面。
需要说明的是，如图4所示，薄膜基板1一般都带有一个薄膜基板主定位边2，用于定位该薄膜材料的压电晶轴方向，例如薄膜基板1为铌酸锂薄膜基板，则与该铌酸锂薄膜基板主定位边2垂直的方向为Z轴方向，即为铌酸锂薄膜材料的最佳压电晶轴方向，也就是说，在薄膜基板1上，可以精确的定位出薄膜材料的最佳压电晶轴方向。
本申请实施例中，除了薄膜基板主定位边2外，还在薄膜基板1的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边2平行或垂直的定位标记3，制作定位标记3后的薄膜基板1的结构如图5所示，由此可知，也可以根据薄膜基板1上的定位标记3来确定薄膜材料的压电晶轴方向。
本申请实施例对定位标记3的制作方法不做特别限定，可以采用现有技术中任意一种能够在薄膜基板1进行标记的方式。
在一种可实现方式中，采用光刻法在薄膜基板1上制作定位标记3，具体包括以下步骤：
步骤101，在所述薄膜基板1的键合面涂布光刻胶。
涂布光刻胶的目标是在薄膜基板1的键合面建立薄的、均匀的，并且没有缺陷的光刻胶膜。
涂布光刻胶后，还可以进行前烘处理，前烘的目的是去除光刻胶层内的溶剂，提高光刻胶与薄膜基板1的粘附力及光刻胶膜的机械擦伤能力。
步骤102，制作光刻模版，所述光刻模板上包括定位标记位置。
步骤103，将光刻模板与薄膜基板1的键合面对准，并通过曝光将光刻模板上的定位标记图形在光刻胶涂层上显影。
步骤104，按照光刻胶涂层上的定位标记显影图形进行刻蚀处理，使薄膜基板1的键合面上显示定位标记。
由此可知，光刻法主要是通过曝光使光刻胶在对应位置上显影，即显出定位标记的图形，然后，在薄膜基板1上通过离子刻蚀等方法，将定位标记图形进行刻蚀，最终，在薄膜基板1的键合面上刻出定位标记图形。刻蚀之后，定位标记成为薄膜基板1的键合面永久的一部分，作为刻蚀阻挡层的光刻胶膜不再需要了，需要进一步从薄膜基板1的键合面去除。
在另一种可实现方式中，如图6所示，采用机械刻蚀法在薄膜基板1上制作定位标记3，具体包括：首先制作刻蚀磨头7，刻蚀磨头7与所需要制作的定位标记的尺寸相配合，例如想要制作三角形的定位标记，则对应的制作顶部带有三角楔形的刻蚀磨头7；然后，将刻蚀磨头7安装到配合的刻蚀设备上，刻蚀设备带动上述刻蚀磨头7在薄膜基板1的键合面边缘预设位置刻蚀定位标记3；最后，清洗制作完成定位标记3的薄膜基板1。
为了不影响薄膜材料的有效使用，制作定位标记3的位置应该在薄膜基板1的键合面边缘。定位标记3优选以薄膜基板1的键合面的最外边缘为起始点，向薄膜基板1的键合面内侧延伸预设长度。
优选的，定位标记的深度为10nm-1um。定位标记的深度是指，定位标记以薄膜基板1的键合面为基准，向薄膜基板1的另一面刻蚀的深度。具有一定深度定位标记的薄膜基板1，在上一次制备完压电薄膜后，分离的余质层上还带有定位标记，因此，在下几次再制备压电薄膜时，可以省略上述步骤1。
在步骤5得到的压电薄膜后，还需要对薄膜层进行切边修正，为了使切边修正后的薄膜层上依然存在定位标记，优选的，所述定位标记的长度为3mm，对薄膜层进行切边修正的尺寸一般不会大于3mm。
对于定位标记3的数量，可以是一个或者多个，本申请对此不进行限定。
当定位标记3的数量为多个时，一方面可以根据多个定位标记3定位压电晶轴方向，提高准确性；另一方面，防止有部分定位标记3在对薄膜层进行切边修正时，被切掉以致无法有效的定位压电晶轴方向。
本申请实施例对定位标记3的结构不做特别限定，只要能够通过定位标记3却确定该定位标记3与薄膜基板主定位边为平行或垂直即可。例如定位标记3可以为条形缺口或三角形缺口。当定位标记3为三角形缺口时，三角形缺口的最大开口处宽度为1um-500um，如果三角形缺口的最大开口处宽度过大，则会影响以此定位标记确定压电晶轴方向的精确度，如果三角形缺口的最大开口处宽度过小，则制作工艺的难度会加大。
在一优选实施例中，在薄膜基板1的键合面制作三个定位标记，如图6所示，包括第一定位标记31、第二定位标记32和第三定位标记33，其中，所述第一定位标记31和第二定位标记32以所述薄膜基板主定位边2的中垂线为对称轴对称设置，所述第一定位标记31和第二定位标记32均与所述薄膜基板主定位边平行；以所述第一定位标记31和第二定位标记32的连线为界限，所述第三定位标记33位于所述薄膜基板主定位边2的对边，所述第三定位标记33与所述薄膜基板主定位边2垂直。
在上述实施例中，一方面可以直接根据第一定位标记31、第二定位标记32和第三定位标记33分别与所述薄膜基板主定位边平行或垂直的关系，来确定该薄膜材料的压电晶轴方向；另一方面，当对薄膜层进行切边修正后，如果剩余的第一定位标记31和第二定位标记32不足以根据自身与所述薄膜基板主定位边平行或垂直的关系，来确定该薄膜材料的压电晶轴方向时，则可以将剩余的第一定位标记31和第二定位标记32连线，该连线与所述薄膜基板主定位边平行，则依然可以根据该连线来确定该薄膜材料的压电晶轴方向。
对薄膜基板1制作完成定位标记3后，还需要对薄膜基板1进行仔细的清洗。
步骤2，向所述薄膜基板1的键合面注入离子，将所述薄膜基板1依次分为薄膜层11、分离层12和余质层13。
如图3所示，向所述薄膜基板1的键合面注入离子后，在薄膜基板1形成薄膜层11、分离层12和余质层13，
本申请实施例对所述离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：氢离子或者氦离子。注入氢离子时，注入计量可以为3×1016ions/cm2～8×1016ions/cm2，注入能量可以为120KeV～400KeV；注入氦离子时，注入计量可以为3×1016ions/cm2～9×1016ions/cm2，注入能量可以为90KeV～400KeV。
本申请实施例中，可以通过调整离子注入深度来调整薄膜层11的厚度，具体地，离子注入的深度越大，所制备的薄膜层11的厚度越大；相反，离子注入的深度越小，所制备的薄膜层11的厚度越小。
步骤3，将薄膜基板1的键合面与衬底基板4键合，得到键合体6。
首先需要说明的是，衬底基板4上一般也包括一个衬底基板主定位边，其外形结构与薄膜基板1相似。例如，带有一个大切边的圆形衬底基板4，其中，大切边即为衬底基板主定位边。
键合时，将薄膜基板主定位边2与衬底基板主定位边平行对齐，在现有基础上，采用机械对齐的方式，得到键合体6，键合体6中的薄膜基板主定位边2与衬底基板主定位边，仍然存在1°的对齐误差。
本申请对薄膜基板1与衬底基板4键合的方式不做特别限定，可以采用现有技术中任意一种薄膜基板1与衬底基板4键合的方式，例如，将薄膜基板1的键合面进行表面活化，将衬底基板4的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体6。
本申请对薄膜基板1的键合面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜基板1进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对衬底基板4的键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于衬底基板4的键合面进行表面活化的方式，例如，等离子体活化。
本申请实施例中，可以根据实际应用场景选择合适的衬底基板材料，衬底基板材料可以为铌酸锂、钽酸锂、石英、硅、蓝宝石、碳化硅、氮化硅、砷化镓或磷化铟等，本申请对此不进行限定。另外，衬底基板4包括至少一层衬底，可以为单层衬底，也可以为复合衬底，例如：可以为单层硅衬底，也可以为具有热氧化层的硅衬底、具有沉积氧化硅层的硅衬底、具有氮化硅层的硅衬底，或者具有其它材质层的复合衬底。衬底基板4的作用主要是用于支撑薄膜层11。
当衬底基板4为沉积有二氧化硅层的复合衬底时，二氧化硅层5起到隔离、缓冲的作用，厚度为100nm-20um的二氧化硅层，可以有效地防止光的泄漏。
当选用沉积有二氧化硅层5的复合衬底时，还包括在基础衬底上沉积二氧化硅层5的步骤，具体包括：首先，将基础衬底进行清洗处理，在清洗后的基础衬底表面沉积一层二氧化硅层5，得到复合的衬底基板4；然后，对二氧化硅层5的表面进行退火热处理、表面抛光和清洁，以获得能够进行直接键合的工艺面；最后将薄膜基板1的键合面与衬底基板4中的二氧化硅层5键合，得到键合体6。
以下步骤中，以采用沉积有二氧化硅层5的复合衬底为例进行说明。
步骤4，对所述键合体6进行热处理，将所述余质层13与所述薄膜层11分离。
在一种可实现的方式中，对键合体6进行热处理，所述热处理的温度为120℃～500℃，在热处理过程中，所述分离层12内形成气泡，随着热处理进展，分离层12内的气泡连成一片，最后分离层12裂开，将余质层13与所述薄膜层11分离，从而使余质层13由键合体6上剥离下来，在二氧化硅层5上形成薄膜层11。
在另一种可实现方式中，向热处理中/后的键合体6施加机械力，使余质层13从键合体6上剥离。
在本申请实施例中，所述机械力为垂直于键合面的拉力，并且，所述机械力的作用方向为垂直向外，其中，所述“向外”是指由键合面向非键合面。
在剥离过程中，向薄膜基板1以及衬底基板4同时施加拉伸力进行拉伸，此时分离层12中各分子之间的结合力相比热处理之前减小，因此，通过外力拉伸很容易将薄膜基板1沿分离层12分开，薄膜基板1在沿分离层12分开之后，薄膜层11便停留在二氧化硅层5上。
本申请人发现，在向热处理中/后的键合体6施加机械力，使余质层13从键合体上剥离的方式中，热处理温度优选150℃～200℃。在150℃～200℃温度环境下，在分离层12内的离子所生成的气泡连成一片之前退火，例如，以2～10℃/min升温速率升温至上述温度范围，并且保温5～10小时，使得分离层12中的气泡覆盖率达到40％以上，但是在这些小气泡融合或连接在一起之前停止加热；能够有效防止热膨胀系数不同的异质材料结合引起的碎片问题。
本申请实施例对施加机械力的方式不做特别限定，可以采用现有技术中任意一种能够同时对薄膜基板1以及衬底基板4施加垂直于键合面并且向外的拉力的方式。
在一种可实现的方式中，所述机械力可使用真空吸盘向所述薄膜材料以及衬底材料施加。
可选地，所述真空吸盘可以为一个，也可以为多个。
其中，多个真空吸盘均匀分布于所述薄膜基板1和/或衬底基板4表面。
进一步地，所述多个真空吸盘所施加的拉力可以相等，也可以不相等。
如图7所示，图7示出了对键合体6进行热处理后，得到的压电薄膜的结构示意图。
由于步骤1中，在薄膜基板1的键合面制作了定位标记3，因此，得到的压电薄膜的薄膜层11上依然保留有定位标记3。在分离后的余质层13上同样存在定位标记3，因此，在下一次使用该余质层13制备压电薄膜时，就不需要重新进行定位标记的制作。
在实际使用时，还需要对步骤5得到的压电薄膜进行切边修整，具体过程包括：以衬底基板4为基准对薄膜层11的外边缘进行切边修正，得到如图8所示的压电薄膜成品，压电薄膜成品上依然保留有定位标记3，因此，可以根据定位标记3来确定该压电薄膜成品的压电晶轴方向。
相比于现有技术中，由于在键合时，衬底基板02的定位边与薄膜基板01的定位边存在1°左右的偏差，因此，在以衬底基板02为基准对薄膜层012的外边缘进行切边修正后，根据最后修正得到的薄膜层上的大切边，重新确定得到的压电薄膜成品的晶轴方向，也会偏离该薄膜最佳压电效应的晶轴方向1°左右。本申请实施例中，得到压电薄膜成品后不再利用修正后的定位边重新确定晶轴方向，而是利用薄膜层11上的定位标记3来确定压电晶轴方向。由于压电薄膜成品上的定位标记3是根据薄膜基板1上的主定位边确定的，所以，在压电薄膜成品上，再次根据该定位标记3确定该压电薄膜成品的最佳压电晶轴方向依然是准确的。
第二方面，本申请提供一种压电薄膜，如图7所示，所述压电薄膜包括依次叠加的薄膜层11和衬底基板4，所述薄膜层11上包括薄膜层主定位边和至少一个与所述薄膜层主定位边平行或垂直的定位标记。
需要说明的是，本申请实施例中所述的压电薄膜是指，没有对薄膜层进行切边修正的结构。薄膜层主定位边是与薄膜基板主定位边对应的结构，为了便于描述，将保留在衬底基板4上的薄膜层的主定位边，称为薄膜层主定位边。
本申请实施例中，可以根据实际应用场景选择合适的衬底基板材料，衬底基板材料可以为铌酸锂、钽酸锂、石英、硅、蓝宝石、碳化硅、氮化硅、砷化镓或磷化铟等，本申请对此不进行限定。另外，衬底基板4可以为单层衬底，也可以为复合衬底，例如：可以为单层硅衬底，也可以为具有热氧化层的硅衬底、具有沉积氧化硅层的硅衬底、具有氮化硅层的硅衬底，或者具有其它材质层的复合衬底。
当衬底基板4为复合衬底时，包括基础衬底和沉积在基础衬底上的沉积层，其中沉积层优选用二氧化硅层5。此时，所述压电薄膜包括依次叠加的薄膜层11、二氧化硅层5和基础衬底。优选的，二氧化硅层5的厚度为100nm到20um。
优选的，所述定位标记为条形缺口或三角形缺口。
优选的，所述薄膜层11包括三个定位标记，包括第一定位标记31、第二定位标记32和第三定位标记33，其中，所述第一定位标记31和第二定位标记32以所述薄膜层主定位边的中垂线为对称轴对称设置，所述第一定位标记31和第二定位标记32均与所述薄膜层主定位边平行；以所述第一定位标记31和第二定位标记32的连线为界限，所述第三定位标记33位于所述薄膜层主定位边的对边，所述第三定位标记33与所述薄膜层主定位边垂直。
第三方面，本申请提供一种确定压电薄膜压电晶轴方向的方法，采用上述第二方面提供压电薄膜，根据定位标记确定所述压电薄膜压电晶轴方向。
本申请实施例中所述的压电晶轴方向是指薄膜材料压电效应最优的晶轴方向。
可以先将压电薄膜按照工艺要求，进行切边修正，得到压电薄膜成品。为了便于与现有技术进行对比说明，在图9中，同时对应描述了带定位标记3的薄膜层和不带定位标记3的薄膜层。
如图9所示，如果薄膜层带有定位标记3，对于切边修正后的压电薄膜成品，则根据定位标记3，确定压电薄膜压电晶轴方向，例如，压电薄膜的压电晶轴方向为与薄膜基板主定位边2垂直的Z轴方向，则直接根据定位标记3与薄膜基板主定位边2的垂直或平行关系，确定压电薄膜的压电晶轴方向，图9中，坐标系即为根据定位标记3所得，坐标系中Z轴即为压电薄膜准确的压电晶轴方向。
从图9中还可以看出，如果薄膜层不带有定位标记3，对于切边修正后的压电薄膜成品，则根据薄膜层切边修正后的大切边，确定压电薄膜的压电晶轴方向，也就是图9中的网格线条。通过对比可以发现，坐标系的Z轴方向与网格线条中垂直大切边的线条之间存在1°的误差角，由此可知，采用本申请实施例提供的确定压电薄膜晶轴方向的方法，可以准确定位薄膜的最佳压电晶轴方向，进而使得制备出的压电薄膜材料能够完全利用体材料的压电效应，最大化实现材料的压电效应。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (10)
1.一种压电薄膜制备方法，其特征在于，所述方法包括：
在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记；
向所述薄膜基板的键合面注入离子，将所述薄膜基板依次分为薄膜层、分离层和余质层；
将薄膜基板的键合面与衬底基板键合，得到键合体；
对所述键合体进行热处理，将所述余质层与所述薄膜层分离，得到压电薄膜。
2.根据权利要求1所述的方法，其特征在于，所述在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记的方法包括：光刻法或机械刻蚀法。
3.根据权利要求2所述的方法，其特征在于，采用光刻方法，在薄膜基板的键合面边缘预设位置制作至少一个与所述薄膜基板主定位边平行或垂直的定位标记，包括：
在所述薄膜基板的键合面涂布光刻胶；
制作光刻模版，所述光刻模板上包括定位标记位置；
将光刻模板与薄膜基板的键合面对准，并通过曝光将光刻模板上的定位标记图形在光刻胶涂层上显影；
按照光刻胶涂层上的定位标记显影图形进行刻蚀处理，使薄膜基板的键合面上显示定位标记。
4.根据权利要求1所述的方法，其特征在于，在薄膜基板的键合面制作三个定位标记，包括第一定位标记、第二定位标记和第三定位标记，其中，所述第一定位标记和第二定位标记以所述薄膜基板主定位边的中垂线为对称轴对称设置，所述第一定位标记和第二定位标记均与所述薄膜基板主定位边平行；以所述第一定位标记和第二定位标记的连线为界限，所述第三定位标记位于所述薄膜基板主定位边的对边，所述第三定位标记与所述薄膜基板主定位边垂直。
5.根据权利要求1所述的方法，其特征在于，所述定位标记为条形缺口或三角形缺口。
6.根据权利要求1所述的方法，其特征在于，所述定位标记的深度为10nm-1um，所述定位标记的长度为3mm。
7.一种压电薄膜，其特征在于，所述压电薄膜包括依次叠加的薄膜层和衬底基板，所述薄膜层上包括薄膜层主定位边和至少一个与所述薄膜层主定位边平行或垂直的定位标记。
8.根据权利要求7所述的压电薄膜，其特征在于，所述薄膜层包括三个定位标记，包括第一定位标记、第二定位标记和第三定位标记，其中，所述第一定位标记和第二定位标记以所述薄膜层主定位边的中垂线为对称轴对称设置，所述第一定位标记和第二定位标记均与所述薄膜层主定位边平行；以所述第一定位标记和第二定位标记的连线为界限，所述第三定位标记位于所述薄膜层主定位边的对边，所述第三定位标记与所述薄膜层主定位边垂直。
9.根据权利要求7所述的压电薄膜，其特征在于，所述定位标记为条形缺口或三角形缺口。
10.一种确定压电薄膜压电晶轴方向的方法，其特征在于，采用权利要求7所述的压电薄膜，根据定位标记确定所述压电薄膜压电晶轴方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010143541.5A CN111341904B (zh) | 2020-03-04 | 2020-03-04 | 一种压电薄膜及其制备方法、确定压电晶轴方向的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010143541.5A CN111341904B (zh) | 2020-03-04 | 2020-03-04 | 一种压电薄膜及其制备方法、确定压电晶轴方向的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111341904A true CN111341904A (zh) | 2020-06-26 |
| CN111341904B CN111341904B (zh) | 2023-06-23 |
Family
ID=71187983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010143541.5A Active CN111341904B (zh) | 2020-03-04 | 2020-03-04 | 一种压电薄膜及其制备方法、确定压电晶轴方向的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111341904B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111884616A (zh) * | 2020-07-23 | 2020-11-03 | 中国科学院上海微系统与信息技术研究所 | 一种衬底基板/压电材料薄膜结构及其制备方法和应用 |
| CN112259678A (zh) * | 2020-10-19 | 2021-01-22 | 济南晶正电子科技有限公司 | 一种用于改善薄膜层炸裂的方法及薄膜材料 |
| CN113050306A (zh) * | 2021-03-10 | 2021-06-29 | 济南晶正电子科技有限公司 | 用于电光调制器的电光晶体薄膜、制备方法及电子元器件 |
| CN113270539A (zh) * | 2021-04-08 | 2021-08-17 | 偲百创(深圳)科技有限公司 | 压电换能器的制备方法 |
| CN114214732A (zh) * | 2022-02-22 | 2022-03-22 | 济南晶正电子科技有限公司 | 一种改善复合薄膜表面极化反转现象的方法及复合薄膜 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050000629A1 (en) * | 2003-05-08 | 2005-01-06 | Ultran Laboratories, Inc. | Method of making ultrasound transducer or actuator |
| US20100108248A1 (en) * | 2008-10-31 | 2010-05-06 | Murata Manufacturing Co., Ltd. | Method for producing piezoelectric composite substrate |
| JP2011018881A (ja) * | 2009-06-10 | 2011-01-27 | Hitachi Cable Ltd | 圧電薄膜素子及びそれを備えた圧電薄膜デバイス |
| WO2011108732A2 (en) * | 2010-03-02 | 2011-09-09 | Canon Kabushiki Kaisha | Piezoelectric thin film, piezoelectric element, and manufacturing method thereof |
| CN104078407A (zh) * | 2013-03-29 | 2014-10-01 | 济南晶正电子科技有限公司 | 薄膜和制造薄膜的方法 |
| US20170351027A1 (en) * | 2016-06-02 | 2017-12-07 | Ohio State Innovation Foundation | Patterned ion-sliced crystal for hybrid integrated photonics |
| US20190148123A1 (en) * | 2017-11-13 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay-shift measurement system and method for manufacturing semiconductor structure and measuring alignment mark of semiconductor structure |
| CN110221097A (zh) * | 2019-06-03 | 2019-09-10 | 西人马（厦门）科技有限公司 | 压电传感器 |
-
2020
- 2020-03-04 CN CN202010143541.5A patent/CN111341904B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050000629A1 (en) * | 2003-05-08 | 2005-01-06 | Ultran Laboratories, Inc. | Method of making ultrasound transducer or actuator |
| US20100108248A1 (en) * | 2008-10-31 | 2010-05-06 | Murata Manufacturing Co., Ltd. | Method for producing piezoelectric composite substrate |
| JP2011018881A (ja) * | 2009-06-10 | 2011-01-27 | Hitachi Cable Ltd | 圧電薄膜素子及びそれを備えた圧電薄膜デバイス |
| WO2011108732A2 (en) * | 2010-03-02 | 2011-09-09 | Canon Kabushiki Kaisha | Piezoelectric thin film, piezoelectric element, and manufacturing method thereof |
| CN104078407A (zh) * | 2013-03-29 | 2014-10-01 | 济南晶正电子科技有限公司 | 薄膜和制造薄膜的方法 |
| US20170351027A1 (en) * | 2016-06-02 | 2017-12-07 | Ohio State Innovation Foundation | Patterned ion-sliced crystal for hybrid integrated photonics |
| US20190148123A1 (en) * | 2017-11-13 | 2019-05-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay-shift measurement system and method for manufacturing semiconductor structure and measuring alignment mark of semiconductor structure |
| CN110221097A (zh) * | 2019-06-03 | 2019-09-10 | 西人马（厦门）科技有限公司 | 压电传感器 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111884616A (zh) * | 2020-07-23 | 2020-11-03 | 中国科学院上海微系统与信息技术研究所 | 一种衬底基板/压电材料薄膜结构及其制备方法和应用 |
| CN111884616B (zh) * | 2020-07-23 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | 一种衬底基板/压电材料薄膜结构及其制备方法和应用 |
| CN112259678A (zh) * | 2020-10-19 | 2021-01-22 | 济南晶正电子科技有限公司 | 一种用于改善薄膜层炸裂的方法及薄膜材料 |
| CN112259678B (zh) * | 2020-10-19 | 2022-07-19 | 济南晶正电子科技有限公司 | 一种用于改善薄膜层炸裂的方法及薄膜材料 |
| CN113050306A (zh) * | 2021-03-10 | 2021-06-29 | 济南晶正电子科技有限公司 | 用于电光调制器的电光晶体薄膜、制备方法及电子元器件 |
| CN113270539A (zh) * | 2021-04-08 | 2021-08-17 | 偲百创(深圳)科技有限公司 | 压电换能器的制备方法 |
| WO2022213467A1 (zh) * | 2021-04-08 | 2022-10-13 | 偲百创(深圳)科技有限公司 | 压电换能器的制备方法 |
| CN114214732A (zh) * | 2022-02-22 | 2022-03-22 | 济南晶正电子科技有限公司 | 一种改善复合薄膜表面极化反转现象的方法及复合薄膜 |
| CN114214732B (zh) * | 2022-02-22 | 2022-04-29 | 济南晶正电子科技有限公司 | 一种改善复合薄膜表面极化反转现象的方法及复合薄膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111341904B (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111341904A (zh) | 一种压电薄膜及其制备方法、确定压电晶轴方向的方法 | |
| TW201733175A (zh) | 複合基板及複合基板之製造方法 | |
| US9412620B2 (en) | Three-dimensional integrated circuit device fabrication including wafer scale membrane | |
| CN111430533B (zh) | 一种周期极化薄膜基板及其制备方法 | |
| CN110828653B (zh) | 压电复合薄膜及其制备方法 | |
| KR101722401B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| CN110246757A (zh) | 一种基于cmos电路衬底的单晶薄膜的制备方法 | |
| JP2015092632A (ja) | 強誘電体基板を使用した転写方法 | |
| CN115951509B (zh) | 电光晶体薄膜、制备方法及电子元件 | |
| CN111477543A (zh) | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 | |
| US8303745B2 (en) | Process for transferring films | |
| CN112259678B (zh) | 一种用于改善薄膜层炸裂的方法及薄膜材料 | |
| TW202338916A (zh) | 用於製備鐵電材料薄膜之方法 | |
| US20080197107A1 (en) | Method of fabricating a grayscale mask using a wafer bonding process | |
| KR20230155584A (ko) | 헤테로 구조체로부터 층을 전달하는 방법 | |
| CN114141630A (zh) | 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件 | |
| CN114355635A (zh) | 一种电光晶体薄膜、制备方法及电子元器件 | |
| CN112259675B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
| WO2023077558A1 (zh) | 一种复合衬底结构及其形貌改善方法 | |
| CN112259676B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
| CN111755594B (zh) | 一种超薄压电单晶箔的制作方法及其应用 | |
| WO2021146917A1 (zh) | 压电薄膜复合基板及其制备方法 | |
| TW202336844A (zh) | 用於製作在底材上包含至少兩個鋪片之結構之方法 | |
| KR20230128098A (ko) | 복합 웨이퍼 및 그 제조 방법 | |
| JPH04206925A (ja) | 貼り合わせウェハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |