KR20230128098A - 복합 웨이퍼 및 그 제조 방법 - Google Patents

복합 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR20230128098A
KR20230128098A KR1020237026251A KR20237026251A KR20230128098A KR 20230128098 A KR20230128098 A KR 20230128098A KR 1020237026251 A KR1020237026251 A KR 1020237026251A KR 20237026251 A KR20237026251 A KR 20237026251A KR 20230128098 A KR20230128098 A KR 20230128098A
Authority
KR
South Korea
Prior art keywords
substrate
support substrate
composite wafer
active
manufacturing
Prior art date
Application number
KR1020237026251A
Other languages
English (en)
Inventor
쇼지 아키야마
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20230128098A publication Critical patent/KR20230128098A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

탄탈산리튬 및 니오브산리튬의 어느 것이고, 실질적으로 분극하고 있지 않는 지지 기판을 준비하는 단계와, 지지 기판의 일면 측에 붙여진 탄탈산리튬 및 니오브산리튬의 어느 것이고, 분극하고 있는 활성 기판을 준비하는 단계와, 활성 기판에 이온을 주입하여 계면을 생성하는 단계와, 지지 기판과 활성 기판을 붙이는 단계와, 붙여진 지지 기판과 활성 기판을 승온하는 단계와, 계면에서 활성 기판을 박리하는 단계를 구비하는 복합 웨이퍼의 제조 방법이 제공된다. 또, 당해 복합 웨이퍼가 제공된다.

Description

복합 웨이퍼 및 그 제조 방법
본 발명은 복합 웨이퍼 및 그 제조 방법에 관한 것이다.
금속막을 개재하여 미리 수소 이온을 주입한 탄탈산리튬(Lithium Tantalate: LT로 약칭되는 경우도 있다) 웨이퍼를 탄탈산리튬 웨이퍼에 붙여 열처리를 함으로써, 열팽창계수차에 기인하는 문제를 회피하면서 열로 박리하는 방법이 있다(예를 들면 비특허문헌 1을 참조).
"3-inch single crystal LiTaO3 films onto metallic electrode using SmartCutTM technology" Tauzin et al. ELECTRIC LETTERS, 19th June 2008, Vol. 44 No. 13
지지 웨이퍼에 탄탈산리튬 또는 니오브산리튬(Lithium Niobate: LN으로 약칭되는 경우도 있다)을 사용한 경우, 지지 웨이퍼로서의 LT 또는 LN이 가지는 분극에 따라 활성층인 박막 LT나 LN에도 전하가 발생하여 특성에 악영향을 주어 버린다.
본 발명의 제1의 태양에 있어서는, 복합 웨이퍼는, 탄탈산리튬 및 니오브산리튬의 어느 것이고, 실질적으로 분극하고 있지 않는 지지 기판과, 지지 기판의 일면 측에 붙여진 탄탈산리튬 및 니오브산리튬의 어느 것이고, 분극하고 있는 활성층을 구비한다.
지지 기판과 활성층 사이에 배치된 개재층을 더 구비해도 좋다. 개재층은 절연성을 가져도 좋다. 개재층은 SiO2, SiON 및 SiN의 적어도 하나를 포함해도 좋다.
본 발명의 제2의 태양에 있어서는, 복합 웨이퍼의 제조 방법으로서, 탄탈산리튬 및 니오브산리튬의 어느 것이고, 실질적으로 분극하고 있지 않는 지지 기판을 준비하는 단계와, 지지 기판의 일면 측에 붙여진 탄탈산리튬 및 니오브산리튬의 어느 것이고, 분극하고 있는 활성 기판을 준비하는 단계와, 활성 기판에 이온을 주입하여 계면을 생성하는 단계와, 지지 기판과 활성 기판을 붙이는 단계와, 붙여진 지지 기판과 활성 기판을 승온하는 단계와, 계면에서 활성 기판을 박리하는 단계를 구비한다.
붙이는 단계 전에, 지지 기판 또는 활성 기판의 서로 붙여지는 면의 적어도 일방에 개재층을 형성하는 단계를 더 구비해도 좋다. 개재층은 절연성을 가져도 좋다. 개재층은 SiO2, SiON 및 SiN의 적어도 하나를 포함해도 좋다. 개재층은 PVD법 및 CVD법의 어느 것으로 형성되어도 좋다.
붙이는 단계 전에, 지지 기판 또는 활성 기판의 서로 붙여지는 면의 적어도 일방을 활성화 처리하는 단계를 더 구비해도 좋다. 활성화 처리는 플라즈마 처리를 포함해도 좋다. 지지 기판을 준비하는 단계는 지지 기판이 미리 가지고 있던 분극을 무극성화하는 단계를 포함해도 좋다.
또한, 상기의 발명의 개요는 본 발명의 특징의 모두를 열거한 것은 아니다. 또, 이들 특징군의 서브콤비네이션(subcombination)도 또 발명으로 될 수 있다.
도 1은 본 실시형태에 관한 복합 웨이퍼(10)의 단면도를 모식적으로 나타낸다.
도 2는 복합 웨이퍼(10)의 제조 방법의 각 단계를 모식적으로 나타낸다
도 3은 지지 기판과 파괴 온도의 관계를 나타낸다.
도 4는 지지 기판과 Qmax값의 관계를 나타낸다.
이하, 발명의 실시의 형태를 통하여 본 발명을 설명하지만, 이하의 실시형태는 청구범위에 관한 발명을 한정하는 것은 아니다. 또, 실시형태 중에서 설명되고 있는 특징의 조합 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은 본 실시형태에 관한 복합 웨이퍼(10)의 단면도를 모식적으로 나타낸다. 복합 웨이퍼(10)는 지지 기판으로서의 LT 기판(400)과, LT 기판(400)의 일면에 배치된 개재층(200)과, 개재층(200)에 있어서의 LT 기판(400)과는 반대의 면에 배치된 활성층으로서의 LT층(110)을 구비한다.
LT층(110)은 분극하고 있다. 예를 들면, LT층(110)은 단결정으로서, 외부 전기장이 없어도 결정의 Z축 방향으로 전기적으로 분극하고 있다. 이에 의해 LT층(110)은 압전 효과 등의 기능을 발휘하는 활성층으로 되어 있다.
LT층(110)은 예를 들면 수백nm의 두께를 가진다. LT층(110)을 대신하여 LN층이 사용되어도 좋다.
한편, LT 기판(400)은 실질적으로 분극하고 있지 않다. 여기서, 실질적으로 분극하고 있지 않다는 것은, 외부 전기장이 없는 경우에 전혀 분극하고 있지 않는 상태뿐만 아니라, 의도적으로 발생시키고 있지 않지만 원래 발생되어 있던 분극의 상태, 분극을 없애는 공정을 거쳐도 남아 있는 분극의 상태, LT층(110)이 기능을 발휘하는 데 지장이 생기지 않을 정도로 분극하고 있는 상태 등도 포함하고, 적어도 LT층(110)의 분극보다는 약하다. 또한, 예를 들면, LT 기판(400)의 분극이 d33 미터의 절대값으로 0.5pC/N 이하인 것이 바람직하다.
LT 기판(400)은 예를 들면 수백㎛의 두께를 가지고, 복합 웨이퍼(10)를 취급할 때의 기계적인 강도를 주고 있다. LT 기판(400)을 대신하여 활성층과 팽창계수차가 작은 다른 기판, 예를 들면 LN 기판이 사용되어도 좋다.
개재층(200)은 두께 방향에 있어서 LT층(110)과 LT 기판(400) 사이에 배치된다. 개재층(200)은 절연성을 가지는 것이 바람직하고, 또 연마로 경면을 내기 쉬운 등 가공이 용이한 것이 바람직하다. 개재층(200)은 SiO2, SiON 및 SiN의 적어도 하나라도 좋다. 개재층(200)은 외부 전압이 걸려 있지 않은 상태에 있어서 분극하고 있지 않다.
도 2는 복합 웨이퍼(10)의 제조 방법의 각 단계를 모식적으로 나타낸다.
도 2의 (a)는 LT 기판(100)을 준비하는 단계를 나타낸다. LT 기판(100)은 복합 웨이퍼(10)에 있어서, 그 일부분이 LT층(110)으로 된다. 따라서, LT 기판(100)은 활성 기판이라고도 할 수 있다. LT 기판(100)은 예를 들면 인상(引上)법에 의해 형성된 LT 단결정 잉곳으로부터 수백㎛ 두께의 판형으로 잘라진 것이다. LT 기판(100)에는 결정의 Z축을 따라 높은 전압을 거는 분극 처리가 되어 있고, 그에 따라 외부 전압이 없어도 당해 Z축을 따른 분극이 발생되어 있다.
도 2의 (b)는 LT 기판(100)에 이온을 주입하는 단계를 나타낸다. LT 기판(100)의 일방의 면으로부터 H＋ 등의 이온을 주입함으로써, 당해 일방의 면으로부터 수백nm 두께로 이온 주입 계면(300)을 형성한다. 또한, 당해 일방의 면은 붙임 단계에 있어서 붙여지는 측에 가까운 면이다.
도 2의 (c)는 LT 기판(100)의 당해 일방의 면에 개재층(200)을 형성하는 단계를 나타낸다. 개재층(200)은 예를 들면 PVD법 및 CVD법의 어느 것으로 형성된다.
도 2의 (d)는 지지 기판으로서의 LT 기판(400)을 준비하는 단계를 나타낸다. LT 기판(400)은 LT 기판(100)과 마찬가지로, 예를 들면 인상법에 의해 형성된 LT 단결정 잉곳으로부터 수백㎛ 두께의 판형으로 잘라진 것이다. 한편, LT 기판(400)에는 LT 기판(100)의 분극 처리가 되어 있지 않다. LT 기판(400)은 외부 전압이 걸려 있지 않는 경우에 실질적으로 분극하고 있지 않다.
또한, LT 기판(400)에 대해 적극적으로 무극성화하는 처리를 행해도 좋다. 예를 들면, LT 기판(400)을 퀴리점(상전이점) 이상의 온도로 승온함으로써, LT 기판(400)에 발생되어 있던 분극을 파괴한다. 또한, LT의 퀴리점은 607℃ 전후이고, LN의 퀴리점은 1160℃ 전후이다.
도 2의 (e)는 LT 기판(100)과 LT 기판(400)을 붙이는 단계를 나타낸다. LT 기판(100)과 LT 기판(400)을 붙이기 전에, 붙여지는 면의 적어도 일방을 활성화 처리하는 것이 바람직하다. 또한, 본 실시형태와 같이, LT 기판(100)의 일방의 면에 개재층(200)이 설치되어 있는 경우에는, LT 기판(400)과의 붙임면은 개재층(200)에 있어서의 LT 기판(100)과는 반대의 면으로 된다. 따라서, 개재층(200) 및 LT 기판(400)의 붙임면의 적어도 일방을 활성화 처리하는 것이 바람직하다. 활성화 처리는 예를 들면 플라즈마 처리를 포함한다.
상기 붙임면에서 LT 기판(100)과 LT 기판(400)이 붙여진다. 본 실시형태에 있어서는 개재층(20)을 개재하여 LT 기판(100)과 LT 기판(400)이 붙여진다. 붙임면의 적어도 일방이 활성화 처리되어 있는 경우에는 붙이는 단계는 상온에서 행해져도 좋다. 또한, 활성화 처리를 대신하여, 붙이는 단계에서 수백도의 고온(및 임의로 고압도)으로 하여 붙여도 좋다.
도 2의 (f)는 LT 기판(100)을 박리하는 단계를 나타낸다. LT 기판(100)을 박리하는 단계에 있어서, 먼저, 서로 붙여진 LT 기판(100), 개재층(200) 및 LT 기판(400)을 예를 들면 200℃ 정도 또는 그 이상으로 승온한다. 또한, 이온 주입 계면(300)과 LT 기판(100)을 물리적으로 박리한다. 이에 의해 LT 기판(100)의 붙임면 측의 일부가 LT층(110)으로서 남아 복합 웨이퍼(10)가 형성된다.
이상, 본 실시형태에 의하면, 활성층으로 되는 LT 기판(100)과 지지 기판으로 되는 LT 기판(400)에, 열팽창계수가 동일한 또는 가까운 것을 사용함으로써, 열처리 시에 휨이 발생하기 어렵고, 박리를 할 수 있는 온도까지 승온할 수 있다. 또한, 지지 기판으로 되는 LT 기판(400)은 실질적으로 분극하고 있지 않기 때문에, 활성층인 LT층(110)에의 악영향을 피할 수 있다.
실시예 1
0.35mm 두께의 42о Y컷 LT 100mmφ 웨이퍼(분극 있음)에 SiO2를 PVD(스퍼터)법으로 700nm 성막하고, 연마를 행하여 500nm로 하였다. 이 웨이퍼를 각종 지지 기판에 플라즈마 활성화법으로 표면 처리를 한 후에 붙임을 행하고 승온하였다. 그때의 파괴 온도를 기록한 것을 도 3에 나타낸다. 팽창계수차가 큰 것은 파괴가 저온에서 발생하고, 차가 없는 LT나 LN을 지지 기판에 사용한 것은 파괴가 발생하지 않았다. 지지 기판으로서 LT 또는 LN을 사용하는 것은 기판 갈라짐 방지의 관점에서 유효하다고 생각된다.
실시예 2
0.35mm 두께의 160о Y컷 LN 100mmφ 웨이퍼(분극 있음)에 SiO2를 PVD(스퍼터)법으로 700nm 성막하고, 연마를 행하여 500nm로 하였다. 이 웨이퍼를 각종 지지 기판에 플라즈마 활성화법으로 표면 처리를 한 후에 붙임을 행하고 승온하였다. 결과는 실시예 1과 동일하였다.
실시예 3
활성층으로 되는 0.35mm 두께의 42о Y컷 LT 100mmφ 웨이퍼(분극 있음)에 H＋ 이온을 100keV에서 7.5e16 atoms/cm2의 도스량으로 주입하였다. 다음에, SiO2를 PVD(스퍼터)법으로 성막하고, 연마를 행하였다. 이 웨이퍼를 각종 지지 기판에 플라즈마 활성화법으로 표면 처리를 한 후에 붙임을 행하고, 180℃로 승온을 행하였다. 다음에 SiGen법(기계 박리법)으로 주입 계면을 따라 박리를 행하고, 표면을 연마하여 LT의 두께를 500nm로 하고, 550℃의 열처리를 행하여 복합 웨이퍼를 얻었다.
이들 복합 웨이퍼에 공진기를 제작하여 2GHz 부근에 있어서 Qmax값을 측정하였다. Q값이란 신호 피크의 첨예도이고, 그 값은 디바이스의 성능을 측정하는 지표이다. 결과를 도 4에 나타낸다. 이 결과로부터 지지 웨이퍼에는 분극이 없는 LT나 LN을 사용한 것이 가장 특성이 좋다는 것이 판명되었다.
실시예 4
활성층으로 되는 0.35mm 두께의 160о Y컷 LN 100mmφ(분극 있음) 웨이퍼를 사용하여 실시예 3과 마찬가지의 실험을 행하였다. 박리 전의 승온 온도를 450℃로 하였다. 결과는 실시예 3과 마찬가지의 경향을 나타냈다.
실시예 5
실시예 1에 있어서, 개재층을 CVD(화학 증착)법으로 성막해도, 개재층의 재질을 SiON, SiN으로 변경해도 결과는 거의 동일하였다. 본 발명은 개재층의 성막 방법이나 재질에는 의존하지 않는 것이 판명되었다.
이상, 본 발명을 실시의 형태를 사용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에 다양한 변경 또는 개량을 가하는 것이 가능하다는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 청구범위의 기재로부터 분명하다.
청구범위, 명세서, 및 도면 중에 있어서 나타낸 장치, 시스템, 프로그램, 및 방법에 있어서의 동작, 수순, 스텝, 및 단계 등의 각 처리의 실행 순서는 특별히 「보다 전에」, 「앞서」 등으로 명시하고 있지 않고, 또 전의 처리의 출력을 후의 처리에서 사용하는 것이 아닌 한, 임의의 순서로 실현할 수 있는 것에 유의해야 할 것이다. 청구범위, 명세서, 및 도면 중의 동작 플로우에 관해, 편의상 「먼저,」, 「다음에,」 등을 사용하여 설명했다고 해도, 이 순으로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 복합 웨이퍼
100 LT 기판
110 LT층
200 개재층
300 이온 주입 계면
400 LT 기판

Claims (12)

  1. 탄탈산리튬 및 니오브산리튬의 어느 것이고, 실질적으로 분극하고 있지 않는 지지 기판과,
    상기 지지 기판의 일면 측에 붙여진 탄탈산리튬 및 니오브산리튬의 어느 것이고, 분극하고 있는 활성층을 구비하는 복합 웨이퍼.
  2. 제1항에 있어서,
    상기 지지 기판과 상기 활성층 사이에 배치된 개재층을 더 구비하는 복합 웨이퍼.
  3. 제2항에 있어서,
    상기 개재층은 절연성을 가지는 복합 웨이퍼.
  4. 제2항 또는 제3항에 있어서,
    상기 개재층은 SiO2, SiON 및 SiN의 적어도 하나를 포함하는 복합 웨이퍼.
  5. 탄탈산리튬 및 니오브산리튬의 어느 것이고, 실질적으로 분극하고 있지 않는 지지 기판을 준비하는 단계와,
    상기 지지 기판의 일면 측에 붙여진 탄탈산리튬 및 니오브산리튬의 어느 것이고, 분극하고 있는 활성 기판을 준비하는 단계와,
    상기 활성 기판에 이온을 주입하여 계면을 생성하는 단계와,
    상기 지지 기판과 상기 활성 기판을 붙이는 단계와,
    붙여진 상기 지지 기판과 상기 활성 기판을 승온하는 단계와,
    상기 계면에서 상기 활성 기판을 박리하는 단계를 구비하는 복합 웨이퍼의 제조 방법.
  6. 제5항에 있어서,
    상기 붙이는 단계 전에, 상기 지지 기판 또는 상기 활성 기판의 서로 붙여지는 면의 적어도 일방에 개재층을 형성하는 단계를 더 구비하는 복합 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 개재층은 절연성을 가지는 복합 웨이퍼의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 개재층은 SiO2, SiON 및 SiN의 적어도 하나를 포함하는 복합 웨이퍼의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 개재층은 PVD법 및 CVD법의 어느 것으로 형성되는 복합 웨이퍼의 제조 방법.
  10. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 붙이는 단계 전에, 상기 지지 기판 또는 상기 활성 기판의 서로 붙여지는 면의 적어도 일방을 활성화 처리하는 단계를 더 구비하는 복합 웨이퍼의 제조 방법.
  11. 제10항에 있어서,
    상기 활성화 처리는 플라즈마 처리를 포함하는 복합 웨이퍼의 제조 방법.
  12. 제5항 내지 제11항 중 어느 한 항에 있어서,
    상기 지지 기판을 준비하는 단계는 상기 지지 기판이 미리 가지고 있던 분극을 무극성화하는 단계를 포함하는 복합 웨이퍼의 제조 방법.
KR1020237026251A 2021-02-19 2022-02-08 복합 웨이퍼 및 그 제조 방법 KR20230128098A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-025398 2021-02-19
JP2021025398 2021-02-19
PCT/JP2022/004806 WO2022176689A1 (ja) 2021-02-19 2022-02-08 複合ウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
KR20230128098A true KR20230128098A (ko) 2023-09-01

Family

ID=82930452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026251A KR20230128098A (ko) 2021-02-19 2022-02-08 복합 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US20230396231A1 (ko)
EP (1) EP4297068A1 (ko)
JP (1) JPWO2022176689A1 (ko)
KR (1) KR20230128098A (ko)
CN (1) CN117043910A (ko)
TW (1) TW202234472A (ko)
WO (1) WO2022176689A1 (ko)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548171A (ja) * 1991-08-21 1993-02-26 Seiko Epson Corp マトリクストランスデユーサ
JPH0786866A (ja) * 1993-09-17 1995-03-31 Matsushita Electric Ind Co Ltd 複合単結晶圧電基板とその製造方法
DE69429848T2 (de) * 1993-11-01 2002-09-26 Matsushita Electric Ind Co Ltd Elektronische Anordnung und Verfahren zur Herstellung
KR100496526B1 (ko) * 2002-09-25 2005-06-22 일진디스플레이(주) 표면 탄성파 소자용 탄탈산 리튬 단결정 기판의 제조방법
KR101148587B1 (ko) * 2007-12-25 2012-05-23 가부시키가이샤 무라타 세이사쿠쇼 복합 압전 기판의 제조 방법
EP2506431A4 (en) * 2009-11-26 2014-02-26 Murata Manufacturing Co PIEZOELECTRIC DEVICE AND METHOD FOR PRODUCING THE PIEZOELECTRIC DEVICE
JP5856408B2 (ja) * 2011-08-22 2016-02-09 太陽誘電株式会社 弾性波デバイスおよびモジュール
JP6324297B2 (ja) * 2014-05-09 2018-05-16 信越化学工業株式会社 圧電性酸化物単結晶基板及びその作製方法
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
CN109891747B (zh) * 2016-11-11 2023-07-14 信越化学工业株式会社 复合基板、表面弹性波器件及复合基板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"3-inch single crystal LiTaO3 films onto metallic electrode using SmartCutTM technology" Tauzin et al. ELECTRIC LETTERS, 19th June 2008, Vol. 44 No. 13

Also Published As

Publication number Publication date
WO2022176689A1 (ja) 2022-08-25
US20230396231A1 (en) 2023-12-07
CN117043910A (zh) 2023-11-10
TW202234472A (zh) 2022-09-01
EP4297068A1 (en) 2023-12-27
JPWO2022176689A1 (ko) 2022-08-25

Similar Documents

Publication Publication Date Title
US10580962B2 (en) Method for manufacturing piezoelectric device
EP3413464B1 (en) Composite substrate and method for producing composite substrate
US9385301B2 (en) Method for manufacturing composite piezoelectric substrate
CN110828298A (zh) 单晶薄膜复合基板及其制造方法
WO2013031651A1 (ja) 弾性波装置及びその製造方法
JP2021519536A (ja) 圧電層を支持基板上に転写する方法
WO2010087226A1 (ja) 複合基板の製造方法
CN115951509B (zh) 电光晶体薄膜、制备方法及电子元件
CN113193109A (zh) 一种复合薄膜的制备方法及复合薄膜
CN111477543A (zh) 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
KR20230128098A (ko) 복합 웨이퍼 및 그 제조 방법
TWI768765B (zh) 用於製作射頻裝置用壓電結構之方法，該壓電結構可用於壓電層的移轉，以及移轉該壓電層之方法
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
JP7262421B2 (ja) 圧電体複合基板およびその製造方法
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
CN114381808A (zh) 微波加热制备复合薄膜的方法、复合薄膜及电子元器件
JP7274442B2 (ja) 複合基板およびその製造方法
CN111883648B (zh) 一种压电薄膜的制备方法、压电薄膜及带通滤波器
WO2021157218A1 (ja) 複合基板およびその製造方法
TW202147647A (zh) 用於製作射頻裝置用壓電結構之方法，該壓電結構可用於壓電層的移轉，以及移轉該壓電層之方法
CN111510093A (zh) 一种用于制作体声波器件的压电薄膜体及其制备方法
CN114355635A (zh) 一种电光晶体薄膜、制备方法及电子元器件
JPWO2022176689A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination