JP2021519536A - 圧電層を支持基板上に転写する方法 - Google Patents

圧電層を支持基板上に転写する方法 Download PDF

Info

Publication number
JP2021519536A
JP2021519536A JP2020551934A JP2020551934A JP2021519536A JP 2021519536 A JP2021519536 A JP 2021519536A JP 2020551934 A JP2020551934 A JP 2020551934A JP 2020551934 A JP2020551934 A JP 2020551934A JP 2021519536 A JP2021519536 A JP 2021519536A
Authority
JP
Japan
Prior art keywords
substrate
layer
piezoelectric
donor
handle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020551934A
Other languages
English (en)
Other versions
JP7256204B2 (ja
Inventor
ベルハケミ ジャメル
ベルハケミ ジャメル
バルジュ ティエリー
バルジュ ティエリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021519536A publication Critical patent/JP2021519536A/ja
Application granted granted Critical
Publication of JP7256204B2 publication Critical patent/JP7256204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/025Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks comprising an acoustic mirror
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks

Abstract

本発明は、圧電層(3)を支持基板(6)に転写する方法に関し、ハンドル基板(2)に接合された圧電基板(3)と、前記圧電基板(3)と前記ハンドル基板(2)との間の界面に位置する重合接着剤層(10)とを含む、ヘテロ構造(4)からなるドナー基板(40)を提供するステップと、前記圧電基板(3)に脆弱化ゾーン(7)を形成して、転写される圧電層(31)の境界を定めるステップと、支持基板(6)を提供するステップと、前記支持基板(6)および/または前記圧電基板(3)の主面上に、誘電体層(8)を形成するステップと、前記ドナー基板(40)を支持基板(6)に結合するステップであって、前記誘電体層(8)は該結合界面にある、該ステップと、前記ドナー基板(40)を、300°C以下の温度で、前記脆弱化されたゾーン(7)に沿って破壊および分離するステップとを備える。

Description

本発明は、圧電層を転写するためのドナー基板を製造する処理、およびそのような圧電層を転写する処理に関する。本発明は、特に、共振器またはフィルタなどの無線周波数デバイスの製造に適用可能である。
一般にシリコン、電気的絶縁層、および圧電層などの半導体材料で作られたキャリア基板を、そのベースからその表面まで連続的に含む基板上に、共振器またはフィルタなどの高周波(RF)デバイスを製造することは既知の慣行である。
バルク音響波(BAW)デバイスは、典型的には、薄い圧電層(すなわち、一般に実質的に1μm未満の厚さを有する)および前記薄い層の各主面に配置された2つの電極を含む。電極に印加される電気信号、通常では電圧変動は、圧電層を伝播する弾性波に変換される。波の周波数がフィルタの周波数帯域に対応している場合、この弾性波の伝播が促進されます。この波は、反対側の面にある電極に到達すると、再び電気信号に変換される。
圧電層は、典型的には、圧電材料の厚い基板(例えば、インゴットをスライスすることによって得られる)をキャリア基板に移すことによって得られる。キャリア基板は、例えばシリコン基板である。
圧電層の転写は、厚い圧電基板をキャリア基板に結合し、その後、厚い圧電基板を薄くして、RFデバイスを製造するための所望の厚さの薄い圧電層のみをキャリア基板上に残すことを伴う。
圧電基板のキャリア基板への良好な接着のために、酸化物の層(例えば、酸化シリコンSiO2)が一般に2つの基板のそれぞれの上に堆積され、前記基板は前記酸化物層を介して結合される。
このような酸化物−酸化物結合を強化するために、結合前に、結合される表面のプラズマ活性化を実行し、結合後に、固化アニールを行うことが知られている。前記固化焼鈍は、典型的には100℃と300℃との間の温度で行われる。
しかし、圧電材料とキャリア基板の材料は非常に異なる熱膨張係数を持っているため、このようなアニーリングを実行すると、アセンブリが大幅に変形する。
このタイプの問題を克服するために、ドナー仮想基板、すなわち、厚い圧電基板がハンドル基板に結合されているヘテロ構造を使用することが知られている。したがって、前記ドナー仮想基板とキャリア基板を結合した後、厚い圧電基板がハンドル基板とキャリア基板との間に保持される。ハンドル基板およびキャリア基板の材料および厚さの選択により、熱膨張係数の特定の対称性を確実にすることができ、これにより、熱処理の適用中のアセンブリの変形を最小限に抑えることができる。
したがって、ドナー仮想基板は、それぞれが酸化物層で覆われた厚い圧電基板とシリコン基板を接合することによって製造することができる。
しかしながら、そのようなヘテロ構造にはいくつかの欠点がある。
第1に、厚い圧電基板上に酸化物層を堆積すると、前記圧電基板が実質的に湾曲(曲がる)し、これは、平坦な基板用に設計されたプロセスの後のステップとあまり適合しない。
さらに、結合に必要な酸化物層の形成は長く、費用がかかる。
最後に、前述のように、厚い圧電基板とハンドル基板との間の熱膨張係数が異なるため、ヘテロ構造は固化アニールを受けることができない。しかしながら、固化アニールが存在しない場合、2つの基板の酸化物層の結合エネルギーは非常に低いままであるため、ドナー仮想基板の機械的強度は不十分である。その結果、厚い圧電基板を薄くする工程中に、接合界面での破損が発生する可能性がある。
本発明の1つの目的は、前述の欠点を克服すること、特に、薄い圧電層を厚い基板からキャリア基板に転写するためのドナー基板を設計することであり、製造コストが低く、機械的強度が優れ、および/または、既存の基板よりも曲率が低い。
この目的のために、本発明は、圧電層をキャリア基板に転写するためのドナー基板を製造するプロセスを提供し、前記プロセスは、主に、以下のステップを含むことを特徴とする。
- 圧電基板を提供する、
- ハンドル基板を提供する、
- ハンドル基板または圧電基板の主面上に光重合可能な接着剤層を堆積する、
- 接着層を介して圧電基板をハンドル基板に接着し、ヘテロ構造を形成する、
- 接着層を重合させるために、前記ヘテロ構造に光束を照射して、前記ドナー基板を形成する。
光重合性接着剤層を実装して、ドナー基板を構成するヘテロ構造を組み立てることにより、基板を実質的に湾曲させる傾向がある高温で実装されるプロセスステップを回避しながら、基板に良好な機械的強度を与えることが可能になる。さらに、そのような接着剤層の形成は、実施するのが非常に簡単であり、安価である。
他の態様によれば、提案された製造プロセスは、単独で、または技術的に実現可能なそれらの組み合わせで実装される、以下の様々な特徴を有する:
- 光重合性接着剤層の厚さは2μmと8μmとの間である、
- 光重合性接着剤層はスピンコーティングによって堆積される、
- 結合工程は、20℃と50℃との間、好ましくは20℃と30℃との間の温度で実施される、
- 光束は圧電基板を通して適用される、
- 照射はパルス化される、
- 光束の波長は320nmと365nmとの間である、
- ハンドル基板およびキャリア基板は、ハンドル基板の材料とキャリア基板の材料との間の熱膨張係数の差が5%以下、好ましくはほぼ0%であるような材料で作成される、
- ハンドル基板は、シリコン、サファイア、多結晶窒化アルミニウム(AlN)、またはガリウムヒ素(GaAs)で作成される。
本発明の別の主題は、圧電層をキャリア基板に転写するためのプロセスに関し、
- 上記の製造プロセスを実施することにより得られたドナー基板を提供する、
- 圧電基板に脆弱化ゾーンを形成して、転写される圧電層の境界を定める、
- キャリア基板を提供する、
- キャリア基板および/または圧電基板の主面上に誘電体層を形成する、
- ドナー基板をキャリア基板に結合し、前記誘電体層は結合界面にある、
- 300°C以下の温度で、脆弱化されたゾーンに沿ってドナー基板を分割および分離する。
他の態様によれば、提案された転送プロセスは、単独でまたは技術的に実現可能なそれらの組み合わせで実装される以下の様々な特徴を有する:
- 誘電体層は、圧電基板上にスピンコーティングによって堆積されたガラス層である、
- プロセスは、結合前に、酸化物層、または窒化物層、または窒化物と酸化物の組み合わせを含む層、またはキャリア基板上の少なくとも1つの酸化物層と1つの窒化物層との重ね合わせの形成を含む、
- 脆弱化ゾーンは、原子種を圧電基板に注入することによって形成される、
- ハンドル基板は、シリコン、サファイア、多結晶窒化アルミニウム(AlN)、またはガリウムヒ素(GaAs)で作られた基板である、
- 重合した接着剤層の厚さは2μmと8μmとの間である。
本発明の別の主題は、圧電層の2つの対向する面上に電極を堆積させることを含む、バルク音響波デバイスを製造するためのプロセスに関する。このプロセスは、主に、上述の転写プロセスによって前記圧電層を生成することを含むことを特徴とする。
本発明はまた、ハンドル基板に結合された圧電基板を含むヘテロ構造からなる、圧電層の転写のためのドナー基板に関する。基板は主に、圧電基板とハンドル基板との間の界面に、重合した接着剤層を含むことを特徴とする。
本発明の他の特徴および利点は、添付の図面を参照して、以下の詳細な説明から明らかになる。
光重合性接着剤層をハンドル基板上に堆積するステップを概略的に示す図である。 厚い圧電基板を提供するステップを概略的に示す図である。 接着層によって圧電基板をハンドル基板に結合することによって得られるヘテロ構造を概略的に示す図である。 本発明による、単にドナー基板と呼ばれるドナー仮想基板を形成するために、ヘテロ構造内の接着層を重合させるステップを概略的に示す図である。 図4のドナー基板に原子種を注入して、その中に脆弱化領域を形成するステップを概略的に示す図である。 誘電体層が堆積されたキャリア基板を概略的に示す図である。 脆弱化されたドナー基板をキャリア基板に結合するステップを概略的に示す図である。 脆弱化されたゾーンに沿ってドナー基板を分割および分離した後に得られた基板を示す図である。 本発明の一実施形態によるバルク音響波フィルタの概略図である。
図を読みやすくするために、図示された要素は、必ずしも一定の縮尺で示されているわけではない。さらに、様々な図において同じ参照符号で指定された要素は、同一であるか、または同じ機能を実行する。
本発明の第1の主題は、圧電層をキャリア基板に転写するためのドナー基板を製造する方法に関する。
ドナー基板は、圧電基板をハンドル基板に結合することによって製造される。
ハンドル基板は、圧電層が転写されることが意図されているキャリア基板の材料の熱膨張係数に近い熱膨張係数の材料で製造される。「近い」とは、ハンドル基板の材料とキャリア基板の材料との間の熱膨張係数の差が5%以下、好ましくは0%以下であることを意味する。適切な材料は、例えば、シリコン、サファイア、多結晶窒化アルミニウム(AlN)、またはガリウムヒ素(GaAs)である。本発明において、対象となるのは、基板の主表面に平行な平面における熱膨張係数である。
図1に示す第1のステップによれば、光重合性接着剤層1が、ハンドル基板2または圧電基板3の露出面上に堆積される。図1では、堆積は、ハンドル基板2で実行される。
光重合性接着剤層1は、有利には、スピンコーティングによって堆積される。この技術は、光重合性層がその上に堆積される基板を実質的に一定かつ比較的高速で回転させ、遠心力によって基板の表面全体に光重合性層を均一に広げることからなる。この目的のために、基板は通常、真空チャックによってターンテーブル上に配置され、保持される。
当業者は、基板の表面に堆積された接着剤の体積、基板の回転速度、および接着剤層の所望の厚さに応じた最小堆積時間などの動作条件を決定することができる。
光重合性接着剤層の厚さは、通常、2〜8μmの間に含まれる。
非限定的な一例によれば、NORLAND PRODUCTSから「NOA 61」という参照名で販売されている光重合性接着剤層を本発明で使用することができる。
次に、圧電基板3は、図2に示すように、ヘテロ構造4を形成するために、接着層1を介してハンドル基板2に結合され、その一実施形態を図3に示す。
したがって、ヘテロ構造4は、ハンドル基板2、接着層1、および圧電基板3の重ね合わせから形成され、接着層1は、ハンドル基板2と圧電基板3との間の界面に配置される。
結合は、好ましくは周囲温度、すなわち約20℃で行われる。しかしながら、20℃と50℃との間、より好ましくは20℃と30℃との間の温度で熱間結合を実施することが可能である。
さらに、結合工程は、有利には真空下で行われ、それにより、結合界面を形成する表面、すなわち接着剤層の表面およびハンドル基板または圧電基板の表面から、水を脱着することが可能になる。
次に、接着剤層1を重合させるために、ヘテロ構造4に光束5を照射する。ヘテロ構造の照射を図4に示す。
光源は好ましくはレーザである。
光放射または光束は、好ましくは紫外線(UV)放射である。接着剤層の組成に応じて、320nm(ナノメートル)と365nmとの間の波長を有するUV放射が選択されることが好ましい。
照射は、圧電基板3の自由面30を入射光線に曝すことによって行われる。したがって、光放射5は、圧電基板の自由面30からヘテロ構造4に浸透し、接着層1に到達するまで圧電基板3を通過し、それにより前記接着層の重合を引き起こす。
接着剤層1の重合により、ヘテロ構造の機械的凝集を確実にするポリマー層10を形成することが可能になり、ドナー基板を形成するハンドル基板2と圧電基板3とを互いに結合したままにする。
ヘテロ構造の照射により、放射線が通過する圧電層が放射線のエネルギーを部分的に吸収して加熱することができる熱プロセスが生じる。加熱が多すぎると、圧電層の構造が不安定になりやすく、圧電層の物理的および化学的特性の劣化につながる可能性がある。さらに、加熱が多すぎると、熱膨張係数の違いにより圧電層とハンドル基板とが変形し、ヘテロ構造、したがって結果として得られるドナー基板の「ボウ」(bow)と呼ばれる全体的な変形が発生する。
圧電層の過度の加熱を回避するために、照射は有利にはパルス化される、すなわち、ヘテロ構造は光線の複数のパルスに曝される。各パルスは、設定された照射時間続き、照射時間は、パルスごとに同じでも異なっていてもよい。パルスは、ヘテロ構造が光線に曝されない間じゅう所定の休止時間だけ時間的に離れる。
当業者は、各パルスの照射時間、各パルス間の休止時間、および接着剤層を完全に重合させるために適用されるパルスの数を決定することが可能である。
したがって、例えば、休止時間によって分離されたそれぞれ10秒間続く約10個のパルスを、またそれぞれ10秒間続く約10個のパルスを、実施することができる。
照射後、重合した接着剤層10を有するヘテロ構造4からなるドナー基板40が得られる。
重合した接着剤層により、圧電基板とハンドル基板とを熱バジェット(budget)にさらすことなくそれらを変形させる傾向がある、圧電基板とハンドル基板とを接着することが可能になり、ドナー基板40に圧電層のその後の転写に十分な機械的強度を与えることが可能になる。
重合した接着剤層10の厚さは、好ましくは2μm(ミクロン)から8μmの間である。この厚さは、特に、結合前に堆積される光重合性接着剤層の構成材料、前記光重合性接着剤層の厚さ、および照射の実験条件に依存する。
任意選択で、ドナー基板40は、圧電層の露出表面を平坦にし、その粗さを減少させることを目的とする表面処理にかけられる。
本発明の第2の主題は、圧電層をキャリア基板に転写する方法に関する。
転写される圧電層を含むドナー基板が最初に提供される。ドナー基板は、好ましくは、本発明の第1の主題による上記の製造方法によって得られる。
転写される圧電層を受け入れることができるキャリア基板6も提供される。キャリア基板は、好ましくはシリコンでできている。
図5に示す第1のステップによれば、圧電基板3に脆弱化ゾーン7が形成され、転写される圧電層31の境界を定める。圧電基板の露出面に対する脆弱ゾーン7の深さは、転写される圧電層の厚さを決定する。
好ましい一実施形態によれば、脆弱化ゾーンは、原子種を圧電基板に注入することによって形成され、その注入は、図5に矢印9で示されている。原子種は、移送される圧電層の厚さを決定する圧電基板の決定された深さに注入される。
原子種を注入することによって脆弱化ゾーンが形成される場合、注入される原子種は、好ましくは水素イオンおよび/またはヘリウムイオンである。
次に、誘電体層8が、キャリア基板6および/または圧電基板の主面上に形成される。図6は、誘電体層8が堆積されたキャリア基板6を示す。
好ましくは、誘電体層は、「スピンオンガラス」(SOG)と呼ばれる、圧電基板上にスピンコーティングによって堆積されたガラス層である。この技術は、層の堆積が周囲温度で行われ、続いて約250℃の温度で高密度化アニールが行われるため、誘電体層が形成される基板を変形させないという点で有利である。
任意に、誘電体層が堆積されていない、ドナー基板40またはキャリア基板6の結合される表面30または60は、適切な処理を受け、その後、この表面と他のそれぞれの表面との親水性分子結合を可能にする。好ましくは、そのような処理は、担体基板上に、酸化物層、または窒化物層、または窒化物と酸化物の組み合わせを含む層、または酸化物層と窒化物層の重ね合わせを形成することからなる。たとえば、シリコン製のキャリア基板の場合、酸化シリコンSiO2の層、または窒化シリコンSi34の層、窒化シリコンと酸化膜SiOxyとの組み合わせからなる層、または酸化シリコンSiO2の層と窒化シリコンSi34の層との重ね合わせ、を形成することができた。
キャリア基板がシリコンでできている場合、酸化シリコンの層が形成されることが好ましい。
次に、図7に示すように、ドナー基板40がキャリア基板6に接合される。
結合は、誘電体層8が結合界面に位置するように行われる。次に、形成された多層構造20は、キャリア基板6、誘電体層8、圧電基板3から転写される圧電層31、ポリマー層10、およびハンドル基板2を連続的に含む。
結合後、多層構造20は熱アニールを受け、ドナー基板40は脆弱化ゾーン7に沿ってキャリア基板6から分離され、それにより圧電層31をキャリア基板6に転写することができる。
図8は、弱められたゾーンに沿ってドナー仮想基板を分割および分離した後に得られた最終構造を示し、キャリア基板6上に配置された転写圧電層31を含み、転写圧電層31とキャリア基板6との境界に位置する誘電層8を備える。
ドナー基板を分割および分離するステップは、重合した接着剤層が劣化しないような温度で実行される。300℃以下の温度は、重合した接着剤層のそのような劣化を防ぐことを可能にする。弱められたゾーンに沿って圧電基板を分割するには、160°C程度の温度で十分である。
圧電基板は、熱膨張係数が近い2つの基板(つまり、ハンドル基板とキャリア基板)の間に保持されているため、アニールの実行中に差動変形は発生しない。
本発明の第3の主題は、本発明の第2の主題による移送プロセスの非限定的な適用に関する。本発明の第2の主題による転写プロセスに従って生成された圧電層の2つの対向する面上に電極を堆積させることを含むバルク音響波デバイスを生成するためのプロセスが提案される。
図9は、バルク弾性波共振器の概略図である。
共振器70は、薄い圧電層31(すなわち、一般に1μm未満、好ましくは0.2μm未満の厚さ)と、圧電層31の両側に配置された2つの電極71、72とを備える。圧電層31は、キャリア基板6上に載っている。基板から共振器を分離し、したがって基板への波の伝搬を防ぐために、ブラッグミラー73が電極71と基板6との間に挿入されている。あるいは(図示せず)、この分離は、基板と圧電層との間に空洞を設けることによって達成することができる。これらの異なる配置は、当業者に知られており、したがって、本明細書では詳細に説明しない。
場合によっては、キャリア基板が最終用途に最適でないことがある。次に、層31を最終基板(図示せず)に転写することが有利であり、その特性は、目的の用途に応じて、最終基板に結合し、任意の適切な技術によってキャリア基板を除去することによって選択される。
一実施形態によれば、バルク弾性波デバイスを製造するために、上記のプロセスに対する調整を行わなければならない。まず、図7に示す結合ステップの前に、第1の電極が層31の自由表面上に堆積されてドナー基板から転写され、この第1の電極(図9の71で示す)は最終スタックに埋め込まれる。図8に示す転写ステップの後、第2の電極(図9では72で示す)が、第1の電極と反対の層31の自由表面上に堆積される。別の選択肢は、上述のように層31を最終基板に転写し、前記転写の前後に電極を形成することである。第2に、キャリア基板6への音波の伝搬を防ぐために、例えばブラッグミラー(図9に示すような)または以前にエッチングされたキャビティであり得る分離手段を、必要に応じて、キャリア基板内または最終基板内に組み込むことが可能である。
最後に、与えられる応用としては、本発明の応用分野に関して決して限定されるものではなく、1つの特定の説明に過ぎないことは言うまでもない。

Claims (7)

  1. 圧電層(3)をキャリア基板(6)に転写するプロセスであって、
    ハンドル基板(2)に接合された圧電基板(3)と、前記圧電基板(3)と前記ハンドル基板(2)との間の界面に位置する重合接着剤層(10)とを含む、ヘテロ構造(4)からなるドナー基板(40)を提供するステップと、
    前記圧電基板(3)に脆弱化ゾーン(7)を形成して、転写される圧電層(31)の境界を定めるステップと、
    キャリア基板(6)を提供するステップと、
    前記キャリア基板(6)および/または前記圧電基板(3)の主面上に、誘電体層(8)を形成するステップと、
    前記ドナー基板(40)をキャリア基板(6)に結合するステップであって、前記誘電体層(8)は該結合界面にある、該ステップと、
    前記ドナー基板(40)を、300°C以下の温度で、前記脆弱化されたゾーン(7)に沿って分割および分離するステップと
    を備えたことを特徴とするプロセス。
  2. 前記誘電体層(8)は、前記圧電基板上にスピンコーティングによって堆積されたガラス層であることを特徴とする請求項1に記載のプロセス。
  3. 前記結合の前に、酸化物層、または窒化物層、または窒化物と酸化物との組み合わせを含む層、または少なくとも1つの酸化物層とキャリア基板(6)上の1つの窒化物層との重ね合わせの、前記形成を含むことを特徴とする請求項1又は2に記載のプロセス。
  4. 前記脆弱化ゾーン(7)は、前記圧電基板に原子種(9)を注入することによって形成されることを特徴とする請求項1ないし3のいずれか1つに記載のプロセス。
  5. 前記ハンドル基板(2)は、シリコン、サファイア、多結晶窒化アルミニウム(AlN)、またはガリウムヒ素(GaAs)で作られた基板であることを特徴とする請求項1ないし4のいずれか1つに記載のプロセス。
  6. 前記重合接着剤層(10)の厚さは、2μmと8μmとの間であることを特徴とする請求項1ないし5のいずれか1つに記載のプロセス。
  7. 圧電層(31)の対向する2つの面上での電極(71、72)の堆積を含む、バルク音響波デバイス(70)を製造するプロセスであって、前記圧電層(31)を、請求項1ないし6のいずれか1つに記載のプロセスの手段によって製造することを特徴とするプロセス。
JP2020551934A 2018-03-26 2019-03-21 圧電層を支持基板上に転写する方法 Active JP7256204B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852573A FR3079346B1 (fr) 2018-03-26 2018-03-26 Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique
FR1852573 2018-03-26
PCT/FR2019/050645 WO2019186032A1 (fr) 2018-03-26 2019-03-21 Procede de transfert d'une couche piezoelectrique sur un substrat support

Publications (2)

Publication Number Publication Date
JP2021519536A true JP2021519536A (ja) 2021-08-10
JP7256204B2 JP7256204B2 (ja) 2023-04-11

Family

ID=62816717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020551934A Active JP7256204B2 (ja) 2018-03-26 2019-03-21 圧電層を支持基板上に転写する方法

Country Status (8)

Country Link
US (1) US20210020826A1 (ja)
EP (1) EP3776641B1 (ja)
JP (1) JP7256204B2 (ja)
KR (1) KR20200135411A (ja)
CN (1) CN111919290B (ja)
FR (1) FR3079346B1 (ja)
SG (1) SG11202009335RA (ja)
WO (1) WO2019186032A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210068131A (ko) * 2018-10-16 2021-06-08 도호쿠 다이가쿠 음향파 디바이스들
FR3108788A1 (fr) * 2020-03-24 2021-10-01 Soitec Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3108789B1 (fr) * 2020-03-24 2023-12-08 Soitec Silicon On Insulator Procédé de fabrication d’une structure piézoélectrique pour dispositif radiofréquence et pouvant servir pour le transfert d’une couche piézoélectrique, et procédé de transfert d’une telle couche piézoélectrique
FR3120985B1 (fr) 2021-03-19 2023-03-31 Soitec Silicon On Insulator Procédé de fabrication d’une hétérostructure
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
FR3131436A1 (fr) * 2021-12-23 2023-06-30 Soitec Procede de fabrication d’un substrat donneur
FR3131979A1 (fr) 2022-01-17 2023-07-21 Soitec Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support
FR3131980B1 (fr) 2022-01-17 2024-01-12 Soitec Silicon On Insulator Procédé de fabrication d’un substrat donneur pour le transfert d’une couche piézoélectrique et procédé de transfert d’une couche piézoélectrique sur un substrat support
WO2024018149A1 (fr) 2022-07-19 2024-01-25 Soitec Procédé de fabrication d'un substrat support pour application radiofréquences
FR3138239A1 (fr) 2022-07-19 2024-01-26 Soitec Procédé de fabrication d’un substrat support pour application radiofréquences
WO2024051945A1 (en) * 2022-09-08 2024-03-14 Huawei Technologies Co., Ltd. Surface acoustic wave device, and radio frequency filter and multiplexer comprising the same
FR3140474A1 (fr) 2022-09-30 2024-04-05 Soitec Substrat donneur et Procédé de fabrication d’un substrat donneur pour être utilisé dans un procédé de transfert de couche mince piézoélectrique.

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JP2002217666A (ja) * 2001-01-24 2002-08-02 Hitachi Ltd 弾性表面波素子およびその製造方法
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003204049A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003243161A (ja) * 2002-02-12 2003-08-29 Seiko Epson Corp 電気光学装置の製造方法及び製造装置、電気光学装置、電子機器
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2007150931A (ja) * 2005-11-30 2007-06-14 Hitachi Media Electoronics Co Ltd 弾性表面波装置及びこれを搭載した通信端末。
JP2009166309A (ja) * 2008-01-15 2009-07-30 Konica Minolta Holdings Inc インクジェットヘッド及びインクジェットヘッドの製造方法
JP2012005106A (ja) * 2010-05-17 2012-01-05 Murata Mfg Co Ltd 複合圧電基板の製造方法および圧電デバイス
WO2012043615A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイスの製造方法
CN102582142A (zh) * 2010-12-22 2012-07-18 日本碍子株式会社 复合基板以及复合基板的制造方法
WO2013031617A1 (ja) * 2011-08-26 2013-03-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
WO2017163722A1 (ja) * 2016-03-25 2017-09-28 日本碍子株式会社 接合方法
US20180316329A1 (en) * 2015-10-20 2018-11-01 Soitec Composite structure and associated production method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US20030186521A1 (en) * 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
KR100889886B1 (ko) * 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
EP1702407A1 (en) * 2003-10-06 2006-09-20 Philips Intellectual Property & Standards GmbH Resonator structure and method of producing it
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
JP4811924B2 (ja) * 2006-02-24 2011-11-09 日本碍子株式会社 圧電薄膜デバイス
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices
US9608119B2 (en) * 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
FR3003692B1 (fr) * 2013-03-25 2015-04-10 Commissariat Energie Atomique Procede de fabrication d’une structure a multijonctions pour cellule photovoltaique
KR20140140188A (ko) * 2013-05-28 2014-12-09 삼성디스플레이 주식회사 도너기판 및 이의 제조방법 및 이를 이용한 전사패턴 형성방법
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
FR3045678B1 (fr) * 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
FR3045933B1 (fr) * 2015-12-22 2018-02-09 Soitec Substrat pour un dispositif a ondes acoustiques de surface ou a ondes acoustiques de volume compense en temperature

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2002217666A (ja) * 2001-01-24 2002-08-02 Hitachi Ltd 弾性表面波素子およびその製造方法
JP2003204049A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003243161A (ja) * 2002-02-12 2003-08-29 Seiko Epson Corp 電気光学装置の製造方法及び製造装置、電気光学装置、電子機器
JP2005229455A (ja) * 2004-02-16 2005-08-25 Shin Etsu Chem Co Ltd 複合圧電基板
JP2007150931A (ja) * 2005-11-30 2007-06-14 Hitachi Media Electoronics Co Ltd 弾性表面波装置及びこれを搭載した通信端末。
JP2009166309A (ja) * 2008-01-15 2009-07-30 Konica Minolta Holdings Inc インクジェットヘッド及びインクジェットヘッドの製造方法
JP2012005106A (ja) * 2010-05-17 2012-01-05 Murata Mfg Co Ltd 複合圧電基板の製造方法および圧電デバイス
US20150007424A1 (en) * 2010-05-17 2015-01-08 Murata Manufacturing Co., Ltd. Method for manufacturing composite piezoelectric substrate and piezoelectric device
WO2012043615A1 (ja) * 2010-09-28 2012-04-05 株式会社村田製作所 圧電デバイスの製造方法
CN102582142A (zh) * 2010-12-22 2012-07-18 日本碍子株式会社 复合基板以及复合基板的制造方法
JP2012147424A (ja) * 2010-12-22 2012-08-02 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
WO2013031617A1 (ja) * 2011-08-26 2013-03-07 株式会社村田製作所 圧電デバイス、および、圧電デバイスの製造方法
WO2017052646A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Island transfer for optical, piezo and rf applications
US20180316329A1 (en) * 2015-10-20 2018-11-01 Soitec Composite structure and associated production method
WO2017163722A1 (ja) * 2016-03-25 2017-09-28 日本碍子株式会社 接合方法

Also Published As

Publication number Publication date
WO2019186032A1 (fr) 2019-10-03
FR3079346A1 (fr) 2019-09-27
CN111919290B (zh) 2024-03-01
FR3079346B1 (fr) 2020-05-29
JP7256204B2 (ja) 2023-04-11
KR20200135411A (ko) 2020-12-02
CN111919290A (zh) 2020-11-10
SG11202009335RA (en) 2020-10-29
EP3776641B1 (fr) 2024-05-15
EP3776641A1 (fr) 2021-02-17
US20210020826A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
JP2021519536A (ja) 圧電層を支持基板上に転写する方法
US11870411B2 (en) Method for manufacturing a substrate for a radiofrequency device
US10432169B2 (en) Bonded body and elastic wave element
JP6847957B2 (ja) 温度補償表面音響波デバイスまたはバルク音響波デバイス用の基板
TW201231290A (en) Laminate and separation method of same
JP2019520753A (ja) 表面弾性波デバイス用のハイブリッド構造
CN109273586A (zh) 一种压电晶片及其制作方法
JP2024022682A (ja) ハイブリッド構造
JPH10335974A (ja) 弾性境界波素子
JP2023143949A (ja) 高周波フィルタ用の基板を製造するためのプロセス
KR20230155584A (ko) 헤테로 구조체로부터 층을 전달하는 방법
JP7262421B2 (ja) 圧電体複合基板およびその製造方法
JPWO2019186053A5 (ja)
CN111510093B (zh) 一种用于制作体声波器件的压电薄膜体及其制备方法
WO2022176689A1 (ja) 複合ウェーハおよびその製造方法
JP2023519166A (ja) 積層構造を製造するための方法
JP2021506122A (ja) ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用
JP2003533012A (ja) 接着によって結合力が増強された複数部材の組立方法およびこの方法によって得られたデバイス
JPH01199457A (ja) 半導体ウエハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230330

R150 Certificate of patent or registration of utility model

Ref document number: 7256204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150