JP2003204049A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003204049A
JP2003204049A JP2002316613A JP2002316613A JP2003204049A JP 2003204049 A JP2003204049 A JP 2003204049A JP 2002316613 A JP2002316613 A JP 2002316613A JP 2002316613 A JP2002316613 A JP 2002316613A JP 2003204049 A JP2003204049 A JP 2003204049A
Authority
JP
Japan
Prior art keywords
substrate
layer
adhesive
film
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002316613A
Other languages
English (en)
Other versions
JP4015002B2 (ja
Inventor
Junya Maruyama
純矢 丸山
Toru Takayama
徹 高山
Yuugo Gotou
裕吾 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002316613A priority Critical patent/JP4015002B2/ja
Publication of JP2003204049A publication Critical patent/JP2003204049A/ja
Application granted granted Critical
Publication of JP4015002B2 publication Critical patent/JP4015002B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 全体の厚さが薄く、軽量、且つ、フレキシブ
ルな（湾曲することが可能な）半導体素子（薄膜トラン
ジスタ、薄膜ダイオード、シリコンのＰＩＮ接合からな
る光電変換素子やシリコン抵抗素子）を有する半導体装
置およびその作製方法を提供する。 【解決手段】 本発明は、プラスチックフィルム上に素
子を形成するのではなく、基板のような平らな板状のも
のを型とし、凝固材（代表的には接着材）である第２の
接着材１６を基板（第３の基板１７）と素子を含む層
（被剥離層１３）との間に充填し、凝固させた後、型と
した基板（第３の基板１７）を剥離して、凝固した接着
材（第２の接着材１６）だけで素子を含む層（被剥離層
１３）を固定することによって薄膜化、軽量化を実現す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置、またはエレクトロル
ミネッセンス表示装置に代表される発光装置、その様な
装置を部品として搭載した電子機器に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、発光装置、半導体回路および電子
機器は全て半導体装置である。
【０００３】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
【０００４】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。現在、ガラス基板や石
英基板が多く使用されているが、割れやすく、重いとい
う欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。その
ため、可撓性を有する基板、代表的にはフレキシブルな
プラスチックフィルムの上にＴＦＴ素子を形成すること
が試みられている。
【０００５】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のＴＦＴを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な発光素子や
液晶表示装置は実現されていない。
【０００６】
【発明が解決しようとする課題】もし、プラスチックフ
ィルム等の可撓性を有する基板の上に有機発光素子（Ｏ
ＬＥＤ：Organic Light Emitting Device）が形成され
た発光装置や、液晶表示装置を作製することができれ
ば、厚みが薄く軽量であるということに加えて、曲面を
有するディスプレイや、ショーウィンドウ等などにも用
いることができる。よって、その用途は携帯機器のみに
限られず、応用範囲は非常に広い。
【０００７】また、ガラス基板に比べてプラスチックフ
ィルムの透光性が低いため、光を通過させるプラスチッ
クフィルムの材質及び厚さによらず、透光性がわずかに
低下するという問題もある。
【０００８】本発明は、全体の厚さが薄く、軽量、且
つ、フレキシブルな（湾曲することが可能な）半導体素
子（薄膜トランジスタ、メモリー素子、薄膜ダイオー
ド、シリコンのＰＩＮ接合からなる光電変換素子やシリ
コン抵抗素子）を有する半導体装置およびその作製方法
を提供することを課題とする。
【０００９】
【課題を解決するための手段】本発明は、プラスチック
フィルム上に素子を形成するのではなく、基板のような
平らな板状のものを型とし、凝固材（代表的には接着
材）を基板と素子を含む層との間に充填し、凝固させた
後、型とした基板を剥離して、凝固した接着材だけで素
子を含む層を固定することを特徴としている。なお、素
子を含む層と上記接着材との密着性は高い。
【００１０】本明細書で開示する発明の構成は、接着材
を支持体とし、前記接着材に接する絶縁膜上に素子を備
えたことを特徴とする半導体装置である。
【００１１】上記構成において、前記素子は、薄膜トラ
ンジスタ、有機発光素子、液晶を有する素子、メモリー
素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる
光電変換素子、またはシリコン抵抗素子である。
【００１２】上記接着材の厚さは適宜設定することがで
き、プラスチックフィルムの厚さよりも薄くすれば、さ
らなる薄膜化、軽量化、またはフレキシブル化が実現で
きる。例えば、接着材だけで素子を含む層を固定した場
合のトータルの厚さを、０．５ｍｍ以下、好ましくは、
０．１ｍｍ〜０．３ｍｍとすることが可能である。
【００１３】また、上記接着材の材料は適宜選択するこ
とができる。例えば、上記接着材は、熱硬化性、感光
性、または透光性を有する材料を用いればよい。発光表
示装置において、発光素子からの光を接着材に通過させ
る場合、通過する光の量を多くすることができるため、
輝度を上げることができる。また、有機発光素子を有す
る発光装置は、水分や酸素に弱いため、外部からの水分
や酸素の侵入をブロック可能なバリア性を有する接着材
が望ましい。
【００１４】また、透過型の液晶表示装置においても、
バックライトからの光を接着材に通過させる場合には透
光性の高い接着材を選択することが好ましく、さらにプ
ラスチックフィルムよりも接着材の膜厚を薄くすること
で、通過する光の量を多くすることができる。
【００１５】また、接着材で貼り合わせるプラスチック
フィルムを用いた場合と比較すると、大気／プラスチッ
クフィルムの界面と、プラスチック／接着材との界面の
両方で屈折率の違い（だだし、材質にもよる）で光の回
折が生じるが、本発明は、支持体を接着材のみとするこ
とで大気／接着材の界面だけで光の回折が生じるため、
光の利用効率が上がり、輝度の向上や通過させる光の量
を多くすることができる。
【００１６】また、上記構成において、前記接着材に接
して保護膜を形成してもよい。
【００１７】また、上記構成において、前記接着材は、
平面または曲面を有する基材に貼りつけることを特徴と
しており、薄型、且つ、軽量な半導体装置、例えば、ビ
デオカメラ、デジタルカメラ、ゴーグル型ディスプレ
イ、自動車や機械類の表示器（カーナビゲーション、ス
ピードメーターなど）、パーソナルコンピュータまたは
携帯情報端末を完成させることができる。なお、上記基
材と前記接着材とを貼り付ける際には前記接着材と同じ
材料を用いてもよいし、異なる接着材を用いてもよい。
また、上記基材と前記接着材とを貼り付ける際には、前
記接着材とプラスチックフィルムと貼り合わせて、さら
に該プラスチックフィルムと基材とを貼り合わせること
もできる。
【００１８】また、上記構成を実現する工程も本発明の
一つであり、第１の基板上に素子を含む被剥離層を形成
した後、第１の接着材で被剥離層と第２の基板とを接着
し、次いで、第１の基板を剥離し、第２の接着材で被剥
離層と第３の基板とを接着して被剥離層を第２の基板と
第３の基板とで挟み、次いで、溶媒により第１の接着材
を除去、或いは光（紫外光またはレーザー光など）によ
り第１の接着材の接着力を低下させて第２の基板を剥離
し、さらに第３の基板を剥離することを特徴としてい
る。即ち、本明細書で開示する本発明の作製方法に関す
る発明の構成は、第１の基板上に半導体素子を含む被剥
離層を形成する第１工程と、前記被剥離層に第２の基板
を第１の接着材で接着させ、前記被剥離層を前記第１の
基板と前記第２の基板とで挟む第２工程と、前記被剥離
層と前記第１の基板とを分離する第３工程と、前記被剥
離層に第３の基板を第２の接着材で接着させ、前記被剥
離層を前記第２の基板と前記第３の基板とで挟む第４工
程と、前記被剥離層と前記第２の基板とを分離し、前記
第２の接着材と前記第３の基板とを分離して、前記第２
の接着材を支持体とする前記被剥離層を形成する第５工
程とを有することを特徴とする半導体装置の作製方法で
ある。
【００１９】また、上記第５工程において、同一工程で
第２の基板と第３の基板の両方を被剥離層から分離して
いるが、別々の工程で分離してもよく、分離する順序も
特に限定されないことは言うまでもない。
【００２０】また、上記第１の接着材は溶媒または光に
より除去または接着力が低下する材料であり、第２の接
着材は、第１の接着材とは組成が異なるものを用いれば
よい。
【００２１】また、第３の基板を剥離するため、上記第
２の接着材は、前記第３の基板との密着性よりも前記被
剥離層との密着性が高いことを特徴としている。従っ
て、前記第３の基板と第２の接着材との密着性を低下さ
せるため、前記第１の基板と前記第２の基板は、ガラス
基板、石英基板、または金属基板とし、前記第３の基板
は、プラスチック基板としてもよい。さらに、前記第３
の基板と第２の接着材との密着性を低下させるため、前
記第３の基板は、表面にＡｌＮXＯY膜が形成されたプラ
スチックフィルムとしてもよい。また、第２の接着材
は、第３の基板と接して固化されるため、第２の接着材
の一方の面は平坦であり、第２の接着材のもう一方の面
は被剥離層と密着している。
【００２２】こうして、最終的には第２の接着材を支持
体とするため、プラスチック基板を支持体とした場合よ
りもトータルの厚さを薄くすることができ、トータルの
重量も軽くすることができる。
【００２３】また、上記被剥離層とは、半導体素子を含
む層を指しており、例えば、薄膜トランジスタ、有機発
光素子、液晶を有する素子、メモリー素子、薄膜ダイオ
ード、シリコンのＰＩＮ接合からなる光電変換素子、ま
たはシリコン抵抗素子から選ばれた一つまたは複数を有
する層を指している。
【００２４】また、第２の接着材に光を通過させる場
合、光の透光性の高い材料が好ましく、例えば、有機発
光素子からの発光を通過させる場合、もしくは、バック
ライトからの光を通過させる場合において、第２の接着
材の膜厚を調節することによって、透光率を向上させる
ことができる。
【００２５】加えて、上記第２の接着材の膜厚を調節す
ることによって、装置全体をフレキシブルなものとする
こともできる。従って、様々な基材に接着することがで
き、例えば、基材の形状は、平面を有するもの、曲面を
有するもの、可曲性を有するもの、フィルム状のもので
あってもよく、基材の材料は、プラスチック、ガラス、
金属、セラミックス等、いかなる組成の基材でもよい。
曲面を有する基材に貼りつければ、曲面を有するディス
プレイが実現でき、ダッシュボードの表示器、ショーウ
ィンドウ等などを完成させることができる。
【００２６】また、上記作製工程は、第２の接着材のみ
を支持体としているが、第１の接着材及び第２の接着材
の材料を適宜選択、例えば、ある溶媒に不溶性の材料を
第１の接着材に用い、溶媒に可溶性の材料を第２の接着
材に用いて接着した後、溶媒に漬けることによって第２
の基板および第３の基板を剥離して、第１の接着材のみ
を支持体としてもよい。第１の接着材のみを支持体とし
た場合、被剥離層の最上層に接着材が接する構成とな
る。
【００２７】また、上記作製工程は、第２の接着材のみ
を支持体としているが、第１の接着材及び第２の接着材
の材料を適宜選択し、第１の接着材及び第２の接着材の
みを支持体としてもよく、本明細書で開示する作製方法
に関する他の発明の構成は、第１の基板上に半導体素子
を含む被剥離層を形成する第１工程と、前記被剥離層に
第２の基板を第１の接着材で接着させ、前記被剥離層を
前記第１の基板と前記第２の基板とで挟む第２工程と、
前記被剥離層と前記第１の基板とを分離する第３工程
と、前記被剥離層に第３の基板を第２の接着材で接着さ
せ、前記被剥離層を前記第２の基板と前記第３の基板と
で挟む第４工程と、前記被剥離層と前記第３の基板とを
分離し、前記被剥離層と前記第２の基板とを分離して、
前記第１の接着材及び前記第２の接着材を支持体とする
前記被剥離層を形成する第５工程とを有することを特徴
とする半導体装置の作製方法である。
【００２８】また、上記第５工程において、同一工程で
第２の基板と第３の基板の両方を被剥離層から分離して
いるが、別々の工程で分離してもよく、分離する順序も
特に限定されないことは言うまでもない。
【００２９】また、上記本発明の工程において、第１の
接着材と第２の接着材は、溶媒または光により除去可能
な材料であれば、同じ材料を用いてもよいし、異なる材
料を用いてもよい。前記第１の接着材は、前記第２の基
板との密着性よりも前記被剥離層との密着性が高いこと
が望ましく、前記第２の接着材も前記第３の基板との密
着性よりも前記被剥離層との密着性が高いことが望まし
い。
【００３０】例えば、前記第２の接着材は感光性を有す
る接着材とすれば、前記第５工程において、光を照射し
て前記第２の接着材と前記第３の基板とを分離すること
ができる。また、前記第１の接着材は感光性を有する接
着材とすれば、前記第５工程において、光を照射して前
記第１の接着材と前記第２の基板とを分離することがで
きる。従って、前記第１の接着材と及び前記第２の接着
材を同じ感光性を有する接着材とすれば、同一工程で第
２の基板と第３の基板の両方を被剥離層から分離するこ
とができる。
【００３１】感光性を有する接着材を用いる場合は、前
記第１の基板は、透光性を有する基板であることが好ま
しく、例えばガラス基板、または石英基板を用いる。
【００３２】また、感光性を有する接着材を用いなくと
も、基板と接着材との密着性を低下させるため、前記第
２の基板または前記第３の基板を、表面にＡｌＮXＯY膜
が形成されたプラスチックフィルムとすれば、前記第２
の基板または前記第３の基板を被剥離層から分離するこ
とができる。
【００３３】こうして、上記本発明の工程により、第１
の接着材と第２の接着材とで挟まれた被剥離層が得られ
る。
【００３４】また、第２の基板としてプラスチックフィ
ルムを用い、第１の基板上に形成した素子をプラスチッ
クフィルムに転写する際、即ち、接着材で素子を含む層
とフィルムを接着してフィルムを持ち上げる際、フィル
ムが折れ曲がり、素子を含む層も折れ曲がりの影響を受
けて、クラックが入ってしまう恐れがあった。そこで、
基板に形成した素子を剛性の高い第２の基板に接着材で
貼りつけた後、基板を剥離し、その後、接着材で素子を
含む層にプラスチックフィルム（第３の基板）を貼った
後で第２の基板と素子を含む層とを分離する手順でプラ
スチックフィルム上に素子を転写すると、クラックが発
生しにくいものとすることができた。
【００３５】本明細書で開示する作製方法に関する他の
発明の構成は、第１の基板上に半導体素子を含む被剥離
層を形成する第１工程と、前記被剥離層に第２の基板を
第１の接着材で接着させ、前記被剥離層を前記第１の基
板と前記第２の基板とで挟む第２工程と、前記被剥離層
と前記第１の基板とを分離する第３工程と、前記被剥離
層に第３の基板を第２の接着材で接着させ、前記被剥離
層を前記第２の基板と前記第３の基板とで挟む第４工程
と、前記被剥離層と前記第２の基板とを分離して、前記
第２の接着材及び前記第３の基板を支持体とする前記被
剥離層を形成する第５工程とを有することを特徴とする
半導体装置の作製方法である。
【００３６】上記構成において、前記第１の基板及び前
記第２の基板は、前記第３の基板よりも剛性が高い材料
であることを特徴としている。なお、本明細書中、剛性
とは、物体が曲げ・ねじれなどに対して破壊に耐える能
力を指している。
【００３７】また、上記構成において、前記第５工程
は、前記第１の接着材を溶媒で溶かして除去し、前記被
剥離層と前記第２の基板とを分離する工程、若しくは、
前記第１の接着材を感光性を有する接着材とし、光を照
射して前記被剥離層と前記第２の基板とを分離する工程
とすればよい。
【００３８】このように、プラスチックフィルム（第３
の基板）を剥離させずに接着されたままの状態を維持す
れば、支持体を第３の基板及び第２の接着材とする半導
体装置を形成することができる。本明細書で開示する他
の発明の構成は、
【００３９】プラスチック基板及び接着材を支持体と
し、前記接着材に接する絶縁膜上に素子を備えたことを
特徴とする半導体装置である。
【００４０】上記構成において、前記素子は、薄膜トラ
ンジスタ、有機発光素子、液晶を有する液晶素子、メモ
リー素子、薄膜ダイオード、シリコンのＰＩＮ接合から
なる光電変換素子、またはシリコン抵抗素子である。
【００４１】また、上記構成において、前記プラスチッ
ク基板は、平面または曲面を有する基材に貼りつけるこ
とを特徴としており、薄型、且つ、軽量な半導体装置、
例えば、ビデオカメラ、デジタルカメラ、ゴーグル型デ
ィスプレイ、自動車や機械類の表示器（カーナビゲーシ
ョン、スピードメーターなど）、パーソナルコンピュー
タまたは携帯情報端末を完成させることができる。
【００４２】また、上記各工程において、前記第３の工
程は、機械的な力を加え、２層間の膜応力を利用して剥
離を行う剥離方法で前記被剥離層と前記第１の基板とを
分離しているが、特に限定されず、被剥離層と第１の基
板との間に分離層を設け、該分離層を薬液（エッチャン
ト）で除去して被剥離層と基板とを分離する方法や、被
剥離層と第１の基板との間に非晶質シリコン（またはポ
リシリコン）からなる分離層を設け、第１の基板を通過
させてレーザー光を照射して非晶質シリコンに含まれる
水素を放出させることにより、空隙を生じさせて被剥離
層と第１の基板を分離させる方法などを用いることが可
能である。なお、レーザー光を用いて剥離する場合にお
いては、剥離前に水素が放出しないように熱処理温度を
４１０℃以下として被剥離層に含まれる素子を形成する
ことが望ましい。
【００４３】２層間の膜応力を利用して剥離を行う剥離
方法は、被剥離層に損傷を与えない工程であり、且つ、
小さな面積を有する被剥離層の剥離だけでなく、大きな
面積を有する被剥離層を全面に渡って剥離不良なく剥離
することができるため最も好ましい。具体的には、第１
の基板上に金属層または窒化物層からなる第１の材料層
を形成し、スパッタ法による酸化物層からなる第２の材
料層を形成し、該第２の材料層上に素子を形成した後で
機械的な力を加えて第１の材料層と第２の材料層との界
面で分離させるものである。この第１の材料層と第２の
材料層との積層は、膜剥がれ（ピーリング）などのプロ
セス上の異常は生じない一方、物理的手段、代表的には
機械的な力を加えること、例えば人間の手で引き剥がす
ことで容易に第２の材料層の層内または界面において、
きれいに分離できる。
【００４４】即ち、第１の材料層と第２の材料層との結
合力は、熱エネルギーには耐え得る強さを有している一
方、剥離する直前において、引張応力を有する第１の材
料層と圧縮応力を有する第２の材料層との間には応力歪
みを有しているため、力学的エネルギーに弱く、剥離す
る。本発明者らは、剥離現象は膜の内部応力と深い関連
があることを見出し、このように膜の内部応力を利用し
て剥離を行う剥離工程をストレスピールオフプロセスと
呼ぶ。
【００４５】上記第１の材料層と第２の材料層とを用い
た剥離方法を用いた場合、上記プラスチック基板及び接
着材を支持体とし、前記接着材に接する絶縁膜上に素子
を備えたことを特徴とする半導体装置において、前記接
着材に接する絶縁膜は、第２の材料層となり、スパッタ
法で形成された酸化膜とすることが好ましく、希ガス元
素を含む酸化物層となる。前記希ガス元素は、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種で
ある。第２の材料層に希ガス元素を含ませることによっ
て半導体装置をフレキシブルなものとすることができ
る。
【００４６】また、本明細書において、プラスチック基
板とは、可撓性を有するプラスチック基板であれば特に
限定されないが、例えば、ポリエチレンテレフタレート
（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエ
チレンナフタレート（ＰＥＮ）、ポリカーボネート（Ｐ
Ｃ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥ
Ｋ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド
（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレン
テレフタレート（ＰＢＴ）、またはポリイミドからなる
基板を指している。
【００４７】また、プラスチック基板（ＰＣフィルム）
と接着材との間に窒化珪素膜、ＡｌＮ膜、ＡｌＮＯ膜を
形成して密着性を実験したところ、窒化珪素膜は接着材
に形成されたままプラスチック基板のみと分離した。一
方、ＡｌＮ膜、ＡｌＮＯ膜はプラスチック基板に形成さ
れたまま、接着材のみと分離した。本発明の他の作製方
法に関する発明は、図１６に示すように第１の基板１０
上に半導体素子を含む被剥離層１３を形成する第１工程
と、前記被剥離層１３に第２の基板１５を第１の接着材
１４で接着させ、前記被剥離層を前記第１の基板と前記
第２の基板とで挟む第２工程と、前記被剥離層１３と前
記第１の基板１０とを分離する第３工程と、前記被剥離
層に保護膜１８が形成された第３の基板１７を第２の接
着材１６で接着させ、前記被剥離層を前記第２の基板と
前記第３の基板とで挟む第４工程と、前記被剥離層と前
記第２の基板とを分離し、前記第２の接着材と前記第３
の基板とを分離して、前記第２の接着材１６および保護
膜１８を支持体とする前記被剥離層を形成する第５工程
とを有することを特徴とする半導体装置の作製方法であ
る。
【００４８】上記構成において、前記保護膜は窒化珪素
膜、または窒化酸化珪素膜であることを特徴としてい
る。保護膜を形成することによって、外部からの水分や
不純物の混入を効果的にブロックすることができる。
【００４９】
【発明の実施の形態】本発明の実施形態について、以下
に説明する。
【００５０】（実施の形態１）以下に本発明を用いた代
表的な剥離手順及び半導体装置の作製方法を簡略に図１
を用いて示す。
【００５１】図１（Ａ）中、１０は第１の基板、１１は
窒化物層または金属層からなる第１の材料層、１２は酸
化物層からなる第２の材料層、１３は被剥離層である。
【００５２】図１（Ａ）において、第１の基板１０はガ
ラス基板、石英基板、セラミック基板などを用いること
ができる。また、シリコン基板を代表とする半導体基
板、またはステンレス基板を代表とする金属基板を用い
ても良い。
【００５３】まず、図１（Ａ）に示すように基板１０上
に第１の材料層１１を形成する。第１の材料層１１とし
ては、成膜直後において圧縮応力を有していても引張応
力を有していてもよいが、被剥離層形成における熱処理
やレーザー光の照射によりピーリング等の異常が生じ
ず、且つ、被剥離層形成後で１〜１×１０10（Dyne/c
m2）の範囲で引張応力を有する材料を用いることが重要
である。代表的な一例はＷ、ＷＮ、ＴｉＮ、ＴｉＷから
選ばれた元素、または前記元素を主成分とする合金材料
若しくは化合物材料からなる単層、またはこれらの積層
が挙げられる。なお、第１の材料層１１は、スパッタ法
を用いればよい。
【００５４】次いで、第１の材料層１１上に第２の材料
層１２を形成する。第２の材料層１２としては、被剥離
層形成における熱処理やレーザー光の照射によりピーリ
ング等の異常が生じず、且つ、被剥離層形成後で１〜１
×１０10（Dyne/cm2）の範囲で圧縮応力を有する材料を
用いることが重要である。第２の材料層１２として、代
表的な一例は酸化シリコン、酸化窒化シリコン、酸化金
属材料、またはこれらの積層が挙げられる。なお、第２
の材料層１２は、スパッタ法を用いて成膜すればよい。
第２の材料層１２をスパッタ法で成膜する場合、アルゴ
ンガスで代表される希ガスをチャンバー内に導入して、
第２の材料層１２中に微量の希ガス元素を含ませる。
【００５５】第１の材料層１１と第２の材料層１２にお
いて、各々の膜厚は、１ｎｍ〜１０００ｎｍの範囲で適
宜設定し、第１の材料層１１における内部応力および第
２の材料層１２における内部応力を調節すればよい。
【００５６】また、図１では、プロセスの簡略化を図る
ため、基板１０に接して第１の材料層１１を形成した例
を示したが、基板１０と第１の材料層１１との間にバッ
ファ層となる絶縁層や金属層を設け、基板１０との密着
性を向上させてもよい。
【００５７】次いで、第２の材料層１２上に被剥離層１
３を形成する。（図１（Ａ））被剥離層１３は、様々な
素子（薄膜トランジスタ、有機発光素子、液晶を有する
素子、メモリー素子、薄膜ダイオード、シリコンのＰＩ
Ｎ接合からなる光電変換素子、またはシリコン抵抗素
子）を含む層とすればよい。ただし、液晶を有する素子
において、被剥離層１３は対向基板を含むものとする。
また、被剥離層１３の形成プロセスとして、第１の基板
１０の耐え得る範囲の熱処理を行うことができる。な
お、本発明において、第２の材料層１２における内部応
力と、第１の材料層１１における内部応力が異なってい
ても、被剥離層１３の作製工程における熱処理によって
膜剥がれなどが生じない。
【００５８】次いで、第１の材料層１１と第２の材料層
１２との密着性を部分的に低下させる処理を行う。密着
性を部分的に低下させる処理は、剥離しようとする領域
の周縁に沿って前記第２の材料層または前記第１の材料
層にレーザー光を部分的に照射する処理、或いは、剥離
しようとする領域の周縁に沿って外部から局所的に圧力
を加えて前記第２の材料層の層内または界面の一部分に
損傷を与える処理である。具体的にはダイヤモンドペン
などで硬い針を垂直に押しつけて荷重をかけて動かせば
よい。好ましくは、スクライバー装置を用い、押し込み
量を０．１ｍｍ〜２ｍｍとし、圧力をかけて動かせばよ
い。このように、剥離を行う前に剥離現象が生じやすく
なるような部分、即ち、きっかけをつくることが重要で
あり、密着性を選択的（部分的）に低下させる前処理を
行うことで、剥離不良がなくなり、さらに歩留まりも向
上する。
【００５９】次いで、第１の接着材１４で第２の基板１
５と被剥離層１３とを接着する。（図１（Ｂ））第１の
接着材１４としては、反応硬化型接着剤、熱硬化型接着
剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接
着剤などの各種硬化型接着剤が挙げられる。加えて、こ
れらの接着剤が溶媒に溶ける可溶性や、光が照射される
と接着力が低下する感光性を有していてもよい。これら
の接着剤の組成としては、例えば、エポキシ系、アクリ
レート系、シリコーン系等いかなるものでもよい。この
ような接着剤の形成は、例えば、塗布法によってなされ
る。なお、第１の接着材は後の工程で除去される。ここ
では、第１の接着材として溶媒に溶ける可溶性を有する
接着材料を用いる。
【００６０】第２の基板１５は、ガラス基板、石英基
板、セラミック基板、プラスチック基板などを用いるこ
とができる。また、シリコン基板を代表とする半導体基
板、またはステンレス基板を代表とする金属基板を用い
ても良い。ただし、第１の接着材または第２の接着材と
して感光性の接着材を用いる場合には、第１の基板或い
は第２の基板の一方は、透光性を有する基板を用いるこ
とが好ましい。
【００６１】次いで、上記密着性を部分的に低下させた
領域側から剥離させ、図１（Ｃ）中の矢印の方向に向か
って、第１の材料層１１が設けられている第１の基板１
０を物理的手段により引き剥がす。（図１（Ｃ））第２
の材料層１２が圧縮応力を有し、第１の材料層１１が引
張応力を有するため、比較的小さな力（例えば、人間の
手、ノズルから吹付けられるガスの風圧、超音波等）で
引き剥がすことができる。
【００６２】こうして、第２の材料層１２上に形成され
た被剥離層１３を第１の基板１０から分離することがで
きる。剥離後の状態を図１（Ｄ）に示す。
【００６３】次いで、第１の接着材１４とは異なる材料
の第２の接着材１６で第３の基板１７と第２の材料層１
２（及び被剥離層１３）とを接着する。（図１（Ｅ））
第２の接着材１６は、第３の基板１７との密着性よりも
第２の材料層１２（及び被剥離層１３）との密着性のほ
うが高いことが重要である。
【００６４】第２の接着材１６としては、反応硬化型接
着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化
型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げ
られる。加えて、これらの接着剤が溶媒に溶ける可溶性
や、光が照射されると接着力が低下する感光性を有して
いてもよい。これらの接着剤の組成としては、例えば、
エポキシ系、アクリレート系、シリコーン系等いかなる
ものでもよい。このような接着剤の形成は、例えば、塗
布法によってなされる。なお、第２の接着材は後の工程
で被剥離層の支持体となる。ここでは、第２の接着材１
６として紫外線硬化型接着剤を用いる。
【００６５】第３の基板１７は、ガラス基板、石英基
板、セラミック基板、プラスチック基板などを用いるこ
とができる。また、シリコン基板を代表とする半導体基
板、またはステンレス基板を代表とする金属基板を用い
ても良い。ここでは、第３の基板と第２の接着材との密
着性を低下させるため、第３の基板１７として表面にＡ
ｌＮXＯY膜が形成されたプラスチックフィルムを用い
る。
【００６６】プラスチックフィルムに形成されるＡｌＮ
XＯY膜は、スパッタ法を用い、例えば、窒化アルミニウ
ム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガ
スと酸素ガスを混合した雰囲気下にて成膜する。ＡｌＮ
XＯY膜は、窒素を数atm％以上、好ましくは２．５atm％
〜４７．５atm％含む範囲であればよく、スパッタ条件
（基板温度、原料ガスおよびその流量、成膜圧力など）
を適宜調節することによって窒素濃度を調節することが
できる。
【００６７】次いで、溶媒に漬けて第２の基板１５及び
第３の基板１７を分離する。（図１（Ｆ））第１の接着
材は、溶媒に溶ける可溶性を有する接着材料を用いてい
るため、簡単に除去され、第２の基板１５と被剥離層１
３とが分離する。一方、溶媒が第３の基板１７と第２の
接着材１６との界面に浸透し、該界面での接着力を弱め
るため、第３の基板１７も第２の材料層１２と分離す
る。ここでは同一の工程によって第２の基板１５及び第
３の基板１７を分離する例を示したが、特に限定され
ず、別々の工程でもよく、またその順序も限定されない
ことは言うまでもない。
【００６８】また、被剥離層１３に含まれる素子の入出
力端子は、被剥離層の最上層（即ち、第２の基板側に最
も近い層）に露呈するように形成する。従って、上記第
２の基板の分離工程後、入出力端子部が露呈するよう
に、被剥離層表面の第１の接着材が完全に除去されるこ
とが望ましい。
【００６９】以上の工程で第２の接着材１６を支持体と
する被剥離層１３を備えた半導体装置を作製することが
できる。（図１（Ｇ））こうして得られる半導体装置は
支持体を第２の接着材１６のみとしているため薄く、軽
量、且つ、フレキシブルなものである。
【００７０】ここでは、以上の工程で半導体装置を完成
させた例を示したが、以上の工程で半導体装置の途中ま
でを作製してもよい。例えば、上記工程に従って、ＴＦ
Ｔからなる回路を含む被剥離層を形成し、第２の接着材
を支持体とする被剥離層を得た後で、さらに素子形成工
程を加えて様々な半導体装置、代表的には有機発光素子
を有する発光装置や液晶表示装置を完成させてもよい。
【００７１】例えば、マトリクス状に画素電極を配置
し、画素電極と接続するＴＦＴを形成した第２の接着材
を上記工程により得た後、画素電極を陰極または陽極と
する有機発光素子を形成すれば、アクティブマトリクス
型の発光装置を作製することができる。こうして得られ
る発光装置は支持体を第２の接着材のみとしているため
薄く、軽量なものである。
【００７２】また、パッシブ型の有機発光素子を有する
発光装置を作製することもできる。
【００７３】また、マトリクス状に画素電極を配置し、
画素電極と接続するＴＦＴを形成した第２の接着材を上
記工程により得た後、対向基板貼り合わせ工程、液晶注
入工程を行えばアクティブマトリクス型の液晶表示装置
を作製することができる。具体的には、画素電極を有す
るＴＦＴを備えた接着材に対向基板をスペーサなどのギ
ャップ保持材で一定の間隔を保持したままシール材など
で貼りつけ、対向基板と画素電極との間に液晶材料を狭
持させて液晶表示装置を完成させることができる。こう
して得られる液晶表示装置は支持体を第２の接着材及び
対向基板のみとしているため薄く、軽量なものである。
【００７４】（実施の形態２）実施の形態１では第２の
接着材のみを支持体とする例を示したが、ここでは第１
の接着材及び第２の接着材を支持体とする例を示す。な
お、図２（Ａ）〜図２（Ｅ）は図１（Ａ）〜図１（Ｅ）
と概略同一であるのでここでは詳細な説明は省略し、異
なる点のみを説明する。
【００７５】図２中、２０は第１の基板、２１は窒化物
層または金属層からなる第１の材料層、２２は酸化物層
からなる第２の材料層、２３は被剥離層、２４は第１の
接着材、２５は第２の基板、２６は第２の接着材、２７
は第３の基板である。
【００７６】まず、実施の形態１に従って、同様の手順
で図２（Ｅ）の状態を得る。
【００７７】ここでは、第１の接着材２４として、反応
硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等
の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着
剤が挙げられる。加えて、これらの接着剤が溶媒に溶け
る可溶性や、光が照射されると接着力が低下する感光性
を有していてもよい。これらの接着剤の組成としては、
例えば、エポキシ系、アクリレート系、シリコーン系等
いかなるものでもよい。このような接着剤の形成は、例
えば、塗布法によってなされる。なお、第１の接着材は
後の工程で支持体となる。ここでは、第１の接着材とし
て紫外線を照射すると接着力が低下する熱硬化型接着材
を用いる。また、第１の接着材２４は、第２の基板２５
との密着性よりも被剥離層２３との密着性のほうが高い
ことが重要である。
【００７８】また、第２の基板と第１の接着材との密着
性を低下させるため、第２の基板として表面にＡｌＮX
ＯY膜が形成されたプラスチックフィルムを用いてもよ
い。
【００７９】また、ここでは、第２の接着材２６とし
て、第１の接着材２４と同じ材料を用いてもよい。ここ
では、第２の接着材として紫外線を照射すると接着力が
低下する熱硬化型接着材を用いる。なお、第２の接着材
も後の工程で被剥離層の支持体となる。また、第２の接
着材２６は、第３の基板２７との密着性よりも第２の材
料層２２（及び被剥離層２３）との密着性のほうが高い
ことが重要である。
【００８０】また、第３の基板と第２の接着材との密着
性を低下させるため、第３の基板として表面にＡｌＮX
ＯY膜が形成されたプラスチックフィルムを用いてもよ
い。
【００８１】実施の形態１と同様の手順で図２（Ｅ）の
状態を得たら、次いで、紫外線を照射することによっ
て、第１の接着材２４と第２の基板２５との接着力と、
第２の接着材２６と第３の基板２７との接着力とを低下
させ、第２の基板及び第３の基板を分離する。（図２
（Ｆ））ここでは同一の工程によって第２の基板２５及
び第３の基板２７を分離する例を示したが、特に限定さ
れず、別々の工程でもよく、またその順序も限定されな
いことは言うまでもない。また、実施の形態１と組み合
わせることも可能である。
【００８２】また、ここでは、紫外線を照射すると接着
力が低下する熱硬化型接着材を用いた例を示したが、他
の接着材料を用いることも可能である。例えば、第２の
基板として表面にＡｌＮXＯY膜が形成されたプラスチッ
クフィルムを用い、第１の接着材として紫外線硬化型接
着剤を用いて接着し、第３の基板として表面にＡｌＮ X
ＯY膜が形成されたプラスチックフィルムを用い、第２
の接着材として紫外線硬化型接着剤を用いて接着した
後、溶媒に漬ければ、溶媒が第３の基板と第２の接着材
との界面に浸透し、該界面での接着力を弱めるため、第
３の基板が第２の材料層と分離し、同様に第２の基板と
第１の接着層と分離する。
【００８３】また、被剥離層２３に含まれる素子の入出
力端子は、被剥離層の最上層（即ち、第２の基板側に最
も近い層）に露呈するように形成する。従って、上記第
２の基板の分離工程後、入出力端子部が露呈するよう
に、入出力端子部を覆う第１の接着材を選択的に除去す
ることが望ましい。
【００８４】以上の工程で図２（Ｇ）に示すように、第
１の接着材２４及び第２の接着材２６を支持体とする被
剥離層２３を備えた半導体装置を作製することができ
る。なお、被剥離層２３は、第１の接着材２４と第２の
接着材２６とで挟まれる。こうして得られる半導体装置
は支持体を第１の接着材２４及び第２の接着材２６のみ
としているため薄く、軽量、且つ、フレキシブルなもの
である。
【００８５】ここでは、以上の工程で半導体装置を完成
させた例を示したが、以上の工程で半導体装置の途中ま
でを作製してもよい。例えば、上記工程に従って、ＴＦ
Ｔからなる回路を含む被剥離層を形成し、第１の接着材
および第２の接着材を支持体とする被剥離層を得た後
で、さらに素子形成工程を加えて様々な半導体装置、代
表的には有機発光素子を有する発光装置や液晶表示装置
を完成させてもよい。
【００８６】また、本実施の形態は実施の形態１と自由
に組み合わせることができる。
【００８７】（実施の形態３）実施の形態１では第２の
接着材のみを支持体とする例を示したが、ここでは第２
の接着材及び第３の基板を支持体とする例を示す。な
お、図３（Ａ）〜図３（Ｅ）は図１（Ａ）〜図１（Ｅ）
と概略同一であるのでここでは詳細な説明は省略し、異
なる点のみを説明する。
【００８８】図３中、３０は第１の基板、３１は窒化物
層または金属層からなる第１の材料層、３２は酸化物層
からなる第２の材料層、３３は被剥離層、３４は第１の
接着材、３５は第２の基板、３６は第２の接着材、３７
は第３の基板である。
【００８９】まず、実施の形態１に従って、同様の手順
で図３（Ｅ）の状態を得る。
【００９０】ここでは、第１の基板３０として、ガラス
基板、石英基板、セラミック基板などを用いることがで
きる。また、シリコン基板を代表とする半導体基板、ま
たはステンレス基板を代表とする金属基板を用いても良
い。ここでは厚さ０．７ｍｍのガラス基板（♯１７３
７）を用いる。
【００９１】ここでは、第２の基板３５として第１の基
板３０よりも厚さの厚く剛性の高い石英基板（厚さ１．
１ｍｍ）を用いる。第２の基板としてプラスチックフィ
ルムを用いた場合、第１の基板３０上に形成した素子を
プラスチックフィルムに転写する際、即ち、第１の接着
材３４で被剥離層３３とフィルムを接着してフィルムを
持ち上げる際、フィルムが折れ曲がり、被剥離層３３も
折れ曲がりの影響を受けて、クラックが入ってしまう恐
れがあった。そこで、第１の基板３０に形成した被剥離
層３３を剛性の高い第２の基板３５に第１の接着材３４
で貼りつけた後、第１の基板３０を剥離し、その後、第
２の接着材３６で素子を含む層にプラスチックフィルム
（第３の基板３７）を貼った後で第２の基板３５を分離
する手順とすると、クラックが発生しにくいものとする
ことができる。
【００９２】また、ここでは、第３の基板３７として、
プラスチックフィルムとする。
【００９３】また、ここでは、第１の接着材３４として
溶媒に溶ける可溶性を有する接着材料を用いる。
【００９４】また、ここでは、第２の接着材３６とし
て、第３の基板と第２の接着材との密着性と、第２の接
着材と被剥離層の密着性とがどちらも高い材料を用い
る。
【００９５】実施の形態１と同様の手順で図３（Ｅ）の
状態を得たら、次いで、溶媒に漬けて第２の基板３５の
みを分離する。（図３（Ｆ））第１の接着材は、溶媒に
溶ける可溶性を有する接着材料を用いているため、簡単
に除去され、第２の基板３５と被剥離層３３とが分離す
る。
【００９６】また、被剥離層３３に含まれる素子の入出
力端子は、被剥離層の最上層（即ち、第２の基板側に最
も近い層）に露呈するように形成する。従って、上記第
２の基板の分離工程後、入出力端子部が露呈するよう
に、被剥離層表面の第１の接着材が完全に除去されるこ
とが望ましい。
【００９７】また、ここでは、第１の接着材３４として
溶媒に溶ける可溶性を有する接着材料を用い、溶媒に漬
けて第２の基板を分離した例を示したが、特に限定され
ず、例えば、実施の形態２に示した熱硬化型接着材（紫
外線を照射すると接着力が低下する）を第１の接着材と
して用い、紫外線を照射することで第２の基板を分離し
てもよい。
【００９８】以上の工程で図３（Ｇ）に示すように、第
２の接着材３６及び第３の基板３７を支持体とする被剥
離層３３を備えた半導体装置を作製することができる。
なお、第２の接着材３６と被剥離層３３との間には第２
の材料層である酸化物層３２がある。こうして得られる
半導体装置は、第２の材料層３２がスパッタ法で成膜さ
れ、第２の材料層３２中に微量の希ガス元素を含ませて
いるため、半導体装置全体としてフレキシブルなものと
することができる。
【００９９】ここでは、以上の工程で半導体装置を完成
させた例を示したが、以上の工程で半導体装置の途中ま
でを作製してもよい。例えば、上記工程に従って、ＴＦ
Ｔからなる回路を含む被剥離層を形成し、第２の接着材
及び第３の基板を支持体とする被剥離層を得た後で、さ
らに素子形成工程を加えて様々な半導体装置、代表的に
は有機発光素子を有する発光装置や液晶表示装置を完成
させてもよい。
【０１００】また、本実施の形態は実施の形態１または
実施の形態２と自由に組み合わせることができる。
【０１０１】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行うこととす
る。
【０１０２】（実施例） ［実施例１］ここでは、同一基板上に画素部（ｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴ）と、画素部の周辺
に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐ
チャネル型ＴＦＴ）を同時に作製し、有機発光素子を有
する発光装置を作製する作製方法について詳細に説明す
る。（図４）
【０１０３】まず、厚さ０．７ｍｍの耐熱性ガラス基板
（第１の基板１０１）上にプラズマＣＶＤ法により１０
０ｎｍの膜厚で窒化酸化シリコン膜（図示しない）を形
成する。この窒化酸化シリコン膜は、後のドライエッチ
ングの際に基板の保護のためと、エッチングチャンバー
の汚染を防止するために形成するものであって、特に必
須ではない。
【０１０４】また、本実施例では第１の基板１０１とし
てガラス基板を用いたが、特に限定されず、石英基板、
半導体基板、セラミックス基板、金属基板を用いること
ができる。
【０１０５】次いで、窒化酸化シリコン膜上に第１の材
料層１０２として、スパッタ法により５０ｎｍの膜厚で
タングステン膜を形成する。ここでは、スパッタ法で成
膜されるタングステン膜における基板の周縁部の膜厚バ
ラツキを考慮し、レジストを形成して基板の周縁部のみ
にドライエッチングを行い、タングステン膜のパターニ
ングを行った。ここではパターニングを行ったが、特に
必須ではない。また、タングステン膜に限定されず、他
の材料、例えば、窒化タングステンや窒化チタン膜を使
用することができ、膜厚範囲は１０ｎｍ〜２００ｎｍで
適宜設定すればよい。
【０１０６】次いで、タングステン膜上に第２の材料層
１０３として、スパッタ法により２００ｎｍの膜厚で酸
化シリコン膜を形成する。ここではスパッタ法で成膜さ
れた酸化シリコン膜を用いたが、他の材料、例えば酸化
物を使用することができ、膜厚範囲は、５０ｎｍ〜４０
０ｎｍで適宜設定すればよい。このように第１の基板上
に第１の材料層１０２（タングステン膜）と第２の材料
層１０３（酸化シリコン膜）を形成し、後の工程で該第
２の材料層上に素子を形成した後、機械的な力を加えれ
ば第１の材料層と第２の材料層との界面で分離させるこ
とができる。また、スパッタ法でアルゴン元素などの希
ガスを成膜中に流し、第２の材料層１０３に微量の希ガ
ス元素が含ませることが好ましい。
【０１０７】次いで、酸化シリコン膜上に下地絶縁膜の
下層として、プラズマＣＶＤ法で成膜温度４００℃、原
料ガスＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化
シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２
４％、Ｈ＝１７％）を５０nm（好ましくは１０〜２００
nm）形成する。次いで、表面をオゾン水で洗浄した後、
表面の酸化膜を希フッ酸（１／１００希釈）で除去す
る。次いで、下地絶縁膜の上層として、プラズマＣＶＤ
法で成膜温度４００℃、原料ガスＳｉＨ4、Ｎ2Ｏから作
製される酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ
＝５９％、Ｎ＝７％、Ｈ＝２％）を１００ｎｍ（好まし
くは５０〜２００nm）の厚さに積層形成し、さらに大気
解放せずにプラズマＣＶＤ法で成膜温度３００℃、成膜
ガスＳｉＨ 4で非晶質構造を有する半導体膜（ここでは
アモルファスシリコン膜）を５４ｎｍの厚さ（好ましく
は２５〜８０ｎｍ）で形成した。
【０１０８】本実施例では下地絶縁膜１０４を２層構造
として示したが、珪素を主成分とする絶縁膜の単層膜ま
たは２層以上積層させた構造として形成しても良い。ま
た、半導体膜の材料に限定はないが、好ましくはシリコ
ンまたはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝
０．０００１〜０．０２））合金などを用い、公知の手
段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ
法等）により形成すればよい。また、プラズマＣＶＤ装
置は、枚葉式の装置でもよいし、バッチ式の装置でもよ
い。また、同一の成膜室で大気に触れることなく下地絶
縁膜と半導体膜とを連続成膜してもよい。
【０１０９】次いで、非晶質構造を有する半導体膜の表
面を洗浄した後、オゾン水で表面に約２ｎｍの極薄い酸
化膜を形成する。次いで、ＴＦＴのしきい値を制御する
ために微量な不純物元素（ボロンまたはリン）のドーピ
ングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離
しないでプラズマ励起したイオンドープ法を用い、ドー
ピング条件を加速電圧１５ｋＶ、ジボランを水素で１％
に希釈したガスを流量３０ｓｃｃｍとし、ドーズ量２×
１０12／ｃｍ2で非晶質シリコン膜にボロンを添加し
た。
【０１１０】次いで、重量換算で１０ppmのニッケルを
含む酢酸ニッケル塩溶液をスピナーで塗布した。塗布に
代えてスパッタ法でニッケル元素を全面に散布する方法
を用いてもよい。
【０１１１】次いで、加熱処理を行い結晶化させて結晶
構造を有する半導体膜を形成する。この加熱処理は、電
気炉の熱処理または強光の照射を用いればよい。電気炉
の熱処理で行う場合は、５００℃〜６５０℃で４〜２４
時間で行えばよい。ここでは脱水素化のための熱処理
（５００℃、１時間）の後、結晶化のための熱処理（５
５０℃、４時間）を行って結晶構造を有するシリコン膜
を得た。なお、ここでは炉を用いた熱処理を用いて結晶
化を行ったが、短時間での結晶化が可能なランプアニー
ル装置で結晶化を行ってもよい。なお、ここではシリコ
ンの結晶化を助長する金属元素としてニッケルを用いた
結晶化技術を用いたが、他の公知の結晶化技術、例えば
固相成長法やレーザー結晶化法を用いてもよい。
【０１１２】次いで、結晶構造を有するシリコン膜表面
の酸化膜を希フッ酸等で除去した後、結晶化率を高め、
結晶粒内に残される欠陥を補修するためのレーザー光
（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または
酸素雰囲気中で行う。レーザー光には波長４００nm以下
のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第
３高調波を用いる。ここでは、繰り返し周波数１０〜１
０００Hz程度のパルスレーザー光を用い、当該レーザー
光を光学系にて１００〜５００mJ/cm2に集光し、９０〜
９５％のオーバーラップ率をもって照射し、シリコン膜
表面を走査させればよい。ここでは、繰り返し周波数３
０Ｈｚ、エネルギー密度４７０mJ/cm2でレーザー光の照
射を大気中で行なった。なお、大気中、または酸素雰囲
気中で行うため、レーザー光の照射により表面に酸化膜
が形成される。なお、ここではパルスレーザーを用いた
例を示したが、連続発振のレーザーを用いてもよく、非
晶質半導体膜の結晶化に際し、大粒径に結晶を得るため
には、連続発振が可能な固体レーザを用い、基本波の第
２高調波〜第４高調波を適用するのが好ましい。代表的
には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第
２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適
用すればよい。連続発振のレーザーを用いる場合には、
出力１０Ｗの連続発振のＹＶＯ4レーザから射出された
レーザ光を非線形光学素子により高調波に変換する。ま
た、共振器の中にＹＶＯ4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは
光学系により照射面にて矩形状または楕円形状のレーザ
光に成形して、被処理体に照射する。このときのエネル
ギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好まし
くは０．１〜１０ＭＷ／ｃｍ2）が必要である。そし
て、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対
して相対的に半導体膜を移動させて照射すればよい。
【０１１３】次いで、レーザー光の照射により形成され
た酸化膜を希フッ酸で除去した後、オゾン水で表面を１
２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア
層を形成する。ここではオゾン水を用いてバリア層を形
成したが、酸素雰囲気下の紫外線の照射で結晶構造を有
する半導体膜の表面を酸化する方法や酸素プラズマ処理
により結晶構造を有する半導体膜の表面を酸化する方法
やプラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１
０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよ
い。本明細書中、バリア層とは、ゲッタリング工程にお
いて金属元素が通過可能な膜質または膜厚を有し、且
つ、ゲッタリングサイトとなる層の除去工程においてエ
ッチングストッパーとなる層を指している。
【０１１４】次いで、バリア層上にスパッタ法にてゲッ
タリングサイトとなるアルゴン元素を含む非晶質シリコ
ン膜を５０ｎｍ〜４００ｎｍ、ここでは膜厚１５０ｎｍ
で形成する。ここでの成膜条件は、成膜圧力を０．３Ｐ
ａとし、ガス（Ａｒ）流量を５０（sccm）とし、成膜パ
ワーを３ｋＷとし、基板温度を１５０℃とした。なお、
上記条件での非晶質シリコン膜に含まれるアルゴン元素
の原子濃度は、３×１０20／ｃｍ3〜６×１０20／ｃ
ｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19
／ｃｍ3である。その後、電気炉を用いて５５０℃、４
時間の熱処理を行いゲッタリングして、結晶構造を有す
る半導体膜中のニッケル濃度を低減した。電気炉に代え
てランプアニール装置を用いてもよい。
【０１１５】次いで、バリア層をエッチングストッパー
として、ゲッタリングサイトであるアルゴン元素を含む
非晶質シリコン膜を選択的に除去した後、バリア層を希
フッ酸で選択的に除去する。なお、ゲッタリングの際、
ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除
去することが望ましい。
【０１１６】次いで、得られた結晶構造を有するシリコ
ン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水
で薄い酸化膜を形成した後、レジストからなるマスクを
形成し、所望の形状にエッチング処理して島状に分離さ
れた半導体層を形成する。半導体層を形成した後、レジ
ストからなるマスクを除去する。
【０１１７】次いで、フッ酸を含むエッチャントで酸化
膜を除去すると同時にシリコン膜の表面を洗浄した後、
ゲート絶縁膜１０５となる珪素を主成分とする絶縁膜を
形成する。ここでは、プラズマＣＶＤ法により１１５ｎ
ｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、
Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。
【０１１８】次いで、ゲート絶縁膜上に膜厚２０〜１０
０ｎｍの第１の導電膜と、膜厚１００〜４００ｎｍの第
２の導電膜とを積層形成する。本実施例では、ゲート絶
縁膜１０５上に膜厚５０ｎｍの窒化タンタル膜、膜厚３
７０ｎｍのタングステン膜を順次積層し、以下に示す手
順でパターニングを行って各ゲート電極及び各配線を形
成する。
【０１１９】第１の導電膜及び第２の導電膜を形成する
導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成する。また、第１の導電
膜及び第２の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、
ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限
定されず、例えば、膜厚５０ｎｍのタングステン膜、膜
厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−
Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した
３層構造としてもよい。また、３層構造とする場合、第
１の導電膜のタングステンに代えて窒化タングステンを
用いてもよいし、第２の導電膜のアルミニウムとシリコ
ンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタ
ンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導
電膜の窒化チタン膜に代えてチタン膜を用いてもよい。
また、単層構造であってもよい。
【０１２０】上記第１の導電膜及び第２の導電膜のエッ
チング（第１のエッチング処理および第２のエッチング
処理）にはＩＣＰ（Inductively Coupled Plasma：誘導
結合型プラズマ）エッチング法を用いると良い。ＩＣＰ
エッチング法を用い、エッチング条件（コイル型の電極
に印加される電力量、基板側の電極に印加される電力
量、基板側の電極温度等）を適宜調節することによって
所望のテーパー形状に膜をエッチングすることができ
る。ここでは、レジストからなるマスクを形成した後、
第１のエッチング条件として１Paの圧力でコイル型の電
極に７００WのＲＦ（13.56MHz）電力を投入し、エッチ
ング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれの
ガス流量比を２５／２５／１０（ｓｃｃｍ）とし、基板
側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電
力を投入し、実質的に負の自己バイアス電圧を印加す
る。なお、基板側の電極面積サイズは、１２．５ｃｍ×
１２．５ｃｍであり、コイル型の電極面積サイズ（ここ
ではコイルの設けられた石英円板）は、直径２５ｃｍの
円板である。この第１のエッチング条件によりＷ膜をエ
ッチングして端部をテーパー形状とする。この後、レジ
ストからなるマスクを除去せずに第２のエッチング条件
に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、そ
れぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１
Paの圧力でコイル型の電極に５００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成して約３０秒程度の
エッチングを行った。基板側（試料ステージ）にも２０
WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己
バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２
のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエ
ッチングされる。なお、ここでは、第１のエッチング条
件及び第２のエッチング条件を第１のエッチング処理と
呼ぶこととする。
【０１２１】次いで、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行った。第１のドーピング
処理はイオンドープ法、もしくはイオン注入法で行えば
良い。ｎ型を付与する不純物元素として、典型的にはリ
ン（Ｐ）または砒素（Ａｓ）を用いる。ここでは、イオ
ンドープ法を用い、フォスフィン（ＰＨ3）を水素で５
％に希釈したガスを流量４０ｓｃｃｍとし、ドーズ量を
２×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとし
て行う。この場合、第１の導電層がｎ型を付与する不純
物元素に対するマスクとなり、自己整合的に第１の不純
物領域が形成される。第１の不純物領域には１×１０20
〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元
素を添加される。ここでは、第１の不純物領域と同じ濃
度範囲の領域をｎ+領域とも呼ぶ。
【０１２２】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、第３のエ
ッチング条件としてエッチング用ガスにＣＦ4とＣｌ2と
を用い、それぞれのガス流量比を３０／３０（ｓｃｃ
ｍ）とし、１Paの圧力でコイル型の電極に５００WのＲ
Ｆ（13.56MHz）電力を投入してプラズマを生成してエッ
チングを６０秒行った。基板側（試料ステージ）にも２
０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自
己バイアス電圧を印加する。この後、レジストからなる
マスクを除去せずに第４のエッチング条件に変え、エッ
チング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれ
のガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１
Paの圧力でコイル型の電極に５００WのＲＦ（13.56MH
z）電力を投入してプラズマを生成して約２０秒程度の
エッチングを行った。基板側（試料ステージ）にも２０
WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己
バイアス電圧を印加する。なお、ここでは、第３のエッ
チング条件及び第４のエッチング条件を第２のエッチン
グ処理と呼ぶこととする。この段階で第１の導電層を下
層とし、第２の導電層を上層とするゲート電極１０６〜
１０９および各配線が形成される。
【０１２３】次いで、レジストからなるマスクを除去し
た後、第２のドーピング処理を行う。第２のドーピング
処理はイオンドープ法、もしくはイオン注入法で行えば
良い。ここでは、イオンドープ法を用い、フォスフィン
（ＰＨ3）を水素で５％に希釈したガスを流量３０ｓｃ
ｃｍとし、ドーズ量を１．５×１０14atoms/cm2とし、
加速電圧を９０ｋｅＶとして行う。この場合、第１の導
電層及び第２の導電層がｎ型を付与する不純物元素に対
するマスクとなり、自己整合的に第２の不純物領域が形
成される。第２の不純物領域には１×１０16〜１×１０
17/cm3の濃度範囲でｎ型を付与する不純物元素を添加さ
れる。ここでは、第２の不純物領域と同じ濃度範囲の領
域をｎ-領域とも呼ぶ。
【０１２４】なお、本実施例では第１のエッチング処
理、第１のドーピング処理、第２のエッチング処理、第
２のドーピング処理の順序で各処理を行ったが、特に限
定されないことはいうまでもない。例えば、第１のエッ
チング処理、第２のエッチング処理、第２のドーピング
処理、第１のドーピング処理の順序で行ってもよいし、
第１のエッチング処理、第２のエッチング処理、第１の
ドーピング処理、第２のドーピング処理の順序で行って
もよい。
【０１２５】次いで、レジストからなるマスクを形成
し、第３のドーピング処理を行う。レジストからなるマ
スクは、ｎチャネル型ＴＦＴとなる半導体層を覆うよう
に形成する。上記第３のドーピング処理により、画素部
および駆動回路において、ｐチャネル型ＴＦＴを形成す
る半導体層および保持容量を形成する半導体層にｐ型の
導電型を付与する不純物元素が添加された第３の不純物
領域を形成する。また、第３の不純物領域には１×１０
18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物
元素が添加されるようにする。尚、第３の不純物領域に
は先の工程でリン（Ｐ）が添加された領域であるが、ｐ
型を付与する不純物元素の濃度が多く添加されていて導
電型はｐ型となっている。ここでは、第３の不純物領域
と同じ濃度範囲の領域をｐ-領域とも呼ぶ。
【０１２６】次いで、上記レジストからなるマスクを除
去せずに第４のドーピング処理を行う。上記第４のドー
ピング処理により、画素部および駆動回路において、ｐ
チャネル型ＴＦＴを形成する半導体層および保持容量を
形成する半導体層にｐ型の導電型を付与する不純物元素
が添加された第４の不純物領域を形成する。また、第４
の不純物領域には１×１０20〜１×１０21/cm3の濃度範
囲でｐ型を付与する不純物元素が添加されるようにす
る。尚、第４の不純物領域には先の工程でリン（Ｐ）が
添加された領域であるが、ｐ型を付与する不純物元素の
濃度がその１．５〜３倍添加されていて導電型はｐ型と
なっている。ここでは、第４の不純物領域と同じ濃度範
囲の領域をｐ+領域とも呼ぶ。
【０１２７】以上までの工程でそれぞれの半導体層にｎ
型またはｐ型の導電型を有する不純物領域が形成され
る。画素部および駆動回路において、ｐチャネル型ＴＦ
Ｔを形成する半導体層には、ｐ-領域１１２とｐ+領域１
１３が形成され、ｎチャネル型ＴＦＴを形成する半導体
層には、ｎ-領域１１１とｎ+領域１１０がそれぞれ形成
される。
【０１２８】次いで、それぞれの半導体層に添加された
不純物元素を活性化処理する工程を行う。この活性化工
程は、ランプ光源を用いたラピッドサーマルアニール法
（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレ
ーザーを裏面から照射する方法、或いは炉を用いた熱処
理、或いはこれらの方法のうち、いずれかと組み合わせ
た方法によって行う。ここでは、電気炉を用い、窒素雰
囲気下で５５０℃、４時間の熱処理によって活性化処理
を行った。
【０１２９】次いで、ほぼ全面を覆う第１の層間絶縁膜
１１４を形成する。本実施例では、プラズマＣＶＤ法に
より膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、
この第１の層間絶縁膜は酸化シリコン膜に限定されるも
のでなく、他のシリコンを含む絶縁膜を単層または積層
構造として用いても良い。
【０１３０】本実施例では、上記活性化を行った後、第
１の層間絶縁膜を形成した例を示したが、上記活性化の
前に絶縁膜を形成する工程としてもよい。
【０１３１】次いで、第１の層間絶縁膜上に水素を含む
窒化シリコン膜からなる第２の層間絶縁膜（図示しな
い）を膜厚１００ｎｍ形成して熱処理（３００〜５５０
℃で１〜１２時間の熱処理）を行い、半導体層を水素化
する工程を行う。この工程は第２の層間絶縁膜に含まれ
る水素により半導体層のダングリングボンドを終端する
工程である。酸化シリコン膜からなる第１の層間絶縁膜
の存在に関係なく半導体層を水素化することができる。
水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
【０１３２】次いで、第２の層間絶縁膜上に有機絶縁物
材料から成る第３の層間絶縁膜１１５を形成する。本実
施例では膜厚１．０５μｍのアクリル樹脂膜を形成す
る。次いで、ゲート電極またはゲート配線となる導電層
に達するコンタクトホールと、各不純物領域に達するコ
ンタクトホールを形成する。本実施例では複数のエッチ
ング処理を順次行う。本実施例では第２の層間絶縁膜を
エッチングストッパーとして第３の層間絶縁膜をエッチ
ングした後、第１の層間絶縁膜をエッチングストッパー
として第２の層間絶縁膜をエッチングしてから第１の層
間絶縁膜をエッチングした。
【０１３３】その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用い
て電極１１６〜１２２、具体的にはソース配線、電源供
給線、引き出し電極及び接続電極などを形成する。ここ
では、これらの電極及び配線の材料は、Ｔｉ膜（膜厚１
００ｎｍ）とシリコンを含むＡｌ膜（膜厚３５０ｎｍ）
とＴｉ膜（膜厚５０ｎｍ）との積層膜を用い、パターニ
ングを行った。こうして、ソース電極及びソース配線、
接続電極、引き出し電極、電源供給線などが適宜、形成
される。なお、層間絶縁膜に覆われたゲート配線とコン
タクトを取るための引き出し電極は、ゲート配線の端部
に設けられ、他の各配線の端部にも、外部回路や外部電
源と接続するための電極が複数設けられた入出力端子部
を形成する。
【０１３４】以上の様にして、ｎチャネル型ＴＦＴ２０
５、ｐチャネル型ＴＦＴ２０６、およびこれらを相補的
に組み合わせたＣＭＯＳ回路を有する駆動回路２０２
と、１つの画素内にｎチャネル型ＴＦＴ２０３またはｐ
チャネル型ＴＦＴ２０４を複数備えた画素部２０１を形
成することができる。
【０１３５】駆動回路において、ｎチャネル型ＴＦＴ
（第１のｎチャネル型ＴＦＴ）２０５の半導体層はチャ
ネル形成領域と、ゲート電極を形成する導電層の一部と
絶縁膜を介して重なる第２の不純物領域（ｎ-領域）１
１１と、ソース領域またはドレイン領域として機能する
第１の不純物領域（ｎ+領域）１１０とを有している。
【０１３６】また、駆動回路において、ｐチャネル型Ｔ
ＦＴ（第１のｐチャネル型ＴＦＴ）２０６の半導体層は
チャネル形成領域と、ゲート電極を形成する導電層の一
部と絶縁膜を介して重なる第３の不純物領域（ｐ-領
域）１１２と、ソース領域またはドレイン領域として機
能する第４の不純物領域（ｐ+領域）１１３とを有して
いる。
【０１３７】これらのＴＦＴ（第１のｎチャネル型ＴＦ
Ｔ、第１のｐチャネル型ＴＦＴ）を適宜組み合わせてシ
フトレジスタ回路、バッファ回路、レベルシフタ回路、
ラッチ回路などを形成し、駆動回路が形成されている。
【０１３８】また、多数の画素がマトリクス状に配置さ
れた領域全体を指している画素部２０１において、１つ
の画素内にｎチャネル型ＴＦＴまたはｐチャネル型ＴＦ
Ｔを複数備えており、これらのＴＦＴは、大きく分別す
ると、後の工程で形成される有機発光素子と電気的に接
続されるＴＦＴと、それ以外のＴＦＴとに分けることが
できる。後の工程で形成される有機発光素子と電気的に
接続されるＴＦＴ（電流制御用ＴＦＴとも呼ぶ）は、有
機発光素子に流れる電流を制御する役目を果たすもので
あり、ｎチャネル型ＴＦＴであっても、ｐチャネル型Ｔ
ＦＴであってもよい。本実施例では、後の工程で形成さ
れる有機発光素子と電気的に接続されるＴＦＴをｐチャ
ネル型ＴＦＴ（第２のｐチャネル型ＴＦＴ）２０４とし
た。また、本実施例は、第２のｐチャネル型ＴＦＴ以外
のＴＦＴを一つ設け、スイッチング用ＴＦＴとしてｎチ
ャネル型ＴＦＴ（第２のｎチャネル型ＴＦＴ）２０３と
し、第２のｎチャネル型ＴＦＴのドレイン領域と第２の
ｐチャネル型ＴＦＴのゲート電極を接続電極で接続す
る。また、第２のｐチャネル型ＴＦＴのドレイン領域に
は後に形成される有機発光素子の陰極または陽極に電気
的に接続する接続電極１２２が形成されている。
【０１３９】各電極のパターニングが終了したら、レジ
ストを除去して１５０℃、１２分の熱処理を行い、次い
で第２のｐチャネル型ＴＦＴのドレイン領域に接して形
成された接続電極に接して重なるよう画素電極１２３を
形成する。本実施例では、画素電極は有機発光素子の陽
極として機能させ、有機発光素子の発光を画素電極に通
過させるため、透明導電膜とする。陽極は、仕事関数の
大きい導電膜、代表的には酸化物導電膜が用いられる。
酸化物導電膜としては、酸化インジウム、酸化スズ、酸
化亜鉛もしくはそれらの化合物を用いれば良い。本実施
例では、透明導電膜であるＩＴＯ（酸化インジウム酸化
スズ合金）をスパッタ法により膜厚１１０ｎｍを形成
し、画素部においてマトリクス状にパターニングして所
望の形状とする。他の透明導電膜としては、酸化インジ
ウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（Ｚ
ｎＯ）等を用いればよい。画素電極と同時に、入出力端
子部の各電極と接して重なるように透明導電膜からなる
電極パッドをパターニングしてもよい。
【０１４０】画素電極のパターニングが終了したら、レ
ジストを除去して、２５０℃、1時間の熱処理を行う。
【０１４１】ここまでの工程が終了した段階が図４であ
り、第１の基板１０１上に形成されたＴＦＴの電気測定
を行った。チャネル長Ｌ／チャネル幅Ｗ＝５０μｍ／５
０μｍのｎチャネル型ＴＦＴのＶ−Ｉ特性グラフを図９
に示す。また、チャネル長Ｌ／チャネル幅Ｗ＝５０μｍ
／５０μｍのｐチャネル型ＴＦＴのＶ−Ｉ特性グラフを
図１０に示す。
【０１４２】次いで、画素電極１２３の端部を覆うよう
に両端にバンクとよばれる絶縁物を形成する。バンクは
珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。本
実施例では、感光性アクリル樹脂を１μｍの膜厚で成膜
し、所望の形状にパターニングし、２５０℃、１時間の
熱処理を行った。
【０１４３】次いで、剛性の高い基板（第２の基板）、
ここでは厚さ１．１ｍｍの石英基板を用意し、溶媒で溶
ける接着材（第１の接着材）、或いは光（紫外線を含
む）を照射すると接着力が低下する感光性を有する接着
材（第１の接着材）でＴＦＴが設けられている面と接着
させて、石英基板（第２の基板）とガラス基板（第１の
基板）とでＴＦＴを挟んだ。剛性の高い基板を用いるこ
とによって、後に行われる剥離工程でＴＦＴを含む層に
クラックが生じることを防ぐ。本実施例では、第１の接
着材として水に溶ける水溶性の接着材を用いた。他の接
着材料としてアルコール系の有機溶媒に溶ける接着材料
や、感光性を有する接着材料などを用いることができ
る。なお、接着する前に、後で行う剥離工程で剥離現象
が生じやすくなるように、きっかけをつくることが重要
であり、密着性を選択的（部分的）に低下させる前処理
を行うことで、剥離不良がなくなり、さらに歩留まりも
向上させることができる。このような前処理としては、
例えば、レーザー光を走査させたり、針を薄膜に垂直に
押しつけて荷重をかけ、剥離を行おうとする領域の周縁
に沿って動かして引っ掻けばよい。本実施例では、スク
ライバ装置を用い、押し込み量を０．１ｍｍ〜２ｍｍと
し、圧力を０．５ｋｇ／ｃｍ2として引っ掻いた。
【０１４４】また、剥離する際には上記前処理を行った
領域付近から剥離を始めることが望ましい。
【０１４５】次いで、第１の材料層（タングステン膜）
が設けられている第１の基板を物理的手段により引き剥
がす。こうして、第２の基板にＴＦＴを含む層が転写さ
れ、露出された表面は、第２の材料層（スパッタ法によ
る酸化シリコン膜）となる。第２の材料層と第１の材料
層との密着性は熱処理温度には耐え得るが、機械的な力
には非常に弱いため、比較的小さな力（例えば、人間の
手、ノズルから吹付けられるガスの風圧、超音波等）で
引き剥がすことができる。また、上記前処理によって部
分的に密着性の弱い部分が形成されたため、より小さな
力で引き剥がすことができる。
【０１４６】また、第１の基板のサイズと第２の基板の
サイズを同一としてしまうと作業上困難である場合に
は、第２の基板を少し小さなサイズとしてもよい。ま
た、一枚の第１の基板に複数の画素部を設け、多面取り
をする場合には第１の基板をそれぞれ分断してもよい。
【０１４７】次いで、露出された第２の材料層に第２の
接着材で第３の基板を接着し、石英基板（第２の基板）
と第３の基板とでＴＦＴを挟んだ。なお、第３の基板と
しては、いかなる基板を用いてもよい。
【０１４８】この第２の接着材は水溶性でない紫外線硬
化エポキシ樹脂からなる接着材料を用い、第３の基板と
してＡｌＮXＯY膜が表面に形成されたポリカーボネート
（ＰＣ）フィルム（厚さ０．３ｍｍ）を用いた。第２の
接着材は、少なくともＡｌＮ XＯY膜との接着力よりも第
２の材料層との接着力が強い材料を選択することが好ま
しい。こうすることで、後の工程で第３の基板を剥離
し、第２の接着材のみを支持体とすることができる。
【０１４９】また、ここまでの工程が終了した段階で、
第２の基板（１．１ｍｍ）と、第３の基板（０．３ｍ
ｍ）とで挟まれた層のトータルの厚さ（一対の基板を含
む厚さ）をマイクロメータで測定したところ、約１．６
ｍｍ〜１．９ｍｍであった。
【０１５０】次いで、ＴＦＴを挟んだ一対の基板全体を
水の入った水槽に漬けて水溶性の接着材（第１の接着
材）を溶かし、第２の基板を剥離させる。加えて、超音
波やレーザー光を照射することによって水溶性の接着材
（第１の接着材）の溶解スピードを上げてもよい。ま
た、同時に水に漬けて第３の基板と第２の接着材の界面
で分離を生じさせて第３の基板も剥離させる。本実施例
では同一工程によって第２の基板と第３の基板を剥離し
たが、別々の工程でそれぞれ剥離してもよい。
【０１５１】この後、水分を蒸発させるため、熱処理を
行う。加えて、第２の基板を剥離させた後に、水溶性の
接着材（第１の接着材）を十分に除去する処理などを行
ってもよい。
【０１５２】こうして第２の接着材のみを支持体とする
ＴＦＴを含む層が得られる。ここまでの工程が終了した
段階で、再度、ＴＦＴの電気測定を行った。チャネル長
Ｌ／チャネル幅Ｗ＝５０μｍ／５０μｍのｎチャネル型
ＴＦＴのＶ−Ｉ特性グラフを図１１に示す。また、チャ
ネル長Ｌ／チャネル幅Ｗ＝５０μｍ／５０μｍのｐチャ
ネル型ＴＦＴのＶ−Ｉ特性グラフを図１２に示す。
【０１５３】図９〜図１２から読み取れるようにＴＦＴ
の特性はほとんど変化なかったことから、このような一
連の手順で転写、貼り合わせなどを行っても、ＴＦＴに
影響を与えない工程であるといえる。また、プラスチッ
ク基板上にＴＦＴを直接形成することも可能であるが基
板の耐熱性が低いため、３００℃以上の熱処理を行うこ
とが困難であり、図９〜図１２で得られるような高い特
性を示すＴＦＴを形成することも困難である。本実施例
に示したように、耐熱性を有する基板上にＴＦＴを形成
した後で、耐熱性を有する基板を剥離することによって
図９〜図１２で得られるような高い特性を示すＴＦＴを
形成することが可能となっている。
【０１５４】また、ここまでの工程が終了した段階で、
第２の接着材のみを支持体とするＴＦＴを含む層のトー
タルの厚さ（第２の接着材を含む厚さ）をマイクロメー
タで測定したところ、約１４０μｍ〜２３０μｍであっ
た。このようにトータルの厚さをＰＣフィルム（０．３
ｍｍ）よりも薄いものとすることができる。また、この
ような薄さであってもＴＦＴ特性を測定することができ
るため、第２の接着材のみでも支持体となり、半導体装
置として駆動させることができるといえる。
【０１５５】次いで、両端がバンクで覆われている画素
電極上にＥＬ層および有機発光素子の陰極を形成する。
【０１５６】ＥＬ層としては、発光層、電荷輸送層また
は電荷注入層を自由に組み合わせてＥＬ層（発光及びそ
のためのキャリアの移動を行わせるための層）を形成す
れば良い。例えば、低分子系有機ＥＬ材料や高分子系有
機ＥＬ材料を用いればよい。また、ＥＬ層として一重項
励起により発光（蛍光）する発光材料（シングレット化
合物）からなる薄膜、または三重項励起により発光（リ
ン光）する発光材料（トリプレット化合物）からなる薄
膜を用いることができる。また、電荷輸送層や電荷注入
層として炭化珪素等の無機材料を用いることも可能であ
る。これらの有機ＥＬ材料や無機材料は公知の材料を用
いることができる。
【０１５７】また、陰極に用いる材料としては仕事関数
の小さい金属（代表的には周期表の１族もしくは２族に
属する金属元素）や、これらを含む合金を用いることが
好ましいとされている。仕事関数が小さければ小さいほ
ど発光効率が向上するため、中でも、陰極に用いる材料
としては、アルカリ金属の一つであるＬｉ（リチウム）
を含む合金材料が望ましい。なお、陰極は全画素に共通
の配線としても機能し、接続配線を経由して入力端子部
に端子電極を有している。
【０１５８】次いで、陰極と、有機化合物層と、陽極と
を少なくとも有する有機発光素子を有機樹脂、保護膜、
封止基板、或いは封止缶で封入することにより、有機発
光素子を外部から完全に遮断し、外部から水分や酸素等
のＥＬ層の酸化による劣化を促す物質が侵入することを
防ぐことが好ましい。ただし、後でＦＰＣと接続する必
要のある入出力端子部には保護膜などは設けなくともよ
い。
【０１５９】次いで、異方性導電材で入出力端子部の各
電極にＦＰＣ（フレキシブルプリントサーキット）を貼
りつける。異方性導電材は、樹脂と、表面にＡｕなどが
メッキされた数十〜数百μm径の導電性粒子とから成
り、導電性粒子により入出力端子部の各電極とＦＰＣに
形成された配線とが電気的に接続する。
【０１６０】また、必要があれば、偏光板と位相差板と
で構成される円偏光板等の光学フィルムを設けてもよい
し、ＩＣチップなどを実装させてもよい。
【０１６１】以上の工程でＦＰＣが接続されたモジュー
ル型の発光装置が完成する。本実施例の発光装置におい
ては、有機発光素子からの発光が第２の接着材のみを通
過して観察者の目に届くことになる。従って、第２の接
着材は透光性を有する材料であることが望ましい。
【０１６２】また、画素電極を陰極とし、ＥＬ層と陽極
を積層して本実施例とは逆方向に発光する構成としても
よい。その場合、陽極は透光性を有する材料とする。
【０１６３】本実施例では、第２の接着材のみを支持体
となる状態とした後で、有機発光素子を形成する例を示
したが、第１の基板を剥離せずに有機発光素子を封止す
る工程まで行ってから、第２の基板を接着し、第１の基
板を剥離し、第３の基板を接着した後で、第２の基板及
び第３の基板を剥離する工程としてもよい。有機発光素
子を形成した後で基板を剥離する場合には、溶媒を水と
する処理および水溶性接着材を使わず、有機溶媒を溶媒
として用い、有機溶媒に溶ける接着材を用いることが好
ましい。
【０１６４】また、有機発光素子を形成した後で基板を
剥離する場合、第２の接着材を適宜選択すれば、第２の
基板だけを剥離させ、第３の基板を剥離しないようにす
ることができ、その場合、プラスチック基板上に有機発
光素子を有する発光装置を形成することもできる。
【０１６５】［実施例２］本実施例では、実施例１と一
部異なる工程で有機発光素子を有する発光装置を形成す
る例を示す。
【０１６６】実施例１に従って、第１のエッチング処理
後までの状態を得る。実施例１では第１のエッチング処
理の後、第１のドーピング処理、第２のエッチング処
理、第２のドーピング処理の順に行ったが、本実施例で
は、第１のエッチング処理の後、第２のエッチング処理
を行い、レジストからなるマスクを除去した後、新たな
ドーピング処理で低濃度のドーピングを行い第５の不純
物領域（ｎ--領域）を形成し、次いで、新たにレジスト
からなるマスクを形成し、選択的に第２のドーピング処
理と同程度のドーズ量でドーピングを行い、第１のドー
ピング処理と同程度のドーズ量でドーピングを行う。
【０１６７】図４を用いて本実施例の工程により形成さ
れるＴＦＴを説明する。
【０１６８】本実施例では新たなドーピング処理で低濃
度のドーピングを行い第５の不純物領域（ｎ--領域）す
るが、ゲート電極３０５〜３０８をマスクとして全面に
ドーピングする。ドーピング処理はイオンドープ法、も
しくはイオン注入法で行えば良い。イオンドープ法の条
件はドーズ量を１．５×１０14atoms/cm2とし、加速電
圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不
純物元素として、典型的にはリン（Ｐ）または砒素（Ａ
ｓ）を用いる。自己整合的に第５の不純物領域が形成さ
れる。第５の不純物領域には１×１０16〜１×１０17/c
m3の濃度範囲でｎ型を付与する不純物元素を添加する。
ここでは、第５の不純物領域と同じ濃度範囲の領域をｎ
--領域とも呼ぶ。
【０１６９】次いで、新たにレジストからなるマスクを
形成するが、この際、スイッチングＴＦＴ４０３のオフ
電流値を下げるため、マスクは、画素部４０１のスイッ
チングＴＦＴ４０３を形成する半導体層のチャネル形成
領域及びその一部を覆って形成する。また、マスクは駆
動回路のｐチャネル型ＴＦＴ４０６を形成する半導体層
のチャネル形成領域及びその周辺の領域を保護するため
にも設けられる。加えて、マスクは、画素部４０１の電
流制御用ＴＦＴ４０４を形成する半導体層のチャネル形
成領域及びその周辺の領域を覆って形成される。
【０１７０】次いで、上記レジストからなるマスクを用
い、選択的に第２のドーピング処理と同程度のドーズ量
でドーピングを行って、ゲート電極３１１の一部と重な
る第２の不純物領域３１１を形成する。
【０１７１】次いで、上記レジストからなるマスクを除
去せずに、選択的に第１のドーピング処理と同程度のド
ーズ量でドーピングを行って、第１の不純物領域３１
２、３１５を形成する。また、スイッチングＴＦＴ４０
３において、レジストからなるマスクで覆われた領域
は、第５の不純物領域３１６となる。
【０１７２】以上の工程で、ｎチャネル型ＴＦＴの活性
層となる半導体層にドーピングを行う。
【０１７３】次いで、上記レジストからなるマスクを除
去した後、実施例１と同様に、レジストからなるマスク
を形成し、第３のドーピング処理を行い、第４のドーピ
ング処理を行う。
【０１７４】以上までの工程でそれぞれの半導体層にｎ
型またはｐ型の導電型を有する不純物領域が形成され
る。画素部４０１および駆動回路４０２において、ｐチ
ャネル型ＴＦＴを形成する半導体層には、ｐ-領域３１
４、３１８とｐ+領域３１３、３１７が形成され、駆動
回路４０２のｎチャネル型ＴＦＴを形成する半導体層に
は、ｎ-領域３１１とｎ+領域３１２が形成され、画素部
４０１のｎチャネル型ＴＦＴを形成する半導体層には、
ｎ+領域３１５とｎ--領域３１６がそれぞれ形成され
る。
【０１７５】次いで、実施例１に従って、それぞれの半
導体層に添加された不純物元素を活性化処理する工程を
行う。次いで、実施例１に従って、第１の層間絶縁膜３
０９の形成工程、第２の層間絶縁膜（図示しない）の形
成工程、半導体層を水素化する工程、第３の層間絶縁膜
３１０の形成工程を行う。
【０１７６】次いで、ｐチャネル型ＴＦＴからなる電流
制御用ＴＦＴ４０４のドレイン領域に接して後で形成さ
れる接続電極に接して重なるよう画素電極３１９を形成
する。本実施例では、画素電極は有機発光素子の陽極と
して機能させ、有機発光素子の発光を画素電極に通過さ
せるため、透明導電膜とする。
【０１７７】次いで、ゲート電極またはゲート配線とな
る導電層に達するコンタクトホールと、各不純物領域に
達するコンタクトホールを形成する。本実施例では複数
のエッチング処理を順次行う。本実施例では第２の層間
絶縁膜をエッチングストッパーとして第３の層間絶縁膜
をエッチングした後、第１の層間絶縁膜をエッチングス
トッパーとして第２の層間絶縁膜をエッチングしてから
第１の層間絶縁膜をエッチングした。
【０１７８】その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用い
て電極３２０〜３２６、具体的にはソース配線、電源供
給線、引き出し電極及び接続電極などを形成する。ここ
では、これらの電極及び配線の材料は、Ｔｉ膜（膜厚１
００ｎｍ）とシリコンを含むＡｌ膜（膜厚３５０ｎｍ）
とＴｉ膜（膜厚５０ｎｍ）との積層膜を用い、パターニ
ングを行った。こうして、ソース電極及びソース配線、
接続電極、引き出し電極、電源供給線などが適宜、形成
される。なお、層間絶縁膜に覆われたゲート配線とコン
タクトを取るための引き出し電極は、ゲート配線の端部
に設けられ、他の各配線の端部にも、外部回路や外部電
源と接続するための電極が複数設けられた入出力端子部
を形成する。また、先に形成された画素電極３１９と接
して重なるよう設けられた接続電極３２６は、電流制御
用ＴＦＴ４０４のドレイン領域に接している。
【０１７９】以上の様にして、ｎチャネル型ＴＦＴ４０
５、ｐチャネル型ＴＦＴ４０６、およびこれらを相補的
に組み合わせたＣＭＯＳ回路を有する駆動回路４０２
と、１つの画素内にｎチャネル型ＴＦＴ４０３またはｐ
チャネル型ＴＦＴ４０４を複数備えた画素部４０１を形
成することができる。
【０１８０】各電極のパターニングが終了したら、実施
例１と同様にレジストを除去して熱処理を行い、次い
で、画素電極３１９の端部を覆うように両端にバンクと
よばれる絶縁物３２７を形成する。バンクは珪素を含む
絶縁膜もしくは樹脂膜で形成すれば良い。
【０１８１】次いで、実施の形態１または実施の形態２
に従って、第２の材料層３０１に接する接着材３００を
支持体とするＴＦＴを含む層が得られる。
【０１８２】次いで、実施例１に従って、両端がバンク
で覆われている画素電極上にＥＬ層３２８および有機発
光素子の陰極３２９を形成する。
【０１８３】ここまでの工程が終了した段階が図５であ
る。
【０１８４】以降の工程は、実施例１に従って、陰極
と、有機化合物層と、陽極とを少なくとも有する有機発
光素子を有機樹脂、保護膜、封止基板、或いは封止缶で
封入することにより、有機発光素子を外部から完全に遮
断し、外部から水分や酸素等のＥＬ層の酸化による劣化
を促す物質が侵入することを防ぐ。
【０１８５】次いで、異方性導電材で入出力端子部の各
電極にＦＰＣ（フレキシブルプリントサーキット）を貼
りつける。
【０１８６】以上の工程でＦＰＣが接続されたモジュー
ル型の発光装置が完成する。本実施例の発光装置におい
ては、有機発光素子からの発光が第２の接着材のみを通
過して観察者の目に届くことになる。従って、第２の接
着材は透光性を有する材料であることが望ましい。
【０１８７】［実施例３］実施例１または実施例２によ
り得られるモジュール型の発光装置（ＥＬモジュールと
も呼ぶ）の上面図及び断面図を示す。
【０１８８】図６（Ａ）は、ＥＬモジュールを示す上面
図、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面
図である。図６（Ａ）において、接着材５００（例え
ば、第２の接着材等）に、下地絶縁膜５０１が設けら
れ、その上に画素部５０２、ソース側駆動回路５０４、
及びゲート側駆動回路５０３を形成されている。これら
の画素部や駆動回路は、上記実施例１や実施例２に従え
ば得ることができる。
【０１８９】また、５１８は有機樹脂、５１９は保護膜
であり、画素部および駆動回路部は有機樹脂５１８で覆
われ、その有機樹脂は保護膜５１９で覆われている。さ
らに、接着剤を用いてカバー材で封止してもよい。カバ
ー材は、支持体として剥離前に接着してもよい。
【０１９０】なお、５０８はソース側駆動回路５０４及
びゲート側駆動回路５０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）５０９からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。
【０１９１】次に、断面構造について図６（Ｂ）を用い
て説明する。接着材５００上に接して下地絶縁膜５０１
が設けられ、絶縁膜５０１の上方には画素部５０２、ゲ
ート側駆動回路５０３が形成されており、画素部５０２
は電流制御用ＴＦＴ５１１とそのドレインに電気的に接
続された画素電極５１２を含む複数の画素により形成さ
れる。また、ゲート側駆動回路５０３はｎチャネル型Ｔ
ＦＴ５１３とｐチャネル型ＴＦＴ５１４とを組み合わせ
たＣＭＯＳ回路を用いて形成される。
【０１９２】これらのＴＦＴ（５１１、５１３、５１４
を含む）は、上記実施例１のｎチャネル型ＴＦＴ、上記
実施例１のｐチャネル型ＴＦＴに従って作製すればよ
い。
【０１９３】なお、実施例１、実施例２に従って同一基
板上に画素部５０２、ソース側駆動回路５０４、及びゲ
ート側駆動回路５０３形成した後は、実施の形態１また
は実施の形態２に従って、接着材５００のみを支持体と
している。
【０１９４】画素電極５１２は発光素子（有機発光素
子）の陽極として機能する。また、画素電極５１２の両
端にはバンク５１５が形成され、画素電極５１２上には
有機化合物層５１６および発光素子の陰極５１７が形成
される。
【０１９５】有機化合物層５１６としては、発光層、電
荷輸送層または電荷注入層を自由に組み合わせて有機化
合物層（発光及びそのためのキャリアの移動を行わせる
ための層）を形成すれば良い。例えば、低分子系有機化
合物材料や高分子系有機化合物材料を用いればよい。ま
た、有機化合物層５１６として一重項励起により発光
（蛍光）する発光材料（シングレット化合物）からなる
薄膜、または三重項励起により発光（リン光）する発光
材料（トリプレット化合物）からなる薄膜を用いること
ができる。また、電荷輸送層や電荷注入層として炭化珪
素等の無機材料を用いることも可能である。これらの有
機材料や無機材料は公知の材料を用いることができる。
【０１９６】陰極５１７は全画素に共通の配線としても
機能し、接続配線５０８を経由してＦＰＣ５０９に電気
的に接続されている。さらに、画素部５０２及びゲート
側駆動回路５０３に含まれる素子は全て陰極５１７、有
機樹脂５１８、及び保護膜５１９で覆われている。
【０１９７】なお、有機樹脂５１８としては、できるだ
け可視光に対して透明もしくは半透明な材料を用いるの
が好ましい。また、有機樹脂５１８はできるだけ水分や
酸素を透過しない材料であることが望ましい。
【０１９８】また、有機樹脂５１８を用いて発光素子を
完全に覆った後、すくなくとも図６に示すように保護膜
５１９を有機樹脂５１８の表面（露呈面）に設けること
が好ましい。また、接着材５００の裏面を含む全面に保
護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）
が設けられる部分に保護膜が成膜されないように注意す
ることが必要である。マスクを用いて保護膜が成膜され
ないようにしてもよいし、ＣＶＤ装置でマスキングテー
プとして用いるテフロン（登録商標）等のテープで外部
入力端子部分を覆うことで保護膜が成膜されないように
してもよい。保護膜５１９として、窒化珪素膜、ＤＬＣ
膜、またはＡｌＮXＯY膜を用いればよい。
【０１９９】以上のような構造で発光素子を保護膜５１
９で封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の有機化合物
層の酸化による劣化を促す物質が侵入することを防ぐこ
とができる。加えて、熱伝導性を有する膜により発熱を
発散することができる。従って、信頼性の高い発光装置
を得ることができる。
【０２００】また、画素電極を陰極とし、有機化合物層
と陽極を積層して図６とは逆方向に発光する構成として
もよい。図７にその一例を示す。なお、上面図は同一で
あるので省略する。
【０２０１】図７に示した断面構造について以下に説明
する。接着材６００上に絶縁膜６１０が設けられ、絶縁
膜６１０の上方には画素部６０２、ゲート側駆動回路６
０３が形成されており、画素部６０２は電流制御用ＴＦ
Ｔ６１１とそのドレインに電気的に接続された画素電極
６１２を含む複数の画素により形成される。なお、実施
の形態に従って、接着材６００のみを支持体とする。ま
た、ゲート側駆動回路６０３はｎチャネル型ＴＦＴ６１
３とｐチャネル型ＴＦＴ６１４とを組み合わせたＣＭＯ
Ｓ回路を用いて形成される。
【０２０２】これらのＴＦＴ（６１１、６１３、６１４
を含む）は、上記実施例１のｎチャネル型ＴＦＴ、上記
実施例１のｐチャネル型ＴＦＴに従って作製すればよ
い。
【０２０３】画素電極６１２は発光素子（有機発光素
子）の陰極として機能する。また、画素電極６１２の両
端にはバンク６１５が形成され、画素電極６１２上には
有機化合物層６１６および発光素子の陽極６１７が形成
される。
【０２０４】陽極６１７は全画素に共通の配線としても
機能し、接続配線６０８を経由してＦＰＣ６０９に電気
的に接続されている。さらに、画素部６０２及びゲート
側駆動回路６０３に含まれる素子は全て陽極６１７、有
機樹脂６１８、及び保護膜６１９で覆われている。さら
に、カバー材６２０と接着剤で貼り合わせてもよい。ま
た、カバー材６２０には凹部を設け、乾燥剤６２１を設
置してもよい。
【０２０５】また、図７では、画素電極を陰極とし、有
機化合物層と陰極を積層したため、発光方向は図７に示
す矢印の方向となっている。
【０２０６】また、ここではトップゲート型ＴＦＴを例
として説明したが、ＴＦＴ構造に関係なく本発明を適用
することが可能であり、例えばボトムゲート型（逆スタ
ガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能
である。
【０２０７】［実施例４］本実施例では画素電極を透光
性を有する導電膜と、反射性を有する金属材料との両方
で形成した半透過型の表示装置の例を図８に示す。
【０２０８】液晶表示装置においてもＴＦＴは、実施例
１または実施例２に従えば、画素ＴＦＴとなるｎチャネ
ル型ＴＦＴを形成することができる。ＴＦＴを覆う層間
絶縁膜を形成する工程までは実施例１と同様であり、こ
こでは詳細な説明は、省略する。画素部においてＴＦＴ
のソース領域またはドレイン領域と接する電極の一方を
反射性を有する金属材料で形成し、画素電極（反射部）
７０２を形成する。次いで、画素電極（反射部）７０２
と一部重なるように、透光性を有する導電膜からなる画
素電極（透過部）７０１を形成する。透光性を有する導
電膜としては、ＩＴＯ（酸化インジウム酸化スズ合
金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―Ｚｎ
Ｏ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
【０２０９】以上の工程で第１の基板上に画素ＴＦＴが
形成される。実施の形態１または実施の形態２に従って
第１の基板を剥離した後、接着材７００のみを支持体と
するＴＦＴを含む層を得る。
【０２１０】次いで、配向膜を形成しラビング処理を行
う。なお、本実施例では配向膜を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサ（図示しな
い）を所望の位置に形成した。また、柱状のスペーサに
代えて、球状のスペーサを基板全面に散布してもよい。
【０２１１】次いで、支持体となる対向基板を用意す
る。この対向基板には、着色層、遮光層が各画素に対応
して配置されたカラーフィルタ（図示しない）が設けら
れている。また、駆動回路の部分にも遮光層を設けた。
このカラーフィルタと遮光層とを覆う平坦化膜（図示し
ない）を設けた。次いで、平坦化膜上に透明導電膜から
なる対向電極を画素部に形成し、対向基板の全面に配向
膜を形成し、ラビング処理を施した。
【０２１２】そして、画素部と駆動回路が形成された接
着材７００と対向基板とをシール材で貼り合わせる。シ
ール材にはフィラーが混入されていて、このフィラーと
柱状スペーサによって均一な間隔を持って２枚の基板が
貼り合わせられる。その後、両基板の間に液晶材料を注
入し、封止剤（図示せず）によって完全に封止する。液
晶材料には公知の液晶材料を用いれば良い。こうして得
られた液晶モジュールにバックライト７０４、導光板７
０５を設け、カバー７０６で覆えば、図８にその断面図
の一部を示したようなアクティブマトリクス型液晶表示
装置が完成する。なお、カバーと液晶モジュールは接着
剤や有機樹脂を用いて貼り合わせる。また、プラスチッ
ク基板と対向基板を貼り合わせる際、枠で囲んで有機樹
脂を枠と基板との間に充填して接着してもよい。また、
半透過型であるので偏光板７０３は、接着材７００と対
向基板の両方に貼り付ける。
【０２１３】外光が十分である場合には、反射型として
駆動させるため、バックライトをオフ状態としたまま、
対向基板に設けられた対向電極と画素電極（反射部）７
０２との間の液晶を制御することによって表示を行い、
外光が不十分である場合には、バックライトをオン状態
として対向基板に設けられた対向電極と画素電極（透過
部）７０１との間の液晶を制御することによって表示を
行う。
【０２１４】ただし、用いる液晶が、ＴＮ液晶やＳＴＮ
液晶の場合、反射型と透過型とで液晶のねじれ角が変わ
るため、偏光板や位相差板を最適化する必要がある。例
えば、液晶のねじれ角の量を調節する旋光補償機構（例
えば、高分子液晶などを用いた偏光板）が別途必要とな
る。
【０２１５】［実施例５］本発明を実施して形成された
駆動回路や画素部は様々なモジュール（アクティブマト
リクス型液晶モジュール、アクティブマトリクス型ＥＬ
モジュール、アクティブマトリクス型ＥＣモジュール）
に用いることができる。即ち、本発明を実施することに
よって、それらを組み込んだ全ての電子機器が完成され
る。
【０２１６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、プロジ
ェクタ、カーステレオ、パーソナルコンピュータ、携帯
情報端末（モバイルコンピュータ、携帯電話または電子
書籍等）などが挙げられる。それらの一例を図１３〜図
１５に示す。
【０２１７】図１３（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。
【０２１８】図１３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。
【０２１９】図１３（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。
【０２２０】図１３（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。
【０２２１】図１３（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。
【０２２２】図１３（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。
【０２２３】図１４は、自動車などの運転席周辺を示す
図である。ダッシュボード部には音響再生装置、具体的
にはカーオーディオや、カーナビゲーションが設けられ
ている。カーオーディオの本体２７０１は、表示部２７
０２、操作スイッチ２７０３、２７０４を含む。表示部
２７０２に本発明を実施することによって薄型、且つ、
軽量なカーオーディオを完成させることができる。ま
た、カーナビゲーションの表示部２８０１に本発明を実
施することによって薄型、且つ、軽量なカーナビゲーシ
ョン完成させることができる。
【０２２４】また、操作ハンドル部２６０２付近には、
ダッシュボード部２６０１にスピードメータなどの計器
のデジタル表示がなされる表示部２６０３が形成され
る。表示部２７０２に本発明を実施することによって薄
型、且つ、軽量な機械類の表示器を完成させることがで
きる。
【０２２５】また、曲面を有するダッシュボード部２６
０１に貼りつけられた表示部２６０５を形成してもよ
い。表示部２６０５に本発明を実施することによって薄
型、且つ、軽量な機械類の表示器や画像表示装置を完成
させることができる。
【０２２６】また、曲面を有するフロントガラス２６０
４に貼りつけられた表示部２６００を形成してもよい。
表示部２６００に本発明を実施する場合、透過する材料
を用いればよく、本発明によって薄型、且つ、軽量な機
械類の表示器や画像表示装置を完成させることができ
る。ここではフロントガラスとしたが他のウインドウガ
ラスに設けることも可能である。
【０２２７】また、本実施例では車載用カーオーディオ
やカーナビゲーションを示すが、その他の乗物の表示器
や、据え置き型のオーディオやナビゲーション装置に用
いても良い。
【０２２８】図１５（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０
６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７
等を含む。
【０２２９】図１５（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。
【０２３０】図１５（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
【０２３１】ちなみに図１５（Ｃ）に示すディスプレイ
は中小型または大型のもの、例えば５〜２０インチの画
面サイズのものである。また、このようなサイズの表示
部を形成するためには、基板の一辺が１ｍのものを用
い、多面取りを行って量産することが好ましい。
【０２３２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器の作製方法に適用すること
が可能である。また、本実施例の電子機器は実施例１〜
４のどのような組み合わせからなる構成を用いても実現
することができる。
【０２３３】［実施例６］本発明を用いて作製したアク
ティブマトリクス型の有機発光素子の写真図を図１７、
図１８に示す。
【０２３４】図１７は、実施の形態３に従って作製した
薄い有機発光モジュールを曲げた状態の外観図を示す写
真図である。図１７に示したモジュールは、プラスチッ
ク基板であるポリカーボネート基板で挟まれた構造とな
っている。また、陰極と、陽極と、これらの間に有機化
合物を含む層が設けられた複数の発光素子と、該発光素
子を駆動させるためのＴＦＴとが、一対のプラスチック
基板間に保持されている。一方の基板は接着材でＴＦＴ
の下地膜（スパッタ法による酸化珪素膜）と固定され、
もう一方の基板も接着材で発光素子の陰極と固定されて
いる。
【０２３５】また、マトリクス状に複数の発光素子を設
けることによって表示領域を構成しており、これらの発
光素子を駆動する駆動回路も表示領域の周縁に配置され
ている。本実施例では緑色の発光を示す発光素子を作製
し、発光させて表示を行った。その表示状態を図１８に
示す。
【０２３６】本実施例では、一対のプラスチック基板で
固定したが、特に限定されず、機械強度および発光素子
の封止が十分であれば、一方の基板、もしくは両方の基
板はなくてもよい。
【０２３７】本実施例は、実施の形態１乃至３、実施例
１乃至５のいずれか一と自由に組み合わせることができ
る。
【０２３８】［実施例７］本実施例では、実施例５に記
載の表示部として電気泳動表示装置を用いる例を示す。
代表的には図１５（Ｂ）に示す携帯書籍（電子書籍）の
表示部３００２、３００３に適用する。
【０２３９】電気泳動表示装置（電気泳動ディスプレ
イ）は、電子ペーパーとも呼ばれており、紙と同じ読み
やすさ、他の表示装置に比べ低消費電力、薄くて軽い形
状とすることが可能という利点を有している。
【０２４０】電気泳動ディスプレイは、様々な形態が考
えられ得るが、プラスの電荷を有する第１の粒子と、マ
イナスの電荷を有する第２の粒子とを含むマイクロカプ
セルが溶媒または溶質に複数分散されたものであり、マ
イクロカプセルに電界を印加することによって、マイク
ロカプセル中の粒子を互いに反対方向に移動させて一方
側に集合した粒子の色のみを表示するものである。な
お、第１の粒子または第２の粒子は染料を含み、電界が
ない場合において移動しないものである。また、第１の
粒子の色と第２の粒子の色は異なるもの（無色を含む）
とする。
【０２４１】このように、電気泳動ディスプレイは、誘
電定数の高い物質が高い電界領域に移動する、いわゆる
誘電泳動的効果を利用したディスプレイである。電気泳
動ディスプレイは、液晶表示装置には必要な偏光板、対
向基板も電気泳動表示装置には必要なく、厚さや重さが
半減する。
【０２４２】上記マイクロカプセルを溶媒中に分散させ
たものが電子インクと呼ばれるものであり、この電子イ
ンクはガラス、プラスチック、布、紙などの表面に印刷
することができる。
【０２４３】また、アクティブマトリクス基板上に適
宜、二つの電極の間に挟まれるように上記マイクロカプ
セルを複数配置すればアクティブマトリクス型の表示装
置が完成し、マイクロカプセルに電界を印加すれば表示
を行うことができる。
【０２４４】なお、マイクロカプセル中の第１の粒子お
よび第２の粒子は、導電体材料、絶縁体材料、半導体材
料、磁性材料、液晶材料、強誘電性材料、エレクトロル
ミネセント材料、エレクトロクロミック材料、磁気泳動
材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
【０２４５】
【発明の効果】本発明により、全体の厚さが薄く、軽
量、且つ、フレキシブルな（湾曲することが可能な）素
子（薄膜トランジスタ、有機発光素子、液晶を有する素
子、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ
接合からなる光電変換素子やシリコン抵抗素子）を有す
る半導体装置およびその作製方法を実現することができ
る。
【図面の簡単な説明】
【図１】 実施の形態１を示す工程図。
【図２】 実施の形態２を示す工程図。
【図３】 実施の形態３を示す工程図。
【図４】 素子を有する第１の基板の断面図。
【図５】 有機発光素子を有する発光装置の断面図。
【図６】 有機発光素子を有する発光装置の上面図お
よび断面図。
【図７】 有機発光素子を有する発光装置の断面図。
【図８】 アクティブマトリクス型液晶表示装置の断
面構造図。
【図９】 剥離前のｎチャネル型ＴＦＴのＶ−Ｉ特性
グラフを示す図。
【図１０】 剥離前のｐチャネル型ＴＦＴのＶ−Ｉ特性
グラフを示す図。
【図１１】 剥離後のｎチャネル型ＴＦＴのＶ−Ｉ特性
グラフを示す図。
【図１２】 剥離後のｐチャネル型ＴＦＴのＶ−Ｉ特性
グラフを示す図。
【図１３】 電子機器の一例を示す図。
【図１４】 電子機器の一例を示す図。
【図１５】 電子機器の一例を示す図。
【図１６】 本発明を示す工程図の一例。
【図１７】 パネル外観を示す写真図。
【図１８】 発光しているパネルの写真図。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｂ 33/14 Ｈ０１Ｌ 29/78 ６２７Ｄ Ｆターム(参考） 2H092 HA06 JA03 JA04 JA05 JA24 JB57 KA05 KA18 KB04 MA05 MA27 NA25 PA01 PA10 PA11 RA10 3K007 BA06 BA07 CA06 DB03 5F110 AA30 BB02 BB04 CC02 DD01 DD13 DD15 DD17 DD21 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE23 FF04 FF30 GG01 GG02 GG13 GG25 GG28 GG29 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ07 HJ12 HJ13 HJ23 HL03 HL04 HL05 HL12 HM15 NN03 NN23 NN27 NN35 NN72 PP01 PP02 PP03 PP05 PP10 PP29 PP34 PP35 QQ09 QQ11 QQ16 QQ23 QQ24 QQ25 QQ28

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】接着材を支持体とし、前記接着材に接する
    絶縁膜上に素子を備えたことを特徴とする半導体装置。
  2. 【請求項２】請求項１において、前記素子は、薄膜トラ
    ンジスタ、有機発光素子、液晶を有する素子、メモリー
    素子、薄膜ダイオード、シリコンのＰＩＮ接合からなる
    光電変換素子、またはシリコン抵抗素子であることを特
    徴とする半導体装置。
  3. 【請求項３】請求項１または請求項２において、前記接
    着材は、平面または曲面を有する基材に貼りつけること
    を特徴とする半導体装置。
  4. 【請求項４】請求項１または請求項２において、前記接
    着材に接して保護膜を有していることを特徴とする半導
    体装置。
  5. 【請求項５】請求項１乃至４のいずれか一において、前
    記半導体装置は、ビデオカメラ、デジタルカメラ、ゴー
    グル型ディスプレイ、カーナビゲーション、パーソナル
    コンピュータまたは携帯情報端末であることを特徴とす
    る半導体装置。
  6. 【請求項６】プラスチック基板及び接着材を支持体と
    し、前記接着材に接する絶縁膜上に素子を備えたことを
    特徴とする半導体装置。
  7. 【請求項７】請求項６において、前記素子は、薄膜トラ
    ンジスタ、有機発光素子、液晶を有する液晶素子、メモ
    リー素子、薄膜ダイオード、シリコンのＰＩＮ接合から
    なる光電変換素子、またはシリコン抵抗素子であること
    を特徴とする半導体装置。
  8. 【請求項８】請求項６または請求項７において、前記プ
    ラスチック基板は、平面または曲面を有する基材に貼り
    つけることを特徴とする半導体装置。
  9. 【請求項９】請求項６乃至８のいずれか一において、前
    記接着材に接する絶縁膜は希ガス元素を含む酸化物層で
    あることを特徴とする半導体装置。
  10. 【請求項１０】請求項６乃至９のいずれか一において、
    前記半導体装置は、ビデオカメラ、デジタルカメラ、ゴ
    ーグル型ディスプレイ、カーナビゲーション、パーソナ
    ルコンピュータまたは携帯情報端末であることを特徴と
    する半導体装置。
JP2002316613A 2001-10-30 2002-10-30 半導体装置 Expired - Fee Related JP4015002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002316613A JP4015002B2 (ja) 2001-10-30 2002-10-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001333565 2001-10-30
JP2001-333565 2001-10-30
JP2002316613A JP4015002B2 (ja) 2001-10-30 2002-10-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002316737A Division JP4015003B2 (ja) 2001-10-30 2002-10-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2003204049A true JP2003204049A (ja) 2003-07-18
JP4015002B2 JP4015002B2 (ja) 2007-11-28

Family

ID=19148809

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002316737A Expired - Fee Related JP4015003B2 (ja) 2001-10-30 2002-10-30 半導体装置の作製方法
JP2002316613A Expired - Fee Related JP4015002B2 (ja) 2001-10-30 2002-10-30 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002316737A Expired - Fee Related JP4015003B2 (ja) 2001-10-30 2002-10-30 半導体装置の作製方法

Country Status (5)

Country Link
US (7) US7332381B2 (ja)
JP (2) JP4015003B2 (ja)
KR (2) KR100944886B1 (ja)
CN (2) CN1945856B (ja)
TW (1) TW594947B (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024853A1 (ja) * 2003-09-08 2005-03-17 Sumitomo Metal Mining Co., Ltd. 透明導電積層体とそれを用いた有機ｅｌ素子、及びそれらの製造方法
JP2005136213A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP2005182000A (ja) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2005183374A (ja) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2005333115A (ja) * 2004-04-23 2005-12-02 Semiconductor Energy Lab Co Ltd 薄膜集積回路とその作製方法、ｃｐｕ、メモリ、電子カード及び電子機器
JP2006108077A (ja) * 2004-09-10 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法並びにその製造装置
US7067392B2 (en) 2002-10-18 2006-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
JP2007158317A (ja) * 2005-11-09 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2010040520A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
EP2178133A2 (en) 2008-10-16 2010-04-21 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
US7952100B2 (en) 2006-09-22 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR20110085904A (ko) 2010-01-20 2011-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 플렉시블 발광 장치, 전자 기기, 및 발광 장치 및 플렉시블 발광 장치의 제작 방법
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US8264144B2 (en) 2008-07-10 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
WO2013054792A1 (ja) * 2011-10-12 2013-04-18 旭硝子株式会社 密着性樹脂層付き電子デバイスの製造方法
KR101256632B1 (ko) * 2010-06-29 2013-04-19 성균관대학교산학협력단 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2015062079A (ja) * 2008-07-10 2015-04-02 株式会社半導体エネルギー研究所 電子ペーパー
US9000443B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, lighting apparatus, and method of manufacturing light-emitting device and flexible-light emitting device
JP2015109296A (ja) * 2013-12-03 2015-06-11 国立大学法人山形大学 フレキシブルデバイスの製造方法
JP2015179675A (ja) * 2004-04-16 2015-10-08 株式会社半導体エネルギー研究所 発光装置および電子機器
JP2016014852A (ja) * 2014-07-03 2016-01-28 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 多結晶シリコン表示基板及びその製造方法
JP2017010053A (ja) * 2007-02-02 2017-01-12 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2018150178A (ja) * 2013-08-30 2018-09-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020031064A (ja) * 2005-10-17 2020-02-27 株式会社半導体エネルギー研究所 表示装置
JP2021519536A (ja) * 2018-03-26 2021-08-10 ソイテック 圧電層を支持基板上に転写する方法

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066944B2 (ja) * 1993-12-27 2000-07-17 キヤノン株式会社 光電変換装置、その駆動方法及びそれを有するシステム
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US6949389B2 (en) * 2002-05-02 2005-09-27 Osram Opto Semiconductors Gmbh Encapsulation for organic light emitting diodes devices
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US6840424B2 (en) * 2002-10-08 2005-01-11 Chien-Min Sung Compression bonding tools and associated bonding methods
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
AU2003275615A1 (en) * 2002-11-01 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US6881975B2 (en) * 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4373085B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
WO2004064018A1 (ja) * 2003-01-15 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. 剥離方法及びその剥離方法を用いた表示装置の作製方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004259796A (ja) * 2003-02-25 2004-09-16 Sony Corp 薄膜デバイスの製造方法および薄膜デバイス
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004089049A1 (ja) * 2003-03-28 2004-10-14 Tdk Corporation 多層基板およびその製造方法
CN100446212C (zh) * 2003-04-02 2008-12-24 皇家飞利浦电子股份有限公司 一种柔性电子器件的制造方法和柔性器件
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US8048251B2 (en) 2003-10-28 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7443378B2 (en) * 2003-11-17 2008-10-28 Lg Electronics Inc. Driving apparatus of electronic ink display device and method therefor
US8928562B2 (en) * 2003-11-25 2015-01-06 E Ink Corporation Electro-optic displays, and methods for driving same
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7586171B2 (en) * 2004-04-14 2009-09-08 Yong Cao Organic electronic device comprising conductive members and processes for forming and using the organic electronic device
CN101527270B (zh) * 2004-06-02 2012-07-04 株式会社半导体能源研究所 一种半导体设备
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US7521292B2 (en) * 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101100880B1 (ko) * 2004-09-24 2012-01-02 삼성전자주식회사 가요성 표시 장치의 제조 방법
DE102004050907A1 (de) * 2004-10-19 2006-04-27 Siemens Ag Gestaltungselement für ein Bedienfeld einer Vorrichtung
US7492028B2 (en) * 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
JP5025141B2 (ja) * 2005-02-28 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の製造方法
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI413152B (zh) * 2005-03-01 2013-10-21 Semiconductor Energy Lab 半導體裝置製造方法
JP4882244B2 (ja) * 2005-03-01 2012-02-22 セイコーエプソン株式会社 転写方法、転写物の製造方法及び回路基板の製造方法
US8822272B2 (en) 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
CN100428010C (zh) * 2005-05-13 2008-10-22 乐金显示有限公司 柔性显示器的制造方法
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
KR101272097B1 (ko) 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100719554B1 (ko) * 2005-07-06 2007-05-17 삼성에스디아이 주식회사 평판 디스플레이 장치 및 그 제조방법
JP5089033B2 (ja) * 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101255301B1 (ko) * 2006-02-13 2013-04-15 엘지디스플레이 주식회사 플렉서블 디스플레이의 제조 방법
TWI424499B (zh) 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
KR101478810B1 (ko) 2006-07-28 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8137417B2 (en) * 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI433306B (zh) 2006-09-29 2014-04-01 Semiconductor Energy Lab 半導體裝置的製造方法
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824880B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100833738B1 (ko) 2006-11-30 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100824902B1 (ko) * 2006-12-13 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
CN101617406B (zh) 2007-01-17 2011-04-20 伊利诺伊大学评议会 通过基于印刷的组装制造的光学系统
JP4340982B2 (ja) 2007-05-18 2009-10-07 ソニー株式会社 表示装置の製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8047442B2 (en) 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
WO2009090780A1 (ja) * 2008-01-15 2009-07-23 Sharp Kabushiki Kaisha 半導体装置、その製造方法及び表示装置
TWI370940B (en) * 2008-03-14 2012-08-21 E Ink Holdings Inc Carrier and method for manufacturing a flexible display panel
KR20100027526A (ko) * 2008-09-02 2010-03-11 삼성전기주식회사 박막 소자 제조방법
EP2349440B1 (en) 2008-10-07 2019-08-21 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
KR101870690B1 (ko) * 2009-05-12 2018-06-25 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
EP2453486A2 (en) * 2009-07-10 2012-05-16 Industrial Technology Research Institute Light-emitting device and packaging structure thereof
EP2284922A1 (en) * 2009-08-06 2011-02-16 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method of manufacturing an opto-electric device
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR101286551B1 (ko) * 2009-09-16 2013-07-17 엘지디스플레이 주식회사 플렉서블 기판 및 이를 가지는 플렉서블 표시 장치의 제조 방법
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10441185B2 (en) 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
US10918298B2 (en) 2009-12-16 2021-02-16 The Board Of Trustees Of The University Of Illinois High-speed, high-resolution electrophysiology in-vivo using conformal electronics
US8666471B2 (en) 2010-03-17 2014-03-04 The Board Of Trustees Of The University Of Illinois Implantable biomedical devices on bioresorbable substrates
US9936574B2 (en) 2009-12-16 2018-04-03 The Board Of Trustees Of The University Of Illinois Waterproof stretchable optoelectronics
JP2012043689A (ja) * 2010-08-20 2012-03-01 Toshiba Tec Corp 有機ｅｌ装置の製造方法
EP2635726A1 (en) 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Method of forming a composite substrate.
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
US9765934B2 (en) 2011-05-16 2017-09-19 The Board Of Trustees Of The University Of Illinois Thermally managed LED arrays assembled by printing
JP2014523633A (ja) 2011-05-27 2014-09-11 エムシー１０ インコーポレイテッド 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
EP2713863B1 (en) 2011-06-03 2020-01-15 The Board of Trustees of the University of Illionis Conformable actively multiplexed high-density surface electrode array for brain interfacing
JP5796449B2 (ja) * 2011-10-12 2015-10-21 旭硝子株式会社 電子デバイスの製造方法、樹脂層付きキャリア基板の製造方法
JP6231489B2 (ja) 2011-12-01 2017-11-15 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ プログラム可能な変化を被るように設計された遷移デバイス
US20130249387A1 (en) * 2012-03-20 2013-09-26 Chia-Fen Hsin Light-emitting diodes, packages, and methods of making
KR101931174B1 (ko) 2012-03-22 2019-03-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
JP2015521303A (ja) 2012-03-30 2015-07-27 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシ 表面への形状適合可能な付属物装着可能電子デバイス
JP2013251255A (ja) 2012-05-04 2013-12-12 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR101958831B1 (ko) * 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
TWI566005B (zh) * 2012-09-26 2017-01-11 友達光電股份有限公司 製作顯示面板之方法
TW201415618A (zh) * 2012-10-05 2014-04-16 Innocom Tech Shenzhen Co Ltd 軟性顯示器及其製備方法
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
KR102132882B1 (ko) * 2012-12-20 2020-07-13 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102345837B1 (ko) 2013-04-15 2021-12-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
CN104349575B (zh) * 2013-07-31 2017-12-26 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法
CN105432147B (zh) * 2013-07-31 2017-10-20 旭硝子株式会社 电子设备的制造方法
CN109273622B (zh) * 2013-08-06 2021-03-12 株式会社半导体能源研究所 剥离方法
CN103456900B (zh) * 2013-08-20 2016-07-06 Tcl集团股份有限公司 柔性显示装置的制造方法
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
KR102215812B1 (ko) 2014-01-09 2021-02-17 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
JP6487454B2 (ja) * 2014-02-07 2019-03-20 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
CN106163798B (zh) * 2014-04-10 2019-05-10 Ａｇｃ株式会社 玻璃层叠体及其制造方法、电子器件的制造方法
JP6603486B2 (ja) 2014-06-27 2019-11-06 株式会社半導体エネルギー研究所 発光装置の作製方法
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
KR20160056460A (ko) * 2014-11-11 2016-05-20 삼성디스플레이 주식회사 곡면 표시 장치
KR102458687B1 (ko) * 2014-12-31 2022-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법
US10677647B2 (en) 2015-06-01 2020-06-09 The Board Of Trustees Of The University Of Illinois Miniaturized electronic systems with wireless power and near-field communication capabilities
AU2016270805A1 (en) 2015-06-01 2017-12-14 The Board Of Trustees Of The University Of Illinois Alternative approach to UV sensing
CN106575168A (zh) * 2015-08-05 2017-04-19 深圳市柔宇科技有限公司 触摸膜、有机发光二极管显示面板及触摸膜的制备方法
CN106548972B (zh) * 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
US10925543B2 (en) 2015-11-11 2021-02-23 The Board Of Trustees Of The University Of Illinois Bioresorbable silicon electronics for transient implants
NL2018110A (en) * 2016-01-18 2017-07-24 Asml Netherlands Bv A beam measurement system, a lithographic system, and a method
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US10522574B2 (en) * 2016-05-16 2019-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of display device and manufacturing method of electronic device
US11011555B2 (en) 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
US10467952B2 (en) 2016-10-12 2019-11-05 Shaoher Pan Integrated light-emitting diode arrays for displays
CN108155206B (zh) * 2016-12-02 2021-08-03 群创光电股份有限公司 有机发光二极管装置
US10445048B2 (en) 2016-12-30 2019-10-15 Shaoher Pan Larger displays formed by multiple integrated LED array micro-displays
CN106887412B (zh) * 2017-03-27 2020-08-21 京东方科技集团股份有限公司 一种柔性显示面板及显示装置
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
US10516001B2 (en) * 2017-10-26 2019-12-24 Sakai Display Products Corporation Method and apparatus for producing flexible OLED device
US10437402B1 (en) 2018-03-27 2019-10-08 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
CN108417523B (zh) * 2018-04-16 2020-08-04 歌尔股份有限公司 Led衬底的剥离方法
US10325894B1 (en) 2018-04-17 2019-06-18 Shaoher Pan Integrated multi-color light-emitting pixel arrays based devices by bonding
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10796627B2 (en) * 2018-07-27 2020-10-06 Shaoher Pan Integrated laser arrays based devices
WO2020052232A1 (zh) 2018-09-14 2020-03-19 昆山国显光电有限公司 显示面板、显示屏和显示终端
CN110911438B (zh) * 2018-09-14 2020-09-29 昆山国显光电有限公司 显示面板、显示屏和显示终端
CN109244260B (zh) * 2018-09-19 2021-01-29 京东方科技集团股份有限公司 一种显示面板的制备方法
CN109216589B (zh) * 2018-09-19 2021-07-09 深圳市化讯半导体材料有限公司 一种柔性器件的制备方法及应用
US10795415B2 (en) * 2019-01-30 2020-10-06 Motorola Mobility Llc Foldable display with stiff support
KR20210025754A (ko) 2019-08-27 2021-03-10 삼성디스플레이 주식회사 보호 윈도우 및 이를 포함하는 표시 장치
US11011669B2 (en) 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
CN111326467A (zh) * 2019-10-16 2020-06-23 中国电子科技集团公司第五十五研究所 一种柔性无机半导体薄膜及其制备方法
CN113325624B (zh) * 2021-06-10 2022-10-18 业成科技（成都）有限公司 可移除黏接件及显示装置
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers
CN115504678B (zh) * 2022-11-03 2023-09-29 业泓科技(成都)有限公司 触控识别模组的减薄方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184957A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd Ｍｏｓトランジスタの製造方法
JP2000040812A (ja) * 1998-07-22 2000-02-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2001051296A (ja) * 1999-08-06 2001-02-23 Seiko Epson Corp 薄膜デバイス装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板の製造方法、アクティブマトリクス基板および電気光学装置

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250209A (en) * 1978-05-10 1981-02-10 Lurex B.V. Transfer metallizing process and product produced thereby
DE3322382A1 (de) 1983-06-22 1985-01-10 Preh, Elektrofeinmechanische Werke Jakob Preh Nachf. Gmbh & Co, 8740 Bad Neustadt Verfahren zur herstellung von gedruckten schaltungen
US4893887A (en) * 1983-12-12 1990-01-16 E. I. Du Pont De Nemours And Company Holographic image transfer process
US4662059A (en) * 1985-09-19 1987-05-05 Rca Corporation Method of making stabilized silicon-on-insulator field-effect transistors having 100 oriented side and top surfaces
JPH02257618A (ja) 1989-03-29 1990-10-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JPH05347186A (ja) 1992-06-12 1993-12-27 Clarion Co Ltd エレクトロルミネセンス・ディスプレイ
JP3242452B2 (ja) 1992-06-19 2001-12-25 三菱電機株式会社 薄膜太陽電池の製造方法
WO1994007177A1 (en) 1992-09-11 1994-03-31 Kopin Corporation Color filter system for display panels
US5781164A (en) 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
JP3238223B2 (ja) 1993-01-20 2001-12-10 株式会社東芝 液晶表示装置および表示装置
JPH06280026A (ja) 1993-03-24 1994-10-04 Semiconductor Energy Lab Co Ltd 成膜装置及び成膜方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3150840B2 (ja) 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69529493T2 (de) * 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JP3698749B2 (ja) 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP4063896B2 (ja) 1995-06-20 2008-03-19 株式会社半導体エネルギー研究所 有色シースルー光起電力装置
DE19547691C1 (de) 1995-12-20 1997-04-24 Lohmann Therapie Syst Lts Verfahren zur Herstellung transdermaler therapeutischer Pflaster (TTS)
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
DE69815076T2 (de) * 1997-03-21 2004-02-19 Merck Patent Gmbh Pigmentflocken
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11243209A (ja) 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3619058B2 (ja) 1998-06-18 2005-02-09 キヤノン株式会社 半導体薄膜の製造方法
US6423614B1 (en) 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6268695B1 (en) 1998-12-16 2001-07-31 Battelle Memorial Institute Environmental barrier material for organic light emitting device and method of making
EP1041624A1 (en) * 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
TW487959B (en) 1999-08-13 2002-05-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6391220B1 (en) 1999-08-18 2002-05-21 Fujitsu Limited, Inc. Methods for fabricating flexible circuit structures
JP2001085715A (ja) 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
JP2001085154A (ja) 1999-09-16 2001-03-30 Denso Corp 表示装置
JP3874054B2 (ja) 1999-11-30 2007-01-31 セイコーエプソン株式会社 半導体回路内蔵構造体
JP2001177101A (ja) 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4478268B2 (ja) 1999-12-28 2010-06-09 セイコーエプソン株式会社 薄膜デバイスの製造方法
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
US6492026B1 (en) * 2000-04-20 2002-12-10 Battelle Memorial Institute Smoothing and barrier layers on high Tg substrates
JP2002026182A (ja) 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
SG143972A1 (en) * 2000-09-14 2008-07-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3974749B2 (ja) 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
JP2002328624A (ja) 2001-04-26 2002-11-15 Sony Corp 車両用表示装置
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003109773A (ja) 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
DE10137577C1 (de) * 2001-07-31 2003-03-06 Infineon Technologies Ag Ventilmittel für eine Slurry-Auslassöffnung einer Vorrichtung für Chemisch-Mechanisches Polieren
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
US7229900B2 (en) * 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184957A (ja) * 1988-01-20 1989-07-24 Fujitsu Ltd Ｍｏｓトランジスタの製造方法
JP2000040812A (ja) * 1998-07-22 2000-02-08 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2001051296A (ja) * 1999-08-06 2001-02-23 Seiko Epson Corp 薄膜デバイス装置の製造方法、薄膜デバイス装置、アクティブマトリクス基板の製造方法、アクティブマトリクス基板および電気光学装置

Cited By (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093324B2 (en) 2002-10-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US8134153B2 (en) 2002-10-18 2012-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US7067392B2 (en) 2002-10-18 2006-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US8013335B2 (en) 2002-10-18 2011-09-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US7495256B2 (en) 2002-10-18 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
US8525171B2 (en) 2002-10-18 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
WO2005024853A1 (ja) * 2003-09-08 2005-03-17 Sumitomo Metal Mining Co., Ltd. 透明導電積層体とそれを用いた有機ｅｌ素子、及びそれらの製造方法
US8040042B2 (en) 2003-09-08 2011-10-18 Sumitomo Metal Mining Co., Ltd. Transparent electroconductive layered structure, organic electroluminescent device using the same layered structure, method for producing the same layered structure, and method for producing the same device
JP4507560B2 (ja) * 2003-10-30 2010-07-21 日本電気株式会社 薄膜デバイス基板の製造方法
JP2005136213A (ja) * 2003-10-30 2005-05-26 Nec Corp 薄膜デバイス基板の製造方法
JP4689249B2 (ja) * 2003-11-28 2011-05-25 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4578951B2 (ja) * 2003-11-28 2010-11-10 株式会社半導体エネルギー研究所 表示装置の作製方法
US7935969B2 (en) 2003-11-28 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8581491B2 (en) 2003-11-28 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2005182000A (ja) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US10128402B2 (en) 2003-11-28 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2005183374A (ja) * 2003-11-28 2005-07-07 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US9004970B2 (en) 2003-11-28 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9666752B2 (en) 2003-11-28 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2015179675A (ja) * 2004-04-16 2015-10-08 株式会社半導体エネルギー研究所 発光装置および電子機器
JP2005333115A (ja) * 2004-04-23 2005-12-02 Semiconductor Energy Lab Co Ltd 薄膜集積回路とその作製方法、ｃｐｕ、メモリ、電子カード及び電子機器
JP2006108077A (ja) * 2004-09-10 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法並びにその製造装置
US8040469B2 (en) 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
US8371891B2 (en) 2004-09-10 2013-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
JP2020031064A (ja) * 2005-10-17 2020-02-27 株式会社半導体エネルギー研究所 表示装置
US11770965B2 (en) 2005-10-17 2023-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007158317A (ja) * 2005-11-09 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
US7952100B2 (en) 2006-09-22 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8232556B2 (en) 2006-09-22 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101377426B1 (ko) * 2006-09-22 2014-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2017010053A (ja) * 2007-02-02 2017-01-12 株式会社半導体エネルギー研究所 表示装置の作製方法
US8399337B2 (en) 2007-09-14 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2014017506A (ja) * 2007-09-14 2014-01-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9006965B2 (en) 2008-07-10 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10916567B2 (en) 2008-07-10 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US11908976B2 (en) 2008-07-10 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US8760046B2 (en) 2008-07-10 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
JP2010040520A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US8860306B2 (en) 2008-07-10 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Display device having a fibrous encapsulating structure
JP2015062079A (ja) * 2008-07-10 2015-04-02 株式会社半導体エネルギー研究所 電子ペーパー
US11631702B2 (en) 2008-07-10 2023-04-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US11557697B2 (en) 2008-07-10 2023-01-17 Semiconductor Energy Laboratory Co., Ltd. Flexible light emitting device comprising a polyimide resin
KR20220045083A (ko) 2008-07-10 2022-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US11101407B2 (en) 2008-07-10 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device sealed in a fibrous body to improve manufacturability and electronic device including the light emitting device
KR20150055099A (ko) 2008-07-10 2015-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR20210074420A (ko) 2008-07-10 2021-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US10079330B2 (en) 2008-07-10 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device having an embedded pixel electrode
KR20200054343A (ko) 2008-07-10 2020-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR20180114968A (ko) 2008-07-10 2018-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR20200018716A (ko) 2008-07-10 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US10529741B2 (en) 2008-07-10 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
US10483288B2 (en) 2008-07-10 2019-11-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using the same
KR20190125529A (ko) 2008-07-10 2019-11-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR20190086057A (ko) 2008-07-10 2019-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
KR20160107363A (ko) 2008-07-10 2016-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
US8264144B2 (en) 2008-07-10 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device utilizing fibrous barrier layers impregnated with organic resin
US10205062B2 (en) 2008-07-10 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device that is highly reliable, thin and is not damaged by external local pressure and electronic device
US8284369B2 (en) 2008-08-20 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device, and method for fabricating the same
US9117976B2 (en) 2008-10-16 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device
US10340319B2 (en) 2008-10-16 2019-07-02 Semiconductor Energy Laboratory Co., Ltd. Organic light-emitting device having a color filter
KR101846151B1 (ko) 2008-10-16 2018-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
EP2178133A2 (en) 2008-10-16 2010-04-21 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
US11930668B2 (en) 2008-10-16 2024-03-12 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device and EL module including transparent conductive film
US8188474B2 (en) 2008-10-16 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Flexible light-emitting device
KR101912584B1 (ko) 2008-10-16 2018-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US9793329B2 (en) 2008-10-16 2017-10-17 Semiconductor Energy Laboratory Co., Ltd. Display device including light-emitting layer
US11189676B2 (en) 2008-10-16 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having fluorescent and phosphorescent materials
US8581265B2 (en) 2008-10-16 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device including substrate having flexibility
US9401458B2 (en) 2008-10-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Film and light-emitting device
US10418586B2 (en) 2009-07-02 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2017063061A (ja) * 2009-07-02 2017-03-30 株式会社半導体エネルギー研究所 発光装置の作製方法
US9240525B2 (en) 2009-07-02 2016-01-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2015233015A (ja) * 2009-07-02 2015-12-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US8766269B2 (en) 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
US9768410B2 (en) 2009-07-02 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
JP2015213078A (ja) * 2010-01-20 2015-11-26 株式会社半導体エネルギー研究所 発光装置、電子機器
US9000442B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
KR20110085904A (ko) 2010-01-20 2011-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 플렉시블 발광 장치, 전자 기기, 및 발광 장치 및 플렉시블 발광 장치의 제작 방법
US9000443B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, lighting apparatus, and method of manufacturing light-emitting device and flexible-light emitting device
KR101315270B1 (ko) 2010-06-29 2013-10-07 성균관대학교산학협력단 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법
KR101256632B1 (ko) * 2010-06-29 2013-04-19 성균관대학교산학협력단 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법
KR101315187B1 (ko) 2010-06-29 2013-10-07 성균관대학교산학협력단 플렉서블 비휘발성 메모리 소자용 강유전체 캐패시터, 플렉서블 비휘발성 강유전체 메모리 소자 및 그의 제조 방법
WO2013054792A1 (ja) * 2011-10-12 2013-04-18 旭硝子株式会社 密着性樹脂層付き電子デバイスの製造方法
CN110993829A (zh) * 2013-08-30 2020-04-10 株式会社半导体能源研究所 支撑体供应装置、叠层体制造装置
JP2018150178A (ja) * 2013-08-30 2018-09-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015109296A (ja) * 2013-12-03 2015-06-11 国立大学法人山形大学 フレキシブルデバイスの製造方法
JP2016014852A (ja) * 2014-07-03 2016-01-28 上海和輝光電有限公司Ｅｖｅｒｄｉｓｐｌａｙ Ｏｐｔｒｏｎｉｃｓ （Ｓｈａｎｇｈａｉ） Ｌｉｍｉｔｅｄ 多結晶シリコン表示基板及びその製造方法
JP2021519536A (ja) * 2018-03-26 2021-08-10 ソイテック 圧電層を支持基板上に転写する方法
JP7256204B2 (ja) 2018-03-26 2023-04-11 ソイテック 圧電層を支持基板上に転写する方法

Also Published As

Publication number Publication date
KR20090094203A (ko) 2009-09-04
US7332381B2 (en) 2008-02-19
US20100148179A1 (en) 2010-06-17
JP2004153021A (ja) 2004-05-27
KR100985012B1 (ko) 2010-10-04
US9620408B2 (en) 2017-04-11
JP4015002B2 (ja) 2007-11-28
CN1417841A (zh) 2003-05-14
KR20030036005A (ko) 2003-05-09
US7994506B2 (en) 2011-08-09
TW200300281A (en) 2003-05-16
US20030082889A1 (en) 2003-05-01
CN1945856B (zh) 2013-06-19
JP4015003B2 (ja) 2007-11-28
US20200294848A1 (en) 2020-09-17
US7648862B2 (en) 2010-01-19
US10607883B2 (en) 2020-03-31
US8980700B2 (en) 2015-03-17
US20170207114A1 (en) 2017-07-20
CN1945856A (zh) 2007-04-11
CN1288710C (zh) 2006-12-06
KR100944886B1 (ko) 2010-03-03
TW594947B (en) 2004-06-21
US20150255325A1 (en) 2015-09-10
US20110284858A1 (en) 2011-11-24
US20070212853A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
US20200294848A1 (en) Semiconductor device and method of manufacturing the same
JP2004153021A6 (ja) 半導体装置の作製方法
KR100993130B1 (ko) 반도체 장치 제작 방법
JP4413478B2 (ja) 半導体装置の作製方法
KR101043663B1 (ko) 표시장치 제조방법
US9508620B2 (en) Semiconductor device and manufacturing method thereof
JP2003174153A (ja) 剥離方法および半導体装置の作製方法、および半導体装置
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
JP2004047975A (ja) 積層体の転写方法及び半導体装置の作製方法
JP2003195787A (ja) 発光装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4015002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees