KR102132882B1 - 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 - Google Patents

박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 Download PDF

Info

Publication number
KR102132882B1
KR102132882B1 KR1020120149761A KR20120149761A KR102132882B1 KR 102132882 B1 KR102132882 B1 KR 102132882B1 KR 1020120149761 A KR1020120149761 A KR 1020120149761A KR 20120149761 A KR20120149761 A KR 20120149761A KR 102132882 B1 KR102132882 B1 KR 102132882B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
substrate
region
Prior art date
Application number
KR1020120149761A
Other languages
English (en)
Other versions
KR20140080211A (ko
Inventor
이동원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120149761A priority Critical patent/KR102132882B1/ko
Priority to US14/013,871 priority patent/US9595694B2/en
Publication of KR20140080211A publication Critical patent/KR20140080211A/ko
Application granted granted Critical
Publication of KR102132882B1 publication Critical patent/KR102132882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

본 발명은 상면의 고저차가 줄어들어 후속공정이 용이하게 이루어지도록 할 수 있는 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법을 위하여, 기판과, 상기 기판 상에 배치되며 제1영역에서의 두께가 제2영역에서의 두께보다 두꺼운 높이조절층과, 상기 높이조절층의 상기 제2영역에 대응하도록 상기 높이조절층 상에 형성된 박막트랜지스터를 구비하는, 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법을 제공한다.

Description

박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법{Thin film transistor substrate, organic light emitting apparatus comprising the same, method for manufacturing thin film transistor substrate, and method for manufacturing organic light emitting apparatus}
본 발명은 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법에 관한 것으로서, 더 상세하게는 상면의 고저차가 줄어들어 후속공정이 용이하게 이루어지도록 할 수 있는 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법에 관한 것이다.
유기 발광 디스플레이 장치는 디스플레이 영역에 유기 발광 소자를 구비하는 디스플레이 장치로서, 유기 발광 소자는 상호 대향된 화소전극 및 대향전극과, 화소전극과 대향전극 사이에 개재되며 발광층을 포함하는 중간층을 구비한다.
이러한 유기 발광 디스플레이 장치는 구동 방식에 따라, 각 부화소의 발광여부 제어가 각 부화소에 구비된 박막 트랜지스터를 통해 이루어지는 능동 구동형과, 각 부화소의 발광여부 제어가 매트릭스 형상으로 배열된 전극들을 통해 이루어지는 수동 구동형으로 나뉜다. 능동 구동형의 경우 통상적으로 박막 트랜지스터 상부에 유기 발광 소자가 위치하게 된다.
그러나 이러한 종래의 능동 구동형 유기 발광 디스플레이 장치에는, 하부에 배치되는 박막 트랜지스터로 인하여 상부의 유기 발광 소자에서 불량이 발생할 확률이 높아지거나, 상부의 유기 발광 소자의 형성 시 특정된 방법만을 사용할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 상면의 고저차가 줄어들어 후속공정이 용이하게 이루어지도록 할 수 있는 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판과, 상기 기판 상에 배치되며 제1영역에서의 두께가 제2영역에서의 두께보다 두꺼운 높이조절층과, 상기 높이조절층의 상기 제2영역에 대응하도록 상기 높이조절층 상에 형성된 박막트랜지스터를 구비하는, 박막트랜지스터 기판이 제공된다.
상기 높이조절층의 상기 제1영역에서의 두께와 상기 제2영역에서의 두께와의 차이는 상기 박막트랜지스터의 높이에 대응할 수 있다.
상기 높이조절층은 유기물을 포함할 수 있다.
상기 높이조절층 및 상기 박막트랜지스터를 덮도록 배치된 평탄화막을 구비할 수 있다. 이때, 상기 높이조절층 및 상기 박막트랜지스터와 상기 평탄화막 사이에 배치된 보호막을 더 구비할 수 있다.
본 발명의 다른 일 관점에 따르면, 제1영역에서의 두께가 제2영역에서의 두께보다 두꺼운 기판과, 상기 기판의 상기 제2영역에 대응하도록 상기 기판 상에 형성된 박막트랜지스터를 구비하는, 박막트랜지스터 기판이 제공된다.
상기 기판의 상기 제1영역에서의 두께와 상기 제2영역에서의 두께와의 차이는 상기 박막트랜지스터의 높이에 대응할 수 있다.
상기 기판은 유기물로 형성된 것일 수 있다.
상기 기판 및 상기 박막트랜지스터를 덮도록 배치된 평탄화막을 구비할 수 있다. 이 경우, 상기 기판 및 상기 박막트랜지스터와 상기 평탄화막 사이에 배치된 보호막을 구비할 수 있다.
한편, 상기 박막트랜지스터와 전기적으로 연결되는 화소전극을 구비할 수 있다.
본 발명의 또 다른 일 관점에 따르면, 상기와 같은 화소전극이 형성된 박막트랜지스터 기판과, 상기 화소전극 상에 배치된 발광층을 포함하는 중간층과, 상기 중간층 상에 배치된 대향전극을 구비하는, 유기 발광 장치가 제공된다.
상기 발광층에서 방출되는 광은 상기 대향전극을 통해 외부로 방출될 수 있다.
본 발명의 또 다른 일 관점에 따르면, 기판 상에 제1영역에서의 두께가 제2영역에서의 두께보다 두꺼운 높이조절층을 형성하는 단계와, 상기 높이조절층의 상기 제2영역에 대응하도록 상기 높이조절층 상에 박막트랜지스터를 형성하는 단계를 포함하는, 박막트랜지스터 기판 제조방법이 제공된다.
상기 높이조절층을 형성하는 단계는, 상기 높이조절층의 상기 제1영역에서의 두께와 상기 제2영역에서의 두께와의 차이가 상기 박막트랜지스터의 높이에 대응하도록 형성하는 단계일 수 있다.
상기 높이조절층을 형성하는 단계는 유기물을 이용하는 단계일 수 있다.
상기 높이조절층 및 상기 박막트랜지스터를 덮도록 평탄화막을 형성하는 단계를 포함할 수 있다. 또는 이와 달리, 상기 높이조절층 및 상기 박막트랜지스터를 덮도록 보호막을 형성하는 단계와, 상기 보호막 상에 평탄화막을 형성하는 단계를 포함할 수 있다.
한편, 상기 기판을 제거하는 단계를 포함할 수 있다.
상기 박막트랜지스터와 전기적으로 연결되도록 화소전극을 형성하는 단계를 포함할 수 있다. 이 경우, 상기 기판을 제거하는 단계를 포함할 수 있다. 한편, 상기 중간층을 형성하는 단계는 액상공정을 포함할 수 있다.
본 발명의 또 다른 일 관점에 따르면, 화소전극이 형성된, 상술한 것과 같은 박막트랜지스터 기판 제조방법에 따라 제조된 박막트랜지스터 기판을 준비하는 단계와, 상기 화소전극 상에 발광층을 포함하는 중간층을 형성하는 단계와, 상기 중간층 상에 대향전극을 형성하는 단계를 포함하는, 유기 발광 장치 제조방법이 제공된다. 이때, 상기 기판을 제거하는 단계를 포함할 수 있다. 한편, 상기 중간층을 형성하는 단계는 액상공정을 포함할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 상면의 고저차가 줄어들어 후속공정이 용이하게 이루어지도록 할 수 있는 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치 제조방법의 공정들을 개략적으로 도시하는 단면도들이다.
도 10은 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 11은 비교예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 12는 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 즉, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
한편, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치 제조방법의 공정들을 개략적으로 도시하는 단면도들이다.
본 실시예에 따른 유기 발광 디스플레이 장치 제조방법에 따르면, 먼저 도 1에 도시된 것과 같이 기판(110) 상에 높이조절층(120)을 형성한다. 물론 필요에 따라 기판(110)과 높이조절층(120) 사이에 버퍼층(미도시)과 같은 다른 층이 추가될 수도 있다. 물론 그러한 버퍼층은 기판의 전면(全面)에 형성될 수도 있고, 패터닝된 형태로 형성될 수도 있다.
기판(110)은 글라스재, 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다.
기판(110) 상에 높이조절층(120)을 형성할 시, 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두껍도록 형성할 수 있다. 제1영역(A1)과 제2영역(A2)은 도면에 도시된 것과 같이 교번하여 위치할 수도 있지만, 그 간격이나 면적이 반드시 일정해야만 한다거나 할 필요는 없다. 물론 높이조절층(120)이 제1영역(A1)의 두께나 제2영역(A2)의 두께와 상이한 두께를 갖는 제3영역(A3)을 가질 수도 있는 등 다양한 변형이 가능하다.
높이조절층(120)은 예컨대 유기물로 형성할 수 있는데, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리아크릴레이트(Polyacrylate) 또는 폴리이미드(Polyimide) 등과 같은 물질을 이용해 단층 또는 복층의 구조로 형성할 수 있다. 이러한 유기물로 형성할 시 후술하는 것과 같이 플렉서블 디스플레이 장치를 구현할 수 있다. 물론 높이조절층(120)을 반드시 유기물로 형성해야만 하는 것은 아니며, 실리콘 옥사이드나 실리콘나이트라이드 등을 이용하는 것도 고려할 수 있다. 또는 유기물과 무기물의 복합막으로 형성될 수도 있다. 또한, 높이조절층(120)은 단일층 구조를 갖거나 다층 구조를 가질 수도 있는 등 다양한 변형이 가능하다. 아울러 높이조절층(120)의 내부에 실리콘옥사이드나 실리콘나이트라이드 등의 무기물을 사전설정된 두께로 사전설정된 위치에 삽입하여 형성할 수도 있다. 특히 높이조절층(120)을 유기물 기반 물질로 형성할 시, 후술하는 바와 같이 기판(110)을 제거함으로써 플렉서블 디스플레이 장치를 구현함에 있어서 매우 큰 장점을 가질 수 있다.
높이조절층(120)은 상술한 바와 같이 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두껍도록 형성할 수 있는바, 이를 위해 균일한 두께의 층을 형성하고 이를 패터닝하여, 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)을 형성할 수 있다. 패터닝하는 방법은 다양한 방법을 이용할 수 있는데, 예컨대 포토리소그래피나, 레이저 식각법(LAT; laser ablation technique)이나, 하프톤마스크 등을 이용할 수 있다.
기판(110) 상에 높이조절층(120)을 형성한 후, 높이조절층(120)의 제2영역(A2)에 대응하도록 높이조절층(120) 상에 박막트랜지스터를 형성한다. 물론 박막트랜지스터에 한정되지 않고, 후술하는 것과 같은 기타 단차를 유발하는 구조물들을 높이조절층(120)의 제2영역(A2)에 대응하도록 형성할 수 있다. 필요에 따라서는 높이조절층(120)과 그러한 구조물 사이에 다른 층 등이 개재되도록 할 수도 있음은 물론이다. 예컨대 먼저 도 2에 도시된 것과 같이 높이조절층(120)의 제2영역(A2)에 반도체층(210)을 형성한다. 반도체층(210)은 비정질 실리콘층, 옥사이드 또는 다결정질 실리콘층으로 형성될 수 있으며, 또는 유기 반도체 물질로 형성될 수도 있다. 도면에서 자세히 도시되지는 않았으나, 필요에 따라 반도체층(210)은 도펀트로 도핑되는 소스 영역 및 드레인 영역과, 채널 영역을 구비할 수 있다.
그 후 도 3에 도시된 것과 같이 반도체층(210)을 덮는 게이트절연막(130)을 형성하고, 게이트절연막(130) 상에 게이트전극(220)을 형성한다. 물론 게이트전극(220)을 형성할 시 제1커패시터전극(310)을 동시에 형성할 수 있다.
게이트절연막(130)은 통상적으로 높이조절층(120)의 제1영역(A1)과 제2영역(A2) 모두를 덮도록, 즉 높이조절층(120)의 전면(全面)을 덮도록 형성될 수 있다. 물론 필요에 따라서는 게이트절연막(130)이 패터닝된 형태로 형성될 수도 있다. 게이트절연막(130)은 실리콘옥사이드, 실리콘나이트라이드 또는 기타 절연성 유무기물로 형성될 수 있다. 게이트전극(220)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질 및 임의의 합금 형태의 물질로 단층 또는 다층으로 형성될 수 있다.
이후 도 4에 도시된 것과 같이 게이트전극(220)과 게이트절연막(130)을 덮도록 실리콘옥사이드, 실리콘나이트라이드 및/또는 기타 절연성 유무기물로 층간절연막(140)을 형성하고, 반도체층(210)의 사전설정된 영역이 노출되도록 게이트절연막(130)과 층간절연막(140)의 일부분을 제거하여 컨택홀을 형성한다. 층간절연막(140)은 역시 필요에 따라 부분적으로 패터닝될 수 있다. 그 후, 도 5에 도시된 것과 같이 컨택홀을 통해 반도체층(210)에 컨택하는 소스전극/드레인전극(230)을 형성하여, 박막트랜지스터(200)가 준비되도록 할 수 있다. 물론 소스전극/드레인전극(230) 형성 시 제2커패시터전극(320)을 동시에 형성할 수 있다. 이를 통해 커패시터(300)가 기판(110) 상에 형성되도록 할 수 있다. 소스전극/드레인전극(230)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질 또는 임의의 합금형태의 물질로 단층 또는 다층으로 형성될 수 있다.
아울러 박막트랜지스터(200)의 소스전극/드레인전극(230)과 층간절연막(140)을 덮도록 실리콘옥사이드, 실리콘나이트라이드 및/또는 기타 절연성 유무기물로 보호막(150)을 형성한다. 보호막(150)은 소스전극/드레인전극(230)과 층간절연막(140)을 덮도록 형성되는바, 이는 높이조절층(120)과 박막트랜지스터(200)를 덮도록 형성되는 것으로 이해될 수 있다. 소스전극/드레인전극(230)은 박막트랜지스터(200)의 구성요소이기 때문이기도 하고, 층간절연막(140)이나 게이트절연막(130)이 높이조절층(120)을 덮고 있기에 층간절연막(140)이나 게이트절연막(130)을 덮는다는 것은 높이조절층(120)을 덮는 것으로 이해될 수 있기 때문이다. 물론 도시된 것과 달리 층간절연막(140)이나 게이트절연막(130)이 패터닝되어 높이조절층(120)의 일부가 층간절연막(140)이나 게이트절연막(130)으로 덮이지 않을 수도 있고, 이 경우 보호막(150)은 직접 높이조절층(120)을 덮을 수 있다.
이 단계까지 거치게 되면 기판(110)의 전면(全面) 또는 기판(110)의 대부분을 보호막(150)이 덮게 되는데, 도 5에 도시된 것과 같이 보호막(150) 하부에 복잡한 층상구조의 박막트랜지스터(200)가 위치하고 있기에 보호막(150)의 상면이 충분히 평탄하지 않을 수 있다. 하지만 하부에 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)이 존재하고 박막트랜지스터(200)는 두께가 얇은 제2영역(A2)에 대응하는 위치에 형성되어 있기에, 보호막(150)의 상면이 평탄하지는 않다고 하더라도 그 상하 고저차가 크지는 않게 된다. 이는 물론 커패시터(300)가 형성된 제3영역(A3)에 있어서도 마찬가지이다. 즉, 높이조절층(120)의 제3영역(A3)에서의 두께는 커패시터(300)의 제1커패시터전극(310)과 제2커패시터전극(320)의 두께를 고려하여 사전설정될 수 있다. 따라서 이후 도 6에 도시된 것과 같이 보호막(150) 상에 평탄화막(160)을 형성하게 되면, 평탄화막(160)의 상면이 충분히 평탄하도록 평탄화막(160)을 형성할 수 있다.
물론 이는 박막트랜지스터(200)나 커패시터(300)에만 해당되는 것은 아니며, 기타 배선구조물이 위치할 영역에서도 높이조절층(120)의 높이를 조절함으로써 평탄화막(160)의 상면이 충분히 평탄하도록 평탄화막(160)을 형성할 수 있다. 이하에서는 편의상 박막트랜지스터(200)가 형성되는 경우에 대해서만 설명한다.
평탄화막(160)은 아크릴계 유기물, 폴리이미드 또는 BCB(benzocyclobutene) 등으로 형성될 수 있고, 필요에 따라서는 실리콘옥사이드 또는 실리콘나이트라이드 등으로 형성될 수 있다. 이렇게 형성된 평탄화막은 필요에 따라서는 밀링 등의 기계적 공법을 이용하여 상부를 평탄하게 할 수도 있다.
만일 유기 발광 디스플레이 장치를 제조하면서 보호막(150)의 형성을 생략한다면, 평탄화막(160)은 높이조절층(120)과 박막트랜지스터(200)를 덮도록 형성될 수 있다. 이 경우 평탄화막(160)은 소스전극/드레인전극(230)과 층간절연막(140)을 덮도록 형성되는바, 이는 높이조절층(120)과 박막트랜지스터(200)를 덮도록 형성되는 것으로 이해될 수 있다. 소스전극/드레인전극(230)이 박막트랜지스터(200)의 구성요소이기 때문이기도 하고, 층간절연막(140)이나 게이트절연막(130)이 높이조절층(120)을 덮고 있기에 층간절연막(140)이나 게이트절연막(130)을 덮는다는 것은 높이조절층(120)을 덮는 것으로 이해될 수 있기 때문이다. 물론 도시된 것과 달리 층간절연막(140)이나 게이트절연막(130)이 패터닝되어 높이조절층(120)의 일부가 층간절연막(140)이나 게이트절연막(130)으로 덮이지 않을 수도 있고, 이 경우 평탄화막(160)은 직접 높이조절층(120)을 덮을 수 있다.
평탄화막(160)을 형성한 후에는 도 6에 도시된 것과 같이 박막트랜지스터(200)의 소스전극/드레인전극 중 어느 하나가 노출되도록 보호막(150)과 평탄화막(160)에 비아홀을 형성한다. 이어 도 7에 도시된 것과 같이 비아홀을 통해 박막트랜지스터(200)에 전기적으로 연결되는 화소전극(410)을 평탄화막(160) 상에 형성하고, 도 8에 도시된 것과 같이 화소전극(410)의 중앙부를 포함하는 일부분이 노출되도록 폴리아크릴레이트, 폴리이미드 등의 유기물을 이용하거나 또는 임의의 무기막 등의 물질로 단일층 또는 다층 구조의 화소정의막(170)을 형성한다.
화소전극(410)은 (반)투명전극으로 또는 반사전극으로 형성될 수 있다. (반)투명전극으로 형성될 경우, 예컨대 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)로 형성될 수 있다. 반사전극으로 형성될 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO 또는 In2O3로 형성된 막을 포함할 수 있다. 물론 화소전극(410)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
화소정의막(170)은 각 부화소들에 대응하는 개구, 즉 화소전극(410)의 중앙부 또는 화소전극(410) 전체가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 할 수 있다. 또한, 화소정의막(170)은 화소전극(410)의 단부와 화소전극(410) 상부의 대향전극(430, 도 10 참조) 사이의 거리를 증가시킴으로써 화소전극(410)의 단부에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다.
그 후, 도 9에 도시된 것과 같이 발광층을 포함하는 중간층(420)을 형성하고, 이어 적어도 화소전극(410)에 대응하도록 또는 기판(110)의 대부분의 영역에 대응하도록 대향전극(430)을 형성함으로써, 도 10에 도시된 것과 같은, 박막트랜지스터(200)에 전기적으로 연결된 유기 발광 소자(400)를 포함하는 유기 발광 디스플레이 장치를 제조할 수 있다.
대향전극(430)은 복수개의 화소들에 있어서 일체(一體)로 형성되어 디스플레이 영역(액티브 영역)을 덮을 수 있다. 여기서 디스플레이 영역이라 함은 유기 발광 디스플레이 장치 전체에 있어서 광이 방출될 수 있는 모든 영역을 의미하는바, 예컨대 콘트롤러 등이 위치하게 되는 유기 발광 디스플레이 장치의 가장자리를 제외한 모든 영역을 의미할 수 있다. 물론 유기 발광 디스플레이 장치의 전면(全面)에 데드 에어리어(dead area)가 존재하지 않는 경우에는, 유기 발광 디스플레이 장치의 전면을 디스플레이 영역이라 할 수 있다.
이 대향전극(430)은 디스플레이 영역 외측의 전극전원공급라인에 접촉하여 전극전원공급라인으로부터 전기적 신호를 전달받을 수 있다. 대향전극은 (반)투명전극 또는 반사전극으로 형성될 수 있다. (반)투명전극으로 형성될 경우에는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 또는 이들의 화합물이 중간층(420)을 향하도록 증착된 막과, ITO, IZO, ZnO 또는 In2O3 등의 (반)투명물질로 형성된 보조 전극이나 버스 전극 라인을 포함할 수 있다. 반사전극으로 형성될 경우에는 예컨대 Li, Ca, LiF/Ca, LiF/Al, Al, Ag 및 Mg 중 하나 이상의 물질을 포함하는 층을 가질 수 있다. 물론 대향전극의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
이와 같이 제조된 유기 발광 디스플레이 장치의 경우, 전술한 것과 같이 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)이 존재하고 박막트랜지스터(200)는 두께가 얇은 제2영역(A2)에 대응하는 위치에 형성되어 있기에, 평탄화막(160)을 형성할 시 하부에 굴곡이 존재하더라도 상면이 상당히 평탄하도록 형성할 수 있다. 이에 따라 평탄화막(160) 상의 화소전극(410) 역시 평탄하게 형성되기에, 화소전극(410) 상에 발광층을 포함하는 중간층(420)을 형성할 시 중간층(420)의 두께가 균일하게 형성될 수 있다.
도 11은 비교예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다. 도 11에 도시된 것과 같이, 높이조절층을 갖지 않는 비교예에 따른 유기 발광 디스플레이 장치의 경우, 기판(10)의 버퍼층(20) 상에 박막트랜지스터(TFT)를 형성한 후 이를 덮는 보호막(50)과 평탄화막(60)을 형성하고 평탄화막(60) 상에 화소전극(81)을 형성하며, 화소정의막(70)을 형성한 후 화소전극(81) 상에 발광층을 포함하는 중간층(83)을 형성하고 그 상부에 대향전극(85)을 형성함으로써, 박막트랜지스터(TFT)와 유기 발광 소자(80)가 전기적으로 연결된 구조를 갖도록 제조된다.
하지만 이러한 비교예에 따른 유기 발광 디스플레이 장치의 경우, 높이조절층을 갖지 않기에, 박막트랜지스터(TFT)가 형성되지 않은 제1영역(A1')과 박막트랜지스터(TFT)가 형성된 제2영역(A2')에 있어서 보호막(50) 상면의 상하 높이차가 클 수밖에 없다. 이에 따라 보호막(50)을 덮는 평탄화막(60)을 형성하면, 보호막(50) 상면의 상하 높이차가 크기에 보호막(50) 상면의 상하 높이차보다는 차이가 줄어든다고 하더라도 평탄화막(60) 상면에는 여전히 상당한 상하 높이차가 존재할 수밖에 없다.
그 결과 비교예에 따른 유기 발광 디스플레이 장치의 경우 평탄화막(60) 상에서 화소전극(81)이 평탄화막(60) 상면의 굴곡을 따라 형성된다. 이에 따라 발광층을 포함하는 중간층(83) 전체 혹은 일부층을 화소전극(81) 상에 액상공정을 이용해 형성하게 되면, 예컨대 잉크젯 프린팅법이나 노즐 프린팅법 등을 이용해 중간층(420) 전체 혹은 일부층을 형성하게 되면, 중간층(83) 형성용 물질은 그 액상의 특징 상 하부의 화소전극(81)의 굴곡에 관계없이 상면이 평탄하게 형성되어, 결과적으로 화소전극(81) 상에서 두께가 균일하지 못한 중간층(83)이 형성된다. 도 11에서도 중간층(83)이 제2영역(A2')에 속하는 부분의 두께보다 제1영역(A1')에 속하는 부분의 두께가 더 두꺼운 것을 확인할 수 있다.
이러한 중간층(83) 두께의 차이는, 결과적으로 방출되는 광량의 차이를 가져오게 된다. 즉, 통상적인 실험에 기반할 때 중간층(83)이 얇은 곳에서는 전자와 정공의 주입이 원활해 휘도가 높고, 중간층(83)이 두꺼운 곳에서는 전자와 정공의 주입이 원활하지 못해 휘도가 낮은 등, 각 부화소 내에서도 방출광의 휘도가 균일하지 못하다는 문제점을 유발하게 된다.
그러나 본 실시예에 따른 유기 발광 디스플레이 장치의 제조방법에 따르면, 박막트랜지스터(200)를 형성하기에 앞서 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)을 형성하고 박막트랜지스터(200)를 높이조절층(120)의 두께가 얇은 제2영역(A2)에 대응하는 위치에 형성한다. 이에 따라 높이조절층(120)과 박막트랜지스터(200)를 덮는 보호막(150)의 상면이 평탄하지는 않다고 하더라도 그 상하 고저차가 비교예에 따른 유기 발광 디스플레이 장치에서처럼 크지는 않게 된다.
이처럼 보호막(150) 상면의 높이차가 크지 않기에, 보호막(150)을 덮는 평탄화막(160)은 그 상면이 충분히 평탄하게 되고, 이에 따라 평탄화막(160) 상의 화소전극(410) 역시 평평하게 형성된다. 따라서 발광층을 포함하는 중간층(420)을 화소전극(410) 상에 액상공정을 이용해 형성하더라도 중간층(420)이 균일한 두께로 형성되도록 할 수 있다. 이를 통해 결국 각 부화소 내에서의 방출광의 휘도 균일성을 높여, 제조되는 유기 발광 디스플레이 장치의 품질을 획기적으로 높이고 제조수율을 높일 수 있다. 물론 중간층(420)의 모든 층을 액상공정으로 형성해야만 할 필요는 없고, 일부 층은 증착 등의 공정으로 형성하고 다른 일부 층은 액상공정으로 형성할 수도 있다.
액상재료를 기반으로 하는 경우 중간층(420)은 대개 홀 주입층(HIL), 홀 수송층(HTL), 계면제어층(interlayer 또는 primer layer) 및 발광층(EML)을 전부 또는 일부 포함하는 구조를 취할 수 있다. 사용되는 재료로는 액상형태의 고분자, 저분자 또는 덴드리머 물질을 그 예로 들 수 있다.
홀 수송층으로는 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline)이나, 도핑 또는 비도핑 형태의 폴리티오펜(Polythiophene)이나 p-doping된 재료 등을 사용할 수 있다. 발광층으로는 형광 또는 인광 형태로 발광하고 액상제조가 가능한 고분자, 저분자(통상적으로는 용해 가능한 저분자) 또는 덴드리머 물질을 사용할 수 있다. 액상 고분자 물질로는 PPV(Poly-Phenylenevinylene)계 또는 폴리플루오렌(Polyfluorene)계를 기반으로 하는 물질을 예로 들 수 있다. 저분자 물질로는 통상적인 저분자 물질을 사용하거나 액상공정을 위해 특별히 고안된 물질을 기반으로 하여 이를 액화시킬 수 있는 관능기를 추가하여 액화시킬 수 있는 물질을 사용할 수 있다.
이와 같이 액상공정을 이용해 화소정의막(170)을 형성하는 경우, 액상의 물질이 화소전극(410) 상에 도포될 시 화소정의막(170)의 표면 중 그러한 액상의 물질과 접촉하게 될 부분, 즉 화소정의막(170)의 화소전극(410)에 인접한 부분은 실리콘나이트라이드나 실리콘옥사이드 등과 같이 표면에너지가 다소 높아 젖음성(wettability)이 높은 물질로 형성되도록 하고, 화소정의막(170)의 그 외의 부분은 유기물로 형성되도록 할 수도 있다. 즉, 화소정의막(170)의 화소를 정의하는 개구 부분의 적어도 일부분과 화소정의막(170)의 다른 부분을 상이한 물질로 형성하고, 이때 상기 일부분을 형성하는 물질의 표면에너지가 상기 다른 부분을 형성하는 물질의 표면에너지보다 높도록 할 수 있다. 특히 상기 다른 부분을 형성하는 물질의 표면에너지를 높임으로써, 액상공정 시 액상의 물질이 화소정의막(170) 상면이 아닌 화소전극(410)쪽에 몰리도록 할 수 있다.
이러한 표면에너지의 조절은, 플라즈마나 특정 파장의 광을 조사하는 방식을 통해, 처리되는 표면의 표면에너지를 일시적 또는 영구적으로 변화시키는 방법을 이용할 수 있다.
한편, 발광층에서 방출되는 광이 화소전극(410) 및 그 하부의 기판(110)을 통과해 외부로 방출되는 소위 배면 발광형 유기발광 디스플레이 장치의 경우, 화소전극(410)의 하부에 박막트랜지스터(200) 또는 기타 배선구조물이 존재하면 광의 방출에 제약이 발생하게 된다. 따라서 배면 발광형 유기발광 디스플레이 장치의 경우에는 화소전극(410) 하부에 단차를 유발하는 구조물이 존재하지 않도록 하는 것이 바람직하다.
이와 달리 발광층에서 방출되는 광이 대향전극(430)을 통해 외부로 방출되는 소위 전면 발광형 유기발광 디스플레이 장치의 경우에는, 화소전극(410) 하부에 박막트랜지스터(200) 등의 단차를 유발하는 구조물이 존재할 가능성이 높아진다. 따라서 그러한 전면 발광형 유기발광 디스플레이 장치의 경우 지금까지 설명한 것과 같은 높이조절층(120)을 통해 화소전극(410)이 형성될 평탄화막(160) 등의 상면을 실질적으로 평탄화함으로써, 발광 특성의 향상을 도모하는 것이 특히 효과적일 수 있다.
한편, 평탄화막(160) 하부에 위치하는 보호막(150)의 상면 높이차를 작게 하기 위해, 높이조절층(120)을 형성할 시, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가, 박막트랜지스터(200)의 높이에 대응하도록 할 수 있다. 이를 통해 박막트랜지스터(200)를 높이조절층(120)의 제2영역(A2)에 형성하면, 박막트랜지스터(200)를 형성한 이후 박막트랜지스터(200)가 형성된 제2영역(A2)과 박막트랜지스터(200)가 형성되지 않은 제1영역(A1)에서의 상면의 높이차를 최소화할 수 있다. 여기서 상기 상면이라 함은, 도 5에서 보호막(150)을 제외한 부분의 상면, 즉 박막트랜지스터(200)가 형성된 곳에서는 박막트랜지스터(200)의 상면을 의미하고, 박막트랜지스터(200)가 형성되지 않은 곳에서는 도 5의 경우에는 층간절연막(140)의 상면을 의미할 수 있다.
물론 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응한다는 것은, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 수치적으로 박막트랜지스터(200)의 높이와 정확하게 같다는 것을 의미하는 것은 아니다. 예컨대 도 5에 도시된 것과 같이 박막트랜지스터(200)를 구성하기 위해 게이트절연막(130)이나 층간절연막(140)이 필요할 수 있는바, 이러한 게이트절연막(130)이나 층간절연막(140)은 박막트랜지스터(200)가 형성되지 않은 곳에도 (높이조절층(120)을 덮도록) 형성될 수 있다. 따라서 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이는, 박막트랜지스터(200)의 높이(예컨대 반도체층(210) 하면에서 소스전극/드레인전극(230) 상면까지의 높이)보다 살짝 작을 수도 있다.
한편, 박막트랜지스터(200)를 형성하기에 앞서 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)을 형성할 시 해당 두께 조절을 정밀하게 할 경우, 높이조절층(120)과 박막트랜지스터(200)를 덮는 보호막(150)의 상면이 거의 평탄하도록 할 수도 있다. 이 경우에는 추가적인 평탄화막 없이 보호막 상에 평탄한 화소전극을 형성하여, 액상공정을 포함하는 방법을 통해 중간층의 적어도 일부 층을 형성하더라도 그 층이 균일한 두께로 형성되도록 할 수 있다.
한편, 본 발명의 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 제조방법의 경우, 도 12에 도시된 것과 같이 기판(110)을 제거하는 과정을 추가적으로 거칠 수도 있다. 이 경우 높이조절층(120)이 외부로 드러나, 기판의 역할을 하게 된다. 물론 높이조절층(120)과 기판(110) 사이에 버퍼층 등이 존재한다면, 기판(110)을 제거함에 따라 최종적으로 외부에 드러나는 층은 그러한 버퍼층 등이 될 수 있다.
유기 발광 디스플레이 장치를 제조할 시 여러 다양한 층을 형성하고 패터닝하는 과정을 거치게 되는바, 따라서 기판(110)이 여러 챔버를 통과하는 과정을 거쳐 제조된다. 이 과정에서 핸들링의 안정성이 매우 중요하기에, 충분한 두께의 기판(110)을 이용하는 것이 바람직할 수 있다. 이를 고려하여 충분한 두께의 기판(110)을 이용하여 핸들링의 안정성을 높이고 최종적으로는 그러한 기판(110)을 제거함으로써, 결과적으로 박형의 유기 발광 디스플레이 장치를 제조할 수 있다.
한편, 플렉서블 특성을 가진 유기 발광 디스플레이 장치를 제조하기 위해서는 여러 층들 중 상당수가 플렉서블 특성을 가질 필요가 있다. 하지만 그러한 플렉서블 특성의 경우 제조 과정에서의 핸들링 안정성이 떨어질 수밖에 없다. 따라서 충분한 두께와 견고함을 가진 기판(110)을 이용하여 핸들링의 안정성을 높이고 최종적으로는 그러한 기판(110)을 제거함으로써, 결과적으로 플렉서블 특성을 갖는 유기 발광 디스플레이 장치를 제조할 수 있다.
이와 같이 기판(110)을 제거하는 단계는, 반드시 대향전극(430)까지 형성한 이후, 또는 대향전극(430)을 형성하고 그 외 봉지층(미도시) 등을 형성한 이후로 한정될 필요는 없다. 예컨대 도 5에 도시된 것과 같이 박막트랜지스터(200)를 덮는 보호막(150)을 형성한 후 기판(110)을 제거하고 이후의 평탄화막(160) 형성 공정을 거칠 수도 있고, 도 7에 도시된 것과 같이 화소전극(410)을 형성한 후 기판(110)을 제거하고 이후의 화소정의막(170) 형성 공정을 거칠 수도 있으며, 또는 화소정의막(170)을 형성한 후 기판(110)을 제거할 수도 있다. 물론 도 5에 도시된 것과 같은 보호막(150) 형성 이전에 기판(110)을 제거할 수도 있는 등 다양한 변형이 가능하다.
지금까지 유기 발광 디스플레이 장치의 제조방법에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 박막트랜지스터 기판의 제조방법 역시 본 발명의 범위에 속한다.
여기서 박막트랜지스터 기판이라 함은 기판(110) 상에 박막트랜지스터(200)가 형성된 상태를 의미하는 것으로, 도 5에 도시된 것과 같이 기판(110) 상에 높이조절층(120), 박막트랜지스터(200), 그리고 이들을 덮는 보호막(150)까지 형성된 상태를 의미하는 것일 수도 있고, 도 6에 도시된 것과 같이 평탄화막(160)까지 형성된 상태를 의미하는 것일 수도 있으며, 경우에 따라서는 도 7에 도시된 것과 같이 화소전극(410)까지 형성된 상태일 수도 있다. 물론 도 5에서 보호막(150)을 제외한 부분인 박막트랜지스터(200)만 형성된 상태일 수도 있다.
이와 같은 본 실시예에 따른 박막트랜지스터 기판 제조방법은, 전술한 유기 발광 디스플레이 장치의 제조방법에서 설명한 단계들 중 일부 단계들을 제외한 나머지 단계들을 포함할 수 있다.
즉, 본 실시예에 따른 박막트랜지스터 기판 제조방법은, 도 1에 도시된 것과 같이 기판(110) 상에 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)을 형성하는 단계와, 도 2 내지 도 5에 도시된 것과 같은 과정을 거쳐 높이조절층(120)의 제2영역(A2)에 대응하도록 높이조절층(120) 상에 박막트랜지스터(200)를 형성하는 단계를 포함할 수 있다. 높이조절층(120)은 예컨대 유기물로 형성할 수 있는데, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리아크릴레이트(Polyacrylate) 또는 폴리이미드(Polyimide) 등과 같은 물질로 형성할 수 있다.
이때 높이조절층(120)을 형성하는 단계는, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응하도록 형성하는 단계일 수 있다. 이를 통해 박막트랜지스터(200)를 높이조절층(120)의 제2영역(A2)에 형성하면, 박막트랜지스터(200)를 형성한 이후 박막트랜지스터(200)가 형성된 제2영역(A2)과 박막트랜지스터(200)가 형성되지 않은 제1영역(A1)에서의 상면의 높이차를 최소화할 수 있다.
물론 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응한다는 것은, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 수치적으로 박막트랜지스터(200)의 높이와 정확하게 같다는 것을 의미하는 것은 아니다. 이는 전술한 유기 발광 디스플레이 장치의 제조방법에서 설명한 것과 같다.
본 실시예에 따른 박막트랜지스터 기판 제조방법은 높이조절층(120)과 박막트랜지스터(200)를 덮도록 평탄화막(160)을 형성하는 단계를 더 포함할 수도 있고, 평탄화막(160)의 형성 이전에 도 5에 도시된 것과 같이 보호막(150)을 먼저 형성한 후 평탄화막(160)을 도 6에 도시된 것과 같이 보호막(150) 상에 형성할 수도 있다. 경우에 따라서는 본 실시예에 따른 박막트랜지스터 기판 제조방법은 비아홀을 통해 박막트랜지스터(200)와 전기적으로 연결되도록 평탄화막(160) 상에 화소전극(410)을 형성하는 단계도 포함할 수 있다.
물론 본 실시예에 따른 박막트랜지스터 기판 제조방법의 경우에도 기판(110)을 제거하는 단계를 포함할 수도 있다. 이 경우 높이조절층(120)이 실질적인 기판의 역할을 수행하게 될 수 있고, 만일 기판(110)과 높이조절층(120) 사이에 버퍼층과 같은 다른 층이 개재되어 있었다면 기판(110)의 제거 후 그러한 버퍼층 등과 같은 다른 층이 실질적인 기판의 역할을 수행하거나 외부에 노출되는 층이 될 수 있다. 기판(110)을 제거하는 단계는 물론 박막트랜지스터(200) 형성 전에 이루어질 수도 있고 박막트랜지스터(200) 형성 후에 이루어질 수도 있으며, 평탄화막(160) 등의 형성 이후에 이루어질 수도 있는 등 다양한 변형이 가능하다.
본 발명이 지금까지 설명한 유기 발광 디스플레이 장치 제조방법이나 박막트랜지스터 기판 제조방법만을 포함하는 것은 아니다. 유기 발광 디스플레이 장치나 박막트랜지스터 기판 역시 본 발명의 범위에 속한다.
본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 경우, 도 10에 도시된 것과 같은 구성을 취할 수 있다. 즉, 기판(110)과, 기판(110) 상에 배치되며 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)과, 높이조절층(120)의 제2영역(A2)에 대응하도록 높이조절층(120) 상에 형성된 박막트랜지스터(200)와, 높이조절층(120)과 박막트랜지스터(200)의 상부에 위치하며 상면이 평탄한 평탄화막(160)과, 박막트랜지스터(200)에 전기적으로 연결된 유기 발광 소자(400)를 구비할 수 있다. 높이조절층(120)은 예컨대 유기물을 포함할 수 있는데, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리아크릴레이트(Polyacrylate) 또는 폴리이미드(Polyimide) 등과 같은 물질을 포함할 수 있다.
이러한 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 높이조절층(120)의 존재에 의해 평탄화막(160)이 평탄화해야 할 굴곡의 높이차를 최소화할 수 있어, 평탄화막(160)의 상면이 실질적으로 평탄하게 된다. 그 결과 액상공정으로 형성되는 발광층을 포함하는 중간층의 두께가 균일하게 형성되어, 각 부화소 내에 있어서 방출광의 휘도가 일정한 고품질의 유기 발광 디스플레이 장치를 구현할 수 있다.
높이조절층(120)의 경우, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응할 수 있다. 이를 통해 박막트랜지스터(200)가 위치한 제2영역(A2)과 박막트랜지스터(200)가 위치하지 않은 제1영역(A1)에서의 상면의 높이차를 최소화할 수 있다.
물론 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응한다는 것은, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 수치적으로 박막트랜지스터(200)의 높이와 정확하게 같다는 것을 의미하는 것은 아니다. 이는 전술한 유기 발광 디스플레이 장치의 제조방법에서 설명한 것과 같다.
물론 높이조절층(120) 및 박막트랜지스터(200)와 평탄화막(160) 사이에 배치된 보호막(150)을 더 구비할 수도 있다. 이 보호막(150)은 그 하부로부터의 불순물이 상부의 유기 발광 소자(400)에 영향을 주는 것을 막는 역할을 할 수 있다.
도 12에 도시된 것과 같은 본 발명의 또 다른 일 실시예에 따른 유기 발광 디스플레이 장치의 경우, 기판(110)을 구성요소로서 갖지 않을 수도 있다. 이 경우에는 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)이 기판의 역할을 할 수 있다. 즉, 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 기판(120)을 갖는 것으로 이해될 수 있다. 그 이외의 구성은 도 10을 참조하여 전술한 실시예에 따른 유기 발광 디스플레이 장치의 구성과 동일/유사할 수 있다.
이러한 본 실시예에 따른 유기 발광 디스플레이 장치의 경우에는 도 10을 참조하여 전술한 실시예에 따른 유기 발광 디스플레이 장치와 달리 기판(110)을 갖지 않기에, 박형의 유기 발광 디스플레이 장치를 구현할 수 있다. 아울러 플렉서블 특성이 떨어지는 기판(110)을 갖지 않도록 하고 다른 구성요소들 중 상당수가 플렉서블 특성을 갖도록 함으로써, 플렉서블한 유기 발광 디스플레이 장치를 구현할 수 있다.
지금까지는 유기 발광 디스플레이 장치에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명은 유기 발광 조명장치에도 적용될 수 있는 등, 높이조절층, 박막트랜지스터 및 유기발광소자를 갖는 유기발광 장치라면 본 발명의 범위에 속한다고 할 수 있다.
본 발명의 또 다른 일 실시예에 따른 박막트랜지스터 기판의 경우, 상술한 유기 발광 디스플레이 장치에서 설명한 구성요소들 중 일부 구성요소들을 제외한 나머지 구성요소들을 포함할 수 있다.
즉, 본 실시예에 따른 박막트랜지스터 기판은, 도 5에 도시된 것과 같이 기판(110)과, 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)과, 박막트랜지스터(200)를 포함할 수 있다. 물론 도 5에 도시된 것과 같이 보호막(150)을 더 포함할 수도 있고, 나아가 도 6에 도시된 것과 같이 평탄화막(160)까지도 포함할 수도 있다. 후자의 경우 필요할 시에는 보호막(150)은 생략될 수도 있다. 경우에 따라서는 본 실시예에 따른 박막트랜지스터 기판은 비아홀을 통해 박막트랜지스터(200)와 전기적으로 연결되도록 평탄화막(160) 상에 배치된 화소전극(410)도 포함할 수 있다.
높이조절층(120)의 경우, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응할 수 있다. 이를 통해 박막트랜지스터(200)가 높이조절층(120)의 제2영역(A2)에 배치된 상태에서, 박막트랜지스터(200)가 배치된 제2영역(A2)과 박막트랜지스터(200)가 배치되지 않은 제1영역(A1)에서의 상면의 높이차를 최소화할 수 있다.
물론 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 박막트랜지스터(200)의 높이에 대응한다는 것은, 높이조절층(120)의 제1영역(A1)에서의 두께(h1)와 제2영역(A2)에서의 두께(h2)와의 차이가 수치적으로 박막트랜지스터(200)의 높이와 정확하게 같다는 것을 의미하는 것은 아니다. 이는 전술한 유기 발광 디스플레이 장치의 제조방법에서 설명한 것과 같다.
본 발명의 또 다른 일 실시예에 따른 박막트랜지스터 기판의 경우, 지금까지 설명한 박막트랜지스터 기판에서 기판(110)을 구성요소로서 갖지 않을 수도 있다. 이 경우에는 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 높이조절층(120)이 기판의 역할을 할 수 있다. 즉, 본 실시예에 따른 박막트랜지스터 기판의 경우, 제1영역(A1)에서의 두께(h1)가 제2영역(A2)에서의 두께(h2)보다 두꺼운 기판(120)을 갖는 것으로 이해될 수 있다. 그 이외의 구성은 전술한 실시예에 따른 박막트랜지스터 기판의 구성과 동일/유사할 수 있다.
이러한 본 실시예에 따른 박막트랜지스터 기판의 경우에는 기판(110)을 갖지 않기에, 박형의 박막트랜지스터 기판을 구현할 수 있다. 아울러 플렉서블 특성이 떨어지는 기판(110)을 갖지 않도록 하고 다른 구성요소들 중 상당수가 플렉서블 특성을 갖도록 함으로써, 플렉서블한 박막트랜지스터 기판을 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110: 기판 120: 높이조절층
130: 게이트절연막 140: 층간절연막
150: 보호막 160: 평탄화막
170: 화소정의막 200: 박막트랜지스터
210: 반도체층 220: 게이트전극
230: 소스전극/드레인전극 300: 커패시터
310: 제1커패시터전극 320: 제2커패시터전극
400: 유기 발광 소자 410: 화소전극
420: 중간층 430: 대향전극

Claims (26)

  1. 기판;
    상기 기판 상에 배치되고, 제1영역의 두께가 제2영역의 두께보다 두껍게 형성된, 높이조절층; 및
    상기 높이조절층과 상이한 반도체층을 포함하고, 상기 높이조절층의 상기 제2영역 상에 형성된, 제1박막트랜지스터; 및
    상기 제1박막트랜지스터와 이격된 제2박막트랜지스터를 포함하고,
    상기 높이조절층의 상기 제1영역은 상기 제1박막트랜지스터와 상기 제2박막트랜지스터 사이에 위치하는, 박막트랜지스터 기판.
  2. 제1항에 있어서,
    상기 높이조절층의 상기 제1영역에서의 두께와 상기 제2영역에서의 두께 간 차이는 상기 제1박막트랜지스터의 높이에 대응하는, 박막트랜지스터 기판.
  3. 제1항에 있어서,
    상기 높이조절층은 유기물을 포함하는, 박막트랜지스터 기판.
  4. 제1항에 있어서,
    상기 높이조절층 및 상기 제1박막트랜지스터를 덮도록 배치된 평탄화막을 더 포함하는, 박막트랜지스터 기판.
  5. 제4항에 있어서,
    상기 높이조절층 및 상기 제1박막트랜지스터와 상기 평탄화막 사이에 배치된 보호막을 더 포함하는, 박막트랜지스터 기판.
  6. 제1영역의 두께가 제2영역의 두께보다 두껍게 형성된, 기판;
    상기 기판과 상이한 반도체층을 포함하고, 상기 기판의 상기 제2영역 상에 형성된 제1박막트랜지스터; 및
    상기 제1박막트랜지스터와 이격된 제2박막트랜지스터를 포함하고,
    상기 기판의 상기 제1영역은 상기 제1박막트랜지스터와 상기 제2박막트랜지스터 사이에 위치하는, 박막트랜지스터 기판.
  7. 제6항에 있어서,
    상기 기판의 상기 제1영역에서의 두께와 상기 제2영역에서의 두께와의 차이는 상기 제1박막트랜지스터의 높이에 대응하는, 박막트랜지스터 기판.
  8. 제6항에 있어서,
    상기 기판은 유기물로 형성된, 박막트랜지스터 기판.
  9. 제6항에 있어서,
    상기 기판 및 상기 제1박막트랜지스터를 덮도록 배치된 평탄화막을 더 포함하는, 박막트랜지스터 기판.
  10. 제9항에 있어서,
    상기 기판 및 상기 제1박막트랜지스터와 상기 평탄화막 사이에 배치된 보호막을 더 포함하는, 박막트랜지스터 기판.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1박막트랜지스터와 전기적으로 연결되는 화소전극을 더 포함하는, 박막트랜지스터 기판.
  12. 제11항의 박막트랜지스터 기판;
    상기 화소전극 상에 배치된, 발광층을 포함하는 중간층; 및
    상기 중간층 상에 배치된 대향전극을 포함하는, 유기 발광 장치.
  13. 제12항에 있어서,
    상기 발광층에서 방출되는 광은 상기 대향전극을 통해 외부로 방출되는, 유기 발광 장치.
  14. 기판 상에 제1영역의 두께가 제2영역의 두께보다 두껍게 높이조절층을 형성하는 동작; 및
    상기 높이조절층의 상기 제2영역 상에, 상기 높이조절층과 상이한 반도체층을 포함하는 제1박막트랜지스터를 형성하는 동작; 및
    상기 제1박막트랜지스터와 이격된 제2박막트랜지스터를 형성하는 동작을 포함하고,
    상기 높이조절층의 상기 제1영역은 상기 제1박막트랜지스터와 상기 제2박막트랜지스터 사이에 위치하는, 박막트랜지스터 기판 제조방법
  15. 제14항에 있어서,
    상기 높이조절층의 상기 제1영역에서의 두께와 상기 제2영역에서의 두께 간 차이는, 상기 제1박막트랜지스터의 높이에 대응하는, 박막트랜지스터 기판 제조방법.
  16. 제14항에 있어서,
    상기 높이조절층은 유기물을 포함하는, 박막트랜지스터 기판 제조방법.
  17. 제14항에 있어서,
    상기 높이조절층 및 상기 제1박막트랜지스터를 덮도록 평탄화막을 형성하는 동작을 더 포함하는, 박막트랜지스터 기판 제조방법.
  18. 제14항에 있어서,
    상기 높이조절층 및 상기 제1박막트랜지스터를 덮도록 보호막을 형성하는 동작; 및
    상기 보호막 상에 평탄화막을 형성하는 동작을 더 포함하는, 박막트랜지스터 기판 제조방법.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 기판을 제거하는 동작을 더 포함하는, 박막트랜지스터 기판 제조방법.
  20. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 제1박막트랜지스터와 전기적으로 연결되도록 화소전극을 형성하는 동작을 더 포함하는, 박막트랜지스터 기판 제조방법.
  21. 제20항에 있어서,
    상기 기판을 제거하는 동작을 더 포함하는, 박막트랜지스터 기판 제조방법.
  22. 제20항의 박막트랜지스터 기판 제조방법에 따라 제조된 박막트랜지스터 기판을 준비하는 동작;
    상기 화소전극 상에, 발광층을 포함하는 중간층을 형성하는 동작; 및
    상기 중간층 상에 대향전극을 형성하는 동작을 포함하는, 유기 발광 장치 제조방법.
  23. 제22항에 있어서,
    상기 기판을 제거하는 동작을 포함하는, 유기 발광 장치 제조방법.
  24. 제22항에 있어서,
    상기 중간층을 형성하는 동작은 액상공정을 포함하는, 유기 발광 장치 제조방법.
  25. 제21항의 박막트랜지스터 기판 제조방법에 따라 제조된 박막트랜지스터 기판을 준비하는 동작;
    상기 화소전극 상에, 발광층을 포함하는 중간층을 형성하는 동작; 및
    상기 중간층 상에 대향전극을 형성하는 동작을 포함하는, 유기 발광 장치 제조방법.
  26. 제25항에 있어서,
    상기 중간층을 형성하는 동작은 액상공정을 포함하는, 유기 발광 장치 제조방법.
KR1020120149761A 2012-12-20 2012-12-20 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 KR102132882B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120149761A KR102132882B1 (ko) 2012-12-20 2012-12-20 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
US14/013,871 US9595694B2 (en) 2012-12-20 2013-08-29 Thin film transistor substrate, organic light-emitting apparatus including the same, method of manufacturing the thin film transistor substrate, and method of manufacturing the organic light-emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120149761A KR102132882B1 (ko) 2012-12-20 2012-12-20 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법

Publications (2)

Publication Number Publication Date
KR20140080211A KR20140080211A (ko) 2014-06-30
KR102132882B1 true KR102132882B1 (ko) 2020-07-13

Family

ID=50973614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120149761A KR102132882B1 (ko) 2012-12-20 2012-12-20 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법

Country Status (2)

Country Link
US (1) US9595694B2 (ko)
KR (1) KR102132882B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106585069A (zh) * 2016-12-23 2017-04-26 武汉华星光电技术有限公司 柔性基板、面板及丝网印刷机制作柔性基板、面板的方法
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107728392B (zh) * 2017-10-26 2020-08-14 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、液晶显示面板
KR102523340B1 (ko) * 2018-01-26 2023-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108550582B (zh) * 2018-05-09 2022-11-08 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US11019714B1 (en) * 2020-10-30 2021-05-25 Atmospheric Plasma Solutions, Inc. Waveform detection of states and faults in plasma inverters
CN113871432B (zh) * 2021-09-17 2023-05-05 深圳市华星光电半导体显示技术有限公司 一种显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082889A1 (en) * 2001-10-30 2003-05-01 Junya Maruyama Semiconductor device and method of manufacturing the same
US20060011921A1 (en) * 1998-11-26 2006-01-19 Woon-Yong Park Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW214603B (en) * 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
JP3219685B2 (ja) * 1996-06-04 2001-10-15 キヤノン株式会社 液晶表示装置およびその製造方法
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP4692699B2 (ja) * 2000-12-07 2011-06-01 日本電気株式会社 アクティブマトリクス型液晶表示装置
KR100782458B1 (ko) 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
JP4950673B2 (ja) 2007-01-10 2012-06-13 キヤノン株式会社 有機ｅｌ表示装置
JP4991634B2 (ja) 2008-06-09 2012-08-01 キヤノン株式会社 有機ｅｌ発光装置
KR20100067814A (ko) 2008-12-12 2010-06-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
KR20120043438A (ko) 2010-10-26 2012-05-04 삼성모바일디스플레이주식회사 유기 발광 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060011921A1 (en) * 1998-11-26 2006-01-19 Woon-Yong Park Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
US20030082889A1 (en) * 2001-10-30 2003-05-01 Junya Maruyama Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20140175396A1 (en) 2014-06-26
US9595694B2 (en) 2017-03-14
KR20140080211A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
KR102079253B1 (ko) 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102132882B1 (ko) 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102090710B1 (ko) 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
EP3166155B1 (en) Organic light emitting display device and method of fabricating the same
US8822999B2 (en) Organic light-emitting display device and method of manufacturing the same
EP2996147B1 (en) Thin-film transistor array substrate, method of manufacturing the same, and display device
KR102416742B1 (ko) 투명 표시 장치
US8866162B2 (en) Organic light emitting diode display and method of manufacturing the same
US9111887B2 (en) Flexible display apparatus and method of manufacturing the same
KR102151752B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
TWI592072B (zh) 可撓性顯示設備
US8796768B2 (en) Organic light emitting display device including nano silver particles and method of manufacturing the same
KR102022395B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
EP2144292A2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
US9761649B2 (en) Thin film transistor array substrate, method of manufacturing the same, and organic light-emitting diode (OLED) display including the same
US9184387B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
TW201301500A (zh) 有機發光顯示裝置及其製造方法
US9245905B2 (en) Back plane for flat panel display device and method of manufacturing the same
US9209234B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9634076B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US8994264B2 (en) Organic light emitting display device and method of manufacturing the same
KR20210113526A (ko) 마스크의 제조 방법, 이에 따라 제조된 마스크 및 이를 이용한 표시 장치의 제조 방법
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
US20150200238A1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant