JP2007158317A - 半導体装置、及び半導体装置の作製方法 - Google Patents

Abstract

【課題】より高機能、高信頼性の半導体装置、及びそのような半導体装置を工程、装置を複雑化することなく低コストで、歩留まりよく作製できる技術を提供することを目的とする。
【解決手段】第１の導電層及び第２の導電層の少なくとも一方をインジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成する、又は第１の導電層及び第２の導電層の少なくとも一方と、有機化合物層との界面において酸化処理を行う。第１の基板上に剥離層を介して設けられる第１の導電層、有機化合物層、及び第２の導電層は、剥離層より第１の基板より剥離され第２の基板に転置することができる。
【選択図】図１

Description

本発明は、半導体装置、及び半導体装置の作製方法に関する。

近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。

これらの半導体装置の多くは、シリコン（Ｓｉ）等の半導体基板を用いた回路（以下、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも記す）とアンテナとを有し、当該ＩＣチップは記憶回路（以下、メモリとも記す）や制御回路等から構成されている。

また、ガラス基板上に薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）を集積化してなる液晶表示装置やエレクトロルミネセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの半導体装置の開発が進んでいる。これらの半導体装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に表示素子として液晶素子や発光素子（エレクトロルミネセンス（以下、「ＥＬ」ともいう。）素子）を形成して表示装置として機能させる。

このような半導体装置の作製工程において、製造コストを下げるために、ガラス基板上に作製した素子、周辺回路などを、プラスチック基板等の安価な基板へ転置する工程が行われている（例えば特許文献１参照。）。
特開２００２−２６２８２号公報

しかし、転置する素子を構成する薄膜同士の密着性が低いと、ガラス基板からうまく剥離せず、素子を破壊してしまう問題がある。特に、一対の電極間に有機化合物を設けて記憶素子を形成する場合、電極と有機化合物層との界面で膜剥がれが生じやすい。図１５に有機化合物層を用いた記憶素子を転置する工程を示す。

図１５（Ａ）は、第１の導電層８０ａ、有機化合物層８１ａ、第２の導電層８２ａで構成される記憶素子であり、図１５（Ｂ）は、第１の導電層８０ｂ、有機化合物層８１ｂ、第２の導電層８２ｂで構成される記憶素子であり、図１５（Ｃ）は、第１の導電層８０ｃ、有機化合物層８１ｃ、第２の導電層８２ｃで構成される記憶素子である。図示しないが、第１の導電層８０ａ乃至８０ｃ側に第１の基板があり、第２の導電層８２ａ乃至８２ｃ側に第２の基板を有している。第１の基板は形成された記憶素子を剥離される基板であり、第２の基板は第１の基板より記憶素子を剥離する基板である。図１５（Ａ）乃至（Ｃ）の記憶素子は剥離の際剥離される第１の基板と剥離する第２の基板からそれぞれ図１５中の矢印方向の力を受ける。

図１５（Ａ）は、有機化合物層８１ａと第２の導電層８２ａとの密着性が悪いため、有機化合物層８１ａと第２の導電層８２ａとが界面で剥がれてしまっている例である。図１５（Ｂ）は有機化合物層８１ｂと第２の導電層８２ｂとの密着性が悪いため、有機化合物層８１ｂと第１の導電層８０ｂとが界面で剥がれてしまっている例である。さらに図１５（Ｃ）は有機化合物層８１ｃと第１の導電層８０ｃ及び第２の導電層８２ｃ両方との密着性が悪いため、有機化合物層８１ｃと第１の導電層８０ｃとが界面で剥がれてしまい、かつ有機化合物層８１ｃと第２の導電層８２ｃとが界面で剥がれてしまっている例である。このように、記憶素子を構成する第１の導電層と、有機化合物層と、第２の導電層とが密着性不良であると、剥離工程において界面で膜が剥がれ記憶素子を破壊してしまうことがある。従って記憶素子を剥離前の形状及び特性を保った良好な状態で転置することが困難である。

このような問題を鑑みて、本発明は剥離前の形状及び特性を保った良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる技術を提供する。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製できる技術を提供することも目的とする。

本発明では、記憶素子として一対の電極間に有機化合物層を設ける記憶素子を用いる。工程条件（温度など）に耐えられる第１の基板上に記憶素子を形成した後、第２の基板に転置し、記憶素子を有する半導体装置を作製する。このような場合、記憶素子を形成する第１の導電層、有機化合物層、及び第２の導電層の密着性がよいことが重要である。記憶素子を構成する積層同士の密着性が悪いと、剥離工程で層間の界面で膜が剥がれて素子が破壊されてしまい、良好な形状で転置を行うことができない。本明細書において、良好な形状とは、膜剥がれや剥離残りなどの外観的に損傷を受けていない、剥離前の形状が保たれている状態、また剥離工程により素子の電気的特性、信頼性低下などが生じておらず剥離前の特性が保たれている状態をいう。また本明細書において、転置とは第１の基板に形成された記憶素子を、第１の基板より剥離し、第２の基板に移しかえることをいう。つまり記憶素子を設ける場所を他の基板へ移動するとも言える。

本発明では、積層する有機化合物層と、第１の導電層及び第２の導電層との密着性に着目する。物質同士の密着性は、溶解度パラメータ（Ｓｏｌｕｂｉｌｉｔｙ ｐａｒａｍｅｔｅｒ：ＳＰ値）に影響を受ける。溶解度パラメータは、１分子の単位体積当たりの凝集エネルギー密度（Ｃｏｈｅｓｉｖｅ Ｅｎｅｒｇｙ Ｄｅｎｓｉｔｙ：ＣＥＤ）を１／２乗した値である。

物質同士のＳＰ値が近いほど、物質同士の密着性がよい。一般に有機化合物材料のＳＰ値は、金属材料と比較して小さい。よって、有機化合物層と導電層との密着性を向上させるためには、有機化合物層に用いる有機化合物材料に有機材料としてはＳＰ値の大きな材料、導電層に用いる金属材料としてはＳＰ値の小さな材料を選択し、有機化合物層に用いる材料のＳＰ値と、導電層に用いる材料のＳＰ値との差を小さくすることが好ましい。

本発明では、第１の導電層及び第２の導電層の少なくとも一方に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）、マグネシウムインジウム合金（ＩｎＭｇ）、リン合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

一方、有機材料は極性を有するほどＳＰ値が大きくなるので、有機化合物層に用いる有機化合物材料に、スルファニル基（チオール基）、シアノ基、アミン構造、カルボニル基などの骨格を分子構造内に有する材料を用いることが好ましい。

また、積層する素子内の層界面における界面張力も、層間の密着性に影響を与える。層間における界面張力が小さいほど、層同士の密着性が良く、剥離工程で膜剥がれ等の不良を生じにくい。よって良好な形状で素子の剥離、転置工程を行うことができる。界面張力は、空気、窒素、又はヘリウム等との表面張力から推測することができ、金属の表面張力は有機材料より大きい。また、金属材料は、表面を酸化処理することによって有機材料とのぬれ性がよくなる。よって金属材料を用いる導電層と、有機化合物材料を用いる有機化合物層の界面に酸化処理等を行うことでその界面張力を小さくすることができる。有機化合物層の表面張力と導電層の表面張力との差は１．５Ｎ／ｍ以下が望ましい。

界面張力を低下させる処理としては、導電層を酸素雰囲気下に曝す、酸素雰囲気下で紫外光を照射することによりオゾン（Ｏ_３）を発生させて導電層表面を酸化させるなどが挙げられる。また、酸素プラズマを接触させる、層界面で有機化合物に含まれる有機化合物材料による導電層の酸化を起こさせるなどを行ってもよい。また、酸化処理の他、窒化処理を行っても良い。よって、第１の導電層及び第２の導電層のうち少なくとも一方の有機化合物層と接する面に界面張力を低下させる処理を行うとよい。

また、有機化合物層を構成する有機材料の原子と、導電層を構成する金属材料の原子とが化学結合をするような材料同士を用いると、有機化合物層と導電層との密着性が向上するので好ましい。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いた記憶素子を有する集積回路や、プロセッサ回路を有するチップなどの半導体装置を作製することができる。

本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層及び第２の導電層のうち少なくとも一方は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含む。

本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層及び前記第２の導電層のうち少なくとも一方は、有機化合物層と酸化物を含む膜を介して接する。

本発明の半導体装置の一は、第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、第１の導電層は有機化合物層と酸化物を含む膜を介して接し、第２の導電層は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含む。

本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して記憶素子を作製し、第１の導電層及び第２の導電層のうち少なくとも一方は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成する。

本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層表面に酸化処理を行い、酸化処理された第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して記憶素子を作製する。

本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層表面に酸化処理を行い、酸化処理された第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して記憶素子を作製し、第２の導電層は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成する。

本発明の半導体装置の作製方法の一は、第１の基板上に第１の導電層を形成し、第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して記憶素子を作製し、第２の導電層に可撓性を有する第２の基板を接着し、記憶素子を第１の基板より剥離し、接着層を介して記憶素子を第３の基板に接着し、第１の導電層及び第２の導電層の少なくとも一方は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成する。

本発明の半導体装置の作製方法の一は、第１の基板上に第１の導電層を形成し、第１の導電層表面に酸化処理を行い、酸化処理された第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して記憶素子を作製し、第２の導電層に可撓性を有する第２の基板を接着し、記憶素子を第１の基板より剥離し、接着層を介して記憶素子を第３の基板に接着する。

第１の基板上に第１の導電層を形成し、第１の導電層表面に酸化処理を行い、酸化処理された第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成して記憶素子を作製し、第２の導電層に可撓性を有する第２の基板を接着し、記憶素子を第１の基板より剥離し、接着層を介して記憶素子を第３の基板に接着し、第２の導電層は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成する。また、上記第１の導電層は第１の基板上に剥離層を介して形成することもできる。

上記半導体装置において、半導体装置の書きこみ後、第１の導電層と第２の導電層とは一部接する、または、有機化合物層の膜厚が変化する場合がある。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明を適用した記憶素子を、図１を用いて説明する。

本発明では、積層する有機化合物層と、第１の導電層及び第２の導電層との密着性に着目する。物質同士の密着性は、溶解度パラメータ（Ｓｏｌｕｂｉｌｉｔｙ ｐａｒａｍｅｔｅｒ：ＳＰ値）に影響を受ける。溶解度パラメータは、１分子の単位体積当たりの凝集エネルギー密度（Ｃｏｈｅｓｉｖｅ Ｅｎｅｒｇｙ Ｄｅｎｓｉｔｙ：ＣＥＤ）を１／２乗した値である。

物質同士のＳＰ値が近いほど、物質同士の密着性がよい。一般に有機化合物材料のＳＰ値は、金属材料と比較して小さい。よって、有機化合物層と導電層との密着性を向上させるためには、有機化合物層に用いる有機化合物材料に有機材料としてはＳＰ値の大きな材料、導電層に用いる金属材料としてはＳＰ値の小さな材料を選択し、有機化合物層に用いる材料のＳＰ値と、導電層に用いる材料のＳＰ値との差を小さくすることが好ましい。その有機化合物層に用いる材料のＳＰ値とその導電層に用いる材料のＳＰ値との差は１２０以下が望ましい。

本発明では、第１の導電層及び第２の導電層の少なくとも一方に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）、マグネシウムインジウム合金（ＩｎＭｇ）、リン合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

一方、有機材料は極性を有するほどＳＰ値が大きくなるので、有機化合物層に用いる有機化合物材料に、スルファニル基（チオール基）、シアノ基、アミン構造、カルボニル基などの骨格を分子構造内に有する材料を用いることが好ましい。

図１（Ａ）に、第１の導電層３１と第２の導電層３３の間に有機化合物層３２が設けられた記憶素子を示す。図１（Ａ）においては第２の導電層３３に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

図１（Ａ）で示す第１の導電層３１、有機化合物層３２、及び第２の導電層３３は密着性が良いので、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

第１の導電層３１としては、導電性の高い元素や化合物等を用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。

図１（Ａ）においては、第２の導電層３３に上記溶解度パラメータの小さい金属材料を含む導電層を用いるが、第１の導電層３１に上記溶解度パラメータの小さい金属材料を含む導電層を用いてもよい。第１の導電層及び第２の導電層両方に上記溶解度パラメータの小さい金属材料を含む導電層を用いてもよい。このような例を図１６（Ａ）に示す。

図１６（Ａ）に、第１の導電層５５と第２の導電層５８の間に有機化合物層５７が設けられた記憶素子を示す。第１の導電層５５及び第２の導電層５８に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

図１６（Ａ）で示す第１の導電層５５、有機化合物層５７、及び第２の導電層５８は密着性が良いので、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

また、積層する素子内の層界面における界面張力も、層間の密着性に影響を与える。層間における界面張力が小さいほど、層同士の密着性が良く、剥離、転置工程で膜剥がれ等の不良を生じにくい。よって良好な形状で素子の剥離、転置工程を行うことができる。界面張力は、空気、窒素、又はヘリウム等との表面張力から推測することができ、金属の表面張力は有機材料より大きい。また、金属材料は、表面を酸化処理することによって有機材料とのぬれ性がよくなる。よって金属材料を用いる導電層と、有機化合物材料を用いる有機化合物層の界面に酸化処理等を行うことでその界面張力を小さくすることができる。

界面張力を低下させる処理としては、導電層を酸素雰囲気下に曝す、酸素雰囲気下で紫外光を照射することによりオゾン（Ｏ_３）を発生させて導電層表面を酸化させるなどが挙げられる。また、酸素プラズマを接触させる、層界面で有機化合物に含まれる有機化合物材料による導電層の酸化を起こさせるなどを行ってもよい。また、導電層の形成を酸素雰囲気下で行ってもよい。酸化処理の他、窒化処理を行っても良く、例えば窒化処理を行った後、酸化処理を行っても良い。

図１（Ｂ）に、第１の導電層３５と第２の導電層３８との間に有機化合物層３７が設けられた記憶素子を示す。第１の導電層３５と有機化合物層３７との界面には界面張力を低下させる処理が施されている。本実施の形態では、第１の導電層３５と有機化合物層３７との界面に酸化処理を行い処理領域３６を形成している。

図１（Ｂ）のように、第１の導電層３５の有機化合物層３７と接している界面（表面）に界面張力を低下させる酸化処理領域３６を形成することによって、第１の導電層３５、有機化合物層３７の密着性を向上させることができる。よって、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

第１の導電層３５、第２の導電層３８としては、導電性の高い元素や化合物等を用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。

第１の導電層３５の有機化合物層と接する界面（表面）に、酸化処理などの界面張力を低下させる処理を施し処理領域３６を形成する。例えば、第１の導電層３５としてチタンを用いてチタン膜を形成し、チタン膜を酸化処理することによってチタン膜表層に酸化チタン膜を形成すればよい。この場合処理領域３６は酸化チタン膜となり、酸化チタン膜と有機化合物層３７との界面張力は小さくなる。

図１（Ｂ）においては、第１の導電層の有機化合物層と接する面に、第１の界面張力を低下させる処理を行って処理領域を形成する例を示すが、第２の導電層の有機化合物層と接する面に、同様な界面張力を低下させる処理を行って界面張力の小さい処理領域を形成してもよい。また、第１の導電層及び第２の導電層と、有機化合物層とのそれぞれの界面において、界面張力が低下する処理を行ってもよい。このような例を図１６（Ｂ）に示す。

図１６（Ｂ）に、第１の導電層６５と第２の導電層６８の間に有機化合物層６７が設けられた記憶素子を示す。第１の導電層６５と有機化合物層６７との界面、及び第２の導電層６８と有機化合物層６７との界面にはそれぞれ界面張力を低下させる処理が施されている。本実施の形態では、第１の導電層６５と有機化合物層６７との界面に酸化処理を行い処理領域６６を形成し、第２の導電層６８と有機化合物層６７と第２の導電層６８との界面にも酸化処理を行い処理領域６９を形成している。

図１６（Ｂ）のように、第１の導電層６５の有機化合物層６７と接している界面（表面）、及び第２の導電層６８と有機化合物層６７と接している界面（表面）に界面張力を低下させる酸化処理領域６６、処理領域６９を形成することによって、第１の導電層６５、有機化合物層６７、及び第２の導電層６８の密着性を向上させることができる。よって、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

図１６（Ｃ）に、第１の導電層７５と第２の導電層７８の間に有機化合物層７７が設けられた記憶素子を示す。第２の導電層６８に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

さらに第１の導電層７５と有機化合物層７７との界面には界面張力を低下させる処理が施されている。本実施の形態では、第１の導電層７５と有機化合物層７７との界面に酸化処理を行い処理領域７６を形成している。

図１６（Ｃ）においては、第１の導電層７５表面に酸化処理を行い、処理領域７６を有機化合物層７７と接するように形成し、第２の導電層７８に上記溶解度パラメータの比較的小さい金属材料を用いた例を示すが、第１の導電層７５に第２の導電層７８で用いるような上記溶解度パラメータの比較的小さい金属材料を用い、第２の導電層７８と有機化合物層７７との界面にその界面張力が低下するような酸化処理等を行った領域を形成してもよい。

また図１（Ａ）（Ｂ）、図１６（Ａ）乃至（Ｃ）における記憶素子において、第１の導電層と有機化合物層との界面、第２の導電層と有機化合物層との界面において構成、材料が変わらなければ、第１の導電層（図１では第１の導電層下側）に積層して他の導電層を、第２の導電層（図１では第２の導電層上側）に積層して他の導電層を形成し、積層した導電層を有する記憶素子としてもよい。

第１の導電層及び第２の導電層に積層する導電層としては、導電性の高い元素や化合物等を用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。

有機化合物層３２、有機化合物層３７、有機化合物層５７、有機化合物層６７、有機化合物層７７は、光学的作用、又は電気的作用により導電性が変化する有機化合物で形成する。有機化合物層５７、有機化合物層６７、有機化合物層７７は、単層で設けてもよいし、複数の層を積層させて設けてもよい。また、光学的作用、又は電気的作用により導電性が変化する有機化合物からなる層を積層させて設けてもよい。

有機化合物層３２、有機化合物層３７、有機化合物層５７、有機化合物層６７、有機化合物層７７を構成することが可能な有機化合物としては、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、エポキシ等に代表される有機樹脂を用いることができる。

また、有機化合物層３２、有機化合物層３７、有機化合物層５７、有機化合物層６７、有機化合物層７７を構成することが可能な、光学的作用、又は電気的作用により導電性が変化する有機化合物としては、正孔輸送性を有する有機化合物材料又は電子輸送性を有する有機化合物材料を用いることができる。

正孔輸送性を有する有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＮＰＢ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ_２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０^−６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質である。

電子輸送性を有する有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０^−６ｃｍ^２／Ｖｓ以上の電子移動度を有する物質である。

有機化合物層３２、有機化合物層３７、有機化合物層５７、有機化合物層６７、有機化合物層７７は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、複数の材料を用いて有機化合物層を形成する場合、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。

なお、有機化合物層３２、有機化合物層３７、有機化合物層５７、有機化合物層６７、有機化合物層７７は、光学的作用、又は電気的作用により記憶素子の導電性が変化する膜厚で形成する。上記構成を有する記憶素子は電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２つの値を記憶させることができる。

また、図１９（Ａ）乃至（Ｃ）に示すように、有機化合物層と導電層との間に絶縁層を設ける構造としてもよい。図１９（Ａ）乃至（Ｃ）における第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層５３、第２の導電層６３、及び第２の導電層７３は、図１６（Ａ）と第１の導電層５５、第２の導電層５８と同様に、用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

勿論、図１９（Ａ）乃至（Ｃ）の第１の導電層及び第２の導電層を、図１（Ａ）、（Ｂ）、図１６（Ｂ）、（Ｃ）と同様に形成された導電層を用いてもよく、導電層及び有機化合物層との界面に界面張力を低下させるような酸化処理等を施してもよい。

有機化合物層５２、有機化合物層６２、有機化合物層７２は図１の有機化合物層３２、有機化合物層３７と同様な材料で同様に形成すればよい。

図１９（Ａ）は、第１の導電層５０と有機化合物層５２との間に絶縁層５１を設けた例であり、有機化合物層５２上に第２の導電層５３が設けられている。図１９（Ｂ）は、第１の導電層６０上に設けられた有機化合物層６２上に絶縁層６１が形成され、絶縁層６１上に第２の導電層６３が設けられている。図１９（Ｃ）は、第１の導電層７０、第１の絶縁層７１、有機化合物層７２、第２の絶縁層７４、第２の導電層７３が積層しており、第１の導電層７０と有機化合物層７２との間に第１の絶縁層７１が設けられ、有機化合物層７２と第２の導電層７３との間に第２の絶縁層７４が設けられている。

本実施の形態において、絶縁層５１、絶縁層６１、第１の絶縁層７１、第２の絶縁層７４は絶縁性を有し、非常に薄膜（絶縁層の膜厚が、４ｎｍ以下、１ｎｍ以上２ｎｍ以下）であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。本明細書中の他の図面において、絶縁層を連続的な層として記載しているが、絶縁層は不連続な島状の形状である場合も含むものとする。

導電層と有機化合物層の界面に存在する絶縁層によりキャリアのトンネル注入が可能になり、トンネル電流が流れる。よって、第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。流動性を有する組成物は、固体状態の形状を維持せずに、流動（移動）し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層との一部が接して第１の導電層と第２の導電層とが短絡する。また、有機化合物層の膜厚の薄い領域に電界が集中し、高電界の影響により第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。

半導体装置において、半導体装置の書きこみ後、第１の導電層と第２の導電層とは一部接する、または、有機化合物層の膜厚が変化する場合がある。

絶縁層５１、絶縁層６１、第１の絶縁層７１、第２の絶縁層７４を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能となる。また、トンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。

なお、本発明の記憶素子に印加する電圧は、第２の導電層より第１の導電層により高い電圧をかけてもよいし、第１の導電層より第２の導電層により高い電圧をかけてもよい。記憶素子が整流性を有する場合も、順バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよいし、逆バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよい。

本発明において、熱的及び化学的に安定で、キャリア注入されない無機絶縁物、有機化合物を用いて、絶縁層を形成する。以下に絶縁層に用いることのできる、無機絶縁物、有機化合物の具体例を述べる。

本発明において、絶縁層に用いることのできる無機絶縁物として、酸化リチウム（Ｌｉ_２Ｏ）、酸化ナトリウム（Ｎａ_２Ｏ）、酸化カリウム（Ｋ_２Ｏ）、酸化ルビジウム（Ｒｂ_２Ｏ）、酸化ベリリウム（ＢｅＯ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化バリウム（ＢａＯ）、酸化スカンジウム（Ｓｃ_２Ｏ_３）、酸化ジルコニウム（ＺｒＯ_２）、酸化ハフニウム（ＨｆＯ_２）、酸化ラザホージウム（ＲｆＯ_２）、酸化タンタル（ＴａＯ）、酸化テクネチウム（ＴｃＯ）、酸化鉄（Ｆｅ_２Ｏ_３）、酸化コバルト（ＣｏＯ）、酸化パラジウム（ＰｄＯ）、酸化銀（Ａｇ_２Ｏ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ガリウム（Ｇａ_２Ｏ_３）、酸化ビスマス（Ｂｉ_２Ｏ_３）などの酸化物を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、フッ化リチウム（ＬｉＦ）、フッ化ナトリウム（ＮａＦ）、フッ化カリウム（ＫＦ）、フッ化ルビジウム（ＲｂＦ）、フッ化セシウム（ＣｓＦ）、フッ化ベリリウム（ＢｅＦ_２）、フッ化マグネシウム（ＭｇＦ_２）、フッ化カルシウム（ＣａＦ_２）、フッ化ストロンチウム（ＳｒＦ_２）、フッ化バリウム（ＢａＦ_２）、フッ化アルミニウム（ＡｌＦ_３）、三フッ化窒素（ＮＦ_３）、六フッ化硫黄（ＳＦ_６）、フッ化銀（ＡｇＦ）、フッ化マンガン（ＭｎＦ_３）などのフッ化物を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、塩化リチウム（ＬｉＣｌ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）、塩化ベリリウム（ＢｅＣｌ_２）、塩化カルシウム（ＣａＣｌ_２）、塩化バリウム（ＢａＣｌ_２）、塩化アルミニウム（ＡｌＣｌ_３）、塩化珪素（ＳｉＣｌ_４）、塩化ゲルマニウム（ＧｅＣｌ_４）、塩化スズ（ＳｎＣｌ_４）、塩化銀（ＡｇＣｌ）、塩化亜鉛（ＺｎＣｌ）、四塩化チタン（ＴｉＣｌ_４）、三塩化チタン（ＴｉＣｌ_３）、塩化ジルコニウム（ＺｒＣｌ_４）、塩化鉄（ＦｅＣｌ_３）、塩化パラジウム（ＰｄＣｌ２）、三塩化アンチモン（ＳｂＣｌ_３）、二塩化アンチモン（ＳｂＣｌ_２）、塩化ストロンチウム（ＳｒＣｌ_２）、塩化タリウム（ＴｌＣｌ）、塩化銅（ＣｕＣｌ）、塩化マンガン（ＭｎＣｌ_２）、塩化ルテニウム（ＲｕＣｌ_２）などの塩化物を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、臭化カリウム（ＫＢｒ）、臭化セシウム（ＣｓＢｒ）、臭化銀（ＡｇＢｒ）、臭化バリウム（ＢａＢｒ_２）、臭化珪素（ＳｉＢｒ_４）、臭化リチウム（ＬｉＢｒ）などの臭化物を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、ヨウ化ナトリウム（ＮａＩ）、ヨウ化カリウム（ＫＩ）、ヨウ化バリウム（ＢａＩ_２）、ヨウ化タリウム（ＴｌＩ）、ヨウ化銀（ＡｇＩ）、ヨウ化チタン（ＴｉＩ_４）、ヨウ化カルシウム（ＣａＩ_２）、ヨウ化珪素（ＳｉＩ_４）、ヨウ化セシウム（ＣｓＩ）などのヨウ化物を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、炭酸リチウム（Ｌｉ_２ＣＯ_３）、炭酸カリウム（Ｋ_２ＣＯ_３）、炭酸ナトリウム（Ｎａ_２ＣＯ_３）、炭酸マグネシウム（ＭｇＣＯ_３）、炭酸カルシウム（ＣａＣＯ_３）、炭酸ストロンチウム（ＳｒＣＯ_３）、炭酸バリウム（ＢａＣＯ_３）、炭酸マンガン（ＭｎＣＯ_３）、炭酸鉄（ＦｅＣＯ_３）、炭酸コバルト（ＣｏＣＯ_３）、炭酸ニッケル（ＮｉＣＯ_３）、炭酸銅（ＣｕＣＯ_３）、炭酸銀（Ａｇ_２ＣＯ_３）、炭酸亜鉛（ＺｎＣＯ_３）などの炭酸塩を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、硫酸リチウム（Ｌｉ_２ＳＯ_４）、硫酸カリウム（Ｋ_２ＳＯ_４）、硫酸ナトリウム（Ｎａ_２ＳＯ_４）、硫酸マグネシウム（ＭｇＳＯ_４）、硫酸カルシウム（ＣａＳＯ_４）、硫酸ストロンチウム（ＳｒＳＯ_４）、硫酸バリウム（ＢａＳＯ_４）、硫酸チタン（Ｔｉ_２（ＳＯ_４）_３）、硫酸ジルコニウム（Ｚｒ（ＳＯ_４）_２）、硫酸マンガン（ＭｎＳＯ_４）、硫酸鉄（ＦｅＳＯ_４）、三硫酸二鉄（Ｆｅ_２（ＳＯ_４）_３）、硫酸コバルト（ＣｏＳＯ_４）、硫酸コバルト（Ｃｏ_２（ＳＯ_４）_３）、硫酸ニッケル（ＮｉＳＯ_４）、硫酸銅（ＣｕＳＯ_４）、硫酸銀（Ａｇ_２ＳＯ_４）、硫酸亜鉛（ＺｎＳＯ_４）、硫酸アルミニウム（Ａｌ_２（ＳＯ_４）_３）、硫酸インジウム（Ｉｎ_２（ＳＯ_４）_３）、硫酸スズ（ＳｎＳＯ_４）、硫酸スズ（Ｓｎ（ＳＯ_４）_２）、硫酸アンチモン（Ｓｂ_２（ＳＯ_４）_３）、硫酸ビスマス（Ｂｉ_２（ＳＯ_４）_３）などの硫酸塩を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、硝酸リチウム（ＬｉＮＯ_３）、硝酸カリウム（ＫＮＯ_３）、硝酸ナトリウム（ＮａＮＯ_３）、硝酸マグネシウム（Ｍｇ（ＮＯ_３）_２）、硝酸カルシウム（Ｃａ（ＮＯ_３）_２）、硝酸ストロンチウム（Ｓｒ（ＮＯ_３）_２）、硝酸バリウム（Ｂａ（ＮＯ_３）_２）、硝酸チタン（Ｔｉ（ＮＯ_３）_４）、硝酸ストロンチウムＳｒ（ＮＯ_３）_２）、硝酸バリウム（Ｂａ（ＮＯ_３）_２）、硝酸ジルコニウム（Ｚｒ（ＮＯ_３）_４）、硝酸マンガン（Ｍｎ（ＮＯ_３）_２）、硝酸鉄（Ｆｅ（ＮＯ_３）_２）、硝酸鉄（Ｆｅ（ＮＯ_３）_３）、硝酸コバルト（Ｃｏ（ＮＯ_３）_２）、硝酸ニッケル（Ｎｉ（ＮＯ_３）_２）、硝酸銅（Ｃｕ（ＮＯ_３）_２）、硝酸銀（ＡｇＮＯ_３）、硝酸亜鉛（Ｚｎ（ＮＯ_３）_２）、硝酸アルミニウム（Ａｌ（ＮＯ_３）_３）、硝酸インジウム（Ｉｎ（ＮＯ_３）_３）、硝酸スズ（Ｓｎ（ＮＯ_３）_２）、硝酸ビスマス（Ｂｉ（ＮＯ_３）_３）などの硝酸塩を用いることができる。

本発明において、絶縁層に用いることのできる他の無機絶縁物として、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）などの窒化物、カルボン酸リチウム（ＬｉＣＯＯＣＨ_３）、酢酸カリウム（ＫＣＯＯＣＨ_３）、酢酸ナトリウム（ＮａＣＯＯＣＨ_３）、酢酸マグネシウム（Ｍｇ（ＣＯＯＣＨ_３）_２）、酢酸カルシウム（Ｃａ（ＣＯＯＣＨ_３）_２）、酢酸ストロンチウム（Ｓｒ（ＣＯＯＣＨ_３）_２）、酢酸バリウム（Ｂａ（ＣＯＯＣＨ_３）_２）などのカルボン酸塩を用いることができる。

本発明において、絶縁層に用いることのできる無機絶縁物として、上記無機絶縁物の一種、または複数種を用いることができる。

本発明において、絶縁層に用いることのできる有機化合物として、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂、シロキサン樹脂を用いることができる。

本発明において、絶縁層に用いることのできる他の有機化合物として、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＮＰＢ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物、フタロシアニン（略称：Ｈ_２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物、２Ｍｅ−ＴＰＤ、ＦＴＰＤ、ＴＰＡＣ、ＯＴＰＡＣ、Ｄｉａｍｉｎｅ、ＰＤＡ、トリフェニルメタン（略称：ＴＰＭ）、ＳＴＢなどを用いることができる。

本発明において、絶縁層に用いることのできる他の有機化合物として、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、５，６，１１，１２−テトラフェニルテトラセン（略称：ルブレン）、ヘキサフェニルベンゼン、ｔ−ブチルペリレン、９，１０−ジ（フェニル）アントラセン、クマリン５４５Ｔ等、デンドリマー、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチル−９−ジュロリジル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）、ＢＭＤ、ＢＤＤ、２，５−ビス（１−ナフチル）−１，３，４−オキサジアゾール（略称：ＢＮＤ）、ＢＡＰＤ、ＢＢＯＴ、ＴＰＱ１、ＴＰＱ２、ＭＢＤＱなどを用いることができる。

本発明において、絶縁層に用いることのできる他の有機化合物として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類などを用いることができる。ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。

本発明において、絶縁層に用いることのできる他の有機化合物として、ＰＦＢＴ、カルバゾール誘導体、アントラセン、ｃｏｒｏｎｅｎｅ、ｐｅｒｙｒｅｎｅ、ＰＰＣＰ、ＢＰＰＣ、Ｂｏｒｙｌ Ａｎｔｈｒａｃｅｎｅ、ＤＣＭ、ＱＤ、Ｅｕ（ＴＴＡ）３ｐｈｅｎなどを用いることができる。

本発明において、絶縁層に用いることのできる有機化合物として、上記有機化合物の一種、または複数種を用いることができる。

本発明において、絶縁層は、上記無機絶縁物、上記有機化合物の一種または複数種を用いて形成することができる。本発明において、絶縁層は絶縁性を有する。

絶縁層は、共蒸着などの蒸着法、スピンコート法など塗布法、ゾル−ゲル法を用いることができる。また、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターンに形成することが可能な、液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）、物体が所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）なども用いることができる。

本実施の形態で作製される記憶素子を有する半導体装置は記憶素子内部において密着性が良好なため、剥離、転置工程を良好な状態で行うことができる。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

（実施の形態２）
本実施の形態では、本発明の半導体装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、半導体装置の構成がパッシブマトリクス型の場合に関して示す。

本発明の記憶素子とその動作機構を、図２、図６を用いて説明する。本実施の形態における記憶素子は実施の形態１と同様の材料、構成で作製することができる。よって材料等詳しい説明は省略する。

図３に示したのは本発明の半導体装置が有する一構成例であり、メモリセル７２１がマトリクス状に設けられたメモリセルアレイ７２２、読み出し回路及び書き込み回路を有する回路７２６、デコーダ７２４、デコーダ７２３を有している。なお、ここで示す半導体装置７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル７２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。

メモリセルアレイ７２２の上面図を図２（Ａ）に、図２（Ａ）における線Ａ−Ｂの断面図を図２（Ｂ）、及び図２（Ｃ）に示す。また、図２（Ａ）には、絶縁層７５４は省略され図示されていないが、図２（Ｂ）で示すようにそれぞれ設けられている。

メモリセルアレイ７２２は、第１の方向に延びた第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃ、第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃを覆って設けられた有機化合物層７５２と、第１の方向と垂直な第２の方向に延びた第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａとを有している（図２（Ａ）参照。）。第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃと第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａとの間に有機化合物層７５２が設けられている。また、第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａを覆うように、保護膜として機能する絶縁層７５４を設けている（図２（Ｂ）参照。）。なお、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層７５２を分離してもよい。

図２（Ｃ）は、図２（Ｂ）の変形例であり、基板７９０上に、第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃ、有機化合物層７９２、第２の導電層７９３ｂ、保護層である絶縁層７９４を有している。図２（Ｃ）の第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃのように、第１の導電層は、テーパーを有する形状でもよく、曲率半径が連続的に変化する形状でもよい。第１の導電層７９１ａ、第１の導電層７９１ｂ、第１の導電層７９１ｃのような形状は、液滴吐出法などを用いて形成することができる。このような曲率を有する曲面であると、積層する有機化合物層や導電層のカバレッジがよい。

また、第１の導電層の端部を覆うように隔壁（絶縁層）を形成してもよい。隔壁（絶縁層）は、他の記憶素子間を隔てる壁のような役目を果たす。図６（Ａ）、（Ｂ）に第１の導電層の端部を隔壁（絶縁層）で覆う構造を示す。

図６（Ａ）に図１６（Ｂ）で示したように、界面張力を低下させる処理を施した処理領域７７６ａ、処理領域７７６ｂ、処理領域７７６ｃを、それぞれ第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃ表面に、有機化合物層７７２と接するように形成し、有機化合物層を介して、界面張力を低下させる処理を施した処理領域７７７を有する第２の導電層７７３ｂを形成する例を示す。本実施の形態では、隔壁となる隔壁（絶縁層）７７５を、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃの端部を覆うようにテーパーを有する形状で形成される。基板７７０上に設けられた第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃ、絶縁層７７６上に、隔壁（絶縁層）７７５を形成し、有機化合物層７７２、第２の導電層７７３ｂ、絶縁層７７４を形成する。

図６（Ｂ）に示す半導体装置は、隔壁（絶縁層）７６５が曲率を有し、その曲率半径が連続的に変化する形状である。図１６（Ｃ）で示したように第１の導電層表面に界面張力を低下させる処理を施した処理領域７６６ａ、処理領域７６６ｂ、処理領域７６６ｃをそれぞれ第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃ表面に有機化合物層７６２と接するように形成し、有機化合物層７６２上に第２の導電層７６３ｂを形成する。第２の導電層７６３ｂ上には保護層となる絶縁層７６４を形成する。絶縁層７６４は特に形成しなくてもよい。

第２の導電層７６３ｂは、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いて形成されている。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）、マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

勿論、図２、図６（Ａ）、（Ｂ）に示す第１の導電層及び第２の導電層を、図１（Ａ）、（Ｂ）、図１６（Ａ）乃至（Ｃ）と同様に形成された導電層を用いてもよい。第１の導電層及び第２の導電層のうち少なくとも一方に上記溶解度パラメータの小さい金属材料を含む導電層を用いるか、第１の導電層及び第２の導電層のうち少なくとも一方の有機化合物層との界面に界面張力を低下させるような酸化処理等を施せばよい。図１６（Ａ）のように第１の導電層及び第２の導電層に記溶解度パラメータが小さな金属材料を用いて形成する構成であってもよく、図１６（Ｂ）のように有機化合物層と第１の導電層及び第２の導電層との両界面に表面張力が低い領域を形成する構成であってもよく、図１６（Ｃ）のように第１の導電層、第２の導電層の片方を上記溶解度パラメータが小さな金属材料を用いて形成し、もう一方の有機化合物層との界面に表面張力が低い領域を形成する構成する構成であってもよい。

上記メモリセルの構成において、基板７５０、基板７６０、基板７７０、基板７８０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ７２２を設けることができる。

本実施の形態で作製される記憶素子を有する半導体装置は、記憶素子内部において密着性が良好なため、剥離、転置工程を良好な状態で行うことができる。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

隔壁（絶縁層）７６５、隔壁（絶縁層）７７５としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られる塗布膜なども用いることができる。

また、液滴吐出法により、導電層、絶縁層などを、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減する、平坦な板状な物で表面をプレスするなどしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。

また実施の形態１の図１９で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能となる。

また、本実施の形態の上記構成において、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃと、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しの確実性が向上する。なお、整流性を有する素子は、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２と、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７９３ａ〜７９３ｃとの間に設けてもよい。

上記整流性を有する素子を設ける場合でも、有機化合物層に接している第１及び第２の導電層の少なくとも一方は、図１（Ａ）に示す溶解度パラメータの小さくなるような金属材料を用いて形成される導電層か、図１（Ｂ）に示す導電層表面に酸化処理等がなされ界面張力が小さくなるように処理された導電層であるような構造とする必要がある。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する半導体装置について説明する。具体的には、半導体装置の構成がアクティブマトリクス型の場合に関して示す。本実施の形態における記憶素子は実施の形態１と同様の材料、構成で作製することができる。よって材料等詳しい説明は省略する。

図５に示したのは本実施の形態で示す半導体装置の一構成例であり、メモリセル２３１がマトリクス状に設けられたメモリセルアレイ２３２、回路２２６、デコーダ２２４、デコーダ２２３を有している。回路２２６は読み出し回路及び書き込み回路を有している。なお、ここで示す半導体装置２１７の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２３１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の導電層と、トランジスタ２１０ａと、記憶素子２１５ｂと、メモリセル２３１とを有する。記憶素子２１５ｂは、一対の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する２端子の一方と接続される。記憶素子の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。

メモリセルアレイ２３２の上面図を図４（Ａ）に、図４（Ａ）における線Ｅ−Ｆの断面図を図４（Ｂ）に示す。また、図４（Ａ）には、絶縁層２１６、有機化合物層２１２、第２の導電層２１３及び絶縁層２１４は省略され図示されていないが、図４（Ｂ）で示すようにそれぞれ設けられている。

メモリセルアレイ２３２は、第１の方向に延びた第１の配線２０５ａ及び第１の配線２０５ｂと、第１の方向と垂直な第２の方向に延びた第２の配線２０２とがマトリクス状に設けられている。また、第１の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極又はドレイン電極に接続されており、第２の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極またはドレイン電極に、それぞれ第１の導電層２０６ａ及び第１の導電層２０６ｂが接続され、それぞれ第１の導電層２０６ａ及び第１の導電層２０６ｂ、有機化合物層２１２、第２の導電層２１３の積層構造によって記憶素子２１５ａ、記憶素子２１５ｂが設けられている。隣接する各々のメモリセル２３１の間に隔壁（絶縁層）２０７を設けて、第１の導電層と隔壁（絶縁層）２０７上に有機化合物層２１２および第２の導電層２１３を積層して設けている。第２の導電層２１３上に保護層となる絶縁層２１４を有している。また、トランジスタ２１０ａ、トランジスタ２１０ｂとして、薄膜トランジスタを用いている（図４（Ｂ）参照。）。

第１の導電層２０６ａ及び第１の導電層２０６ｂの有機化合物層２１２と積層する領域は、界面張力を低下させる処理を行っており処理領域２０３ａ、処理領域２０３ｂが形成されている。

界面張力を低下させる処理としては、導電層を酸素雰囲気下に曝す、酸素雰囲気下で紫外光を照射することによりオゾン（Ｏ_３）を発生させて導電層表面を酸化させるなどが挙げられる。また、酸素プラズマを接触させる、層界面で有機化合物に含まれる有機化合物材料による導電層の酸化を起こさせるなどを行ってもよい。また、導電層の形成を酸素雰囲気下で行ってもよい。酸化処理の他、窒化処理を行っても良く、例えば窒化処理を行った後、酸化処理を行っても良い。

第１の導電層２０６ａの有機化合物層２１２と接している界面（表面）、及び第１の導電層２０６ｂと有機化合物層２１２と接している界面（表面）に界面張力を低下させる処理領域２０３ａ、処理領域２０３ｂを形成することによって、第１の導電層２０６ａ及び第１の導電層２０６ｂと、有機化合物層２１２との密着性を向上させることができる。

第２の導電層２１３に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

第２の導電層２１３に上記溶解度パラメータの小さな材料を用いることによって、第２の導電層２１３と有機化合物層２１２との密着性を向上させることができる。よって、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。素子作製工程では温度などの作製条件に耐えうるガラス基板を用いても、その後に第２の基板に転置することによって、フィルムなどの可撓性基板を基板２００に用いることができる。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

勿論、図４に示す半導体装置において、第１の導電層及び第２の導電層を、図１（Ａ）、（Ｂ）、図１６（Ａ）、（Ｂ）と同様に形成された導電層を用いてもよい。第１の導電層及び第２の導電層のうち少なくとも一方に上記溶解度パラメータの小さい金属材料を含む導電層を用いるか、第１の導電層及び第２の導電層のうち少なくとも一方の有機化合物層との界面に界面張力を低下させるような酸化処理等を施せばよい。図１６（Ａ）のように、第１の導電層及び第２の導電層の両方を上記溶解度パラメータが小さな金属材料を用いて形成する構成であってもよく、図１６（Ｂ）のように有機化合物層と第１の導電層及び第２の導電層との両界面に表面張力が低い領域を形成する構成であってもよい。

本実施の形態で作製される記憶素子を有する半導体装置は、記憶素子内部において密着性が良好なため、剥離、転置工程を良好な状態で行うことができる。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

図４（Ｂ）の半導体装置は基板２００上に設けられており、絶縁層２０１ａ、絶縁層２０１ｂ、絶縁層２０８、絶縁層２０９、絶縁層２１１、トランジスタ２１０ａを構成する半導体層２０４ａ、ゲート電極層２０２ａ、ソース電極層又はドレイン電極層を兼ねる配線２０５ａ、トランジスタ２１０ｂを構成する半導体層２０４ｂ、ゲート電極層２０２ｂを有している。

また実施の形態１の図１９で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能となる。

トランジスタ２１０ａ、トランジスタ２１０ｂ上に層間絶縁層を設けてもよい。図４（Ｂ）の構成では、トランジスタ２１０ａ、トランジスタ２１０ｂのソース電極層又はドレイン電極層を避けた領域に記憶素子２１５ａ、記憶素子２１５ｂを設ける必要があったが、層間絶縁層を設けることによって、例えば、トランジスタ２１０ａ、トランジスタ２１０ｂの上方に記憶素子２１５ａ、記憶素子２１５ｂを形成することが可能となる。その結果、半導体装置２１７をより高集積化することが可能となる。

トランジスタ２１０ａ、トランジスタ２１０ｂはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。図４（Ｂ）では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。

図７に、逆スタガ型の構造の薄膜トランジスタを用いた例を示す。基板２８０上に、逆スタガ型の構造の薄膜トランジスタであるトランジスタ２９０ａ、トランジスタ２９０ｂが設けられている。トランジスタ２９０ａは、絶縁層２８８、ゲート電極層２８１、非晶質半導体層２８２、一導電型を有する半導体層２８３ａ、一導電型を有する半導体層２８３ｂ、ソース電極層又はドレイン電極層２８５を有し、ソース電極層又はドレイン電極層は記憶素子を構成する第１の導電層２８６である。第１の導電層２８６ａ、第１の導電層２８６ｂの端部を覆うように隔壁（絶縁層）２８７を積層し、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７上に有機化合物層２９２、第２の導電層２９３、保護層である絶縁層２９４が形成され、記憶素子２９５ａ、記憶素子２９５ｂを構成している。

第１の導電層２８６ａ及び第１の導電層２８６ｂの有機化合物層２９２と積層する領域は、界面張力を低下させる処理を行っており処理領域２９６ａ、処理領域２９６ｂが形成されている。

界面張力を低下させる処理としては、導電層を酸素雰囲気下に曝す、酸素雰囲気下で紫外光を照射することによりオゾン（Ｏ_３）を発生させて導電層表面を酸化させるなどが挙げられる。また、酸素プラズマを接触させる、層界面で有機化合物に含まれる有機化合物材料による導電層の酸化を起こさせるなどを行ってもよい。また、導電層の形成を酸素雰囲気下で行ってもよい。酸化処理の他、窒化処理を行っても良く、例えば窒化処理を行った後、酸化処理を行っても良い。

第１の導電層２８６ａの有機化合物層２９２と接している界面（表面）、及び第１の導電層２８６ｂと有機化合物層２９２と接している界面（表面）に界面張力を低下させる処理領域２９６ａ、処理領域２９６ｂを形成することによって、第１の導電層２８６ａ及び第１の導電層２８６ｂと、有機化合物層２９２との密着性を向上させることができる。

第２の導電層２９３に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

第２の導電層２９３に上記溶解度パラメータの小さな材料を用いることによって、第２の導電層２９３と有機化合物層２９２との密着性を向上させることができる。よって、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。素子作製工程では温度などの作製条件に耐えうるガラス基板を用いても、その後に第２の基板に転置することによって、フィルムなどの可撓性基板を基板２８０に用いることができる。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

図７に示す半導体装置において、ゲート電極層２８１、ソース電極層又はドレイン電極層２８５、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７を液滴吐出法を用いて形成してもよい。液滴吐出法とは流動体である構成物形成材料を含む組成物を、液滴として吐出（噴出）し、所望なパターン形状に形成する方法である。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。

液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層（または絶縁層）においては、スパッタ法などで形成した導電層（または絶縁層）が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。

また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域及びドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。

本実施の形態で示した第１の導電層２０６ａ、２０６ｂ、２８６ａ、２８６ｂと第２の導電層２１３、２６３、２９３の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。

また、有機化合物層２１２、２９２は、上記実施の形態１で示した有機化合物層と同様の材料および形成方法を用いて設けることができる。

また、第１の導電層２０６ａ、２０６ｂ、２８６ａ、２８６ｂと有機化合物層２１２、２９２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しの確実性が向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、有機化合物層２１２、２９２と第２の導電層２１３、２９３との間に設けてもよい。

上記整流性を有する素子を設ける場合でも、有機化合物層に接している第１及び第２の導電層の少なくとも一方は、図１（Ａ）に示す溶解度パラメータの小さくなるような金属材料を用いて形成される導電層か、図１（Ｂ）に示す導電層表面に酸化処理等がなされ界面張力が小さくなるように処理された導電層であるような構造とする必要がある。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

（実施の形態４）
本実施の形態では、半導体装置の作製方法について図８及び図９を用いて説明する。本実施の形態における記憶素子は実施の形態１と同様の材料、構成で作製することができる。よって材料等詳しい説明は省略する。

図８に示すように、基板２５０上に剥離層２６８、絶縁層２５１を形成する。絶縁層２５１上にトランジスタ２６０ａ及びトランジスタ２６０ｂを形成する。図８におけるトランジスタ２６０ａ及びトランジスタ２６０ｂはトップゲート型のプレーナ構造の薄膜トランジスタであり、ゲート電極層端部にサイドウォールを有する構造であるが、本発明はこの構造に限定されない。トランジスタ２６０ａ及びトランジスタ２６０ｂ上に絶縁層２６９、絶縁層２６１が積層している。絶縁層２６９及び絶縁層２６１には、トランジスタ２６０ａ及びトランジスタ２６０ｂの半導体層中のソース領域又はドレイン領域となる不純物領域に達する開口が設けられ、それぞれの開口には配線層２５５ａ、配線層２５５ｂ、配線層２５５ｃ、配線層２５５ｄが形成されている。

配線層２５５ａ、配線層２５５ｂ、配線層２５５ｃ、配線層２５５ｄ上には絶縁層２７０が形成されており、絶縁層２７０には、配線層２５５ａ及び配線層２５５ｃに達する開口が設けられている。当該開口に第１の導電層２５６ａ、第１の導電層２５６ｂが形成され、配線層２５５ａ、配線層２５５ｂをそれぞれ介してトランジスタ２６０ａ、トランジスタ２６０ｂと電気的に接続している。

第１の導電層２５６ａ及び第１の導電層２５６ｂ上に開口を有し、第１の導電層２５６ａ及び第１の導電層２５６ｂの端部を覆う隔壁（絶縁層）２６７が形成されている。第１の導電層２５６ａ上には有機化合物層２６２ａが、第１の導電層２５６ｂ上には有機化合物層２６２ｂがそれぞれ積層され、有機化合物層２６２ａ、有機化合物層２６２ｂ及び隔壁（絶縁層）２６７上に第２の導電層２６３が形成されている（図８（Ａ）参照。）。このように第１の導電層２５６ａ、有機化合物層２６２ａ及び第２の導電層２６３を有する記憶素子２６５ａ、第１の導電層２５６ｂ、有機化合物層２６２ｂ、及び第２の導電層２６３を有する記憶素子２６５ｂが基板２５０上に設けられる。

基板２５０は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、又は本実施の形態作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いる。また、基板２５０の表面が平坦化されるようにＣＭＰ法などによって、研磨しても良い。

剥離層２６８は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は前記元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。なお、ここでは、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。

剥離層２６８が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。

剥離層２６８が積層構造の場合、好ましくは、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。

剥離層２６８として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。さらには、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、一酸化二窒素、一酸化二窒素単体、あるいは前記ガスとその他のガスとの混合気体雰囲気下で行ってもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。

タングステンの酸化物は、ＷＯｘで表される。Ｘは２〜３の範囲内にあり、ｘが２の場合（ＷＯ_２）、ｘが２．５の場合（Ｗ_２Ｏ_５）、ｘが２．７５の場合（Ｗ_４Ｏ_１１）、ｘが３の場合（ＷＯ_３）などがある。

また、上記の工程によると、基板２５０に接するように剥離層２６８を形成しているが、本発明はこの工程に制約されない。基板２５０に接するように下地となる絶縁層を形成し、その絶縁層に接するように剥離層２６８を設けてもよい。

絶縁層２５１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、無機化合物を用いて単層又は積層で形成する。無機化合物の代表例としては、珪素酸化物又は珪素窒化物が挙げられる。珪素酸化物の代表例としては、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素窒化物の代表例としては、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。

さらには、絶縁層２５１を積層構造としても良い。例えば、無機化合物を用いて積層してもよく、代表的には、酸化珪素、窒化酸化珪素、及び酸化窒化珪素を積層して形成しても良い。

トランジスタ２６０ａ及びトランジスタ２６０ｂが有する半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製されるアモルファス半導体（以下「ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜することができる。

ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ_４、その他にもＳｉ_２Ｈ_６、ＳｉＨ_２Ｃｌ_２、ＳｉＨＣｌ_３、ＳｉＣｌ_４、ＳｉＦ_４などを用いることが可能である。また上記珪素を含む気体にＦ_２、ＧｅＦ_４を混合させても良い。この珪素を含む気体をＨ_２、又は、Ｈ_２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。また半導体層としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。

アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。

また、半導体の材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。また酸化物半導体である酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ_２）なども用いることができ、ＺｎＯを半導体層に用いる場合、ゲート絶縁層をＹ_２Ｏ_３、Ａｌ_２Ｏ_３、ＴｉＯ_２、それらの積層などを用いるとよく、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いるとよい。また、ＺｎＯにＩｎやＧａなどを添加することもできる。

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０^２０ａｔｏｍｓ／ｃｍ^３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。

また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長する元素としては、この珪素の結晶化を助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。

結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。

非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。

また、結晶性半導体層を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体層を選択的に基板に形成してもよい。

半導体として、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。

その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより半導体層を形成することができる材料がある。なお、このような有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。

前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。

ゲート電極層は、ＣＶＤ法やスパッタ法、液滴吐出法などを用いて形成することができる。ゲート電極層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａから選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、単層構造でも複数層の構造でもよく、例えば、窒化タングステン膜とモリブデン膜との２層構造としてもよいし、膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。

ゲート電極層に可視光に対して透光性を有する透光性の材料を用いることもできる。透光性の導電材料としては、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。

ゲート電極層を形成するのにエッチングにより加工が必要な場合、マスクを形成し、ドライエッチングまたはドライエッチングにより加工すればよい。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することにより、電極層をテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ_２、ＢＣｌ_３、ＳｉＣｌ_４もしくはＣＣｌ_４などを代表とする塩素系ガス、ＣＦ_４、ＳＦ_６もしくはＮＦ_３などを代表とするフッ素系ガス又はＯ_２を適宜用いることができる。

本実施の形態では、シングルゲート構造を説明したが、ダブルゲート構造などのマルチゲート構造でもよい。この場合、半導体層の上方、下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でもよい。半導体層は濃度の異なる不純物領域を有していてもよい。例えば、半導体層のチャネル領域近傍、ゲート電極層と積層する領域は、低濃度不純物領域とし、その外側の領域を高濃度不純物領域としてもよい。

配線層２５５ａ、配線層２５５ｂ、配線層２５５ｃ、配線層２５５ｄは、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、印刷法、電界メッキ法等により、所定の場所に選択的にソース電極層又はドレイン電極層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、Ｓｉ、Ｇｅ等の半導体又はその合金、若しくはその窒化物を用いて形成すればよい。また透光性の材料も用いることができる。

また、透光性の導電性材料であれば、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ_２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。

絶縁層２６１、絶縁層２７０、隔壁（絶縁層）２６７は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、シロキサン樹脂等の樹脂材料を用いてもよい。アクリル、ポリイミド等は感光性、非感光性どちらの材料を用いて形成してもよい。特に隔壁（絶縁層）２６７は曲率半径が連続的に変化する形状が好ましく、上に形成される有機化合物層２６２ａ、有機化合物層２６２ｂ、第２の導電層２６３の被覆性が向上する。絶縁層は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法、液滴吐出法や、印刷法（スクリーン印刷、オフセット印刷、凸版印刷やグラビア（凹版）印刷法など）、スピンコート法などの塗布法、ディッピング法などを用いて形成することができる。

本実施の形態では、第１の導電層２５６ａ、第１の導電層２５６ｂ、及び第２の導電層２６３に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

勿論、図８、図９に示す第１の導電層及び第２の導電層を、図１（Ａ）、（Ｂ）、図１６（Ａ）乃至（Ｃ）と同様に形成された導電層を用いてもよい。第１の導電層及び第２の導電層のうち少なくとも一方に上記溶解度パラメータの小さい金属材料を含む導電層を用いるか、第１の導電層及び第２の導電層のうち少なくとも一方の有機化合物層との界面に界面張力を低下させるような酸化処理等を施せばよい。図１６（Ａ）のように第１の導電層及び第２の導電層に記溶解度パラメータが小さな金属材料を用いて形成する構成であってもよく、図１６（Ｂ）のように有機化合物層と第１の導電層及び第２の導電層との両界面に表面張力が低い領域を形成する構成であってもよく、図１６（Ｃ）のように第１の導電層、第２の導電層の片方を上記溶解度パラメータが小さな金属材料を用いて形成し、もう一方の有機化合物層との界面に表面張力が低い領域を形成する構成する構成であってもよい。

また本実施の形態（図８、図９に示す半導体装置）においても、実施の形態１の図１９で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能となる。

有機化合物層２６２ａ、有機化合物層２６２ｂは図１の有機化合物層５７、有機化合物層６７、及び有機化合物層７７と同様な材料で同様に形成すればよい。

次に、図８（Ｂ）に示すように、第２の導電層２６３上に絶縁層２６４を形成する。次に、絶縁層２６４表面に基板２６６を貼りあわせる。

絶縁層２６４は、塗布法を用いて組成物を塗布し、乾燥加熱して形成することが好ましい。このような絶縁層２６４としては、後の剥離工程での保護層として設けるため、表面の凹凸の少ない絶縁層であることが好ましい。このような絶縁層は、塗布法により形成することができる。また、ＣＶＤ法やスパッタリング法等の薄膜形成方法により形成した後、ＣＭＰ法により表面を研磨して絶縁層２６４を形成してもよい。塗布法を用いて形成された絶縁層２６４は、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機化合物、シリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素に結合される水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーで形成される。また、上記の薄膜形成方法により絶縁膜を成膜した後、ＣＭＰ法により表面を研磨して形成される絶縁層は、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素等で形成される。また、絶縁層２６４は形成せず、直接基板２６６を第２の導電層２６３に貼り付けて設けてもよい。

基板２６６としては、可撓性を有する基板を用いることが好ましく、薄くて軽いものが好ましい。代表的には、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板を用いることができる。また、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙等）と接着性有機樹脂フィルム（アクリル系有機樹脂、エポキシ系有機樹脂等）との積層フィルムなどを用いることもできる。上記基板を用いる場合、図示しないが、絶縁層２６４と基板２６６との間に接着層を設けて、絶縁層２６４及び基板２６６を貼りあわせるとよい。

又、基板２６６として、熱圧着により、被処理体と接着する接着層を有するフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）を用いてもよい。このようなフィルムは、最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着することで、被処理体にフィルムを接着することが可能である。この場合は、絶縁層２６４及び基板２６６の間に接着層を設ける必要は無い。

ここでは、絶縁層２６４は、塗布法により組成物を塗布し、乾燥焼成してエポキシ樹脂を用いて形成する。次に、絶縁層２６４表面にフィルムを熱圧着して基板２６６を絶縁層２６４上に貼りあわせる。

次に、図９（Ａ）に示すように、剥離層２６８と絶縁層２５１の間を剥離する。このようにして記憶素子及び回路部を有する素子形成層が基板２５０より剥離され、絶縁層２６４及び基板２６６に転置される。

なお、本実施の形態においては、基板と素子形成層の間に剥離層及び絶縁層を形成し、剥離層及び絶縁層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化して、当該素子形成層を剥離する方法を用いたがこれに限られない。（１）耐熱性の高い基板と素子形成層の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該素子形成層を剥離する方法、（２）基板と素子形成層の間に剥離層及び絶縁層を形成し、剥離層及び絶縁層の間に金属酸化膜を設け、当該金属酸化膜を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化膜において剥離する方法、（３）素子形層が形成された基板を機械的に削除又は溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法等を適宜用いることができる。また、剥離層として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用い、剥離層にレーザ光を照射して剥離層内に含有する窒素、酸素や水素をガスとして放出させ素子形成層と基板との剥離を促進する方法を用いてもよい。

上記剥離方法を組み合わすことでより容易に転置工程を行うことができる。つまり、レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な削除を行い、剥離層と素子形成層とを剥離しやすい状態にしてから、物理的な力（人間の手や機械等による）によって剥離を行うこともできる。また、上記剥離方法は一例であり、本発明は上記剥離方法に限定されない。本発明を適用すると、剥離工程でかかる力によって素子が破壊されないため良好な状態で素子を転置することができる。

次に、図９（Ｂ）に示すように、絶縁層２５１表面に基板２７５を貼り付ける。基板２７５は、基板２６６と同様のものを適宜用いることが可能である。ここでは、フィルムを熱圧着して基板２７５を絶縁層２５１上に貼りあわせる。

なお、基板２６６に記憶素子を有する素子形成層を転置した後に、基板２６６より再び剥離してもよい。例えば、第１の基板である基板２５０より素子形成層を剥離し、第２の基板である基板２６６に転置した後、第３の基板である基板２７５に転置し、第２の基板である基板２６６を素子形成層より剥離してもよい。

本実施の形態で示す第１の導電層２５６ａ、有機化合物層２６２ａ、及び第２の導電層２６３を有する記憶素子２６５ａ、第１の導電層２５６ｂ、有機化合物層２６２ｂ、及び第２の導電層２６３を有する記憶素子２６５ｂは記憶素子内部において密着性が良いので、第１の基板である基板２５０に形成された後に、第２の基板である基板２６６に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

本実施の形態で作製される記憶素子を有する半導体装置は、記憶素子内部において密着性が良好なため、剥離、転置工程を良好な状態で行うことができる。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

（実施の形態５）
本実施の形態では、上記実施の形態で示す半導体装置の一例に関して図面を用いて説明する。

本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。

まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図１０を用いて説明する。

図１０はアクティブマトリクス型で構成される半導体装置を示しており、基板３００上にトランジスタ３１０ａ、３１０ｂを有するトランジスタ部３３０、トランジスタ３２０ａ、トランジスタ３２０ｂを有するトランジスタ部３４０、絶縁層３０１ａ、３０１ｂ、３０８、３１１、３１６、３１４を含む素子形成層３３５が設けられ、素子形成層３３５の上方に記憶素子部３２５とアンテナとして機能する導電層３４３が設けられている。

なお、ここでは素子形成層３３５の上方に記憶素子部３２５またはアンテナとして機能する導電層３４３を設けた場合を示しているが、この構成に限られず記憶素子部３２５またはアンテナとして機能する導電層３４３を、素子形成層３３５の下方や同一の層に設けることも可能である。

記憶素子部３２５は、記憶素子３１５ａ、３１５ｂで構成され、記憶素子３１５ａは第１の導電層３０６ａ上に、隔壁（絶縁層）３０７ａ、隔壁（絶縁層）３０７ｂ、有機化合物層３１２及び第２の導電層３１３が積層して構成され、記憶素子３１５ｂは、第１の導電層３０６ｂ上に、隔壁（絶縁層）３０７ｂ、隔壁（絶縁層）３０７ｃ、絶縁層３２６、有機化合物層３１２及び第２の導電層３１３が積層して設けられている。また、第２の導電層３１３を覆って保護膜として機能する絶縁層３１４が形成されている。また、複数の記憶素子３１５ａ、３１５ｂが形成される第１の導電層３０６ａ、第１の導電層３０６ｂは、トランジスタ３１０ａ、トランジスタ３１０ｂそれぞれのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに接続されている。また、有機化合物層３１２が第１の導電層３０６ａ、３０６ｂおよび隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子３１５ａ、３１５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。

第１の導電層３０６ａ及び第１の導電層３０６ｂの有機化合物層３１２と積層する領域は、界面張力を低下させる処理を行っており処理領域３１７ａ、処理領域３１７ｂが形成されている。

界面張力を低下させる処理としては、導電層を酸素雰囲気下に曝す、酸素雰囲気下で紫外光を照射することによりオゾン（Ｏ_３）を発生させて導電層表面を酸化させるなどが挙げられる。また、酸素プラズマを接触させる、層界面で有機化合物に含まれる有機化合物材料による導電層の酸化を起こさせるなどを行ってもよい。また、導電層の形成を酸素雰囲気下で行ってもよい。酸化処理の他、窒化処理を行っても良く、例えば窒化処理を行った後、酸化処理を行っても良い。

第１の導電層３０６ａの有機化合物層３１２と接している界面（表面）、及び第１の導電層３０６ｂと有機化合物層３１２と接している界面（表面）に界面張力を低下させる処理領域３１７ａ、処理領域３１７ｂを形成することによって、第１の導電層３０６ａ及び第１の導電層３０６ｂと、有機化合物層３１２との密着性を向上させることができる。

第２の導電層３１３に用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

第２の導電層３１３に上記溶解度パラメータの小さな材料を用いることによって、第２の導電層３１３と有機化合物層３１２との密着性を向上させることができる。よって、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。素子作製工程では温度などの作製条件に耐えうるガラス基板を用いても、その後に第２の基板に転置することによって、フィルムなどの可撓性基板を基板３００に用いることができる。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

また、記憶素子３１５ａにおいて、上記実施の形態で示したように、第１の導電層３０６ａと有機化合物層３１２との間、または有機化合物層３１２と第２の導電層３１３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。なお、記憶素子３１５ｂにおいても同様である。

上記整流性を有する素子を設ける場合でも、有機化合物層に接している第１及び第２の導電層の少なくとも一方は、図１（Ａ）に示す溶解度パラメータの小さくなるような金属材料を用いて形成される導電層か、図１（Ｂ）に示す導電層表面に酸化処理等がなされ界面張力が小さくなるように処理された導電層であるような構造とする必要がある。

ここでは、アンテナとして機能する導電層３４３は第２の導電層３１３と同一の層で形成された導電層３４２上に設けられている。なお、第２の導電層３１３と同一の層でアンテナとして機能する導電層を形成してもよい。

アンテナとして機能する導電層３４３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３４３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。

素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域及びドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。

また、素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３３５を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。

また、素子形成層３３５、記憶素子３１５ａ、３１５ｂ、アンテナとして機能する導電層３４３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。

なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。

次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図１１を用いて説明する。

図１１はパッシブマトリクス型の半導体装置を示しており、基板３５０上に素子形成層３８５が設けられ、素子形成層３８５の上方に記憶素子部３７５が設けられ、基板３９６に設けられたアンテナとして機能する導電層３９３が素子形成層３８５と接続するように設けられている。なお、ここでは素子形成層３８５の上方に記憶素子部３７５またはアンテナとして機能する導電層３９３を設けた場合を示しているが、この構成に限られず記憶素子部３７５を素子形成層３８５の下方や同一の層に、またはアンテナとして機能する導電層３９３を素子形成層３８５の下方に設けることも可能である。

記憶素子部３７５は、記憶素子３６５ａ、３６５ｂで構成され、記憶素子３６５ａは第１の導電層３５６上に、隔壁（絶縁層）３５７ａ、隔壁（絶縁層）３５７ｂ、有機化合物層３６２ａ及び第２の導電層３６３ａが積層して構成され、記憶素子３６５ｂは、第１の導電層３５６上に、隔壁（絶縁層）３５７ｂ、隔壁（絶縁層）３５７ｃ、有機化合物層３６２ｂ及び第２の導電層３６３ｂが積層して設けられている。また、第２の導電層３６３ａ、３６３ｂを覆って保護膜として機能する絶縁層３６４が形成されている。また、複数の記憶素子３６５ａ、３６５ｂが形成される第１の導電層３５６は、トランジスタ３６０ｂひとつのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子は同じひとつのトランジスタに接続されている。また、有機化合物層３６２ａ、有機化合物層３６２ｂ、第２の導電層３６３ａ、第２の導電層３６３ｂをメモリセルごとに分離するための隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃを設けているが、隣接するメモリセルにおいて横方向への電界の影響が懸念されない場合は、全面に形成してもよい。なお、記憶素子３６５ａ、３６５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。

第１の導電層３５６と、有機化合物層３６２ａ及び有機化合物層３６２ｂと積層する領域は、界面張力を低下させる処理を行っており処理領域３７６が形成されている。

第１の導電層３５６の有機化合物層３６２ａと接している界面（表面）、及び第１の導電層３５６と有機化合物層３６２と接している界面（表面）に界面張力を低下させる処理領域３７６を形成することによって、第１の導電層３５６と、有機化合物層３６２ａ及び有機化合物層６３２ｂとの密着性を向上させることができる。

第２の導電層３６３ａ及び第２の導電層３６３ｂに用いる金属材料として、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、アンチモン（Ｓｂ）、亜鉛（Ｚｎ）の一種又は複数種を用いる。その他、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）、タリウム（Ｔｌ）、テルル（Ｔｅ）、バリウム（Ｂａ）の一種又は複数種を用いる。上記金属材料同士を複数含んでもよいし、上記材料の一種又は複数種を含む合金を用いてもよい。特に、溶解度パラメータの比較的小さな金属であるインジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、カルシウム（Ｃａ）、マンガン（Ｍｎ）、亜鉛（Ｚｎ）、もしくはこれらを含む合金は電極材料として好ましい。用いることのできる合金としては、インジウム合金として、インジウム錫合金（ＩｎＳｎ）マグネシウムインジウム合金（ＩｎＭｇ）、リンインジウム合金（ＩｎＰ）、ヒ素インジウム合金（ＩｎＡｓ）、クロムインジウム合金（ＩｎＣｒ）などが挙げられる。

第２の導電層３６３ａ及び第２の導電層３６３ｂに上記溶解度パラメータの小さな材料を用いることによって、第２の導電層３６３ａ及び第２の導電層３６３ｂと有機化合物層３６２ａ及び有機化合物層３６２ｂとの密着性を向上させることができる。よって、第１の基板に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。素子作製工程では温度などの作製条件に耐えうるガラス基板を用いても、その後に第２の基板に転置することによって、フィルムなどの可撓性基板を基板３００に用いることができる。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

勿論、図１０、図１１に示す半導体装置において、第１の導電層及び第２の導電層を、図１（Ａ）、（Ｂ）、図１６（Ａ）、（Ｂ）と同様に形成された導電層を用いてもよい。第１の導電層及び第２の導電層のうち少なくとも一方に上記溶解度パラメータの小さい金属材料を含む導電層を用いるか、第１の導電層及び第２の導電層のうち少なくとも一方の有機化合物層との界面に界面張力を低下させるような酸化処理等を施せばよい。図１６（Ａ）のように第１の導電層及び第２の導電層に記溶解度パラメータが小さな金属材料を用いて形成する構成であってもよく、図１６（Ｂ）のように有機化合物層と第１の導電層及び第２の導電層との両界面に表面張力が低い領域を形成する構成であってもよい。

また本実施の形態（図１０、図１１に示す半導体装置）においても、実施の形態１の図１９で示すように、有機化合物層と第１の導電層、又は有機化合物層と第２の導電層、または第１の導電層及び第２の導電層両方と有機化合物層のそれぞれの間に絶縁層を設けてもよい。絶縁層を設けることで、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能となる。

また、素子形成層３８５と記憶素子部３７５とを含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６は、接着性を有する樹脂３９５により貼り合わされている。そして、素子形成層３８５と導電層３９３とは樹脂３９５中に含まれる導電性微粒子３９４を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３８５と記憶素子部３７５を含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６とを貼り合わせてもよい。

このように、記憶素子及びアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板としてＳｉ等の半導体基板を用いて、基板上に電界効果トランジスタを形成することによって素子形成層を設けてもよい。また、基板としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。

さらには、記憶素子部を、アンテナとして機能する導電層が設けられた基板に設けてもよい。またトランジスタに接続するセンサを設けてもよい。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。また本実施の形態で作製した半導体装置は、基板より剥離工程により剥離し、フレキシブルな基板上に接着することで、フレキシブルな基体上に設けることができ、可撓性を有する半導体装置とすることができる。フレキシブルな基体とは、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、基体に接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

（実施の形態６）
本実施の形態では、上記実施の形態で示す記憶素子を有する半導体装置の一例に関して図面を用いて説明する。本実施の形態の半導体装置の上面図を図１４（Ａ）に、図１４（Ａ）における線Ｘ−Ｙの断面図を図１４（Ｂ）に示す。

図１４（Ａ）に示すように、基板４００上に記憶素子を有する半導体装置である記憶素子部４０４、回路部４２１、アンテナ４３１が形成されている。図１４（Ａ）及び（Ｂ）は、作製工程途中であり、作製条件に耐えうる基板４００上に記憶素子部、回路部、及びアンテナを形成した状態である。材料及び作製工程は実施の形態４と同様に選択し、作製すればよい。

基板４００上に剥離層４５２、絶縁層４５３を介して記憶素子部４０４にはトランジスタ４４１、回路部４２１にはトランジスタ４４２が設けられている。トランジスタ４４１及びトランジスタ４４２上に絶縁層４６１、絶縁層４５４、絶縁層４５５が形成されており、絶縁層４５５上に第１の導電層４５７ｄ、有機化合物層４５８及び第２の導電層４５９の積層から構成される記憶素子４４３が形成されている。隔壁として機能する絶縁層４６０ｂにより有機化合物層４５８は個々に隔てられている。第１の導電層４５７ｄはトランジスタ４４１の配線層と接続しており、記憶素子４４３は、トランジスタ４４１と電気的に接続している。

図１４（Ｂ）における半導体装置では、第２の導電層４５９は、配線層４５６ａ、導電層４５７ｃと積層して電気的に接続している。絶縁層４５５上に導電層４５７ａとアンテナ４３１ａ、導電層４５７ｂとアンテナ４３１ｂ、導電層４５７ｅとアンテナ４３１ｃ、及び導電層４５７ｆとアンテナ４３１ｄとがそれぞれ積層して形成されている。導電層４５７ｅは絶縁層４５５に形成された配線層４５６ｂに達する開口において、配線層４５６ｂと接して形成されており、アンテナと記憶素子部４０４及び回路部４２１とを電気的に接続している。アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄ下の導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、導電層４５７ｆは、絶縁層４５５とアンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄとの密着性を向上させる効果もある。本実施の形態では、絶縁層４５５にポリイミド膜、導電層４５７ａ、導電層４５７ｂ、導電層４５７ｅ、及び導電層４５７ｆにチタン膜、アンテナ４３１ａ、アンテナ４３１ｂ、アンテナ４３１ｃ、及び４３１ｄにアルミニウム膜をそれぞれ用いている。

第１の導電層４５７ｄ及びトランジスタ４４１と、導電層４５７ｃ及び配線層４５６ａと、導電層４５７ｅ及び配線層４５６ｂとがそれぞれ接続するために絶縁層４５５に開口（コンタクトホールとも言う）を形成する。開口を大きくし、導電層同士の接触面積を増加した方がより低抵抗となるため、本実施の形態では、第１の導電層４５７ｄとトランジスタ４４１とが接続する開口が一番小さく、その次が導電層４５７ｃと配線層４５６ａとが接続する開口、導電層４５７ｅと配線層４５６ｂとが接続する開口が一番大きいというように順に開口を大きく設定している。本実施の形態では、第１の導電層４５７ｄとトランジスタ４４１とが接続する開口を５μｍ×５μｍ、導電層４５７ｃと配線層４５６ａとが接続する開口を５０μｍ×５０μｍ、導電層４５７ｅと配線層４５６ｂとが接続する開口を５００μｍ×５００μｍとしている。

本実施の形態では、絶縁層４６０ａからアンテナ４３１ｂまでの距離ａを５００μｍ以上、第２の導電層４５９の端部から絶縁層４６０ａの端部までの距離ｂを２５０μｍ以上、第２の導電層４５９の端部から絶縁層４６０ｃの端部までの距離ｃを５００μｍ以上、絶縁層４６０ｃの端部からアンテナ４３１ｃまでの距離ｄを２５０μｍ以上としている。回路部４２１は部分的に絶縁層４６０ｃが形成されており、トランジスタ４４２も絶縁層４６０ｃに覆われていない領域と覆われている領域がある。

本実施の形態における半導体装置の上面図を図１７（Ａ）（Ｂ）に示す。図１７（Ａ）の記憶素子部４０４の拡大図が図１７（Ｂ）であり、図１７（Ｂ）に示すように、記憶素子４５１が形成されている。

ＲＦ入力部４０１は、高電位側電源（ＶＤＤ）用端子、低電位側電源用端子、クロック信号（ＣＬＫ）用端子を有する。本実施の形態では、低電位側電源として、接地電位（ＧＮＤ）を用いる。ＲＦ入力部４０１は、アンテナ（図示せず）から受信した電波を整流してＶＤＤを生成し、また受信した電波を分周してＣＬＫを生成する。ロジック回路部４０２は、上記高電位側電源及び接地電位に接続され、上記クロック信号が入力される。

外部入力部４０３は、複数のパッドが設けられており、例えば信号出力（ＤＡＴＡＯＵＴ）用パッド、書き込み信号入力（ＷＥＢ）用パッド、読み出し信号入力（ＲＥＢ）用パッド、クロック信号（ＣＬＫ）用パッド、接地電位（ＧＮＤ）用パッド、高電位側電源（ＶＤＤ）用パッド、書き込み電源（ＶＤＤＨ）用パッドを有する。

記憶素子部４０４は、ＶＤＤＨ用パッドを介した信号が入力されるＶＤＤＨ用端子、ＶＤＤ用パッドを介した信号が入力されるＶＤＤ用端子、ＧＮＤ用パッドを介した信号が入力されるＧＮＤ用端子、ＣＬＫ用パッドを介した信号が入力されるＣＬＫ用端子、ＲＥＢ用パッドを介した信号が入力されるＲＥＢ用端子、ＷＥＢ用パッドを介した信号が入力されるＷＥＢ用端子、が設けられている。またＲＦ入力部４０１の高電位側電源（ＶＤＤ）用端子と、記憶素子部４０４のＶＤＤＨ用端子とは、ダイオード４０６を介して接続される。このようにダイオードを介して接続することにより、記憶素子部へ書き込みを行うときに、高電位側電源（ＶＤＤ）用端子の先に接続されている電源と、ＶＤＤＨ用端子とがショートすることを防止できる。図１８（Ａ）及び（Ｂ）の半導体装置において、ＣＬＫ用パッドとＣＬＫ用端子との間、ＲＥＢ用パッドとＲＥＢ用端子との間、又はＷＥＢ用パッドとＷＥＢ用端子との間に保護回路を設けると好ましい。

調整回路部４０５は、複数の抵抗を有する。当該抵抗のいずれか一を介して、記憶素子部４０４のＣＬＫ用端子と、ロジック回路部４０２とが接続される。また当該抵抗とは異なるいずれかの抵抗を介して、記憶素子部４０４のＲＥＢ用端子と、ロジック回路部４０２とが接続される。このような調整回路部４０５は、外部信号を用い記憶素子部４０４にデータを書き込む、もしくは読み出す時に、ロジック回路部４０２より不要な制御信号が記憶素子部４０４に入力されないように調整するものである。同様に、抵抗４０７も、記憶素子部４０４にデータを書き込む時に、ロジック回路部４０２より記憶素子部４０４に信号が入力されないように調整するものである。すなわち抵抗４０７は、調整回路として機能する。

このような半導体装置を用いることで、外部入力部４０３から電源電圧や信号を記憶素子部４０４に直接入力することで、記憶素子部４０４にデータ（情報に相当する）を書き込む、もしくは記憶素子部４０４からデータを読み出すことが可能となる。

また、外部入力部４０３に信号を直接入力しない場合、アンテナ部で受信した電波を、ＲＦ入力部を通して内部で電源や信号を生成し、記憶素子部４０４からデータを読み出すことが可能となる。

本発明の回路構成では、記憶素子部４０４にデータを書き込む時は、ダイオード４０６により、外部入力部４０３からの信号は遮断されるが、アンテナからの信号によって記憶素子部４０４よりデータを読み取る時は、記憶素子部４０４のＶＤＤＨをＲＦ入力部４０１のＶＤＤに固定し、安定させることができる。

次に図１８（Ａ）と調整回路部４０５の構造が異なる半導体装置の構成を図１８（Ｂ）に示す。図１８（Ｂ）に示す半導体装置は、ＲＦ入力部４１１、ロジック回路部４１２、外部入力部４１３、記憶素子部４１４、調整回路部４１５、ダイオード４１６、抵抗４１７を有している。図１８（Ｂ）の半導体装置における調整回路部４１５はスイッチで構成されている。スイッチとしては、インバータやアナログスイッチ等を用いることができる。本実施の形態では、インバータやアナログスイッチを用い、抵抗４１７とＷＥＢ用端子との間にインバータの入力端子及びアナログスイッチが接続され、インバータの出力端子及びアナログスイッチは互いに接続されている。抵抗４１７はＷＥＢに外部入力がないときにはＷＥＢにＶＤＤが入るが、外部入力があるときにはその入力を優先させるために設置する。調整回路部４１５は外部入力でＷＥＢにＬｏｗ信号が入った、即ち外部入力を行う場合、ロジック回路部４１２からの不要な信号を遮断し、逆にＷＥＢにＨｉｇｈ信号が入った、もしくは外部入力がない場合、外部入力のＲＥＢ、ＣＬＫの信号を遮断することで記憶素子部４１４に安定した信号を供給する。

このような半導体装置も、図１８（Ａ）のブロック図に基づき説明した半導体装置と同様に動作させることが可能である。但し、インバータやアナログスイッチを有する調整回路部４１５は電源生成に専用化させることができるため、ＶＤＤＨの電位が、ダイオード４１６のしきい値電圧分だけ低下するといった問題が生じにくい。

図２２は、図１７に示す半導体装置の回路を図１８（Ａ）に対応して概略図としたものである。半導体装置は、最も大きな面積を占めるロジック回路部４０２が設けられ、これに隣接してＲＦ入力部４０１、記憶素子部４０４が設けられている。記憶素子部４０４の一領域に、調整回路部４０５、抵抗４０７が設けられており、これらは隣接して設けられている。ＲＦ入力部４０１に隣接して外部入力部４０３が設けられている。外部入力部４０３は、パッドを有するため、半導体装置の一辺に接する領域に設けるとよい。バッド接続時、半導体装置の一辺を基準として貼り合わせることができるからである。これら回路等は、上記実施の形態で示した作製方法により形成することができる。図１８に図１７に示す半導体装置の回路に関するブロック図を示す。図１８（Ａ）における半導体装置のブロック図は、ＲＦ入力部４０１、ロジック回路部４０２、外部入力部４０３、記憶素子部４０４、調整回路部４０５、ダイオード４０６、抵抗４０７を有している。図１８（Ｂ）におけるブロック図は、ＲＦ入力部４１１、ロジック回路部４１２、外部入力部４１３、記憶素子部４１４、調整回路部４１５、ダイオード４１６、抵抗４１７を有している。図２２は、図１７に示す半導体装置の回路を図１８（Ａ）に対応して概略図としたものである。

外部入力端子から入力された電圧及び信号は、記憶素子部４０４に入力され、記憶素子部４０４にデータ（情報）が書き込まれる。書き込まれたデータは、ＲＦ入力部４０１において、アンテナによって交流信号を受信し信号及び電圧をロジック回路部４０２に入力する。ロジック回路部４０２を介して信号は制御信号となり、制御信号が記憶素子部４０４に入力されることで記憶素子部４０４より再び読み出される。

図１８（Ａ）と図１８（Ｂ）の半導体装置では、調整回路部４０５の構造が異なっており、調整回路部４０５は抵抗で、調整回路部４１５はスイッチで構成されている。また、抵抗４０７及び抵抗４１７はプルアップ回路であり、調整回路部として機能する。調整回路部４０５は、記憶素子部４０４にデータを書き込み時に、ロジック回路部４０２より不要な制御信号が記憶素子部４０４に入力されないように調整するものである。同様に、抵抗４０７も、記憶素子部４０４にデータを書き込む時に、ロジック回路部４０２より記憶素子部４０４に信号が入力されないように調整するものである。記憶素子部４０４にデータを書き込む時は、ダイオード４０６により外部入力部４０３からの信号は遮断されるが、記憶素子部４０４よりデータを読み取る時は、記憶素子部４０４のＶＤＤＨをＲＦ入力部４０１より印加されるＶＤＤに固定し、安定させる。図１８（Ａ）のブロック図に基づいて説明したが、図１８（Ｂ）においても同様である。

また、アンテナは、記憶素子部に対して、重なって設けてもよいし、重ならずに周囲に設ける構造でもよい。また重なる場合も全面が重なってもよいし、一部が重なっている構造でもよい。アンテナ部と記憶素子部が重なる構造であると、アンテナが交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、半導体装置を小型化することもできる。

また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。

例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電層を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。図２１（Ａ）乃至（Ｃ）に、基板５０１上に形成された、アンテナとして機能する導電層５０２、集積回路を有するチップ状の半導体装置５０３の例を示す。

また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図２１（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図２１（Ｂ）参照））またはリボン型の形状（図２１（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。

アンテナとして機能する導電層は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。

例えば、スクリーン印刷法を用いてアンテナとして機能する導電層を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電層を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。

また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。

また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ない金属薄膜やフェライトを用いることができる。

また、アンテナを設ける場合には、１枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電層を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電層を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。

本実施の形態で示す第１の導電層４５７ｄ、有機化合物層４５８、及び第２の導電層４５９を有する記憶素子４４３は、記憶素子内部において密着性が良いので、第１の基板である基板４００に形成された後に、第２の基板に転置される工程でかかる力によって、層界面で膜剥がれなどの不良が生じにくい。よって良好な形状で記憶素子を剥離、転置し、半導体装置を作製することができる。

本実施の形態で作製される記憶素子を有する半導体装置は、記憶素子内部において密着性が良好なため、剥離、転置工程を良好な状態で行うことができる。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を装置や工程を複雑化することなく、歩留まりよく作製することができる。

（実施の形態７）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。

まず、パッシブマトリクス型の半導体装置において記憶素子にデータの書き込みを行う際の動作について図２、図３を用いて説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する（図３参照）。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。

メモリセル７２１にデータ「１」を書き込む場合、まず、デコーダ７２３、７２４およびセレクタ７２５によってメモリセル７２１を選択する。具体的には、デコーダ７２４によって、メモリセル７２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコーダ７２３とセレクタ７２５によって、メモリセル７２１に接続されるビット線Ｂ３を回路７２６に接続する。そして、回路７２６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、メモリセル７２１を構成する第１の導電層と第２の導電層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。

一方、メモリセル７２１にデータ「０」を書き込む場合は、メモリセル７２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ７２３、７２４およびセレクタ７２５によってメモリセル７２１を選択するが、回路７２６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル７２１を構成する第１の導電層と第２の導電層の間に、メモリセル７２１の電気特性を変化させない程度の電圧（例えばー５〜５Ｖ）を印加すればよい。

次に、光学的作用によりデータの書き込みを行う場合について説明する（図２０参照。）。この場合、第２の導電層７５３ａはレーザ光を透過させる必要がある。透光性を有する導電層側（ここでは第２の導電層７５３ａとする）から、有機化合物層７５２にレーザ光を照射することにより行う。ここでは、所望の部分の有機化合物層７５２に選択的にレーザ光を照射して有機化合物層７５２を破壊する。破壊された有機化合物層は、絶縁化するため、他の部分と比較すると電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、有機化合物層７５２を挟んで設けられた２つの導電膜間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。

また、有機化合物層７５２として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された部分だけが導電性が増加し、未照射の部分は導電性を有しない。そのため、所望の部分の有機化合物層に選択的にレーザ光を照射することにより、有機化合物層の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して導電性を増加させる。

レーザ光を照射する場合、有機化合物層７５２の電気抵抗の変化は、メモリセル７２１の大きさによるが、μｍオーダの径に絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの線速度で通過するとき、１つのメモリセルが含む有機化合物を含む層にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で相を変化させるためには、レーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ^２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。

ここで、レーザ照射装置の一例に関して、図２０（Ｃ）を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ（以下、ＰＣと示す。）１００２と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系（ＮＤフィルタ）１００５と、レーザ光の強度を変調するための音響光学変調器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ Ｍｏｄｕｌａｔｏｒ ； ＡＯＭ）１００６と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている（図２０（Ｃ）参照。）。

レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ_４、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。

次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層が設けられた基板が移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、レーザ光を照射する有機化合物層の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。

この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、基板７５０上に該レーザ光を照射する。

このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板７５０上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。

上記の通り、レーザ光の照射によりデータの書き込みを行う本発明の構成は、半導体装置を簡単に大量に作製することができる。従って、安価な半導体装置を提供することができる。

続いて、パッシブマトリクス型の半導体装置において、記憶素子からデータの読み出しを行う際の動作について説明する（図３参照）。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図３（Ｂ）に示す抵抗素子７４６と差動増幅器７４７を用いた回路７２６を考えることができる。抵抗素子７４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子７４６の代わりにトランジスタ７４８を用いても良いし、差動増幅器の代わりにクロックドインバータ７４９を用いることも可能である（図３（Ｃ））。クロックドインバータ７４９には、読み出しを行うときにＨｉｇｈ、行わないときにＬｏｗとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図３に限定されない。

メモリセル７２１からデータの読み出しを行う場合、まず、デコーダ７２３、７２４およびセレクタ７２５によってメモリセル７２１を選択する。具体的には、デコーダ７２４によって、メモリセル７２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、デコーダ７２３とセレクタ７２５によって、メモリセル７２１に接続されるビット線Ｂｘを回路７２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子２４６（抵抗値Ｒｒ）とメモリセル７２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル７２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル７２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図３（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図３（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏｗ／Ｈｉｇｈ（もしくはＨｉｇｈ／Ｌｏｗ）が出力され、読み出しを行うことができる。

例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。

上記の方法によると、有機化合物層７５２の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。

次に、アクティブマトリクス型の半導体装置において記憶素子にデータの書き込みを行うときの動作について説明する（図４、図５参照。）。

まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。

ここでは、ｎ行ｍ列目のメモリセル２３１にデータを書き込む場合について説明する。メモリセル２３１にデータ「１」を書き込む場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２３１を選択する。具体的には、デコーダ２２４によって、メモリセル２３１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ２２３とセレクタ２２５によって、メモリセル２３１に接続されるビット線Ｂｍを読み出し回路及び書き込み回路を有する回路２２６に接続する。そして、回路２２６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。

こうして、メモリセルを構成するトランジスタ２１０ａをオン状態とし、記憶素子２１５ｂに、ビット線を電気的に接続し、おおむねＶｗ＝ＶｃｏｍーＶ２１の電圧を印加する。なお、記憶素子３０の一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。

一方、メモリセル２３１にデータ「０」を書き込む場合は、メモリセル２３１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２３１を選択するが、回路２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子２１５ｂには、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。

続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置により、透光性を有する導電層側から、有機化合物層に対して、レーザ光を照射することにより行う。レーザ照射装置はパッシブマトリクス型の半導体装置において、図２０を用いて説明したものと同様のものを用いればよい。

有機化合物層として、有機化合物材料を用いた場合、レーザ光の照射により、有機化合物層が酸化又は炭化して絶縁化する。そうすると、レーザ光が照射された記憶素子の抵抗値は増加し、レーザ光が照射されない記憶素子の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、有機化合物層に導電性が与えられる。つまり、レーザ光が照射された記憶素子には導電性が与えられ、レーザ光が照射されない記憶素子には導電性が与えられない。

次に、電気的作用により、データの読み出しを行う際の動作について説明する。ここでは、回路２２６は、抵抗素子２４６と差動増幅器２４７を含む構成とする。但し、回路２２６の構成は上記構成に制約されず、どのような構成を有していてもよい。

次に、アクティブマトリクス型の半導体装置において電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子２１５ｂの電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図５（Ｂ）に示す抵抗素子２４６と差動増幅器２４７を用いた回路２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２４９を用いても良いし、差動増幅器の代わりにクロックドインバータ２４８を用いることも可能である（図５（Ｃ））。勿論、回路構成は図５に限定されない。

ｘ行ｙ列目メモリセル２３１からデータの読み出しを行う場合、まず、デコーダ２２３、２２４およびセレクタ２２５によってメモリセル２３１を選択する。具体的には、デコーダ２２４によって、メモリセル２３１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ２１０ａをオン状態にする。また、デコーダ２２３とセレクタ２２５によって、メモリセル２３１に接続されるビット線Ｂｘを回路２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗値Ｒｒ）と記憶素子２１５ｂ（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２３１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２３１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図５（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図５（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏｗ／Ｈｉｇｈ（もしくはＨｉｇｈ／Ｌｏｗ）が出力され、読み出しを行うことができる。

例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ２１０ａのオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。

上記の方法によると、記憶素子２１５ｂの抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。

上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を有機化合物層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。

なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた半導体装置の構成と自由に組み合わせて行うことができる。
（実施の形態８）

本実施形態の半導体装置の構成について、図１２を参照して説明する。図１２に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２１、センサ回路２２を有する。

電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。

センサ２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。

（実施の形態９）
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。

本発明を用いた記憶素子を有する半導体装置は、記憶素子内部において密着性が良好なため、剥離、転置工程を良好な状態で行うことができる。よって、自由に様々な基板に転置することができるため、安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。よって、本発明によりプロセッサ回路を有するチップも安価、小型、薄型、軽量という特徴を有しているので、多く流通する貨幣、硬貨などや、持ち運ぶことの多い書籍、身の回り品、衣類などに好適である。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサ回路を有するチップ９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ９１を設けることができる（図１３（Ｂ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサ回路を有するチップ９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサ回路を有するチップ９５を設けることができる（図１３（Ｆ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を有するチップ９６を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。

本発明の半導体装置は、プリント基板に実装する、表面に貼る、埋め込むなどして物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。

次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。

パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。

上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。

また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置が有する記憶素子は、光学的作用、又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。

なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。

本発明を用いて記憶素子を作製し、転置工程を行った結果を本実施例において示す。

ガラス基板上に、第１の導電層としてチタン膜、隔壁として第１の導電層の一部を覆う膜厚１．５μｍのポリイミド膜、絶縁層として膜厚１ｎｍのフッ化カルシウム膜（ＣａＦ_２）、有機化合物層として膜厚１０ｎｍのＮＰＢ膜を積層し、第２の導電層として材料や作製方法を変えて試料１から７を作製した。また比較例として第２の導電層にアルミニウム膜を用いた試料を作製した。なお、本実施例ではポリイミド膜を第１の導電層上に開口を有するように形成した後、第１の導電層上のポリイミドの残渣を除去するために酸素（Ｏ_２）アッシングを行った。

第２の導電層として、試料１はインジウム膜（膜厚２００ｎｍ）、試料２はインジウム膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）との積層、試料３は錫１０ｗｔ％のインジウム錫合金膜（膜厚２００ｎｍ）、試料４は錫１ｗｔ％のインジウム錫合金膜（膜厚２００ｎｍ）、試料５は錫１０ｗｔ％のインジウム錫合金膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）との積層、試料６は、マグネシウム１０ｗｔ％のマグネシウムインジウム合金膜（膜厚１５０ｎｍ）、試料７はマンガン膜（膜厚８０ｎｍ）である。試料１、試料２、試料７は蒸着法により形成した膜である。試料３乃至５のインジウム錫合金膜はインジウムと錫を共蒸着して形成した膜、試料６のマグネシウムインジウム合金膜は、インジウムとマグネシウムを共蒸着した膜である。比較例のアルミニウム膜も蒸着法により形成し、膜厚を２００ｎｍとした。なお、有機化合物層の面積はすべて試料において約１００ｍｍ^２である。また、第２の導電層の面積は約１７０ｍｍ^２である。なお、インジウム錫合金膜において、インジウムに錫を０．１ｗｔ％以上加えると電気抵抗が小さくなり、外部端子と導通が保ちやすく好ましい。

ガラス基板に作製された試料１から７、及び比較例の記憶素子上にエポキシ樹脂を孔版印刷法により塗布し、窒素雰囲気下において６０分間１１０℃で加熱して、膜厚１００〜２００μｍのエポキシ樹脂層を形成した。その後、試料１から７、及び比較例の記憶素子を剥離し、エポキシ樹脂層に転置した。それぞれの転置状態を表１に示す。

本発明を用いて作製した本実施例における試料１から７全てにおいては、視認においては膜剥がれや剥離残りなどない良好な状態で剥離することができた。一方、比較例であるアルミニウム膜を第２の導電層として作製した記憶素子は、アルミニウム膜のみがエポキシ樹脂層に転置され記憶素子全体をガラス基板より剥離することができなかった。

このように本発明を用いて作製される記憶素子は、記憶素子内部の密着性が良好なため、剥離、転置工程を良好な状態で行うことができることが確認できた。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を、工程を複雑化することなく、歩留まりよく作製することができる。

本発明を用いて記憶素子を作製し、転置工程を行った結果を本実施例において示す。

実施例１と同様にガラス基板上に、第１の導電層としてチタン膜、絶縁層として膜厚１ｎｍのフッ化カルシウム（ＣａＦ_２）膜、有機化合物層として膜厚１０ｎｍのＮＰＢ膜を積層し、第２の導電層を形成した。本実施例では第２の導電層としてインジウム錫合金膜を、錫を５ｗｔ％含むインジウム錫合金を蒸着源として用いて膜厚２００ｎｍ蒸着して形成した。なお、有機化合物層の面積は約１ｍｍ^２である。また、第２の導電層の面積は約１７０ｍｍ^２である。なお、本実施例ではポリイミド膜を第１の導電層上に開口を有するように形成した後、第１の導電層上のポリイミドの残渣を除去するために酸素（Ｏ_２）アッシングを行った。

ガラス基板に作製された本実施例の記憶素子上にエポキシ樹脂を孔版印刷法により塗布し、窒素雰囲気下において６０分間１１０℃で加熱して、膜厚１００μｍ〜２００μｍのエポキシ樹脂層を形成した。その後、本実施例の記憶素子を剥離し、エポキシ樹脂層に転置した。

本発明を用いて作製した本実施例の記憶素子は、視認においては膜剥がれや剥離残りなどない良好な状態で剥離することができた。

このように本発明を用いて作製される記憶素子は、記憶素子内部の密着性が良好なため、剥離、転置工程を良好な状態で行うことができることが確認できた。よって、自由に様々な基板に転置することができるため、基板の材料の選択性の幅が広がる。また安価な材料を基板として選択することもでき、用途に合わせて広い機能を持たせることができるだけでなく、低コストで半導体装置を作製することができる。

本発明により、良好な状態で転置工程を行えるような、記憶素子内部において密着性のよい記憶素子を有する半導体装置を作製できる。よって、より高信頼性の半導体装置を、工程を複雑化することなく、歩留まりよく作製することができる。

本発明を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 従来の半導体装置を説明する説明する図。 本発明を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。

Claims (17)

1. 第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、
   前記第１の導電層及び前記第２の導電層のうち少なくとも一方は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含むことを特徴とする半導体装置。
2. 請求項１において、前記第１の導電層と前記有機化合物層との間に絶縁層を有することを特徴とする半導体装置。
3. 第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、
   前記第１の導電層及び前記第２の導電層のうち少なくとも一方は、前記有機化合物層と酸化物を含む膜を介して接することを特徴とする半導体装置。
4. 第１の導電層と第２の導電層との間に、有機化合物層を含む記憶素子を有し、
   前記第１の導電層は前記有機化合物層と酸化物を含む膜を介して接し、
   前記第２の導電層は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含むことを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一項において、前記第１の導電層はチタンを含み、前記第１の導電層の前記有機化合物層と接する面には酸化処理により酸化チタンを含む膜が設けられていることを特徴とする半導体装置。
6. 請求項１乃至５のいずれか一項において、前記第１の導電層、前記有機化合物層、及び前記第２の導電層は可撓性を有する基板上に設けられていることを特徴とする半導体装置。
7. 請求項６において、前記第１の導電層、前記有機化合物層、及び前記第２の導電層は接着層によって前記可撓性を有する基板上に設けられていることを特徴とする半導体装置。
8. 請求項１乃至７のいずれか一項において、前記記憶素子に電気的作用を加えることによる書きこみ後、前記第１の導電層と前記第２の導電層とは一部接することを特徴とする半導体装置。
9. 請求項１乃至７のいずれか一項において、前記記憶素子に電気的作用を加えることによる書きこみ後、前記有機化合物層の膜厚が変化することを特徴とする半導体装置。
10. 第１の導電層を形成し、
    前記第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成して記憶素子を作製し、
    前記第１の導電層及び前記第２の導電層のうち少なくとも一方は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成することを特徴とする半導体装置の作製方法。
11. 第１の導電層を形成し、
    前記第１の導電層表面に酸化処理を行い、
    前記酸化処理された第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成して記憶素子を作製することを特徴とする半導体装置の作製方法。
12. 第１の導電層を形成し、
    前記第１の導電層表面に酸化処理を行い、
    前記酸化処理された第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成して記憶素子を作製し、
    前記第２の導電層は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成することを特徴とする半導体装置の作製方法。
13. 第１の基板上に第１の導電層を形成し、
    前記第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成して記憶素子を作製し、
    前記第２の導電層に可撓性を有する第２の基板を接着し、
    前記記憶素子を第１の基板より剥離し、
    接着層によって前記記憶素子を第３の基板に接着し、
    前記第１の導電層及び前記第２の導電層の少なくとも一方は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成することを特徴とする半導体装置の作製方法。
14. 第１の基板上に第１の導電層を形成し、
    前記第１の導電層表面に酸化処理を行い、
    前記酸化処理された第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成して記憶素子を作製し、
    前記第２の導電層に可撓性を有する第２の基板を接着し、
    前記記憶素子を第１の基板より剥離し、
    接着層によって前記記憶素子を第３の基板に接着することを特徴とする半導体装置の作製方法。
15. 第１の基板上に第１の導電層を形成し、
    前記第１の導電層表面に酸化処理を行い、
    前記酸化処理された第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成して記憶素子を作製し、
    前記第２の導電層に可撓性を有する第２の基板を接着し、
    前記記憶素子を第１の基板より剥離し、
    接着層によって前記記憶素子を第３の基板に接着し、
    前記第２の導電層は、インジウム、錫、鉛、ビスマス、カルシウム、マンガン、及び亜鉛のうち一種又は複数種を含んで形成することを特徴とする半導体装置の作製方法。
16. 請求項１０、請求項１１、請求項１３、及び請求項１４のいずれか一項において、前記第２の導電層を酸素雰囲気下で形成することを特徴とする半導体装置の作製方法。
17. 請求項１０乃至１６のいずれか一項において、前記第１の導電層は前記第１の基板上に剥離層を介して形成することを特徴とする半導体装置の作製方法。

Images