JP2006352104A - 半導体装置、及び半導体装置の作製方法 - Google Patents
半導体装置、及び半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2006352104A JP2006352104A JP2006139713A JP2006139713A JP2006352104A JP 2006352104 A JP2006352104 A JP 2006352104A JP 2006139713 A JP2006139713 A JP 2006139713A JP 2006139713 A JP2006139713 A JP 2006139713A JP 2006352104 A JP2006352104 A JP 2006352104A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- organic compound
- conductive layer
- insulating layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供する。
【解決手段】第1の導電層50と第2の導電層53との間に、絶縁層51と、有機化合物層52とを含む記憶素子を有し、有機化合物層52の有機化合物は溶融すると有機化合物の表面張力によって凝集し、第1の導電層50と第2の導電層53とに電圧を印加することにより記憶素子に書き込みを行う半導体装置とする。
【選択図】図1
【解決手段】第1の導電層50と第2の導電層53との間に、絶縁層51と、有機化合物層52とを含む記憶素子を有し、有機化合物層52の有機化合物は溶融すると有機化合物の表面張力によって凝集し、第1の導電層50と第2の導電層53とに電圧を印加することにより記憶素子に書き込みを行う半導体装置とする。
【選択図】図1
Description
本発明は、半導体装置、及び半導体装置の作製方法に関する。
近年、個々の対象物にID(個体識別番号)を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、RFID(Radio Frequency Identification)(IDタグ、ICタグ、ICチップ、RFタグ(Radio Frequency)、無線タグ、電子タグ、無線チップともよばれる)等が企業内、市場等で導入され始めている。
これらの半導体装置の多くは、シリコン(Si)等の半導体基板を用いた回路(以下、IC(Integrated Circuit)チップとも記す)とアンテナとを有し、当該ICチップは記憶回路(以下、メモリとも記す)や制御回路等から構成されている。また、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタ(以下、TFTとも記す)や有機メモリ等の開発が盛んに行われている(例えば特許文献1)。
特開平7−22669号公報
しかし、一対の電極間に有機化合物を設けて記憶素子を形成する有機化合物を用いた記憶回路において、記憶回路の大きさによっては、有機化合物層の膜厚が厚いと、書き込み電圧が上昇してしまうという問題があり、一方素子サイズが小さく有機化合物層の膜厚が薄いと、ゴミや電極層表面の凹凸形状の影響を受けやすくなり、メモリの特性(書き込み電圧など)にバラツキが生じる、正常な書き込みができないなどという問題がある。
よって、本発明は、より高性能、高信頼性の記憶素子、及びその記憶素子を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
有機化合物材料として用いられる物質は、その物質のガラス転移温度まで温度が上昇すると、流動性を有するようになる。よって有機化合物材料を含む物質からなる有機化合物層は、ガラス転移温度以上では、一定の形状を保たない流動性を有する組成物(物質)となり、液体状態に近い挙動を示す。流動性を有するようになると、その材料の固体時の形状は保持されず、時間と共に変化する。組成物の形状の変化、材料の流動する方向や速度などには、固体の状態では大きな影響を受けなかった材料(物質)が有する表面張力や、材料に対する被形成領域表面のぬれ性が、大きく影響するようになる。
表面張力は液体が自身の表面積を小さくする(表面積を減らそうとする)ように働く力であり、液体が球のように凝集する力(凝集力)であるといえる。よって材料の表面張力が大きいと流動性を有する材料は、移動、凝集し、球のように丸まりやすい。また、表面張力による材料の移動しやすさ、方向や速度などは、材料に対する被形成領域表面のぬれ性にも大きく関係する。
被形成物質である固体表面のぬれ性は、表面の化学的性質にも影響をうける。流動性を有する組成物に対して、ぬれ性が低い物質であるとその表面は流動性を有する組成物に対してぬれ性の低い領域(以下、低ぬれ性領域ともいう)となり、材料との接触角も大きい。よって、流動性を有する材料は領域表面上で広がらずにはじかれ、表面をぬらさない。逆に流動性を有する材料に対して、ぬれ性の高い物質であるとその表面は、流動性を有する組成物に対してぬれ性の高い領域(以下、高ぬれ性領域ともいう)となり、材料との接触角も小さい。よって、流動性を有する材料は領域表面上で広がり、よく表面をぬらす。また、ぬれ性は、表面エネルギーとも関係し、ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。
有機化合物材料が形成される被形成領域表面のぬれ性がその材料と低い(ぬれ性が悪い)と、表面張力による材料の凝集はより促進される。有機化合物層を形成する有機化合物材料が移動する力は大きくなり、材料は表面において、よって、有機化合物層が形成される第1の導電層上に、有機化合物層とぬれ性の悪い絶縁層を設けることで、短時間かつ確実に有機化合物層の膜厚を不均一とすることができ、有機化合物層が変形し、第1の導電層と第2の導電層とが短絡する。また、絶縁層の膜厚の薄い領域に電界が集中し、絶縁破壊が生じて第1の導電層と第2の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
本発明では、半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくても一方の導電層との間に、有機化合物層に用いられる有機化合物材料に対してぬれ性の低い(ぬれ性の悪い)絶縁層を形成する。本発明において、絶縁層は絶縁性を有する。絶縁層は、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。導電層と有機化合物層の界面に存在する絶縁層によりキャリアのトンネル注入が可能になり、トンネル電流が流れる。よって、第1の導電層と第2の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第1の導電層と第2の導電層との一部が接して第1の導電層と第2の導電層とが確実に短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層を有する集積回路や、プロセッサチップなどの半導体装置を作製することができる。
本発明の半導体装置の一は、第1の導電層と第2の導電層との間に、絶縁層と、有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると有機化合物の表面張力によって凝集し、第1の導電層と第2の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
本発明の半導体装置の一は、第1の導電層と第2の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると絶縁層より大きな有機化合物の表面張力によって凝集し、第1の導電層と第2の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
本発明の半導体装置の一は、第1の導電層と第2の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低く、第1の導電層と第2の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
本発明の半導体装置の一は、第1の導電層と第2の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低いため、凝集が促進され、第1の導電層と第2の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
本発明の半導体装置の一は、第1の導電層と第2の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると絶縁層より大きな有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低く、第1の導電層と第2の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
本発明の半導体装置の一は、第1の導電層と第2の導電層との間に、絶縁層と、絶縁層と接する有機化合物層とを含む記憶素子を有し、有機化合物層の有機化合物は溶融すると絶縁層より大きな有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は絶縁層表面に対してぬれ性が低いため、凝集が促進され、第1の導電層と第2の導電層とに電圧を印加することにより記憶素子に書き込みを行う。
上記半導体装置において、記憶素子の書きこみ後、第1の導電層と第2の導電層とは一部接する、または、有機化合物層の膜厚が変化する場合がある。
上記半導体装置において、第1の導電層と第2の導電層とに電圧を印加して記憶素子に書きこみを行うとき、有機化合物層中の有機化合物は溶融する。
本発明により、より高性能、高信頼性の記憶素子、及び半導体装置を低コストで、歩留まりよく作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
本発明の記憶素子とその動作機構を、図1、図9を用いて説明する。本実施の形態では、記憶装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくても一方の導電層との間に、有機化合物層に用いられる有機化合物材料に対してぬれ性の低い(ぬれ性の悪い)絶縁層を形成する。この絶縁層を設けることで、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。
絶縁層は、導電層と有機化合物層との間に設けられておれば良く、第1の導電層と有機化合物層との間でも、第2の導電層と有機化合物層との間どちらか一方に設けてもよいし、両方に設けてもよい。
図9(A)は、第1の導電層と有機化合物層との間に、絶縁層を設けた例であり、第1の導電層50上に、絶縁層51が形成され、順に有機化合物層52、第2の導電層53が形成されている。
図9(B)は、第2の導電層と有機化合物層との間に、絶縁層を設けた例であり、第1の導電層60上に、有機化合物層62が形成され、順に有機化合物層62上に絶縁層61、第2の導電層63が形成されている。
図9(C)は、第1の導電層と有機化合物層との間にも、第2の導電層と有機化合物層との間にも両方絶縁層を設けた例であり、順に第1の導電層70、第1の絶縁層、有機化合物層72、第2の絶縁層74、第2の導電層73が形成されている。
第1の導電層50、第1の導電層60、第1の導電層70、第2の導電層53、第2の導電層63、及び第2の導電層73の材料には導電性の高い元素や化合物等用いる。本実施の形態において有機化合物層52、有機化合物層62、及び有機化合物層72の材料には電気的作用により、結晶状態や導電性、形状が変化する物質を用いる。上記構成を有する記憶素子は電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した2つの値を記憶させることができる。電圧印加前後での記憶素子の導電性の変化について説明する。
本実施の形態において、本発明の有機メモリの原理を図9(A)の有機メモリを用いて、図1にて説明する。図1(A)における有機メモリは電圧印加前であり、第1の導電層50、絶縁層51、有機化合物層52、及び第2の導電層53より構成され、第1の導電層50と有機化合物層52の間に絶縁層51が設けられている。有機化合物層52を構成する有機化合物が液状に状態変化した液状の組成物は、表面張力が大きい。また、接して設けられている絶縁層51表面とのぬれ性が低い(ぬれ性が悪い。)ため、絶縁層51表面によくぬれ拡がらず、はじかれる。
有機化合物材料として用いられる物質は、その物質のガラス転移温度まで温度が上昇すると、流動性を有するようになる。よって有機化合物材料を含む物質からなる有機化合物層は、ガラス転移温度以上では、一定の形状を保たない流動性を有する組成物(物質)となり、液体状態に近い挙動を示す。流動性を有するようになると、その材料の固体時の形状は保持されず、時間と共に変化する。組成物の形状の変化、材料の流動する方向や速度などには、固体の状態では大きな影響を受けなかった材料(物質)が有する表面張力や、材料に対する被形成領域表面のぬれ性が、大きく影響するようになる。
表面張力は液体が自身の表面積を小さくする(表面積を減らそうとする)ように働く力であり、液体が球のように凝集する力(凝集力)であるといえる。よって材料の表面張力が大きいと流動性を有する材料は、移動、凝集し、球のように丸まりやすい。また、表面張力による材料の移動しやすさ、方向や速度などは、材料に対する被形成領域表面のぬれ性にも大きく関係する。
第1の導電層50と第2の導電層53との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する有機化合物材料は、流動性を有する組成物となる。有機化合物層を構成する有機化合物材料は表面張力が大きいため、絶縁層51より凝集して丸く球状になりやすい。大きな表面張力により、流動性を有する組成物には、凝集するように力が働き、矢印45のように移動するので、有機化合物層42aのように形状が変化する。有機化合物層42aの形状変化に伴い、第2の導電層53も第2の導電層43aのように形状が変化する(図1(B)参照。)。
有機化合物材料が形成される被形成領域表面のぬれ性がその材料と低い(ぬれ性が悪い)と、表面張力による材料の凝集はより促進される。絶縁層51は、有機化合物層52を形成する有機化合物材料とぬれ性が低い(ぬれ性が悪い)ので、絶縁層51表面において、有機化合物材料が矢印46のように移動する力はより大きくなり、より膜厚の不均一な有機化合物層42bの形状に変化する。有機化合物層42bの形状変化に伴い、第2の導電層43aも第2の導電層43bのようにさらに形状が変化する(図1(C)参照。)。
結果として、有機化合物層42bは有機化合物層42cのように変形し、絶縁層51上で不連続な層となり、絶縁層51上で有機化合物が存在しない領域47が形成される(図1(D)参照。)。その後第1の導電層50と第2の導電層43cとの一部が接して第1の導電層50と第2の導電層43cとが短絡する。また、有機化合物層の膜厚の薄い領域に電界が集中し、高電界の影響により第1の導電層と第2の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
図1(D)では、一つの記憶素子内の複数個所において第1の導電層と第2の導電層との短絡が生じている例を示すが、本発明はこれに限定されない。記憶素子内で少なくとも一個所有機化合物層の膜厚が薄くなり第1の導電層と第2の導電層との短絡が生じれば記憶素子に書き込みを行うことができる。勿論図1(D)のように複数個所で第1の導電層と第2の導電層との短絡が生じれば確実に記憶素子に書き込みを行うことができるので信頼性が向上する。
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層が形成される第1の導電層上に、有機化合物層とぬれ性の悪い絶縁層を設けることで、有機化合物層の形状変化を促進し、有機化合物層の膜厚を不均一とすることができるため、第1の導電層と第2の導電層とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。よって、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。
本実施の形態において、有機化合物層に接して設けられる絶縁層は、有機化合物材料に対してぬれ性が低い(ぬれ性が悪い。)。また、有機化合物材料は、表面張力が大きく、絶縁層よりも表面張力が大きいので、液状になった場合、凝集しやすく、被形成領域に対してぬれ性が悪い。従って、本実施の形態のように、有機化合物層の形成される絶縁層として、有機化合物材料に対して絶縁層表面のぬれ性が低い材料を用いると、絶縁層表面において、有機化合物材料の凝集はさらに促進され、有機化合物層は変形する。
一方、有機化合物に金属酸化物や金属窒化物などの無機化合物を混合すると、耐熱性が高い安定した有機化合物と無機化合物との混合層となり得る。これは有機化合物と無機化合物との分子レベルの密着性が非常に良い可能性があるからであある。よって、有機化合物材料が加熱され、溶融し流動性を有する液状になり、凝集して表面張力で丸まって球状に変形しようとしても、分子レベルの密着性が非常に良い無機化合物が存在するので有機化合物の変形を阻止する場合がある。このような安定した混合層を、記憶素子の第1の導電層と第2の導電層との間に設けると、無機化合物との高い密着性により有機化合物の凝集が妨げられるので有機化合物層の変形が生じにくいうえ、無機化合物も絶縁物であるので、第1の導電層と第2の導電層との間に絶縁物が安定して存在していることになり、第1の導電層と第2の導電層との短絡(ショート)を防止する可能性がある。つまり、第1の導電層を形成後、有機化合物層を成膜する際に少し、それが薄膜であっても有機化合物と無機化合物との混合層が覆うように形成されてしまうと、第1の導電層と第2の導電層との短絡(ショート)は容易には起こせないと考えることができる。従って、本実施の形態のように、有機化合物だけであると、有機化合物は加熱により溶融した後表面張力によって凝集するので、第1の導電層及び第2の導電層間において有機化合物層は不連続に存在することになり、有機化合物が不在の領域で第1の導電層と第2の導電層とが接触し短絡が生じうるのである。
本実施の形態において、絶縁層は絶縁性を有し、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。本明細書中の他の図面において、絶縁層を連続的な層として記載しているが、絶縁層は不連続な島状の形状である場合も含むものとする。導電層と有機化合物層の界面に存在する絶縁層によりキャリアのトンネル注入が可能になり、トンネル電流が流れる。よって、第1の導電層と第2の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第1の導電層と第2の導電層との一部が接して第1の導電層と第2の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
なお、本発明の記憶素子に印加する電圧は、第2の導電層より第1の導電層により高い電圧をかけてもよいし、第1の導電層より第2の導電層により高い電圧をかけてもよい。記憶素子が整流性を有する場合も、順バイアス方向に電圧が印加されるように、第1の導電層と第2の導電層との間に電位差を設けてもよいし、逆バイアス方向に電圧が印加されるように、第1の導電層と第2の導電層との間に電位差を設けてもよい。
図3に示したのは本発明の記憶装置が有する一構成例であり、メモリセル721がマトリクス状に設けられたメモリセルアレイ722、カラムデコーダ726aと読み出し回路726bとセレクタ726cを有するビット線駆動回路726、ロウデコーダ724aとレベルシフタ724bを有するワード線駆動回路724、書き込み回路等を有し外部とのやりとりを行うインターフェイス723を有している。なお、ここで示す記憶装置716の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル721は、ワード線Wy(1≦y≦n)を構成する第1の導電層と、ビット線Bx(1≦x≦m)を構成する第2の導電層と、有機化合物層とを有する。有機化合物層は、第1の導電層と第2の導電層の間に単層または積層して設けられている。
メモリセルアレイ722の上面図を図2(A)に、図2(A)における線A−Bの断面図を図2(B)、及び図2(C)に示す。また、図2(A)には、絶縁層754は省略され図示されていないが、図2(B)で示すようにそれぞれ設けられている。
メモリセルアレイ722は、第1の方向に延びた第1の導電層751a、第1の導電層751b、第1の導電層751c及び隔壁(絶縁層)755、第1の導電層751a、第1の導電層751b、第1の導電層751c及び隔壁(絶縁層)755を覆って設けられた有機化合物層752と、第1の方向と垂直な第2の方向に延びた第2の導電層753a、第2の導電層753b、第2の導電層753aとを有している(図2(A)参照。)。第1の導電層751a、第1の導電層751b、第1の導電層751cと第2の導電層753a、第2の導電層753b、第2の導電層753aとの間に有機化合物層752が設けられている。また、第2の導電層753a、第2の導電層753b、第2の導電層753aを覆うように、保護膜として機能する絶縁層754を設けている(図2(B)参照。)。第1の導電層751a、第1の導電層751b、第1の導電層751c上には、絶縁層756が形成され、絶縁層上には有機化合物層752が形成されている。なお、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層752を分離してもよい。また、絶縁層756も同様にメモリセルごとに分離してもよい。
図2(C)は、図2(B)の変形例であり、基板760上に、第1の導電層761a、第1の導電層761b、第1の導電層761c、有機化合物層762、第2の導電層763b、保護層である絶縁層764を有している。第1の導電層791a、第1の導電層791b、第1の導電層791c上には、絶縁層796が形成され、絶縁層796上には有機化合物層792が形成されている。図2(C)の第1の導電層791a、第1の導電層791b、第1の導電層791cのように、第1の導電層は、テーパーを有する形状でもよく、曲率半径が連続的に変化する形状でもよい。第1の導電層791a、第1の導電層791b、第1の導電層791cのような形状は、液滴吐出法などを用いて形成することができる。このような曲率を有する曲面であると、積層する有機化合物層や導電層のカバレッジがよい。
また、第1の導電層の端部を覆うように隔壁(絶縁層)を形成してもよい。隔壁(絶縁層)は、他の記憶素子間を隔てる壁のような役目を果たす。図8(A)、(B)に第1の導電層の端部を隔壁(絶縁層)で覆う構造を示す。
図8(A)に絶縁層776を、第1の導電層771a、第1の導電層771b、第1の導電層771cと、有機化合物層772との間に形成した例を示す。本実施の形態では、隔壁となる隔壁(絶縁層)775を、第1の導電層771a、第1の導電層771b、第1の導電層771cの端部を覆うようにテーパーを有する形状で形成される。基板770上に設けられた第1の導電層771a、第1の導電層771b、第1の導電層771c、絶縁層776上に、隔壁(絶縁層)775を形成し、有機化合物層772、第2の導電層773b、絶縁層774を形成する。
図15(B)に示す記憶装置は、隔壁(絶縁層)765が曲率を有し、その曲率半径が連続的に変化する形状であり、第1の導電層761a、第1の導電層761b、第1の導電層761c上にはそれぞれ絶縁層766a、絶縁層766b、絶縁層766cが形成されている。図15(B)にように、記憶素子ごとに絶縁層を分離してもよい。基板760上に設けられた第1の導電層761a、第1の導電層761b、第1の導電層761c、絶縁層766a、絶縁層766b、絶縁層766c上に有機化合物層762、第2の導電層763b、絶縁層764が形成される。
本発明において、熱的及び化学的に安定で、キャリア注入されない無機絶縁物、有機化合物を用いて、絶縁層を形成する。好ましくは、有機化合物層に混入する絶縁物は、電気伝導率が10−10s/m以下、より好ましくは10−10以上10−14s/m以下のものを用いることができる。以下に絶縁層に用いることのできる、無機絶縁物、有機化合物の具体例を述べる。
本発明において、絶縁層に用いることのできる無機絶縁物として、酸化リチウム(Li2O)、酸化ナトリウム(Na2O)、酸化カリウム(K2O)、酸化ルビジウム(Rb2O)、酸化ベリリウム(BeO)、酸化マグネシウム(MgO)、酸化カルシウム(CaO)、酸化ストロンチウム(SrO)、酸化バリウム(BaO)、酸化スカンジウム(Sc2O3)、酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸化ラザホージウム(RfO2)、酸化タンタル(TaO)、酸化テクネチウム(TcO)、酸化鉄(Fe2O3)、酸化コバルト(CoO)、酸化パラジウム(PdO)、酸化銀(Ag2O)、酸化アルミニウム(Al2O3)、酸化ガリウム(Ga2O3)、酸化ビスマス(Bi2O3)などの酸化物を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、フッ化リチウム(LiF)、フッ化ナトリウム(NaF)、フッ化カリウム(KF)、フッ化ルビジウム(RbF)、フッ化ベリリウム(BeF2)、フッ化マグネシウム(MgF2)、フッ化カルシウム(CaF2)、フッ化ストロンチウム(SrF2)、フッ化バリウム(BaF2)、フッ化アルミニウム(AlF3)、三フッ化窒素(NF3)、六フッ化硫黄(SF6)、フッ化銀(AgF)、フッ化マンガン(MnF3)などのフッ化物を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、塩化リチウム(LiCl)、塩化ナトリウム(NaCl)、塩化カリウム(KCl)、塩化ベリリウム(BeCl2)、塩化カルシウム(CaCl2)、塩化バリウム(BaCl2)、塩化アルミニウム(AlCl3)、塩化珪素(SiCl4)、塩化ゲルマニウム(GeCl4)、塩化スズ(SnCl4)、塩化銀(AgCl)、塩化亜鉛(ZnCl)、四塩化チタン(TiCl4)、三塩化チタン(TiCl3)、塩化ジルコニウム(ZrCl4)、塩化鉄(FeCl3)、塩化パラジウム(PdCl2)、三塩化アンチモン(SbCl3)、二塩化アンチモン(SbCl2)、塩化ストロンチウム(SrCl2)、塩化タリウム(TlCl)、塩化銅(CuCl)、塩化マンガン(MnCl2)、塩化ルテニウム(RuCl2)などの塩化物を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、臭化カリウム(KBr)、臭化セシウム(CsBr)、臭化銀(AgBr)、臭化バリウム(BaBr2)、臭化珪素(SiBr4)、臭化リチウム(LiBr)などの臭化物を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、ヨウ化ナトリウム(NaI)、ヨウ化カリウム(KI)、ヨウ化バリウム(BaI2)、ヨウ化タリウム(TlI)、ヨウ化銀(AgI)、ヨウ化チタン(TiI4)、ヨウ化カルシウム(CaI2)、ヨウ化珪素(SiI4)、ヨウ化セシウム(CsI)などのヨウ化物を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、炭酸リチウム(Li2CO3)、炭酸カリウム(K2CO3)、炭酸ナトリウム(Na2CO3)、炭酸マグネシウム(MgCO3)、炭酸カルシウム(CaCO3)、炭酸ストロンチウム(SrCO3)、炭酸バリウム(BaCO3)、炭酸マンガン(MnCO3)、炭酸鉄(FeCO3)、炭酸コバルト(CoCO3)、炭酸ニッケル(NiCO3)、炭酸銅(CuCO3)、炭酸銀(Ag2CO3)、炭酸亜鉛(ZnCO3)などの炭酸塩を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、硫酸リチウム(Li2SO4)、硫酸カリウム(K2SO4)、硫酸ナトリウム(Na2SO4)、硫酸マグネシウム(MgSO4)、硫酸カルシウム(CaSO4)、硫酸ストロンチウム(SrSO4)、硫酸バリウム(BaSO4)、硫酸チタン(Ti2(SO4)3)、硫酸ジルコニウム(Zr(SO4)2)、硫酸マンガン(MnSO4)、硫酸鉄(FeSO4)、三硫酸二鉄(Fe2(SO4)3)、硫酸コバルト(CoSO4)、硫酸コバルト(Co2(SO4)3)、硫酸ニッケル(NiSO4)、硫酸銅(CuSO4)、硫酸銀(Ag2SO4)、硫酸亜鉛(ZnSO4)、硫酸アルミニウム(Al2(SO4)3)、硫酸インジウム(In2(SO4)3)、硫酸スズ(SnSO4)、硫酸スズ(Sn(SO4)2)、硫酸アンチモン(Sb2(SO4)3)、硫酸ビスマス(Bi2(SO4)3)などの硫酸塩を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、硝酸リチウム(LiNO3)、硝酸カリウム(KNO3)、硝酸ナトリウム(NaNO3)、硝酸マグネシウム(Mg(NO3)2)、硝酸カルシウム(Ca(NO3)2)、硝酸ストロンチウム(Sr(NO3)2)、硝酸バリウム(Ba(NO3)2)、硝酸チタン(Ti(NO3)4)、硝酸ストロンチウムSr(NO3)2)、硝酸バリウム(Ba(NO3)2)、硝酸ジルコニウム(Zr(NO3)4)、硝酸マンガン(Mn(NO3)2)、硝酸鉄(Fe(NO3)2)、硝酸鉄(Fe(NO3)3)、硝酸コバルト(Co(NO3)2)、硝酸ニッケル(Ni(NO3)2)、硝酸銅(Cu(NO3)2)、硝酸銀(AgNO3)、硝酸亜鉛(Zn(NO3)2)、硝酸アルミニウム(Al(NO3)3)、硝酸インジウム(In(NO3)3)、硝酸スズ(Sn(NO3)2)、硝酸ビスマス(Bi(NO3)3)などの硝酸塩を用いることができる。
本発明において、絶縁層に用いることのできる他の無機絶縁物として、窒化アルミニウム(AlN)、窒化珪素(SiN)などの窒化物、カルボン酸リチウム(LiCOOCH3)、酢酸カリウム(KCOOCH3)、酢酸ナトリウム(NaCOOCH3)、酢酸マグネシウム(Mg(COOCH3)2)、酢酸カルシウム(Ca(COOCH3)2)、酢酸ストロンチウム(Sr(COOCH3)2)、酢酸バリウム(Ba(COOCH3)2)などのカルボン酸塩を用いることができる。
本発明において、絶縁層に用いることのできる無機絶縁物として、上記無機絶縁物の一種、または複数種を用いることができる。
本発明において、絶縁層に用いることのできる有機化合物として、キャリア注入されにくいもの、バンドギャップが3.5eV以上、好ましくは4eV以上6eV以下ものを用いることができる。例えば、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂、シロキサン樹脂を用いることができる。
本発明において、絶縁層に用いることのできる有機化合物として、上記有機化合物の一種、または複数種を用いることができる。
本発明において、絶縁層は、上記無機絶縁物、上記有機化合物の一種または複数種を用いて形成することができる。本発明において、絶縁層は絶縁性を有する。
絶縁層は、共蒸着などの蒸着法、スピンコート法など塗布法、ゾル−ゲル法を用いることができる。また、特定の目的に調合された組成物の液滴を選択的に吐出(噴出)して所定のパターンに形成することが可能な、液滴吐出(噴出)法(その方式によっては、インクジェット法とも呼ばれる。)、物体が所望のパターンに転写、または描写できる方法、例えば各種印刷法(スクリーン(孔版)印刷、オフセット(平版)印刷、凸版印刷やグラビア(凹版)印刷など所望なパターンで形成される方法)なども用いることができる。
上記メモリセルの構成において、基板750、基板760、基板770、基板780としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる(フレキシブル)基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、貼り合わせフィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる)、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)などを用いることもできる。また、この他にも、Si等の半導体基板上に形成された電界効果トランジスタ(FET)の上部や、ガラス等の基板上に形成された薄膜トランジスタ(TFT)の上部にメモリセルアレイ722を設けることができる。
また、第1の導電層751a〜751c、第1の導電層761a〜761c、第1の導電層771a〜771c、第1の導電層791a〜791c、第2の導電層753a〜753c、第2の導電層763a〜763c、第2の導電層773a〜773c、第2の導電層793a〜793cには、導電性の高い元素や化合物等用いる。代表的には、金(Au)、銀(Ag)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、炭素(C)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、AlとTiを含んだ合金Al、TiとCを含んだ合金、AlとNiを含んだ合金、AlとCを含んだ合金、AlとNiとCを含んだ合金またはAlとMoを含んだ合金等を用いることができる。
第1の導電層751a〜751c、第1の導電層761a〜761c、第1の導電層771a〜771c、第1の導電層791a〜791c、第2の導電層753a〜753c、第2の導電層763a〜763c、第2の導電層773a〜773c、第2の導電層783a〜783cは、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法を用いて形成することができる。
また、第1の導電層751a〜751c、第1の導電層761a〜761c、第1の導電層771a〜771c、第1の導電層791a〜791c、第2の導電層753a〜753c、第2の導電層763a〜763c、第2の導電層773a〜773c、第2の導電層793a〜793cのうち、一方または両方が透光性を有するように設けてもよい。透光性を有する導電層は、透明な導電性材料を用いて形成するか、または、透明な導電性材料でなくても光を透過する厚さで形成する。透明な導電性材料としては、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOと記す)や、酸化珪素を含んだ酸化インジウムに、2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された酸化物導電性材料を用いても良い。
有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792は、有機化合物、電気的作用により導電性が変化する有機化合物で形成する。有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792は、単層で設けてもよいし、複数の層を積層させて設けてもよい。また、電気的作用により導電性が変化する有機化合物からなる層を積層させて設けてもよい。
有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792を構成することが可能な有機化合物としては、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、エポキシ等に代表される有機樹脂を用いることができる。
また、有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792を構成することが可能な、電気的作用により導電性が変化する有機化合物としては、正孔輸送性を有する有機化合物材料又は電子輸送性を有する有機化合物材料を用いることができる。
正孔輸送性を有する有機化合物材料としては、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に10−6cm2/Vs以上、より好ましくは10−6cm2/Vs以上10−2cm2/Vs以下の正孔移動度を有する物質である。
電子輸送性を有する有機化合物材料としては、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。ここに述べた物質は、主に10−6cm2/Vs以上、より好ましくは10−6cm2/Vs以上10−2cm2/Vs以下の電子移動度を有する物質である。
本発明において、有機化合物層に用いることのできる有機化合物材料は、上記有機化合物材料の一種、または複数種を用いることができる。
有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792は、蒸着法、電子ビーム蒸着法、スパッタリング法、CVD法等を用いて形成することができる。また、複数の材料を用いて有機化合物層を形成する場合、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
なお、有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792は、電気的作用により記憶素子の導電性が変化する膜厚で形成する。
隔壁(絶縁層)765、隔壁(絶縁層)775としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法(スクリーン印刷やオフセット印刷などパターンが形成される方法)を用いることもできる。塗布法で得られるTOF膜やSOG膜なども用いることができる。
また、液滴吐出法により、導電層、絶縁層などを、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしたりしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、CMP法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。
また、本実施の形態の上記構成において、第1の導電層50、第1の導電層60、第1の導電層70、第1の導電層751a〜751c、第1の導電層761a〜761c、第1の導電層771a〜771c、第1の導電層791a〜791cと、絶縁層51、有機化合物層62、絶縁層71、絶縁層756、絶縁層766a、絶縁層766b、絶縁層776、絶縁層796との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。このように、整流性があるダイオードを設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、整流性を有する素子は、有機化合物層52、有機化合物層62、有機化合物層72、有機化合物層752、有機化合物層762、有機化合物層772、有機化合物層792と、第2の導電層53、第2の導電層63、第2の導電層73、第2の導電層753a〜753c、第2の導電層763a〜763c、第2の導電層773a〜773c、第2の導電層793a〜793cとの間に設けてもよい。
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実かつ正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
(実施の形態2)
本実施の形態では、上記実施の形態1とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
本実施の形態では、上記実施の形態1とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
図5に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル231がマトリクス状に設けられたメモリセルアレイ232、カラムデコーダ226aと読み出し回路226bとセレクタ226cを有するビット線駆動回路226、ロウデコーダ224aとレベルシフタ224bを有するワード線駆動回路224、書き込み回路等を有し外部とのやりとりを行うインターフェイス223を有している。なお、ここで示す記憶装置217の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル231は、ワード線Wy(1≦y≦n)を構成する第1の配線と、ビット線Bx(1≦x≦m)を構成する第2の配線と、トランジスタ210aと、記憶素子215bと、メモリセル231とを有する。記憶素子215bは、一対の導電層の間に、有機化合物層が挟まれた構造を有する。
メモリセルアレイ232の上面図を図4(A)に、図4(A)における線E−Fの断面図を図4(B)に示す。また、図4(A)には、絶縁層216、有機化合物層212、第2の導電層213及び絶縁層214は省略され図示されていないが、図4(B)で示すようにそれぞれ設けられている。
メモリセルアレイ232は、第1の方向に延びた第1の配線205a及び第1の配線205bと、第1の方向と垂直な第2の方向に延びた第2の配線202とがマトリクス状に設けられている。また、第1の配線はトランジスタ210a及びトランジスタ210bのソース電極又はドレイン電極に接続されており、第2の配線はトランジスタ210a及びトランジスタ210bのゲート電極に接続されている。さらに、第1の配線と接続されていないトランジスタ210a及びトランジスタ210bのソースまたはドレイン電極に、それぞれ第1の導電層206a及び第1の導電層206bが接続され、それぞれ第1の導電層206a及び第1の導電層206b、絶縁層216、有機化合物層212、第2の導電層213の積層構造によって記憶素子215a、記憶素子215bが設けられている。隣接する各々のメモリセル231の間に隔壁(絶縁層)207を設けて、第1の導電層と隔壁(絶縁層)207上に有機化合物層212および第2の導電層213を積層して設けている。第2の導電層213上に保護層となる絶縁層214を有している。また、トランジスタ210a、トランジスタ210bとして、薄膜トランジスタを用いている(図4(B)参照。)。
図4(B)の記憶装置は基板200上に設けられており、絶縁層201a、絶縁層201b、絶縁層208、絶縁層209、絶縁層211、トランジスタ210aを構成する半導体層204a、ゲート電極層202a、ソース電極層又はドレイン電極層を兼ねる配線205a、トランジスタ210bを構成する半導体層204b、ゲート電極層202bを有している。実施の形態1において示した図8では、絶縁層を、隔壁を形成する前に形成する構成としたが、本実施の形態では、絶縁層216を、隔壁(絶縁層)207形成後に形成する例を示す。本発明においては、導電層と、有機化合物層との間に絶縁層を設ける構成であればよいので、絶縁層を形成する工程は、隔壁を形成する構成と前後にしても構わない。第1の導電層206a、第1の導電層206b、隔壁(絶縁層)207上に絶縁層216が形成され、絶縁層216上に、順に有機化合物層212、第2の導電層213が形成されている。本実施の形態では、第1の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態1で示したように、有機化合物層と第2の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第1の導電層、第1の絶縁層、有機化合物層、第2の絶縁層、第2の導電層の積層構造としてもよい。
本実施の形態において、絶縁層は絶縁性を有し、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。導電層と有機化合物層の界面に存在する絶縁層216によりキャリアのトンネル注入が可能になり、有機化合物層212に安定して電流が流れる。よって、第1の導電層206a、第1の導電層206bと第2の導電層213とに電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第1の導電層と第2の導電層との一部が接して第1の導電層と第2の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層212が形成される第1の導電層206a、第1の導電層206b上に、有機化合物層212とぬれ性の悪い絶縁層216を設けることで、有機化合物層212の形状変化を促進し、有機化合物層212の膜厚を不均一とすることができるため、第1の導電層と第2の導電層とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
また、図6に示すように、単結晶半導体基板250上に設けられた電界効果トランジスタ260a、電界効果トランジスタ260bに記憶素子265a、記憶素子265bが接続されていてもよい。ここでは、電界効果トランジスタ260a及び電界効果トランジスタ260bのソース電極層又はドレイン電極層255a〜255dを覆うように絶縁層270を設け、絶縁層270上に第1の導電層256a、第1の導電層256b、隔壁(絶縁層)267、絶縁層266a、絶縁層266b、有機化合物層262a、有機化合物層262b、第2の導電層263で記憶素子265a、記憶素子265bを構成する。絶縁層266a、絶縁層266b、有機化合物層262a、有機化合物層262bのように絶縁層及び有機化合物層は、各メモリセルのみに、マスク等を用いて選択的に設けてもよい。また、図6に示す記憶装置は、素子分離領域268、絶縁層269、絶縁層261、絶縁層264も有している。第1の導電層256a、第1の導電層256b、隔壁267上に絶縁層266a、絶縁層266bが形成され、絶縁層266a、絶縁層266b上に、有機化合物層262a、有機化合物層262b、第2の導電層263が形成されている。本実施の形態では、第1の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態1で示したように、有機化合物層と第2の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第1の導電層、第1の絶縁層、有機化合物層、第2の絶縁層、第2の導電層の積層構造としてもよい。
本実施の形態において、絶縁層266a、絶縁層266bは絶縁性を有しており、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第1の導電層256a、第1の導電層256bと有機化合物層262a、有機化合物層262bの界面に存在する絶縁層266a、絶縁層266bによりキャリアのトンネル注入が可能になり、有機化合物層262a、有機化合物層262bに安定して電流が流れる。よって、第1の導電層256a、第1の導電層256bと第2の導電層263とに電圧を印加すると、有機化合物層262a、有機化合物層262bに電流が流れて熱が発生する。そして、有機化合物層262a、有機化合物層262bの温度が、ガラス転移温度まで上昇すると、有機化合物層262a、有機化合物層262bを形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層266a、絶縁層266b表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層262a、有機化合物層262bの膜厚は不均一となり、有機化合物層262a、有機化合物層262bが変形し、第1の導電層256a、第1の導電層256bと第2の導電層263との一部が接して第1の導電層256a、第1の導電層256bと第2の導電層263とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層262a、有機化合物層262bが形成される第1の導電層256a、第1の導電層256b上に、有機化合物層262a、有機化合物層262bとぬれ性の悪い絶縁層266a、絶縁層266bを設けることで、有機化合物層262a、有機化合物層262bの形状変化を促進し、有機化合物層262a、有機化合物層262bの膜厚を不均一とすることができるため、第1の導電層256a、第1の導電層256bと第2の導電層263とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
このように、絶縁層270を設けて記憶素子を形成することによって第1の導電層を自由に配置することができる。つまり、図4(B)の構成では、トランジスタ210a、トランジスタ210bのソース電極層又はドレイン電極層を避けた領域に記憶素子215a、記憶素子215bを設ける必要があったが、上記構成とすることによって、例えば、トランジスタ210a、トランジスタ210bの上方に記憶素子215a、記憶素子215bを形成することが可能となる。その結果、記憶装置217をより高集積化することが可能となる。
トランジスタ210a、トランジスタ210bはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。図4(A)では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
図7に、逆スタガ型の構造の薄膜トランジスタを用いた例を示す。基板280上に、逆スタガ型の構造の薄膜トランジスタであるトランジスタ290a、トランジスタ290bが設けられている。トランジスタ290aは、絶縁層288、ゲート電極層281、非晶質半導体層282、一導電型を有する半導体層283a、一導電型を有する半導体層283b、ソース電極層又はドレイン電極層285を有し、ソース電極層又はドレイン電極層は記憶素子を構成する第1の導電層286である。第1の導電層286a、第1の導電層286bの端部を覆うように隔壁(絶縁層)287を積層し、第1の導電層286a、第1の導電層286b、隔壁(絶縁層)287上に有機化合物層292、第2の導電層293、保護層である絶縁層294が形成され、記憶素子295a、記憶素子295bを構成している。第1の導電層286a、第1の導電層286b、隔壁(絶縁層)287上に絶縁層296が形成され、絶縁層296上に、有機化合物層292、第2の導電層293が形成されている。本実施の形態では、第1の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態1で示したように、有機化合物層と第2の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第1の導電層、第1の絶縁層、有機化合物層、第2の絶縁層、第2の導電層の積層構造としてもよい。
本実施の形態において、絶縁層296は絶縁性を有しており、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第1の導電層286a、第1の導電層286bと有機化合物層292の界面に存在する絶縁層296によりキャリアのトンネル注入が可能になり、有機化合物層292に安定して電流が流れる。よって、第1の導電層286a、第1の導電層286bと第2の導電層293とに電圧を印加すると、有機化合物層292に電流が流れて熱が発生する。そして、有機化合物層292の温度が、ガラス転移温度まで上昇すると、有機化合物層292を形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層296表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層292の膜厚は不均一となり、有機化合物層292が変形し、第1の導電層286a、第1の導電層286bと第2の導電層293との一部が接して第1の導電層286a、第1の導電層286bと第2の導電層293とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層292が形成される第1の導電層286a、第1の導電層286b上に、有機化合物層292とぬれ性の悪い絶縁層296a、絶縁層296bを設けることで、有機化合物層292の形状変化を促進し、有機化合物層292の膜厚を不均一とすることができるため、第1の導電層286a、第1の導電層286bと第2の導電層293とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
図7に示す記憶装置は、ゲート電極層281、ソース電極層又はドレイン電極層285、第1の導電層286a、第1の導電層286b、隔壁(絶縁層)287を液滴吐出法を用いて形成する。液滴吐出法とは流動体である構成物形成材料を含む組成物を、液滴として吐出(噴出)し、所望なパターン形状に形成する方法である。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
液滴吐出法に用いる液滴吐出装置の一態様を図15に示す。液滴吐出手段1403の個々のヘッド1405、ヘッド1412は制御手段1407に接続され、それがコンピュータ1410で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これを撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に送る。撮像手段1404としては、電荷結合素子(CCD)や相補型金属酸化物半導体(CMOS)を利用したイメージセンサなどを用いることができる。勿論、基板1400上に形成されるべきパターン形状の情報は記憶媒体1408に格納されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手段1403の個々のヘッド1405、ヘッド1412を個別に制御することができる。吐出する材料は、材料供給源1413、材料供給源1414より配管を通してヘッド1405、ヘッド1412にそれぞれ供給される。
ヘッド1405内部は、点線1406が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド1412もヘッド1405と同様な内部構造を有する。ヘッド1405とヘッド1412のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド1405、ヘッド1412は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層(または絶縁層)においては、スパッタ法などで形成した導電層(または絶縁層)が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域(ソース領域、ドレイン領域、LDD領域を含む)を形成してもよいし、pチャネル型またはnチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層(サイドウォール)を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
本実施の形態で示した第1の導電層206a、206b、256a、256b、286a、286bと第2の導電層213、263、293の材料および形成方法は、上記実施の形態1で示した材料および形成方法のいずれかを用いて同様に行うことができる。
また、有機化合物層212、262a、262b、292は、上記実施の形態1で示した有機化合物層752と同様の材料および形成方法を用いて設けることができる。
また、第1の導電層206a、206b、256a、256b、286a、286bと絶縁層216、266a、266b、296との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、N型半導体層およびP型半導体層を積層させて設けられたPN接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、1つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、PN接合を有するダイオードではなく、PIN接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、有機化合物層212、262a、262b、292と第2の導電層213、263、293との間に設けてもよい。
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
(実施の形態3)
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは2通りの設け方があり、1つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう1つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図10を用いて説明する。
図10はアクティブマトリクス型で構成される記憶装置を有する半導体装置を示しており、基板300上にトランジスタ310a、310bを有するトランジスタ部330、トランジスタ320a、トランジスタ320bを有するトランジスタ部340、絶縁層301a、301b、308、311、316、314を含む素子形成層335が設けられ、素子形成層335の上方に記憶素子部325とアンテナとして機能する導電層343が設けられている。
なお、ここでは素子形成層335の上方に記憶素子部325またはアンテナとして機能する導電層343を設けた場合を示しているが、この構成に限られず記憶素子部325またはアンテナとして機能する導電層343を、素子形成層335の下方や同一の層に設けることも可能である。
記憶素子部325は、記憶素子315a、315bで構成され、記憶素子315aは第1の導電層306a上に、隔壁(絶縁層)307a、隔壁(絶縁層)307b、有機化合物層312及び第2の導電層313が積層して構成され、記憶素子315bは、第1の導電層306b上に、隔壁(絶縁層)307b、隔壁(絶縁層)307c、絶縁層326、有機化合物層312及び第2の導電層313が積層して設けられている。また、第2の導電層313を覆って保護膜として機能する絶縁層314が形成されている。また、複数の記憶素子315a、315bが形成される第1の導電層306a、第1の導電層306bは、トランジスタ310a、トランジスタ310bそれぞれのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに接続されている。また、絶縁層326及び有機化合物層312が第1の導電層306a、306bおよび隔壁(絶縁層)307a、307b、307cを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子315a、315bは上記実施の形態で示した材料または作製方法を用いて形成することができる。
本発明においては、導電層と、有機化合物層との間に絶縁層を設ける構成であればよいので、絶縁層を形成する工程は、隔壁を形成する工程の前に行っても後に行っても構わない。本実施の形態では、第1の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態1で示したように、有機化合物層と第2の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第1の導電層、第1の絶縁層、有機化合物層、第2の絶縁層、第2の導電層の積層構造としてもよい。
本実施の形態において、絶縁層326は絶縁性を有しており、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第1の導電層306a、第1の導電層306bと有機化合物層312の界面に存在する絶縁層326によりキャリアのトンネル注入が可能になり、有機化合物層312に安定して電流が流れる。よって、第1の導電層306a、第1の導電層306bと第2の導電層313とに電圧を印加すると、有機化合物層312に電流が流れて熱が発生する。そして、有機化合物層312の温度が、ガラス転移温度まで上昇すると、有機化合物層312を形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層326表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層312の膜厚は不均一となり、有機化合物層312が変形し、第1の導電層306a、第1の導電層306bと第2の導電層313との一部が接して第1の導電層306a、第1の導電層306bと第2の導電層313とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層312が形成される第1の導電層306a、第1の導電層306b上に、有機化合物層312とぬれ性の悪い絶縁層326を設けることで、有機化合物層312の形状変化を促進し、有機化合物層312の膜厚を不均一とすることができるため、第1の導電層306a、第1の導電層306bと第2の導電層313とをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
また、記憶素子315aにおいて、上記実施の形態で示したように、第1の導電層306aと絶縁層326との間、または有機化合物層312と第2の導電層313との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。なお、記憶素子315bにおいても同様である。
ここでは、アンテナとして機能する導電層343は第2の導電層313と同一の層で形成された導電層342上に設けられている。なお、第2の導電層313と同一の層でアンテナとして機能する導電層を形成してもよい。
アンテナとして機能する導電層343の材料としては、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、コバルト(Co)、銅(Cu)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層343の形成方法は、蒸着、スパッタ、CVD法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
素子形成層335に含まれるトランジスタ310a、310b、310c、310dは、pチャネル型TFT、nチャネル型TFTまたはこれらを組み合わせたCMOSで設けることができる。また、トランジスタ310a、310b、310c、310dに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域(ソース領域、ドレイン領域、LDD領域を含む)を形成してもよいし、pチャネル型またはnチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層(サイドウォール)を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
また、素子形成層335に含まれるトランジスタ310a、310b、310c、310dは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板300としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層335を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
また、素子形成層335、記憶素子315a、315b、アンテナとして機能する導電層343は、上述したように蒸着、スパッタ法、CVD法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にSi等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス(気体)、重力、圧力、音(振動)、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図11を用いて説明する。
図11はパッシブマトリクス型の記憶装置を有する半導体装置を示しており、基板350上に素子形成層385が設けられ、素子形成層385の上方に記憶素子部375が設けられ、基板396に設けられたアンテナとして機能する導電層393が素子形成層385と接続するように設けられている。なお、ここでは素子形成層385の上方に記憶素子部375またはアンテナとして機能する導電層393を設けた場合を示しているが、この構成に限られず記憶素子部375を素子形成層385の下方や同一の層に、またはアンテナとして機能する導電層393を素子形成層385の下方に設けることも可能である。
記憶素子部375は、記憶素子365a、365bで構成され、記憶素子365aは第1の導電層356上に、隔壁(絶縁層)357a、隔壁(絶縁層)357b、絶縁層376a、有機化合物層362a及び第2の導電層363aが積層して構成され、記憶素子365bは、第1の導電層356上に、隔壁(絶縁層)357b、隔壁(絶縁層)357c、絶縁層376b、有機化合物層362b及び第2の導電層363bが積層して設けられている。また、第2の導電層363a、363bを覆って保護膜として機能する絶縁層364が形成されている。また、複数の記憶素子365a、365bが形成される第1の導電層356は、トランジスタ360bひとつのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子は同じひとつのトランジスタに接続されている。また、有機化合物層362a、有機化合物層362bはメモリセルごとに絶縁層を分離するための隔壁(絶縁層)357a、357b、357cを設けているが、隣接するメモリセルにおいて横方向への電界の影響が懸念されない場合は、全面に形成してもよい。なお、記憶素子365a、365bは上記実施の形態で示した材料または作製方法を用いて形成することができる。
本発明においては、導電層と、有機化合物層との間に絶縁層を設ける構成であればよいので、絶縁層を形成する工程は、隔壁を形成する工程の前に行っても後に行っても構わない。本実施の形態では、第1の導電層と有機化合物層との間に、絶縁層を設ける構成としたが、実施の形態1で示したように、有機化合物層と第2の導電層との間のみに絶縁層を設ける構成としてもよいし、有機化合物層を挟むように、順に第1の導電層、第1の絶縁層、有機化合物層、第2の絶縁層、第2の導電層の積層構造としてもよい。
本実施の形態において、絶縁層376a、絶縁層376bは絶縁性を有しており、非常に薄膜(絶縁層の膜厚が、4nm以下、1nm以上2nm以下)であってもよく、その材料、作製方法によっては連続した膜としての形状を示さず、不連続な島状の形状である場合がある。第1の導電層356と有機化合物層362a、有機化合物層362bの界面に存在する絶縁層376a、絶縁層376bによりキャリアのトンネル注入が可能になり、有機化合物層362a、有機化合物層362bに安定して電流が流れる。よって、第1の導電層356と第2の導電層263a、第2の導電層263bとに電圧を印加すると、有機化合物層362a、有機化合物層362bに電流が流れて熱が発生する。そして、有機化合物層362a、有機化合物層362bの温度が、ガラス転移温度まで上昇すると、有機化合物層362a、有機化合物層362bを形成する材料は、流動性を有する組成物となる。組成物(有機化合物材料)の表面張力と、被形成物質である絶縁層376a、絶縁層376b表面とのぬれ性の悪さにより、流動性を有する組成物には凝集力が働き、固体状態の形状を維持せずに、流動(移動)し、その形状が変化する。よって、有機化合物層362a、有機化合物層362bの膜厚は不均一となり、有機化合物層362a、有機化合物層362bが変形し、第1の導電層355と第2の導電層363a、第2の導電層363bとの一部が接して第1の導電層356と第2の導電層363a、第2の導電層363bとが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
本実施の形態のように、表面張力の大きい有機化合物を用いた有機化合物層362a、有機化合物層362bが形成される第1の導電層356上に、有機化合物層362a、有機化合物層362bとぬれ性の悪い絶縁層376a、絶縁層376bを設けることで、有機化合物層362a、有機化合物層362bの形状変化を促進し、有機化合物層362a、有機化合物層362bの膜厚を不均一とすることができるため、第1の導電層356と第2の導電層363a、第2の導電層363bとをより確実に短絡させることができる。よって、電圧印加前後での記憶素子の導電性が変化する。
この結果、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において確実に正常な書き込みを行うことが可能である。また、絶縁層のトンネル効果によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。
また、素子形成層385と記憶素子部375とを含む基板と、アンテナとして機能する導電層393が設けられた基板396は、接着性を有する樹脂395により貼り合わされている。そして、素子形成層385と導電層393とは樹脂395中に含まれる導電性微粒子394を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層385と記憶素子部375を含む基板と、アンテナとして機能する導電層393が設けられた基板396とを貼り合わせてもよい。
このように、記憶装置およびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板としてSi等の半導体基板を用いて、基板上に電界効果トランジスタを形成することによって素子形成層を設けてもよい。また、基板としてSOI基板を用いて、その上に素子形成層を設けてもよい。この場合、SOI基板はウェハの貼り合わせによる方法や酸素イオンをSi基板内に打ち込むことにより内部に絶縁層を形成するSIMOXと呼ばれる方法を用いて形成すればよい。
さらには、記憶素子部を、アンテナとして機能する導電層が設けられた基板に設けてもよい。またトランジスタに接続するセンサを設けてもよい。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。また本実施の形態で作製した半導体装置を、基板より公知の剥離工程により剥離し、フレキシブルな基板上に接着することで、フレキシブルな基体上に設けることができ、可撓性を有する半導体装置を得ることができる。フレキシブルな基体とは、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム(ポリエステル、ポリアミド、無機蒸着フィルム、紙類等)と接着性合成樹脂フィルム(アクリル系合成樹脂、エポキシ系合成樹脂等)との積層フィルムなどに相当する。フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層(接着層ではない)を加熱処理によって溶かし、加圧により接着する。また、基体に接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁層のトンネル電流によってキャリア注入性が向上するため、有機化合物層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
(実施の形態4)
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
上記構成を有する半導体装置へのデータの書き込みは、電気的作用を加えることにより行うことができる。電気的作用を加えることによりデータの書き込みを行う場合について説明する(図3)。
電気的作用を加えることによりデータの書き込みを行う場合、ロウデコーダ724a、カラムデコーダ726a、セレクタ726cにより、1つのメモリセル721を選択し、その後、書き込み回路を用いて、当該メモリセル721にデータを書き込む。具体的には、所望する部分の有機化合物層752に選択的に大きい電圧を印加して大電流を流し、第1の導電層751bと第2の導電層753bの間をショート(短絡)させる。
ショートした部分は他の部分と比較すると電気抵抗が大幅に小さくなる。このように、電気的作用を加えることにより、2つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない有機化合物層を「0」のデータとする場合、「1」のデータを書き込む際は、所望の部分の有機化合物層に選択的に大きい電圧を印加して大電流を流すことによって、ショートさせて電気抵抗を小さくする。
続いて、記憶素子からデータの読み出しを行う際の動作について説明する(図16参照。)。ここでは、読み出し回路726bは、抵抗素子746とセンスアンプ747を含む構成とする。但し、読み出し回路726bの構成は上記構成に制約されず、どのような構成を有していてもよい。
データの読み出しは、第1の導電層751bと第2の導電層753bの間に電圧を印加して、有機化合物層752の電気抵抗を読み取ることにより行う。例えば、上述したように、電気的作用を加えるによりデータの書き込みを行う場合、電気的作用を加えていないときの抵抗値Ra1と、電気的作用を加えて2つの導電膜間をショートしたときの抵抗値Rb1は、Ra1>Rb1を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
例えば、メモリセルアレイ722が含む複数のメモリセル721から、x列目y行目に配置されたメモリセル721のデータの読み出しを行う場合、まず、ロウデコーダ724a、カラムデコーダ726a、セレクタ726cにより、x列目のビット線Bxと、y行目のワード線Wyを選択する。そうすると、メモリセル721が含む有機化合物層と、抵抗素子746とは、直列に接続された状態となる。このように、直列に接続された2つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、有機化合物層752の抵抗値Ra又はRbに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ747に供給され、当該センスアンプ747において、「0」と「1」のどちらの情報を有しているかを判別される。その後、センスアンプ747において判別された「0」と「1」の情報を含む信号が外部に供給される。
上記の方法によると、有機化合物層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、有機化合物層に電気的作用を加えていないときの電流値Ia1と、電気的作用を加えて2つの導電膜間をショートしたときの抵抗値Ib1は、Ia1<Ib1を満たすことを利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を有機化合物層として用いることによって、データの書き込み(追記)は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の記憶素子および当該記憶素子を備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様にデータの書き込みまたは読み出しを行うことができる。
ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図14に具体例を挙げて説明する。
図14は、記憶素子部に「0」のデータの書き込みを行った記憶素子部の電流電圧特性951と、「1」のデータの書き込みを行った記憶素子部電流電圧特性952と、抵抗素子246の電流電圧特性953を示しており、ここでは抵抗素子246としてトランジスタを用いた場合を示す。また、データを読み出す際の動作電圧として、第1の導電層243と第2の導電層245の間に3Vを印加した場合について説明する。
図14において、「0」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性951とトランジスタの電流電圧特性953との交点954が動作点となり、このときのノードαの電位はV1(V)となる。ノードαの電位はセンスアンプ247に供給され、当該センスアンプ247において、上記メモリセルが記憶するデータは、「0」と判別される。
一方、「1」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性952とトランジスタの電流電圧特性953との交点955が動作点となり、このときのノードαの電位はV2(V)(V1>V2)となる。ノードαの電位はセンスアンプ247に供給され、当該センスアンプ247において、上記メモリセルが記憶するデータは、「1」と判別される。
このように、記憶素子部241の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた半導体装置の構成と自由に組み合わせて行うことができる。
(実施の形態5)
(実施の形態5)
本実施形態の半導体装置の構成について、図12を参照して説明する。図12に示すように、本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、データバス17、アンテナ(アンテナコイル)18、センサ21、センサ回路22を有する。
電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、記憶回路16を制御する機能を有する。アンテナ18は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
記憶回路16は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路16は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、DRAM、SRAM、FeRAM、マスクROM、PROM、EPROM、EEPROM及びフラッシュメモリから選択される1つ又は複数に相当する。
センサ21は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路22はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ/デジタル変換(A/D変換)して制御回路14に信号を出力する。
(実施の形態6)
(実施の形態6)
本発明によりプロセッサチップ(無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの(金券)、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサチップ90を設けることができる(図13(A)参照)。証書類とは、運転免許証、住民票等を指し、プロセッサチップ91を設けることができる(図13(B)参照)。乗物類とは、自転車等の車両、船舶等を指し、プロセッサチップ97を設けることができる(図13(C)参照)。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサチップ93を設けることができる(図13(D)参照)。書籍類とは、書物、本等を指し、プロセッサチップ94を設けることができる(図13(E)参照)。記録媒体とは、DVDソフト、ビデオテープ等を指、プロセッサチップ95を設けることができる(図13(F)参照)。身の回り品とは、鞄、眼鏡等を指し、プロセッサチップ96を設けることができる(図13(G)参照)。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、EL表示装置、テレビジョン装置(テレビ受像機、薄型テレビ受像機)、携帯電話等を指す。
本発明の半導体装置は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705を有する(図12(B)参照)。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と組み合わされる。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。
また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
また、本発明の半導体装置が有する記憶装置は、電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
(実施の形態7)
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
図17に示したのは本発明の半導体装置が有する一構成例であり、メモリセル1721がマトリクス状に設けられたメモリセルアレイ1722、読み出し回路及び書き込み回路を有する回路1726、デコーダ1724、デコーダ1723を有している。なお、ここで示す記憶装置1716の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
メモリセル1721は、ビット線Bx(1≦x≦m)に接続される第1の導電層と、ワード線Wy(1≦y≦n)に接続される第2の導電層と、絶縁層とを有する。絶縁層は、第1の導電層と第2の導電層の間に単層または積層して設けられている。
まず、パッシブマトリクス型の記憶装置において記憶素子にデータの書き込みを行う際の動作について図17、図18を用いて説明する。データの書き込みは、電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。
メモリセル1721にデータ「1」を書き込む場合、まず、デコーダ1723、1724およびセレクタ1725によってメモリセル1721を選択する。具体的には、デコーダ1724によって、メモリセル1721に接続されるワード線W3に所定の電圧V2を印加する。また、デコーダ1723とセレクタ1725によって、メモリセル1721に接続されるビット線B3を回路1726に接続する。そして、回路1726からビット線B3へ書き込み電圧V1を出力する。こうして、メモリセル1721を構成する第1の導電層と第2の導電層の間には電位(電圧)Vw=V1−V2を印加する。電位Vwを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、(V1、V2)=(0V、5〜15V)、あるいは(3〜5V、−12〜−2V)の範囲から適宜選べば良い。電位Vwは5〜15V、あるいは−5〜−15Vとすればよい。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第1の導電層と第2の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
一方、メモリセル1721にデータ「0」を書き込む場合は、メモリセル1721には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ1723、1724およびセレクタ1725によってメモリセル1721を選択するが、回路1726からビット線B3への出力電位を、選択されたワード線W3の電位あるいは非選択ワード線の電位と同程度とし、メモリセル1721を構成する第1の導電層と第2の導電層の間に、メモリセル1721の電気特性を変化させない程度の電圧(例えばー5〜5V)を印加すればよい。
続いて、パッシブマトリクス型の記憶装置において、記憶素子からデータの読み出しを行う際の動作について説明する(図17参照)。データの読み出しは、メモリセルを構成する第1の導電層と第2の導電層の間の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単にメモリセルの電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有するメモリセルの電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図17(B)に示す抵抗素子1746と差動増幅器1747を用いた回路1726を考えることができる。抵抗素子1746は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子1746の代わりにトランジスタ1748を用いても良いし、差動増幅器の代わりにクロックドインバータ1749を用いることも可能である(図17(C))。クロックドインバータ1749には、読み出しを行うときにHi、行わないときにLoとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図17に限定されない。
メモリセル1721からデータの読み出しを行う場合、まず、デコーダ1723、1724およびセレクタ1725によってメモリセル1721を選択する。具体的には、デコーダ1724によって、メモリセル1721に接続されるワード線Wyに所定の電圧Vyを印加する。また、デコーダ1723とセレクタ1725によって、メモリセル1721に接続されるビット線Bxを回路1726の端子Pに接続する。その結果、端子Pの電位Vpは、抵抗素子1746(抵抗値Rr)とメモリセル1721(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル1721がデータ「0」を有する場合には、Vp0=Vy+(V0−Vy)×R0/(R0+Rr)となる。また、メモリセル1721がデータ「1」を有する場合には、Vp1=Vy+(V0−Vy)×R1/(R1+Rr)となる。その結果、図17(B)では、VrefをVp0とVp1の間となるように選択することで、図17(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutとして、データ「0」/「1」に応じて、Lo/Hi(もしくはHi/Lo)が出力され、読み出しを行うことができる。
例えば、差動増幅器をVdd=3Vで動作させ、Vy=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHiが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLoが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、絶縁層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
次に、アクティブマトリクス型の記憶装置において記憶素子にデータの書き込みを行うときの動作について説明する(図18参照。)。
図18に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセルアレイ1232がマトリクス状に設けられたメモリセルアレイ1232、回路1226、デコーダ1224、デコーダ1223を有している。回路1226は読み出し回路及び書き込み回路を有している。なお、ここで示す記憶装置1217の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
メモリセル1231は、ビット線Bx(1≦x≦m)に接続する第1の配線と、ワード線Wy(1≦y≦n)に接続する第2の配線と、トランジスタ1210aと、記憶素子1215bと、メモリセル1231とを有する。記憶素子1215bは、一対の導電層の間に、絶縁層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する2端子の一方と接続される。記憶素子の残る1端子は共通電極(電位Vcom)と接続される。
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。
ここでは、n行m列目のメモリセル1231にデータを書き込む場合について説明する。メモリセル1231にデータ「1」を書き込む場合、まず、デコーダ1223、1224およびセレクタ1225によってメモリセル1231を選択する。具体的には、デコーダ1224によって、メモリセル1231に接続されるワード線Wnに所定の電圧V22を印加する。また、デコーダ1223とセレクタ1225によって、メモリセル1231に接続されるビット線Bmを読み出し回路及び書き込み回路を有する回路1226に接続する。そして、回路1226からビット線B3へ書き込み電圧V21を出力する。
こうして、メモリセルを構成するトランジスタ1210aをオン状態とし、記憶素子1215bに、ビット線を電気的に接続し、おおむねVw=VcomーV21の電位(電圧)を印加する。なお、記憶素子1215bの一方の電極は電位Vcomの共通電極に接続されている。電位Vwを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡(ショート)させてもよい。なお、電位は、(V21、V22、Vcom)=(5〜15V、5〜15V、0V)、あるいは(−12〜0V、−12〜0V、3〜5V)の範囲から適宜選べば良い。電位Vwは5〜15V、あるいは−5〜−15Vとすればよい。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位(例えば0V)を印加し、非選択のビット線は浮遊状態とするか、Vcomと同程度の電位を印加するとよい。
一方、メモリセル1231にデータ「0」を書き込む場合は、メモリセル1231には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ1223、1224およびセレクタ1225によってメモリセル1231を選択するが、回路1226からビット線B3への出力電位をVcomと同程度とするか、ビット線B3を浮遊状態とする。その結果、記憶素子1215bには、小さい電位(例えば−5〜5V)が印加されるか、電圧(電位)が印加されないため、電気特性が変化せず、データ「0」書き込みが実現される。
次に、電気的作用により、データの読み出しを行う際の動作について説明する。ここでは、回路1226は、抵抗素子1246と差動増幅器1247を含む構成とする。但し、回路1226の構成は上記構成に制約されず、どのような構成を有していてもよい。
次に、アクティブマトリクス型の記憶装置において電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子1215bの電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図18(B)に示す抵抗素子1246と差動増幅器1247を用いた回路1226を考えることができる。抵抗素子は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子1246の代わりに、トランジスタ1249を用いても良いし、差動増幅器の代わりにクロックドインバータ1248を用いることも可能である(図18(C))。勿論、回路構成は図18に限定されない。
x行y列目メモリセル1231からデータの読み出しを行う場合、まず、デコーダ1223、1224およびセレクタ1225によってメモリセル1231を選択する。具体的には、デコーダ1224によって、メモリセル1231に接続されるワード線Wyに所定の電圧V24を印加し、トランジスタ1210aをオン状態にする。また、デコーダ1223とセレクタ1225によって、メモリセル1231に接続されるビット線Bxを回路1226の端子Pに接続する。その結果、端子Pの電位Vpは、VcomとV0の抵抗素子1246(抵抗値Rr)と記憶素子1215b(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル1231がデータ「0」を有する場合には、Vp0=Vcom+(V0−Vcom)×R0/(R0+Rr)となる。また、メモリセル1231がデータ「1」を有する場合には、Vp1=Vcom+(V0−Vcom)×R1/(R1+Rr)となる。その結果、図18(B)では、VrefをVp0とVp1の間となるように選択することで、図18(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutが、データ「0」/「1」に応じて、Lo/Hi(もしくはHi/Lo)が出力され、読み出しを行うことができる。
例えば、差動増幅器をVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とし、トランジスタ1210aのオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHiが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLoが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、記憶素子1215bの抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
上記構成を有する記憶素子および当該記憶素子を備えた記憶装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の記憶装置及び半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を絶縁層として用いることによって、データの書き込み(追記)は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した記憶装置及び半導体装置を提供することができる。
なお、本実施の形態は、上記実施の形態に示した記憶素子、当該記憶素子を備えた記憶装置及び半導体装置の構成と自由に組み合わせて行うことができる。
Claims (9)
- 第1の導電層と第2の導電層との間に、絶縁層と、有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記有機化合物の表面張力によって凝集し、
前記第1の導電層と前記第2の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。 - 第1の導電層と第2の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記絶縁層より大きな前記有機化合物の表面張力によって凝集し、
前記第1の導電層と前記第2の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。 - 第1の導電層と第2の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低く、
前記第1の導電層と前記第2の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。 - 第1の導電層と第2の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低いため、凝集が促進され、
前記第1の導電層と前記第2の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。 - 第1の導電層と第2の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記絶縁層より大きな前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低く、
前記第1の導電層と前記第2の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。 - 第1の導電層と第2の導電層との間に、絶縁層と、前記絶縁層と接する有機化合物層とを含む記憶素子を有し、
前記有機化合物層の有機化合物は溶融すると前記絶縁層より大きな前記有機化合物の表面張力によって凝集し、かつ溶融した有機化合物は前記絶縁層表面に対してぬれ性が低いため、凝集が促進され、
前記第1の導電層と前記第2の導電層とに電圧を印加することにより前記記憶素子に書き込みを行うことを特徴とする半導体装置。 - 請求項1乃至6のいずれか一項において、前記記憶素子の書き込み後、前記第1の導電層と前記第2の導電層とは一部接することを特徴とする半導体装置。
- 請求項1乃至7のいずれか一項において、前記記憶素子の書き込み後、前記有機化合物層の膜厚が変化することを特徴とする半導体装置。
- 請求項1乃至8のいずれか一項において、前記有機化合物が溶融して前記記憶素子に書き込みを行うことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006139713A JP2006352104A (ja) | 2005-05-20 | 2006-05-19 | 半導体装置、及び半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005147599 | 2005-05-20 | ||
JP2006139713A JP2006352104A (ja) | 2005-05-20 | 2006-05-19 | 半導体装置、及び半導体装置の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006352104A true JP2006352104A (ja) | 2006-12-28 |
Family
ID=37647563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006139713A Withdrawn JP2006352104A (ja) | 2005-05-20 | 2006-05-19 | 半導体装置、及び半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006352104A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211186A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
JP2008211185A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
JP2009080922A (ja) * | 2007-09-03 | 2009-04-16 | Semiconductor Energy Lab Co Ltd | 記憶装置、半導体装置、及び電子機器 |
JP2014027322A (ja) * | 2007-03-05 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 配線の作製方法、記憶素子の作製方法 |
KR101485926B1 (ko) | 2007-02-02 | 2015-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억장치 |
KR20160083047A (ko) * | 2013-11-01 | 2016-07-11 | 마이크론 테크놀로지, 인크. | 금속 소스를 포함하는 메모리 셀들의 스트링을 구비하는 방법 및 장치 |
US10090317B2 (en) | 2013-11-01 | 2018-10-02 | Micron Technology, Inc. | Methods and apparatuses having memory cells including a monolithic semiconductor channel |
US10529776B2 (en) | 2013-03-15 | 2020-01-07 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
-
2006
- 2006-05-19 JP JP2006139713A patent/JP2006352104A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101485926B1 (ko) | 2007-02-02 | 2015-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억장치 |
JP2008211185A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
US9006741B2 (en) | 2007-02-02 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers |
JP2008211186A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
JP2014027322A (ja) * | 2007-03-05 | 2014-02-06 | Semiconductor Energy Lab Co Ltd | 配線の作製方法、記憶素子の作製方法 |
US8018755B2 (en) | 2007-09-03 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
JP2009080922A (ja) * | 2007-09-03 | 2009-04-16 | Semiconductor Energy Lab Co Ltd | 記憶装置、半導体装置、及び電子機器 |
US10529776B2 (en) | 2013-03-15 | 2020-01-07 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
US11043534B2 (en) | 2013-03-15 | 2021-06-22 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
KR20160083047A (ko) * | 2013-11-01 | 2016-07-11 | 마이크론 테크놀로지, 인크. | 금속 소스를 포함하는 메모리 셀들의 스트링을 구비하는 방법 및 장치 |
JP2016535444A (ja) * | 2013-11-01 | 2016-11-10 | マイクロン テクノロジー, インク. | 金属ソースを含むメモリセルストリングを有する方法及び装置 |
KR101896379B1 (ko) | 2013-11-01 | 2018-09-10 | 마이크론 테크놀로지, 인크. | 금속 소스를 포함하는 메모리 셀들의 스트링을 구비하는 방법 및 장치 |
US10090317B2 (en) | 2013-11-01 | 2018-10-02 | Micron Technology, Inc. | Methods and apparatuses having memory cells including a monolithic semiconductor channel |
US10879259B2 (en) | 2013-11-01 | 2020-12-29 | Micron Technology, Inc. | Methods and apparatuses having memory cells including a monolithic semiconductor channel |
US11665893B2 (en) | 2013-11-01 | 2023-05-30 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells including a metal source |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8174006B2 (en) | Semiconductor device and manufacturing method thereof and method for writing memory element | |
TWI431827B (zh) | 半導體裝置和其製造方法 | |
US8288197B2 (en) | Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer | |
JP6041961B2 (ja) | 半導体装置および電子機器 | |
CN1992369B (zh) | 半导体器件以及半导体器件的制造方法 | |
JP2006352104A (ja) | 半導体装置、及び半導体装置の作製方法 | |
US8865511B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4869613B2 (ja) | 記憶装置、及び記憶装置の作製方法 | |
JP4969141B2 (ja) | 記憶素子、半導体装置、及び記憶素子の作製方法 | |
JP5063084B2 (ja) | 半導体装置の作製方法 | |
JP5459894B2 (ja) | 半導体装置 | |
JP5201853B2 (ja) | 半導体装置 | |
JP4974576B2 (ja) | 記憶素子、半導体装置、及び記憶素子の作製方法 | |
JP4974555B2 (ja) | 記憶素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090302 |