CN1992369B - 半导体器件以及半导体器件的制造方法 - Google Patents

半导体器件以及半导体器件的制造方法 Download PDF

Info

Publication number
CN1992369B
CN1992369B CN200610156237.4A CN200610156237A CN1992369B CN 1992369 B CN1992369 B CN 1992369B CN 200610156237 A CN200610156237 A CN 200610156237A CN 1992369 B CN1992369 B CN 1992369B
Authority
CN
China
Prior art keywords
conductive layer
organic compound
memory element
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610156237.4A
Other languages
English (en)
Other versions
CN1992369A (zh
Inventor
加藤清
斋藤利彦
高野圭惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1992369A publication Critical patent/CN1992369A/zh
Application granted granted Critical
Publication of CN1992369B publication Critical patent/CN1992369B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/80—Array wherein the substrate, the cell, the conductors and the access device are all made up of organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115—Polyfluorene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/622—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing four rings, e.g. pyrene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/656—Aromatic compounds comprising a hetero atom comprising two or more different heteroatoms per ring
    • H10K85/6565—Oxadiazole compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的目的在于提供一种具有更高功能和可靠性的存储元件的半导体器件、以及一种技术即以低成本及高成品率制造所述半导体器件而不会使工艺和器件复杂化。作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。

Description

半导体器件以及半导体器件的制造方法
技术领域
本发明涉及具有存储元件的半导体器件、以及半导体器件的制造方法。
背景技术
近年来，个体识别技术已经引起较大关注，这种个体识别技术通过将ID(个体识别号)分配给各个目标以明确各目标的履历等信息，从而将其用于生产、管理等。尤其是，已经进行了可以以非接触方式发送和接收数据的半导体器件的开发。作为这样的半导体器件，特别地，在公司、商场等正在开始采用RFID(射频识别)标签(还称作是ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签和无线芯片)等。
这些半导体器件中大多都包括天线和使用硅(Si)等半导体衬底的电路(以后还被称作是IC(集成电路)芯片)，并且该IC芯片是由存储电路(以后还称作是存储器)和控制电路等构成的。另外，人们正在积极研发控制电路和存储电路等，其中包括使用有机化合物的有机薄膜晶体管(以后称作是TFT)和有机存储器等(例如，参见专利文献1)。
[专利文献1]特开平7-22669号公报
然而，在使用有机化合物的存储电路中，其中通过在一对电极之间提供有机化合物来形成存储元件，根据存储电路的尺寸，在有机化合物层较厚的情况下，导致电流不容易流动而驱动电压上升的问题。另一方面，在有机化合物层较薄的情况下，所述元件容易受到灰尘或者电极层表面上的凸凹形状的影响，这样导致诸如存储器特性(写入电压等)的不均匀或者不能进行正常写入等的问题。
发明内容
因此，本发明的目的在于提供一种技术，使得以高成品率制造更高可靠性的半导体器件而不会使器件和工艺等复杂化。
在本发明中，作为存储元件使用将有机化合物层设置在用作一对电极的导电层之间而成的存储元件。存储元件的形状由第一导电层、有机化合物层、以及第二导电层的叠层结构来确定。发明人将尺寸不同即2μm×2μm、3μm×3μm、以及5μm×5μm的存储元件分别制作1024个，将写入电压施加到每个存储元件，来进行电写入。在每个尺寸的存储元件中，将写入失败的存储元件的数量除以总数(1024个)，来算出写入失败率。此外，还改变写入电压为8V、9V、10V、11V、以及12V，在每个电压值中算出每个尺寸的存储元件的写入失败率Pf(％)。写入电压和每个尺寸的存储元件的写入失败率Pf的关系表示于图15A。此外，存储元件的结构是第一导电层、绝缘层、有机化合物层、以及第二导电层的叠层结构，形成厚度100nm的钛膜作为第一导电层，形成厚度1nm的氟化钙(CaF2)膜作为绝缘层，层叠厚度10nm的α-NPD膜作为有机化合物层，并且形成厚度200nm的铝膜作为第二导电层。
图15A示出了对于写入电压的每个存储元件的写入失败率Pf。在图15A至15C中，菱形点、方形点、以及三角形点分别表示2μm×2μm、3μm×3μm、以及5μm×5μm尺寸的存储元件的对于写入电压的写入失败率。
从图15A中可以看到的是，在每个尺寸的存储元件中，写入电压越大，写入失败率越低，然而写入失败率的降低状态不均匀，并且表示每个存储元件的对于写入电压的写入失败率的直线互相错开，而没重叠。
接下来，对于尺寸不同的存储元件的数据进行归一化。以边长和面积大小分别进行归一化，使用边长来使数据归一化且重新绘出的曲线图是图15B，使用面积来使数据归一化且重新绘出的曲线图是图15C。下面，将详细描述归一化的方法。
5μm×5μm的存储元件的周长相当于3μm×3μm的存储元件的边长的5/3。像这样，一个5μm×5μm的存储元件的周长相当于边长为L的存储元件的5/L。存储元件的写入失败率为Pf，对每个尺寸的存储元件以其边长进行归一化，边归一化写入失败率(以下也称为Pfd)成为Pf(5/L)(％)。图15B示出了在每个尺寸的存储元件中的写入电压(V)和边归一化写入失败率Pfd(Pf(5/L)(％))的关系。
与上述同样，使用面积来使每个存储元件的数据归一化。5μm×5μm的存储元件的面积大小相当于3μm×3μm的存储元件的面积的(5/3)2倍。像这样，一个5μm×5μm的存储元件的面积相当于边长为L的存储元件的面积的(5/L)2倍。存储元件的写入失败率为Pf，对每个尺寸的存储元件以其面积大小进行归一化，面积归一化写入失败率(以下也称为Pfs)成为Pf的(5/L)2次方。图15C示出了在每个尺寸的存储元件中的写入电压(V)和面积归一化写入失败率Pfs(Pf的(5/L)2次方(％))的关系。
图15B的以其边长来使每个存储元件的数据归一化而成的曲线图示出了对于写入电压的写入失败率Pfd在2μm×2μm、3μm×3μm、以及5μm×5μm之间大致相同。另一方面，图15C的以其面积来使每个存储元件的数据归一化而成的曲线图，其中，与作为归一化之前的数据的图15A同样，对于写入电压的写入失败率Pfs的降低状态在每个尺寸的存储元件之间不均匀，表示每个存储元件的对于写入电压的写入失败率Pfs的直线也彼此错开。通过在各尺寸的存储元件中利用边长进行归一化而减少了各存储元件的数据的不均匀这一点可知，对存储元件的写入失败率的影响大的是周长而不是面积大小。
因此，本发明提出了在相同面积的存储元件的形状中着眼于周长的形状。在本发明中，在存储元件B中，在使存储元件B的形状成为具有相同面积的长方形(也可以为正方形)的情况下，其长边(b)和短边(a)的比率(X＝b/a)大是优选的。在本发明中，长边和短边的比率(X)优选为3或更大，更优选为6或更大。考虑到存储元件A即具有与存储元件B相同的周长的(dB＝2a+2b)的正方形，正方形的存储元件A的一边长度dA为dA＝(a+b)/2，正方形的存储元件A的面积SA为SA＝((a+b)/2)2。另一方面，由于存储元件B的面积SB为SB＝ab，当长边和短边的比率(X)为3或更大时，存储元件B的面积SB对于正方形的存储元件A的面积SA的比率即Y(Y＝SB/SA)为0.75或更小，再者，当长边和短边的比率(X)为6或更大时，存储元件B的面积SB对于正方形的存储元件A的面积SA的比率即Y为0.5或更小。
注意，在本说明书中，具有与存储元件相同的面积、相同的周长的长方形的长边和短边的比率是指长边长度除以短边长度而得到的值。与此同样，存储元件的面积和具有与存储元件相同的周长的的正方形的面积的比率是指存储元件的面积除以与存储元件相同的周长的正方形的面积而得到的值。
在本发明中，作为存储元件使用将有机化合物层设置在用作一对电极的导电层(第一导电层及第二导电层)之间而成的存储元件。因此，存储元件是至少包括第一导电层、有机化合物层、第二导电层的叠层区域，并且存储元件的形状就是所述叠层体的形状。因此，存储元件的形状可以分别由第一导电层、有机化合物层、第二导电层的每个形状控制。此外，在第一导电层上选择性地形成用作隔壁的绝缘层，来选择性地控制接触形成在第一导电层上的有机化合物层的区域。
在本发明中，作为存储元件的形状，使用周边具有凹凸部的矩形、具有一个或多个弯曲部分的“之”字形、梳齿形、内部具有开口(空间)的环形(圆圈形、轮胎形、所谓的面包圈形)等形状。此外，也可以使用长方形(正方形)具有狭缝(槽口)的形状。此外，也可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
注意，在本说明书中，半导体器件是指能够通过利用半导体特性来动作的器件。可以制造具有使用本发明的存储元件的集成电路、具有处理器电路的芯片等的半导体器件。
本发明的半导体器件之一如下：在第一导电层和第二导电层之间具有包括有机化合物层的存储元件，第一导电层和第二导电层中至少一个的俯视形状是弯曲的。
本发明的半导体器件之一如下：在第一导电层和第二导电层之间具有包括有机化合物层的存储元件，第一导电层和第二导电层中至少一个的俯视形状是梳齿形。
本发明的半导体器件之一如下：在第一导电层和第二导电层之间具有包括有机化合物层的存储元件，第一导电层和第二导电层中至少一个的俯视形状是环形。
本发明的半导体器件之一如下：在第一导电层和第二导电层之间具有包括有机化合物层的存储元件，第一导电层和第二导电层中至少一个的俯视形状是具有狭缝的矩形形状。
本发明的半导体器件之一包括存储元件，所述存储元件包括：第一导电层；在第一导电层上具有开口的绝缘层；在第一导电层上的开口中的有机化合物层；以及在有机化合物层上的第二导电层，其中所述开口具有至少弯曲一次的俯视形状。
本发明的半导体器件之一包括存储元件，所述存储元件包括：第一导电层；在第一导电层上具有开口的绝缘层；在第一导电层上的开口中的有机化合物层；以及在有机化合物层上的第二导电层，其中所述开口的俯视形状是梳齿形。
本发明的半导体器件之一包括存储元件，所述存储元件包括：第一导电层；在第一导电层上具有开口的绝缘层；在第一导电层上的开口中的有机化合物层；以及在有机化合物层上的第二导电层，其中所述开口的俯视形状是环形。
本发明的半导体器件之一包括存储元件，所述存储元件包括：第一导电层；在第一导电层上具有开口的绝缘层；在第一导电层上的开口中的有机化合物层；以及在有机化合物层上的第二导电层，其中所述开口的俯视形状是具有狭缝的矩形形状。
本发明的半导体器件的制造方法之一包括以下工序：形成俯视形状是弯曲的第一导电层；在弯曲的第一导电层上形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是弯曲的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成俯视形状是梳齿形的第一导电层；在梳齿形的第一导电层上形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是梳齿形的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成俯视形状是环形的第一导电层；在环形的第一导电层上形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是环形的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成俯视形状是具有狭缝的矩形形状的第一导电层；在俯视形状是带狭缝的矩形形状的第一导电层上形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状为具有狭缝的矩形形状的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成第一导电层；在第一导电层上形成具有俯视形状是弯曲的开口的绝缘层；在第一导电层上的弯曲的开口中形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是弯曲的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成第一导电层；在第一导电层上形成具有俯视形状是梳齿形的开口的绝缘层；在第一导电层上的梳齿形的开口中形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是梳齿形的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成第一导电层；在第一导电层上形成具有俯视形状是环形的开口的绝缘层；在第一导电层上的开口中形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是环形的存储元件。
本发明的半导体器件的制造方法之一包括以下工序：形成第一导电层；在第一导电层上形成具有俯视形状是具有狭缝的矩形形状的开口的绝缘层；在第一导电层上的开口中形成有机化合物层；在有机化合物层上形成第二导电层来制造俯视形状是具有狭缝的矩形形状的存储元件。
在上述半导体器件中，在半导体器件的写入之后，有可能第一导电层和第二导电层局部接触，或者有机化合物层的厚度产生变化。
根据本发明，存储元件的特性稳定而不会产生不均匀，从而可以进行正常写入。因此，可以以高成品率制造高可靠性的半导体器件而不会使器件和工艺等复杂化。
附图说明
图1A至1D是说明本发明的图；
图2A至2C是说明本发明的半导体器件的图；
图3A至3C是说明本发明的半导体器件的图；
图4A和4B是说明本发明的半导体器件的图；
图5A至5C是说明本发明的半导体器件的图；
图6A和6B是说明本发明的半导体器件的图；
图7A和7B是说明本发明的半导体器件的图；
图8A和8B是说明本发明的半导体器件的图；
图9是表示存储元件的长边和短边的比率与面积的关系的曲线图；
图10是说明本发明的半导体器件的图；
图11是说明本发明的半导体器件的图；
图12A和12B是说明本发明的半导体器件的图；
图13A至13G是说明本发明的半导体器件的图；
图14A和14B是说明本发明的半导体器件的图；
图15A至15C是表示存储元件的写入电压和写入失败率的关系的曲线图；
图16A至16C是说明本发明的存储元件的图；
图17A至17D是说明本发明的半导体器件的图；
图18A至18C是说明本发明的图；
图19A至19C是说明本发明的半导体器件的图；以及
图20A和20B是说明本发明的半导体器件的检查方法的图。
具体实施方式
参照附图对于本发明的实施方式进行详细说明。注意，本发明不局限于以下说明，所属领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式，而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下将说明的实施方式所记载的内容中。此外，在以下将说明的本发明的结构中，对同一部分或具有同样功能的部分在不同的附图之间附加同一附图标记，而省略其重复说明。
实施方式1
在本实施方式中，将参照图1A至1D说明使用本发明的存储元件。
本发明提出在相同面积的存储元件的形状中，着眼于存储元件的周长的形状。首先，考虑包括第一导电层、有机化合物层、以及第二导电层而构成的存储元件B。
当与面积SB为SB＝ab的存储元件B相同面积的长方形(也可以为正方形)的短边及长边分别为a及b时，该长方形的周长dB为db＝2a+2b。当考虑其周长与存储元件B相同的正方形的存储元件A时，存储元件A的一边长度dA为dA＝(a+b)/2，并且由于存储元件A是正方形，所以其面积SA为SA＝((a+b)/2)2。
比较存储元件A和存储元件B的面积。存储元件A的面积SA为SA＝((a+b)/2)2，而存储元件B的面积SB为SB＝ab。存储元件B的面积SB对正方形的存储元件A的面积SA的比率Y为Y＝SB/SA＝ab/((a+b)/2)2，并且当存储元件B的长边b和短边a的比率b/a为X(X＝b/a)时，Y＝4X/(X+1)2。将存储元件B的长边b和短边a的比率X与存储元件B对存储元件A的面积比Y的关系表示于图9。再者，由于长边b＞短边a，所以比率X为1或更大。
如图9所示，长边对短边的比率X越大，存储元件B的面积和周长相同的正方形的存储元件A的面积的比率Y越小。在本发明中，在存储元件中将该存储元件的形状转换为相同面积的长方形(也可以为正方形)来考虑的情况下，其长边b和短边a的比率X(X＝b/a)大就更优选。特别是，长边对短边的比率X优选为3或更大，更优选为6或更大。在长边和短边的比率X为3或更大的情况下，存储元件B的面积SB对正方形的存储元件A的面积SA的比率Y为0.75或更小，而在长边对短边的比率X为6或更大的情况下，存储元件B的面积SB对正方形的存储元件A的面积SA的比率Y为0.5或更小。
在本发明中，作为存储元件使用在用作一对电极的导电层(第一导电层及第二导电层)之间设置有机化合物层而成的存储元件。因此，存储元件是至少包括第一导电层、有机化合物层、以及第二导电层的叠层区域，并且存储元件的形状是指该叠层体的形状。因此，存储元件的形状可以由第一导电层、有机化合物层、以及第二导电层的每个形状控制。例如，为了将存储元件形成为上述形状，而将第一导电层形成为所希望的形状。然后，在形成为所希望的形状的第一导电层上层叠有机化合物层、第二导电层，以形成反映第一导电层的形状的存储元件。此外，也可以在第一导电层上选择性地形成作为隔壁的绝缘层，来选择性地控制在第一导电层上接触形成的有机化合物层的区域。
在本发明中，作为存储元件的形状，使用周边具有凹凸部分的矩形、具有一个或多个弯曲部分的“之”字形形状、梳齿形、内部具有开口(空间)的环形(轮胎形)等形状。此外，也可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
将本实施方式的存储元件的截面图及俯视图表示于图1A至1D及图18A至18C。图1A至1C及图18A至18C是存储元件的俯视图，并是在A至C中具有不同的形状的存储元件的例子。在图1A至1C及图18A至18C中沿虚线K-L的截面图相当于图1D。如图1D所示，本实施方式的存储元件具有第一导电层35、有机化合物层36、以及第二导电层37的叠层结构。图1A至1C及图18A至18C所示的存储元件表示由第一导电层、有机化合物层、以及第二导电层的叠层构成的存储元件区域。
图1A的存储元件41的俯视形状弯曲为方形波形状，成为往左右蜿蜒的形状。此外，存储元件41在俯视形状中的弯曲部分是方形的例子，然而也可以为具有曲率并带有圆度的形状。此外，弯曲部分既可为一个又可为多个。图1B的存储元件42是梳齿形的导电层，其长方形的一边具有多个凹部。所述凹部既可为多个又可为一个。此外，在图1B中表示只有一边具有凹部的梳齿形的例子，然而也可以在其他边中设置凹部，在图1B中，当在与具有凹部的边平行对置的边中也设置凹部时，可以形成骨形导电层。图1C的存储元件43是具有向存储元件中央成为旋涡那样的弯曲部分的导电层(还被称作所谓的旋涡形)。图1C的存储元件43所具有的弯曲部分也是方形，然而与图1A同样，也可以是其弯曲部分具有曲率并带有圆度的形状。此外，也可以在存储元件43中设置如图1B所示的周边部分的凹凸部分。
图18A的存储元件44是在长方形的存储元件44内部的中央部分具有同样的长方形空间的形状。图18B的存储元件45是在椭圆形的存储元件45内部的中央附近具有两个圆形空间的形状。图18C的存储元件46是在圆形的存储元件46内部具有圆形空间，就是环形形状。在图18A至18C中，存储元件内部所具有的空间表示没有形成第一导电层、有机化合物层、以及第二导电层中的至少一层，从而没有形成存储元件的叠层的状态。因此，在图18A至18C中，存储元件内部所具有的空间仅表示没有形成存储元件的状态而不一定表示什么也不形成的状态。
具有图1A至1C及图18A至18C所示的形状的存储元件被制作为具有弯曲部分或凹凸的形状，因此存储元件的周长较长。因此，在这种存储元件中考虑相同面积的长方形的情况下，周边的长度越长，其长边和短边的比率越大。在本发明中，长边对短边的比率优选为3或更大，更优选为6或更大。此外，当考虑到以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对所述正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
在这样的本实施方式的存储元件中，可以正常写入，从而可以降低写入失败率。此外，在多个存储元件中写入特性稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
此外，如图16A至16C所示，也可以采用在有机化合物层和导电层之间设置绝缘层的结构。
有机化合物层52、有机化合物层62、有机化合物层72使用与图1D的有机化合物层36相同的材料相同地形成即可。
图16A是在第一导电层50和有机化合物层52之间设置绝缘层51的例子，其中在有机化合物层52上设置有第二导电层53。在图16B中，绝缘层61形成在设置在第一导电层60上的有机化合物层62上，在绝缘层61上设置有第二导电层63。在图16C中，层叠有第一导电层70、第一绝缘层71、有机化合物层72、第二绝缘层74、以及第二导电层73，其中在第一导电层70和有机化合物层72之间设置有第一绝缘层71，在有机化合物层72和第二导电层73之间设置有第二绝缘层74。
在本实施方式中，绝缘层51、绝缘层61、第一绝缘层71、第二绝缘层74具有绝缘性，可以是非常薄的薄膜(绝缘层的薄膜厚度是4nm或更薄，优选是0.1nm或更厚且2nm或更薄)，并且根据其材料、制造方法，所述绝缘层有时是非连续的岛状形状而不呈现连续薄膜的形状。在本说明书中的其他附图中，将绝缘层表示为连续的层，然而该绝缘层包括非连续的岛状形状的情况。
可以认为根据在导电层和有机化合物层之间的界面处存在的绝缘层能够进行载流子的隧道注入，因此流动有隧道电流。当第一导电层和第二导电层之间施加电压时，电流在有机化合物层流动从而产生热量。当有机化合物层的温度升高到玻璃转变温度时，用于形成有机化合物层的材料变成具有流动性的组成物。所述具有流动性的组成物进行流动(移动)而没有保持固态形状，并且改变其形状。从而，有机化合物层的厚度变得不均匀，并且有机化合物层变形，第一导电层和第二导电层的一部分互相接触而使第一导电层和第二导电层产生短路。此外，也有可能电场聚集于有机化合物层的厚度薄的区域中，因高电场的影响而导致第一导电层和第二导电层产生短路。因此，在施加电压前后，存储元件的电导性产生变化。
在半导体器件中，在进行对半导体器件的写入之后，有可能第一导电层和第二导电层的一部分接触，或者改变有机化合物层的厚度。
通过设置绝缘层51、绝缘层61、第一绝缘层71、以及第二绝缘层74，存储元件的写入电压等的特性变得稳定而不会产生不均匀，因此对每个元件可以进行正常写入。此外，由于通过设置绝缘层提高载流子注入性，所以可以增加有机化合物层的厚度。因此，可以防止在通电之前的初始状态中存储元件短路的缺陷。
在本发明中，使用热稳定且化学稳定并且没有注入载流子的无机绝缘物、有机化合物形成绝缘层。下面将举出可以用于绝缘层的无机绝缘物、有机化合物的具体例。
在本发明中，作为用于绝缘层的无机绝缘物可以使用如下氧化物：氧化锂(Li2O)、氧化钠(Na2O)、氧化钾(K2O)、氧化铷(Rb2O)、氧化铍(BeO)、氧化镁(MgO)、氧化钙(CaO)、氧化锶(SrO)、氧化钡(BaO)、氧化钪(Sc2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化
Figure A20061015623700191
(RfO2)、氧化钽(TaO)、氧化锝(TcO)、氧化铁(Fe2O3)、氧化钴(CoO)、氧化钯(PdO)、氧化银(Ag2O)、氧化铝(Al2O3)、氧化镓(Ga2O3)、氧化铋(Bi2O3)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下氟化物：氟化锂(LiF)、氟化钠(NaF)、氟化钾(KF)、氟化铷(RbF)、氟化铯(CsF)、氟化铍(BeF2)、氟化镁(MgF2)、氟化钙(CaF2)、氟化锶(SrF2)、氟化钡(BaF2)、氟化铝(AlF3)、三氟化氮(NF3)、六氟化硫(SF6)、氟化银(AgF)、氧化锰(MnF3)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下氯化物：氯化锂(LiCl)、氯化钠(NaCl)、氯化钾(KCl)、氯化铍(BeCl2)、氯化钙(CaCl2)、氯化钡(BaCl2)、氯化铝(AlCl3)、氯化硅(SiCl4)、氯化锗(GeCl4)、氯化锡(SnCl4)、氯化银(AgCl)、氯化锌(ZnCl)、四氯化钛(TiCl4)、三氯化钛(TiCl3)、氯化锆(ZrCl4)、氯化铁(FeCl3)、氯化钯(PdCl2)、三氯化锑(SbCl3)、二氯化锑(SbCl2)、氯化锶(SrCl2)、氯化铊(TlCl)、氯化铜(CuCl)、氯化锰(MnCl2)、氯化钌(RuCl2)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下溴化物：溴化钾(KBr)、溴化铯(CsBr)、溴化银(AgBr)、溴化钡(BaBr2)、溴化硅(SiBr4)、溴化锂(LiBr)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下碘化物：碘化钠(NaI)、碘化钾(KI)、碘化钡(BaI2)、碘化铊(TlI)、碘化银(AgI)、碘化钛(TiI4)、碘化钙(CaI2)、碘化硅(SiI4)、碘化铯(CsI)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下碳酸盐：碳酸锂(Li2CO3)、碳酸钾(K2CO3)、碳酸钠(Na2CO3)、碳酸镁(MgCO3)、碳酸钙(CaCO3)、碳酸锶(SrCO3)、碳酸钡(BaCO3)、碳酸锰(MnCO3)、碳酸铁(FeCO3)、碳酸钴(CoCO3)、碳酸镍(NiCO3)、碳酸铜(CuCO3)、碳酸银(Ag2CO3)、碳酸锌(ZnCO3)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下硫酸盐：硫酸锂(Li2SO4)、硫酸钾(K2SO4)、硫酸钠(Na2SO4)、硫酸镁(MgSO4)、硫酸钙(CaSO4)、硫酸锶(SrSO4)、硫酸钡(BaSO4)、硫酸钛(Ti2(SO4)3)、硫酸锆(Zr(SO4)2)、硫酸锰(MnSO4)、硫酸亚铁(FeSO4)、硫酸铁(Fe2(SO4)3)、硫酸钴(CoSO4)、硫酸钴(Co2(SO4)3)、硫酸镍(NiSO4)、硫酸铜(CuSO4)、硫酸银(Ag2SO4)、硫酸锌(ZnSO4)、硫酸铝(Al2(SO4)3)、硫酸铟(In2(SO4)3)、硫酸锡(SnSO4)、硫酸锡(Sn(SO4)2)、硫酸锑(Sb2(SO4)3)、硫酸铋(Bi2(SO4)3)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用如下硝酸盐：硝酸锂(LiNO3)、硝酸钾(KNO3)、硝酸钠(NaNO3)、硝酸镁(Mg(NO3)2)、硝酸钙(Ca(NO3)2)、硝酸锶(Sr(NO3)2)、硝酸钡(Ba(NO3)2)、硝酸钛(Ti(NO3)4)、硝酸锆(Zr(NO3)4)、硝酸锰(Mn(NO3)2)、硝酸亚铁(Fe(NO3)2)、硝酸铁(Fe(NO3)3)、硝酸钴(Co(NO3)2)、硝酸镍(Ni(NO3)2)、硝酸铜(Cu(NO3)2)、硝酸银(AgNO3)、硝酸锌(Zn(NO3)2)、硝酸铝(Al(NO3)3)、硝酸铟(In(NO3)3)、硝酸锡(Sn(NO3)2)、硝酸铋(Bi(NO3)3)等。
在本发明中，作为用于绝缘层的其他无机绝缘物可以使用氮化物如氮化铝(AlN)、氮化硅(SiN)等；或者羧酸盐如羧酸锂(LiCOOCH3)、醋酸钾(KCOOCH3)、醋酸钠(NaCOOCH3)、醋酸镁(Mg(COOCH3)2)、醋酸钙(Ca(COOCH3)2)、醋酸锶(Sr(COOCH3)2)、醋酸钡(Ba(COOCH3)2)等。
在本发明中，可以使用上述无机绝缘物中的一种或多种作为用于绝缘层的无机绝缘物。
在本发明中，作为用于绝缘层的有机化合物可以使用如下材料：聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯、聚酯、酚醛清漆树脂、三聚氰胺树脂、酚醛树脂、环氧树脂、硅树脂、呋喃树脂、苯二甲酸二烯丙酯树脂、硅氧烷树脂。
在本发明中，作为用于绝缘层的其他有机化合物可以使用如下材料：芳族胺化合物(换句话说，具有苯环-氮键的化合物)诸如4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(简写为α-NPD)、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(简写为TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(简写为TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(简写为MTDATA)、以及4，4’，-二(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基)联苯(简写为DNTPD)等；酞菁化合物诸如酞菁(简写为H2Pc)、铜酞菁(简写为CuPc)、以及钒氧酞菁(简写为VOPc)等；2Me-TPD；FTPD；TPAC；OTPAC；Diamine；PDA；三苯甲烷(简写为TPM)；以及STB等。
在本发明中，作为用于绝缘层的其他有机化合物可以使用如下材料：由具有喹啉骨架或苯并喹啉骨架的金属络合物制成的材料诸如三(8-羟基喹啉)铝(简写为Alq3)、三(4-甲基-8-羟基喹啉)铝(简写为Almq3)、二(10-羟基苯并[h]-喹啉)铍(简写为BeBq2)、以及二(2-甲基-8-羟基喹啉)-4-苯基苯酚合-铝(简写为BAlq)等；具有
Figure 200610156237410000210003_0
唑基、噻唑基的配位体的金属络合物等材料诸如二[2-(2-羟基苯基)苯并唑]锌(简写为Zn(BOX)2)、以及二[2-(2-羟基苯基)苯并噻唑]锌(简写为Zn(BTZ)2)等；2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-二唑(简写为PBD)；1，3-二[5-(p-叔丁基苯基)-1，3，4-二唑-2-基]苯(简写为OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(简写为TAZ)；3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(简写为p-EtTAZ)；红菲绕啉(简写为BPhen)；浴铜灵(简写为BCP)；5，6，11，12-四苯并四苯(简写为红荧烯)；六苯基苯；叔丁基二萘嵌苯；9，10-二(苯基)蒽；香豆素545T等；树状聚合物；4-二氰基亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基-9-久洛尼定)乙烯基]-4H-吡喃(简写为DCJT)；4-二氰基亚甲基-2-叔丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-基)乙烯基]-4H-吡喃(简写为DCJTB)；吡啶醇；2，5-二氰基-1，4-双[2-(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-基)乙烯基]苯；N，N’-二甲基喹吖啶酮(简写为DMQD)；香豆素6；9，9’-二苯基蒽；9，10-二苯基蒽(简写为DPA)；9，10-二(2-萘基)蒽(简写为DNA)；2，5，8，11-四-叔丁基二萘嵌苯(简写为TBP)；BMD；BDD；2，5-双(1-萘基)-1，3，4-二唑(简写为BND)；BAPD；BBOT；TPQ1；TPQ2；MBDQ等。
在本发明中，作为用于绝缘层的其他有机化合物可以使用如下材料：聚乙炔基；聚对苯乙烯基；聚噻吩基；聚苯胺基；聚苯乙炔撑等。作为聚对苯乙烯撑，可以举出聚(对苯乙烯撑)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-苯乙烯撑)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-苯乙烯撑)[MEH-PPV]、以及聚(2-(二烷氧基苯基)-1，4-苯乙烯撑)[ROPh-PPV]等。作为聚对苯撑基，可以举出聚对苯撑[PPP]的衍生物、聚(2，5-二烷氧基-1，4-苯撑)[RO-PPP]、聚(2，5-二己氧基-1，4-苯撑)等。作为聚噻吩基，可以举出聚噻吩[PT]的衍生物、聚(3-烷基噻吩)[PAT]、聚(3-已基噻吩)[PHT]、聚(3-环已基噻吩)[PCHT]、聚(3-环已基-4-甲基噻吩)[PCHMT]、聚(3，4-二环已基噻吩)[PDCHT]、聚[3-(4-辛基苯基)-噻吩][POPT]、聚[3-(4-辛基苯基)-2，2′双噻吩][PTOPT]等。作为聚芴基，可以举出聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
在本发明中，作为用于绝缘层的其他有机化合物可以使用PFBT、咔唑衍生物、蒽、六苯并苯、蓓、PPCP、BPPC、硼烷基蒽、DCM、QD、Eu(TTA)3phen等。
在本发明中，可以使用上述有机化合物中的一种或多种作为用于绝缘层的有机化合物。
在本发明中，通过使用上述无机绝缘物、上述有机化合物中的一种或多种可以形成绝缘层。在本发明中，绝缘层具有绝缘性。
作为绝缘层的形成方法，可以使用共同蒸镀法等的蒸镀法、旋涂法等的涂敷法、或者溶胶-凝胶法。此外，还可以使用液滴喷射(喷出)法(根据其方式，还被称作喷墨法)、以及可以将物体转印或描绘为所希望的图案的方法，例如各种印刷法(形成为所希望的图案的方法，例如丝网(孔版)印刷、胶版(平版)印刷、凸版印刷、铜版(凹版)印刷等)等，所述液滴喷射法是指可以选择性地喷射(喷出)为特定目的而调制的组成物的液滴来形成为预定图案的方法。
作为用于第一导电层35、第一导电层50、第一导电层60、第一导电层70、第二导电层37、第二导电层53、第二导电层63、以及第二导电层73的导电层，使用导电性高的元素或化合物等。典型地，可以使用由如下材料构成的单层或叠层结构：选自金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)等中的一种元素或含有多种所述元素的合金。作为含有多种上述元素的合金，例如可以使用含有Al和Ti的合金、含有Ti和C的合金、含有Al和Ni的合金、含有Al和C的合金、含有Al、Ni和C的合金、或者含有Al和Mo的合金等。
此外，作为第一导电层35、第一导电层50、第一导电层60、第一导电层70、第二导电层37、第二导电层53、第二导电层63、以及第二导电层73，可以使用选自铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)、锌(Zn)等中的一种或多种。另外，还可以使用选自镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)、钡(Ba)中的一种或多种。既可含有多种上述金属材料，又可使用含有上述材料的一种或多种的合金。作为可以使用的合金，尤其是铟合金，可以举出铟锡合金(InSn)、镁铟合金(InMg)、磷铟合金(InP)、砷铟合金(InAs)、铬铟合金(InCr)等。
作为第一导电层35、第一导电层50、第一导电层60、第一导电层70、第二导电层37、第二导电层53、第二导电层63、以及第二导电层73，还可以使用对可见光具有透光性的透光材料。作为透光性的导电材料，可以使用铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、有机铟、有机锡、氧化锌等。此外，还可以使用含有氧化锌(ZnO)的铟锌氧化物(IZO)、将镓(Ga)掺杂到ZnO而成的材料、氧化锡(SnO2)、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。
有机化合物层36、有机化合物层52、有机化合物层62、以及有机化合物层72由其导电性因光学作用或电作用而变化的有机化合物来形成。有机化合物层36、有机化合物层52、有机化合物层62、以及有机化合物层72既可由单层形成，又可由多个层的叠层形成。
作为可以构成有机化合物层36、有机化合物层52、有机化合物层62、以及有机化合物层72的有机化合物，可以使用有机树脂，例如聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯、环氧等。
此外，作为可以构成有机化合物层36、有机化合物层52、有机化合物层62、以及有机化合物层72且其导电性因光学作用或电作用而变化的有机化合物，可以使用具有空穴传输性的有机化合物材料或具有电子传输性的有机化合物材料。
作为具有空穴传输性的有机化合物材料，可以使用如下材料：芳族胺化合物(换句话说，具有苯环-氮键的化合物)诸如4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(简写为α-NPD)、4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(简写为TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(简写为TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(简写为MTDATA)、以及4，4’，-二(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基)联苯(简写为DNTPD)等；酞菁化合物诸如酞菁(简写为H2Pc)、铜酞菁(简写为CuPc)、以及钒氧酞菁(简写为VOPc)等。这里提到的物质主要是具有10-6cm2/Vs或更大的空穴迁移率的物质。
作为具有电子传输性的有机化合物材料，可以使用如下材料：由具有喹啉骨架或苯并喹啉骨架的金属络合物制成的材料诸如三(8-羟基喹啉)铝(简写为Alq3)、三(4-甲基-8-羟基喹啉)铝(简写为Almq3)、二(10-羟基苯并[h]-喹啉)铍(简写为BeBq2)、以及二(2-甲基-8-羟基喹啉)-4-苯基苯酚合-铝(简写为BAlq)。此外，除此之外，还可以使用具有唑基、噻唑基的配位体的金属络合物等材料诸如二[2-(2-羟基苯基)苯并唑]锌(简写为Zn(BOX)2)、以及二[2-(2-羟基苯基)苯并噻唑]锌(简写为Zn(BTZ)2)等。另外，除了金属络合物之外，还可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-二唑(简写为PBD)；1，3-二[5-(p-叔丁基苯基)-1，3，4-二唑-2-基]苯(简写为OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(简写为TAZ)；3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(简写为p-EtTAZ)；红菲绕啉(简写为BPhen)；以及浴铜灵(简写为BCP)等。这里提到的物质主要是具有10-6cm2/Vs或更大的电子迁移率的物质。
可以使用蒸镀法、电子束蒸镀法、溅射法、CVD法等来形成有机化合物层36、有机化合物层52、有机化合物层62、以及有机化合物层72。此外，在使用多个材料形成有机化合物层的情况下，可以通过同时成膜每个材料来形成有机化合物层，并且可以通过组合相同方法或不同类型的方法，例如通过电阻加热蒸镀的共同蒸镀法、通过电子束蒸镀法的共同蒸镀法、通过电阻加热蒸镀和电子束蒸镀的共同蒸镀法、通过电阻加热蒸镀和溅射的成膜、通过电子束蒸镀和溅射的成膜等，来形成有机化合物层。
再者，有机化合物层36、有机化合物层52、有机化合物层62、以及有机化合物层72以存储元件的导电性因光学作用或电作用而变化的膜厚来形成。具有上述结构的存储元件，由于其导电性在施加电压之前后变化，所以可以存储分别对应于‘初始状态’和‘导电性变化后’的两个值。
再者，关于施加到本发明的存储元件的电压，既可对于第一导电层施加比第二导电层更高的电压，又可对于第二导电层施加比第一导电层更高的电压。在存储元件具有整流性的情况下，可以在第一导电层和第二导电层之间设置电位差，以向正偏压方向施加电压，或向反偏压方向施加电压。
根据本发明，存储元件的特性稳定而不会产生不均匀，从而可以进行正常写入。因此，可以以高成品率制造高可靠性的半导体器件而不会使器件和工艺等复杂化。
实施方式2
在本实施方式中，将参照附图说明本发明的半导体器件所具有的存储元件的一个结构例。更具体地说，将表示半导体器件的结构为无源矩阵型的情况。
将参照图2A至2C、图3A至图3C、以及图6A和6B说明本发明的存储元件及其动作机构。在本实施方式中的存储元件可以由与实施方式1相同的材料、结构制造。因此，将省略材料等的详细说明。
图3A至图3C示出了本发明的半导体器件所具有的一个结构例，它包括将存储单元721配置为矩阵形而成的存储单元阵列722；具有读出电路及写入电路的电路726；解码器724；以及解码器723。再者，这里示出的半导体器件716的结构只是一个例子，既可具有其他电路如读出放大器、输出电路、缓冲器等，又可在位线驱动电路中设置写入电路。
存储单元陈列722具有连接到位线Bx(1≤x≤m)的第一导电层、连接到字线Wy(1≤y≤n)的第二导电层、以及有机化合物层。在第一导电层和第二导电层之间以单层或叠层设置有机化合物层。
图2A示出了存储单元陈列722的俯视图，图2B和2C示出了在图2A中的线A-B的截面图。此外，虽然在图2A中省略了绝缘层754并未图示，但是如图2B和2C中所示分别设置有绝缘层。
存储单元阵列722包括沿着第一方向延伸的第一导电层751a、第一导电层751b、第一导电层751c；覆盖第一导电层751a、第一导电层751b、第一导电层751c而设置的有机化合物层752；以及沿着垂直于第一方向的第二方向延伸的第二导电层753a、第二导电层753b、第二导电层753c(参照图2A)。在第一导电层751a、第一导电层751b、第一导电层751c与第二导电层753a、第二导电层753b、第二导电层753c之间设置有有机化合物层752。此外，覆盖第二导电层753a、第二导电层753b、第二导电层753c而设置有用作保护膜的绝缘层754(参照图2B)。再者，在彼此邻接的各存储单元之间电场有可能在横方向上存在影响的情况下，也可以分离在每个存储单元中设置的有机化合物层752。
图2C是图2B的变形例，其中在衬底790上包括第一导电层791a、第一导电层791b、第一导电层791c、有机化合物层792、第二导电层793b、以及用作保护层的绝缘层794。如图2C中的第一导电层791a、第一导电层791b、第一导电层791c，第一导电层可以为具有锥度的形状，也可以为曲率半径连续变化的形状。如第一导电层791a、第一导电层791b、第一导电层791c的形状可以通过液滴喷射法等来形成。通过形成为这样具有曲率的曲面，要层叠的有机化合物层和导电层的覆盖度良好。
此外，也可以形成隔壁(绝缘层)来覆盖第一导电层的端部。隔壁(绝缘层)具有像隔离其他存储元件之间的壁那样的功能。图6A和6B示出了隔壁(绝缘层)覆盖第一导电层的端部的结构。
图6A示出了在第一导电层771a、第一导电层771b、以及第一导电层771c上形成有机化合物层772，在有机化合物层772上形成第二导电层773b的例子。在本实施方式中，将用作隔壁的隔壁(绝缘层)775形成为覆盖第一导电层771a、第一导电层771b、以及第一导电层771c的端部且具有锥度的形状。在设置在衬底770上的第一导电层771a、第一导电层771b、以及第一导电层771c上形成隔壁(绝缘层)775，然后形成有机化合物层772、第二导电层773b、以及绝缘层774。
在图6B所示的半导体器件中，隔壁(绝缘层)765具有曲率，具有该曲率半径连续变化的形状。图6B示出了在第一导电层761a、第一导电层761b、第一导电层761c上形成有机化合物层762，在有机化合物层762上形成第二导电层763b的例子。在第二导电层763b上形成用作保护层的绝缘层764。并不一定形成绝缘层764。
图2A至2C、以及图6A和6B中的第一导电层、有机化合物层、以及第二导电层由与实施方式1相同的材料及工艺制作即可。
在上述存储单元的结构中，作为衬底750、衬底760、衬底770、衬底780，除了玻璃衬底、柔性衬底之外，还可以使用石英衬底、硅衬底、金属衬底、不锈钢衬底等。柔性衬底是指可以弯曲的(flexible)衬底，例如可以举出由聚碳酸酯、多芳基化合物、聚醚砜等制成的塑料衬底等。此外，可以使用薄膜(由聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等制成)、由纤维材料制成的纸、基膜(聚酯、聚酰胺、无机蒸镀薄膜、纸类等)等。另外，除上述之外，存储单元阵列722可以设置在形成在Si等的半导体衬底上的场效应晶体管(FET)的上方，或者设置在形成在玻璃等衬底上的薄膜晶体管(TFT)的上方。此外，上述衬底也可以通过在衬底上形成存储元件后，或者在形成步骤中，进行抛光处理、用溶液的蚀刻等，来加工为使衬底的厚度更薄。
在图2A至2C的存储元件中，第一导电层751a、751b、751c、第二导电层753a、753b、753c的周边部(周端部)具有凹凸，并且都为具有方形弯曲部分的形状。因此，用作存储元件的存储单元721也反映第一导电层751b、第二导电层753b的形状，从而成为其周围具有凹凸的存储元件而不为长方形(正方形)。
具有如图2A至2C的形状的存储元件由于被制造为具有弯曲部分或凹凸的形状，所以存储元件的周长变长。因此，在这种存储元件中，考虑相同面积的长方形时，周边的长度越长，其长边和短边的比率越大。在本发明中，长边对短边的比率优选为3或更大，更优选为6或更大。此外，当考虑以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对于所述正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
在本发明中，作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形(圆圈形)等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
这样的本实施方式的存储元件可以进行正常写入，从而可以减少写入失败率。此外，写入特性在多个存储元件中稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
作为隔壁(绝缘层)765、隔壁(绝缘层)775，也可以使用如下材料：无机绝缘材料如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、其他无机绝缘材料；丙烯酸、甲基丙烯酸及其衍生物；耐热性的高分子如聚酰亚胺、芳香聚酰胺或聚苯并咪唑；或者硅氧烷树脂。再者，硅氧烷树脂相当于含有Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。作为取代基，使用至少包含氢的有机基团(例如烷基或芳香烃)。作为取代基，还可以使用氟代基团。或者，可以用至少包含氢的有机基团和氟代基团作为取代基。另外，使用如下树脂材料：聚乙烯醇、聚乙烯醇缩丁醛等的乙烯树脂；环氧树脂；酚醛树脂；酚醛清漆树脂；丙烯酸树脂；三聚氰胺树脂；或聚氨酯树脂等。另外，也可以使用有机材料如苯并环丁烯、聚对苯二亚甲基、或聚酰亚胺等，或者包含水溶性均聚物和水溶性共聚物的组成物材料等。作为制作方法，可以使用气相生长法如等离子体CVD方法和热CVD方法等、或者溅射方法。另外，还可以使用液滴喷射法、印刷法(用于形成图形的方法，诸如丝网印刷、胶版印刷等)。还可以使用通过涂覆方法得到的涂覆薄膜等。
此外，也可以在通过液滴喷射法喷射组成物来形成导电层、绝缘层等之后，将表面通过压力加压而平坦化，以便提高平坦性。作为加压的方法，既可通过使滚筒状物体扫描表面来减少凹凸，又可使用平坦的板状物体对表面施加压力。在加压时也可以执行加热步骤。另外，也可以通过溶剂等使表面软化或溶解，并且使用气刀除去表面的凹凸部。另外，也可以使用CMP方法来抛光表面。当由于液滴喷射法造成出现凹凸时，可以应用上述步骤来使所述表面平坦化。
此外，如实施方式1的图16A至16C所示，也可以在有机化合物层和第一导电层之间、有机化合物层和第二导电层之间、或者第一导电层及第二导电层两者分别和有机化合物层之间设置绝缘层。通过设置绝缘层，存储元件的写入电压等的特性稳定而不会产生不均匀，从而可以在各个元件中进行正常写入。此外，通过设置绝缘层，提高载流子注入性，因此可以使有机化合物层厚膜化。因此，可以防止存储元件在通电之前的初始状态短路的缺陷。
此外，在本实施方式的上述结构中，也可以在第一导电层751a至751c、第一导电层761a至761c、第一导电层771a至771c、第一导电层791a至791c与有机化合物层752、有机化合物层762、有机化合物层772、有机化合物层792之间分别设置具有整流性的元件。具有整流性的元件是指连接栅电极和漏电极而成的晶体管或二极管。像这样，通过设置具有整流性的二极管，由于电流仅仅向一个方向流动，所以误差就减少，并且读出的可靠性提高。再者，具有整流性的元件也可以分别设置在有机化合物层752、有机化合物层762、有机化合物层772、有机化合物层792与第二导电层753a至753c、第二导电层763b、第二导电层773b、第二导电层793b之间。
根据本发明，存储元件的特性稳定而不会产生不均匀，从而可以进行正常写入。因此，可以以高成品率制造高可靠性的半导体器件而不会使器件和工艺等复杂化。
实施方式3
在本实施方式中，将描述具有与上述实施方式2不同的结构的半导体器件。具体而言，将示出半导体器件的结构为有源矩阵型的情况。在本实施方式中的存储元件可以由与实施方式1相同的材料、结构来制造。因此，省略材料等的详细解释。
图5A至5C示出了在本实施方式中将描述的半导体器件的一个结构例，包括：将存储单元231设置为矩阵形的存储单元阵列232；电路226；解码器224；以及解码器223。电路226具有读出电路和写入电路。注意，这里示出的半导体器件217的结构仅仅是一个例子，它既可具有其他电路如读出放大器、输出电路、缓冲器等，又可将写入电路设置在位线驱动电路中。
存储单元阵列232包括：连接到位线Bx(1≤x≤m)的第一导电层；连接到字线Wy(1≤y≤n)的第二导电层；晶体管210a；存储元件215b；以及存储单元231。存储元件215b具有在一对导电层之间夹着有机化合物层的结构。晶体管的栅电极与字线连接，源电极或漏电级中的某一个与位线连接，另一个与存储元件所具有的两个端子中的一个连接。存储元件中的另一个端子与共用电极(电位Vcom)连接。
存储单元阵列232的俯视图表示于图4A，在沿图4A中的E-F线的截面图表示于图4B。此外，有机化合物层212、第二导电层213、以及绝缘层214虽然在图4A中被省略而未图示，但是分别如在图4B中所示进行了设置。
在存储单元阵列232中，将向第一方向延伸的第一布线205a及第一布线205b与向垂直于第一方向的第二方向延伸的第二布线202设置为矩阵形。此外，第一布线205a及第一布线205b连接到晶体管210a及晶体管210b的源电极或漏电极，第二布线202连接到晶体管210a及晶体管210b的栅电极。另外，第一导电层203a及第一导电层203b分别连接到晶体管210a及晶体管210b的没有与第一布线连接的源电极或漏电极，利用第一导电层203a及第一导电层203b、有机化合物层212、第二导电层213的叠层结构分别设置存储元件215a、存储元件215b。在相邻的每个存储单元213之间设置隔壁(绝缘层)207(207a、207b、207c)，在第一导电层和隔壁(绝缘层)207上层叠有机化合物层212、第二导电层213而设置。在第二导电层213上设置有用作保护层的绝缘层214。此外，使用薄膜晶体管作为晶体管210a、晶体管210b(参照图4B)。
在图2A至2C、图6A和6B中的第一导电层、有机化合物层、第二导电层由与实施方式1同样的材料、工序来形成即可。
在上述存储单元的结构中，作为衬底200、衬底280，除了玻璃衬底和柔性衬底之外，还可以使用石英衬底、硅衬底、金属衬底、不锈钢衬底等。柔性衬底是指可以弯曲的衬底，例如可以举出由聚碳酸酯、多芳基化合物、聚醚砜等制成的塑料衬底等。此外，还可以使用薄膜(由聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等构成)、由纤维材料制成的纸、基膜(聚酯、聚酰胺、无机蒸镀薄膜、纸类等)等。此外，除此之外，还可以在形成在Si等半导体衬底上的场效应晶体管(FET)上部、或者在形成在玻璃等的衬底上的薄膜晶体管(TFT)上部设置存储单元阵列。
在图4A和4B所示的存储元件中，第一导电层203a、第一导电层203b的周边部(周端部)具有凹凸，并且为梳齿形形状。因此，存储元件215a、存储元件215b也反映第一导电层203a、第一导电层203b的形状而成为其周围具有凹凸的梳齿形状而不是长方形(正方形)的存储元件。
由于具有如图4A和4B所示的形状的存储元件被制作为具有弯曲部分或凹凸的形状，所以存储元件的周长变长。因此，在这样的存储元件中考虑相同面积的长方形时，周长越长，其长边和短边的比率越大。在本发明中，长边对短边的比率优选为3或更大，更有选为6或更大。此外，当考虑以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对于该正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
在本发明中，作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形(圆圈形)等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
这样的本实施方式的存储元件可以进行正常写入，从而可以减少写入失败率。此外，写入特性在多个存储元件中稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
图4B所示的半导体器件设置在衬底200上，包括：绝缘层201a；绝缘层201b；绝缘层208；绝缘层209；绝缘层211；构成晶体管210a的半导体层204a、栅电极层202a、兼作源电极层和漏电极层的布线205a；以及构成晶体管210b的半导体层204b、栅电极层202b。
此外，如实施方式1的图16A至16C所示，也可以在有机化合物层和第一导电层之间、有机化合物层和第二导电层之间、或者有机化合物层和第一导电层及第二导电层两者的每一个之间分别设置绝缘层。通过设置绝缘层，存储元件的特性如写入电压等变得稳定而不会产生不均匀，在各个元件中可以进行正常写入。此外，由于通过设置绝缘层来提高载流子注入性，所以可以加厚有机化合物层的厚度。因此，可以防止存储元件在通电之前的初始状态产生短路的缺陷。
也可以在晶体管210a、晶体管210b上设置层间绝缘层。在图4B的结构中，必须在避开晶体管210a、晶体管210b的源电极层或漏电极层的区域中设置存储元件215a、存储元件215b，然而，通过设置层间绝缘层，例如可以在晶体管210a、晶体管210b的上方形成存储元件215a、存储元件215b。结果，可以实现半导体器件217的进一步的高集成化。
只要可以用作开关元件，也可以用任何结构来设置晶体管210a、晶体管210b。作为半导体层，也可使用各种半导体如非晶半导体、结晶半导体、多晶半导体、微晶半导体等，还可以使用有机化合物来形成有机晶体管。图4B示出了在具有绝缘性的衬底上设置平面型薄膜晶体管的例子，然而，也可以使用顺交错型或反交错型等的结构形成晶体管。
用于形成晶体管210a及晶体管210b所具有的半导体层的材料可以使用如下的材料：通过气相生长方法或溅射方法使用以硅烷或锗烷为典型的半导体材料气体制造的非晶半导体(下文中也称为“AS”)；利用光能或热能来晶化该非晶半导体而形成的多晶半导体；或者半非晶(也称为微结晶或微晶)半导体(下文中也称为“SAS”)等。可以通过已知方法(溅射方法、LPCVD方法或等离子体CVD方法等)形成半导体层。
SAS具有介于非晶结构和结晶结构(包含单晶和多晶)之间的中间结构，是具有自由能稳定的第三态的半导体，且包含具有短程有序和晶格畸变的结晶区域。通过辉光放电分解(等离子体CVD)包含硅的气体形成SAS。作为包含硅的气体，可以使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，也可以混合F2、GeF4。也可以使用H2，或者使用H2与选自He、Ar、Kr、Ne的一种或多种稀有气体元素稀释所述包含硅的气体。此外，作为半导体层，也可以在由氟基气体形成的SAS层上层叠由氢基气体形成的SAS层。
作为非晶半导体典型地可以举出氢化非晶硅，作为结晶半导体典型地可以举出多晶硅等。多晶硅(多晶性的硅)包括：以经过800℃或更高的工艺温度形成的多晶硅为主要材料而制作的所谓的高温多晶硅；以在600℃或更低的工艺温度下形成的多晶硅为主要材料而制作的所谓的低温多晶硅；以及通过添加促进晶化的元素等而晶化的多晶硅等。当然，如前所述，也可以使用半非晶半导体或在部分半导体层内包含结晶相的半导体。
此外，作为半导体的材料，除了诸如硅(Si)或锗(Ge)等的单一元素之外，还可以使用诸如GaAs、InP、SiC、ZnSe、GaN或SiGe等的化合物半导体。另外，可以使用作为氧化物半导体的氧化锌(ZnO)、氧化锡(SnO2)等。在使用ZnO作为半导体层的情况下，作为栅极绝缘层可以使用Y2O3、Al2O3、TiO2及其叠层等，作为栅电极层、源电极层、以及漏电极层可以使用ITO、Au、Ti等。另外，可以将In、Ga等添加到ZnO。
在使用结晶半导体层作为半导体层的情形中，所述结晶半导体层的制造方法可采用已知方法(激光晶化方法、热晶化方法、或者使用促进晶化的元素例如镍等的热晶化方法等)。此外，可以使用激光照射来晶化作为SAS的微晶半导体，从而提高结晶度。在未引入促进晶化的元素的情况下，在使用激光来照射非晶硅膜之前，在氮气气氛中500℃加热非晶硅膜一个小时，由此释放氢，直到非晶硅膜中包含的氢的浓度为1×1020atoms/cm3或更低。这是因为，对于包含太多氢的非晶硅膜照射激光时，会导致破坏膜。
作为将金属元素引入到非晶半导体层的方法，只要能够使所述金属元素存在于非晶半导体层表面上或其内部，也没有特别的限制。例如，可以采用溅射方法、CVD方法、等离子体处理方法(包含等离子体CVD方法)、吸附方法、或者涂敷金属盐溶液的方法。在这些方法中，使用溶液的方法从简单且容易调整金属元素浓度的角度考虑，是优选的。此外，此时优选地使用氧气气氛中的UV光照射、热氧化方法、使用包含羟基的臭氧水或过氧化氢的处理等方法形成氧化膜，以便改善非晶半导体层表面的浸润性并将水溶液扩展到非晶半导体层的整个表面上。
此外，在晶化非晶半导体层来形成结晶半导体层的晶化工艺中，也可以通过向非晶半导体层添加促进晶化的元素(也称为催化剂元素或金属元素)并执行热处理(在550℃至750℃下3分钟至24小时)来进行晶化。作为促进晶化的元素，即作为促进该硅的晶化的金属元素，可以使用下述元素中的一种或多种：铁(Fe)、镍(Ni)、钴(Co)、铑(Ru)、钌(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)。
为了从结晶半导体层除去或者减少促进晶化的元素，将包含杂质元素的半导体层形成为与结晶半导体层接触并被用作吸杂沉区(gettering sink)。作为杂质元素，可以使用赋予n型导电性的杂质元素、赋予p型导电性的杂质元素、或者稀有气体元素等，例如可以使用下述元素中的一种或多种：磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、以及氙(Xe)。在包含促进晶化的元素的结晶半导体层上形成包含稀有气体元素的半导体层，执行热处理(在550℃至750℃下3分钟至24小时)。包含在结晶半导体层中的促进晶化的元素移动到包含稀有气体元素的半导体层中，并除去或减少包含在结晶半导体层中的促进晶化的元素。之后，除去用作吸杂沉区的包含稀有气体元素的半导体层。
根据热处理和激光照射的晶化可以组合用于晶化非晶半导体层，并且也可以多次单独地执行热处理和激光照射之一。
此外，也可以直接在衬底上利用等离子体方法形成结晶半导体层。此外，也可以使用等离子体方法，在衬底上选择性地形成结晶半导体层。
可以通过印刷方法、喷射方法、旋转涂敷方法、液滴喷射方法等使用有机半导体材料形成半导体层。这种情况下，由于不需要上述刻蚀工序，因此可以减小工序数目。作为有机半导体材料，可以使用低分子材料、高分子材料等，还可以使用诸如有机色素或导电高分子材料等的材料。作为有机半导体材料，优选使用其骨架由共轭双键构成的π电子共轭系高分子材料。典型地，可以使用可溶解的高分子材料，例如聚噻吩、聚芴、聚(3-烷基噻吩)、聚噻吩衍生物、或并五苯等。
除此之外，作为可以适用于本发明的有机半导体材料，存在着在成膜可溶解的前驱体之后通过处理可形成半导体层的材料。注意，作为这种有机半导体材料，可以使用聚噻吩乙烯、聚(2，5-噻吩乙烯)、聚乙炔、聚乙炔衍生物、聚亚芳基乙烯等。
将前驱体转换为有机半导体时，除了进行热处理之外还添加诸如氯化氢气体等的反应催化剂。可以使用下述典型溶剂用于溶解这些可溶解的有机半导体材料：甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲烷、γ丁内酯、丁基溶纤剂、环己胺、NMP(N-甲基-2-吡咯啉)、环己酮、2丁酮、二
Figure 10003_9
烷、二甲基甲酰胺(DMF)、或者THF(四氢呋喃)等。
栅电极层可以通过使用CVD方法、溅射方法、液滴喷射方法等形成。栅电极层由选自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba的元素、或者以上述元素为主要成分的合金材料或化合物材料形成即可。此外，还可以使用以掺杂有磷等的杂质元素的多晶硅膜为典型的半导体膜或AgPdCu合金等。此外，既可以为单层结构也可以为多层结构，例如可以为氮化钨膜和钼膜的两层结构，或者也可以为顺序层叠厚度50nm的钨膜、厚度500nm的铝和硅的合金(Al-Si)膜、以及厚度30nm的氮化钛膜而成的三层结构。此外，在采用三层结构的情况下，既可使用氮化钨而代替钨作为第一导电膜，又可使用铝和钛的合金(Al-Ti)膜而代替铝和硅的合金(Al-Si)膜作为第二导电膜，又可使用钛膜而代替氮化钛膜作为第三导电膜。
作为栅电极层，可以使用对于可见光具有透光性的透光性材料。作为透光性导电材料，可以使用氧化铟锡(ITO)、包含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、以及氧化锌等。此外，还可以使用包含氧化锌(ZnO)的氧化铟锌(IZO)、掺镓(Ga)的ZnO、氧化锡(SnO2)、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡等。
在为形成栅电极层而需要蚀刻加工的情形中，可以在形成掩模之后通过干法蚀刻或湿法蚀刻来加工。通过使用ICP(感应耦合等离子体；Inductively Coupled Plasma)蚀刻方法并且适当地调整蚀刻条件(施加于线圈型电极的电功率数量、施加于衬底侧上电极的电功率的数量、衬底侧上电极的温度等)，可以将电极层蚀刻成锥形。注意，蚀刻气体可以适当地使用以下气体：以Cl2、BCl3、SiCl4、或CCl4等为典型的氯基气体；以CF4、SF6、或NF3等为典型的氟基气体；或者O2。
在本实施方式中说明了单栅极结构，然而也可以为多栅极结构如双栅极结构等。这种情况下，既可为在半导体层的上方、下方设置栅电极层的结构，又可为仅仅在半导体层的一侧(上方或下方)设置多个栅电极层的结构。半导体层可以具有浓度不同的杂质区域。例如，也可以使半导体层的沟道区附近及与栅电极层层叠的区域为低浓度杂质区域，使其外侧的区域为高浓度杂质区域。
图7A和7B示出了使用反交错型结构的薄膜晶体管的例子。此外，图7A和7B示出了对应于沿图4A所示的半导体器件中G-H线的截面的截面图。在衬底280上设置有作为反交错型结构的薄膜晶体管的晶体管290。晶体管290包括绝缘层288、栅电极层281、非晶半导体层282、具有一种导电型的半导体层283a、具有一种导电型的半导体层283b、以及源电极层或漏电极层285。源电极层或漏电极层的另一个是构成存储元件的第一导电层286。第一导电层286由隔壁(绝缘层)287a、隔壁(绝缘层)287b、隔壁(绝缘层)287c、以及隔壁(绝缘层)287d选择性地覆盖，在第一导电层286上的隔壁(绝缘层)的形成区域之外的区域形成有有机化合物层292且使其接触于第一导电层286。在有机化合物层292上形成有第二导电层293、作为保护层的绝缘层294，而构成存储元件295。
图7A所示的存储元件295是通过选择性地设置要形成在第一导电层286上的隔壁，将在第一导电层286上接触地形成的有机化合物层选择性地形成在所希望的区域的例子。这种情况下，在形成隔壁的区域中，第一导电层和有机化合物层被形成为不互相接触。图7B示出了将第一导电层286也加工为对应于存储元件295的形状的例子。在图7A中，连续地形成隔壁下的第一导电层286，而在图7B中可以将第一导电层的形状也加工为对应于存储元件的形状，作为第一导电层286a、第一导电层286b、第一导电层286c。图7B中由于是沿G-H线的截面图，所以在图7B中第一导电层286a至286c看起来不连续，然而，如图4A所示第一导电层286a至286c是连续的。
在本发明中，使用在用作一对电极的导电层(第一导电层及第二导电层)之间设置有机化合物层而成的存储元件作为存储元件。因此，存储元件是至少包括第一导电层、有机化合物层、以及第二导电层的叠层区域，存储元件的形状是该叠层体的形状。存储元件的形状可以由第一导电层、有机化合物层、以及第二导电层的各个形状控制。例如，为了将存储元件形成为上述形状，而将第一导电层形成为所希望的形状。然后，通过在形成为所希望的形状的第一导电层上层叠有机化合物层、第二导电层，来形成反映第一导电层的形状的存储元件。此外，也可以通过在第一导电层上选择性地形成作为隔壁的绝缘层，来选择性地控制在第一导电层上接触形成的有机化合物层的区域。
在图7A和7B中所示的半导体器件中，也可以使用液滴喷射法来形成栅电极层281、源电极层或漏电极层285、第一导电层286、以及隔壁(绝缘层)287。液滴喷射法是指将含有构成物形成材料的作为流动体的组成物作为液滴喷射(喷出)，来形成为所希望的图形形状的方法。在构成物的被形成区域上喷射含有构成物形成材料的液滴，进行焙烧、干燥等来固定化，以形成所希望的图形的构成物。
在使用液滴喷射法形成导电层的情况下，喷射含有加工为颗粒状的导电材料的组成物，通过焙烧来熔合或熔接且固化，以形成导电层。在这样喷射含有导电材料的组成物并焙烧来形成的导电层(或绝缘层)中，与通过溅射方法等形成的导电层(或绝缘层)大都呈现柱形结构相比，多数呈现具有很多晶粒边界的多晶状态。
如图8A和8B所示，可以使用单晶半导体衬底制造本发明的半导体器件。图8A是半导体器件的俯视图，图8B是沿图8A中I-J线的截面图。如图8A和8B所示，设置在单晶半导体衬底250上的场效应晶体管260a、场效应晶体管260b与存储元件265a、存储元件265b分别连接。在此，设置绝缘层270，以覆盖场效应晶体管260a及场效应晶体管260b的源电极层或漏电极层255a至255d，在绝缘层270上用第一导电层256a、第一导电层256b、隔壁(绝缘层)267(267a至267e)、有机化合物层262a、有机化合物层262b、第二导电层263a、第二导电层263b构成存储元件265a、存储元件265b。如有机化合物层262a、有机化合物层262b那样，有机化合物层也可以用掩模等仅仅在各个存储单元选择性地设置。此外，图8A和8B所示的半导体器件还包括元件分离区域268、绝缘层269、绝缘层261、以及绝缘层264。
在图8A和8B中，存储元件265a及存储元件265b反映形成在第一导电层上的隔壁的开口形状，即为其周边部分具有凹凸部的“コ”字形那样的形状。因此，在作为沿图8A的I-J线的截面图的图8B中，在第一导电层256a上选择性地形成有隔壁(绝缘层)267a至267c，在第一导电层256b上选择性地形成有隔壁(绝缘层)267c至267e。在第一导电层256a及第一导电层256b上的除了隔壁(绝缘层)267a至267e的形成区域之外的区域上，分别层叠有有机化合物层262a、有机化合物层262b、第二导电层263a、第二导电层263b，以形成具有方形弯曲部分的存储元件265a及存储元件265b。
此外，通过设置绝缘层270来形成存储元件，可以自由地配置第一导电层。就是说，虽然在图4B的结构中，必须在避开晶体管210a、晶体管210b的源电极层或漏电极层的区域设置存储元件215a、存储元件215b，但是通过采用上述结构，例如可以在晶体管210a、晶体管210b的上方形成存储元件215a、存储元件215b。结果，可以实现半导体器件217的进一步的高集成化。
由于具有如图8A和8B所示的形状的存储元件被制作为具有弯曲部分或凹凸等的形状，所以存储元件的周长变长。因此，在这样的存储元件中考虑相同面积的长方形时，周长越长，其长边和短边的比率越大。在本发明中，长边对短边的比率优选为3或更大，更有选为6或更大。此外，当考虑以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对于该正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
这样的本实施方式的存储元件可以进行正常写入，从而可以减少写入失败率。此外，写入特性在多个存储元件中稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
此外，任何结构可以用作包含在晶体管中的半导体层的结构，例如既可形成杂质区域(包括源区、漏区、LDD区)，又可采用p沟道型和n沟道型中任一种来形成。此外，既可形成绝缘层(侧壁)，以使它与栅电极的侧面接触，又可在源区、漏区和栅电极的一方或两方形成硅化物层。作为硅化物层的材料，可以使用镍、钨、钼、钴、铂等。
作为在本实施方式中所示的第一导电层203a、203b、256a、256b、286以及第二导电层213、263a、263b、293的材料及形成方法，可以使用上述实施方式1所示的材料及形成方法中的任何一个，来同样进行。
此外，有机化合物层212、262a、262b、292可以由与上述实施方式1所示的有机化合物层同样的材料及形成方法来设置。
此外，也可以在第一导电层203a、203b、256a、256b、286和有机化合物层212、262a、262b、292之间分别设置具有整流性的元件。具有整流性的元件是指连接栅电极和漏电极的晶体管、或者二极管。例如，可以使用层叠N型半导体层和P型半导体层而设置的PN结二极管。像这样，通过设置具有整流性的二极管，由于电流只向一个方向流动，所以能够减少误差且提高读出的可靠性。注意，当设置二极管时，还可以使用其他结构的二极管如具有PIN结的二极管、雪崩二极管等，而不使用具有PN结的二极管。注意，也可以在有机化合物层212、262a、262b、292和第二导电层213、263a、263b、293之间分别设置该二极管。
根据本发明，存储元件的特性稳定而不会产生不均匀，从而可以进行正常写入。因此，可以以高成品率制造高可靠性的半导体器件而不会使器件和工艺等复杂化。
实施方式4
在本实施方式中，将参照附图描述上述实施方式所示的半导体器件的一个例子。
在本实施方式中所示的半导体器件的特征在于可以非接触地读出及写入数据。数据传送方式大致分为如下三种：对置配置一对线圈来通过互感进行通信的电磁耦合方式；通过感应电磁场进行通信的电磁感应方式；以及使用电波进行通信的电波方式，并且可以使用其中任何方式。此外，用于传送数据的天线的设置方法具有如下两种方法：在设置有多个元件及存储元件的衬底上设置天线；以及在设置有多个元件及存储元件的衬底上设置端子部分，并且将设置在其他衬底上的天线连接到所述端子部分来设置天线。
首先，将参照图10描述在设置有多个元件及存储元件的衬底上设置天线的情况的半导体器件的一个结构例。
图10示出了由有源矩阵型构成的半导体器件。在衬底300上设置有元件形成层335，该元件形成层335包括具有晶体管310a、310b的晶体管部330、具有晶体管320a、320b的晶体管部340、绝缘层301a、301b、308、311、316、以及314，在元件形成层335的上方设置有存储元件部325和用作天线的导电层343。
注意，在此示出了在元件形成层335的上方设置存储元件部325或用作天线的导电层343的情况，然而不局限于该结构，也可以在元件形成层335的下方或与元件形成层335相同的层中设置存储元件部325或用作天线的导电层343。
存储元件部325包括存储元件315a、315b。在第一导电层306a上层叠有机化合物层312及第二导电层313来构成存储元件315a。在第一导电层306b上层叠有机化合物层312及第二导电层313来构成存储元件315b。此外，形成有用作保护膜的绝缘层314，以覆盖第二导电层313。在第一导电层306a上形成有隔壁(绝缘层)307a，在第一导电层306a及第一导电层306b上形成有隔壁(绝缘层)307b，在第一导电层306a及导电层341上形成有隔壁(绝缘层)307c。此外，形成存储元件315a、315b的第一导电层306a、第一导电层306b分别连接到晶体管310a、晶体管310b的源电极层或漏电极层。就是说，每个存储元件连接到一个晶体管。此外，在整个面上形成有机化合物层312以覆盖第一导电层306a、306b及隔壁(绝缘层)307a、307b、307c，然而也可以对各个存储单元选择性地形成为有机化合物层312。注意，存储元件315a、315b可以使用上述实施方式所示的材料或制作方法来形成。
由于图10所示的存储元件315a及存储元件315b也被制作为具有弯曲部分或凹凸等的形状，所以存储元件的周长变长。因此，在这样的存储元件中考虑相同面积的长方形时，周长越长，其长边和短边的比率越大。在本发明中，长边和短边的比率优选为3或更大，更有选为6或更大。此外，当考虑以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对于该正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
在本发明中，作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形(轮胎形)等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
这样的本实施方式的存储元件可以进行正常写入，从而可以减少写入失败率。此外，写入特性在多个存储元件中稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
此外，在存储元件315a中，如上述实施方式中所示，也可以在第一导电层306a和有机化合物层312之间、或者有机化合物层312和第二导电层313之间设置具有整流性的元件。具有整流性的元件也可以使用上述元件。注意，存储元件315b也同样。
在此，用作天线的导电层343设置在由与第二导电层313相同的层形成的导电层342上。注意，也可以由与第二导电层313相同的层形成用作天线的导电层。
作为用作天线的导电层343的材料，可以使用选自金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)等的一种元素或包含多种上述元素的合金等。另外，作为用作天线的导电层343的形成方法，可以采用蒸镀方法、溅射方法、CVD方法、各种印刷方法如丝网印刷和铜版(凹版)印刷等、或者液滴喷射方法等。
使用p沟道型TFT、n沟道型TFT或组合它们的CMOS可以提供包含在元件形成层335中的晶体管310a、310b、320a和320b。此外，任何结构可以用作包含在晶体管310a、310b、320a和320b中的半导体层的结构，例如可以形成杂质区域(包括源区、漏区和LDD区)，或者可以采用p沟道型和n沟道型的任何一个来形成。此外，既可形成绝缘层(侧壁)并使其与栅电极的侧面接触，又可在源区、漏区和栅电极中的一方或两方形成硅化物层。作为硅化物层的材料，可以使用镍、钨、钼、钴、铂等。
另外，也可以使用有机晶体管来设置包含在元件形成层335中的晶体管310a、310b、320a和320b，在所述有机晶体管中使用有机化合物形成构成所述晶体管的半导体层。可以使用印刷方法、液滴喷射方法等来形成包含有机晶体管的元件形成层335。通过使用印刷方法、液滴喷射方法等形成，可以以更低成本制作半导体器件。
此外，如上述那样可以使用蒸镀方法、溅射方法、CVD方法、印刷方法、液滴喷射方法等来形成元件形成层335、存储元件315a、315b、以及用作天线的导电层343。注意，可以在不同的部分中使用不同的方法来形成。例如可以在衬底上形成由Si等制成的半导体层后，通过热处理来将其晶化而设置需要高速动作的晶体管，然后通过使用印刷方法或液滴喷射方法在元件形成层的上方设置用作开关元件的晶体管作为有机晶体管。
注意，也可以设置连接到晶体管的传感器。作为传感器，可以举出通过物理或化学方法来检测温度、湿度、照度、气体、重力、压力、声音(振动)、加速度、以及其它特性的元件。所述传感器通常通过电阻元件、电容耦合元件、电感耦合元件、光生伏打元件、光电转换元件、热电元件、晶体管、热敏电阻器或二极管等的半导体元件来形成。
接下来，将参照图11描述在设置有多个元件及存储元件的衬底上设置端子部分，并且将设置在其他衬底上的天线连接到所述端子部分来设置的情况的半导体器件的一个结构例。
图11示出了无源矩阵型的半导体器件。在衬底350上设置有元件形成层385，该元件形成层385包括具有晶体管360a、360b的晶体管部380、具有晶体管370a、370b的晶体管部390、以及绝缘层351a、351b、358、359、361、366、384，并且将设置在衬底396的用作天线的导电层393设置为与元件形成层385上的导电层392连接。注意，在此示出了在元件形成层385的上方设置存储元件部375或用作天线的导电层393的情况，然而不局限于该结构，也可以在元件形成层385的下方或与元件形成层385相同的层中设置存储元件部375，或者在元件形成层385的下方设置用作天线的导电层393。
存储元件部375包括存储元件365a、365b。通过在第一导电层356上层叠有机化合物层362a及第二导电层363a构成存储元件365a，通过在第一导电层356上层叠有机化合物层362b及第二导电层363b构成存储元件365b。在第一导电层356上形成有隔壁(绝缘层)357a及隔壁(绝缘层)357b，在第一导电层356及导电层391上形成有隔壁(绝缘层)357c。此外，形成用作保护膜的绝缘层364以覆盖第二导电层363a、363b。此外，其中形成存储元件365a、365b的第一导电层356连接到单个晶体管360b的源电极层或漏电极层。换句话说，存储元件连接到相同的一个晶体管。另外，对于每个存储单元设置隔壁(绝缘层)357a、357b、357c以分离有机化合物层362a、有机化合物层362b、第二导电层363a、第二导电层363b，然而如果不需要考虑相邻存储单元之间的横向方向中的电场影响，则可以在整个表面上形成隔壁(绝缘层)。注意，可以使用上述实施方式中所示的材料或制作方法来形成存储元件365a、365b。
由于图11所示的存储元件365a及存储元件365b也被制作为具有弯曲部分或凹凸的形状，所以存储元件的周长变长。因此，在这样的存储元件中考虑相同面积的长方形时，周长越长，其长边和短边的比率越大。在本发明中，长边对短边的比率优选为3或更大，更有选为6或更大。此外，当考虑以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对于该正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
在本发明中，作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形(圆圈形)等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
这样的本实施方式的存储元件可以进行正常写入，从而可以减少写入失败率。此外，写入特性在多个存储元件中稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
此外，在本实施方式(图10、11中所示的半导体器件)中，如实施方式1的图16中所示，也可以在有机化合物层和第一导电层之间、有机化合物层和第二导电层之间、或者第一导电层及第二导电层两者的每一个和有机化合物层之间分别设置绝缘层。通过设置绝缘层，存储元件的特性如写入电压等变得稳定而不会产生不均匀，在各个元件中可以进行正常写入。此外，由于通过设置绝缘层来提高载流子注入性，所以可以加厚有机化合物层的厚度。因此，可以防止存储元件在通电之前的初始状态产生短路的缺陷。
此外，包含元件形成层385和存储元件部375的衬底与设置有用作天线的导电层393的衬底396由具有粘结性的树脂395贴合。并且，元件形成层385上的导电层392和导电层393通过包含在树脂395中的导电微粒394电连接。此外，也可以使用导电粘结剂如银膏、铜膏、碳膏等或进行焊接的方法贴合包含元件形成层385和存储元件部375的衬底与设置有用作天线的导电层393的衬底396。
像这样，可以形成配置有存储元件及天线的半导体器件。此外，在本实施方式中，既可通过在衬底上形成薄膜晶体管来设置元件形成层，又可通过使用Si等的半导体衬底作为衬底并在衬底上形成场效应晶体管，以设置元件形成层。此外，也可以使用SOI衬底作为衬底，并且在其上设置元件形成层。在这样的情况下，可以使用贴合晶片的方法或者称作是SIMOX的方法来形成SOI衬底，在所述SIMOX方法中，通过将氧离子注入到Si衬底中而在内部形成绝缘层。
另外，也可以在配置有用作天线的导电层的衬底上设置存储元件部。此外，可以设置连接到晶体管的传感器。
注意，本实施方式可以与上述实施方式自由组合来进行。此外，通过剥离步骤将在本实施方式中制作的半导体器件与衬底剥离，并且将该半导体器件粘结到柔性衬底上，可以在柔性基体上设置，从而可以得到具有柔性的半导体器件。柔性基体相当于由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)、聚丙烯、聚丙烯噻砜、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯、聚砜、聚酰胺等制成的衬底；由聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯等制成的薄膜；由纤维材料制成的纸；以及基膜(诸如聚酯、聚酰胺、无机蒸镀薄膜、纸类等)和粘结性合成树脂薄膜(丙烯酸基的合成树脂、环氧树脂基的合成树脂等)的叠层薄膜等。薄膜是与处理对象一起被进行加热处理和加压处理的。当进行加热处理和加压处理时，通过加热处理熔化了提供在薄膜的最外表面上的粘结层或提供在最外层的层(不是粘结层)，然后通过施加压力将其粘结。此外，粘结层可以设置或不设置在基体上。粘结层相当于包含粘结剂如热固化树脂、紫外线固化树脂、环氧树脂系粘结剂或树脂添加剂等的层。
在本发明的半导体器件中，也可以在耐受工艺条件(温度等)的第一衬底上形成存储元件之后，将其转置在第二衬底，来制作具有存储元件的半导体器件。此外，在本说明书中，转置是指将形成在第一衬底上的存储元件从第一衬底剥离，然后转移到第二衬底。也可以说是将设置存储元件的地方移动到了其他衬底上。
注意，在转置到其他衬底的步骤中，可以适当地使用如下方法：在衬底和元件形成层之间形成剥离层及绝缘层，在剥离层及绝缘层之间设置金属氧化膜，通过晶化来脆弱化所述金属氧化膜，来剥离所述元件形成层；在耐热性高的衬底和元件形成层之间设置含有氢的非晶硅膜，通过照射激光或蚀刻除去所述非晶硅膜，来剥离所述元件形成层；在衬底和元件形成层之间形成剥离层及绝缘层，在剥离层及绝缘层之间设置金属氧化膜，通过晶化来脆弱化所述金属氧化膜，使用溶液、NF3、BrF3、ClF3等的氟化卤素气体进行蚀刻来除去剥离层的一部分，然后在被脆弱化的金属氧化膜中剥离元件形成层；机械除去或使用溶液、NF3、BrF3、ClF3等的氟化卤素气体进行蚀刻来除去形成有元件形成层的衬底；等。此外，也可以采用如下方法，即使用含有氮、氧、氢等的膜(例如，含有氢的非晶硅膜、氢含有合金膜、氧含有合金膜等)作为剥离层，对于剥离层照射激光，以将包含在剥离层内的氮、氧、氢作为气体释放，来促进元件形成层和衬底的剥离。
通过组合上述剥离方法，可以更容易进行转置步骤。也就是说，可以通过照射激光，使用气体或溶液等蚀刻剥离层，或者使用锋利小刀或手术刀等进行机械消除，使剥离层和元件形成层处于容易剥离的状态，然后使用物理力(人的手指、机械等的力)进行剥离。
根据本发明，存储元件的特性稳定而不会产生不均匀，从而可以进行正常写入。因此，可以以高成品率制造高可靠性的半导体器件而不会使器件和工艺等复杂化。
实施方式5
在本实施方式中，将参照附图描述具有上述实施方式所示的存储元件的半导体器件的一个例子。本实施方式的半导体器件的俯视图表示于图14A，图14A中的X-Y线的截面图表示于图14B。
如图14A所示，在衬底400上形成有作为具有存储元件的半导体器件的存储元件部404、电路部421、天线431。图14A及14B表示制作工艺的途中，并且表示在耐受制作条件的衬底400上形成存储元件部、电路部、以及天线的状态。材料及制作步骤与实施方式4同样地选择并制造即可。
在衬底400上，晶体管441隔着剥离层452、绝缘层453形成在存储元件部404中，晶体管442隔着剥离层452、绝缘层453形成在电路部421中。在晶体管441及晶体管442上形成有绝缘层461、绝缘层454、绝缘层455，在绝缘层455上形成有由第一导电层457d、有机化合物层458及第二导电层459的叠层构成的存储元件443。有机化合物层458由用作隔壁的绝缘层460b个别隔离。第一导电层457d与晶体管441的布线层连接，存储元件443与晶体管441电连接。
在图14B中的半导体器件中，第二导电层459与布线层456a、导电层457c层叠，并且电连接。在绝缘层455上分别层叠形成有导电层457a和天线431a、导电层457b和天线431b、导电层457e和天线431c、以及导电层457f和天线431d。导电层457e在形成在绝缘层455中的达到布线层456b的开口中，与布线层456b接触形成，并且将天线电连接到存储元件部404及电路部421。在天线431a、天线431b、天线431c、天线431d下的导电层457a、导电层457b、导电层457e、导电层457f还具有提高绝缘层455和天线431a、天线431b、天线431c、天线431d之间的紧密性的功能。在本实施方式中，使用聚酰亚胺膜作为绝缘层455，使用钛膜作为导电层457a、导电层457b、导电层457e、以及导电层457f，而使用铝膜作为天线431a、天线431b、天线431c、天线431d。
为了分别连接第一导电层457d和晶体管441、导电层457c和布线层456a、导电层457e和布线层456b，在绝缘层455中形成开口(也称为接触孔)。当加大开口，来增加导电层之间的接触面积时，实现更低电阻。因此，在本实施方式中，加大设定开口，其顺序为第一导电层457d和晶体管441连接的开口最小，导电层457c和布线层456a连接的开口是其次小，导电层457e和布线层456b连接的开口最大。在本实施方式中，将第一导电层457d和晶体管441连接的开口为5μm×5μm，将导电层457c和布线层456a连接的开口为50μm×50μm，将导电层457e和布线层456b连接的开口为500μm×500μm。
在本实施方式中，使从绝缘层460a到天线431b的距离a为500μm或更长，使从第二导电层459的端部到绝缘层460a的端部的距离b为250μm或更长，使从第二导电层459的端部到绝缘层460c的端部的距离c为500μm或更长，使从绝缘层460c的端部到天线431c的距离d为250μm或更长。在电路部421上部分地形成有绝缘层460c，晶体管442也有由绝缘层460c覆盖的区域和没覆盖的区域。
通过使用这样的半导体器件，从外部输入部将电源电压、信号直接输入到存储元件部404中，来可以将数据(相当于信息)写入到存储元件部404或从存储元件部404读出数据。
此外，在将信号不直接输入到外部输入部的情况下，可以将天线部接收的电波经过RF输入部，在其内部生成电源和信号，以从存储元件部404读出数据。
此外，将天线的结构设置为既可与存储元件部重叠，又可在存储元件部的周围设置而不重叠。此外，当重叠时，其结构既可整个面重叠又可一部分重叠。在天线部和存储元件部重叠的结构中，可以减少由天线进行通信时信号带有的噪声等、电磁感应引起的电动势的变动等的影响导致的半导体器件的动作缺陷，从而提高可靠性。此外，还可以实现半导体器件的小型化。
此外，作为上述的可以进行非接触的数据输入输出的半导体器件中的信号传送方式，可以使用电磁耦合方式、电磁感应方式或者微波方式等。实施人可以考虑到使用用途适当地选择传送方式，并且根据传送方式提供最优天线。
例如，在使用电磁耦合方式或者电磁感应方式(例如，13.56MHz频带)作为半导体器件中的信号传送方式的情况下，由于利用磁场密度的改变引起的电磁感应，因此，将用作天线的导电层形成为环形(例如，环形天线)或者螺旋形(例如，螺旋天线)。图17A至17C示出了形成在衬底501上的用作天线的导电层502、具有集成电路的片状的半导体器件503的例子。
此外，在使用微波方式(例如UHF频带(860～960MHz频带)、2.45GHz频带等)作为半导体器件中的信号传送方式的情况下，考虑用于信号传送的电磁波波长，可以适当地设定用作天线的导电层的形状如长度等。例如，可以将用作天线的导电层形成为直线形(例如，偶极天线(参照图17A))、平坦的形状(例如贴片天线(参照图17B))、或者带形(参照图17C、17D)等。此外，用作天线的导电层的形状并不限于直线形，考虑到电磁波的波长，还可以以曲线形状、S字形或者其组合的形状设置。
用作天线的导电层通过CVD方法、溅射方法、印刷方法如丝网印刷或凹版印刷等、液滴喷射方法、分配方法或者电镀法等由导电材料形成。导电材料用选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或者以这些元素为主要成分的合金材料或化合物材料的单层结构或叠层结构形成。
例如，在通过使用丝网印刷法形成用作天线的导电层的情况下，可以通过选择性地印刷导电膏而提供该导电层，在所述导电膏中将粒径为几nm至几十μm的导电颗粒溶解或分散于有机树脂中。作为导电颗粒，可以使用选自银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等的任何一个或更多的金属颗粒、卤化银的微粒或分散的纳米颗粒。此外，作为包含在导电膏中的有机树脂，可以使用选自金属颗粒的结合剂、溶剂、分散剂或用作涂敷剂的有机树脂中的一个或多个。典型地，可以举出如环氧树脂或硅树脂等的有机树脂。此外，当形成导电层时，优选在施加导电膏后进行焙烧。例如，在将含有银作为其主要成分的微粒(例如，粒径为1nm至100nm(包括1nm和100nm))用作导电膏材料的情况下，可以通过在150℃～300℃的温度下焙烧固化导电膏，来获得导电层。此外，也可以使用含有焊剂或者无铅焊剂作为其主要成分的微粒，在这种情况下，优选使用粒径为20μm或更小的微粒。焊剂或者无铅焊剂具有低成本的优点。此外，除了上述材料之外，也可以将陶瓷或铁氧体等用于天线。
在应用电磁耦合方式或电磁感应方式并且设置具备天线的半导体器件以使其与金属接触的情况下，优选在所述半导体器件和金属之间设置具有磁导性的磁性材料。在设置具备天线的半导体器件以使其与金属接触的情况下，伴随着磁场变化涡流电流在金属中流动，并且通过该涡流电流产生的去磁磁场削弱了磁场变化，从而降低了通信距离。因此，通过在半导体器件和金属之间设置具有磁导性的材料，金属涡流电流以及通信距离的降低可以得到抑制。注意，作为磁性材料，可以使用具有高磁导率和低的高频损失的铁氧体或金属薄膜。
此外，当设置天线时，既可在一个衬底上直接形成半导体元件如晶体管等和用作天线的导电层，又可在互不相同的衬底上分别形成半导体元件和用作天线的导电层，然后将其贴合以进行电连接。
此外，将参照图20A和20B描述对于像这样制造的半导体器件进行检查来评价其特性的方法。图20A示出了使用双滚筒(roll to roll)方式对于形成在如薄膜的柔性衬底上的带有天线的集成电路芯片(也称为RFID(射频识别)进行高速自动检查的系统。将上述实施方式所示的其周边部分具有凹凸或弯曲部分的存储元件用于带有天线的集成电路芯片的集成电路芯片内。
图20A和20B所示的检查系统包括：输送用滚筒601；信号测定电路603；信号测定天线604；可动式挡板609；具有多个狭槽608的旋转腔机构鼓轮620；旋转探针机构鼓轮630；可动式探针605；以及接收用滚筒606，其中作为检查对象的带有天线的集成电路芯片602由滚筒搬运。旋转腔机构鼓轮620用于测定检查带有天线的集成电路芯片，与带有天线的集成电路芯片非接触地进行测定检查。从上边俯视在滚筒上运送的带有天线的集成电路芯片的图相当于图20B，其中运送TEG芯片611、检查焊盘610、天线612、以及集成电路芯片613。旋转探针机构鼓轮630是如下鼓轮：通过将可动式探针接触到由与集成电路芯片相同的衬底、相同的工艺制作的TEG芯片，来测定评价集成电路芯片所具有的晶体管的电气特性、LCR(线圈、电容器、电阻器)特性。像这样，可以对于使用本发明的半导体器件进行高速自动检查。
由于图14所示的存储元件443也被制作为具有弯曲部分或凹凸等的形状，所以存储元件的周长变长。因此，在这样的存储元件中考虑相同面积的长方形时，周长越长，其长边和短边的比率越大。在本发明中，长边对短边的比率优选为3或更大，更有选为6或更大。此外，当考虑以与本实施方式的存储元件相同的周长形成正方形时，该正方形的面积比本实施方式的存储元件的面积大。在本发明中，存储元件的面积对于该正方形的面积的比率优选为0.75或更小，更优选为0.5或更小。
在本发明中，作为存储元件的形状，使用如下形状：其周边具有凹凸部的矩形；具有一个或多个弯曲部分的“之”字形形状；梳齿形；以及其内部具有开口(空间)的环形(轮胎形)等。此外，还可以使用长边和短边的比率大的长方形、长径和短径的比率大的椭圆形等。
这样的本实施方式的存储元件可以进行正常写入，从而可以减少写入失败率。此外，写入特性在多个存储元件中稳定而不会产生不均匀。因此，通过使用这样的存储元件，可以制造写入的可靠性高的半导体器件。
根据本发明，存储元件的特性稳定而不会产生不均匀，从而可以进行正常写入。因此，可以以高成品率制造高可靠性的半导体器件而不会使器件和工艺等复杂化。
实施方式6
在本实施方式中，将描述在具有上述结构的半导体器件中读出或写入数据。
首先，将参照图2A至2C、图3A至3C描述在无源矩阵型半导体器件中，将数据写入到存储元件时的动作。通过电作用或电作用及光学作用写入数据。首先，将描述通过电作用写入数据的情况(参照图3A至3C)。注意，通过改变存储单元的电特性来进行写入，并且使存储单元的初始状态(当没有施加电作用时的状态)为数据“0”，使电特性改变后的状态为数据“1”。
当向存储单元721写入数据“1”时，首先通过解码器723、724、以及选择器725选择存储单元721。具体而言，通过解码器724将预定电压V2施加到与存储单元721连接的字线W3。此外，通过解码器723和选择器725，连接到存储单元721的位线B3连接到电路726。然后，来自电路726的写入电压V1输出到位线B3。像这样，在构成存储单元721的第一导电层和第二导电层之间施加电压Vw＝V1-V2。通过适当选择电位Vw，物理或电学地改变了设置在所述导电层之间的有机化合物层，并且进行数据“1”的写入。具体而言，在读出动作电压下，可以使数据为“1”状态时的第一导电层和第二导电层之间的电阻远小于数据为“0”状态时的第一导电层和第二导电层之间的电阻。例如，可以在范围(V1，V2)＝(0V，5到15V)或(3到5V，-12到-2V)中适当地选择。电压Vw可以是5到15V，或者是-15到-5V。
注意，控制未选择的字线和未选择的位线，使得数据“1”不被写入到与这些未选择的字线和位线连接的存储单元中。例如，可以使未选择的字线和未选择的位线处于浮置状态。构成存储单元的第一导电层和第二导电层之间需要具有能够确保选择性的特性如二极管特性等。
另一方面，当将数据“0”写入到存储单元721时，在存储单元721上不施加电作用即可。从电路动作来看，例如与写入“1”的情况同样，通过解码器723和724、以及选择器725来选择存储单元721，然而从电路726输出到位线B3的输出电位被设置成与被选择的字线W3的电位或未选择字线的电位大致相同，并且将不会改变存储单元721的电特性的程度的电压(例如，-5到5V)施加到构成存储单元721的第一导电层和第二导电层之间即可。
此外，除了通过电作用的写入之外，还可以通过光学作用将数据写入到存储元件。将描述通过光学作用来写入数据的情况(参照图19A至19C)。在这种情况下，必须要使激光束透过第二导电层753a。从具有透光性的导电层一侧(在此为第二导电层753a)向有机化合物层752照射激光束。在此，选择性地将激光束照射到所希望部分的有机化合物层752而损伤(损坏)有机化合物层752(有时破坏)。受到损伤的有机化合物层因被进一步绝缘化，所以与其他部分相比，其电阻大幅度大。如此那样，通过照射激光束使夹着有机化合物层752而设置的两个导电膜之间的电阻发生变化，来写入数据。例如，在将没有照射激光束的有机化合物层作为数据“0”的情况下，当写入数据“1”时，通过选择性地将激光束照射到所希望部分的有机化合物层从而损伤有机化合物层来增大电阻。
此外，在使用掺杂了通过吸收光而产生酸的化合物(光酸产生剂)的共轭高分子作为有机化合物层752的情况下，照射激光束后，只有被照射的部分的导电性增加，没有照射的部分没有导电性。因此，通过选择性地将激光束照射到所希望部分的有机化合物层使有机化合物层的电阻发生变化，来写入数据。例如，在将没有被激光束照射的有机化合物层作为数据“0”的情况下，当写入数据“1”时，通过选择性地将激光束照射到所希望部分的有机化合物层来增加导电性。
在照射激光束的情况下，有机化合物层752的电阻的变化虽然基于存储单元721的尺寸，但通过照射直径被缩小为μm级的激光束来实现。例如，当直径为1μm的激光束以10m/sec的线速度通过时，一个存储单元所包含的含有有机化合物的层被激光束照射的时间为100nsec。为了在100nsec这样短的时间内改变相，优选激光功率为10mW、功率密度为10kW/mm2。此外，在选择性地照射激光束的情况下，优选使用脉冲振荡的激光照射装置来进行。
在此，将参照图19C来简单地描述激光照射装置的一个例子。激光照射装置1001包括：照射激光束时进行各种控制的计算机(以下写为PC)1002；输出激光束的激光振荡器1003；激光振荡器1003的电源1004；用于使激光束衰减的光学系统(ND滤光器)1005；用于调制激光束的强度的声光调制器(Acousto-Optic Modulator；AOM)1006；由用于缩小激光束的截面的透镜以及用于改变光路的反射镜等来构成的光学系统1007；具有X轴台和Y轴台的移动机构1009；对PC输出的控制数据进行数字模拟变换的D/A转换部1010；根据从D/A转换部输出的模拟电压来控制声光调制器1006的驱动器1011；输出用于驱动移动机构1009的驱动信号的驱动器1012；以及将激光束的焦点聚集到被照射物体上的自动聚焦机构1013(参照图19C)。
激光振荡器1003可以使用能够振荡出紫外光、可见光或红外光的激光振荡器。作为激光振荡器，可以使用如下：诸如ArF、KrF、XeCl或Xe等的受激准分子激光振荡器；诸如He、He-Cd、Ar、He-Ne或HF等的气体激光振荡器；采用掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、GdVO4、YVO4、YLF或YAlO3等的结晶的固态激光振荡器；以及诸如GaN、GaAs、GaAlAs或InGaAsP等的半导体激光振荡器。注意，当采用固态激光振荡器时，优选应用基波或二次到五次谐波。
接下来，将描述使用激光照射装置的照射方法。当将设置有有机化合物层的衬底安装在移动机构1009之上时，PC 1002用未图示的照相机检测激光束所照射的有机化合物层的位置。接着，PC 1002根据检测出的位置数据产生用于移动移动机构1009的移动数据。
然后，通过PC 1002经由驱动器1011控制从声光调制器1006输出的光量，在光学系统1005衰减从激光振荡器1003输出的激光束之后，利用声光调制器1006控制光量以使之成为预定光量。另一方面，从声光调制器1006输出的激光束由光学系统1007改变其光路和光束点形状，并且利用透镜将激光束聚焦之后，将该激光束照射到衬底750上。
此时，根据由PC 1002产生的移动数据，进行控制以使移动机构1009沿X方向和Y方向移动。结果，激光束照射到预定位置，并且该激光束的光能量密度转换成热能量，所以可以选择性地将激光束照射到设置在衬底750上的有机化合物层。注意，在此描述通过移动移动机构1009来照射激光束的例子，但是也可以通过调整光学系统1007来沿X方向和Y方向移动激光束。
如上所述，根据通过照射激光束来写入数据的本发明的结构，可以简单地批量制造半导体器件。因此，可以提供廉价的半导体器件。
接下来，将描述在无源矩阵型的半导体器件中，从存储元件中进行数据的读出时的动作(参照图3A到3C)。通过利用在具有数据“0”的存储单元和具有数据“1”的存储单元之间，构成存储单元的第一导电层和第二导电层之间的电特性有差异，来进行数据的读出。例如，将描述如下方法：假设构成具有数据“0”的存储单元的第一导电层和第二导电层之间的有效电阻(以后简单地称作存储单元的电阻)在读出电压时为R0，并且具有数据“1”的存储单元的电阻在读出电压时为R1，通过利用电阻之差进行读出。注意，满足R1＜＜R0。作为读出电路的读出部分的结构，例如可以考虑使用如在图3B中所示的电阻元件746和差分放大器747的电路726。电阻元件746具有电阻值Rr，并且满足R1＜Rr＜R0。还可以使用晶体管748来代替电阻元件746，并且也可以使用钟控反相器749来代替差分放大器(图3C)。对钟控反相器749输入信号Ф或反相信号Ф，该信号Ф或者反相信号Ф在进行读出时变成High，在没有进行读出时变成Low。当然，电路结构并不限于图3A到3C。
当从存储单元721中读出数据时，首先通过解码器723、724以及选择器725来选择存储单元721。具体而言，通过解码器724，将预定电压Vy施加到与存储单元721连接的字线Wy。此外，通过解码器723和选择器725，将与存储单元721连接的位线Bx连接到电路726的端子P。结果，端子P的电位Vp是通过电阻元件746(电阻值Rr)和存储单元721(电阻值R0或R1)的电阻分压来确定的值。从而，当存储单元721具有数据“0”时，满足Vp0＝Vy+(V0-Vy)×R0/(R0+Rr)。此外，当存储单元721具有数据“1”时，满足Vp1＝Vy+(V0-Vy)×R1/(R1+Rr)。结果，可以在图3B中，通过选择Vref使得位于Vp0和Vp1之间，并且在图3C中，通过选择钟控反相器的变化点使得位于Vp0和Vp1之间，根据数据“0”或“1”，作为输出电位Vout输出Low或High(或者输出High或Low)来进行读出。
例如，使用Vdd＝3V来使差分放大器动作，其中满足Vy＝0V，V0＝3V，并且Vref＝1.5V。假设满足R0/Rr＝Rr/R1＝9，在存储单元的数据是“0”的情况下，满足Vp0＝2.7V，并且输出High作为Vout，在存储单元的数据是“1”的情况下，满足Vp1＝0.3V，并且输出Low作为Vout。像这样，可以进行存储单元的读出。
根据上述方法，利用电阻值之差和电阻分压，根据电压值来读出有机化合物层752的电阻的状态。当然，读出方法并不限于该方法。例如，除了使用电阻之差之外，还可以使用电流值之差来读出。此外，当存储单元的电特性具有在数据“0”和数据“1”之间阈值电压不同的二极管特性时，可以使用阈值电压之差来读出。
接下来，将描述在有源矩阵型半导体器件中将数据写入到存储元件中时的动作(参照图4A和4B、图5A至5C)。
首先，将描述通过电作用写入数据时的动作。注意，通过改变存储单元的电特性来进行写入，并且使存储单元的初始状态(当没有施加电作用时的状态)为数据“0”，使电特性改变后的状态为数据“1”。
在此描述将数据写入到第n行第m列的存储单元231中的情况。当向存储单元231写入数据“1”时，首先通过解码器223、224、以及选择器225选择存储单元231。具体而言，通过解码器224将预定电压V22施加到与存储单元231连接的字线Wn。此外，通过解码器223和选择器225，将连接到存储单元231的位线Bm连接到具有读出电路和写入电路的电路226。在此，示出m为3的例子。然后，将来自电路226的写入电压V21输出到位线B3。
像这样，将构成存储单元的晶体管210a为导通状态，将位线电连接到存储元件215b，施加大约Vw＝Vcom-V21的电压。注意，存储元件231的一个电极与电位Vcom的共用电极连接。通过适当选择电位Vw，物理或电学地改变了设置在所述导电层之间的有机化合物层，并且进行数据“1”的写入。具体而言，在读出动作电压下，可以使数据为“1”状态时的第一导电层和第二导电层之间的电阻远小于数据为“0”状态时的第一导电层和第二导电层之间的电阻，也可以仅使其短路。此外，可以在范围(V21、V22、Vcom)＝(5到15V、5到15V、0V)或(-12到0、-12到0V、3到5V)中适当地选择电位。电压Vw可以是5到15V，或者是-15到-5V。
注意，控制未选择的字线和未选择的位线，使得数据“1”不被写入到与这些未选择的字线和位线连接的存储单元中。具体而言，可以向未选择的字线施加使与其连接的存储单元的晶体管处于截止状态的电位(例如0V)，使未选择的位线处于浮置状态，或者施加与Vcom相同程度的电位。
另一方面，当将数据“0”写入到存储单元231时，在存储单元231上不施加电作用即可。从电路动作来看，例如与写“1”的情况同样，通过解码器223和224、以及选择器225来选择存储单元231，然而从电路226输出到位线B3的输出电位与Vcom大致相同，或者使位线B3为浮置状态。结果，由于对存储元件215b施加有低电压(例如-5至5V)或者没有施加电压，所以电特性不产生变化，实现数据“0”的写入。
接下来，将描述通过光学作用来写入数据的情况。在这种情况下，利用激光照射装置，从具有透光性的导电层一侧向有机化合物层照射激光束。作为激光照射装置，在无源矩阵型半导体器件中可以使用与在图19A至19C描述的装置同样的装置。
在使用有机化合物材料作为有机化合物层的情况下，有机化合物层由于激光束的照射而受到损伤，使有机化合物层产生氧化或碳化来进一步绝缘化。结果，照射了激光束的存储元件的电阻值增大，没有照射激光束的存储元件的电阻值不会变化。此外，在使用掺杂了光酸产生剂的共轭高分子材料的情况下，照射激光束后，有机化合物层被赋予导电性。就是说，给照射激光束被的存储元件赋予导电性，不给没有照射激光束的存储元件赋予导电性。
接下来，将描述通过电作用读出数据时的动作。在此，电路226为包括电阻元件246和差分放大器247的结构。但是，电路226的结构不局限于上述结构，而可以具有任一种结构。
接下来，将描述在有源矩阵型的半导体器件中，通过电作用进行数据的读出时的动作。通过利用在具有数据“0”的存储单元和具有数据“1”的存储单元之间，存储元件215b的电特性有差异，来进行数据的读出。例如，将描述如下方法：假设构成具有数据“0”的存储单元的存储元件的电阻在读出电压时为R0，并且构成具有数据“1”的存储单元的存储元件的电阻在读出电压时为R1，通过利用电阻之差进行读出。注意，满足R1＜＜R0。作为读出电路的读出部分的结构，例如可以考虑如在图5B中所示的使用电阻元件246和差分放大器247的电路226。电阻元件具有电阻值Rr，并且满足R1＜Rr＜R0。还可以使用晶体管249来代替电阻元件246，并且也可以使用钟控反相器248来代替差分放大器(图5C)。当然，电路结构并不限于图5A到5C。
当从第x行第y列的存储单元231中读出数据时，首先通过解码器223、224以及选择器225来选择存储单元231。具体而言，通过解码器224，将预定电压V24施加到与存储单元231连接的字线Wy，以使晶体管210a处于导通状态。此外，通过解码器223和选择器225，将与存储单元231连接的位线Bx连接到电路226的端子P。结果，在端子P的电位Vp中，Vcom和V0是通过电阻元件246(电阻值Rr)和存储元件215b(电阻值R0或R1)的电阻分压来确定的值。从而，当存储单元231具有数据“0”时，满足Vp0＝Vcom+(V0-Vcom)×R0/(R0+Rr)。此外，当存储单元231具有数据“1”时，满足Vp1＝Vcom+(V0-Vcom)×R1/(R1+Rr)。结果，可以在图5B中，通过选择Vref使得位于Vp0和Vp1之间，并且在图5C中，通过选择钟控反相器的变化点使得位于Vp0和Vp1之间，根据数据“0”或“1”，作为输出电位Vout输出Low或High(或者输出High或Low)来进行读出。
例如，以Vdd＝3V使差分放大器动作，满足Vcom＝0V、V0＝3V、Vref＝1.5V。假设满足R0/Rr＝Rr/R1＝9，并且可以不考虑晶体管210a的导通电阻，当存储单元的数据是“0”时，满足Vp0＝2.7V，输出High作为Vout，当存储单元的数据是“1”时，满足Vp1＝0.3V，输出Low作为Vout。像这样，可以读出存储单元。
根据上述方法，利用存储元件215b的电阻值之差和电阻分压，根据电压值来读出。当然，读出方法并不限于该方法。例如，除了使用电阻之差之外，还可以使用电流值之差来读出。此外，当存储单元的电特性具有在数据“0”和数据“1”之间阈值电压不同的二极管特性时，可以使用阈值电压之差来读出。
由于具有上述结构的存储元件及具备该存储元件的半导体器件是非易失性存储器，所以不需要内置用于保持数据的电池，从而可以提供小、薄、轻的半导体器件。此外，通过使用上述实施方式中所使用的绝缘材料作为有机化合物层，不能改写数据，但是可以写入(附加写入)数据。因此，可以提供防止伪造，且确保安全的半导体器件。
注意，本实施方式可以与上述实施方式中所示的存储元件及具备该存储元件的半导体器件的结构自由地组合来进行。
实施方式7
将参照图12A描述本实施方式中的半导体器件的结构。如在图12A所示，本发明的半导体器件20具有非接触地进行数据通信的功能，并且包括：电源电路11；时钟发生电路12；数据解调/调制电路13；控制其它电路的控制电路14；接口电路15；存储电路16；数据总线17；天线(天线线圈)18；传感器21；以及传感器电路22。
电源电路11是基于从天线18输入的交流信号，产生提供给半导体器件20内的各个电路的各种电源的电路。时钟发生电路12是基于从天线18输入的交流信号，产生提供给半导体器件20内的各个电路的各种时钟信号的电路。数据解调/调制电路13具有解调/调制与读写器19进行通信的数据的功能。控制电路14具有控制存储电路16的功能。天线18具有发送/接收电磁波或者电波的功能。读写器19与半导体器件进行通信，控制该半导体器件并且控制关于其数据的处理。注意，半导体器件并不限于上述结构，例如可以为追加有其他部件如电源电压的限幅电路或专用于加密处理的硬件的结构。
存储电路16的特征在于具有存储元件，其中在一对导电层之间夹着有机化合物层或相变层。注意，存储电路16可以仅仅具有在一对导电层之间夹着有机化合物层或相变层的存储元件，或者可以具有另一结构的存储电路。该另一结构的存储电路相当于选自例如DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM和闪存中的一种或多种。
传感器21包括半导体元件如电阻元件、电容耦合元件、电感耦合元件、光生伏打元件、光电转换元件、热电元件、晶体管、热敏电阻或二极管等。传感器电路22检测阻抗、电抗、电感、电压或电流中的变化，然后进行模拟/数字转换(A/D转换)，并且将信号输出到控制电路14。
实施方式8
通过本发明，可以形成用作具有处理器电路的芯片(以下还称作处理器芯片、无线芯片、无线处理器、无线存储器和无线标签)的半导体器件。本发明的半导体器件具有广泛的使用范围，例如可以将其安装在纸币、硬币、有价证券、证书、无记名债券、用于包装的容器、书籍、记录媒体、个人用品、交通工具、食品、衣物、保健用品、生活用品、药品、电子设备等上来使用。
纸币和硬币是在市场中使用的货币，并且包括某些货币，诸如在特定区域中以与货币相同方式使用的东西(兑换钱)、纪念币等。有价证券是指支票、股票、约定的票证等，并且可以配置有具有处理器电路的芯片90(参考图13A)。证书是指驾照、居住证等，并且可以配置有具有处理器电路的芯片91(参考图13B)。个人用品是指包、眼镜等，并且可以配置有具有处理器电路的芯片97(参考图13C)。无记名债券是指邮票、米券、各种礼品券等。用于包装的容器是指用于盒饭等的包装纸、塑料瓶等，并且可以配置有具有处理器电路的芯片93(参考图13D)。书籍是指文件、书等，并且可以配置有具有处理器电路的芯片94(参考图13E)。记录媒体是指DVD软件、录像带等，并且可以配置有具有处理器电路的芯片95(参考图13F)。交通工具是指车辆如自行车等、船舶等，并且可以配置有具有处理器电路的芯片96(参考图13G)。食品是指粮食、饮料等。衣物是指穿戴、鞋袜等。保健用品是指医疗设备、健康用具等。生活用品是指家具、照明设备等。药品是指医药药品、农药等。电子设备是指液晶显示装置、EL显示装置、电视装置(电视机和薄型电视机)、移动电话等。
本发明的半导体器件通过安装在印刷衬底上、粘贴到表面上、或者嵌入等的方法而被固定到物体上。例如，所述半导体器件通过插入在纸中而被固定到书籍中，或者通过插入在有机树脂中而被固定到由该有机树脂制成的包装箱上，这样被固定到各个物体上。由于本发明的半导体器件实现了小型、薄型和轻重量，所以在将它固定到物体上之后也没有损坏物体本身的设计。此外，通过将本发明的半导体器件提供在纸币、硬币、有价证券、证书、不记名债券等上，可以添加认证功能，并且通过利用该认证功能，可以防止伪造。此外，通过将本发明的半导体器件提供在用于包装的容器、记录媒体、个人用品、食品、衣物、生活用品、电子设备等上，可以提高系统如检查系统等的效率。
接下来，将参照附图描述安装有本发明的半导体器件的电子设备的一个方式。这里示例的电子设备是移动电话，包括机壳2700和2706、面板2701、机架2702、印刷线路板2703、动作按钮2704、以及电池2705(参照图12B)。面板2701是可拆卸地安装在机架2702中，并且机架2702是嵌入到印刷线路板2703。根据安装有面板2701的电子设备，适当地改变机架2702的形状和尺寸。在印刷线路板2703中，安装有多个封装的半导体器件，并且可以使用本发明的半导体器件作为这些半导体器件之一。安装在印刷线路板2703上的多个半导体器件具有下列中的任一种功能：控制器、中央处理单元(CPU；CentralProcessing Unit)、存储器、电源电路、音频处理电路、发送/接收电路等。
面板2701通过连接薄膜2708与印刷线路板2703连接。上述面板2701、机架2702、以及印刷线路板2703与动作按钮2704和电池2705一起安装在机壳2700和2706中。配置包含在面板2701中的像素区域2709使得可以从设置在机壳2700中的窗口看到。
如上那样，本发明的半导体器件的特征在于小型、薄型、且轻。由于上述特征，可以有效地利用电子设备的机壳2700和2706内部的有限空间。
此外，由于本发明的半导体器件具有简单结构的存储元件，其中在一对导电层之间夹着有机化合物层，因此可以提供使用廉价半导体器件的电子设备。此外，本发明的半导体器件容易实现高集成化，因此可以提供使用具有高容量存储电路的半导体器件的电子设备。
此外，包含在本发明的半导体器件中的存储元件的特征在于，通过电作用(或电作用及光学作用)进行数据的写入，是非易失性的，并且能够进行数据的附加写入。通过上述特征，可以防止通过改写来进行伪造，并且可以附加地写入新数据。从而，可以提供使用实现了高功能化和高附加价值化的半导体器件的电子设备。
注意，机壳2700和2706示出了移动电话的外部形状作为一例，涉及本实施方式的电子设备可以根据其功能或用途等来转换成各种方式。

Claims (28)

1.一种半导体器件，包括：
具有叠层区域的存储元件，该存储元件具有第一导电层、在所述第一导电层上的第二导电层、以及夹在所述第一导电层和所述第二导电层之间的有机化合物层，
其中，
所述第一导电层和所述第二导电层中的至少一个具有至少弯曲一次的俯视形状，并且
所述有机化合物层含有其导电性因光作用或电作用而变化的有机化合物。
2.一种半导体器件，包括：
具有第一导电层、在所述第一导电层上形成的具有开口的绝缘层、形成在所述第一导电层上的所述开口中的有机化合物层、以及形成在所述有机化合物层上的第二导电层的存储元件，
其中，所述开口具有至少弯曲一次的俯视形状。
3.根据权利要求1或2的半导体器件，
其中，所述至少弯曲一次的俯视形状为梳齿形。
4.根据权利要求1或2的半导体器件，
其中，具有与所述至少弯曲一次的俯视形状相同面积和相同周长的长方形的长边对短边的比率为3或更大。
5.根据权利要求1或2的半导体器件，
其中，所述至少弯曲一次的俯视形状的面积对具有与所述至少弯曲一次的俯视形状相同周长的正方形的面积的比率为0.75或更小。
6.一种半导体器件，包括：
具有叠层区域的存储元件，该存储元件具有第一导电层、在所述第一导电层上的第二导电层、以及夹在所述第一导电层和所述第二导电层之间的有机化合物层，
其中，所述第一导电层和所述第二导电层中的至少一个具有环形的俯视形状，并且
所述有机化合物层含有其导电性因光作用或电作用而变化的有机化合物。
7.一种半导体器件，包括：
具有第一导电层、在所述第一导电层上形成的具有开口的绝缘层、形成在所述第一导电层上的所述开口中的有机化合物层、以及形成在所述有机化合物层上的第二导电层的存储元件，
其中，所述开口具有环形的俯视形状。
8.根据权利要求6或7的半导体器件，
其中，具有与所述环形的俯视形状相同面积和相同周长的长方形的长边对短边的比率为3或更大。
9.根据权利要求6或7的半导体器件，
其中，所述环形的俯视形状的面积对具有与所述环形的俯视形状相同周长的正方形的面积的比率为0.75或更小。
10.一种半导体器件，包括：
具有叠层区域的存储元件，该存储元件具有第一导电层、在所述第一导电层上的第二导电层、以及夹在所述第一导电层和所述第二导电层之间的有机化合物层，
其中，
所述第一导电层和所述第二导电层中的至少一个具有带狭缝的俯视形状，并且
所述有机化合物层含有其导电性因光作用或电作用而变化的有机化合物。
11.根据权利要求1、6或10的半导体器件，还包括形成在所述第一导电层和所述有机化合物层之间的绝缘层。
12.一种半导体器件，包括：
具有第一导电层、在所述第一导电层上形成的具有开口的绝缘层、形成在所述第一导电层上的所述开口中的有机化合物层、以及形成在所述有机化合物层上的第二导电层的存储元件，
其中，所述开口具有带狭缝的俯视形状。
13.根据权利要求2、7或12的半导体器件，还包括形成在所述第一导电层和所述有机化合物层之间的第二绝缘层。
14.根据权利要求10或12的半导体器件，
其中，具有与所述带狭缝的俯视形状相同面积和相同周长的长方形的长边对短边的比率为3或更大。
15.根据权利要求10或12的半导体器件，
其中，所述带狭缝的俯视形状的面积对具有与所述带狭缝的俯视形状相同周长的正方形的面积的比率为0.75或更小。
16.一种具有存储元件的半导体器件的制造方法，包括以下步骤：
形成具有至少弯曲一次的俯视形状的第一导电层；
在具有所述至少弯曲一次的俯视形状的所述第一导电层上形成有机化合物层；以及
在所述有机化合物层上形成第二导电层，
其中，所述有机化合物层含有其导电性因光作用或电作用而变化的有机化合物。
17.一种具有存储元件的半导体器件的制造方法，包括以下步骤：
形成第一导电层；
在所述第一导电层上形成具有至少弯曲一次的俯视形状的开口的绝缘层；
在所述第一导电层上的所述具有至少弯曲一次的俯视形状的开口中形成有机化合物层；以及
在所述有机化合物层上形成第二导电层。
18.根据权利要求16或17的半导体器件的制造方法，其中，所述至少弯曲一次的俯视形状为梳齿形。
19.根据权利要求16或17的半导体器件的制造方法，
其中，所述至少弯曲一次的俯视形状形成为具有与所述至少弯曲一次的俯视形状相同面积和相同周长的长方形的长边对短边的比率为3或更大。
20.根据权利要求16或17的半导体器件的制造方法，
其中，所述至少弯曲一次的俯视形状形成为所述至少弯曲一次的俯视形状的面积对具有与所述至少弯曲一次的俯视形状相同面积和相同周长的正方形的面积的比率为0.75或更小。
21.一种具有存储元件的半导体器件的制造方法，包括以下步骤：
形成具有环形的俯视形状的第一导电层；
在具有所述环形的俯视形状的所述第一导电层上形成有机化合物层；以及
在所述有机化合物层上形成第二导电层，
其中，所述有机化合物层含有其导电性因光作用或电作用而变化的有机化合物。
22.一种具有存储元件的半导体器件的制造方法，包括以下步骤：
形成第一导电层；
在所述第一导电层上形成具有环形的俯视形状的开口的绝缘层；
在所述第一导电层上的所述开口中形成有机化合物层；以及
在所述有机化合物层上形成第二导电层。
23.根据权利要求21或22的半导体器件的制造方法，
其中，所述环形的俯视形状形成为具有与所述环形的俯视形状相同面积和相同周长的长方形的长边对短边的比率为3或更大。
24.根据权利要求21或22的半导体器件的制造方法，
其中，所述环形的俯视形状形成为所述环形的俯视形状的面积对具有与所述环形的俯视形状相同面积和相同周长的正方形的面积的比率为0.75或更小。
25.一种具有存储元件的半导体器件的制造方法，包括以下步骤：
形成具有带狭缝的俯视形状的第一导电层；
在具有所述带狭缝的俯视形状的所述第一导电层上形成有机化合物层；以及
在所述有机化合物层上形成第二导电层，
其中，所述有机化合物层含有其导电性因光作用或电作用而变化的有机化合物。
26.一种具有存储元件的半导体器件的制造方法，包括以下步骤：
形成第一导电层；
在所述第一导电层上形成具有带狭缝的俯视形状的开口的绝缘层；
在所述第一导电层上的所述开口中形成有机化合物层；以及
在所述有机化合物层上形成第二导电层。
27.根据权利要求25或26的半导体器件的制造方法，
其中，所述带狭缝的俯视形状形成为具有与所述带狭缝的俯视形状相同面积和相同周长的长方形的长边对短边的比率为3或更大。
28.根据权利要求25或26的半导体器件的制造方法，
其中，所述带狭缝的俯视形状形成为所述带狭缝的俯视形状的面积对具有与所述带狭缝的俯视形状相同面积和相同周长的正方形的面积的比率为0.75或更小。
CN200610156237.4A 2005-12-27 2006-12-27 半导体器件以及半导体器件的制造方法 Expired - Fee Related CN1992369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005376626 2005-12-27
JP2005376626 2005-12-27
JP2005-376626 2005-12-27

Publications (2)

Publication Number Publication Date
CN1992369A CN1992369A (zh) 2007-07-04
CN1992369B true CN1992369B (zh) 2012-10-03

Family

ID=38193498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610156237.4A Expired - Fee Related CN1992369B (zh) 2005-12-27 2006-12-27 半导体器件以及半导体器件的制造方法

Country Status (2)

Country Link
US (1) US8212238B2 (zh)
CN (1) CN1992369B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663770A (zh) * 2007-04-20 2010-03-03 Nxp股份有限公司 包含可转换结构的电子装置
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US20100063652A1 (en) * 2008-09-11 2010-03-11 Noel Wayne Anderson Garment for Use Near Autonomous Machines
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
EP2887395B1 (en) 2009-11-20 2019-05-08 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
WO2011125453A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Transistor
TWI688047B (zh) 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
KR101924231B1 (ko) 2010-10-29 2018-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
US8822970B2 (en) * 2011-02-21 2014-09-02 Korea Advanced Institute Of Science And Technology (Kaist) Phase-change memory device and flexible phase-change memory device insulating nano-dot
US20170317223A1 (en) * 2014-08-12 2017-11-02 Ceramtec Gmbh Ceramic carrier body having solar cells
US11626415B2 (en) 2021-02-16 2023-04-11 Sandisk Technologies Llc Lateral transistors for selecting blocks in a three-dimensional memory array and methods for forming the same
US11882702B2 (en) 2021-02-16 2024-01-23 Sandisk Technologies Llc Lateral transistors for selecting blocks in a three-dimensional memory array and methods for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979620B1 (en) * 2004-12-24 2005-12-27 Macronix International Co., Ltd. Method for fabricating a flash memory cell

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722669A (ja) 1993-07-01 1995-01-24 Mitsubishi Electric Corp 可塑性機能素子
JPH09501029A (ja) * 1993-07-29 1997-01-28 インダストリアル リサーチ リミテッド 手で保持したり持ち運びうる通信装置のための複合アンテナ
US5546413A (en) * 1994-09-01 1996-08-13 Motorola Integrated light emitting device
US5923295A (en) * 1995-12-19 1999-07-13 Mitsumi Electric Co., Ltd. Circular polarization microstrip line antenna power supply and receiver loading the microstrip line antenna
US5780915A (en) * 1995-12-26 1998-07-14 Lg Semicon Co., Ltd. Semiconductor device having spiral electrode pattern
JP2000049306A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体装置およびその製造方法
US6545291B1 (en) * 1999-08-31 2003-04-08 E Ink Corporation Transistor design for use in the construction of an electronically driven display
JP2002215065A (ja) * 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
ITMI20020231A1 (it) * 2002-02-08 2003-08-08 Milano Politecnico Fotorivelatore a semiconduttore organico
US7019709B2 (en) * 2002-08-22 2006-03-28 Matsushita Electric Industrial Co., Ltd. Antenna device
US6638830B1 (en) * 2002-09-18 2003-10-28 United Microelectronics Corp. Method for fabricating a high-density capacitor
CN100569036C (zh) * 2004-02-16 2009-12-09 独立行政法人科学技术振兴机构 发光型晶体管和激光光源
JP4317777B2 (ja) * 2004-03-10 2009-08-19 パナソニック株式会社 半導体集積回路
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
TWI395321B (zh) * 2005-03-31 2013-05-01 Semiconductor Energy Lab 半導體裝置及其驅動方法
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7679107B2 (en) * 2005-04-28 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Memory device that utilizes organic layer with a compound that can photoisomerize between conductive layers; at least one of which is light transmitting

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979620B1 (en) * 2004-12-24 2005-12-27 Macronix International Co., Ltd. Method for fabricating a flash memory cell

Also Published As

Publication number Publication date
US20070147104A1 (en) 2007-06-28
CN1992369A (zh) 2007-07-04
US8212238B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
CN1992369B (zh) 半导体器件以及半导体器件的制造方法
CN101305465B (zh) 半导体器件及其制造方法
CN1866567B (zh) 半导体装置及其制作方法和用于写入存储元件的方法
CN1905164B (zh) 半导体装置及其制造方法
CN101167189B (zh) 半导体器件的制造方法
JP5486766B2 (ja) 記憶素子及びその作製方法
JP2006352104A (ja) 半導体装置、及び半導体装置の作製方法
KR101258157B1 (ko) 반도체 장치 및 그 제조 방법
JP5063084B2 (ja) 半導体装置の作製方法
US9006741B2 (en) Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers
JP4869613B2 (ja) 記憶装置、及び記憶装置の作製方法
JP5459894B2 (ja) 半導体装置
JP4969141B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP5201853B2 (ja) 半導体装置
JP2007318099A (ja) 記憶素子及び半導体装置
JP4974555B2 (ja) 記憶素子
JP4974576B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP5230119B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20201227