CN101663770A - 包含可转换结构的电子装置 - Google Patents
包含可转换结构的电子装置 Download PDFInfo
- Publication number
- CN101663770A CN101663770A CN200880012652A CN200880012652A CN101663770A CN 101663770 A CN101663770 A CN 101663770A CN 200880012652 A CN200880012652 A CN 200880012652A CN 200880012652 A CN200880012652 A CN 200880012652A CN 101663770 A CN101663770 A CN 101663770A
- Authority
- CN
- China
- Prior art keywords
- electrode
- convertible structure
- electronic installation
- phase
- installation according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 230000008859 change Effects 0.000 claims description 62
- 238000009434 installation Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 18
- 238000005452 bending Methods 0.000 claims description 11
- 230000001419 dependent effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims 1
- 230000001902 propagating effect Effects 0.000 abstract 1
- 239000012071 phase Substances 0.000 description 111
- 239000012782 phase change material Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 27
- 238000005516 engineering process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001816 cooling Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000013049 sediment Substances 0.000 description 4
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 150000001786 chalcogen compounds Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005865 GeSbTeSe Inorganic materials 0.000 description 1
- 229910018321 SbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明提供一种电子装置(100)，其包括第一电极(101)、第二电极(102)以及连接在第一电极(101)与第二电极(102)之间的可转换结构(103)，通过加热使所述可转换结构(103)在至少两个状态之间进行转换，其中所述可转换结构(103)在所述至少两个状态中的各个不同状态下具有不同的电特性，其中以这样一种方式弯曲所述可转换结构(103)，即，增大电流通过在第一电极(101)与第二电极(102)之间的所述可转换结构(103)传播的路径的长度。
Description
技术领域
本发明涉及一种电子装置。
而且，本发明涉及一种制造电子装置的方法。
背景技术
在非易失性存储器领域中，闪存的大小超出45纳米的节点已经成为一个严重的问题。面对该挑战的技术有铁电存储器、磁存储器以及相变存储器，相变存储器有望代替闪存并且显示出了可以代替其他类型的存储器(如DRAM)的特性。相变存储器对于作为在电子领域中的重要步骤的统一存储器结构来说是一种可行的解决方案。OTP(“一次可编程的”)和MTP(“多次可编程的”)存储器也为相变存储器开辟了一个可能呈现出巨大机会的领域。
相变存储器基于使用例如硫属化合物材料的可逆存储器转换。这些材料经受快速相位转换的能力已经引起可重写光学介质(CD、DVD)的发展。可以根据其结晶机理将硫属化合物相变材料分为成分稍微不同两类。“成核受控”材料GeTe-Sb2Te3连接线路(如Ge2Sb2Te5)通常被用于奥弗辛斯基电效应统一存储器(OUM)装置。在这种构想中，所述相变材料可以与低阻抗电极连接从而使相变材料可逆变换为小体积。光学存储应用(CD-RW/DVD+RW)中已知的“快速生长材料”可以实现本征相位稳定的非常快(例如10纳秒)的转换。在这种方法中，存储器装置的有源部分可以是在基于CMOS的前端制程(FEOL)的后端制程(BEOL)处理中形成的两个电极之间的相变线路。
因此，相变材料可以用于存储信息。这些材料的工作原理是相位的改变。处于结晶相中的材料结构与处于非晶相中的材料结构不同，并且随之处于结晶相中的材料的特性也不同于处于非晶相中的材料的特性。
基于该材料的电阻率与其非晶相和结晶相之间的差异，来对相变材料进行编程。要实现在两个相位之间的切换，需要温度的增大。快速降温的相对较高的温度将导致非晶相，而温度增大较小或者降温较慢则导致结晶相。可以使用不引起显著升温的小电流来实现对不同电阻的感测。
可以通过对存储单元施加脉冲来获得温度的增大。由脉冲引起的高电流密度可能导致局部温度的增大。结果相位将根据所述脉冲的持续时间和幅度的不同而不同。在非晶相中，快速冷却和大幅度可能使该存储单元淬硬，而较慢的降温和较小幅度的脉冲可以使所述材料结晶。较大的脉冲幅度(被称为复位脉冲)可以使存储单元非晶化，而较小的脉冲幅度将存储单元设置为结晶相，这种脉冲也被称为设置脉冲。
US 6,800,563公开了一种具有涂覆了绝缘体的锥形下部电极的相变存储器。该经涂覆的锥形电极用作自动对准沟槽蚀刻的掩膜，以使相邻字线电隔离。所述锥形下部电极可以在多个掺杂区上形成，并且等向性蚀刻可用于使该电极以及下面的掺杂区的部分变为锥形。下部电极的锥形形状将减小电极与相变材料之间的接触面积。这将增大在接触点处的电阻，从而增大电极加热该层的能力。
但是，根据US 6,800,563对存储单元进行编程可能需要较高的功耗。
发明内容
本发明的目的是提供一种电子器件，其具有以合理的功耗编程的可转换结构。
为了实现上述目的，本发明提供根据独立权利要求的电子装置以及制造该电子装置的方法。
根据本发明的示例实施例，提供一种电子装置，其包括第一电极、第二电极以及连接在第一电极和第二电极之间的可转换结构，其中通过加热使所述可转换结构可以在至少两个状态之间进行转换，其中所述可转换结构在至少两个状态中的各不同状态下具有不同的电特性，并且具体地讲，其中所述可转换结构以这样的方式弯曲(如弯曲和/或形成角度)，即，使得电流通过第一电极和第二电极之间的可转换结构传播的路径的长度增大。
根据本发明的另一个示例实施例，提供一种制造电子装置的方法，该方法包括：形成第一电极；形成第二电极；在第一电极和第二电极之间连接可转换结构，通过加热使可转换结构可以在至少两个状态之间进行转换，其中该可转换结构在所述至少两个状态中的各不同状态下具有不同的电特性；以及使所述可转换结构以这样的方式弯曲(或者提供弯曲的可转换结构)，即，使得电流通过第一电极和第二电极之间的可转换结构传播的路径的长度增大。
特别地，术语“电子器件”可指实现任意电气、磁和/或电子功能的任意器件、部件或装置。即，在正常使用期间，可对该电子器件施加和/或由该电子器件产生电、磁和/或电磁信号。
特别地，术语“可转换结构”可以指具有可转换特性的任意物理结构。例如相变结构或者具有热变特性的结构。相变材料不仅可以具有两个相位，而且可以具有更多的相位，例如结晶相、非晶相、变非晶相(meta-amorphous)、变结晶相(meta-crystalline)以及具有不同晶格取向的晶相等。
特别地，术语“相变结构”可以指具有在热(由电流流经相变结构或者电耦合/热耦合的加热元件的欧姆损耗产生，和/或由电磁辐射的吸收产生)影响下的改变任意物理参数或材料特性的特性的任意物理结构。特别地，这可以意味着由非晶相结构和结晶相结构之间的诸如硫属化物之类的材料制成的开关，其可伴随电阻率显著改变。但是，该术语可以包含任意其他相位改变，如从固相到液相的改变，所述相位改变与物理特性的改变相关。
特别地，术语“存储单元”可以指允许以电子方式存储信息的物理结构(诸如层序列等，例如单晶体集成在诸如硅基片的基片中)。存储单元中存储的信息量可以是1比特(特别地，当相变材料在表示逻辑值“1”或“0”的两个相位之间切换时)或者可以是大于1比特(特别地，当相变材料在至少三个相位之间切换时)。所述存储单元可以在任意适当材料(诸如半导体、玻璃、塑料等)的基片上和/或中形成。
术语“基片”可用于对位于感兴趣的层或者部分的下面和/或上面的层的元件进行一般限定。而且，所述基片可以是任意其他其上形成了层(例如诸如半导体晶片或硅片之类的半导体晶片)的基础。
特别地，术语“弯曲的”可转换结构可以指在两个电极之间的区域具有非线性或非直线的几何扩展的可转换结构。例如：弯曲的、成角度的以及振荡的几何形状。但是，弯曲特性可以是由于该弯曲使得两个电极之间的电流路径的长度有意增大。换句话说，所述弯曲可以防止两个电极之间的线形电流流径。电流可以具有搜索两个电极之间的最短路径的趋势。该路径可以是电流通过所述可转换结构传播的路径。通过使与两个电极之间直接连接的线路相关的可转换结构弯曲，可以使有效电流路径更长，从而使改变结晶状态和非晶状态之间的相变材料的相变所需的功率减少。
术语“传播”可以指电流流动，即承载电流的电荷载体流经所述可转换材料。
根据本发明的示例实施例，提供一种弯曲的相变线路单元，其中与线性几何形状相比，有效地增大了施加在两个电极之间的到可转换结构的电流的传播路径，从而减轻了对这种可转换材料编程所需的功率需求，特别是在相变材料的情况下减轻了对功率的需求。这种弯曲的几何形状导致功率需求的减小的原因可能是长度的增大同时欧姆电阻也增大，欧姆电阻可以为相变材料有效地提供相变所需的热量或热能。更具体地讲，较长的线路增大了从编程期间的热点(通常位于线路中间附近)到边缘电极的距离。由于那些电极是主要的热量流失渠道，因此可提高热效率。因此，在某一“最大”长度之后，任何进一步的长度增大都不能进一步提高功率效率。增大电阻可能对耦接到存取晶体管有利，进而对可伸缩性有利。
相变材料通常需要较高的温度来从非晶相向结晶相转换，反之亦然。在硅存储器中，焦耳加热可以实现该需求，以使电流可引起分别加热材料使其变热。为了减小功耗，可以增大相变单元的线路长度。然而，与减小尺寸以实现较小节点的构思相比，增大长度向与减小尺寸相反的方向发展。根据本发明的示例实施例，为了在不损害集成度的情况下增大线路长度来减小功率，可以侧弯电端子之间的线路单元，以在不增大边缘之间的直线距离的情况下获得更长的线路。根据另一个实施例，可以使沟道弯曲或者定义特定构形，以使相变线路单元可以以该构形为模型来形成获得相同的效果的图案，即在电极之间的距离保持相同的情况下增大总的线路长度。因此，可以改进功耗和伸缩性。
通过弯曲和折叠相变材料条(在二维的范围内或者使用3D构形)，可以增大电阻并且同时可以保持小的单元面积。通过使用电极和加热器件，可以适当地限制对线路中心的加热。所述电极可以用作电流源，但是用热的方法来说，所述电极可以用作漏，这是因为它们将热带出单元。
根据本发明的示例实施例，提供一种相变单元线路，其中所述相变线路在非平坦的表面上形成，以增大所述单元的长度。根据另一个示例实施例，提供一种相变单元，其中所述相变线路在平坦的表面上形成，并且该设计在电极之间是卷曲的/弯曲的/扭曲的/褶曲的，以增大所述单元的有效长度。对于任意材料，也可以将这些实施例组合使用，其中在将电极之间的直线距离保持为较小或者最小的同时，保持实现由于更长的线路尺寸而产生更有效的加热的目的。
特别地，本发明的示例实施例可以用于任意装置中，其中所述形状非常重要，尤其是当需要增大线路长度并保持边缘之间的距离时。因此，可以对相变存储器使用这种构思，也可以对其他装置(例如硅熔断器、OTP(一次可编程)、MTP(多次可编程)、BEOL(后端制程)熔断器技术等)使用这种构思。
接着，将说明所述电子装置的进一步示例实施例。但是，这些实施例也可用于制造电子装置的方法。
可转换结构可以形成热变结构，尤其是在至少两个相位状态之间可转换的相变结构。因此，在热(可能由对流经相变结构和/或与其连接的电极的电流进行编程的欧姆损耗产生)影响的情况下，可启动两个相位之间的转换。也可以通过电磁辐射来提供热能。但是，也可以通过临近结构/加热器来提供热能。
特别地，可以改变所述相变结构，以使两个相位状态下的导电率的值不同。在至少两个相位状态中的一个相位状态下，所述相变结构可以是导电的(例如实质上是金属导体)。在另一个相位状态下，所述导电率可以比在第一状态下的导电率更大或者更小，例如所述相变结构可以是超导体或者可以是半导体或者可以是绝缘体或者也可以是具有可调导电率值的导电体。在电子器件的一般操作中，相变结构的导电率的当前值将影响、限定或决定电子装置的功能。这使得可以通过使用在不同相位模式下的相变结构的不同的导电率值来制造存储单元、开关、致动器、传感器等。
电流脉冲或电流信号可以在可转换材料中产生热，从而改变其相位状态并且因此改变其导电率的值。所施加的电流脉冲可以具有特定的波形(例如可以具有快速上升边沿和缓慢下降边沿，或者可以具有向右弯曲的上升边沿和向左弯曲的下降边沿)并且可以由不同的参数(诸如电流幅度、脉冲持续时间等)来表征。通过调整脉冲参数，可以对相变材料是否向结晶相转换或者是否向非晶相转换进行控制。快速降温的非常高的温度可以导致非晶相。温度的较小增长或者较慢降温可以导致结晶相。
可以使相变结构适于使两个相位状态中的一个与相变结构的结晶相相关并且两个相位状态中的另一个与相变结构的非晶态相关。可以在硫属化合物材料中找到这种材料特性。可以使用硫属化合物玻璃，该玻璃包含硫属化合物元素(硫、硒或者碲)以作为基本成分。例如相变材料为GeSbTe、AgInSbTe、InSe、SbSe、SbTe、InSbSe、InSbTe、GeSbSe、GeSbTeSe或者AgInSbSeTe。
所述电子器件可以包括电感测电路，其用于感测可转换结构在至少两个状态中的各个不同状态下不同的电特性。例如可以对可转换结构施加测试电压，并且流经所述可转换结构的电流将取决于该可转换结构的相位状态，这是因为在结晶相和非晶相中的导电率不同。这种感测电路也可以包括选择晶体管或者其他种类的开关，用于选择性地启动或者禁止对电子器件阵列中的特定电子器件的访问。因此，可以将各选择晶体管分配给每个电子器件。
所述电子装置可以包括基片。例如这种基片可以是半导体基片(诸如硅晶片或者硅芯片之类的基片)。可以将所述可转换结构整体集成在基片中，或者可以在基片上提供所述可转换结构。这种基片通常具有平坦的主表面。接着可以在该平面上提供所述可转换结构的弯曲，即与该平面共线。换句话说，所述基片上的二维平面面积可以用于所述可转换结构的沉积材料。可以蚀刻该沉积层来产生任意所需的曲率，从而延伸电流路径的长度，电流沿该路径流经所述可转换结构。这种弯曲的几何形状可以包括曲径形状、螺旋形状、Z字形状、锯齿形状、弧形或者这些形状中的至少两个的任意组合的形状或者其他形状。
另外地或者可替换地，所述可转换结构也可以是从基片的表面蜿蜒延伸出来的，例如具有用基片表面围起的非零角的可转换结构的部分。这可以导致在电流路径与基片表面之间的倾斜的或者垂直的调准。特别地，所述曲率可以对基片的主表面的垂直方向具有影响。
而且，在基片向外的方向上/离开基片的方向上/与其主表面不同的方向上，所述可转换结构的曲率可以具有曲径形状、Z字形状、锯齿形状或者这些形状中的至少两个的任意组合的形状或者其他形状。
特别地，所述可转换结构可以划线于或者覆盖基片中形成的沟道壁的至少一部分。当基片中的蚀刻的沟道的外侧壁和下盘均被所述可转换材料的层覆盖时，流经所述可转换结构的电流必须流经整个沟道(在由电绝缘材料包围时)，从而经过很长的路径，这将增大电阻率和欧姆损耗并且减小对这种可转换结构编程的功率条件。这也可以增大编程点和电极之间的距离(这取决于沟道和电极的形状)。
这种沟道的横截面可以具有矩形，也可以具有U形或者甚至可以具有基本的三角形。通过选择性地调整这种沟道的形状，可以在不增大所述电子装置的大小的情况下准确地限定编程功率。
上述切换可以被安排在所述可转换结构上面或者下面的基片之上和/或之中，并且在第一电极和第二电极之间。通过采取这种措施，可以提供切换和转换结构的垂直叠加，这可以使所述电子装置的制造空间有效，从而可以使集成密度较大。
可替换地或者除沟道结构之外，可以在基片上形成(例如通过使用沉积和/或蚀刻技术)的高度结构(诸如凸块之类)的表面的至少一部分上安排所述可转换结构。特别地，可以通过组合沟道和高度结构来获得电流传播路径的较大的延伸。高度结构也可以具有基本为矩形的形状、基本为三角形的形状、U形形状等。
所述电子装置可以用作存储器装置。在这种存储器装置中，在相变材料的当前相位下可以存储1比特或更多比特的信息，特别地取决于相变结构的两个或者更多相位状态中的当前的一个。
所述电子装置还可以用作存储器阵列，即多个(大量)上述类型的存储器装置的结构。在这种存储器阵列中，可以以矩阵式的方式来布置存储单元，并且可以通过位线和字线来控制存储单元，其中所述位线和字线具有用作开关的晶体管，以对期望的单独的存储单元和存储器装置进行访问或者阻止对其进行访问。多个存储单元可以整体集成在普通(例如硅)基片中。
所述电子器件还可以用作致动器，这是因为相变结构的导电率的改变可以导致动信号的改变。
也可以将所述电子器件用作微电子机械结构(MEMS)。由所述可转换材料的相变而改进的电子信号可以导致微电子结构(MEMS)的可移动器件的特定动作。
显然，相变材料的改变以及因此产生的其导电率的改变可以用于构造控制器、开关、磁换能器等。
对于任意方法步骤，可以实施半导体技术中已知的任意传统工艺。形成层或器件的工艺可包括沉积技术，例如CVD(化学汽相沉积)、PECVD(等离子增强化学汽相沉积)、ALD(原子层沉积)或者溅射。移除层或器件可以包括蚀刻技术(例如湿法蚀刻、汽相蚀刻等)以及制作布线图案技术(例如光刻、UV光刻、电子束光刻等)。
本发明的实施例不局限于特定材料，因此可以使用许多不同的材料。对于导电结构，可以使用金属化结构、硅化物结构或者多晶硅结构。对于半导体区或者器件，可以使用结晶硅。对于绝缘部分，可以使用氧化硅或者氮化硅。
可以仅在纯结晶硅晶片上或者在SOI晶片(绝缘体上硅)上形成所述结构。
可以实施任意工艺技术，例如CMOS、BIPOLAR和BICMOS。
从下文所描述的实施例示例来看，本发明的以上所定义的方面和其他方面是清楚的，以下将参考这些实施例示例进行说明。
附图说明
下文将参考实施例示例来更加详细地描述本发明，但是这些实施例示例不解释为对本发明的限制。
图1示出了根据本发明的示例实施例的电子存储单元装置。
图2示出了根据本发明的示例实施例的相变存储器阵列。
图3示出了传统的集成的相变线单元的横截面；
图4示出了用于说明功率减小与存储器装置的方块数的关系的图示。
图5示出了用于说明复位电流与相变线单元的线宽的相关性的图示。
图6至图10示出了根据本发明的示例实施例的电子装置。
图11至图15示出了在根据本发明的示例实施例的电子装置的制造期间所获得的层序列。
具体实施方式
图示中的说明是概要性的。在不同的图示中，用相同的参考符号来表示相似或相同的器件。
在下文中，将参考图1来说明根据本发明的示例实施例的相变材料存储单元100。
所述存储单元100包括第一电极101和第二电极102。在第一电极101和第二电极102之间，提供正弦弯曲的相变材料结构103并且将其连接到第一电极101和第二电极102，其中所述相变材料结构103可以通过由在电极101和102之间施加适当高的电流而产生的焦耳热来在结晶态与非晶态之间进行转换。在结晶态和非晶态中，所述相变材料结构103具有不同的导电率的值。
如在图1中的示意性示图所示，以正弦的方式来弯曲所述相变材料结构103，以有效地增大电流从第一电极101流经可转换结构103到第二电极102的路径长度，或者有效地增大电流从第二电极102流经可转换结构103到第一电极101的路径长度。特别地，与图1中以虚线概要表示的情况相比，所述相变材料结构103的几何(物理)曲线增大了电流路径的长度，其中图1中虚线所表示的情况是表示在两个电极101、102之间的可转换结构103布置为直线或者线性的，即沿着最短路径来连接两个电极101、102。与此相反，弯曲的相变材料结构103人为地并且选择性地增大经由所述可转换结构103流经两个电极101、102之间的电流信号路径的长度。这可以增大有效的欧姆电阻并且减小将所述相变材料103从结晶相转换到非晶相(或者从非晶相转换到结晶相)所需的功率量。
此外，提供选择晶体管110(可替换地，可以使用二极管)。可以将栅极电压VG施加到访问晶体管110，以使两个源/漏连接132、133之间的沟道区域131变得导电。在可开关晶体管110处于这种导电的情况下，(提供可控电压的)电压源111的电流可以施加在两个电极101、102之间流经所述相变材料结构103的电压信号。但是，这可以通过其他方式实现，例如向源/漏端132、133施加脉冲，并且随后通过向栅极130施加电压来接通栅极130。根据所述相变材料结构103(结晶相或非晶相)的当前状态，由电流检测器112所检测到的电流的值可以是较大的或者较小的。因此，通过采取这种措施，可以感测存储单元100中所存储的以所述相变材料结构103的导电率值编码的信息。
为了对所述相变材料结构103进行编程，在开关晶体管110导通的操作状态下，可控电压源111可以施加适当的电流脉冲类型以选择性地使所述相变材料结构103进入结晶态或者非晶态。
图2示出了根据本发明的示例实施例的存储器阵列200。
在所述存储器阵列200中，以矩阵式排列的形式示出了单独的存储单元100。通过各单独的字线201，可以激活一列存储单元100的开关晶体管110。接着，可以感测到地线202与相应位线203之间的电流，以从相应存储单元100读出信息。
在存储器阵列中，进一步的节点通常可能需要更小的CMOS晶体管110。这些晶体管110可以被用作存储单元的存取装置。在相变存储单元作为相变存储单元100的情况下，所述晶体管110与相变单元103串联连接。
图3以横截面的形式示出了传统相变存储器300的集成方式。
所述传统存储单元300包括基片301、基片301中形成的第一和第二源/漏区302、栅极绝缘层303、控制栅极304、侧壁隔片305、连接所述晶体管与金属化结构307并且嵌入在氧化硅层308中的钨通孔306。此外，形成TaN结构309(电极)以及第一和第二相变结构310、311。在第一和第二相变结构310、311之间，提供第三相变结构312，并且第三相变结构312嵌入到低温电介质层313中。此外，提供氧化硅层314和氮化硅层315。同时还提供AlCu触点317。
晶体管偏置电流以与装置尺寸的比例因子相同的比例因子进行转换。该因子可以表示为比例因子s。编程相变单元使其处于复位状态所需的功率等于其中Preset是使相变单元复位所需的功率，Rcell是所述相变单元的电阻，并且Ireset是使所述相变线路复位所需的电流。
由于由串联晶体管提供的最大电流以s进行缩放，因此所产生的最大功率将以s2进行缩放。即，对于其它节点来说，将以比例因子s2对有效的编程功率进行缩放。这是非常大的比例。例如当采用s＝0.7时，s2＝0.49，这意味着编程功率将为每次生成的一半。该技术的一个结果就是功率的减小。
为了符合CMOS的可缩放性，存在两种可替换的对于上述等式有效的方法：
-以因子s增大所述单元的Rcell将使上述等式中的功率仅以因子s进行缩放。
-减小程序单元所需的复位功率Preset。使用新的材料或单元设计来增大功率效率可以减小程序单元所需的功率，以使复位功率具有更大的可缩放性。
为了减小相变单元的编程功率，所述单元的方格数是非常重要的。方格数描述了单元的长宽比。一个方格可以定义为具有与线宽相同长度的线的部分。具有更多方格的线路可以导致编程功率的减小进而导致效率的改进，这主要是由于更好的热量限制。同样，具有更多方格的线路将具有更大的电阻，其有利于上述等式的保持平衡。
图4示出了沿横坐标401标绘的一些方格的图示400。沿纵坐标402，以瓦特为单位标绘功率。因此，图4示出了对于不同的脉宽，功率减小与方格数的特性。
一种增大单元的方格数的方法是减小宽度而同时保持长度不变。
图5示出了沿横坐标501以纳米为单位标绘单元的宽度的图示500。沿纵坐标502，以毫安为单位标绘电流。
图5示出了对于四个不同的所述单元的长度值的数据。
因此，图5示出，为了减小编程电流，必须减小相变线路的尺寸。显然，宽度的减小非常重要并且很难实现，这是由于相变材料对在形成布线图案期间所使用的干法蚀刻化学品极其敏感。
一种可替换的解决方案是增大方格数以增大所述线路长度。然而，图3中所描述的TaN电极之间的距离应该符合设计规则，因此该距离是受限制的。
本发明的示例实施例可以在不增大电极之间的距离的情况下增大相变单元的长度。根据本发明的示例实施例，可以在不增大两个电极之间的距离的情况下增大线路单元的方格数。
特别地，采用如下两种方法中的一个或两个可以实现对线路长度的增大：
-通过在基片的非平面区域上沉积线路单元并且接着形成布线图案的方式。从而增大所述相变线路的有效长度(参见图6至图9)。
-通过在基片的平面上设计弯曲的(例如曲径的)线路来代替直线的方式(参见图10)。
图6示出了根据本发明的示例实施例的存储单元600，其中在电绝缘层601中蚀刻沟道602。
接着，沉积相变线路层103以覆盖沟道602的壁，从而延伸所述相变材料的有效长度。图6示出了相变线路单元600的这种多沟道拓扑的截面图。
在图7中，在电绝缘层601中形成单独的三角形(或V形)沟道701，以制造根据本发明的另一个示例实施例的存储单元700。
在这种情况下，在形成图案的结构的上面沉积相变层103，从而由于三角形而延伸了所述电流路径的有效长度。因此，图7示出了相变线路单元700的凹形拓扑的截面图。所述“三角形”可以由图7中所示的两条斜线部分和一条水平线形成。或者换句话说，V形可以由图7中的两条斜线部分实现。
图8中所示的根据本发明的示例实施例的相变存储单元800通过在电绝缘层601其上或其中产生凸块来获得。因此，获得相变线路单元800的山形拓扑。
图9示出了根据本发明的另一个示例实施例的存储单元900。
在该实施例中，在基片601的表面上产生第一矩形高度结构901和第二矩形高度结构902。接着，在所述表面上沉积相变材料103的层。
因此，图9中所示为所述相变线路单元900的雉堞式拓扑的截面图。
增大所述线路的有效长度的可替换的(或者另外的)方法是将其在水平面中弯曲，使其卷曲或者使其以增大其有效长度的同时保持电极101、102之间的距离不变的方式定形。图10中的根据另一个示例实施例的存储单元1000示出了这种实施例。示出了以不同于最短几何路径的方式连接电极101、102的曲径形的相变材料结构103，从而人为地增大了第一电极101与第二电极102之间的电流路径的长度。图10示出了曲径形线路单元1000的俯视图。
在下文中，参考图11至图15给出根据本发明的另一个示例实施例的用于形成沟道相变线路的过程。图11至图15的每个均示出了相应层序列的俯视图(页面左侧)以及截面图。
如图11中所示的取自层序列1100的图，提供电介质基片1101，其中在基片1101上的另一电介质层1102中形成金属电极101、102。这些电极101、102可以由另外的金属结构1103、1104覆盖。
如图12中所示的取自层序列1200的图，在电介质层1102中蚀刻沟道1201，接着选择性地对金属101、102、1103、1104进行光刻和干法蚀刻。
接着，如图13中所示的取自层序列1300的图，在晶片的整个表面喷涂和沉积相变材料103。可以调整沉积参数以确保良好的覆盖。
由于晶片上较大的拓扑，可以在层序列1300上沉积平面层1401，如图14中取自层序列1400的图所示。此外，可以在所述表面上使用BARC(底部减反射覆盖)层1402和光致抗蚀剂1403。
在暴露所述晶片之前沉积平面层，以制作所述相变材料(PCM)单元的布线图案。一旦在该拓扑上形成所述PCM线路图案，干法蚀刻步骤处理就可以移除包括所述平面层的所有层。如图15中的层序列1500可以看出该结果。作为该处理的结果，由于在沟道上制作布线图案，因此有效地增大了所述线路长度。
最后，应该注意，上述实施例是用于说明本发明，而不限制本发明，并且在不脱离由附属权利要求所限定的本发明的范围的情况下本领域技术人员可以设计许多替换实施例。在权利要求中，括号中的任意参考符号不解释为对权利要去的限制。词语“包括”和“包含”等不排斥任意权利要求或说明书中所列的器件或步骤之外的其他器件或步骤的存在。器件的单个标号不排除这些器件的多个的存在，反之亦然。在装置权利要求中所列举的几个装置中，这些装置中的几个可以由同一软件或硬件来实现。在多个不同的从属权利要求中采用的措施不表示这些措施的组合的使用不是有利的。
Claims (19)
1.一种电子装置(100)，该电子装置(100)包括：
第一电极(101)；
第二电极(102)；
连接在第一电极(101)和第二电极(102)之间的可转换结构(103)，通过加热使该可转换结构(103)在至少两个状态之间进行转换，并且所述可转换结构(103)在至少两个状态中的各个不同状态下具有不同的电特性；
其中以这样一种方式来弯曲所述可转换结构(103)，即，增大电流通过在第一电极(101)和第二电极(102)之间的可转换结构(103)进行传播的路径的长度。
2.根据权利要求1所述的电子装置(100)，其中所述可转换结构(103)是热变结构，尤其是可以在至少两个相位状态之间进行转换的相变结构。
3.根据权利要求1所述的电子装置(100)，其中在所述至少两个状态中的至少一个状态下，所述可转换结构(103)是导电的。
4.根据权利要求1所述的电子装置(100)，包括电感测电路(110至112)，用于对至少两个状态中的各个不同状态下的所述可转换结构(103)的不同电特性进行感测。
5.根据权利要求1所述的电子装置(100)，其中所述可转换结构(103)适于使所述至少两个状态的导电率的值不同。
6.根据权利要求1所述的电子装置(100)，其中所述可转换结构(103)适于使所述至少两个状态中的一个与所述可转换结构(103)的结晶相相关并且所述至少两个状态中的另一个与所述可转换结构(103)的非晶相相关。
7.根据权利要求1所述的电子装置(100)，包括开关(110)，尤其包括由晶体管、场效应晶体管、双极性晶体管、FinFet以及二极管组成的组中的一个，其电耦接至所述可转换结构(103)。
8.根据权利要求1所述的电子装置(1000)，包括其上和/或其中形成所述可转换结构(103)的基片(601)。
9.根据权利要求8所述的电子装置(1000)，其中在与基片(601)的表面平行的平面中弯曲所述可转换结构(103)。
10.根据权利要求9所述的电子装置(1000)，其中所述可转换结构(103)具有由曲径形状、螺旋形状、Z字形状、锯齿形状、多边形状、成角度的形状、弓形以及这些形状中的至少两个的组合组成的组中的一种。
11.根据权利要求8所述的电子装置(600)，其中所述可转换结构(103)在基片(601)的表面外弯曲。
12.根据权利要求11所述的电子装置(600)，其中所述可转换结构(103)具有由曲径形状、Z字形状、锯齿形状、多边形状、成角度的形状以及这些形状中的至少两个的组合组成的一组中的一种。
13.根据权利要求11所述的电子装置(600)，其中所述可转换结构(103)划线于在基片(601)中形成的沟道(602)的壁的至少一部分。
14.根据权利要求13所述的电子装置(600，700)，其中所述沟道(602)的截面具有由矩形、三角形、U形以及V形组成的一组中的一种。
15.根据权利要求7或8所述的电子装置(100)，其中所述开关(110)被布置在基片上和/或基片中、所述可转换结构(103)的上方或者其下方，并且被布置在第一电极(101)和第二电极(102)之间。
16.根据权利要求11所述的电子装置(800，900)，其中所述可转换结构(103)被布置在基片(601)上形成的高度结构(801)的表面的至少一部分上。
17.根据权利要求16所述的电子装置(100)，其中所述高度结构(801)的截面具有由矩形、三角形、U形和V形组成的一组中的一个。
18.根据权利要求1所述的电子装置(100)，被用作由存储器装置、存储器阵列、致动器、微电子机械结构、控制器以及开关组成的一组中的一个。
19.一种用于制造电子装置(100)的方法，所述方法包括：
形成第一电极(101)；
形成第二电极(102)；
在第一电极(101)与第二电极(102)之间连接可转换结构(103)，通过加热使所述可转换结构(103)在至少两个状态之间进行转换，并且所述可转换结构(103)在所述至少两个状态中的各个不同状态下具有不同的电特性；
以这样一种弯曲的方式来形成所述可转换结构(103)，即，增大电流通过在第一电极(101)与第二电极(102)之间的可转换结构(103)进行传播的路径的长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07106577 | 2007-04-20 | ||
| EP07106577.5 | 2007-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101663770A true CN101663770A (zh) | 2010-03-03 |
Family
ID=39645467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880012652A Pending CN101663770A (zh) | 2007-04-20 | 2008-04-17 | 包含可转换结构的电子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8368044B2 (zh) |
| EP (1) | EP2149165A2 (zh) |
| CN (1) | CN101663770A (zh) |
| TW (1) | TWI493703B (zh) |
| WO (1) | WO2008129477A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102750985A (zh) * | 2011-04-21 | 2012-10-24 | 中国科学院上海微系统与信息技术研究所 | 电可编程开关电路 |
| CN110574114A (zh) * | 2017-04-28 | 2019-12-13 | 美光科技公司 | 自我选择存储器中的编程加强 |
| US11545625B2 (en) | 2018-02-09 | 2023-01-03 | Micron Technology, Inc. | Tapered memory cell profiles |
| US11800816B2 (en) | 2018-02-09 | 2023-10-24 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8330138B2 (en) * | 2007-05-31 | 2012-12-11 | Nxp B.V. | Electronic device comprising a convertible structure, and a method of manufacturing an electronic device |
| US11895934B2 (en) | 2021-08-25 | 2024-02-06 | International Business Machines Corporation | Phase change memory with heater |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800563B2 (en) * | 2001-10-11 | 2004-10-05 | Ovonyx, Inc. | Forming tapered lower electrode phase-change memories |
| JP4545397B2 (ja) * | 2003-06-19 | 2010-09-15 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| US7138687B2 (en) * | 2004-01-26 | 2006-11-21 | Macronix International Co., Ltd. | Thin film phase-change memory |
| KR100564608B1 (ko) * | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 상변화 메모리 소자 |
| US20070046421A1 (en) * | 2005-09-01 | 2007-03-01 | International Business Machines Corporation | Structure and method for forming thin film resistor with topography controlled resistance density |
| US8212238B2 (en) * | 2005-12-27 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2008
- 2008-04-17 WO PCT/IB2008/051477 patent/WO2008129477A2/en active Application Filing
- 2008-04-17 CN CN200880012652A patent/CN101663770A/zh active Pending
- 2008-04-17 EP EP08737898A patent/EP2149165A2/en not_active Withdrawn
- 2008-04-17 US US12/594,779 patent/US8368044B2/en active Active
- 2008-04-18 TW TW097114211A patent/TWI493703B/zh not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102750985A (zh) * | 2011-04-21 | 2012-10-24 | 中国科学院上海微系统与信息技术研究所 | 电可编程开关电路 |
| CN102750985B (zh) * | 2011-04-21 | 2015-11-18 | 中国科学院上海微系统与信息技术研究所 | 电可编程开关电路 |
| CN110574114A (zh) * | 2017-04-28 | 2019-12-13 | 美光科技公司 | 自我选择存储器中的编程加强 |
| US11735261B2 (en) | 2017-04-28 | 2023-08-22 | Micron Technology, Inc. | Programming enhancement in self-selecting memory |
| CN110574114B (zh) * | 2017-04-28 | 2023-09-19 | 美光科技公司 | 自我选择存储器中的编程加强 |
| US11545625B2 (en) | 2018-02-09 | 2023-01-03 | Micron Technology, Inc. | Tapered memory cell profiles |
| US11800816B2 (en) | 2018-02-09 | 2023-10-24 | Micron Technology, Inc. | Dopant-modulated etching for memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008129477A3 (en) | 2008-12-18 |
| EP2149165A2 (en) | 2010-02-03 |
| WO2008129477A2 (en) | 2008-10-30 |
| US8368044B2 (en) | 2013-02-05 |
| US20100295010A1 (en) | 2010-11-25 |
| TWI493703B (zh) | 2015-07-21 |
| TW200849580A (en) | 2008-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7362608B2 (en) | Phase change memory fabricated using self-aligned processing | |
| CN100458974C (zh) | 存储器器件及其制造方法 | |
| US7324365B2 (en) | Phase change memory fabricated using self-aligned processing | |
| US8330138B2 (en) | Electronic device comprising a convertible structure, and a method of manufacturing an electronic device | |
| US20060091476A1 (en) | Sub-lithographic structures, devices including such structures, and methods for producing the same | |
| US20060189045A1 (en) | Method for fabricating a sublithographic contact structure in a memory cell | |
| US20110012082A1 (en) | Electronic component comprising a convertible structure | |
| CN101663770A (zh) | 包含可转换结构的电子装置 | |
| US20150162528A1 (en) | Post-fabrication self-aligned initialization of integrated devices | |
| US9343676B2 (en) | Heating phase change material | |
| KR101166834B1 (ko) | 전자 부품 및 그 제조 방법 | |
| US20070048945A1 (en) | Memory device and method of making same | |
| US20140061576A1 (en) | Fin-type memory | |
| US20080296554A1 (en) | Phase change memory devices and fabrication methods thereof | |
| US7755074B2 (en) | Low area contact phase-change memory | |
| CN101689604B (zh) | 电子装置及其制造方法 | |
| US7723715B2 (en) | Memory device and method of making same | |
| CN114270520A (zh) | 相变存储器设备及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100303 |