CN101689604B - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN101689604B
CN101689604B CN200880022320XA CN200880022320A CN101689604B CN 101689604 B CN101689604 B CN 101689604B CN 200880022320X A CN200880022320X A CN 200880022320XA CN 200880022320 A CN200880022320 A CN 200880022320A CN 101689604 B CN101689604 B CN 101689604B
Authority
CN
China
Prior art keywords
electronic installation
convertible structure
width
protuberance
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880022320XA
Other languages
English (en)
Other versions
CN101689604A (zh
Inventor
戴维·蒂奥·卡斯特罗
阿尔穆德纳·韦尔塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vlsi Technology Co Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101689604A publication Critical patent/CN101689604A/zh
Application granted granted Critical
Publication of CN101689604B publication Critical patent/CN101689604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

一种电子装置(100)，该电子装置(100)包括：基片(101)；可转换结构(102)，其布置在基片(101)上和/或基片中，所述可转换结构可以通过加热在至少两个状态之间进行转换，并且在所述至少两个状态的不同状态下具有不同的电特性，其中所述可转换结构(102)包括具有第一宽度(w1)的第一部分和具有第二宽度(w2)的第二部分，其中第二宽度(w2)小于第一宽度(w1)；以及突出部(108)，所述突出部穿过可转换结构(102)，使得可转换结构(102)的第二部分从第一宽度(w1)变窄成第二宽度(w2)。

Description

电子装置及其制造方法
技术领域
本发明涉及一种电子装置。
本发明还涉及一种制造电子装置的方法。
背景技术
在非易失性存储器领域，45nm节点以下尺寸的闪存已经成为现实的问题。可以面对这种挑战的技术包括铁电存储器、磁存储器以及相变存储器，其中后者的前景好在可用于替代闪存并且展现出能够替代其它类型存储器(如DRAM)的特性。相变存储器是对作为电子技术中一个重要步骤的统一存储器的可能解决方案。OTP(一次可编程的)和MTP(可多次编程的)存储器也开启了能够为相变存储器展现更多机会的领域。
相变存储器基于可逆存储器转换，其使用例如硫属化物材料。所谓“成核受控”材料GeTe-Sb2Te3连线如Ge2Sb2Te5可以用在双向统一存储器(OUM)器件中。在此概念下，相变材料可以与底部阻性电极接触，以可逆地转换至相变材料的较小体积。在另一应用中，存储器器件的有源部分可以是形成在两个电极之间的相变线，所述两个电极在基于CMOS的前端线(FEOL)的后端线处理(BEOL)中形成。
这样可以使用相变材料来存储信息。这些材料的工作原理是发生相变。结晶相的材料结构(及其性质)与非晶相的性质不同。
相变材料的编程可以基于材料在结晶相和非晶相的电阻率的差别。要在两种状态之间转换需要提高温度。从高温迅速冷却可获得非晶相，而温度的较小增加或较慢的冷却可获得结晶相。可以通过基本不导致加热的小电流来感测不同的电阻。
通过对存储器单元施加脉冲可以得到温度的提升。脉冲所导致的高电流密度会带来局部的温度升高。依脉冲的持续时间和幅值的不同，所得的状态将不同。快速冷却和大幅值可以使单元硬化为非晶相，而缓慢冷却和较小幅值的脉冲会使材料结晶。大脉冲幅值，即所谓RESET脉冲，可以使单元呈非晶态；而较小的脉冲幅值会将单元“设置(SET)”为结晶态，于是称这些脉冲为SET脉冲。
EP1,469,532公开了一种用于制造相变存储器的工艺，包括如下步骤：形成阻性元件，在阻性元件上形成具有窗孔的定界结构，在窗孔中形成相变材料的存储器部分，其中阻性元件和存储器部分具有直接电接触并且限定了亚光刻延伸的接触区域。形成存储器部分的步骤还包括：使用相变材料填充窗孔，以及从定界结构中移除相变材料超出窗孔的超出部分。
然而，对传统的存储器单元进行编程需要高功耗。
发明内容
本发明的目的是提供具有可转换结构的电子元件，可以使用合理的功耗对其进行编程。
为了实现上述目的，提供了根据独立权利要求的电子装置和制造电子装置的方法。
根据本发明的一个示例实施例提供了一种电子装置，其包括基片、(例如以平面形式)布置在基片上和/或基片中的可转换结构，其中可转换结构可以通过加热在至少两个状态之间进行转换，并且在所述至少两个状态的不同状态下具有不同的电特性，其中可转换结构包括具有第一宽度的第一部分和具有第二宽度的第二部分，其中第二宽度小于第一宽度，所述电子装置还包括突出部(如柱或杆)，所述突出部穿过可转换结构，使得可转换结构的第二部分从第一宽度变窄成第二宽度。
根据本发明的另一示例实施例，提供了制造电子装置的方法，该方法包括：在基片上和/或基片中(例如以平面形式)布置可转换结构，所述可转换结构可以通过加热在至少两个状态之间进行转换，并且在所述至少两个状态的不同状态下具有不同的电特性；形成可转换结构，其中可转换结构包括具有第一宽度的第一部分和具有第二宽度的第二部分，第二宽度小于第一宽度；以及形成突出部，所述突出部穿过可转换结构，使得可转换结构的第二部分从第一宽度变窄成第二宽度。
术语“电子装置”可表示任何实现了电、磁和/或电子功能的元件、组件或装置。这表示在正常使用期间可以将电、磁和/或电磁信号应用于电子装置和/或由电子装置产生电、磁和/或电磁信号。
术语“可转换结构”可表示任何具有可转换的特性的物理结构。例如相变结构或者具有热变特性的结构。相变材料不仅可以具有两个相，而且也可以具有超过两个相，例如结晶、非晶、准非晶、准结晶、具有不同晶格方位的结晶等。
术语“相变结构”可表示任何具有如下属性的物理结构，即在受热情况下改变物理参数或材料特性，所述热可以通过流经相变结构或电/热耦合的加热元件的电流的欧姆损耗，和/或通过吸收电磁辐射来产生。这意味着诸如硫属化物的材料在非晶构造和结晶构造之间进行转换，其中可能附带着电阻率的显著变化。当然，其它诸如从固态到液态的相变，这些附带有物理性质变化的相变，也可以由此术语概括。
术语“存储器单元”可表示能够以电子方式存储信息的物理结构，诸如单片集成在例如硅基片的基片上的层序列。存储在存储器单元中的信息量可以是1位(特别是当相变材料在代表逻辑值“1”或“0”的两相之间转换时)，或者是超过1位(特别是当相变材料在至少三相之间转换时)。存储器单元可以形成在基片上和/或中，所述基片表示任何适当的材料，如半导体、玻璃、塑料等。
术语“基片”用于一般性地限定所关注的层或部件之上和/或之下的层组件。此外，基片可以是任何用于在其上形成层的基底，例如半导体晶片(如硅晶片或硅芯片)。
术语“纳米线”可表示具有数量级为几纳米至几千纳米的尺寸(也可涵盖更大或更小的尺寸)的线状结构。本发明的实施例可以使用多种不同类型的纳米线，包括半导体纳米线(例如由硅、锗、InP、GaN等构成)、金属纳米线(如镍、铂、金)和纳米管特别是(本征或掺杂的)碳纳米管。根据本发明的一个示例实施例，纳米线可以构成突出部。所述纳米线(在纳米线由隔离层覆盖的情况下)还可以是隔离纳米线。
术语“突出部”可表示这样一种三维物理结构，其穿过可转换结构以选择性地减小可转换结构中发生穿透部分的宽度。所述突出部可以是柱或杆以及具有诸如圆柱体、长方体等任何形状。特别地，突出部可以由不导电材料形成。
术语可转换结构的“宽度”可表示平面构造中垂直于流经可转换结构的电流(可沿着两个电极之间的连接线出现)并且垂直于可转换结构的纵向厚度的水平方向上的尺寸。
根据本发明的示例实施例，可以在特定区域使层状可转换结构选择性地变窄以通过横向地收窄电流路径来局部地提高电阻，这会降低在不同状态(如结晶状态和非晶状态)之间转换可转换结构(如相变材料)时的功耗。这可以提高相变线的电阻而不会提高硅区域的功耗。此外可以降低编程功耗。利用能够避免大量处理相关问题的自对准处理，可以形成所述装置。另外，由于不需要额外的掩模，可以低成本地制造这样的结构。
所述电子装置可以包括一个或多个竖直地穿透可转换结构的突出部或柱，从而将可转换结构的一部分从第一宽度缩减/修改成第二宽度。例如，可以通过简单的沉积和光刻处理制造具有固定宽度的可转换结构。通过所述(沉积的或生长的)突出部，可以减小该宽度以局部地提高可转换结构的电阻。由于可以通过突出部来减小可转换结构的宽度，突出部可以自由地在布局中转换，于是可以通过重叠突出部来局部地减小可转换结构的宽度，从而允许获得相变材料的亚光刻尺寸。
本发明示例实施例的示例领域为相变存储器。但是本发明的实施例还可以用于任何其中形状起到重要作用并且需要在亚光刻范围内作出修改和缩减的电子装置。
根据本发明的一个示例实施例，提供了包括相变材料的线结构的存储器单元，所述线结构具有主宽度(轮廓)，其中所述线结构可以包括至少一个具有第二宽度(轮廓)的部分，所述第二宽度(轮廓)小于主宽度(轮廓)。根据一个示例实施例，主宽度可以处在光刻尺寸范围内，而第二宽度低于光刻尺寸，其中线结构中存在至少一个构成了孔的柱，产生具有第二宽度或轮廓的部分。
根据本发明的一个示例实施例，可以提供具有纳米柱的亚光刻相变线单元。相变材料需要高温来从非晶态向结晶态转换。这可以通过焦耳加热来实现，即电流使材料升温。一个能够降低功耗并且同时将存储器单元缩小为较小节点的选项是降低相变线的宽度。这种宽度上的减小允许在保持相同电流密度的同时缩减流经相变材料的电流。单元的电阻也随着宽度的减小而增大。高阻相变线使电阻与更先进节点的晶体管相匹配。改善了功耗和可伸缩性(scalability)。通过在相变线的限制内布置纳米柱来减小相变线的宽度。可以用自对准的方式制造这样的单元，避免了相变材料在处理中受到化学接触，提高了可靠性。
本发明的实施例可以通过其中形状起到重要作用并且需要在亚光刻范围内作出修改和缩减的电子装置来实现。本发明实施例的自对准特性使其具有可用于传统制造工艺中的优点，因为可以减小额外掩模的成本(针对现有相变技术只需要一个额外掩模或者无需额外掩模)。可行的应用包括相变材料，但也可以应用其它实现可转换结构的存储器或电子装置。
接下来对电子装置的其它实施例进行说明。但是，这些实施例还可应用于制造电子装置的方法。
可转换结构可以形成热变结构，特别是在至少两个状态之间转换的相变结构。这样，在由流经相变结构和/或与其连接的电极的编程电流的欧姆损耗所产生的热量的影响下，可以启动在两种状态之间的转换。还可以通过电磁辐射提供热能。然而，也可以通过相邻的结构/加热器来提供热能。
特别地，相变结构可以适用于使得电阻率的值在两种状态之间有所不同。在至少两种状态之一中，相变结构可以是导电的(例如基本为金属化电导性)。在另一状态下，电导率可以高于或低于第一状态，例如相变结构可以为超导体或者半导体或绝缘体或者具有改变的电阻率值的导体。在电子元件的正常操作中，电子装置的功能将受到相变结构电导率的当前值的影响、限定或者取决于当前值。这使得可以使用相变结构在不同状态模式下的不同电导率值来制造存储器单元、开关、致动器、传感器等。
通过转换信号(如电流脉冲或电流信号和/或电压脉冲或电压信号或者电磁信号)，可以在可转换材料中产生热量，以改变其状态并进而改变其电导率的值。所应用的转换信号(如电流脉冲)可以具有特定的波形(例如具有快速上升沿和慢下降沿，或者具有向右弯曲的上升沿和向左弯曲的下降沿)，并且可以通过不同的参数(例如电流幅值、脉冲持续时间等)来表示其特征。通过调节转换信号的参数，可以控制将相变材料转换成结晶相或者非晶相。从高温快速冷却可获得非晶相。温度的较小增加或较慢冷却可获得结晶相。
相变材料可适用于使两种状态之一指向相变结构的结晶相，而两种状态中的另一状态指向其非晶相。可以在硫属化物材料中获得这样的材料特性。可以使用硫属化物玻璃，其是包含硫族元素(硫、硒或碲)作为基本组成的玻璃。相变材料的示例包括GeSbTe、AgInSbTe、InSe、SbSe、SbTe、InSbSe、InSbTe、GeSbSe、GeSbTeSe或AgInSbSeTe。
所述电子装置可以包括电感测电路，用于感测所述可转换结构在至少两种状态的不同状态下的不同电特性。例如，可以对可转换结构施加测试电压，流经可转换结构的电流将取决于可转换结构的状态，因为结晶相和非晶相的电导率不同。所述感测电路还可以包括选择晶体管或其它种类的开关，用于选择性地启用或禁止对电子元件阵列中的特定电子元件的访问。因此，可以为每个电子元件分配各自的选择晶体管。
电子装置可以包括第一电极和第二电极，可转换结构电连接在第一电极和第二电极之间。因此通过电极可以将电流导入可转换结构，以感测存储在可转换结构中的信息或者通过焦耳加热改变可转换结构的状态。
可以以平面的方式将可转换结构布置在基片上和/或基片中。因此，可以以水平的方式将相变材料沉积在基片的平面表面上，以形成可转换材料的平面层。可以通过光刻来限定相变材料层的限制。绝缘柱可以穿过或穿透可转换材料的平面层。
凸出部可以相对基片垂直地对准。通过提供垂直对准的凸出部，能够在制造可转换结构之前制造凸出部，从而允许在作为电子装置基板的基片上沉积相变材料，并去除与凸出部顶部的材料的电气耦合，以空间上缩小凸出部环境下的可转换结构。通过在平面构造中布置可转换结构以及在垂直构造中布置凸出部，凸出部将不会占用额外的硅面积，装置的制造成本变得较低，并促进提高了集成密度。
特别有利的以长方形方式提供凸出部，即凸出部的高宽比(长度除以直径)远大于1，特别是至少为5，更特别地至少为8。然后，首先生长垂直的长方形凸出部，随后沉积可转换材料的平面层，使得凸出部的横向侧壁不接触可转换材料。
凸出部可以穿过可转换结构的中心部分，以在可转换结构中形成岛状物，即凸出部的外围全部由可转换材料包围。这迫使电流沿着岛状杆的左侧和右侧两个极窄部分流过，从而显著提高电阻，并降低可转换结构在两个状态之间转换的功耗。或者，可以在可转换结构的横向末端提供一个或多个凸出部，所述凸出部与可转换结构部分重叠。这样的重叠构造可以获得亚光刻级的第二宽度，即使第一宽度和凸出部的直径由光刻尺寸限定。
凸出部可以包括电绝缘材料，例如氧化硅(SiO2)或氮化硅(Si3N4)。通过用电绝缘材料提供凸出部，可以不影响流经可转换结构的电流。
凸出部可以包括在基片上生长的纳米线。通过提供诸如半导体纳米线、碳纳米管、硅纳米线、或III族-V族纳米线(例如由砷化镓制成)的纳米线，能够制造尺寸小于光刻限制的凸出部。这样的纳米线可以在形成于基片上或其沟槽中的前体/催化剂(例如用于生长碳纳米管的铁或镍催化剂)斑点上生长而成，从而允许进行空间限定的纳米线生长。
替代方案是，凸出部可以包括光刻制造的结构。换句话说，可以通过沉积以及使用光刻处理部分移除来得到用作凸出部基础的材料的结构。当在可转换结构的横向末端提供凸出部时，能够使可转换结构变窄而无需亚光刻处理。
所述基片可以具有用于在其中形成凸出部和可转换结构的沟槽。通过在沟槽中形成这些组件，能够避免敏感结构受到机械力的损坏。
可以在基片的无沟槽部分(即基片上没有沟槽的表面部分)形成凸出部和可转换结构。这样的构造使制造变得容易，因为无需形成沟槽。
所述凸出部可以是在基片上的第一高度处具有一个或多个台阶、并且在基片上的第二高度处具有平台的阶形结构，其中第二高度大于第一高度，并且可转换结构布置在台阶上。这种构造允许制造具有很小尺寸的可转换结构，因为把可以形成在凸出部一部分上的台阶用作基片，在其上提供可转换结构。该实施例还允许以亚光刻尺寸制造相变材料。
此外，可转换结构可以包括光刻制造的结构。这允许低成本地制造可转换结构，并且特别地在与制造凸出部的生长处理相结合的情况下可以实现高性能。
该装置可以包括多个穿透可转换结构的不同部分的凸出部。这样，能够精确地限定电流路径、可转换结构的电阻特性，并进一步提高集成密度。
所述电子装置可以用于存储器装置。在这样的存储器装置中，特别地取决于相变结构的当前两个或多个状态中的当前状态，可以将一位或多位信息存储在相变材料的当前状态中。
所述电子装置还可用于存储器阵列，即多个前述类型存储器装置的构造。在这样的存储器阵列中，可以矩阵形式布置存储器单元并通过位线和字线进行控制，其中晶体管用作对目标存储器单元和存储器装置进行访问或禁止访问的开关。可以在同一(例如硅)基片上单片集成多个存储器单元。
电子组件还可以用作致动器，因为相变结构的电导率的变化会导致致动信号的变化。
还可以将电子组件用作微机电结构(MEMS)。通过可转换材料的相变产生的变化电子信号会导致微机电结构(MEMS)中可移动组件的特定运动。
显然，可以将相变材料及其电导率的变化用来控制控制器、开关、转换器等。
对于任一方法步骤，可以使用半导体技术中已知的任何传统流程。形成层或元件可以包括例如CVD(化学气相沉积)、PECVD(等离子增强化学气相沉积)、ALD(原子层沉积)等沉积技术或溅射。移除层或元件可包括例如湿法蚀刻、气相蚀刻等的蚀刻技术以及例如光刻、UV光刻、离子束光刻等的图案形成技术。
本发明的实施例不限定于特定的材料，可以使用多种不同的材料。对于导电结构，可以使用金属化结构、硅化物结构或多晶硅结构。对于半导体区域或组件，可以使用结晶硅。对于绝缘部分，可以使用氧化硅或氮化硅。
所述结构可以形成在纯结晶硅晶片上或者SOI(绝缘体上硅)晶片上。
可以实施任何处理技术如CMOS、BIPOLAR、BICMOS等。
本发明的上述及其他方面可通过下文将要描述的实施例的示例以及参照这些实施例示例的描述而变得明显。
附图说明
下面参照不对本发明构成限定的实施例的示例来详细描述本发明。
图1例示了根据本发明一个示例实施例的电子存储器单元。
图2例示了根据本发明一个示例实施例的相变存储器阵列。
图3是例示了针对RESET电流与相变线单元的线宽之间的相关度的仿真视图。
图4例示了相变存储器装置的宽度的影响。
图5是例示了对相变线单元的线进行编程的功率与方块(square)数之间的相关度的视图。
图6示意性地例示了根据本发明示例实施例的相变存储器装置的实施例所依赖的效应。
图7至图9示出了根据本发明示例实施例的电子装置。
图10至图17示出了在图7的电子装置制造期间得到的层序列。
图18至图23示出了在图8的电子装置制造期间得到的层序列。
图24至图32示出了在图9的电子装置制造期间得到的层序列。
图33例示了根据本发明另一个示例实施例的电子存储器单元。
具体实施方式
图中的示例均为示意性。在不同的附图中，相似或相同的组件具有相同的参考标号。
下面参照图1对根据本发明一个示例实施例的存储器单元100进行说明。图1示出了存储器单元100的平面图。
存储器单元100包括硅基片101和以平面方式布置在硅基片101表面上的相变材料结构102的图案层。相变材料102可以通过加热在结晶态和非晶态之间转换，并且在不同的状态具有不同的电特性(特别是不同的电导率)。
由图1可知，相变材料102具有基本矩形的形状，其中长度为1和一般的第一宽度w1。但是，在相变材料102的中间部分，宽度通过两个凸出部108减小至第二宽度w2，其中w2＜w1，凸出部108提供在相变材料102的两个横向末端位置。凸出部108由光刻制造的氧化硅材料制成。
在第一电极106和第二电极107之间流过相变材料结构102的电流的影响下，能够通过小感测电流检测相变材料102的当前状态，并且能够通过较大的编程电流在相变材料102的不同状态之间进行转换。
提供通过耦合元件103至105形成的电感测电路，来感测相变材料102的不同电特性，并在两种状态的不同状态之间转换。为此，提供了具有可变电流的电流源103。在电流源103和第一电极106之间提供具有源/漏极区104a、104b和沟道区104c的开关晶体管104。通过改变施加到晶体管104的栅极104d上的开关电压，能够选择或取消选择存储器单元100，所述存储器单元100可以是诸如图2所示存储器阵列200的存储器阵列的一部分。
当开关104闭合时，由电流源103生成的电流从第一电极106通过可转换结构102流向第二电极107。通过电压或电流测量装置105可以检测或测量流过的电压或电流值，所述测量装置105连接在第二电极107和基准电位(如地电位110)之间。
突出部108垂直地(即垂直对准图1的纸面)穿过/穿透平面可转换结构102，以将可转换结构102的中间部分从第一宽度w1变窄为第二宽度w2。
在本实施例中，仅在基片101上形成组件106至108和102。然而还可以将开关晶体管104、电流源103和/或测量装置105布置在硅基片101上或者单片集成在硅基片101中。
图2示出了通过矩阵形排列多个存储器单元100所得的存储器阵列200。
相变存储器阵列200包括位线201，通过位线201将电信号提供至开关晶体管104的栅极以选择性地闭合或断开。此外，存储器阵列200还包括字线202，通过字线202将读取电流或编程电流提供至各个存储器单元的相变材料结构102。另外还示出了地线203。
下面对可以用来发展本发明的示例实施例的一些认识进行说明
未来的存储器节点需要较小的CMOS晶体管。在相变存储器中，这些晶体管可以用作访问晶体管，并适于与相变单元串联。用于偏置晶体管的电流可以随器件尺寸而缩放。此系数被称为缩放系数s。将相变单元编程为重置状态所需的功率为：
Preset＝RcellI2 reset
在此等式中，Preset是重置单元所需的功率，Rcell是相变单元的电阻，Ireset是重置相变线所需的电流。
由于晶体管提供的最大电流根据s进行缩放，因此所产生的最大功率根据s2缩放。这意味着存储器单元所需的编程功率根据s2缩放。这种缩放比例很大。如果取s＝0.7，则s2等于0.49，这表示每次产生的编程功率需要减小一半。因此，功率降低是相变存储器编程中的重要问题。
图3示出了具有横坐标301的曲线图300，沿着横坐标绘出了以纳米为单位的相变线的宽度。沿着曲线图300的第一纵坐标302绘出了以毫安为单位的编程电流，沿着第二纵坐标303绘出了以伏特为单位的编程电压。
图3示出了RESET电流与宽度的相关度，例示了电流大小相对线宽度的仿真。图3因此表明，为了在最优情况下(电介质热容为0.3WmK)把编程电流降低一半，需要减小约80nm的宽度。数据表明实际的SbTe掺杂器件需要比仿真RESET电流更高的电流，使得减小宽度以匹配晶体管规格变得更为重要。
为了适应CMOS的可伸缩性，关于上述等式特别地提出两种有效替代方案：
-提高Rcell：将单元的电阻提高s倍，上述等式中的功率也根据s缩放。
-降低Preset，即所需RESET功率：这可以降低对单元进行编程的功率。新材料或新单元设计需要降低对单元编程所需的功率，使得RESET功率具有较大的可伸缩性。
基于上述考虑，本发明的示例实施例提供了两种替代方案。
通过降低相变线宽度可以提高单元电阻，从而克服光刻限制。
RESET功率也会因为单元的新特征(如更多的方块数)而降低。下文将详细说明这些特征。
相变材料对进一步处理步骤(如清洗和图案形成)的敏感度是存储器集成中的一个问题。自对准相变线沉积可以避免该问题，这是因为在此概念中无需进一步的处理步骤。
根据本发明一个示例实施例的概念可以是自对准，这避免了大量处理相关的问题并且改善了所制造装置的可靠性。此概念的另一优点是低成本。原则上不需要额外的掩模。
本发明的示例实施例特别地具有两个主要优点：
-可以提高相变线宽的电阻；
-可以降低编程功率。
上述分析表明，使线变窄有助于提高相变线的电阻。通过标准光刻技术无法获得减小的相变线宽度，因为尺寸小于当前光刻技术的限制。在(通过光刻获得的)最小相变线中插入绝缘纳米柱，能够通过柱的宽度减小线的有效宽度。
相变线中的方块数描述了单元的高宽比。相变线中的一个方块可以定义为相变线中的一个长度等于宽度的部分，如图4所示。
图4是示出了第一相变线401和第二相变线402的示意图400。所示出的两个相变线401、402具有不同的宽度，其中d1＞d2，并具有相同的长度D。因此，线402中的方块数量大于线401。
图5例示了沿横坐标501绘出了方块数量的视图。沿纵坐标502绘出了以瓦为单位的编程功率。
于是，图5例示了相对200nm宽相变线的方块数的RESET功率。使用和绘出了不同的编程脉冲以用于比较。图5示出了关于200nm宽的GeSb掺杂相变线单元的结果。可以理解，当单元的方块数量增加时，RESET功率将急剧下降。在相变线中插入纳米柱会减小线的宽度。然后，根据上述定义，线中会呈现更多的方块。如图5所示，更多的方块会导致编程功率的降低。
如图6所示，本发明的实施例所基于的原理是由线变窄所导致的电流密集。
图6是具有外生柱108的线单元102的示意顶视图。参考标号600例示了电流密集。电流密集600有利于对单元进行编程，因为电流密度被局部增加。电流密集有助于产生更多的局部热量。如果在热密封良好的线中间产生热量，则在可伸缩性允许的前提下需要更小的电流(以及功率)来对装置进行编程。单元电阻的增加是基于单元有效宽度的减小，从而可以与未来节点的CMOS具有更好的兼容。
将本发明的示例实施例并入自对准处理整体的可行性能够避免与相变材料的图案形成相关的问题，因为这些材料对化学处理高度敏感。
本发明的示例实施例是基于如下认识，即减小相变线的宽度以提高电阻并减小编程电流。通过在光刻得到的最小相变线宽度中设置纳米柱，可以定义超过亚光刻范围的相变线宽度。可以通过前体的生长或者选择性的横向蚀刻来得到柱(如纳米线)。
图7示出了根据本发明的一个示例实施例的电子装置700。图7示出了剖视图和平面图。
图7中，在基片101中形成沟槽701。突出部108形成在沟槽701的中间。在沟槽701的底部邻接突出部108处提供了相变材料102。
这样可以将柱108置于绝缘体沟槽701中。在图7所示的剖视图和平面图中，柱108置于相变线102的中间，通过柱108的宽度使得相变线102的宽度变窄。在沟槽701中生长具有一定宽度的柱108，沟槽701在存储器阵列的相邻存储器单元线之间提供了绝缘。图7所示的带沟槽701的设计允许进行相变材料102的自对准沉积，能够减少后续处理步骤的数量从而保持材料质量。
图8示出了根据本发明一个示例实施例的无沟槽电子装置800。
在图8的剖视图和平面图中，柱108置于相变线102的中间，通过柱108的宽度使得相变线102的宽度变窄。图8所示的无沟槽设计易于制造。另一实施例与图8类似，但是包含沟槽。
两种集成处理具有相同的原则：将相变线102的宽度缩减至亚光刻范围。
本发明的另一实施例使用置于两个相邻单元之间的用作绝缘的纳米柱。在此情况下使用横向选择性蚀刻的纳米柱，以自对准两个亚光刻相变线。图9示出了此实施例。
图9示出了两个相变存储器单元900、910的剖视图和平面图，在此情况下两个存储器单元被柱108分开。这样的设计允许获得宽度极小的相变线(特别是亚光刻范围)，并使得存储器阵列更紧凑。
图9的实施例具有很多优点：
-单元设计的拓扑使得所沉积的相变材料102无需后续蚀刻步骤。因此相变线102宽度的可控性非常鲁棒。
-装置900、910可以通过自对准处理制造。
-在沉积之后无需从柱108的顶部移除剩余的相变材料102。于是需要更少的处理步骤，相变材料102更不易发生劣变。
-纳米柱108使得能够如图7、图8所示来构造纳米线宽度。
-本实施例中的柱108还在两个线之间提供隔离，因此可以得到两个单元900和910并获得两位存储容量。
在图9中，突出部108是在基片101上的第一高度h1处具有台阶902、并且在基片101上的第二高度h2处具有平台901的阶形结构，其中第二高度h2大于第一高度h1，并且可转换结构102布置在台阶902上。
两个线单元900、910的末端均与金属化电极106、107接触。这样可以对单元900、910进行电访问，并且可以通过存储器单元900、910施加电流。
具有任何材料、形状和重量的柱108均可用于减小相变单元900、910的宽度。可以使用各种实施例中提到的设计来构建阵列。可以通过生长或选择性蚀刻得到柱108。纳米管可用来替代纳米柱。
下面参照图10至图17对制造图7所示电子装置700的方法进行说明。
如图10所示，该方法开始于后端的绝缘基片101。
如图11所示，将硬质掩模1100沉积在基片101上。
如图12所示，在硬质掩模1100上沉积抗蚀剂1200并通过光刻处理形成图案。
如图13所示，在硬质掩模1100中和绝缘基片101中蚀刻沟槽701，使得在没有抗蚀剂1200的暴露部分移除硬质掩模1100和绝缘基片101。
如图14所示，在沟槽701中沉积前体1400，来作为后续生长纳米柱108的基础。
如图15所示，在前体1400上形成纳米柱108。
如图16所示，移除抗蚀剂1200，并沉积相变材料102。在突出部108的竖直侧壁上不会有任何相变材料，因为竖直侧壁高且陡(例如具有较高的高宽比，如至少为8)。
如图17所示，执行CMP(化学机械抛光)处理，此处理停止于硬质掩模1100。
下面参照图18至图23对制造图8所示电子装置800的方法进行说明。
如图18所示，提供绝缘基片101，在其上形成前体1400。
如图19所示，在前体1400上生长柱108。可以移除前体1400(或者作为柱108的一部分)。
如图20所示，在图19所示层序列的表面上沉积相变材料102。
沉积抗蚀剂2100来得到图21中的层序列。抗蚀剂2100可在相变处理中用于限定约100nm宽的相变单元。例如，如果柱108具有约40nm的宽度，则剩余的相变材料102在两端各有30nm。
如图22所示，在未被具有图案的抗蚀剂2100覆盖的部分移除相变材料102的暴露部分。
如图23所示，移除抗蚀剂2100。
接下来参照图24至图32对制造图9所示电子装置900的方法进行说明。
如图24所示，该方法开始于后端的绝缘基片101。
如图25所示，将硬质掩模2500沉积在绝缘基片101上。
如图26所示，在硬质掩模2500上沉积抗蚀剂2600并形成图案，以预定义后续将要形成的柱108的横向尺寸。
如图27所示，在没有抗蚀剂2600的部分通过蚀刻移除硬质掩模2500和绝缘基片101的材料。
如图28所示，执行对绝缘材料101的选择蚀刻步骤。还可以移除绝缘体101中并非柱108的部分。此外，可以通过处理在柱108和硬质掩模2500之间形成凹槽2800。
如图29所示，执行物理垂直蚀刻以产生台阶902。
下面，如图30所示，移除抗蚀剂2600。
通过停止于硬质掩模2500的化学蚀刻或CMP来移除硬质掩模2500，以得到图31所示的层序列。由于柱108沿着晶片存在的周期性(在存储器单元阵列的情况下)，CMP是可行的。
如图32所示，已沉积了相变材料102。在柱108的竖直侧壁上不会沉积任何相变材料102，因为竖直侧壁高且陡。从图32的平面图可知，可以制造彼此间隔距离△的两条不同的线。
图33示出了根据本发明的一个示例实施例的存储器单元3300的三维视图。
如图33所示，水平布置电极106、107。柱108是处在平面相变线102(图33中的水平线)中间的二氧化硅绝缘体。于是本发明的实施例使用水平的相变线102。可以在这样的线102中间生长亚光刻绝缘柱108，其距离触点106足够远，以减小所述线的电场宽度。
最后，应注意上述实施例是对本发明的例示而非限制，本领域的技术人员将能够在不偏离由权利要求所限定的本发明范围的前提下设计多种替代实施例。在权利要求中，置于括号中的任何参考标号不应被理解为对权利要求的限制。词“包括”、“包含”等并不排除整体列入任一权利要求或说明书中的元件或步骤之外的元件或步骤的存在。对元件的单数引用并不排除多个该元件的存在，反之亦然。在涉及数个部件的产品权利要求中，这些部件中的几个可以由同一软件或硬件实现。在互不相同的从属权利要求中引述特定手段并不表示不可以使用这些手段的组合来获取优点。

Claims (23)

1.一种电子装置(100)，其包括：
基片(101)；
可转换结构(102)，其布置在基片(101)上和/或基片(101)中，所述可转换结构(102)可以通过加热在至少两个状态之间进行转换，并且在所述至少两个状态的不同状态下具有不同的电特性，其中所述可转换结构(102)包括具有第一宽度(w1)的第一部分和具有第二宽度(w2)的第二部分，其中第二宽度(w2)小于第一宽度(w1)，其中所述可转换结构(102)以平面方式布置在基片(101)上和/或布置在基片(101)中；
突出部(108)，所述突出部(108)穿过所述可转换结构(102)，使得所述可转换结构(102)的第二部分从第一宽度(w1)变窄成第二宽度(w2)，其中所述突出部(108)相对基片(101)和相对可转换结构(102)垂直对准。
2.根据权利要求1的电子装置(100)，其中所述可转换结构(102)是热变结构。
3.根据权利要求2的电子装置(100)，其中所述热变结构是能够在至少两个相状态之间转换的相变结构。
4.根据权利要求1的电子装置(100)，其中所述可转换结构(102)在所述至少两个状态中的至少一个状态下呈电导性。
5.根据权利要求1的电子装置(100)，包括电感测电路(103-105)，用于感测所述可转换结构(102)在至少两种状态的不同状态下的不同电特性。
6.根据权利要求1的电子装置(100)，其中所述可转换结构(102)被配置成电导率的值在所述至少两个状态之间不同。
7.根据权利要求1的电子装置(100)，其中所述可转换结构(102)适用于使所述至少两种状态之一涉及所述可转换结构(102)的结晶相，而两种状态中的另一状态涉及所述可转换结构(102)的非晶相。
8.根据权利要求1的电子装置(100)，包括开关(104)，所述开关是由电连接至所述可转换结构(102)的晶体管、场效应管和二极管构成的组中的一种。
9.根据权利要求1的电子装置(100)，包括第一电极(106)和第二电极(107)，所述可转换结构(102)电连接在第一电极(106)和第二电极(107)之间。
10.根据权利要求1的电子装置(700)，其中所述突出部(108)穿过所述可转换结构(102)的中间部分，从而在所述可转换结构(102)中形成岛状物。
11.根据权利要求1的电子装置(100)，其中突出部(108)被布置为将可转换结构(902)分隔成两个电去耦合的线(900，910)的线。
12.根据权利要求1的电子装置(100)，其中所述突出部(108)包括电绝缘材料。
13.根据权利要求1的电子装置(100)，其中所述突出部(108)包括在基片(101)上生长的纳米线。
14.根据权利要求13的电子装置(100)，其中纳米线包括由半导体纳米线、碳纳米管、和III族-V族纳米线构成的组中的一种。
15.根据权利要求1或权利要求13、14、15中任一项的电子装置(100)，其中突出部(108)包括光刻制造的结构。
16.根据权利要求1的电子装置(700)，其中基片(101)具有沟槽(701)，在沟槽(701)中形成突出部(108)和可转换结构(102)。
17.根据权利要求1的电子装置(800)，其中在基片(101)的无沟槽部分形成突出部(108)和可转换结构(102)。
18.根据权利要求1的电子装置(900)，其中突出部(108)是一个阶形结构，该阶形结构在基片(101)上的第一高度(h1)处具有至少一个台阶(902)、并且在基片(101)上的第二高度(h2)处具有平台(901)，其中第二高度(h2)大于第一高度(h1)，并且可转换结构(102)布置在所述至少一个台阶(902)上。
19.根据权利要求1的电子装置(100)，包括多个穿过可转换结构(102)的不同部分的多个突出部(108)。
20.根据权利要求1的电子装置(100)，其中可转换结构(102)包括光刻制造的结构。
21.根据权利要求1的电子装置(100)，适用于作为由存储器装置、微机电结构、和控制器构成的组中的一种。
22.一种制造电子装置(100)的方法，该方法包括：
在基片(101)上和/或基片(101)中布置可转换结构(102)，所述可转换结构(102)可以通过加热在至少两个状态之间进行转换，并且在所述至少两个状态的不同状态下具有不同的电特性；
形成可转换结构(102)，其中可转换结构(102)包括具有第一宽度(w1)的第一部分和具有第二宽度(w2)的第二部分，第二宽度(w2)小于第一宽度(w1)，其中所述可转换结构(102)以平面方式布置在基片(101)上和/或布置在基片(101)中；
形成突出部(108)，所述突出部(108)穿过可转换结构(102)，使得可转换结构(102)的第二部分从第一宽度(w1)变窄成第二宽度(w2)，其中所述突出部(108)相对基片(101)垂直对准。
23.根据权利要求22的方法，其中通过生长、沉积和/或蚀刻形成所述突出部。
CN200880022320XA 2007-06-28 2008-06-20 电子装置及其制造方法 Active CN101689604B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07111317.9 2007-06-28
EP07111317 2007-06-28
PCT/IB2008/052441 WO2009001261A1 (en) 2007-06-28 2008-06-20 An electronic device, and a method of manufacturing an electronic device

Publications (2)

Publication Number Publication Date
CN101689604A CN101689604A (zh) 2010-03-31
CN101689604B true CN101689604B (zh) 2011-12-14

Family

ID=39811976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880022320XA Active CN101689604B (zh) 2007-06-28 2008-06-20 电子装置及其制造方法

Country Status (5)

Country Link
US (1) US9190611B2 (zh)
EP (1) EP2162931B1 (zh)
CN (1) CN101689604B (zh)
AT (1) ATE521996T1 (zh)
WO (1) WO2009001261A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750985B (zh) * 2011-04-21 2015-11-18 中国科学院上海微系统与信息技术研究所 电可编程开关电路
DE112017008120T5 (de) * 2017-09-29 2020-11-26 Intel Corporation Selbstausgerichtete, eingebettete Phasenänderungs-Speicherzelle

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507088A (zh) * 2002-12-13 2004-06-23 ض� 横向相变存储器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
DE60328960D1 (de) 2003-04-16 2009-10-08 St Microelectronics Srl Selbstausrichtendes Verfahren zur Herstellung einer Phasenwechsel-Speicherzelle und dadurch hergestellte Phasenwechsel-Speicherzelle
US7259023B2 (en) 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays
US20060169968A1 (en) 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7973301B2 (en) * 2005-05-20 2011-07-05 Qimonda Ag Low power phase change memory cell with large read signal
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1507088A (zh) * 2002-12-13 2004-06-23 ض� 横向相变存储器及其制造方法

Also Published As

Publication number Publication date
EP2162931A1 (en) 2010-03-17
CN101689604A (zh) 2010-03-31
EP2162931B1 (en) 2011-08-24
ATE521996T1 (de) 2011-09-15
US9190611B2 (en) 2015-11-17
US20100176364A1 (en) 2010-07-15
WO2009001261A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
US8330138B2 (en) Electronic device comprising a convertible structure, and a method of manufacturing an electronic device
TWI384664B (zh) 一種具有二極體驅動器之記憶陣列及其製造方法
US8193521B2 (en) Resistive memory cell fabrication methods and devices
KR101013445B1 (ko) 미세한 접촉 면적을 갖는 가열 전극을 구비한 상변화 메모리 소자 및 그 제조방법
CN101958399B (zh) 相变存储装置及其制造方法
US7626191B2 (en) Lateral phase change memory with spacer electrodes
US20060189045A1 (en) Method for fabricating a sublithographic contact structure in a memory cell
EP2140509B1 (en) An electronic component, and a method of manufacturing an electronic component
US20100044664A1 (en) Memory devices and methods of forming the same
JP2008529269A (ja) バックエンドプロセスを使用する相変化抵抗体の製造
US8368044B2 (en) Electronic device comprising a convertible structure
US9142763B2 (en) Electronic component, and a method of manufacturing an electronic component
CN111029362B (zh) 一种高密度的相变存储器三维集成电路结构的制备方法
US8344349B2 (en) Electronic component, and a method of manufacturing an electronic component
CN101689604B (zh) 电子装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170511

Address after: Delaware

Patentee after: VLSI Technology Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV