JP4969141B2 - 記憶素子、半導体装置、及び記憶素子の作製方法 - Google Patents

記憶素子、半導体装置、及び記憶素子の作製方法 Download PDF

Info

Publication number
JP4969141B2
JP4969141B2 JP2006122101A JP2006122101A JP4969141B2 JP 4969141 B2 JP4969141 B2 JP 4969141B2 JP 2006122101 A JP2006122101 A JP 2006122101A JP 2006122101 A JP2006122101 A JP 2006122101A JP 4969141 B2 JP4969141 B2 JP 4969141B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
organic compound
insulator
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006122101A
Other languages
English (en)
Other versions
JP2006332629A5 (ja
JP2006332629A (ja
Inventor
幹央 湯川
信晴 大澤
良信 浅見
郁子 川俣
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006122101A priority Critical patent/JP4969141B2/ja
Publication of JP2006332629A publication Critical patent/JP2006332629A/ja
Publication of JP2006332629A5 publication Critical patent/JP2006332629A5/ja
Application granted granted Critical
Publication of JP4969141B2 publication Critical patent/JP4969141B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

本発明は、半導体装置、及び半導体装置の作製方法に関する。
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
これらの半導体装置の多くは、シリコン（Ｓｉ）等の半導体基板を用いた回路（以下、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも記す）とアンテナとを有し、当該ＩＣチップは記憶回路（以下、メモリとも記す）や制御回路等から構成されている。また、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタ（以下、ＴＦＴとも記す）や有機メモリ等の開発が盛んに行われている（例えば特許文献１参照。）。
特開平７−２２６６９号公報
しかし、一対の電極間に有機化合物を設けて記憶素子を形成する有機化合物を用いた記憶回路において、記憶回路の大きさによっては、有機化合物層の膜厚が厚いと、電流が流れにくくなり書き込み電圧が上昇してしまうという問題があり、一方素子サイズが小さく、有機化合物層の膜厚が薄いと、ゴミや電極層表面の凹凸形状の影響を受けやすくなり、メモリの特性（書き込み電圧など）にバラツキが生じる、正常な書き込みができないなどという問題がある。
よって、本発明は、より高性能、高信頼性の記憶素子を有する記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することを目的とする。
本発明では、半導体装置に含まれる記憶素子を構成する有機化合物層と、有機化合物層を挟んで形成される一対の導電層において少なくとも一方の導電層との間に絶縁物が存在するように、一対の導電層において少なくとも一方の導電層が絶縁物を含むように形成する。本発明において、絶縁物は、導電性材料との共蒸着や、導電層中へ添加（ドーピング、イオン注入法などによる）、導電層の表面への改質処理などによって、導電層中に含まれる。絶縁物の導電層内での形状は、その材料、作製方法によって異なり、その材料や形成方法によって、層中の絶縁物の濃度を制御することができる。よって、絶縁物を導電層内に均一に分布させてもよいし、導電層内で濃度が異なるように分布させてもよい。導電層と有機化合物層の界面の絶縁物により、トンネル注入が可能になりトンネル電流が流れる。よって、第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層を形成する材料は、流動性を有する組成物となる。流動性を有する組成物は固体状態の形状を維持せずに、流動する。よって、ジュール熱や高電界の影響により有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層との一部が接して短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが生じにくい。よって、安定した状態で絶縁物を導電層と有機化合物層との界面に設けることができるため、初期状態において導電層間で短絡するような不良な素子の作製を防止でき、歩留まりが向上する。更に、上記のように損傷を受けにくい絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜の損傷の受けやすさを考慮して選択される工程の自由度が拡大する。よって、記憶素子、半導体装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。本発明の記憶素子は物理的衝撃に強く丈夫なため、フレキシブル基板上に形成した自在に曲げられるフレキシブルな半導体装置などにも適用することができ、好ましい。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いて多層配線層を有する集積回路や、プロセッサチップなどの半導体装置を作製することができる。
本発明の半導体装置の一は、絶縁物を含む第１の導電層と、絶縁物を含む第１の導電層上に有機化合物層と、有機化合物層上に第２の導電層とを含む記憶素子を有する。
本発明の半導体装置の一は、第１の導電層と、第１の導電層上に有機化合物層と、有機化合物層上に絶縁物を含む第２の導電層とを含む記憶素子を有する。
本発明の半導体装置の一は、第１の絶縁物を含む第１の導電層と、第１の絶縁物を含む第１の導電層上に有機化合物層と、有機化合物層上に第２の絶縁物を含む第２の導電層とを含む記憶素子を有する。
本発明の半導体装置の作製方法の一は、絶縁物を含む第１の導電層を形成し、絶縁物を含む第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層上に有機化合物層を形成し、有機化合物層上に絶縁物を含む第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の絶縁物を含む第１の導電層を形成し、第１の絶縁物を含む第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の絶縁物を含む第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層に絶縁物を添加して絶縁物を含む第１の導電層を形成し、絶縁物を含む第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層表面の一部を改質して絶縁物混入領域を第１の導電層に形成し、絶縁物混入領域上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層に金属元素、又は半導体元素を添加し、金属元素又は半導体元素を酸化し絶縁物を含む第１の導電層を形成し、絶縁物を含む第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層に第１の絶縁物を添加して第１の絶縁物を含む第１の導電層を形成し、第１の絶縁物を含む第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の絶縁物を含む第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層表面の一部を改質して第１の絶縁物混入領域を第１の導電層に形成し、第１の絶縁物混入領域上に有機化合物層を形成し、有機化合物層上に第２の絶縁物を含む第２の導電層を形成することで記憶素子を形成する。
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層に金属元素、又は半導体元素を添加し、金属元素又は半導体元素を酸化し絶縁物を含む第１の導電層を形成し、絶縁物を含む第１の導電層上に有機化合物層を形成し、有機化合物層上に第２の絶縁物を含む第２の導電層を形成することで記憶素子を形成する。
本発明により、より高性能、高信頼性の記憶装置、及び半導体装置を低コストで、歩留まりよく作製することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。
本発明の記憶素子とその動作機構を、図１を用いて説明する。本発明では、記憶装置に含まれる記憶素子を構成する有機化合物層を挟んで形成される一対の導電層において少なくとも一方の導電層との間に複数の絶縁物が存在するように、一対の導電層において少なくとも一方の導電層が複数の絶縁物を含むように形成する。複数の絶縁物を導電層と有機化合物層との間に介在させることで、記憶素子の特性がバラつかずに安定化し、正常な書き込みを行うことができる。
絶縁物は、導電性材料との共蒸着や、導電層中へ添加（ドーピング、イオン注入法などによる）、導電層の表面への改質処理などによって、導電層中に含まれる。絶縁物の導電層内での存在形状は、その材料、作製方法によって異なり、その材料や形成方法によって、層中の絶縁物の濃度を制御することができる。
図１（Ａ）に示す記憶素子は本発明の記憶素子の一例であり、絶縁物５１を含む第１の導電層５０上に、有機化合物層５２が形成され、有機化合物層５２上に第２の導電層５３が形成されている。絶縁物５１は、第１の導電層５０中の第１の導電層５０と有機化合物層５２の界面に位置している。
図１（Ｂ）に示す記憶素子は本発明の記憶素子の一例であり、絶縁物６１を含む第１の導電層６０上に、有機化合物層６２が形成され、有機化合物層６２上に第２の導電層６３が形成されている。絶縁物６１は、第２の導電層６３中の第２の導電層６３と有機化合物層６２の界面に位置している。
図１（Ｃ）に示す記憶素子は本発明の記憶素子の一例であり、第１の絶縁物７１を含む第１の導電層７０上に、有機化合物層７２が形成され、有機化合物層７２上に第２の絶縁物７４を含む第２の導電層７３が形成されている。絶縁物７１は、第１の導電層７０中の第１の導電層７０と有機化合物層７２の界面に位置しており、絶縁物７４は、第２の導電層７３中の第２の導電層７３と有機化合物層７２の界面に位置している。
図１（Ａ）（Ｂ）（Ｃ）の記憶素子において、第１の導電層５０、第１の導電層７０、第２の導電層６３、第２の導電層７３中にそれぞれ含まれる絶縁物５１、絶縁物６１、絶縁物７１、絶縁物７４は混入していることを明確に示すために、球状の粒子で表している。しかし、絶縁物はこの形状に限定されず、絶縁物の形状は、粒状、柱状、針状、板状などどのような形状でも良く、複数の絶縁物が凝集し、単体として集合体を形成してもよい。
第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層５３、第２の導電層６３、及び第２の導電層７３の材料には導電性の高い元素や化合物等を用いる。本実施の形態において有機化合物層５２、有機化合物層６２、及び有機化合物層７２の材料には電気的作用により、結晶状態や導電性、形状が変化する物質を用いる。上記構成を有する記憶素子は電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２つの値を記憶させることができる。電圧印加前後での記憶素子の導電性の変化について説明する。
本実施の形態では、記憶装置に含まれる記憶素子を構成する第１の導電層５０に絶縁物５１を含んで形成し、第１の導電層５０及び絶縁物５１に接して、有機化合物層５２を形成する。第１の導電層５０と第２の導電層５３との間に電圧を印加すると、有機化合物層５２に電流が流れて熱が発生する。そして、有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層５２を形成する材料は、流動性を有する組成物となる。流動性を有する組成物は固体状態の形状を維持せずに、流動する。よって、ジュール熱や高電界の影響により有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層５０と第２の導電層５３とが接してしまい、結果第１の導電層５０と第２の導電層５３とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
有機化合物層５２と第１の導電層５０との界面に存在する絶縁物５１により、第１の導電層５０から有機化合物層５２へのキャリアのトンネル注入が可能になる。よって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。
また、複数の絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で複数の絶縁物を導電層と有機化合物層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、歩留まりが向上する。更に、複数の絶縁物を導電層中に混入させた状態、あるいは複数の絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
図１（Ｂ）のように、第２の導電層６３中に絶縁物６１を混在させ、有機化合物層６２との界面に存在させてもよい。図１（Ａ）の記憶素子と同様に、有機化合物層６２と第２の導電層６３との界面に存在する絶縁物６１により、有機化合物層６２から第２の導電層６３へのキャリアのトンネル注入が可能になる。
また、図１（Ｃ）のように、第１の導電層７０及び第２の導電層７３両方にそれぞれ絶縁物７１、絶縁物７４を混在させ、第１の導電層７０と有機化合物層７２との界面、有機化合物層７２と第２の導電層７３との界面にそれぞれ存在させてもよい。図１（Ａ）の記憶素子と同様に、第１の導電層７０と有機化合物層７２との界面に存在する絶縁物７１により、第１の導電層７０から有機化合物層７２へのキャリアのトンネル注入が可能になり、図１（Ｂ）の記憶素子と同様に、有機化合物層７２と第２の導電層７３との界面に存在する絶縁物７４により、有機化合物層７２から第２の導電層７３へのキャリアのトンネル注入が可能になる。第１の導電層７０中に含まれる絶縁物７１と、第２の導電層７３中に含まれる絶縁物７４とは同一材料を用いてもよく、それぞれ異なる材料を用いてもよい。
なお、本発明の記憶素子に印加する電圧は、第２の導電層より第１の導電層により高い電圧をかけてもよいし、第１の導電層より第２の導電層により高い電圧をかけてもよい。記憶素子が整流性を有する場合も、順バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよいし、逆バイアス方向に電圧が印加されるように、第１の導電層と第２の導電層との間に電位差を設けてもよい。
本発明では、有機化合物層を挟んで設けられる一対の導電層のうち、少なくとも一つの導電層に複数の絶縁物を混入させた、複数の絶縁物を含む導電層を記憶素子の電極として用いる。導電層中への複数の絶縁物の混入状態は、用いる材料や形成方法などによって異なる。図１で示す複数の絶縁物を含む導電層は、導電層内に粒子状の複数の絶縁物が分散している例であり、導電層と有機化合物層の界面に複数の絶縁物が存在している。図１では、導電層中に粒子状の複数の絶縁物を混入させることで複数の絶縁物を含む導電層を形成する例を示した。絶縁物混入領域を有する導電層を記憶素子に用いる例を、図１７を用いて説明する。
図１７（Ａ）、（Ｂ）、（Ｃ）における記憶素子は、導電層中に絶縁物混入領域を有する例である。図１７（Ａ）、図１７（Ｃ）では、第１の導電層表面に絶縁物混入領域を有しており、このような場合共蒸着法やスパッタ法などで一工程により、絶縁物混入領域を有する導電層を形成することもできるし、あるいは導電層を形成後、導電層の表面を改質処理することによって、絶縁物混入領域を有する導電層を形成することもできる。導電層中の複数の絶縁物は、有機化合物層との界面に存在して、トンネル注入を行う効果がある。よって、導電層の表面に改質処理を行って、導電層表面に絶縁物混入領域を設けるようにすると、その上に形成する有機化合物層との界面に絶縁物混入領域を形成することができる。導電層の表面処理として、空気酸化、酸素雰囲気下での酸化、薬液によるフッ素化などを行えばよい。
図１７（Ａ）に示す記憶素子は本発明の記憶素子の一例であり、絶縁物混入領域５６を有する第１の導電層５５上に、有機化合物層５７が形成され、有機化合物層５７上に第２の導電層５８が形成されている。導電層５５内において混入する絶縁物は濃度勾配を有しており、複数の絶縁物は導電層５５内に不均一に存在している。絶縁物混入領域５６は、有機化合物層５７と第１の導電層５５との界面付近に有している。よって絶縁物の濃度は有機化合物層５７と第１の導電層５５との界面が最も高い。絶縁物混入領域は非絶縁物混入領域と明確な界面を有さずに、第１の導電層５５内で膜厚方向に有機化合物層５７から遠のくにつれ徐々に絶縁物の濃度が低く変化する。
図１７（Ｂ）に示す記憶素子は本発明の記憶素子の一例であり、第１の導電層６５上に、有機化合物層６７が形成され、有機化合物層６７上に絶縁物混入領域６６を有する第２の導電層６８が形成されている。有機化合物層６７内において混入する絶縁物は濃度勾配を有しており、複数の絶縁物は第２の導電層６８内に不均一に存在している。よって絶縁物の濃度は有機化合物層６７と第２の導電層６８との界面が最も高い。絶縁物混入領域６６は、有機化合物層６７と第２の導電層６８との界面付近に有している。絶縁物混入領域は非絶縁物混入領域と明確な界面を有さずに、第２の導電層６８内で膜厚方向に有機化合物層６７から遠のくにつれ徐々に絶縁物の濃度が低く変化する。
図１７（Ｃ）に示す記憶素子は本発明の記憶素子の一例であり、絶縁物混入領域７６を有する第１の導電層７５上に、有機化合物層７７が形成され、有機化合物層７７上に絶縁物混入領域７９を有する第２の導電層７８が形成されている。第１の導電層７５内及び第２の導電層７８それぞれにおいて混入する絶縁物は濃度勾配を有しており、複数の絶縁物は第１の導電層７５内及び第２の導電層７８内に不均一に存在している。第１の導電層７５内において、有機化合物層７７との界面付近に絶縁物混入領域７６を有し、第２の導電層７８内において、有機化合物層７７との界面付近に絶縁物混入領域７９を有している。よって絶縁物の濃度は有機化合物層７７と第１の導電層７５との界面、及び有機化合物層７７と第２の導電層７８との界面が最も高い。絶縁物混入領域は非絶縁物混入領域と明確な界面を有さずに、徐々に濃度は変化しており、第１の導電層７５内及び第２の導電層７８内で膜厚方向に有機化合物層７７に遠のくにつれ絶縁物の濃度は低く変化する。
複数の絶縁物を含む導電層は、複数の絶縁物と導電性材料とを混入させて、一工程で複数の絶縁物を含む導電層を形成しても良く、どちらか一方を先に形成し、他の一方を別工程で導入（添加）してもよい。一工程で形成する場合、共蒸着法やスパッタリング法などのドライプロセスで形成しても良く、塗布法などの湿式法で複数の絶縁物と導電性材料との混合材料を用いて、膜状に形成しても良い。導電層内の絶縁物の分布は、上記形成方法を用いて、所望の濃度に制御することができる。
絶縁物を含む導電層は、電子ビーム蒸着法、共蒸着などの蒸着法、スパッタリング法、ＣＶＤ法や、混合溶液を用いたスピンコート法など塗布法、ゾル−ゲル法を用いることができる。絶縁物を含む導電層は各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。また、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターンに形成することが可能な、液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）、ディスペンサ法、物体が所望のパターンに転写、または描写できる方法、例えば各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）なども用いることができる。また、同時に形成するのではなく、導電層を形成した後に、イオン注入法やドーピング法などによって複数の絶縁物を導入し、複数の絶縁物と導電物との混合層を形成してもよい。導電層を形成後、表面を改質処理することによって絶縁物混入領域を有する導電層を形成してもよい。
絶縁物混入領域を有する導電層を形成後、その表面をドライエッチングやウェットエッチングなどのエッチングにより、所望の形状に加工してもよいし、表面を削るなどの加工を行ってもよい。絶縁物混入領域を所望の形状に加工することによって、有機化合物層との界面に存在し、有機化合物層と接する絶縁物の量や濃度を制御することができる。本発明でも用いることのできる絶縁物を含む導電層の形状について、図１６を用いて説明する。図１６（Ａ１）（Ａ２）において、基板８０上に絶縁物混入領域８２を有する第１の導電層８１が形成されている。図１６（Ａ１）（Ａ２）のように、第１の導電層８１中に選択的に絶縁物混入領域を形成し、絶縁物混入領域が膜として連続性を有さずに、不連続な島状の形状となる場合がある。図１６（Ａ１）（Ａ２）において、第１の導電層８１中の絶縁物混入領域８２は、無秩序な形状の島状で、無規則な位置に形成され、上面図である図１６（Ａ１）における線Ｙ−Ｚの断面図である図１６（Ａ２）で確認できるように、個々の島状の絶縁物混入領域８２を有する第１の導電層８１は膜厚分布を有しており、その表面に凹凸形状を有する場合もある。
図１６（Ｂ１）（Ｂ２）は、絶縁物混入領域８７が秩序を有する島状の層で規則的な位置に形成される例である。図１６（Ｂ１）は上面図であり、図１６（Ｂ２）は、図１６（Ｂ１）における線Ｙ−Ｚの断面図である。図１６（Ｂ１）（Ｂ２）において、基板８５上に、絶縁物混入領域８７を有する第１の導電層８６が形成されている。図１６（Ｂ１）（Ｂ２）のように、絶縁物混入領域８７を、平坦性を有する秩序ある島状の形状とし、規則的な位置に形成してもよい。
勿論上記のようなエッチング加工を行わずに選択的に導電層中に絶縁物混入領域を形成する方法でもよい。
本発明において絶縁物を含む導電層とは、少なくとも一種類以上の絶縁物が導電層表面に混入していればよい。よって層中の複数の絶縁物と導電性材料との混合比や、混合の状態は、用いる材料や必要とされる機能に応じて、適宜設定すればよい。例えば、複数の絶縁物と導電性材料とが、混合層中において、均一に混合されていてもよいし、混合率に分布を有し不均一に混合されていてもよい。また、本発明の絶縁物を含む導電層中の絶縁物混入領域は、不連続な島状の形状となる場合があるが、この場合、島状の層ごとに絶縁物と導電性材料との混合状態、濃度が異なっていてもよい。
また、本発明の記憶素子は、複数の絶縁物を含む導電層上に絶縁物と接するように有機化合物層を積層するという構造を有する。このような積層構造において、絶縁物を含む導電層と有機化合物層との界面が、連続的な界面として明確でなくてもよい。例えば、表面に凹凸形状を有する絶縁物を含む導電層の凹凸を埋めるように、有機化合物層が形成されるような界面でもよい。
本発明において、導電層に混入する複数の絶縁物は、熱的及び化学的に安定で、キャリア注入されない無機絶縁物又は有機化合物を用いる。好ましくは、有機化合物層に混入する絶縁物は、電気伝導率が１０−１０ｓ／ｍ以下、より好ましくは１０−１０以上１０−１４ｓ／ｍ以下のものを用いることができる。以下に絶縁物に用いることのできる、無機絶縁物と有機化合物との具体例を述べる。
本発明において、導電層に混入する絶縁物に用いることのできる無機絶縁物として、酸化リチウム（Ｌｉ２Ｏ）、酸化ナトリウム（Ｎａ２Ｏ）、酸化カリウム（Ｋ２Ｏ）、酸化ルビジウム（Ｒｂ２Ｏ）、酸化ベリリウム（ＢｅＯ）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）、酸化ストロンチウム（ＳｒＯ）、酸化バリウム（ＢａＯ）、酸化スカンジウム（Ｓｃ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウム（ＨｆＯ２）、酸化ラザホージウム（ＲｆＯ２）、酸化タンタル（ＴａＯ）、酸化テクネチウム（ＴｃＯ）、酸化鉄（Ｆｅ２Ｏ３）、酸化コバルト（ＣｏＯ）、酸化パラジウム（ＰｄＯ）、酸化銀（Ａｇ２Ｏ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ガリウム（Ｇａ２Ｏ３）、酸化ビスマス（Ｂｉ２Ｏ３）などの酸化物を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、フッ化リチウム（ＬｉＦ）、フッ化ナトリウム（ＮａＦ）、フッ化カリウム（ＫＦ）、フッ化ルビジウム（ＲｂＦ）、フッ化ベリリウム（ＢｅＦ２）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）、フッ化アルミニウム（ＡｌＦ３）、三フッ化窒素（ＮＦ３）、六フッ化硫黄（ＳＦ６）、フッ化銀（ＡｇＦ）、フッ化マンガン（ＭｎＦ３）などのフッ化物を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、塩化リチウム（ＬｉＣｌ）、塩化ナトリウム（ＮａＣｌ）、塩化カリウム（ＫＣｌ）、塩化ベリリウム（ＢｅＣｌ２）、塩化カルシウム（ＣａＣｌ２）、塩化バリウム（ＢａＣｌ２）、塩化アルミニウム（ＡｌＣｌ３）、塩化珪素（ＳｉＣｌ４）、塩化ゲルマニウム（ＧｅＣｌ４）、塩化スズ（ＳｎＣｌ４）、塩化銀（ＡｇＣｌ）、塩化亜鉛（ＺｎＣｌ）、四塩化チタン（ＴｉＣｌ４）、三塩化チタン（ＴｉＣｌ３）、塩化ジルコニウム（ＺｒＣｌ４）、塩化鉄（ＦｅＣｌ３）、塩化パラジウム（ＰｄＣｌ２）、三塩化アンチモン（ＳｂＣｌ３）、二塩化アンチモン（ＳｂＣｌ２）、塩化ストロンチウム（ＳｒＣｌ２）、塩化タリウム（ＴｌＣｌ）、塩化銅（ＣｕＣｌ）、塩化マンガン（ＭｎＣｌ２）、塩化ルテニウム（ＲｕＣｌ２）などの塩化物を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、臭化カリウム（ＫＢｒ）、臭化セシウム（ＣｓＢｒ）、臭化銀（ＡｇＢｒ）、臭化バリウム（ＢａＢｒ２）、臭化珪素（ＳｉＢｒ４）、臭化リチウム（ＬｉＢｒ）などの臭化物を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、ヨウ化ナトリウム（ＮａＩ）、ヨウ化カリウム（ＫＩ）、ヨウ化バリウム（ＢａＩ２）、ヨウ化タリウム（ＴｌＩ）、ヨウ化銀（ＡｇＩ）、ヨウ化チタン（ＴｉＩ４）、ヨウ化カルシウム（ＣａＩ２）、ヨウ化珪素（ＳｉＩ４）、ヨウ化セシウム（ＣｓＩ）などのヨウ化物を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、炭酸リチウム（Ｌｉ２ＣＯ３）、炭酸カリウム（Ｋ２ＣＯ３）、炭酸ナトリウム（Ｎａ２ＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、炭酸カルシウム（ＣａＣＯ３）、炭酸ストロンチウム（ＳｒＣＯ３）、炭酸バリウム（ＢａＣＯ３）、炭酸マンガン（ＭｎＣＯ３）、炭酸鉄（ＦｅＣＯ３）、炭酸コバルト（ＣｏＣＯ３）、炭酸ニッケル（ＮｉＣＯ３）、炭酸銅（ＣｕＣＯ３）、炭酸銀（Ａｇ２ＣＯ３）、炭酸亜鉛（ＺｎＣＯ３）などの炭酸塩を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、硫酸リチウム（Ｌｉ２ＳＯ４）、硫酸カリウム（Ｋ２ＳＯ４）、硫酸ナトリウム（Ｎａ２ＳＯ４）、硫酸マグネシウム（ＭｇＳＯ４）、硫酸カルシウム（ＣａＳＯ４）、硫酸ストロンチウム（ＳｒＳＯ４）、硫酸バリウム（ＢａＳＯ４）、硫酸チタン（Ｔｉ２（ＳＯ４）３）、硫酸ジルコニウム（Ｚｒ（ＳＯ４）２）、硫酸マンガン（ＭｎＳＯ４）、硫酸鉄（ＦｅＳＯ４）、三硫酸二鉄（Ｆｅ２（ＳＯ４）３）、硫酸コバルト（ＣｏＳＯ４）、硫酸コバルト（Ｃｏ２（ＳＯ４）３）、硫酸ニッケル（ＮｉＳＯ４）、硫酸銅（ＣｕＳＯ４）、硫酸銀（Ａｇ２ＳＯ４）、硫酸亜鉛（ＺｎＳＯ４）、硫酸アルミニウム（Ａｌ２（ＳＯ４）３）、硫酸インジウム（Ｉｎ２（ＳＯ４）３）、硫酸スズ（ＳｎＳＯ４）、硫酸スズ（Ｓｎ（ＳＯ４）２）、硫酸アンチモン（Ｓｂ２（ＳＯ４）３）、硫酸ビスマス（Ｂｉ２（ＳＯ４）３）などの硫酸塩を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、硝酸リチウム（ＬｉＮＯ３）、硝酸カリウム（ＫＮＯ３）、硝酸ナトリウム（ＮａＮＯ３）、硝酸マグネシウム（Ｍｇ（ＮＯ３）２）、硝酸カルシウム（Ｃａ（ＮＯ３）２）、硝酸ストロンチウム（Ｓｒ（ＮＯ３）２）、硝酸バリウム（Ｂａ（ＮＯ３）２）、硝酸チタン（Ｔｉ（ＮＯ３）４）、硝酸ストロンチウムＳｒ（ＮＯ３）２）、硝酸バリウム（Ｂａ（ＮＯ３）２）、硝酸ジルコニウム（Ｚｒ（ＮＯ３）４）、硝酸マンガン（Ｍｎ（ＮＯ３）２）、硝酸鉄（Ｆｅ（ＮＯ３）２）、硝酸鉄（Ｆｅ（ＮＯ３）３）、硝酸コバルト（Ｃｏ（ＮＯ３）２）、硝酸ニッケル（Ｎｉ（ＮＯ３）２）、硝酸銅（Ｃｕ（ＮＯ３）２）、硝酸銀（ＡｇＮＯ３）、硝酸亜鉛（Ｚｎ（ＮＯ３）２）、硝酸アルミニウム（Ａｌ（ＮＯ３）３）、硝酸インジウム（Ｉｎ（ＮＯ３）３）、硝酸スズ（Ｓｎ（ＮＯ３）２）、硝酸ビスマス（Ｂｉ（ＮＯ３）３）などの硝酸塩を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる他の無機絶縁物として、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＮ）などの窒化物、カルボン酸リチウム（ＣＨ３ＣＯＯＬｉ）、酢酸カリウム（ＣＨ３ＣＯＯＫ）、酢酸ナトリウム（ＣＨ３ＣＯＯＮａ）、酢酸マグネシウム（Ｍｇ（ＣＨ３ＣＯＯ）２）、酢酸カルシウム（Ｃａ（ＣＨ３ＣＯＯ）２）、酢酸ストロンチウム（Ｓｒ（ＣＨ３ＣＯＯ）２）、酢酸バリウム（Ｂａ（ＣＨ３ＣＯＯ）２）などのカルボン酸塩を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる無機絶縁物は、上記無機絶縁物の一種、または複数種を用いることができる。
本発明において、導電層に混入する絶縁物に用いることのできる有機化合物は、キャリア注入されにくいもの、バンドギャップが３．５ｅＶ以上、好ましくは４ｅＶ以上６ｅＶ以下ものを用いることができる。例えば、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂、シロキサン樹脂を用いることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
本発明において、導電層に混入する絶縁物に用いることのできる有機化合物は、上記有機化合物の一種、または複数種を用いることができる。
本発明において、導電層に混入する絶縁物は、上記無機絶縁物及び上記有機化合物の一種または複数種を用いることができる。
また、第１の導電層５０、第１の導電層６０、第１の導電層７０、第２の導電層５３、第２の導電層６３、第２の導電層７３には、導電性の高い元素や化合物等用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
絶縁物を含む導電層を積層構造で形成する場合、積層する複数の導電層全てに絶縁物を混入させてもよいし、少なくとも有機化合物層に接する導電層に絶縁物を混入させればよい。例えば、第１の導電層５０を２層の導電層を積層した積層構造とした場合、有機化合物層５２と接する一番上層の導電層のみに絶縁物を混入し、その下層の導電層には絶縁物を混入しない構造とすることができる。この場合、上層の導電層には酸化されやすい導電性材料を用いて、その表面に絶縁物混入領域を形成し、下層の導電層に低抵抗な導電性材料を用いて電極、配線として電気的特性を満たすように設計することができる。
第１の導電層５０、第１の導電層６０、第１の導電層７０、第１の導電層５５、第１の導電層６５、第１の導電層７５、第２の導電層５３、第２の導電層６３、第２の導電層７３、第２の導電層５８、第２の導電層６８、第２の導電層７８は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法、または液滴吐出法を用いて形成することができる。
また、第１の導電層５０、第１の導電層６０、第１の導電層７０、第１の導電層５５、第１の導電層６５、第１の導電層７５、第２の導電層５３、第２の導電層６３、第２の導電層７３、第２の導電層５８、第２の導電層６８、第２の導電層７８のうち、一方または両方が透光性を有するように設けてもよい。透光性を有する導電層は、透明な導電性材料を用いて形成するか、または、透明な導電性材料でなくても光を透過する厚さで形成する。透明な導電性材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、酸化珪素を含んだ酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された酸化物導電性材料を用いても良い。
有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７は、有機化合物、電気的作用により導電性が変化する有機化合物、又は有機化合物と無機化合物とが混合してなる層で形成する。
上記有機化合物と無機化合物との混合層を構成することが可能な無機化合物としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等を用いることができる。
有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７を構成することが可能な有機化合物としては、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、エポキシ等に代表される有機樹脂を用いることができる。
また、有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７を構成することが可能な、電気的作用により導電性が変化する有機化合物としては、正孔輸送性を有する有機化合物材料又は電子輸送性を有する有機化合物材料を用いることができる。
正孔輸送性を有する有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上、より好ましくは１０−６ｃｍ２／Ｖｓ以上１０−２ｃｍ２／Ｖｓ以下の正孔移動度を有する物質である。
電子輸送性を有する有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上、より好ましくは１０−６ｃｍ２／Ｖｓ以上１０−２ｃｍ２／Ｖｓ以下の電子移動度を有する物質である。
本発明において、有機化合物層に用いることのできる有機化合物材料は、上記有機化合物材料の一種、または複数種を用いることができる。
なお、有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７は、電気的作用により記憶素子の導電性が変化する膜厚で形成する。
第１の導電層５０、第１の導電層６０、第１の導電層７０、第１の導電層５５、第１の導電層６５、第１の導電層７５を介して有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７と反対側に、整流性を有する素子を設けてもよい。例えば、第３の導電層及び半導体層で構成されるダイオードを第１の導電層５０、第１の導電層６０、第１の導電層７０、第１の導電層５５、第１の導電層６５、第１の導電層７５に接して設ければよい。なお、第２の導電層を介して有機化合物層と反対側に整流性を有する素子を設けてもよい。また、第１の導電層５０、第１の導電層６０、第１の導電層７０、第１の導電層５５、第１の導電層６５、第１の導電層７５と有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、上記整流性を有する素子は、有機化合物層５２、有機化合物層６２、有機化合物層７２、有機化合物層５７、有機化合物層６７、有機化合物層７７と第２の導電層５３、第２の導電層６３、第２の導電層７３、第２の導電層５８、第２の導電層６８、第２の導電層７８との間に設けてもよい。上記整流性を有する素子を設ける場合でも、有機化合物層に接して複数の絶縁物が存在するように、有機化合物層と接する一対の導電層のうち少なくとも一方には絶縁物を混入し、複数の絶縁物を導電層と有機化合物層との界面に有する構造とする必要がある。
本発明によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、複数の絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で複数の絶縁物を導電層と有機化合物層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
（実施の形態２）
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
図３に示したのは本発明の記憶装置が有する一構成例であり、メモリセル７２１がマトリクス状に設けられたメモリセルアレイ７２２、カラムデコーダ７２６ａと読み出し回路７２６ｂとセレクタ７２６ｃを有するビット線駆動回路７２６、ロウデコーダ７２４ａとレベルシフタ７２４ｂを有するワード線駆動回路７２４、書き込み回路等を有し外部とのやりとりを行うインターフェイス７２３を有している。なお、ここで示す記憶装置７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル７２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の導電層と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
メモリセルアレイ７２２の上面図を図２（Ａ）に、図２（Ａ）における線Ａ−Ｂの断面図を図２（Ｂ）、及び図２（Ｃ）に示す。また、図２（Ａ）には、絶縁層７５４は省略され図示されていないが、図２（Ｂ）で示すようにそれぞれ設けられている。
メモリセルアレイ７２２は、第１の方向に延びた複数の絶縁物７５６ａを含む第１の導電層７５１ａ、複数の絶縁物７５６ｂを含む第１の導電層７５１ｂ、及び複数の絶縁物７５６ｃを含む第１の導電層７５１ｃと、複数の絶縁物７５６ａを含む第１の導電層７５１ａ、複数の絶縁物７５６ｂを含む第１の導電層７５１ｂ、及び複数の絶縁物７５６ｃを含む第１の導電層７５１ｃを覆って設けられた有機化合物層７５２と、第１の方向と垂直な第２の方向に延びた第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａとを有している（図２（Ａ）参照。）。複数の絶縁物７５６ａは第１の導電層７５１ａと有機化合物層７５２との界面に存在し、複数の絶縁物７５６ｂは第１の導電層７５１ｂと有機化合物層７５２との界面に存在し、複数の絶縁物７５６ｃは第１の導電層７５１ｃと有機化合物層７５２との界面にそれぞれ存在している。また、第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ａを覆うように、保護膜として機能する絶縁層７５４を設けている（図２（Ｂ）参照。）。なお、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層７５２を分離してもよい。
図２（Ｃ）は、図２（Ｂ）の変形例であり、基板７９０上に、絶縁物混入領域７９６ａを有する第１の導電層７９１ａ、絶縁物混入領域７９６ｂを有する第１の導電層７９１ｂ、絶縁物混入領域７９６ｃを有する第１の導電層７９１ｃ、有機化合物層７９２、第２の導電層７９３ｂ、保護層である絶縁層７９４を有している。図２（Ｃ）の絶縁物混入領域７９６ａを有する第１の導電層７９１ａ、絶縁物混入領域７９６ｂを有する第１の導電層７９１ｂ、絶縁物混入領域７９６ｃを有する第１の導電層７９１ｃのように、第１の導電層は、テーパーを有する形状でもよく、曲率半径が連続的に変化する形状でもよい。絶縁物混入領域７９６ａを有する第１の導電層７９１ａ、絶縁物混入領域７９６ｂを有する第１の導電層７９１ｂ、絶縁物混入領域７９６ｃを有する第１の導電層７９１ｃのような形状は、液滴吐出法などを用いて形成することができる。このような曲率を有する曲面であると、積層する絶縁層や導電層のカバレッジがよい。また、図２（Ｃ）における記憶素子を構成する第１の導電層は、第１の導電層を形成後、表面を改質処理し絶縁物混入領域を設ける例を示している。
本実施の形態における有機化合物層中における複数の絶縁物の混入状態は一例であり、複数の絶縁物として用いる材料の性質や大きさ、導電層として用いる材料、形成方法によって図１７で示したように絶縁物の濃度などを適宜制御することができる。また、図１（Ｂ）（Ｃ）、及び図１７（Ｂ）（Ｃ）のように、絶縁物を第２の導電層中に混入し、複数の絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよいし、第１の導電層及び第２の導電層両方に複数の絶縁物を混入し、複数の絶縁物を含む第１の導電層（絶縁物混入領域を有する第１の導電層）及び複数の絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよい。
また、第１の導電層の端部を覆うように隔壁（絶縁層）を形成してもよい。隔壁（絶縁層）は、他の記憶素子間を隔てる壁のような役目を果たす。図８（Ａ）（Ｂ）に第１の導電層の端部を隔壁（絶縁層）で覆う構造を示す。図８（Ａ）（Ｂ）も、図２（Ｂ）（Ｃ）と同様に図２（Ａ）における線Ａ−Ｂの断面図に対応している。
図８（Ａ）に示す記憶素子の一例は、隔壁となる隔壁（絶縁層）７７５が、複数の絶縁物７７６ａを含む第１の導電層７７１ａ、複数の絶縁物７７６ｂを含む第１の導電層７７１ｂ、複数の絶縁物７７６ｃを含む第１の導電層７７１ｃの端部を覆うようにテーパーを有する形状で形成されている。基板７７０上に設けられた複数の絶縁物７７６ａを含む第１の導電層７７１ａ、複数の絶縁物７７６ｂを含む第１の導電層７７１ｂ、複数の絶縁物７７６ｃを含む第１の導電層７７１ｃ上に、隔壁（絶縁層）７７５を形成し、有機化合物層７７２、第２の導電層７７３ｂ、絶縁層７７４を形成する。
図８（Ｂ）に示す記憶素子の一例は、隔壁（絶縁層）７６５が曲率を有し、その曲率半径が連続的に変化する形状である。基板７６０上に設けられた絶縁物混入領域７６６ａを有する第１の導電層７６１ａ、絶縁物混入領域７６６ｂを有する第１の導電層７６１ｂ、絶縁物混入領域７６６ｃを有する第１の導電層７６１ｃ、有機化合物層７６２、第２の導電層７６３ｂ、絶縁層７６４が形成される。絶縁物混入領域７６６ａ、絶縁物混入領域７６６ｂ、絶縁物混入領域７６６ｃは導電層表面に改質処理を行うことによって形成する他、絶縁物と導電性材料とを共蒸着法によって形成する方法、スパッタ法などで形成することができる。
上記メモリセルの構成において、基板７５０、基板７６０、基板７７０、基板７８０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ７２２を設けることができる。
本実施の形態で示した第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７９３ａ〜７９３ｃの材料および形成方法は、上記実施の形態１で示した第１の導電層５０、第２の導電層５３の材料および形成方法のいずれかを用いて同様に行うことができる。
また、絶縁物７５６ａ〜７５６ｃ、絶縁物７７６ａ〜７７６ｃ、絶縁物混入領域７６６ａ〜７６６ｃ中の絶縁物、絶縁物混入領域７９６ａ〜７９６ｃ中の絶縁物、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２は、上記実施の形態１で示した絶縁物、有機化合物層と同様の材料および形成方法を用いて設けることができる。
第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃを介して有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２と反対側に、整流性を有する素子を設けてもよい。例えば、第３の導電層及び半導体層で構成されるダイオードを第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃに接して設ければよい。なお、第２の導電層を介して有機化合物層と反対側に整流性を有する素子を設けてもよい。また、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７９１ａ〜７９１ｃと有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２との間に、整流性を有する素子を設けてもよい。なお、上記整流性を有する素子は、有機化合物層７５２、有機化合物層７６２、有機化合物層７７２、有機化合物層７９２と第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ａ〜７６３ｃ、第２の導電層７７３ａ〜７７３ｃ、第２の導電層７９３ａ〜７９３ｃとの間に設けてもよい。上記整流性を有する素子を設ける場合でも、有機化合物層に接して複数の絶縁物が存在するように、有機化合物層と接する一対の導電層のうち少なくとも一方には複数の絶縁物を混入し、複数の絶縁物を導電層と有機化合物層との界面に有する構造とする必要がある。
隔壁（絶縁層）７６５、隔壁（絶縁層）７７５としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、ディスペンサ法、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られるＴＯＦ膜やＳＯＧ膜なども用いることができる。
また、液滴吐出法により、導電層、絶縁層などを、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸をならすように軽減したり、平坦な板状な物で表面を垂直にプレスしたりしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。
本発明によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、複数の絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
図５に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル２３１がマトリクス状に設けられたメモリセルアレイ２３２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェイス２２３を有している。なお、ここで示す記憶装置２１７の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル２３１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線と、トランジスタ２１０ａと、記憶素子２１５ｂと、メモリセル２３１とを有する。記憶素子２１５ｂは、一対の導電層の間に、絶縁層が挟まれた構造を有する。
メモリセルアレイ２３２の上面図を図４（Ａ）に、図４（Ａ）における線Ｅ−Ｆの断面図を図４（Ｂ）に示す。また、図４（Ａ）には、有機化合物層２１２、第２の導電層２１３及び絶縁層２１４は省略され図示されていないが、図４（Ｂ）で示すようにそれぞれ設けられている。
メモリセルアレイ２３２は、第１の方向に延びた第１の配線２０５ａ及び第１の配線２０５ｂと、第１の方向と垂直な第２の方向に延びた第２の配線２０２とがマトリクス状に設けられている。また、第１の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極又はドレイン電極に接続されており、第２の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ２１０ａ及びトランジスタ２１０ｂのソースまたはドレイン電極に、それぞれ複数の絶縁物２１６ａを含む第１の導電層２０６ａ、及び複数の絶縁物２１６ｂを含む第１の導電層２０６ｂが接続され、それぞれ複数の絶縁物２１６ａを含む第１の導電層２０６ａ、及び複数の絶縁物２１６ｂを含む第１の導電層２０６ｂ、有機化合物層２１２、第２の導電層２１３の積層構造によって記憶素子２１５ａ、記憶素子２１５ｂが設けられている。隣接する各々のメモリセル２３１の間に隔壁（絶縁層）２０７を設けて、複数の絶縁物２１６ａを含む第１の導電層２０６ａ、及び複数の絶縁物２１６ｂを含む第１の導電層２０６ｂと隔壁（絶縁層）２０７上に有機化合物層２１２および第２の導電層２１３を積層して設けている。また、第２の導電層２１３上に保護層となる絶縁層２１４を有している。図４においてはトランジスタ２１０ａ、トランジスタ２１０ｂとして、薄膜トランジスタを用いている（図４（Ｂ）参照。）。
図４（Ｂ）の記憶装置は基板２００上に設けられており、絶縁層２０１ａ、絶縁層２０１ｂ、絶縁層２０８、絶縁層２０９、絶縁層２１１、トランジスタ２１０ａを構成する半導体層２０４ａ、ゲート電極層２０２ａ、ソース電極層又はドレイン電極層を兼ねる配線２０５ａ、トランジスタ２１０ｂを構成する半導体層２０４ｂ、ゲート電極層２０２ｂを有している。絶縁物２１６ａを含む第１の導電層２０６ａ、絶縁物２１６ｂを含む第１の導電層２０６ｂ、隔壁（絶縁層）２０７上に有機化合物層２１２、第２の導電層２１３が形成されている。
本実施の形態における第１の導電層２０６ａ、第１の導電層２０６ｂ中における絶縁物の混入状態は一例であり、絶縁物として用いる材料の性質や大きさ、導電層として用いる材料、形成方法によって図１７で示したように絶縁物の濃度などを適宜制御することができる。また、図１（Ｂ）（Ｃ）、及び図１７（Ｂ）（Ｃ）のように、絶縁物を第２の導電層中に混入し、絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよいし、第１の導電層及び第２の導電層両方に絶縁物を混入し、絶縁物を含む第１の導電層（絶縁物混入領域を有する第１の導電層）及び絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよい。図４における記憶素子２１５ａ、記憶素子２１５ｂでは、導電膜を所望の形状に加工し、第１の配線２０５ａ、第１の配線２０５ｂ、第１の導電層２０６ａ、及び第１の導電層２０６ｂを形成した後、第１の導電層２０６ａ、第１の導電層２０６ｂ中に絶縁物２１６ａ、絶縁物２１６ｂを選択的に混入する例を示す。絶縁物の混入は、導電膜を所望の形状に加工する前に行っても良く、その場合、第１の配線２０５ａ、第１の配線２０５ｂにも絶縁物が混入する構成となる。
本実施の形態では、記憶装置に含まれる記憶素子を構成する有機化合物層２１２を、絶縁物を含む第１の導電層上に形成する。第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層２１２に電流が流れて熱が発生する。こうした熱や高電界の影響により、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層とが接してしまい、結果第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
有機化合物層２１２と第１の導電層２０６ａ、第１の導電層２０６ｂとの界面に存在する絶縁物２１６ａ、絶縁物２１６ｂにより、第１の導電層２０６ａ、第１の導電層２０６ｂから有機化合物層２１２へのキャリアのトンネル注入が可能になる。よって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
また、図６に示すように、単結晶半導体基板２５０上に設けられた電界効果トランジスタ２６０ａ、電界効果トランジスタ２６０ｂに記憶素子２６５ａ、記憶素子２６５ｂが接続されていてもよい。ここでは、電界効果トランジスタ２６０ａ及び電界効果トランジスタ２６０ｂのソース電極層又はドレイン電極層２５５ａ〜２５５ｄを覆うように絶縁層２７０を設け、絶縁層２７０上に絶縁物混入領域２６６ａを含む第１の導電層２５６ａ、絶縁物混入領域２６６ｂを含む第１の導電層２５６ｂ、隔壁（絶縁層）２６７、有機化合物層２６２ａ、有機化合物層２６２ｂ、第２の導電層２６３で記憶素子２６５ａ、記憶素子２６５ｂを構成する。具体的には、絶縁物混入領域２６６ａを含む第１の導電層２５６ａ、絶縁物混入領域２６６ｂを含む第１の導電層２５６ｂ、隔壁２６７上に有機化合物層２６２ａ、有機化合物層２６２ｂが形成され、有機化合物層２６２ａ及び有機化合物層２６２ｂ上に第２の導電層２６３が形成されている。有機化合物層２６２ａ、有機化合物層２６２ｂのように有機化合物層は、各メモリセルのみに、マスク等を用いて選択的に設けてもよい。また、図６に示す記憶装置は、素子分離領域２６８、絶縁層２６９、絶縁層２６１、絶縁層２６４も有している。
図６に示す第１の導電層２５６ａ、第１の導電層２５６ｂ中における複数の絶縁物の混入状態は一例であり、絶縁物として用いる材料の性質や大きさ、導電層として用いる材料、形成方法によって図１７で示したように絶縁物の濃度などを適宜制御することができる。また、図１（Ｂ）（Ｃ）、及び図１７（Ｂ）（Ｃ）のように、絶縁物を第２の導電層中に混入し、絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよいし、第１の導電層及び第２の導電層両方に絶縁物を混入し、絶縁物を含む第１の導電層（絶縁物混入領域を有する第１の導電層）及び絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよい。
図６の記憶素子２６５ａ、記憶素子２６５ｂ構成する第１の導電層２５６ａ、第１の導電層２５６ｂは導電層を、Ａｌなどを用いて形成後、その表面に酸化するなどの改質処理を行い、絶縁物混入領域２６６ａ、絶縁物混入領域２６６ｂを設ける例である。酸化処理によって表面に絶縁物混入領域を形成する場合、導電層とし金属（例えばＡｌ）や半導体（例えばＳｉ）などの比較的酸化されやすい材料を用いるとよい。また、導電層を形成したのち、Ｓｉなどをドーピング法によって導電層中に添加し、その後加熱処理などを行い酸化することで選択的に導電層中に絶縁物混入領域を形成することもできる。
図６に示す記憶装置においては、記憶装置に含まれる記憶素子を構成する有機化合物層２６２ａ及び有機化合物層２６２ｂを、絶縁物混入領域２６６ａを有する第１の導電層２５６ａ、絶縁物混入領域２６６ｂを有する第１の導電層２５６ｂ上に形成する。第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層２６２ａ及び有機化合物層２６２ｂに電流が流れて熱が発生する。こうした熱や高電界の影響により、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層とが接してしまい、結果第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
有機化合物層２６２ａ、有機化合物層２６２ｂと第１の導電層との界面にそれぞれ存在する絶縁物混入領域２６６ａ中の複数の絶縁物、絶縁物混入領域２６６ｂ中の複数の絶縁物により、第１の導電層から有機化合物層２６２ａ、有機化合物層２６２ｂへのキャリアのトンネル注入が可能になる。よって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
また、絶縁層２７０を設けて記憶素子を形成することによって第１の導電層を自由に配置することができる。つまり、図４（Ｂ）の構成では、トランジスタ２１０ａ、トランジスタ２１０ｂのソース電極層又はドレイン電極層を避けた領域に記憶素子２１５ａ、記憶素子２１５ｂを設ける必要があったが、上記構成とすることによって、例えば、トランジスタ２１０ａ、トランジスタ２１０ｂの上方に記憶素子２１５ａ、記憶素子２１５ｂを形成することが可能となる。その結果、記憶装置をより高集積化することが可能となる。
トランジスタ２１０ａ、トランジスタ２１０ｂはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。図４（Ａ）では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
図７に、逆スタガ型の構造の薄膜トランジスタを用いた例を示す。基板２８０上に、逆スタガ型の構造の薄膜トランジスタであるトランジスタ２９０ａ、トランジスタ２９０ｂが設けられている。トランジスタ２９０ａは、絶縁層２８８、ゲート電極層２８１、非晶質半導体層２８２、一導電型を有する半導体層２８３ａ、一導電型を有する半導体層２８３ｂ、ソース電極層又はドレイン電極層２８５を有し、もう一方のソース電極層又はドレイン電極層は記憶素子を構成する第１の導電層２８６ａが兼ねている。第１の導電層２８６ａ、第１の導電層２８６ｂの端部を覆うように隔壁（絶縁層）２８７を積層し、複数の絶縁物２９６ａを含む第１の導電層２８６ａ、複数の絶縁物２９６ｂを含む第１の導電層２８６ｂ、隔壁（絶縁層）２８７上に有機化合物層２９２、第２の導電層２９３、保護層である絶縁層２９４が形成され、記憶素子２９５ａ、記憶素子２９５ｂを構成している。複数の絶縁物２９６ａ、複数の絶縁物２９６ｂは、第１の導電層２８６ａ、第１の導電層２８６ｂにおいて、第２の導電層２９３と重畳する記憶素子２９５ａ、記憶素子２９５ｂの領域に選択的に添加されている。このように、複数の絶縁物は第１の導電層中に選択的に混入されていてもよく、本実施の形態の図７の記憶装置では、第１の導電層２８６ａ、第１の導電層２８６ｂに選択的に複数の絶縁物２９６ａ、複数の絶縁物２９６ｂをドーピング法、イオン注入法などを用いて添加して作製する。
図７に示す第１の導電層２５６ａ、第１の導電層２５６ｂ中における絶縁物の混入状態は一例であり、絶縁物として用いる材料の性質や大きさ、導電層として用いる材料、形成方法によって図１７で示したように絶縁物の濃度などを適宜制御することができる。また、図１（Ｂ）（Ｃ）、及び図１７（Ｂ）（Ｃ）のように、絶縁物を第２の導電層中に混入し、絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよいし、第１の導電層及び第２の導電層両方に絶縁物を混入し、絶縁物を含む第１の導電層（絶縁物混入領域を有する第１の導電層）及び絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよい。
本実施の形態の図７の記憶装置では、記憶装置に含まれる記憶素子を構成する有機化合物層２９２を、絶縁物２９６ａ、絶縁物２９６ｂを含む第１の導電層２８６ａ、第１の導電層２８６ｂ上に形成する。第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層２９２に電流が流れて熱が発生する。こうした熱や高電界の影響によって有機化合物層の温度が、ガラス転移温度まで上昇すると、有機化合物層２９２を形成する材料は、流動性を有する組成物となる。流動性を有する組成物は固体状態の形状を維持せずに、流動する。よって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層とが接してしまい、結果第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
有機化合物層２９２と第１の導電層との界面にそれぞれ存在する絶縁物２９６ａ、絶縁物２９６ｂにより、第１の導電層から有機化合物層２９２へのキャリアのトンネル注入が可能になる。よって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
図７に示す記憶装置は、ゲート電極層２８１、ソース電極層又はドレイン電極層２８５、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７を液滴吐出法を用いて形成する。液滴吐出法とは流動体である構成物形成材料を含む組成物を、液滴として吐出（噴出）し、所望なパターン形状に形成する方法である。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
液滴吐出法に用いる液滴吐出装置の一態様を図１５に示す。液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。描画するタイミングは、例えば、基板１４００上に形成されたマーカー１４１１を基準に行えば良い。或いは、基板１４００の縁を基準にして基準点を確定させても良い。これを撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。勿論、基板１４００上に形成されるべきパターン形状の情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
ヘッド１４０５内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、導電性材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
液滴吐出法を用いて導電層を形成する場合、粒子状に加工された導電性材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで導電層を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された導電層（または絶縁層）においては、スパッタ法などで形成した導電層（または絶縁層）が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。
また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
本実施の形態で示した第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂと第２の導電層２１３、２６３、２９３の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。
また、絶縁物２１６ａ、２１６ｂ、２９６ａ、２９６ｂ、絶縁物混入領域２６６ａ、２６６ｂ中の絶縁物、有機化合物層２１２、２６２ａ、２６２ｂ、２９２は、上記実施の形態１で示した絶縁物、有機化合物層と同様の材料および形成方法を用いて設けることができる。
第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂを介して有機化合物層２１２、２６２ａ、２６２ｂ、２９２と反対側に、整流性を有する素子を設けてもよい（図２（Ｃ））。例えば、第３の導電層及び半導体層で構成されるダイオードを第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂに接して設ければよい。なお、第２の導電層を介して有機化合物層と反対側に整流性を有する素子を設けてもよい。さらには、第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂと有機化合物層２１２、２６２ａ、２６２ｂ、２９２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、上記整流性を有する素子は、有機化合物層２１２、２６２ａ、２６２ｂ、２９２と第２の導電層２１３、２６３、２９３との間に設けてもよい。上記整流性を有する素子を設ける場合でも、有機化合物層に接して絶縁物が存在するように、有機化合物層と接する一対の導電層のうち少なくとも一方には絶縁物を混入し、絶縁物を導電層と有機化合物層との界面に有する構造とする必要がある。
本発明によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
（実施の形態４）
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図１０を用いて説明する。
図１０はアクティブマトリクス型で構成される記憶装置を有する半導体装置を示しており、基板３００上にトランジスタ３１０ａ、３１０ｂを有するトランジスタ部３３０、トランジスタ３２０ａ、トランジスタ３２０ｂを有するトランジスタ部３４０、絶縁層３０１ａ、３０１ｂ、３０８、３１１、３１６、３３４を含む素子形成層３３５が設けられ、素子形成層３３５の上方に記憶素子部３２５とアンテナとして機能する導電層３４３が設けられている。
なお、ここでは素子形成層３３５の上方に記憶素子部３２５またはアンテナとして機能する導電層３４３を設けた場合を示しているが、この構成に限られず記憶素子部３２５またはアンテナとして機能する導電層３４３を、素子形成層３３５の下方や同一の層に設けることも可能である。
記憶素子部３２５は、記憶素子３１５ａ、３１５ｂで構成され、記憶素子３１５ａは複数の絶縁物３２６ａを含む第１の導電層３０６ａ上に、隔壁（絶縁層）３０７ａ、隔壁（絶縁層）３０７ｂ、有機化合物層３１２及び第２の導電層３１３が積層して構成され、記憶素子３１５ｂは、複数の絶縁物３２６ｂを含む第１の導電層３０６ｂ上に、隔壁（絶縁層）３０７ｂ、隔壁（絶縁層）３０７ｃ、有機化合物層３１２及び第２の導電層３１３が積層して設けられている。また、第２の導電層３１３を覆って保護膜として機能する絶縁層３１４が形成されている。また、複数の記憶素子３１５ａ、３１５ｂが形成される第１の導電層３０６ａ、第１の導電層３０６ｂは、トランジスタ３１０ａ、トランジスタ３１０ｂそれぞれのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに接続されている。また、有機化合物層３１２が複数の絶縁物３２６ａを含む第１の導電層３０６ａ、複数の絶縁物３２６ｂを含む第１の導電層３０６ｂおよび隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子３１５ａ、３１５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
図１０に示す第１の導電層３０６ａ、第１の導電層３０６ｂ中における複数の絶縁物の混入状態は一例であり、絶縁物として用いる材料の性質や大きさ、導電層として用いる材料、形成方法によって図１７で示したように絶縁物の濃度などを適宜制御することができる。また、図１（Ｂ）（Ｃ）、及び図１７（Ｂ）（Ｃ）のように、絶縁物を第２の導電層中に混入し、絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよいし、第１の導電層及び第２の導電層両方に絶縁物を混入し、絶縁物を含む第１の導電層（絶縁物混入領域を有する第１の導電層）及び絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよい。
本実施の形態の図１０の記憶装置では、記憶装置に含まれる記憶素子を構成する有機化合物層３１２を、絶縁物３２６ａを含む第１の導電層３０６ａ及び絶縁物３２６ｂを含む第１の導電層３０６ｂ上に形成する。第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層３１２に電流が流れて熱が発生する。こうした熱や高電界の影響によって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層とが接してしまい、結果第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
有機化合物層３１２と第１の導電層３０６ａ、第１の導電層３０６ｂとの界面にそれぞれ存在する絶縁物３２６ａ、絶縁物３２６ｂにより、第１の導電層３０６ａ、第１の導電層３０６ｂから有機化合物層３１２へのキャリアのトンネル注入が可能になる。よって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
第１の導電層３０６ａ、第１の導電層３０６ｂを介して有機化合物層３１２と反対側に、整流性を有する素子を設けてもよい。例えば、第３の導電層及び半導体層で構成されるダイオードを第１の導電層３０６ａ、第１の導電層３０６ｂに接して設ければよい。なお、第２の導電層を介して有機化合物層と反対側に整流性を有する素子を設けてもよい。また、記憶素子３１５ａにおいて、絶縁物３２６ａを含む第１の導電層３０６ａと有機化合物層３１２との間、または有機化合物層３１２と第２の導電層３１３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。なお、記憶素子３１５ｂにおいても同様である。
ここでは、アンテナとして機能する導電層３４３は第２の導電層３１３と同一の層で形成された導電層３４２上に設けられている。なお、第２の導電層３１３と同一の層でアンテナとして機能する導電層を形成してもよい。
アンテナとして機能する導電層３４３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３４３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法、ディスペンサ法、または液滴吐出法等を用いることができる。
素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
また、素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３１０ｃ、３１０ｄは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板３００としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３３５を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
また、素子形成層３３５、記憶素子３１５ａ、３１５ｂ、アンテナとして機能する導電層３４３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法、または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図１１を用いて説明する。
図１１はパッシブマトリクス型の記憶装置を有する半導体装置を示しており、基板３５０上にトランジスタ３６０ａ、３６０ｂを有するトランジスタ部３８０、トランジスタ３７０ａ、トランジスタ３７０ｂを有するトランジスタ部３９０、絶縁層３５１ａ、３５１ｂ、３５８、３６１、３６６、３８４を含む素子形成層３８５が設けられ、素子形成層３８５の上方に記憶素子部３７５が設けられ、基板３９６に設けられたアンテナとして機能する導電層３９３が素子形成層３８５と接続するように設けられている。なお、ここでは素子形成層３８５の上方に記憶素子部３７５またはアンテナとして機能する導電層３９３を設けた場合を示しているが、この構成に限られず記憶素子部３７５を素子形成層３８５の下方や同一の層に、またはアンテナとして機能する導電層３９３を素子形成層３８５の下方に設けることも可能である。
記憶素子部３７５は、記憶素子３６５ａ、３６５ｂで構成され、記憶素子３６５ａは絶縁物混入領域３７６を有する第１の導電層３５６上に、隔壁（絶縁層）３５７ａ、隔壁（絶縁層）３５７ｂ、有機化合物層３６２ａ及び第２の導電層３６３ａが積層して構成され、記憶素子３６５ｂは、絶縁物混入領域３７６を有する第１の導電層３５６上に、隔壁（絶縁層）３５７ｂ、隔壁（絶縁層）３５７ｃ、有機化合物層３６２ｂ及び第２の導電層３６３ｂが積層して設けられている。また、第２の導電層３６３ａ、３６３ｂを覆って保護膜として機能する絶縁層３６４が形成されている。また、複数の記憶素子３６５ａ、３６５ｂが形成される絶縁物混入領域３７６を有する第１の導電層３５６は、トランジスタ３６０ｂひとつのソース電極層又はドレイン電極層に、接続されている。すなわち、記憶素子は同じひとつのトランジスタに接続されている。また、有機化合物層３６２ａ、有機化合物層３６２ｂはメモリセルごとに有機化合物層を分離するための隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃを設けているが、隣接するメモリセルにおいて横方向への電界の影響が懸念されない場合は、全面に形成してもよい。なお、記憶素子３６５ａ、３６５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
図１１に示す第１の導電層３５６中における複数の絶縁物の混入状態は一例であり、絶縁物として用いる材料の性質や大きさ、導電層として用いる材料、形成方法によって図１７で示したように絶縁物の濃度などを適宜制御することができる。また、図１（Ｂ）（Ｃ）、及び図１７（Ｂ）（Ｃ）のように、絶縁物を第２の導電層中に混入し、絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよいし、第１の導電層及び第２の導電層両方に絶縁物を混入し、絶縁物を含む第１の導電層（絶縁物混入領域を有する第１の導電層）及び絶縁物を含む第２の導電層（絶縁物混入領域を有する第２の導電層）としてもよい。
本実施の形態の図１１の記憶装置では、記憶装置に含まれる記憶素子を構成する有機化合物層３６２ａ及び有機化合物層３６２ｂを、絶縁物混入領域３７６を有する第１の導電層３５６上に形成する。第１の導電層と第２の導電層との間に電圧を印加すると、有機化合物層３６２ａ、有機化合物層３６２ｂに電流が流れて熱が発生する。こうした熱や高電界の影響によって、有機化合物層の膜厚は不均一となり、有機化合物層が変形し、第１の導電層と第２の導電層とが接してしまい、結果第１の導電層と第２の導電層とが短絡する。よって、電圧印加前後での記憶素子の導電性が変化する。
有機化合物層３６２ａ、有機化合物層３６２ｂと、第１の導電層３５６との界面にそれぞれ存在する複数の絶縁物により、第１の導電層３５６から有機化合物層３６２ａ、有機化合物層３６２ｂへのキャリアのトンネル注入が可能になる。よって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、絶縁物を、導電層中に混入させた形態で設ける方が、導電層上に絶縁物単層を形成した形態で設けるより、物理的衝撃に強いため、膜剥がれや膜の形状不良などが作製工程中に生じにくい。よって、安定した状態で絶縁物を導電層と絶縁層との界面に設けることができるため、初期状態において導電層間で短絡（ショート）するような不良な素子の作製を防止でき、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
更に、絶縁物を導電層中に混入させた状態、あるいは絶縁物を導電層と複合化して形成した形態であるので、膜が損傷を受けにくく選択できる工程の自由度が拡大する。よって、記憶素子、記憶装置を作製する工程をより効率よく設定することができ、生産コストの削減、生産性の向上などが達成できる。
第１の導電層３５６を介して有機化合物層３６２ａ、有機化合物層３６２ｂと反対側に、整流性を有する素子を設けてもよい。例えば、第３の導電層及び半導体層で構成されるダイオードを第１の導電層３５６に接して設ければよい。なお、第２の導電層を介して有機化合物層と反対側に整流性を有する素子を設けてもよい。
また、素子形成層３８５と記憶素子部３７５とを含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６は、接着性を有する樹脂３９５により貼り合わされている。そして、素子形成層３８５と導電層３９３とは樹脂３９５中に含まれる導電性微粒子３９４を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３８５と記憶素子部３７５を含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６とを貼り合わせてもよい。
このように、記憶装置およびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板としてＳｉ等の半導体基板を用いて、基板上に電界効果トランジスタを形成することによって素子形成層を設けてもよい。また、基板としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。
さらには、記憶素子部を、アンテナとして機能する導電層が設けられた基板に設けてもよい。またトランジスタに接続するセンサを設けてもよい。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。また本実施の形態で作製した半導体装置を、基板より公知の剥離工程により剥離し、フレキシブルな基板上に接着することで、フレキシブルな基体上に設けることができ、可撓性を有する半導体装置を得ることができる。フレキシブルな基体とは、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、基体に接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
本発明の記憶素子によって、記憶素子の書き込み電圧などの特性がばらつくことなく安定し、各素子において正常な書き込みを行うことが可能である。また、無機絶縁物と有機化合物との混合層のトンネル電流によってキャリア注入性が向上するため、絶縁層を厚膜化できる。よって記憶素子が通電前の初期状態でショートするという不良を防止できる。この結果、高信頼性な記憶装置及び半導体装置を、歩留まりよく提供することができる。
（実施の形態５）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
上記構成を有する半導体装置へのデータの書き込みは、電気的作用を加えることにより行うことができる。電気的作用を加えることによりデータの書き込みを行う場合について説明する（図３参照。）。
電気的作用を加えることによりデータの書き込みを行う場合、ロウデコーダ７２４ａ、カラムデコーダ７２６ａ、セレクタ７２６ｃにより、１つのメモリセル７２１を選択し、その後、書き込み回路を用いて、当該メモリセル７２１にデータを書き込む。具体的には、所望する部分の有機化合物層７５２に選択的に大きい電圧を印加して大電流を流し、第１の導電層７５１ｂと第２の導電層７５３ｂの間をショート（短絡）させる。
ショートした部分は他の部分と比較すると電気抵抗が大幅に小さくなる。このように、電気的作用を加えることにより、２つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的に大きい電圧を印加して大電流を流すことによって、ショートさせて電気抵抗を小さくする。
続いて、記憶素子からデータの読み出しを行う際の動作について説明する（図９参照。）。ここでは、読み出し回路７２６ｂは、抵抗素子７４６とセンスアンプ７４７を含む構成とする。但し、読み出し回路７２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。
データの読み出しは、第１の導電層７５１ｂと第２の導電層７５３ｂの間に電圧を印加して、有機化合物層７５２の電気抵抗を読み取ることにより行う。例えば、上述したように、電気的作用を加えるによりデータの書き込みを行う場合、電気的作用を加えていないときの抵抗値Ｒａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｒｂ１は、Ｒａ１＞Ｒｂ１を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
例えば、メモリセルアレイ７２２が含む複数のメモリセル７２１から、ｘ列目ｙ行目に配置されたメモリセル７２１のデータの読み出しを行う場合、まず、ロウデコーダ７２４ａ、カラムデコーダ７２６ａ、セレクタ７２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル７２１が含む絶縁層と、抵抗素子７４６とは、直列に接続された状態となる。このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、有機化合物層７５２の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ４７に供給され、当該センスアンプ７４７において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ７４７において判別された「０」と「１」の情報を含む信号が外部に供給される。
上記の方法によると、絶縁層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、絶縁層に電気的作用を加えていないときの電流値Ｉａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｉｂ１は、Ｉａ１＜Ｉｂ１を満たすことを利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を絶縁層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の記憶素子および当該記憶素子を備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様にデータの書き込みまたは読み出しを行うことができる。
ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図１４に具体例を挙げて説明する。
図１４は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子部電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。また、データを読み出す際の動作電圧として、第１の導電層２４３と第２の導電層２４５の間に３Ｖを印加した場合について説明する。
図１４において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードαの電位はＶ１（Ｖ）となる。ノードαの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「０」と判別される。
一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードαの電位はＶ２（Ｖ）（Ｖ１＞Ｖ２）となる。ノードαの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「１」と判別される。
このように、記憶素子部２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた半導体装置の構成と自由に組み合わせて行うことができる。
（実施の形態６）
本実施形態の半導体装置の構成について、図１２を参照して説明する。図１２に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２１、センサ回路２２を有する。
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
記憶回路１６は、一対の導電層間に絶縁層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に絶縁層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
センサ２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。
（実施の形態７）
本発明によりプロセッサチップ（無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサチップ９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサチップ９１を設けることができる（図１３（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサチップ９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサチップ９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサチップ９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサチップ９５を設けることができる（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサチップ９６を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
本発明の半導体装置は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と組合わされる。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
また、本発明の半導体装置は、一対の導電層間に絶縁層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
また、本発明の半導体装置が有する記憶装置は、電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
（実施の形態８）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
図１８に示したのは本発明の半導体装置が有する一構成例であり、メモリセル１７２１がマトリクス状に設けられたメモリセルアレイ１７２２、読み出し回路及び書き込み回路を有する回路１７２６、デコーダ１７２４、デコーダ１７２３を有している。なお、ここで示す記憶装置１７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
メモリセル１７２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、絶縁層とを有する。絶縁層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
まず、パッシブマトリクス型の記憶装置において記憶素子にデータの書き込みを行う際の動作について図１８、図１９を用いて説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
メモリセル１７２１にデータ「１」を書き込む場合、まず、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択する。具体的には、デコーダ１７２４によって、メモリセル１７２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコーダ１７２３とセレクタ１７２５によって、メモリセル１７２１に接続されるビット線Ｂ３を回路１７２６に接続する。そして、回路１７２６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、メモリセル１７２１を構成する第１の導電層と第２の導電層の間には電位（電圧）Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電位Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
一方、メモリセル１７２１にデータ「０」を書き込む場合は、メモリセル１７２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択するが、回路１７２６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル１７２１を構成する第１の導電層と第２の導電層の間に、メモリセル１７２１の電気特性を変化させない程度の電圧（例えばー５〜５Ｖ）を印加すればよい。
次に、光学的作用によりデータの書き込みを行う場合について説明する。この場合、第２の導電層はレーザ光を透過させる必要がある。透光性を有する導電層側から、絶縁層にレーザ光を照射することにより行う。ここでは、所望の部分の絶縁層に選択的にレーザ光を照射して絶縁層を破壊する。破壊された絶縁層は、絶縁化するため、他の部分と比較すると電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、絶縁層を挟んで設けられた２つの導電膜間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。
また、絶縁層として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された部分だけが導電性が増加し、未照射の部分は導電性を有しない。そのため、所望の部分の絶縁層に選択的にレーザ光を照射することにより、絶縁層の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的にレーザ光を照射して導電性を増加させる。
レーザ光の照射によりデータの書き込みを行う本発明の構成は、記憶装置を簡単に大量に作製することができる。従って、安価な記憶装置及び半導体装置を提供することができる。
続いて、パッシブマトリクス型の記憶装置において、記憶素子からデータの読み出しを行う際の動作について説明する（図１８参照）。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１８（Ｂ）に示す抵抗素子１７４６と差動増幅器１７４７を用いた回路１７２６を考えることができる。抵抗素子１７４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１７４６の代わりにトランジスタ１７４８を用いても良いし、差動増幅器の代わりにクロックドインバータ１７４９を用いることも可能である（図１８（Ｃ））。クロックドインバータ１７４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図１８に限定されない。
メモリセル１７２１からデータの読み出しを行う場合、まず、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択する。具体的には、デコーダ１７２４によって、メモリセル１７２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、デコーダ１７２３とセレクタ１７２５によって、メモリセル１７２１に接続されるビット線Ｂｘを回路１７２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子１７４６（抵抗値Ｒｒ）とメモリセル１７２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１７２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１７２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１８（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１８（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、絶縁層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
次に、アクティブマトリクス型の記憶装置において記憶素子にデータの書き込みを行うときの動作について説明する（図１９参照。）。
図１９に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル１２３１がマトリクス状に設けられたメモリセルアレイ１２３２、回路１２２６、デコーダ１２２４、デコーダ１２２３を有している。回路１２２６は読み出し回路及び書き込み回路を有している。なお、ここで示す記憶装置１２１７の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
メモリセル１２３１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の配線と、トランジスタ１２１０ａと、記憶素子１２１５ｂとを有する。記憶素子１２１５ｂは、一対の導電層の間に、絶縁層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する２端子の一方と接続される。記憶素子の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
ここでは、ｎ行ｍ列目のメモリセル１２３１にデータを書き込む場合について説明する。メモリセル１２３１にデータ「１」を書き込む場合、まず、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択する。具体的には、デコーダ１２２４によって、メモリセル１２３１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ１２２３とセレクタ１２２５によって、メモリセル１２３１に接続されるビット線Ｂｍを読み出し回路及び書き込み回路を有する回路１２２６に接続する。そして、回路１２２６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
こうして、メモリセルを構成するトランジスタ１２１０ａをオン状態とし、記憶素子１２１５ｂに、ビット線を電気的に接続し、おおむねＶｗ＝ＶｃｏｍーＶ２１の電位（電圧）を印加する。なお、記憶素子１２１５ｂの一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電位Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
一方、メモリセル１２３１にデータ「０」を書き込む場合は、メモリセル１２３１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択するが、回路１２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子１２１５ｂには、小さい電位（例えば−５〜５Ｖ）が印加されるか、電圧（電位）が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置により、透光性を有する導電層側から、絶縁層に対して、レーザ光を照射することにより行う。レーザ照射装置はパッシブマトリクス型の記憶装置において、図８を用いて説明したものと同様のものを用いればよい。
絶縁層として、有機化合物材料を用いた場合、レーザ光の照射により、絶縁層が酸化又は炭化して絶縁化する。そうすると、レーザ光が照射された記憶素子の抵抗値は増加し、レーザ光が照射されない記憶素子の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、絶縁層に導電性が与えられる。つまり、レーザ光が照射された記憶素子には導電性が与えられ、レーザ光が照射されない記憶素子には導電性が与えられない。
次に、電気的作用により、データの読み出しを行う際の動作について説明する。ここでは、回路１２２６は、抵抗素子１２４６と差動増幅器１２４７を含む構成とする。但し、回路１２２６の構成は上記構成に制約されず、どのような構成を有していてもよい。
次に、アクティブマトリクス型の記憶装置において電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子１２１５ｂの電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１９（Ｂ）に示す抵抗素子１２４６と差動増幅器１２４７を用いた回路１２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１２４６の代わりに、トランジスタ１２４９を用いても良いし、差動増幅器の代わりにクロックドインバータ１２４８を用いることも可能である（図１９（Ｃ））。勿論、回路構成は図１９に限定されない。
ｘ行ｙ列目メモリセル１２３１からデータの読み出しを行う場合、まず、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択する。具体的には、デコーダ１２２４によって、メモリセル１２３１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ１２１０ａをオン状態にする。また、デコーダ１２２３とセレクタ１２２５によって、メモリセル１２３１に接続されるビット線Ｂｘを回路１２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０の抵抗素子１２４６（抵抗値Ｒｒ）と記憶素子１２１５ｂ（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１２３１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１２３１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１９（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１９（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ１２１０ａのオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、記憶素子１２１５ｂの抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
上記構成を有する記憶素子および当該記憶素子を備えた記憶装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の記憶装置及び半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を絶縁層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した記憶装置及び半導体装置を提供することができる。
なお、本実施の形態は、上記実施の形態に示した記憶素子、当該記憶素子を備えた記憶装置及び半導体装置の構成と自由に組み合わせて行うことができる。
本発明を説明する概念図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置を説明する図。 本発明の半導体装置の作製方法を説明する図。 本発明の半導体装置の適用例を説明する図。 本発明の記憶装置を説明する図。 本発明に適用することのできる液滴吐出装置の構成を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。 本発明の記憶装置を説明する図。

Claims (13)

  1. 上面側に複数の絶縁物を分散させた領域を有する第１の導電層と、
    前記第１の導電層上に有機化合物層と、
    前記有機化合物層上に第２の導電層と、を有することを特徴とする記憶素子。
  2. 第１の導電層と、
    前記第１の導電層上に有機化合物層と、
    前記有機化合物層上に下面側に複数の絶縁物を分散させた領域を有する第２の導電層と、を有することを特徴とする記憶素子。
  3. 上面側に第１の複数の絶縁物を分散させた領域を有する第１の導電層と、
    前記第１の導電層上に有機化合物層と、
    前記有機化合物層上に下面側に第２の複数の絶縁物を分散させた領域を有する第２の導電層と、を有することを特徴とする記憶素子。
  4. 請求項１乃至請求項３のいずれか一項において、
    電気的作用を加えることによって、前記有機化合物層の膜厚が不均一になり、前記第１の導電層と前記第２の導電層とが一部接することを特徴とする記憶素子。
  5. 請求項１乃至請求項４のいずれか一項に記載の記憶素子を有する半導体装置。
  6. 上面側に複数の絶縁物を分散させた領域を有する第１の導電層を形成し、
    前記第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成することを特徴とする記憶素子の作製方法。
  7. 第１の導電層を形成し、
    前記第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に下面側に複数の絶縁物を分散させた領域を有する第２の導電層を形成することを特徴とする記憶素子の作製方法。
  8. 上面側に第１の複数の絶縁物を分散させた領域を有する第１の導電層を形成し、
    前記第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に下面側に第２の複数の絶縁物を分散させた領域を有する第２の導電層を形成することを特徴とする記憶素子の作製方法。
  9. 第１の導電層を形成し、
    前記第１の導電層に複数の絶縁物を添加して、前記第１の導電層の上面側に前記複数の絶縁物を分散させた領域を形成し、
    前記複数の絶縁物を分散させた領域上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成することを特徴とする記憶素子の作製方法。
  10. 第１の導電層を形成し、
    前記第１の導電層の上面側に半導体元素を添加し、
    前記半導体元素を酸化して、前記第１の導電層の上面側に複数の絶縁物を分散させた領域を形成し、
    前記複数の絶縁物を分散させた領域上に有機化合物層を形成し、
    前記有機化合物層上に第２の導電層を形成することを特徴とする記憶素子の作製方法。
  11. 第１の導電層を形成し、
    前記第１の導電層に第１の複数の絶縁物を添加して、前記第１の導電層の上面側に前記第１の複数の絶縁物を分散させた領域を形成し、
    前記第１の絶縁物を含む第１の導電層上に有機化合物層を形成し、
    前記有機化合物層上に下面側に第２の複数の絶縁物を分散させた領域を有する第２の導電層を形成することを特徴とする記憶素子の作製方法。
  12. 第１の導電層を形成し、
    前記第１の導電層に半導体元素を添加し、
    前記半導体元素を酸化して、前記第１の導電層の上面側に複数の絶縁物を分散させた領域を形成し、
    前記複数の絶縁物を分散させた領域上に有機化合物層を形成し、
    前記有機化合物層上に下面側に第２の複数の絶縁物を分散させた領域を有する第２の導電層を形成することを特徴とする記憶素子の作製方法。
  13. 請求項１０又は請求項１２において、
    加熱処理によって、前記半導体元素を酸化することを特徴とする記憶素子の作製方法。
JP2006122101A 2005-04-27 2006-04-26 記憶素子、半導体装置、及び記憶素子の作製方法 Expired - Fee Related JP4969141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006122101A JP4969141B2 (ja) 2005-04-27 2006-04-26 記憶素子、半導体装置、及び記憶素子の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005130632 2005-04-27
JP2005130632 2005-04-27
JP2006122101A JP4969141B2 (ja) 2005-04-27 2006-04-26 記憶素子、半導体装置、及び記憶素子の作製方法

Publications (3)

Publication Number Publication Date
JP2006332629A JP2006332629A (ja) 2006-12-07
JP2006332629A5 JP2006332629A5 (ja) 2009-03-26
JP4969141B2 true JP4969141B2 (ja) 2012-07-04

Family

ID=37553942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122101A Expired - Fee Related JP4969141B2 (ja) 2005-04-27 2006-04-26 記憶素子、半導体装置、及び記憶素子の作製方法

Country Status (1)

Country Link
JP (1) JP4969141B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8582348B2 (en) * 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259478A (ja) * 1986-04-14 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> トンネル素子
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films

Also Published As

Publication number Publication date
JP2006332629A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
US8174006B2 (en) Semiconductor device and manufacturing method thereof and method for writing memory element
TWI431827B (zh) 半導體裝置和其製造方法
JP6041961B2 (ja) 半導体装置および電子機器
CN100546035C (zh) 存储元件和半导体装置
US8865511B2 (en) Semiconductor device and method for manufacturing the same
CN101167189B (zh) 半导体器件的制造方法
CN1992369B (zh) 半导体器件以及半导体器件的制造方法
JP2006352104A (ja) 半導体装置、及び半導体装置の作製方法
JP4969141B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP4869613B2 (ja) 記憶装置、及び記憶装置の作製方法
JP5063084B2 (ja) 半導体装置の作製方法
JP4974576B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP5459894B2 (ja) 半導体装置
JP4884791B2 (ja) 記憶素子及びその作製方法
JP4974555B2 (ja) 記憶素子
JP5230119B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees