TWI431827B - 半導體裝置和其製造方法 - Google Patents

Description

半導體裝置和其製造方法

本發明有關一種半導體裝置及半導體裝置之製造方法。

近來，個別辨識技術已令人注意，其中藉由給與各個物體ID(個別識別號碼)，可了解諸如該物體之歷史的資訊以供製造，管理，或類似事物用。尤其，已發展出能無接點資料傳輸及接收的半導體裝置；特定地，諸如RFID(射頻識別：亦稱為ID標籤，IC標籤，IC晶片，RF(射頻)標籤，無線標籤，電子標籤，或無線晶片)或類似物之此一半導體裝置開始被引進公司，商場，或類似者之內。

此一半導體裝置大致包含天線及使用矽(Si)之半導體基板的電路(在下文中亦稱為IC(積體電路)晶片)，以及該IC晶片係由記憶體電路(在下文中亦稱為記憶體)，控制電路，或類似物所建構。

此外，已發展出其中薄膜電晶體(在下文中亦稱為TFT)係積體於玻璃基板上之諸如液晶顯示器裝置或電發光顯示器裝置的半導體裝置。在此一半導體裝置中，薄膜電晶體係藉由使用薄膜形成技術而形成於玻璃基板上，且液晶元件或發光元件(電發光元件，在下文中亦稱為EL元件)係形成於由該等薄膜電晶體所建構之種種電路上來做為顯示元件，因此，該半導體裝置作用為顯示器裝置。

在上述之半導體裝置的製造方法中，為了要降低製造成本，已實施使製造在玻璃基板上之元件，週邊電路，或類似物換位至諸如塑膠基板之不昂貴基板上的方法(例如請參閱參考文獻1：日本公開專利申請案第2002－26282號)。

然而，若用以建構即將換位之元件的薄膜間之黏著性低時，則會存在有不適當地剝離且破壞該元件之問題。尤其，在其中記憶體元件係由提供有機化合物於成對的電極之間所形成的情況中，膜剝離易於發生於電極與有機化合物層之間的界面處。在第15A至15C圖中，顯示使用有機化合物層來換位記憶體元件之步驟。

第15A圖顯示由第一導電層80a，有機化合物層81a，及第二導電層82a所建構之記憶體元件；第15B圖顯示由第一導電層80b，有機化合物層81b，及第二導電層82b所建構之記憶體元件；以及第15C圖顯示由第一導電層80c，有機化合物層81c，及第二導電層82c所建構之記憶體元件。雖然並未顯示，但第一基板係配置於各個第一導電層80a至80c之側，以及第二基板係配置於各個第二導電層82a至82c之側，該第一基板係所形成之記憶體元件會自其剝離的基板，而第二基板則為記憶體元件會由於其而自第一基板剝離的基板。當執行剝離時，第15A至15C圖之記憶體元件係以箭頭所示之方向而受力自記憶體元件會自其剝離的第一基板，以及記憶體元件會由於其而剝離的第二基板。

第15A圖係其中有機化合物層81a及第二導電層82a因為其間不良的黏著性而相互剝離於界面處之情況；第15B圖係其中有機化合物層81b及第一導電層80b因為其間不良的黏著性而相互剝離於界面處之情況；第15C圖係其中有機化合物層81c及第一導電層80c，以及有機化合物層81c及第二導電層82c因為該有機化合物層81c與第一導電層80c及第二導電層82c兩者間不良的黏著性而相互剝離於各個界面處之情況。如上述地，在剝離過程中，第一導電層，有機化合物層，及第二導電層之間劣等的黏著性會由於造成膜剝離於界面處而破壞記憶體元件；因此，難於以維持在剝離前之形式和性質的良好狀態來換位該記憶體元件。

鑑於上述問題，本發明提供一種能製造具有良好黏著性於記憶體元件內部之記憶體元件的半導體裝置之技術，使得換位步驟可以以維持剝離前之形式和性質的良好狀態來予以執行。因此，本發明之目的亦在於提供一種以高產能來製造具有更高可靠性之半導體裝置，而不會使設備或方法複雜的技術。

在本發明中，係使用其中配置有機化合物層於成對電極之間的記憶體元件來做為記憶體元件。該記憶體元件係形成於可抵抗方法條件(例如溫度)之第一基板上，且然後被換位至第二基板，藉以完成具有記憶體元件之半導體裝置。在此一情況中，重要的是，在用以建構記憶體元件的第一導電層，有機化合物層，及第二導電層之間的黏著性係良好的。若在用以建構記憶體元件的堆疊層之間的黏著性係不良時，則在剝離過程中，膜剝離會發生於該等層之間的界面處，使得該元件會被破壞，因而無法執行具有良好形式的換位。在此說明書中，“良好形式”意指：其中外表並不會由於膜剝離，剝離殘留物，或類似物而損壞，且會維持剝離前之形式的狀態；或其中電氣性質，可靠性，或類似者並不會由於剝離而降低，且會維持剝離前之性質。進一步地，在此說明書中，“換位”意指的是，形成於第一基板上的記憶體元件被剝離自第一基板且換位至第二基板；換言之，用以提供記憶體元件之空間會移往另一基板。

本發明針對有機化合物層與第一導電層之間，以及有機化合物層與第二導電層之間的黏著性。在物質之間的黏著性會受到溶解度參數(SP值)所影響。該溶解度參數係每單位體積之一個分子的凝集能量密度(CED)之平方根值。

當物質之SP值彼此接近時，在該等物質之間的黏著性會增加。一般而言，當與金屬材料之SP值相比較時，有機化合物材料的SP值會較低，因此，為了要改善有機化合物層與導電層間之黏著性，較佳地選擇具有盡可能大的SP值之有機化合物材料用於有機化合物層，另一方面，較佳地選擇具有盡可能小的SP值之金屬材料用於導電層，使得使用於有機化合物層之材料的SP值與使用於導電層之材料的SP值間之差值可降低。

在本發明中，係使用以下之一種或複數種來做為使用於第一導電層及第二導電層之至少之一的金屬材料：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。當作能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

同時，當極性變大時，有機材料的SP值會增加。因此，較佳地，可使用具有由磺酸基(硫醇基)，氰基，胺基，羰基，或類似物所形成之骨架於分子結構內的材料來做為使用於有機化合物層之有機化合物材料。

此外，在元件內的層之間的界面處之界面張力亦會影響該等層之間的黏著性。當層之間的界面張力變小時，該等層之間的黏著性會增加，使得諸如膜剝離之缺陷變得更不易發生於剝離過程中。因此，元件之剝離和換位過程可以以良好的形式來執行。界面張力可視為對抗空氣，氮氣，氦氣，或類似物之表面張力，且金屬的表面張力會比有機材料的表面張力更大。此外，金屬材料對有機材料之可沾性可由氧化金屬材料的表面所改善。因此，藉由執行氧化處理於使用金屬材料的導電層與使用有機化合物材料的有機化合物層之間的界面，可降低界面張力。較佳地，該界面張力為1.5N/m以下。

以下係執行來做為降低界面張力之處理：暴露導電層於氧氛圍；藉由以紫外光來照射於氧氛圍中所產生之臭氧(O₃ )來氧化導電層的表面；或類似處理。選擇性地，可接觸氧電漿；導電層可由有機化合物中所含之有機化合物材料來氧化於該等層之間的界面處；或類似處理。進一步地，除了氧化處理之外，亦可執行氮化處理；在此方式中，用以降低界面張力的處理可執行於與有機化合物層接觸之第一導電層及第二導電層的至少之一的表面。

此外，較佳地，可使用使得用以建構有機化合物層之有機材料的原子與用以建構導電層之金屬材料的原子彼此鍵結，藉以改善有機化合物層與導電層之間的黏著性。

注意的是，在此說明書中，“半導體裝置”意指可藉由使用半導體性質來作用的裝置。具有記憶體元件之諸如積體電路或具有處理器電路之晶片的半導體裝置可使用本發明來製造。

在本發明之半導體裝置中，包含記憶體元件，該記憶體元件包含有機化合物層於第一導電層與第二導電層之間，其中該第一導電層及第二導電層的至少之一含有一種或複數種的銦，錫，鉛，鉍，鈣，錳，及鋅。

在本發明之半導體裝置中，包含記憶體元件，該記憶體元件包含有機化合物層於第一導電層與第二導電層之間，其中該第一導電層及第二導電層的至少之一係經由含有氧化物之膜來與有機化合物層接觸。

在本發明之半導體裝置中，包含記憶體元件，該記憶體元件包含有機化合物層於第一導電層與第二導電層之間，其中該第一導電層係經由含有氧化物之膜來與有機化合物層接觸，以及該第二導電層含有一種或複數種的銦，錫，鉛，鉍，鈣，錳，及鋅。

在本發明的半導體裝置之製造方法中，記憶體元件係由形成第一導電層，有機化合物層於該第一導電層之上，以及第二導電層於該有機化合物層之上所製造，其中該第一導電層及第二導電層的至少之一含有一種或複數種的銦，錫，鉛，鉍，鈣，錳，及鋅。

在本發明的半導體裝置之製造方法中，記憶體元件係由以下步驟所製造：形成第一導電層，執行氧化處理於第一導電層之表面，形成有機化合物層於接受氧化處理的第一導電層上，以及形成第二導電層於有機化合物層上。

在本發明的半導體裝置之製造方法中，記憶體元件係由以下步驟所製造：形成第一導電層，執行氧化處理於第一導電層之表面，形成有機化合物層於接受氧化處理的第一導電層上，以及形成第二導電層於有機化合物層上，其中第二導電層含有一種或複數種的銦，錫，鉛，鉍，鈣，錳，及鋅。

在本發明的半導體裝置之製造方法中，記憶體元件係由以下步驟所製造：形成第一導電層於第一基板上，有機化合物層於第一導電層上，以及第二導電層於有機化合物層上；具有撓性之第二基板係附著於第二導電層，記憶體元件係自第一基板剝離，以及記憶體元件係以黏著層來附著於第三基板，其中第一導電層及第二導電層的至少之一含有一種或複數種的銦，錫，鉛，鉍，鈣，錳，及鋅。

在本發明的半導體裝置之製造方法中，記憶體元件係由以下步驟所製造：形成第一導電層於第一基板上，執行氧化處理於第一導電層之表面，形成有機化合物層於接受氧化處理之第一導電層上，以及形成第二導電層於有機化合物層上；具有撓性之第二基板係附著於第二導電層，記憶體元件係自第一基板剝離，以及記憶體元件係以黏著層來附著於第三基板。

記憶體元件係由以下步驟所製造：形成第一導電層於第一基板上，執行氧化處理於第一導電層之表面，形成有機化合物層於接受氧化處理之第一導電層上，以及形成第二導電層於有機化合物上。具有撓性之第二基板係附著於第二導電層，記憶體元件係自第一基板剝離，以及記憶體元件係以黏著層來附著於第三基板。第二導電層含有一種或複數種的銦，錫，鉛，鉍，鈣，錳，及鋅。注意的是，第一導電層亦可以以剝離層插入於其間而形成於第一基板上。

在上述半導體裝置中，存在有其中在寫入該半導體裝置之後，第一導電層和第二導電層彼此部分地接觸，或其中該有機化合物層的厚度會改變的情況。

藉由本發明，可製造一種包含記憶體元件之半導體裝置，該記憶體元件具有高黏著性於記憶體元件內部，以便以良好狀態來執行換位步驟。因此，可以以高產能來製造具有更高可靠性之半導體裝置，而不會使設備或方法複雜化。

雖然將參照附圖而藉由實施例模式來敘述本發明於下文，但應瞭解的是，種種改變及修正將呈明顯於熟習本項技藝之該等人士。因此，除非該等改變及修正背離本發明之範疇，否則應解讀它們為包含於本發明之中。注意的是，相同部分或具有相同功能之部分係由相同的參考符號來表示於圖式中，藉以省略其說明。

(實施例模式1)

應用本發明之記憶體元件將使用第1A及1B圖來敘述於此實施例模式中。

本發明針對有機化合物層與第一導電層之間，以及有機化合物層與第二導電層之間的黏著性。在物質之間的黏著性會受到溶解度參數(SP值)所影響，溶解度參數係每單位體積之一個分子的凝集能量密度(CED)之平方根值。

當物質之個別的SP值彼此接近時，在該等物質之間的黏著性會增加。一般而言，當與金屬材料之SP值相比較時，有機化合物材料的SP值會較低，因此，為了要改善有機化合物層與各個導電層間的黏著性，可選擇具有盡可能大的SP值之有機化合物材料用於有機化合物層，另一方面，可選擇具有盡可能小的SP值之金屬材料用於導電層，使得使用於有機化合物層之材料的SP值與使用於有機化合物層之材料的SP值與使用於導電層之材料的SP值間之差值可降低。較佳的是，使用於有機化合物層之材料的SP值與使用於導電層之材料的SP值之間的差值係120以下。

在本發明中，係使用以下之一種或複數種來做為使用於第一導電層及第二導電層的至少之一的金屬材料：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。當作能予以使用之合金。存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

同時，當極性變大時，有機材料的SP值會增加。因此，較佳地，可使用具有由磺酸基(硫醇基)，氰基，胺基，羰基，或類似物所形成之骨架的材料來做為使用於有機化合物層之有機化合物材料。

第1A圖顯示其中有機化合物層32係配置於第一導電層31與第二導電層33之間的記憶體元件。在第1A圖中，係使用以下之一種或複數種來做為使用於第二導電層33的金屬材料：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。當作能予以使用之合金。存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

在第一導電層31，有機化合物層32，及第二導電層33之間的黏著性係良好的，且因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

做為第一導電層31，可使用具有高導電性之元素，化合物，或類似物。典型地，可採用由下列元素之一種元素或含有下列元素之複數種元素的合金所形成的單層結構或多層結構：金(Au)，銀(Ag)，鉑(Pt)，鎳(Ni)，鎢(W)，鉻(Cr)，鉬(Mo)，鐵(Fe)，鈷(Co)，銅(Cu)，鈀(Pd)，碳(C)，鋁(Al)，錳(Mn)，鈦(Ti)，鉭(Ta)，及類似物。

雖然使用含有具有小的溶解度參數之金屬材料的導電層來做為第1A圖中之第二導電層33，但含有具有小的溶解度參數之金屬材料的導電層亦可使用來做為第一導電層31。此外，含有具有小的溶解度參數之金屬材料的導電層亦均可使用來做為第一導電層和第二導電層；該例子係顯示於第16A圖中。

第16A圖顯示其中有機化合物層57係配置於第一導電層55與第二導電層58之間的記憶體元件。做為各使用於第一導電層55及第二導電層58的金屬材料，係使用以下之一種或複數種：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。當作能予以使用之合金。存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

在第一導電層55，有機化合物層57，及第二導電層58之間的黏著性係良好的，且因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

此外，在元件內的層之間的界面處之界面張力亦會影響該等層之間的黏著性。當層之間的界面張力變小時，該等層之間的黏著性會增加，使得諸如膜剝離之缺陷變得更不易發生於剝離及換位過程中。因此，元件之剝離及換位過程可以以良好的形式來執行。界面張力可視為對抗空氣，氮氣，氦氣，或類似物的表面張力，且金屬的表面張力會比有機材料的表面張力更大。此外，金屬材料對有機材料之可沾性可由氧化金屬材料的表面所改善。因此，藉由執行氧化處理於使用金屬材料的導電層與使用有機化合物材料的有機化合物層之間的界面，可降低界面張力。

以下係執行來做為用以降低界面張力之處理：暴露導電層於氧氛圍；藉由以紫外光來照射於氧氛圍中所產生之臭氧(O₃ )來氧化導電層的表面；或類似處理。選擇性地，可接觸氧電漿；導電層可由有機化合物中所含之有機化合物材料而氧化於該等層之間的界面處；或類似處理。此外，導電層之形成亦可執行於氧氛圍中。進一步地，除了氧化處理之外，亦可執行氮化處理；例如氮化處理可在執行氧化處理之後予以執行。

第1B圖顯示其中有機化合物層37係配置於第一導電層35與第二導電層38之間的記憶體元件。用以降低界面張力的處理係執行於第一導電層35與有機化合物層37之間的界面。在此實施例模式中，處理區36係由執行氧化處理於第一導電層35與有機化合物層37之間的界面所形成。

如第1B圖中所示，藉由形成用以降低界面張力的氧化處理區36於第一導電層35之與有機化合物層37所接觸的界面(表面)處，可改善第一導電層35與有機化合物層37之間的黏著性。因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

做為各第一導電層35及第二導電層38，可使用具有高導電性之元素，化合物，或類似物。典型地，可採用由下列元素之一種元素或含有下列元素之複數種元素的合金所形成的單層結構或多層結構：金(Au)，銀(Ag)，鉑(Pt)，鎳(Ni)，鎢(W)，鉻(Cr)，鉬(Mo)，鐵(Fe)，鈷(Co)，銅(Cu)，鈀(Pd)，碳(C)，鋁(Al)，錳(Mn)，鈦(Ti)，鉭(Ta)，及類似物。

處理區36係由執行諸如氧化處理之用以降低界面張力的處理於第一導電層35與有機化合物層接觸之界面(表面)處所形成。例如鈦膜係使用鈦所形成以做為第一導電層35，且氧化處理係執行於鈦膜，使得氧化的鈦膜可形成於鈦膜的表面層之中；在此情況中，處理區36係氧化的鈦膜，且在該氧化的鈦膜與有機化合物層37之間的界面張力會變小。

在第1B圖中所示的係其中該處理區係由執行用以降低界面張力的處理於第一導電層與有機化合物層接觸之表面所形成的情況；然而，其中界面張力小的處理區亦可由執行用以降低界面張力的相似處理而形成於第二導電層與有機化合物層接觸之表面中。此外，用以降低界面張力的處理亦可執行於有機化合物層與第一導電層之間以及有機化合物層與第二導電層之間的個別界面中；此情況係顯示於第16B圖中。

第16B圖顯示其中有機化合物層67係配置於第一導電層65與第二導電層68之間的記憶體元件，用以降低界面張力的處理係執行於第一導電層65與有機化合物層67之間的界面，以及第二導電層68與有機化合物層67之間的界面。在此實施例模式中，處理區66係由執行氧化處理於第一導電層65與有機化合物層67之間的界面所形成，以及處理區69係由執行氧化處理於第二導電層68與有機化合物層67之間的界面所形成。

如第16B圖中所示，藉由分別形成用以降低界面張力之氧化處理區66及69於第一導電層65之與有機化合物層67接觸的界面(表面)處，以及第二導電層68之與有機化合物層67接觸的界面(表面)處，可改善第一導電層65，有機化合物層67，及第二導電層68之間的黏著性。因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時，由於所施加的力而發生於該等層之間的界面。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

第16C圖顯示其中有機化合物層77係配置於第一導電層75與第二導電層78之間的記憶體元件。做為使用於第二導電層78的金屬材料，係使用以下之一種或複種數：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。做為能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

進一步地，用以降低界面張力的處理係執行於第一導電層75與有機化合物層77之間的界面。在此實施例模式中，處理區76係由執行氧化處理於第一導電層75與有機化合物層77之間的界面所形成。

在第16C圖中所示的係其中該處理區76係由執行氧化處理於第一導電層75之表面所形成，以便與有機化合物層77接觸，且使用具有相當小的溶解度參數之上述金屬材料於第二導電層78；然而，使用來做為第二導電層78之具有相當小的溶解度參數之上述金屬材料亦可使用於第一導電層75，且其中執行用以降低界面張力之氧化處理或類似處理的地區可形成於第二導電層78與有機化合物層77的界面處。

此外，在第1A，1B，及16A至16C圖中所示的各個記憶體元件中，只要在第一導電層與有機化合物層之間的界面處，以及在第二導電層與有機化合物層之間的界面處之結構和材料係相同於上述該等結構和材料，則可堆疊另一導電層於第一導電層上(在第1A及1B圖中之第一導電層下方)，且可堆疊另一導電層於第二導電層上(在第1A及1B圖中之第二導電層上方)，使得具有堆疊之導電層的記憶體元件可同樣地形成。

做為堆疊在第一導電層及第二導電層上的各個導電層，係使用具有高導電性之元素，化合物，或類似物。典型地，可採用以下元素之一種元素或含有以下元素之複數種元素的合金所形成的單層或多層結構：金(Au)，銀(Ag)，鉑(Pt)，鎳(Ni)，鎢(W)，鉻(Cr)，鉬(Mo)，鐵(Fe)，鈷(Co)，銅(Cu)，鈀(Pd)，碳(C)，鋁(Al)，錳(Mn)，鈦(Ti)，鉭(Ta)，及類似物。做為含有上述元素之複數種元素的合金，例如可使用含有Al和Ti的合金，含有Ti和C的合金，含有Al和Ni的合金，含有Al和C的合金，含有Al，Ni，和C的合金，含有Al和Mo的合金，或類似物。

有機化合物層32，有機化合物層37，有機化合物層57，有機化合物層67，和有機化合物層77係由導電性由光學作用或電氣作用所改變之有機化合物所形成。此外，有機化合物層57，有機化合物層67，和有機化合物層77可由單層或複數個層所建構。

例如用以形成有機化合物層32，有機化合物層37，有機化合物層57，有機化合物層67，和有機化合物層77之有機化合物，可使用由聚亞醯胺，丙烯酸，聚醯胺，苯環丁烯，環氧，或類似物所代表的有機樹脂。

此外，例如用以形成有機化合物層32，有機化合物層37，有機化合物層57，有機化合物層67，和有機化合物層77之其導電性由光學作用或電氣作用所改變的有機化合物，可使用具有電洞傳輸性質的有機化合物材料，或具有電子傳輸性質的有機化合物材料。

例如具有電洞傳輸性質的有機化合物材料，可使用芳香胺化合物(亦即，具有苯環及氮之鍵的化合物)，諸如4,4’－雙〔N－(1－萘基)－N－苯基－胺基〕－聯苯(縮寫：NPB)，4,4’－雙〔N－(3－甲基苯基)－N－苯基－胺基〕－聯苯(縮寫：TPD)，4,4’,4”－參(N,N－聯苯－胺基)－三苯胺(縮寫：TDATA)，4,4’,4”－參〔N－(3－甲基苯基)－N－苯基－胺基〕－三苯胺(縮寫：MTDATA)，或4,4’－雙(N－(4－(N,N－二間甲苯基胺基)苯基)－N－苯基胺基)聯苯(縮寫：DNTPD)；或苯二甲藍染料化合物，諸如苯二甲藍染料(縮寫：H₂ Pc)，銅苯二甲藍染料(縮寫：CuPc)，或釩苯二甲藍染料(縮寫：VOPc)。上述物質主要係具有10^{－ 6} cm² /Vs以上之電洞遷移率的物質。

例如具有電子傳輸性質的有機化合物材料，可使用由以下所組成的材料：具有喹啉骨架或苯并喹啉骨架之金屬複合物，諸如參(8－羥基喹啉)鋁(縮寫：Alq₃ )，參(4－甲基－8－羥基喹啉)鋁(縮寫：Almq₃ )，雙(10－羥基苯并〔h〕－羥基喹啉)鈹(縮寫：BeBq₂ )，或雙(2－甲基－8－羥基喹啉)－4－羥基苯基苯酚－鋁(縮寫：BAlq)，或其類似物。此外，亦可使用具有噁唑配位體或噻唑配位體之金屬複合物材料，諸如雙〔2－(2－羥基苯基)羥基苯并噁唑〕鋅(縮寫：Zn(BOX)₂ )或雙〔2－(2－羥基苯基)羥基苯并噻唑〕鋅(縮寫：Zn(BTZ)₂ )，以及進一步地，可使用金屬複合物2－(4－聯苯基)－5－(4－第三－丁基苯基)－1,3,4－噁二唑(縮寫：PBD)；1,3－雙〔5－(第三－丁基苯基對)－1,3,4－噁二唑－2－基〕苯(縮寫：OXD－7)；3－(4－第三－丁基苯基)－4－苯基－5－(4－聯苯基)－1,2,4－三唑(縮寫：TAZ)；3－(4－第三－丁基苯基)－4－(4－乙基苯基)－5－(4－聯苯基)－1,2,4－三唑(縮寫：P－EtTAZ)；向紅菲咯啉(縮寫：BPhen)；鄰二氮菲(縮寫：BCP)，或其類似物。上述物質係具有10^{－ 6} cm² /Vs以上之電子遷移率的物質。

有機化合物層32，有機化合物層37，有機化合物層57，有機化合物層67，及有機化合物層77可由蒸鍍法，電子束蒸鍍法，濺鍍法，CVD法，或類似法所形成。此外，當有機化合物層係藉由使用複數種材料所形成時，該等材料係同時堆疊的，其中可結合使用相同種類或不同種類的方法用以形成有機化合物層，例如藉由電阻加熱式蒸鍍法之共同蒸鍍法，藉由電子束蒸鍍法之共同蒸鍍法，藉由電阻加熱式蒸鍍法和電子束蒸鍍法之共同蒸鍍法，藉由電阻加熱式蒸鍍法和濺鍍法之沈積法，或藉由電子束蒸鍍法和濺鍍法之沈積法。

此外，有機化合物層32，有機化合物層37，有機化合物層57，有機化合物層67，及有機化合物層77之各個有機化合物層係形成於一厚度，以由光學作用或電氣作用來改變記憶體元件之導電性。具有改變導電性於施加電壓前與施加電壓後之間的上述結構之記憶體元件可儲存對應於“初始狀態”以及“在導電性改變之後”的兩個值。

進一步地，如第19A至19C圖中所示，亦可採用其中絕緣層係配置於有機化合物層與導電層之間的結構。關於第19A至19C圖中之第一導電層50，第一導電層60，第一導電層70，第二導電層53，第二導電層63，及第二導電層73的各個導電層，如第16A圖中之第一導電層55和第二導電層58似地，係使用以下之一種或複數種的金屬材料：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。做為能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

當然地，相似於第1A，1B，16B，及16C圖之該等導電層的各個導電層所形成之導電層亦可使用來做為第19A至19C圖中之第一導電層及第二導電層的各個導電層，且用以降低界面張力之氧化處理或類似處理可執行於導電層與有機化合物層之間。

有機化合物層52，有機化合物層62，有機化合物層72可相似地由相同於第1A及1B圖中之有機化合物層32或有機化合物層37的材料所形成。

第19A圖顯示其中絕緣層51係配置於第一導電層50與有機化合物層52之間的情況，其中第二導電層53係配置於有機化合物層52上。在第19B圖中，絕緣層61係配置於設置在第一導電層60上之有機化合物層62上，以及第二導電層63係配置於絕緣層61上。在第19C圖中，第一導電層70，第一絕緣層71，有機化合物層72，第二絕緣層74，及第二導電層73係堆疊著，其中第一絕緣層71係配置於第一導電層70與有機化合物層72之間，以及第二絕緣層74係配置於有機化合物層72與第二導電層73之間。

在此實施例模式中，絕緣層51，絕緣層61，第一絕緣層71，及第二絕緣層74之各個絕緣層具有絕緣性質，且可為極薄的膜(絕緣層之膜厚度係4奈米(nm)以下，較佳地，1奈米以上及2奈米以下)，以及依據絕緣層之材料和製造方法，該絕緣層可具有並非為連續膜的形狀，而是具有不連續的似島狀之形狀。雖然在此說明書中之圖式中的絕緣層係描繪成為連續膜，但亦可包含其中該絕緣層具有不連續的似島狀之形狀。

在導電層與有機化合物層之間的界面處允許載子的穿隧注入；因此，穿隧電流流動。所以，當施加電壓於第一與第二導電層之間時，電流會流到有機化合物層；因而產生熱量。當有機化合物層的溫度到連其玻璃變遷溫度時，形成該有機化合物層的材料會轉變成為流體組成，該流體將不維持固體狀態之形式而流動，且該形式會改變。因此，該有機化合物層的厚度會變得不均勻且有機化合物層將改變其形，以及第一及第二導電層將彼此部分地接觸，使得它們短路。此外，第一及第二導電層亦可由高電場效應所短路，而該高電場係由有機化合物層之厚度小的地區中所集中之電場所造成的。因此，記憶體元件的導電性會在施加電壓之前與之後之間改變。

在半導體裝置之中，於寫入半導體裝置之後，存在有其中第一及第二導電層彼此部分地接觸，或其中有機化合物層的厚度會改變的情況。

藉由提供絕緣層51，絕緣層61，第一絕緣層71，及第二絕緣層74，則諸如記憶體元件之寫入電壓的特性會穩定而不會變動，且正常的寫入可予以執行於各個元件之中。此外，因為載子注入性質係由穿隧電流所改善，所以有機化合物層的厚度可增加；因此，可防止在提供電性導通之前的初始狀態中記憶體元件短路之缺陷。

做為施加於本發明記憶體元件的電壓，施加於第一導電層之電壓可以比施加於第二導電層之電壓更高；選擇性地，施加於第二導電層之電壓可以比施加於第一導電層之電壓更高。甚至在其中記憶體元件具有整流性質的情況中，電位差可提供於第一導電層與第二導電層之間，以便以順向偏壓方向或逆向偏壓方向來施加電壓。

在本發明中，絕緣層係使用其中未注入載子之熱及化學穩定的無機絕緣物或有機化合物所形成，下文將敘述可使用於該絕緣層之無機絕緣物及有機化合物的特定實例。

在本發明中，做為可使用於該絕緣層之無機絕緣物，可使用諸如以下之氧化物：氧化鋰(Li₂ O)，氧化鈉(Na₂ O)，氧化鉀(K₂ O)，氧化銣(Rb₂ O)，氧化鈹(BeO)，氧化鎂(MgO)，氧化鈣(CaO)，氧化鍶(SrO)，氧化鋇(BaO)，氧化鈧(Sc₂ O₃ )，氧化鋯(ZrO₂ )，氧化鉿(HfO₂ )，氧化鑪(RfO₂ )，氧化鉭(TaO)，氧化鎝(TcO)，氧化鐵(Fe₂ O₃ )，氧化鈷(CoO)，氧化鈀(PdO)，氧化銀(Ag₂ O)，氧化鋁(Al₂ O₃ )，氧化鎵(Ga₂ O₃ )，或氧化鉍(Bi₂ O₃ )。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之氟化物：氟化鋰(LiF)，氟化鈉(NaF)，氟化鉀(KF)，氟化銣(RbF)，氟化銫(CsF)，氟化鈹(BeF₂ )，氟化鎂(MgF₂ )，氟化鈣(CaF₂ )，氟化鍶(SrF₂ )，氟化鋇(BaF₂ )，氟化鋁(AlF₃ )，氟化氮(NF₃ )，氟化硫(SF₆ )，氟化鋇(AgF)，或氟化錳(MnF₃ )。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之氯化物：氯化鋰(LiCl)，氯化鈉(NaCl)，氯化鉀(KCl)，氯化鈹(BeCl₂ )，氯化鈣(CaCl₂ )，氯化鋇(BaCl₂ )，氯化鋁(AlCl₃ )，氯化矽(SiCl₄ )，氯化鍺(GeCl₄ )，氯化錫(SnCl₄ )，氯化銀(AgCl)，氯化鋅(ZnCl)，四氯化鈦(TiCl₄ )，三氯化鈦(TiCl₃ )，氯化鋯(ZrCl₄ )，氯化鐵(FeCl₃ )，氯化鈀(PdCl₂ )，三氯化銻(SbCl₃ )，二氯化銻(SbCl₂ )，氯化鍶(SrCl₂ )，氯化鉈(TlCl)，氯化銅(CuCl)，氯化錳(MnCl₂ )，或氯化釕(RuCl₂ )。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之溴化物：溴化鉀(KBr)，溴化銫(CsBr)，溴化銀(AgBr)，溴化鋇(BaBr₂ )，溴化矽(SiBr₄ )，或溴化鋰(LiBr)。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之碘化物：碘化鈉(NaI)，碘化鉀(KI)，碘化鋇(BaI₂ )，碘化鉈(TlI)，碘化銀(AgI)，碘化鈦(TiI₄ )，碘化鈣(CaI₂ )，碘化矽(SiI₄ )，或碘化銫(CsI)。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之碳酸鹽：碳酸鋰(Li₂ CO₃ )，碳酸鉀(K₂ CO₃ )，碳酸鈉(Na₂ CO₃ )，碳酸鎂(MgCO₃ )，碳酸鈣(CaCO₃ )，碳酸鍶(SrCO₃ )，碳酸鋇(BaCO₃ )，碳酸錳(MnCO₃ )，碳酸鐵(FeCO₃ )，碳酸鈷(CoCO₃ )，碳酸鎳(NiCO₃ )，碳酸銅(CuCO₃ )，碳酸銀(Ag₂ CO₃ )，或碳酸鋅(ZnCO₃ )。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之硫酸鹽：硫酸鋰(Li₂ SO₄ )，硫酸鉀(K₂ SO₄ )，硫酸鈉(Na₂ SO₄ )，硫酸鎂(MgSO₄ )，硫酸鈣(CaSO₄ )，硫酸鍶(SrSO₄ )，硫酸鋇(BaSO₄ )，硫酸鈦(Ti₂ (SO₄ )₃ )，硫酸鋯(Zr(SO₄ )₂ )，硫酸錳(MnSO₄ )，硫酸亞鐵(FeSO₄ )，硫酸鐵(Fe₂ (SO₄ )₃ )，硫酸亞鈷(CoSO₄ )，硫酸鈷(CO₂ (SO₄ )₃ )，硫酸鎳(NiSO₄ )，硫酸銅(CuSO₄ )，硫酸銀(Ag₂ SO₄ )，硫酸鋅(ZnSO₄ )，硫酸鋁(Al₂ (SO₄ )₃ )，硫酸銦(In₂ (SO₄ )₃ )，硫酸錫(SnSO₄ )或(Sn(SO₄ )₂ )，硫酸銻(Sb₂ (SO₄ )₃ )或硫酸鉍(Bi₂ (SO₄ )₃ )。

在本發明中，做為可使用於該絕緣層之另一無機絕緣物，可使用諸如以下之硝酸鹽：硝酸鋰(LiNO₃ )，硝酸鉀(KNO₃ )，硝酸鈉(NaNO₃ )，硝酸鎂(Mg(NO₃ )₂ )，硝酸鈣(Ca(NO₃ )₂ )，硝酸鍶(Sr(NO₃ )₂ )，硝酸鋇(Ba(NO₃ )₂ )，硝酸鈦(Ti(NO₃ )₄ )，硝酸鋯(Zr(NO₃ )₄ )，硝酸錳(Mn(NO₃ )₂ )，硝酸鐵(Fe(NO₃ )₂ )或(Fe(NO₃ )₃ )，硝酸鈷(Co(NO₃ )₂ )，硝酸鎳(Ni(NO₃ )₂ )，硝酸銅(Cu(NO₃ )₂ )，硝酸銀(AgNO₃ )，硝酸鋅(Zn(NO₃ )₂ )，硝酸鋁(Al(NO₃ )₃ )，硝酸銦(In(NO₃ )3)，硝酸錫(Sn(NO₃ )₂ )，或硝酸鉍(Bi(NO₃ )₃ )。

在本發明中，做為可使用於絕緣層之另一無機絕緣物，可使用以下：諸如氮化鋁(AlN)或氮化矽(SiN)之氮化物，或諸如羧酸鋰(LiCOOCH₃ )，醋酸鉀(KCOOCH₃ )，醋酸鈉(NaCOOCH₃ )，醋酸鎂(Mg(COOCH₃ )₂ )，醋酸鈣(Ca(COOCH₃ )₂ )，醋酸鍶(Sr(COOCH₃ )₂ )，或醋酸鋇(Ba(COOCH₃ )₂ )之羧酸酯。

在本發明中，可使用上述無機絕緣物之一種或複數種來做為絕緣層之無機絕緣物。

在本發明中，做為可使用於絕緣層之有機化合物，可使用以下：聚亞醯胺，丙烯酸，聚醯胺，苯環丁烯，聚酯，酚醛清漆型樹脂(novolac resin)，三聚氰胺樹脂，酚醛樹脂，環氧樹脂，矽樹脂，F樹脂(fran resin)，鄰苯二烯酸丙酯樹脂，或矽氧烷樹脂。

在本發明中，做為可使於絕緣層之另一有機化合物，可使用以下：芳香胺化合物(亦即，具有苯環及氮之鍵的化合物)，諸如4,4’－雙〔N－(1－萘基)－N－苯基－胺基)－聯苯(縮寫：NPB)，4,4’－雙〔N－(3－甲基苯基)－N－苯基－胺基〕－聯苯(縮寫TPD)，4,4’,4”－參(N,N－聯苯－胺基)－三苯胺(縮寫TDATA)，4,4’,4”－參〔N－(3－甲基苯基)－N－苯基－胺基〕－三苯胺(縮寫：MTDATA)，或4,4’－雙(N－(4－(N,N－二間甲苯基胺基)苯基)－N－苯基胺基)聯苯(縮寫：DNTPD)；苯二甲藍染料化合物，諸如苯二甲藍染料(縮寫：H₂ Pc)，銅苯二甲藍染料(縮寫：CuPc)，或釩苯二甲藍染料(縮寫：VOPc)；2Me－TPD；FTPD；TPAC；OTPAC；二胺化物；PDA；三苯甲烷(縮寫：TPM)；或STB。

在本發明中，可使用於絕緣層之另一有機化合物，可使用以下：由具有喹啉骨架或苯并喹啉骨架之金屬複合物或類似物所製成的材料，諸如參(8－羥基喹啉)鋁(縮寫Alq₃ )，參(4－甲基－8－羥基喹啉)鋁(縮寫：Almq₃ )，雙(10－羥基苯并〔h〕－羥基喹啉)鈹(縮寫：BeBq₂ )，或雙(2－甲基－8－羥基喹啉)－4－羥基苯基苯酚－鋁(縮寫：BAlq)；由具有以噁唑為主或噻唑為主之配位體的金屬複合物或類似物所製成的材料，諸如雙〔2－(2－羥基苯基)羥基苯并噁唑〕鋅(縮寫：Zn(BOX)₂ )或雙〔2－(2－羥基苯基)羥基苯并噻唑〕鋅(縮寫：Zn(BTZ)₂ )；2－(4－聯苯基)－5－(4－第三－丁基苯基)－1,3,4－噁二唑(縮寫：PBD)；1,3－雙〔5－(第三－丁基苯基對)－1,3,4－噁二唑－2－基〕苯(縮寫：OXD－7)；3－(4－第三－丁基苯基)－4－苯基－5－(4－聯苯基)－1,2,4－三唑(縮寫：TAZ)；3－(4－第三－丁基苯基)－4－(4－乙基苯基)－5－(4－聯苯基)－1,2,4－三唑(縮寫：p－EtTAZ)；向紅菲咯啉(縮寫：BPhen)；2,9－二甲基－4,7－二苯基－1,10－啡啉(縮寫：BCP)；5,6,11,12－四苯基四苯并(縮寫：Rubrene)；六苯基苯；叔丁基芘；9,10－二(苯基)蒽；香豆素545T；樹枝狀高分子；4－二氰亞甲基－2－甲基－6－〔2－(1,1,7,7－四甲基－9－左羅啉啶基)乙烯基〕－4H－吡喃(縮寫：DCJT)；4－二氰亞甲基－2－叔丁基－6－〔2－(1,1,7,7－四甲基－9－左羅啉啶基)乙烯基〕－4H－吡喃(縮寫：DCJTB)；periflanthene；2,5－二氰基－1,4－雙〔2－(10－甲氧基－1,1,7,7－四甲基－9－左羅啉啶基)乙烯基〕－4H－吡喃：N,N’－二甲基喹吖啶酮(縮寫：DMQd)；香豆素6；9,9’－二蒽基；9,10－二(苯基)蒽(縮寫：DPA)；9,10－雙(2－奈基)蒽(縮寫：DNA)；2,5,8,11－四叔丁基芘(縮寫：TBP)；BMD；BDD；2,5－雙(1－萘基)－1,3,4－噁二唑(縮寫：BND)；BAPD；BBOT；TPQ1；TPQ2；MBDQ；或其類似物。

在本發明中，做為可使用於絕緣層之另一有機化合物，可使用聚乙炔，聚苯乙炔，聚噻吩，聚苯胺，聚苯撐乙炔，或其類似物。聚對苯乙炔在其種類中包含下列衍生物：聚(對苯乙炔)〔PPV〕，聚(2,5－二烷氯基－1,4－苯乙炔)〔RO－PPV〕，聚(2－(2’－乙基－己氧基)－5－甲氧基－1,4－苯乙炔)〔MEH－PPV〕，聚(2－(二烷氯基苯基)－1,4－苯乙炔)〔ROPh－PPV〕，及其類似物。聚對苯撐在其種類中包含下列衍生物：聚對苯撐〔PPP〕，聚(2,5－二烷氯基－1,4－苯撐)〔RO－PPP〕，聚(2,5－二己氧基－1,4－苯撐)，及其類似物。聚噻吩在其種類中包含下列衍生物：聚噻吩〔PT〕，聚(3－烷基噻吩)〔PAT〕，聚(3－己基噻吩)〔PHT〕，聚(3－環己基噻吩)〔PCHT〕，聚(3－環己基－4－甲基噻吩)〔PCHMT〕，聚(3,4－二環己基噻吩)〔PDCHT〕，聚〔3－(4－辛基苯基)－噻吩〕〔POPT〕，聚〔3－(4－辛基苯基)－2,2’－二噻吩〕〔PTOPT〕，及其類似物。聚烷基芴在其種類中包含下列衍生物：聚烷基芴〔PF〕，聚(9,9－二烷基芴)〔PDAF〕，聚(9,9－二辛基烷基芴)〔PDOF〕，及其類似物。

在本發明中，做為可使用於絕緣層之另一有機化合物，可包含：PFBT，咔唑衍生物，蒽(anthracene)，蒄(coronene)，茴(peryrene)，PPCP，BPPC，氧硼基蒽，DCM，QD，Eu(TTA)3菲，或其類似物。

在本發明中，可使用上述有機化合物之一種或複數種來做為絕緣層之有機化合物。

在本發明中，可使用上述無機絕緣物及有機化合物之一種或複數種來形成絕緣層。在本發明中，該絕緣層具有絕緣性質。

該絕緣層可由諸如共蒸鍍法之蒸鍍法，諸如旋塗法之塗佈法，或溶膠－凝膠法所形成。此外，亦可使用下列方法：液滴放出(推出)法(依據其方式，亦稱為噴墨法)，能藉由選擇性地放出(推出)針對特定目的所混合之化合物的液滴來形成預定圖案；能以所企望的圖案來轉移至或繪製於物體之印刷法，亦即，例如任一印刷法(諸如網版(孔版)印刷法，平版(微影)印刷法，凸版印刷法，或凹版(凹印)印刷法)，或其類似方法的印刷法。

因為在此實施例模式中所製造之具有記憶體元件的半導體裝置具有良好的黏著性於記憶體元件之內部，所以可以以良好的狀態來執行剝離及換位過程。因而，可自由地執行換位於任一基板，且因此，可增加針對基板材料的選擇性。此外，亦可選擇不昂貴的材料來供基板用，使得半導體裝置可根據所打算的目的而低成本以及具有寬廣功能性地製造。

藉由本發明，可製造具有記憶體元件之半導體裝置，其中該記憶體元件具有良好的黏著性於其內部，使得換位步驟可以以良好的狀態來執行。因此，可以以高產能來製造具有更高可靠性的半導體裝置，而不會使設備或方法複雜化。

(實施例2)

在此實施例模式中，將利用圖式來敘述本發明之半導體裝置中所含的記憶體元件之一結構性實例。尤其，將敘述其中該半導體裝置係被動式矩陣的情況。

本發明之記憶體元件及其操作機制將利用第2A至2C圖及第6A及6B圖來加以描述。在此實施例模式中之記憶體元件可由相同於實施例模式1中之材料且以相同於實施例模式1中之結構所製造，因此，該材料及其類似物之詳細說明將省略於此。

第3A至3C圖各顯示本發明半導體裝置之一構成實例，該半導體裝置包含記憶體胞格陣列722，電路726，解碼器724，以及解碼器723。該記憶體胞格陣列722包含以矩陣所配置之記憶體胞格721，該電路726包含讀取電路及寫入電路。應注意的是，此處所顯示之半導體裝置716的構成僅係一實例；該半導體裝置可包含諸如感測放大器，輸出電路，或緩衝器之另外電路，且該寫入電路可配置於位元線驅動器電路之中。

記憶體胞格721包含第一導電層，第二導電層，和有機化合物層，第一導電層係連接至位元線Bx(1xm)，第二導電層係連接至字元線Wy(1yn)，該有機化合物層則以單層或複數層來配置於第一導電層與第二導電層之間。

第2A圖係記憶體胞格陣列722之頂視圖，以及第2B及2C圖各係沿著第2A圖中之線A－B所取的橫剖面視圖。雖然並未顯示於第2A圖之中，但絕緣層754係配置如第2B圖中所示。

記憶體胞格陣列722包含：以第一方向所延伸之第一導電層751a，第一導電層751b，及第一導電層751c；覆蓋第一導電層751a，751b，及751c之有機化合物層752；以及以垂直於第一方向之第二方向所延伸的第二導電層753a，第二導電層753b，及第二導電層753c(請參閱第2A圖)。有機化合物層752係配置於第一導電層751a，751b，及751c與第二導電層753a，753b，及753c之間。進一步地，作用為保護層之絕緣層754係配置覆蓋第二導電層753a，753b，及753c(請參閱第2B圖)。若存在有毗鄰之記憶體胞格間之橫向方向中的電場影響時，則配置用於記憶體胞格之個別的有機化合物層752亦可彼此分開。

第2C圖係第2B圖的修正實例，其中第一導電層791a，第一導電層791b，第一導電層791c，有機化合物層792，第二導電層793b，以及其係保護層之絕緣層794均配置於基板790之上。例如第2C圖中之第一導電層791a，791b，及791c，該第一導電層可具有錐形形狀，且可具有其中曲率半徑連續改變的形狀。如第一導電層791a，791b，及791c之此一形狀可藉由使用液滴放出法或類似方法所形成。若其中第一導電層含有具備曲率之彎曲表面時，則即將堆疊之有機化合物層或導電層的覆蓋會變好。

此外，隔板(絕緣層)可形成以便覆蓋第一導電層的末端部分，該隔板(絕緣層)用作分開一記憶體元件與另一記憶體元件之壁。第6A及6B圖各顯示其中第一導電層之末端部分係以隔板(絕緣層)所覆蓋的結構。

第6A圖顯示其中如第16B圖中所示之接受用以降低界面張力的處理之處理區776a，776b，及776c係分別形成於第一導電層771a，771b，及771c的表面中，以便接觸有機化合物層772，且然後，具有接受用以降低界面張力的處理之處理區777的第二導電層773b係形成於有機化合物層上的實例。在此實施例模式中，隔板(絕緣層)775係以錐形形狀來形成，以便覆蓋該等第一導電層771a，771b，及771c的各個末端部分。隔板(絕緣層)775，有機化合物層772，第二導電層773b，絕緣層774係以此順序來形成於配置在基板770上的第一導電層771a，771b，及771c，以及絕緣層776之上。

在第6B圖中所示之半導體裝置中，隔板(絕緣層)765具有其中曲率半徑連續改變的曲率和形狀。如第16C圖中所示，接受用以降低界面張力的處理之處理區766a，766b，及766c係分別形成於第一導電層761a，761b，及761c的表面中，以便接觸有機化合物層762，且然後，第二導電層763b係形成於有機化合物層762之上。在該第二導電層763b之上，係形成其係保護層之絕緣層764，該絕緣層764並非一定要形成。

第二導電層763b係使用以下之一種或複數種所形成：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金均適合來做為電極材料。當作能予以使用的合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

當然地，相似於第1A，1B，及16A至16C圖之各個導電層所形成的導電層亦可使用做為第2A至2C圖及第6A和6B圖之各個圖中的第一導電層及第二導電層。含有具備小的溶解度參數之金屬材料的導電層係使用來做為第一導電層和第二導電層的至少之一，或選擇性地用以降低界面張力的氧化處理或類似處理執行於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面的至少之一。可採用如第16A圖中所示之其中係使用具有小的溶解度參數之金屬材料來形成第一導電層及第二導電層的結構；可採用如第16B圖中所示之其中具有小的表面張力之地區係形成於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面處之結構；或可採用如第16C圖中所示之其中具有小的溶解度參數之金屬材料係使用來形成第一導電層及第二導電層之一，以及其中表面張力小的地區係形成於有機化合物層與該第一導電層及第二導電層之另一之間的界面處之結構。

做為記憶體胞格之上述結構中的各個基板，可使用石英基板，矽基板，金屬基板，不鏽鋼基板，或其類似物，以及玻璃基板或撓性基板。撓性基板係諸如由聚碳酸酯，聚芳香酯，聚醚碸，或其類似物所製成的基板或類似物之可折彎(可撓性)的基板。此外，亦可使用膜(由聚丙烯，聚酯，乙烯基，聚氟乙烯，聚氯乙烯，或其類似物所製成)，紙(由纖維材料所製成)，基底膜(例如聚酯，聚醯胺，無機沈積膜，或紙)，或其類似物。進一步選擇性地，記憶體胞格陣列722亦可配置在形成於Si或類似物之半導體基板上的場效電晶體(FET)上，或在形成於玻璃基板或類似基板上之薄膜電晶體(TFT)上。

在此實施例模式中所製造之具有記憶體元件的半導體裝置具有良的黏著性於該記憶體元件之內部；因此，剝離及換位過程可以以良好狀態來執行。所以，可自由地執行換位於任一基板，且因此，可增加基板材料的選擇性。此外，亦可針對基板來選擇不昂貴的材料，使得半導體裝置可根據所打算的目的而低成本地以及具有寬廣功能性地予以製造。

做為隔板(絕緣層)765及775，亦可使用：無機絕緣材料，例如氧化矽，氮化矽，氮氧化矽，氧化鋁，氮化鋁，或氮氧化鋁；丙烯酸，甲基丙烯酸，或其衍生物；熱阻高分子，例如聚亞醯胺，芳族聚醯胺，或聚苯并咪唑；或矽氧烷樹脂。注意的是，矽氧烷樹脂對應於含有Si－O－Si鍵之樹脂，矽氧烷的骨架結構係由矽(Si)和氧(O)所建構。做為取代基，可使用含有至少氫之有機基(例如烷基或芳香烴)。做為取代基，亦可使用氟化基。選擇性地，含有至少氫之有機基，以及氟化基可使用做為取代基。此外，亦可使用下列樹脂材料：乙烯樹脂，例如聚乙烯醇或聚乙烯醇縮丁醛；或環氧樹脂，酚醛樹脂，酚醛清漆樹脂，丙烯酸樹脂，三聚氰胺樹脂，或胺基甲酸酯(脲醛)樹脂。此外，亦可使用諸如苯并環丁烯，聚對二甲苯，氟化芳醚，或聚亞醯胺之有機材料，或含有水溶性純體聚合物及水溶性共聚物之組成物材料。做為隔板的製造方法，可使用諸如電漿CVD或熱CVD之氣相成長方法，或濺鍍法；進一步地，亦可使用液滴放出法或印刷法(諸如網版印刷或平板印刷)之圖案形成方法；亦可使用由塗佈法或類似法所獲得的塗層膜。

此外，在藉由液滴放出法來放出組成物而形成導電層，絕緣層，或其類似層之後，可以以壓力來按壓其表面而使平面化，以便增加平面性。做為按壓的方法，可藉由以輥形物體來掃描表面以降低不均勻性，或可以以扁平之板狀物體來垂直按壓表面；按壓時，可執行加熱。選擇性地，表面可由助熔劑或其類似物來予以軟化或熔化，且可以以氣刀來去除表面之不均勻部分。進一步選擇性地，可使用CMP法來加以拋光，當液滴放出法的結果發生不均勻性時，可施加此步驟來使表面平面化。

此外，如實施例模式1中之第19A至19C圖中所示地，絕緣層可配置於有機化合物層與第一導電層之間；有機化合物層與第二導電層之間；或第一導電層與有機化合物層之間以及第二導電層與有機化合物層之間。藉由提供絕緣層，則可使諸如記憶體元件之寫入電壓的特性穩定而不會變動，且可執行正常的寫入於各個元件中。進一步地，因為載子注入性質係由穿隧電流所改善，所以可增加有機化合物層的厚度；因此，可防止在提供電性導通之前的初始狀態中之記憶體元件短路的缺陷。

進一步地，在此實施例模式的上述結構中，可配置具有整流性質的元件於第一導電層751a至751c與有機化合物層752之間，第一導電層761a至761c與有機化合物層762之間，第一導電層771a至771c與有機化合物層772之間，以及第一導電層791a至791c與有機化合物層792之間。具有整流性質之元件係其中閘極電極及汲極電極連接之電晶體，或二極體。如上述，藉由配置具有整流性質的二極體，因為電流僅以一方向來流動，所以可降低誤差且可改善讀取邊際。注意的是，具有整流性質的元件亦可個別配置於有機化合物層752與第二導電層753a至753c之間，有機化合物層762與第二導電層763a至763c之間，有機化合物層772與第二導電層773a至773c之間，以及有機化合物層792與第二導電層793a至793c之間。

即使在其中配置有具備整流性質之元件的情況中，亦需要其中與有機化合物層接觸之第一及第二導電層的至少之一係：(1)如第1A圖中所示之藉由使用具有小的溶解度參數的金屬材料所形成之導電層，或(2)如第1B圖中所示之其表面接受氧化處理或類似處理以便降低表面張力之導電層的結構。

藉由本發明，可製造出具有具備良好黏著性於記憶體元件內部之記憶體元件，使得換位步驟可以以良好狀態來執行的半導體裝置。因此，可以以高的產能來製造具有更高可靠性的半導體裝置，而不會使設備或方法複雜化。

(實施例模式3)

在此實施例模式中，將敘述具有不同於實施例模式2之構成的半導體裝置。特別地，將敘述其中半導體裝置係主動矩陣型的情況。在此實施例模式中之記憶體元件可由相同於實施例模式1中之材料且以相同於實施例模式1中之結構所製造，因此，該材料及其類似物之詳細說明將省略於此。

第5A至5C圖顯示此實施例模式的半導體裝置之一構成實例，該半導體裝置包含記憶體胞格陣列232，電路226，解碼器224，及解碼器223。該記憶體胞格陣列232包含以矩陣所配置之記憶體胞格321，該電路226包含讀取電路及寫入電路。應注意的是，此處所顯示之半導體裝置217的構成僅係一實例；該半導體裝置可包含諸如感測放大器，輸出電路，或緩衝器之另外電路，且該寫入電路可配置於位元線驅動器電路之中。

記憶體胞格陣列232包含其各連接至位元線Bx(1xm)的第一導電層，其各連接至字元線Wy(1yn)的第二導電層，電晶體210a，記憶體元件215b，及記憶體胞格231。記憶體元件215b具有其中有機化合物層係插入於成對的導電層之間的結構。電晶體之閘極電極係連接至字元線，其源極電極和汲極電極之一係連接至位元線，以及其源極電極和汲極電極之另一則連接至記憶體元件的兩個端子之一，該記憶體元件的兩個端子之另一端子係連接至共同電極(Vcom的電位)。

第4A圖係記憶體胞格陣列232之頂視圖，以及第4B圖係沿著第4A圖中之線E－F所取的橫剖面視圖。雖然並未顯示於第4A圖中，但絕緣層216，有機化合物層212，第二導電層213，和絕緣層214係配置如第4B圖中所示。

在記憶體胞格陣列232中，以第一方向所延伸之第一導線205a及第一導線205b，以及以垂直於第一方向之第二方向所延伸之第二導線202係以矩陣來配置。第一導線205a及205b係分別連接於電晶體210a及電晶體210b的源極電極及汲極電極之一，另一方面，第二導線202係連接於電晶體210a及電晶體210b的閘極電極，電晶體210a及電晶體210b的源極電極及汲極電極之另一則分別連接於第一導電層206a及第一導電層206b。記憶體元件215a及記憶體元件215b係分別由堆疊第一導電層206a，有機化合物層212，及第二導電層213，以及由堆疊第一導電層206b，有機化合物層212，及第二導電層213所配置。進一步地，隔板(絕緣層)207係配置於相互毗鄰的記憶體胞格231之間，且在第一導電層及該隔板(絕緣層)207之上，堆疊著有機化合物層212及第二導電層213。其係保護層之絕緣層214係配置於第二導電層213之上。此外，係使用薄膜電晶體來做為各個電晶體210a及210b(請參閱第4B圖)。

用以降低界面張力之處理係執行於其中堆疊有機化合物層212的第一導電層206a及第一導電層206b之個別的地區，藉以形成處理區203a及203b。

以下係執行來做為用以降低界面張力之處理：暴露導電層於氧氛圍；藉由以紫外光來照射於氧氛圍中所產生之臭氧(O₃ )來氧化導電層的表面；或類似處理。選擇性地，可接觸氧電漿；導電層可由有機化合物中所含之有機化合物材料而氧化於該等層之間的界面處；或類似處理。此外，導電層之形成亦可執行於氧氛圍中。進一步地，除了氧化處理之外，亦可執行氮化處理；例如氮化處理可在執行氧化處理之後予以執行。

藉由分別形成用以降低界面張力的處理區203a及203b於第一導電層206a之與有機化合物層212所接觸的界面(表面)處，以及於第一導電層206b之與有機化合物層212所接觸的界面(表面)處，可改善第一導電層206a與有機化合物層212之間，以及第一導電層206b與有機化合物層212之間的黏著性。

做為使用於第二導電層213的金屬材料，係使用以下之一種或複數種：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。做為能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

藉由使用具有小的溶解度參數之材料於第二導電層213，可改善該第二導電層213與有機化合物層212之間的黏著性。因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。即使是使用能抵抗諸如溫度之製造條件的玻璃基板於元件製程之中時，諸如膜之撓性基板可藉由稍後換位至第二基板而使用做為基板200。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

當然地，相似於第1A，1B，16A，及16B圖之各個導電層所形成的導電層亦可使用做為第4A及4B圖中所示之半導體裝置中的第一導電層及第二導電層之各個導電層。含有具備小的溶解度參數之金屬材料的導電層係使用來做為第一導電層和第二導電層的至少之一，或選擇性地，用以降低界面張力的氧化處理及類似處理係執行於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面的至少之一。可採用如第16A圖中所示之其中係使用具有小的溶解度參數之金屬材料來形成第一導電層及第二導電層的結構；或可採用如第16B圖中所示之其中具有小的表面張力之地區係形成於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面處之結構。

以此實施例模式所製造之具有記憶體元件的半導體裝置具有良好的黏著性於記憶體元件之內部，所以可以以良好的狀態來執行剝離及換位過程。因而，可自由地執行換位於任一基板，且因此可增加針對基板材料的選擇性。此外，亦可選擇不昂貴的材料來供基板用，使得半導體裝置可根據所打算的目的而低成本以及具有寬廣功能性地予以製造。

第4B圖中所示之半導體裝置係配置於基板200上，且包含絕緣層201a，絕緣層201b，絕緣層208，絕緣層209，絕緣層211，電晶體210a，及電晶體210b。該電晶體210a包含半導體層204a，閘極電極層202a，及導線205a；該導線205a作用為源極電極層或汲極電極層。該電晶體210b包含半導體層204b及閘極電極層202b。

此外，如實施例模式1中之第19A至19C圖中所示地，絕緣層可配置於有機化合物層與第一導電層之間；有機化合物層與第二導電層之間；以及第一導電層與有機化合物層之間及第二導電層與有機化合物層之間。藉由提供該絕緣層，則諸如記憶體元件之寫入電壓的特性會穩定而不會變動，且正常的寫入可予以執行於各個元件之中。此外，因為載子注入性質係由穿隧電流所改善，所以可增加有機化合物層的厚度；因此，可防止在提供電性導通之前的初始狀態中記憶體元件短路之缺陷。

層間絕緣層亦可配置於電晶體210a和210b之上。在第4B圖之構成中，係要求各個記憶體元件215a和215b被配置於除了各個電晶體210a和210b的源極電極層或汲極電極層之外的地區中；然而，例如藉由提供層間絕緣層，則記憶體元件215a和215b可分別形成於電晶體210a和210b之上。因此，可達成更高積體的半導體裝置217。

電晶體210a和210b可具有任一結構，只要它們可作用成為開關元件即可，諸如非結晶半導體，結晶半導體，多晶半導體，和微晶半導體之各式各樣的半導體可使用於半導體層，且有機電晶體可利用有機化合物來形成。雖然第4B圖顯示其中平面型薄膜電晶體係配置於具有絕緣性質的基板上之情況，但亦可形成參差或反向參差的電晶體。

第7圖顯示使用反向參差薄膜電晶體的情況，反向參差薄膜電晶體的電晶體290a和290b係配置於基板280上，電晶體290a包含絕緣層288，閘極電極層281，非結晶半導體層282，具有一導電型之半導體層283a，具有一導電型之半導體層283b，以及源極電極層或汲極電極層285。該源極電極層或汲極電極層之另一者係用以建構記憶體元件之第一導電層286a，隔板(絕緣層)287係堆疊以覆蓋第一導電層286a及第一導電層286b的末端部分上，且在該第一導電層286a及286b以及該隔板(絕緣層)287之上，形成有機化合物層292，第二導電層293，及其係保護層之絕緣層294，藉以形成記憶體元件295a及295b。

用以降低界面張力的處理係執行於其中堆疊有機化合物層292之第一導電層286a及286b的個別區，藉以形成處理區296a及296b。

以下係執行來做為用以降低界面張力之處理：暴露導電層於氧氛圍；藉由以紫外光來照射於氧氛圍中所產生之臭氧(O₃ )來氧化導電層的表面；或類似處理。選擇性地，可接觸氧電漿；導電層可由有機化合物中所含之有機化合物材料而氧化於該等層之間的界面處；或類似處理。此外，導電層之形成亦可執行於氧氛圍中。進一步地，除了氧化處理之外，亦可執行氮化處理；例如氮化處理可在執行氧化處理之後予以執行。

藉由分別形成用以降低界面張力的處理區296a及296b於第一導電層286a之與有機化合物層292所接觸的界面(表面)處，以及於第一導電層286b之與有機化合物層292所接觸的界面(表面)處，可改善第一導電層286a與有機化合物層292之間，以及第一導電層286b與有機化合物層292之間的黏著性。

做為使用於第二導電層293的金屬材料，係使用以下之一種或複數種：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。做為能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

藉由使用具有小的溶解度參數之材料於第二導電層293，可改善該第二導電層293與有機化合物層292之間的黏著性。因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。即使是使用能抵抗諸如溫度之製造條件的玻璃基板於元件製程之中時，諸如膜之撓性基板可藉由稍後換位至第二基板而使用做為基板280。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

在第7圖中所示的半導體裝置中，閘極電極層281，源極電極層或汲極電極層285，第一導電層286a及286b，以及隔板(絕緣層)287可利用液滴放出法來形成；該液滴放出法係其中放出(推出)流體之含組件形成材料的組成物成為液滴以形成所欲的圖案。含有組件形成材料的液滴係在組件形成地區放出，且烘烤，乾燥，或類似者而使固化，藉以形成具有所欲圖案的組件。

在藉由使用液滴排出法來形成導電層的情況中，導電層係以以下方式來形成：放出含有顆粒形狀的導電材料之組成物，且藉由烘烤而熔化或熔合及接合以使該組成物固化。藉由放出含有導電材料之組成物且將其烘烤所形成的此一導電層(絕緣層)易於具有具備許多晶粒界面的多晶狀態，而藉由濺鍍法或類似法所形成的導電層(或絕緣層)則易於具有柱狀結構。

進一步地，在各個電晶體中的半導體層可具有任一結構，例如可形成雜質區(包含源極區，汲極區，及LDD區)；以及可採用p通道型或n通道型。此外，絕緣層(側壁)可形成與閘極電極的側表面接觸；以及矽化物可形成於源極電極/汲極區和閘極電極之一或兩者中。做為矽化層之材料，可使用鎳，鎢，鉬，鈷，鉑，或其類似物。

做為第一導電層206a，206b，286a，和286b，以及第二導電層213，第二導電層263，和第二導電層293之材料及形成方法，可相似地使用實施例模式1中所述之材料和形成方法。

此外，有機化合物層212和292可利用相同於實施例模式1中所述之有機化合物層的材料和形成方法來加以配置。

進一步地，具有整流性質的元件可配置於第一導電層206a及206b與有機化合物層212之間，以及第一導電層286a及286b與有機化合物層292之間。具有整流性質之元件係其中閘極電極與汲極電極連接之電晶體，或二極體，例如可使用藉由堆疊n型半導體層與p型半導體層所配置之pn接面二極體。如上述，藉由提供具有整流性質之二極體，可降低誤差且可改善讀取邊際，因為電流僅以一方向來流動。在提供二極體的情況中，除了pn接面二極體之外，亦可使用雪崩崩潰二極體。注意的是，具有整流性質之元件亦可分別配置於有機化合物層212與第二導電層213之間，以及有機化合物層292與第二導電層293之間。

即使在其中配置有具備整流性質之元件的情況中，亦需要其中與有機化合物層接觸之第一及第二導電層的至少之一係：(1)如第1A圖中所示之藉由使用具有小的溶解度參數的金屬材料所形成之導電層，或(2)如第1B圖中所示之其表面接受氧化處理或類似處理以便降低界面張力之導電層的結構。

藉由本發明，可製造出具有具備良好黏著性於記憶體元件內部之記憶體元件，使得換位步驟可以以良好狀態來執行的半導體裝置。因此，可以以高的產能來製造具有更高可靠性的半導體裝置，而不會使設備或方法複雜化。

(實施例模式4)

在此實施例模式中，將利用第8A，8B，9A及9B圖來敘述半導體裝置的製造方法。在此實施例模式中之記憶體元件可藉由使用相同於實施例模式1的材料，且以相同於實施例模式1的結構來製造，因此，該材料及其類似物的詳細說明將省略於此。

如第8A及8B圖中所示，剝離層268及絕緣層251係形成於基板250之上。在絕緣層251之上，係形成電晶體260a及電晶體260b，在第8A及8B圖中的電晶體260a及260b各係頂部閘極平面型薄膜電晶體，其中側壁係配置於閘極電極層的末端部分；然而，本發明並未受限於此結構。在電晶體260a及260b之上，係堆疊絕緣層269及絕緣層261。在該等絕緣層269及261中，係形成開口，該等開口達到其係電晶體260a及260b之半導體層中的源極區和汲極區之個別雜質區。在該等開口中，係形成導線層255a，導線層255b，導線層255c，和導線層255d。

絕緣層270係形成於導線層255a，255b，255c，及255d之上。在該絕緣層270之中，係形成達到導線層255a及255c的個別開口，第一導電層256a及第一導電層256b係形成於該等開口中，且該第一導電層256a及第一導電層256b係分別經由導線層255a及導電層255c來電性連接至電晶體260a及電晶體260b。

隔板(絕緣層)267係形成具有開口於第一導電層256a及第一導電層256b上，且覆蓋該第一導電層256a及256b的末端部分。有機化合物層262a係堆疊於第一導電層256a之上，而有機化合物層262b則堆疊於第一導電層256b之上，以及第二導電層263係形成於有機化合物層262a及262b和隔板(絕緣層)267上(請參閱第8A圖)。在此方式中，係配置包含第一導電層256a，有機化合物層262a，及第二導電層263之記憶體元件265a，以及包含第一導電層256b，有機化合物層262b，及第二導電層263之記憶體元件265b於基板250上。

做為基板250，係使用可抵抗此實施例模式中的製程處理溫度之：由鋇硼矽酸鹽玻璃，鋁硼矽酸鹽玻璃，或類似物所製成的玻璃基板；石英基板；具有絕緣層於其表面上的金屬基板或不鏽鋼基板；或塑膠基板。基板250的表面可由CMP方法或類似方法所拋光，以便使其平面。

剝離層268係利用由選擇自鎢(W)，鉬(Mo)，鈦(Ti)，鉭(Ta)，鈮(Nb)，鎳(Ni)，鈷(Co)，鋯(Zr)，鋅(Zn)，釕(Ru)，銠(Rh)，鈀(Pd)，鋨(Os)，銥(Ir)，及矽(Si)之元素，或含有該等元素之任一來做為其主要成分的合金材料或化合物材料所形成之層的單一層或多層，藉由濺鍍法，電漿CVD法，塗佈法，印刷法，或類似法所形成。含有矽之層可具有非晶結構，微晶結構，或多晶結構之任一結構。注意的是，此處之塗佈法，在其種類中包含旋塗法，液滴放出法，及配送法。

在其中剝離層268具有單層結構的情況中，較佳地係形成鎢層，鉬層，或含有鎢及鉬的混合物之層。選擇性地，可形成含有鎢之氧化物或氮氧化物的層，含有鉬之氧化物或氮氧化物的層，或含有鎢和鉬之混合物的氧化物或氮氧化物之層。例如鎢和鉬的混合物對應於鎢和鉬的合金。

在其中剝離層268具有多層結構的情況中，較佳地係形成鎢層，鉬層，或含有鎢和鉬之混合物的層來做為其第一層，以及形成含有鎢，鉬，或鎢或鉬之混合物的氧化物，氮化物，氮氧化物，或氧化氮化物之層來做為其第二層。

在其中剝離層268具有含鎢之層及含氧化鎢之層的多層結構之情況中，含鎢之層可先形成，以及由氧化物所形成之絕緣層可形成於含鎢之該層上，使得含有氧化鎢之層可形成於鎢層與絕緣層之間的界面處。選擇性地，熱氧化處理，氧電漿處理，或具有諸如臭氧水之具備強化性的溶液之處理可執行於含有鎢之層的表面，使得可形成含有氧化鎢之層；電漿處理或熱處理可執行於氧，氮，單氧化二氮，單氧化二氮之元素物質，或該氣體與另一氣體之混合氣的氛圍中。其亦可應用於形成含有鎢之氮化物，氮氧化物，或氧化氮化物的層於含有鎢的層之上；在形成含有鎢的層之後，較佳地可形成氮化矽層，氮氧化矽層，或氧化氮化矽層。

氧化鎢係由WOx所表示，“x”係在2到3的範圍內，且存在有WO₂ (其中x係2)，W₂ O₅ (其中x係2.5)，W₄ O_{1 1} (其中x係2.75)，WO₃ (其中x係3)，及其類似物。

此外，雖然在上述方法中，剝離層268係形成以便與基板250接觸，但本發明並未受限於此方法。其係基底之絕緣層可形成以便與基板250接觸，以及剝離層268可形成以便與絕緣層接觸。

絕緣層251係利用無機化合物而由濺鍍法，電漿CVD法，塗佈法，印刷法，或其類似法來形成有單層結構或多層結構。例如該無機化合物之典型實例，存在有矽的氧化物以及矽的氮化物；做為矽的氧化物之典型實例，存在有氧化矽，氮氧化矽，氧化氮化矽，及其類似物；以及做為矽的氮化物之典型實例，具有氮化矽，氮氧化矽，氧化氮化矽，及其類似物。

而且，絕緣層251可具有多層結構，例如多層可由使用無機化合物所形成；典型地，可堆疊氧化矽，氧化氮化矽，及氮氧化矽。

做為用以形成電晶體260a及260b中所含之半導體層的材料，可使用由氣相成長法或濺鍍法利用由甲矽烷或四氫化鍺所代表之半導體材料氣體所製造的非結晶半導體(下文中亦稱為“AS”)；藉由使用光能量或熱能量來使非結晶半導體結晶化所製造的多晶半導體；半非結晶(亦稱為微晶或微晶體)半導體(下文中亦稱為“SAS”)；或其類似物。半導體層可由熟知方法(例如濺鍍法，LPCVD法，或電漿CVD法)所形成。

SAS係具有非結晶結構與結晶(包含單晶及多晶)結構之間的中間結構，且具有在自由能量中穩定的第三態，以及含有具備短範圍次序及晶格失真的結晶區。該SAS係由含有矽之氣體的輝光放電分解(電漿CVD)所形成；做為含有矽之氣體，可使用Si₂ H₆ ，SiH₂ Cl₂ ，SiHCl₃ ，SiCl₄ ，SiF₄ ，或類似物，以及SiH₄ 。進一步地，可混合F₂ 或GeF₄ 至上述含矽之氣體內，此含矽之氣體可以以H₂ ，或以H₂ 和He，Ar，Kr，及Ne之一種或多種稀有氣體元素來加以稀釋。此外，做為半導體層，可堆疊使用以氫為主之氣體所形成的SAS層於使用以氟為主之氣體所形成的SAS層之上。

非結晶半導體係由氫化之非晶矽所代表，以及結晶半導體係由多晶矽或其類似物所代表。多晶矽(多結晶矽)在其種類中包含：所謂高溫多晶矽，其含有以800℃以上之製程溫度所形成的多晶矽來做為其主要成分；所謂低溫多晶矽，其含有以600℃以下之製程溫度所形成的多晶矽來做為其主要成分；藉由添加用以促進結晶性所結晶的多晶矽，及其類似物。如上述，當然地，亦可使用含有結晶相於一部分半導體層中之半導體或半非結晶半導體。

進一步地，做為半導體的材料，可使用諸如GaAs，InP，SiC，ZnSe，GaN，或SiGe，以及諸如矽(Si)或鍺(Ge)之元素物質。此外，亦可使用諸如氧化鋅(ZnO)或氧化錫(SnO₂ )之氧化物半導體；在使用ZnO於半導體層的情況中，閘極絕緣層可較佳地由Y₂ O₃ ，Al₂ O₃ ，TiO₂ ，其多層，或類似物所形成，以及閘極電極層，源極電極層，及汲極電極層可較佳地由ITO，Au，Ti，或其類似物所形成。此外，亦可添加In，Ga，或類似物於ZnO之中。

在其中使用結晶半導體層來做為半導體層的情況中，可採用熟知方法(例如雷射結晶法，熱結晶法，或使用諸如鎳之用以促進結晶之元素的熱結晶法)來做為結晶半導體層的製造方法。選擇性地，可藉由雷射照射來使SAS之微晶半導體結晶化，以改善晶體度。在其中並未注入用以促進結晶之元素的情況中，可在以雷射光來照射非晶矽膜之前，藉由在氮氛圍中加熱非晶矽膜於500℃之溫度一小時，以釋出氫氣，直至該非晶矽膜中所含有的氫濃度變成1×10^{2 0} 原子/立方公分以下。此係因為當以雷射光來照射非晶矽膜時，含有太多氫的非晶矽膜會損壞之故。

可使用任何方法來注入金屬元素進入非結晶半導體層之內，只要該金屬元素可存在於該非結晶半導體層之表面上或內部即可。例如，可採用濺鍍法，CVD法，電漿處理(包含電漿CVD)，吸附法，或可施加金屬鹽溶液的方法，其中，在金屬元素濃度之簡易控制中，使用溶液的方法係簡單、容易、且有利的。此外，在此時，較佳地係藉由：在氧氛圍之紫外光照射法；熱氧化法；以包含氫氧基或過氧化氫之臭氧水的處理；或類似處理來形成氧化膜，以便改善該非結晶半導體層之表面的可溼性，以及分散水溶液於非結晶半導體層的整個表面。

進一步地，在藉由使非結晶半導體層結晶化以形成結晶半導體層的結晶步驟中，可添加促進結晶之元素(亦稱為觸媒元素或金屬元素)進入非結晶半導體層之內，且可執行熱處理(在550至750攝氏度，3分鐘至24小時)於結晶。做為促進結晶之元素，可使用以下金屬元素之一種或複數種：鐵(Fe)，鎳(Ni)，鈷(Co)，釕(Ru)，銠(Rh)，鈀(Pd)，鋨(Os)，銥(Ir)，鉑(Pt)，銅(Cu)，和金(Au)。

為了要從結晶半導體層來去除或降低促進結晶的元素，係形成含有雜質元素的半導體層來接觸該結晶半導體層，含有雜質元素之該半導體層作用為除氣槽。做為該雜質元素，可使用給與n型導電性之雜質元素，給與p型導電性之雜質元素，稀有氣體元素，或其類似物；例如可使用磷(P)，氮(N)，砷(As)，銻(Sb)，鉍(Bi)，硼(B)，氦(He)，氖(Ne)，氬(Ar)，氪(Kr)，及氙(Xe)的一種或複數種元素。含有稀有氣體元素之半導體層係形成於含有促進結晶之稀有氣體的結晶半導體層之上，然後，執行熱處理(在550至750攝氏度，3分鐘至24小時)。在結晶半導體層中之促進結晶的元素將移動進入含有稀有氣體元素之半導體層之內，使得結晶半導體層中之促進結晶的元素可予以去除或降低。之後，則去除作用為除氣槽之含有稀有氣體元素的半導體層。

熱處理和雷射光照射可結合以使非結晶半導體層結晶化。選擇性地，可僅執行熱處理和雷射光照射的其中之一複數次。

此外，結晶半導體層亦可藉由電漿法來直接地形成於基板上。選擇性地，結晶半導體層可藉由電漿法來選擇性地形成於基板上。

半導體層可利用有機半導體材料，藉由印刷法，噴霧法，旋塗法，液滴排出法，或類似方法來加以形成。在此情況中，因為並不需要上述蝕刻步驟，所以可減少步驟的數目。可使用低分子材料，高分子材料，或類似材料來做為有機半導體材料；亦可使用諸如有機顏料之材料或導電性高分子材料。較佳地，使用具有包含共軛雙鍵之骨架的π電子共軛高分子材料來做為有機半導體材料。典型地，可使用諸如聚噻吩，聚芴，聚(3－烷基噻吩)，聚噻吩衍生物，或五環素之可溶性高分子材料。

如上述地，存在有可在沈積可溶性先質之後藉由處理以形成半導體層的材料來做為可應用於本發明之有機半導體材料。做為此一有機半導體材料，存在有聚乙烯撐噻嗯烯，聚(2,5－乙烯撐噻嗯烯)，聚乙醯苯乙烯，聚乙醯苯乙烯衍生物，聚芳香乙烯，或類似物。

用以轉換該先質成為有機半導體，除了熱處理之外，可添加諸如氯化氫氣體之反應觸媒。以下可採用來做為溶解可溶性有機半導體材料之典型溶劑：甲苯，二甲苯，氯苯，二氯苯，苯甲醚，氯仿，二氯甲烷，伽瑪丁酯，丁基溶纖劑，環己烷，NMP(N－甲基－2－吡咯烷酮)，環己酮，2－丁酮，二氧陸圜，二甲基代甲醯胺(DMF)，THF(四氫呋喃)，或其類似物。

閘極電極層可由CVD法，濺鍍法，液滴放出法，或類似法所形成，閘極電極層可由選擇自Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Si，Ge，Zr，及Ba之元素，或含有該等元素之任一來做為其主要成分之合金材料或化合物材料所形成。進一步地，亦可使用由摻雜有諸如磷之雜質元素之多晶矽膜，或AgPdCu合金所代表的半導體膜。此外，可採用單層結構或多層結構；例如可採用氮化鎢膜和鉬膜之雙層結構，或可採用其中具有50奈米厚度之鎢膜，具有50奈米厚度之鋁矽(Al－Si)合金膜，及具有30奈米厚度之氮化鈦膜係以此順序來堆疊之三層結構。在採用三層結構的情況中，可使用氮化鎢膜來取代鎢以做為第一導電層，可使用鋁鈦(Al－Ti)合金膜來取代鋁矽(Al－Si)合金膜以做為第二導電膜，以及可使用鈦膜來取代氮化鈦膜以做為第三導電膜。

具有透射性質於可見光的光透射層亦可使用於閘極電極層。做為光透射導電材料，可使用銦錫氧化物(ITO)，含有氧化矽之銦錫氧化物(ITSO)，有機銦，有機錫，氧化鋅，或其類似物。此外，亦可使用含有氧化鋅(ZnO)之銦鋅氧化物(IZO)，摻雜有鎵(Ga)之ZnO，氧化錫(SnO₂ )，含有氧化鎢之氧化銦，含有氧化鎢之氧化銦鋅，含有氧化鈦之氧化銦，含有氧化鈦之氧化銦錫，或其類似物。

若需要蝕刻處理來形成閘極電極層，則可形成遮罩且可執行乾蝕刻或溼蝕刻。電極層可藉由使用ICP(電感耦合式電漿)蝕刻方法及適當地調整蝕刻條件(例如施加於線圈電極之電功率的量，施加於基板側之上的電功率之量，或基板側上之電極溫度)而蝕刻成為變尖形狀。做為蝕刻氣體，可適當地使用由Cl₂ ，BCl₃ ，SiCl₄ ，CCl₄ ，或其類似物所代表之以氯為主的氣體；由CF₄ ，SF₆ ，NF₃ ，或其類似物所代表之以氟為主的氣體；或O₂ 。

雖然在此實施例模式中係說明單閘極結構，但亦可採用諸如雙閘極結構之多閘極結構；在此情況中，閘極電極層可配置於半導體層之上方及下方，或複數個閘極電極層可僅配置於半導體層之一側(亦即，上方或下方)。該半導體層可包含具有不同濃度的雜質區；例如其中閘極電極層係堆疊於該半導體層之通道區近處的地區可形成為低濃度雜質區，而在低濃度雜質區之外的地區可形成為高濃度雜質區。

導線層255a，255b，255c，及255d可由PVD，CVD，蒸鍍法，或類似法來形成導電層且然後蝕刻該導電層成為所欲的形狀所形成。此外，源極電極層和汲極電極層可藉由印刷法，電場電鍍法，或類似法來選擇性地形成於預定的位置中；然而，亦可使用回流法或鑲嵌法。做為源極電極層和汲極電極層之材料，可使用諸如Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Zr，或Ba之金屬，諸如Si或Ge之半導體，或其合金或其氮化物。進一步地，亦可使用光透射材料。

做為光透射導電材料，可使用銦錫氧化物(ITO)，含有氧化矽之銦錫氧化物(ITSO)，含有氧化鋅(ZnO)之銦鋅氧化物(IZO)，氧化鋅(ZnO)，摻雜有鎵(Ga)之ZnO，氧化錫(SnO₂ )，含有氧化鎢之氧化銦，含有氧化鎢之氧化銦鋅，含有氧化鈦之氧化銦，含有氧化鈦之氧化銦錫，或其類似物。

絕緣層261，絕緣層270，及隔板(絕緣層)267可由以下材料所形成：諸如氧化矽，氮化矽，氮氧化矽，氧化鋁，氮化鋁，或氮氧化鋁之無機絕緣材料；丙烯酸，甲基丙烯酸，或其衍生物；諸如聚亞醯胺，芳族聚醯胺，或聚苯并咪唑之熱阻高分子；諸如例如聚乙烯醇或聚乙烯醇縮丁醛之乙烯樹脂，環氧樹脂，酚醛樹脂，酚醛清漆樹脂，丙烯酸樹脂，三聚氰胺樹脂，胺基甲酸酯(脲醛)樹脂，或矽氧烷樹脂。丙烯酸或聚亞醯胺可為光敏材料或非光敏材料，尤其，隔板(絕緣層)267較佳地可形成為其中曲率半徑係連續改變的形狀，使得形成於隔板(絕緣層)267上的有機化合物層262a及262b以及第二導電層263之可塗佈性可予以改善。該絕緣層可由CVD，電漿CVD，濺鍍法，液滴排出法，印刷法(例如網版印刷法，平版印刷法，凸版印刷法，或凹版印刷法(凹印法))，諸如旋塗法之塗佈法，浸漬法，或類似方法所形成。

在此實施例模式中，做為使用於第一導電層256a及256b以及第二導電層263的金屬材料，係使用以下之一種或複數種：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金均適合來做為電極材料。當作能予以使用的合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

當然地，相似於第1A，1B，及16A至16C圖之各個導電層所形成的導電層亦可使用於第8A，8B，9A，及9B圖中之各個第一導電層及第二導電層。含有具備小的溶解度參數之金屬材料的導電層係使用來做為第一導電層和第二導電層的至少之一，或選擇性地，用以降低界面張力的氧化處理或類似處理係執行於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面的至少之一。可採用如第16A圖中所示之其中係使用具有小的溶解度參數之金屬材料來形成第一導電層及第二導電層的結構；可採用如第16B圖中所示之其中具有小的表面張力之地區係形成於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面處之結構；或可採用如第16C圖中所示之其中具有小的溶解度參數之金屬材料係使用來形成第一導電層與第二導電層之一，以及其中表面張力小的地區係形成於有機化合物層與該第一導電層及第二導電層的另一之間的界面處之結構。

進一步地在此實施例模式中(第8A，8B，9A，及9B圖中所示之半導體裝置)，亦如實施例模式1中之第19A至19C圖中所示地，絕緣層可配置於有機化合物層與第一導電層之間；有機化合物層與第二導電層之間；或第一導電層與有機化合物層之間以及第二導電層與有機化合物層之間。藉由提供絕緣層，則可使諸如記憶體元件之寫入電壓的特性穩定而不會變動，且可執行正常的寫入於各個元件之中。此外，因為載子注入性質係由穿隧電流所改善，所以可增加有機化合物層的厚度；因此，可防止在提供電性導通之前的初始狀態中之記憶體元件短路的缺陷。

有機化合物層262a及262b可相似地由相同於第1A及1B圖中之有機化合物層32或有機化合物層37的材料所形成。

接著，如第8B圖中所示，絕緣層264係形成於第二導電層263之上；然後，基板266被附著於該絕緣層264的表面。

較佳地，絕緣層264係利用塗佈法且然後利用乾燥法及加熱法，藉由施加組成物來加以形成。使用於稍後剝離步驟之配置做為保護層的絕緣層較佳地係具有更小的不均勻性於表面上之絕緣層，此一絕緣層可由塗佈法所形成。選擇性地，絕緣膜可由諸如CVD或濺鍍法之薄膜形成方法所形成，且其表面係由CMP法所拋光，以形成絕緣層264。利用塗佈法所形成的絕緣層係由以下所形成：有機化合物，例如丙烯酸樹脂，聚亞醯胺樹脂，甲基丙烯酸樹脂，聚酯樹脂，聚碳酸酯樹脂，酚醛樹脂，環氧樹脂，聚縮醛，聚醚，聚脲，聚醯胺(尼龍)，呋喃樹脂，或聚對苯二甲酸二烯丙酯；無機矽氧烷聚合物，包含Si－O－Si鍵於藉由使用由矽氧玻璃所代表之矽氧烷聚合物為主的材料來做為起始材料所形成之含矽，氧，及氫的化合物中；或有機矽氧烷聚合物，其中鍵結於矽之氫係由諸如甲基或苯基之有機基所取代，由烷基矽氧聚合物，烷基倍半矽聚合物，氫化倍半矽聚合物，氫化烷基倍半矽聚合物所代表。由上述薄膜形成法所形成之接著接受由CMP法予以表面拋光的絕緣層係由氧化矽，氮氧化矽，氧化氮化矽，氮化矽，或其類似物所形成。該絕緣層264不必一定要形成，且基板266可直接附著於第二導電層263。

較佳地，可使用薄且重量輕的撓性基板來做為基板266。典型地，可使用由PET(聚對苯二甲酸乙二醇酯)，PEN(聚萘二甲酸乙二醇酯)，PES(聚醚碸)，聚丙烯，聚丙烯硫化物，聚碳酸酯，聚醚酰亞胺，聚苯硫醚，聚苯醚，聚苯碸，聚鄰苯二酰胺，或其類似物所製成的基板。此外，亦可使用由纖維材料所製成之紙，基底材料膜(例如聚酯，聚醯胺，無機蒸鍍膜，或紙)與黏著性有機樹脂膜(丙烯酸為主之有機樹脂，或環氧為主之有機樹脂)之多層膜，或其類似物。在使用上述基板的情況中，雖未顯示，但絕緣層264及基板266可藉由提供黏著層於該絕緣層264與基板266之間而彼此附著在一起。

選擇性地，可使用具有可附著於即將由熱壓法所處理之物體的黏著層(由聚丙烯，聚酯，乙烯類，聚氟乙烯，氯乙烯，或其類似物所製成)之膜來做為基板266。此一膜可附著於即將藉由熔化黏著層來予以處理的物體，而該黏著層係配置於該膜或層(此並非該黏著層)的最外表面中，其中並非該黏著層之該層係由熱處理且接著施加壓力於該處而配置於該膜的最外層之中。在此例子中，該黏著層無需一定要配置於絕緣層264與基板266之間。

此處，絕緣層264係利用環氧樹脂以下述方式所形成：含有環氧樹脂之組成物係利用塗佈法所施加，且接著予以乾燥及烘烤。然後，藉由熱壓該膜至絕緣層之表面而將基板266附著於絕緣層264之上。

接著，如第9A圖中所示，剝離層268和絕緣層251係彼此剝離。在此方式中，包含記憶體元件及電路部分的元件形成層係自基板250剝離，且換位至絕緣層264和基板266。

雖然此實施例模式使用剝離元件形成層之方法，其中剝離層及絕緣層係形成於基板與元件形成層之間，金屬氧化物膜係配置於剝離層與絕緣層之間，以及金屬氧化物膜係由結晶化而變弱，但本發明並未受限於此。以下之任一方法亦可隨意地使用：(1)其中含有氫基之非晶矽膜係配置於具有熱阻之基板與元件形成層之間，以及該非晶矽膜係以雷射光來照射或被蝕刻以去除該非晶矽膜，藉以剝離元件形成層的方法；(2)其中剝離層和絕緣層係形成於基板與元件形成層之間，金屬氧化物膜係配置於剝離層與絕緣層之間，該金屬氧化物膜係由結晶化而變弱，剝離層之一部分係利用溶液或諸如NF₃ ，BrF₃ ，或ClF₃ 之氟化鹵素氣體來予以蝕刻掉，以及剝離係執行於變弱之金屬氧化物膜處的方法；(3)其中形成元件形成層於上之基板係機械性地去除或利用溶液或諸如NF₃ ，BrF₃ ，或ClF₃ 之氟化鹵素來予以蝕刻掉的方法；或類似方法。選擇性地，可使用其中利用含有氮基，氧基，或氫基之膜(例如含有氫基之非晶矽膜，含有氫基之合金膜，或含有氧基之合金膜)來做為剝離層，以及剝離層係以雷射光來照射而釋出該剝離層中所含之氮，氧，或氫，藉以促進元件形成層與基板之間的剝離。

藉由結合上述剝離方法，可更容易地執行換位步驟，亦即，剝離亦可以在執行雷射光照射之後以實際的力來執行(藉由人手，機器，或類似物)；亦可以以氣體，溶液，或類似物來對剝離層蝕刻而執行；或亦可以以尖銳刀刃，手術刀，或類似物來執行，以便產生其中剝離層與元件形成層可易於彼此剝離的條件。此外，上述剝離方法僅係實例，且本發明並未受限於它們。藉由應用本發明，元件可以以良好的狀態來換位，因為元件並不會受到剝離步驟所施加之力而損壞。

接著，如第9B圖中所示，基板275係附著於絕緣層251的表面，如基板266之基板可隨意地使用做為基板275。此處，基板275係由膜之熱壓法來附著於絕緣層251。

注意的是，在使包含記憶體元件之元件形成層換位到基板266之後，該元件形成層可再剝離自基板266。例如元件形成層可剝離自第一基板之基板250，換位至第二基板之基板266，及換位至第三基板之基板275，且然後，自元件形成層剝離第二基板之基板266。

至於包含第一導電層256a，有機化合物層262a，及第二導電層263的記憶體元件265a，以及包含第一導電層256b，有機化合物層262b，及第二導電層263的記憶體元件265b，因為在各個記憶體元件內部的黏著性良好，所以諸如膜剝離之缺陷並不會受到在形成於第一基板之基板250上之後，換位至第二基板的基板266之步驟時所施加的力而發生於該等層之間的界面處。因此，記憶體元件可以以良好的形式來予以剝離及換位，而製造出半導體裝置。

在此實施例模式中所製造之具有記憶體元件的半導體裝置具有良好的黏著性於記憶體元件之內部，所以可以以良好的狀態來執行剝離及換位過程。因而，可自由地執行換位於任一基板，且因此，可增加針對基板材料的選擇性。此外，亦可選擇不昂貴的材料來供基板用，使得半導體裝置可根據所打算的目的而低成本且具有寬廣功能性地製造。

(實施例模式5)

在此實施例模式中，將利用圖式來敘述上述實施例模式中所描述之半導體裝置的實例。

在此實施例模式中所描述之半導體裝置能無接點讀取及寫入資料，資料傳輸方法係廣義地分類成為三種方法：電磁耦合方法，其中通訊係由彼此相對所配置之成對線圈的互感所執行；電磁感應方法，其中通訊係由感應式電磁場所執行；以及電波方法，其中通訊係藉由使用電波來執行，可採用該等方法之任一方法。用以傳輸資料所使用的天線可以以兩方式來配置，其中一方式在於提供天線於配置有複數個元件和記憶體元件的基板上；以及另一方式在於提供端子部分於配置有複數個元件和記憶體元件的基板，且連接配置在另一基板上之天線至該端子部分。

首先，將利用第10圖來敘述其中天線係提供於配置有複數個元件和記憶體元件的基板上之情況中的半導體裝置結構之實例。

第10圖顯示主動矩陣型半導體裝置。包含含有電晶體310a及310b之電晶體部分330，含有電晶體320a及320b之電晶體部分340，及絕緣層310a，310b，308，311，及314的元件形成層335係配置於基板300之上，以及記憶體元件部分325及作用為天線之導電層343係配置於元件形成層335之上。

雖然此處所顯示的是其中記憶體元件部分325或作用為天線之導電層343係配置於元件形成層335上的情況，但結構並未受限於此。記憶體元件部分325或作用為天線之導電層343亦可配置於元件形成層335下方或在相同於元件形成層335的層之中。

記憶體元件部分325係由記憶體元件315a及315b所構成；該記憶體元件315a係由堆疊隔板(絕緣層)307a，隔板(絕緣層)307b，有機化合物層312，及第二導電層313於第一導電層306a之上所建構，以及記憶體元件315b係由堆疊隔板(絕緣層)307b，隔板(絕緣層)307c，有機化合物層312，及第二導電層313於第一導電層306b之上所建構。作用為保護膜之絕緣層314係形成覆蓋第二導電層313。用以建構記憶體元件315a及315b之第一導電層306a及306b係分別連接至電晶體310a及310b的源極電極層或汲極電極層，亦即，各記憶體元件係連接至一個電晶體。此外，此處形成於整個表面上以便覆蓋第一導電層306a及306b的有機化合物層312，以及隔板(絕緣層)307a，307b，及307c亦可選擇性地形成用於各個記憶體胞格。注意的是，該等記憶體元件315a及315b可利用上述實施例模式中所描述之任何材料和製造方法來加以形成。

用以降低界面張力之處理係執行於其中堆疊有機化合物層312的第一導電層306a及第一導電層306b之個別的地區，藉以形成處理區317a及317b。

以下係執行來做為用以降低界面張力之處理：暴露導電層於氧氛圍；藉由以紫外光來照射於氧氛圍中所產生之臭氧(O₃ )來氧化導電層的表面；或類似處理。選擇性地，可接觸氧電漿；導電層可由有機化合物中所含之有機化合物材料而氧化於該等層之間的界面處；或類似處理。此外，導電層亦可形成於氧氛圍之中。進一步地，除了氧化處理之外，亦可執行氮化處理；例如氮化處理可在執行氧化處理之後予以執行。

藉由分別形成用以降低界面張力的處理區317a及317b於第一導電層306a之與有機化合物層312所接觸的界面(表面)處，以及於第一導電層306b之與有機化合物層312所接觸的界面(表面)處，可改善第一導電層306a與有機化合物層312之間，以及第一導電層306b與有機化合物層312之間的黏著性。

做為使用於第二導電層313的金屬材料，係使用以下之一種或複數種：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。做為能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

藉由使用具有小的溶解度參數之材料於第二導電層313，可改善該第二導電層313與有機化合物層312之間的黏著性。因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。即使是使用能抵抗諸如溫度之製造條件的玻璃基板於元件製程之中時，諸如膜之撓性基板可藉由稍後換位至第二基板而使用做為基板300。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

此外，如上述實施例模式中之所述，在記憶體元件315a中，具有整流性質之元件可配置於第一導電層306a與有機化合物層312之間，或有機化合物層312與第二導電層313之間。做為具有整流性質之元件，亦可使用相同於上述實施例模式之元件。同樣地，可應用於記憶體元件315b。

即使在其中配置有具備整流性質之元件的情況中，亦需要其中與有機化合物層接觸之第一及第二導電層的至少之一係：(1)如第1A圖中所示之藉由使用具有小的溶解度參數的金屬材料所形成之導電層，或(2)如第1B圖中所示之其表面接受氧化處理或類似處理以便降低界面張力之導電層的結構。

此處，作用為天線之導電層343係配置於由相同於第二導電層313之層所形成的導電層342之上。注意的是，作用為天線之導電層亦可由相同於第二導電層313之層所形成。

當做作用為天線之導電層343的材料，可使用金(Au)，鉑(Pt)，鎳(Ni)，鎢(W)，鉬(Mo)，鈷(Co)，銅(Cu)，鋁(Al)，錳(Mn)，及鈦(Ti)之元素的一種，含有複數個該等元素之合成，或其類似物。此外，當做作用為天線之導電層343的形成方法，可使用氣相沈積法，濺鍍法，CVD法，諸如網版印刷法或孔版印刷法之任一印刷法，液滴排出法，或類似方法。

可配置p通道TFT，n通道TFT，或結合該等TFT之CMOS的任一種來做為元件形成層335中所包含之各電晶體310a，310b，320a，及320b。進一步地，在各個電晶體中之半導體層可具有任一結構，例如可形成雜質區(包含源極區，汲極區，及LDD區)；以及可採用p通道型或n通道型。此外，絕緣層(側壁)可以形成與閘極電極之側表面接觸；以及矽化物層中可形成於源極/汲極區及閘極電極之一或兩者中。做為矽化物層之材料，可使用鎳，鎢，鉬，鈷，鉑，或類似物。

此外，亦可配置其中半導體層係由有機化合物所形成之有機電晶體來做為元件形成層335中所包含的各個電晶體310a，310b，320a，及320b。在此情況中，包含有機電晶體之元件形成層335可由印刷法，液滴排出法，或類似法所形成。藉由使用印刷法，液滴排出法，或類似法來形成元件形成層335，可更低成本地製造半導體裝置。

進一步地，元件形成層335，記憶體元件315a及315b，以及作用為天線的導電層343可如上述地由沈積法，濺鍍法，CVD，印刷法，液滴排出法，或類似法所形成。此外，可依據諸部位來使用不同的方法，例如需要高速操作之電晶體係由結晶法，利用熱處理，形成於基板上之Si或類似物的半導體層所提供，以及作用為開關元件之電晶體係利用印刷法，或液滴排出法所提供，來做為元件形成層上的有機電晶體。

此外，可提供連接於電晶體的感測器。做為感測器，可使用藉由物理或化學裝置來偵測諸如溫度，溼度，光照度，氣體，重力，壓力，聲音(振動)，或加速度之性質的元件。典型地，感測器係由諸如電阻器，電容耦合元件，電感耦合元件，光伏元件，光電轉換元件，熱電動勢元件，電晶體，熱敏電阻，或二極體之半導體裝置所形成。

接著，將使用第11圖來敘述其中端子部分係提供於配置有複數個元件和記憶體元件之基板，以及配置在另一基板上之天線係連接於該端子部分的情況中之半導體裝置的結構實例。

第11圖顯示被動矩陣型之半導體裝置。元件形成層385係配置於基板350之上，記憶體元件部分375係配置於元件形成層385上，以及作用為天線之形成於基板396上之導電層393係配置以便連接於元件形成層335。注意的是，雖然此處顯示其中記憶體元件部分375或作用為天線之導電層393係配置於元件形成層385上之情況，但結構並未受限於此。記憶體元件部分375亦可配置於元件形成層385之下方或在相同於元件形成層385的層之中，或作用為天線之導電層393亦可配置於元件形成層385之下方。

記憶體元件部分375係由記憶體元件365a及365b所構成；該記憶體元件365a係由堆疊隔板(絕緣層)357a，隔板(絕緣層)357b，有機化合物層362a，及第二導電層363a於第一導電層356之上所建構，以及記憶體元件365b係由堆疊隔板(絕緣層)357b，隔板(絕緣層)357c，有機化合物層362b，及第二導電層363b於第一導電層356之上所建構。作用為保護層之絕緣層364係形成覆蓋第二導電層363a及363b。用以建構記憶體元件365a及365b之第一導電層356係連接於一電晶體360b之源極電極層或汲極電極層，亦即，該等記憶體元件係連接至一個電晶體。此外，雖然藉由提供隔板(絕緣層)357a，357b，及357c而由各個記憶體胞格來分離有機化合物層362a及第二導電層363a自有機化合物層362b及第二導電層363b，但若不擔心毗鄰記憶體胞格間之側向方向中的電場影響時，亦可將它們形成於整個表面上。注意的是，該等記憶體元件365a及365b可利用上述實施例模式中所描述之任何材料和製造方法來加以形成。

用以降低界面張力之處理係執行於其中堆疊有機化合物層362a及其中堆疊有機化合物層362b之第一導電層356的地區，藉以形成處理區376。

藉由形成用以降低界面張力的處理區376於第一導電層356之與有機化合物層362a所接觸的界面(表面)處，以及於第一導電層356之與有機化合物層362b所接觸的界面(表面)處，可改善第一導電層356與有機化合物層362a之間，以及第一導電層356與有機化合物層362b之間的黏著性。

做為使用於第二導電層363a及363b的金屬材料，係使用以下之一種或複數種：銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，銻(Sb)，及鋅(Zn)。進一步地，亦使用以下之一種或複數種：鎂(Mg)，錳(Mn)，鎘(Cd)，鉈(Tl)，鍗(Te)，及鋇(Ba)。可含有複數種上述金屬材料，或可使用含有一種或複數種上述材料的合金。尤其，具有相當小的溶解度參數之金屬，例如銦(In)，錫(Sn)，鉛(Pb)，鉍(Bi)，鈣(Ca)，錳(Mn)，或鋅(Zn)，或含有上述金屬之合金係適合來做為電極材料。做為能予以使用之合金，存在有諸如銦錫合金(InSn)，鎂銦合金(InMg)，銦磷合金(InP)，銦砷合金(InAs)，或銦鉻合金(InCr)的銦合金。

藉由使用具有小的溶解度參數之材料於第二導電層363a及363b，可改善該第二導電層363a與有機化合物層362a之間，以及第二導電層363b與有機化合物層362b之間的黏著性。因此，在形成於第一基板上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。即使是使用能抵抗諸如溫度之製造條件的玻璃基板於元件製程之中時，諸如膜之撓性基板可藉由稍後換位至第二基板而使用做為基板350。因而，可以以良好的形式來剝離及換位記憶體元件，而製造半導體裝置。

當然地，相似於第1A，1B，16A，及16B圖之各個導電層所形成的導電層亦可使用做為第10及11圖中所示之半導體裝置中的第一導電層及第二導電層。含有具備小的溶解度參數之金屬材料的導電層係使用來做為第一導電層和第二導電層的至少之一，或選擇性地，用以降低界面張力的氧化處理及類似處理係執行於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面的至少之一。可採用如第16A圖中所示之其中係使用具有小的溶解度參數之金屬材料來形成第一導電層及第二導電層的結構；或可採用如第16B圖中所示之其中具有小的表面張力之地區係形成於第一導電層與有機化合物層之間，以及第二導電層與有機化合物層之間的界面處之結構。

而且，進一步地，在此實施例模式中(在第10及11圖中所示的半導體裝置中)，如實施例模式1中之第19A至19C圖中所示地，絕緣層可配置於有機化合物層與第一導電層之間，有機化合物層與第二導電層之間；或第一導電層與有機化合物層之間及第二導電層與有機化合物層之間。藉由提供該絕緣層，則諸如記憶體元件之寫入電壓的特性會穩定而不會變動，且正常的寫入可予以執行於各個元件之中。此外，因為載子注入性質係由穿隧電流所改善，所以可增加有機化合物層的厚度；因此，可防止在提供電性導通之前的初始狀態中記憶體元件短路之缺陷。

配置有元件形成層385和記憶體元件部分375的基板係以黏著性樹脂395來附著於配置有作用為天線之導電層393的基板396。元件形成層385及導電層393係經由樹脂395中所含的導電性微粒394而電性連接。選擇性地，配置有元件形成層385和記憶體元件部分375的基板係由諸如銀糊，銅糊，或碳糊之導電性黏著劑，或由焊接法來附著於配置有作用為天線之導電層393的基板396。

因而，可形成配置有記憶體元件及天線之半導體裝置。此外，在此實施例模式中，元件形成層可由形成薄膜電晶體於基板上所配置，或元件形成層可由形成場效電晶體於Si或類似物之半導體基板的基板上所配置。選擇性地，可使用SOI基板來做為基板，以及可配置元件形成層於該基板上。在此情況中，該SOI基板可由附著晶圖或藉由使用所謂SIMOX之方法所形成，其中該SIMOX法係藉由佈植氧離子進入Si基板內而形成絕緣層於Si基板內部。

此外，該元件形成層亦可提供於配置有作用為天線的導電層之基板上。此外，亦可提供感測器來連接至電晶體。

此實施例模式可與上述實施例模式自由地結合而實施。此外，根據此實施例模式所製造之半導體裝置可藉由在剝離過程中自基板來剝離且將其附著於撓性基板，而配置於撓性基底上以獲得可撓性。該撓性基底對應於由聚丙烯，聚酯，乙烯類，聚氟乙烯，氯乙烯，或其類似物所形成之膜；由纖維材料所形成之紙；基底材料膜(例如聚酯，聚醯胺，無機蒸鍍膜，或紙)與黏著性合成樹脂膜(例如丙烯酸合成樹脂或環氧合成樹脂)之堆疊膜；或類似物。該膜係附著於即將由熱處理及壓力處理所處理的物體，當執行熱處理及壓力處理時，可藉由熱處理來熔化配置於最外層(非黏著層)中之膜或層的最外表面中所配置的黏著層，且藉由壓力來將其附著。該黏著層不必一定要配置於基底中，該黏著層對應於含有諸如熱硬化樹脂，紫外光硬化樹脂，環氧樹脂黏著劑，或樹脂添加物之黏著劑的層。

藉由本發明，可製造出包含具有高黏著性於記憶體元件內部之記憶體元件，使得換位可以以良好狀態來執行的半導體裝置。因此，可以以高的產能來製造具有更高可靠性的半導體裝置上，而不會使設備或方法複雜化。

(實施例模式6)

在此實施例模式中，將利用圖式來敘述包含上述實施例模式中所述之記憶體元件的半導體裝置實例。第14A圖係此實施例模式之半導體裝置的頂視圖，以及第14B圖係沿著第14A圖中之線X－Y所取得的橫剖面視圖。

如第14A圖中所示，其係包含記憶體元件，電路部分421，及天線431之半導體裝置的記憶體元件部分404係形成於基板400之上。第14A及14B圖中所示的狀態係在製程之中間時，其中記憶體元件部分，電路部分，及天線已形成於能抵抗製造條件的基板400上。材料及製造方法可相似於實施例模式4地選擇以供製造用。

在基板400之上，電晶體441係配置於記憶體元件部分404中，另一方面，電晶體442係配置於電路部分421中，而以剝離層452和絕緣層453插入於該兩電晶體之間。絕緣層461，454，及455係形成於電晶體441及442之上，以及由第一導電層457d，有機化合物層458，及第二導電層459所建構之記憶體元件443係形成於絕緣層455之上。有機化合物層458係由作用為隔板460b來予以個別地分開，第一導電層457d係連接到電晶體441的導線層，使得記憶體元件443可電性地連接至電晶體441。

在第14B圖中所示的記憶體元件中，第二導電層459係堆疊於導線層456a和導電層457c之上，以便相互電性連接。在絕緣層455之上，係形成絕緣層457a和天線431a，導電層457b和天線431b，導電層457e和天線431c，及導電層457f和天線431d的個別堆疊層。電性連接天線至記憶體元件部分404和電路部分421的導電層457e係在絕緣層455中所形成之可到達導線層456b的開口中形成與導電層456b接觸。在天線431a，431b，431c，及431d下方之導電層457a，457b，457e，及457f亦可改善絕緣層455與天線431a，431b，431c，及431d之間的黏著性。在此實施例模式中，係使用聚亞醯胺膜來做為絕緣層455，使用鈦膜來做為各個導電層457a，457b，457e，及457f，以及使用鋁膜來做為各個天線431a，431b，431c，及431d。

開口(亦稱為接觸孔)係形成於絕緣層455之中，使得第一導電層457d和電晶體441，導電層457c和導線層456b，以及導電層457e和導線層456b相互連。因為當導電層之間的接觸面積藉由放大開口所增加時，電阻會減少，所以在此實施例模式中係設定該等開口使得，用以連接第一導電層457d至電晶體441的開口最小，用以連接導電層457c至導線層456a的開口次之，以及用以連接導電層457e至導線層456b的開口最大。在此實施例模式中，用以連接第一導電層457d至電晶體441的開口係5微米×5微米，用以連接導電層457c至導線層456a的開口係50微米×50微米，以及用以連接導電層457e至導線層456b的開口係500微米×500微米。

在此實施例模式中，自絕緣層460a至天線431b的距離a係500微米或更長，自第二導電層459之末端部分至絕緣層460a之末端部分的距離b係250微米或更長，自第二導電層459之末端部分至絕緣層460c之末端部分的距離c係500微米或更長，以及自絕緣層460c之末端部分至天線431c的距離d係250微米或更長。該絕緣層460c係部分地形成於電路部分421中，且因此，電晶體442之一部分係覆蓋有絕緣層460c，以及其另一部分則並未覆蓋有絕緣層460c。

此實施例模式之半導體裝置的頂視圖係第17A及17B圖。第17A圖中之記憶體元件部分404的放大視圖係第17B圖，且如第17B圖中所示地，形成有記憶體元件451。

RF輸入部分401包含高電位電源供應(VDD)端子，低電位電源供應端子，以及時脈信號(CLK)端子。在此實施例模式中，係使用接地電位(GND)來做為低電位電源供應器。該RF輸入部分401藉由整流自天線(未顯示)所接收之電波來產生VDD，而藉由頻率畫分所接收之電波來產生CLK。邏輯電路部分402係連接至高電位電源供應器及低電位，時脈信號則輸入至邏輯電路部分402之內。

複數個接墊係配置於外部輸入部分403中；例如包含信號輸出(DATAOUT)接墊，寫入信號輸入(WEB)接墊，讀取信號輸入(REB)接墊，時脈信號(CLK)接墊，接地電位(GND)接墊，高電位電源供應(VDD)接墊，以及寫入電源供應(VDDH)接墊。

在記憶體元件部分404中，係配置有透過VDDH接墊來輸入信號之VDDH端子，透過VDD接墊來輸入信號之VDD端子，透過GND接墊來輸入信號之GND端子，透過CLK接墊來輸入信號之CLK端子，透過REB接墊來輸入信號之REB端子，以及透過WEB接墊來輸入信號之WEB端子。此外，RF輸入部分401之高電位電源供應(VDD)端子和記憶體元件部分404之VDDH端子係經由二極體406來相互連接。因此，藉以經由二極體之連接，可在寫入資料至記憶體元件部分內之中，防止連接至高電位電源供應(VDD)端子之接頭的電源供應器與VDDH端子之間短路。在第17A及17B圖中所示的半導體裝置中，較佳地，保護電路係配置於CLK接墊與CLK端子之間，REB接墊與REB端子之間，或WEB接墊與WEB端子之間。

調整電路部分405包含複數個電阻器，在記憶體元件部分404中之CLK端子係經由該等電阻器之任一來連接至邏輯電路部分402。此外，在記憶體元件部分404中之REB端子係經由該等電阻器之任一來連接至邏輯電路部分402。在藉由使用外部信號來寫入資料至或讀取資料自記憶體元件部分404中，該調整電路部分405可調整以便不會從邏輯電路部分402來輸入不必要的控制信號到記憶體元件部分404。相似地，在寫入資料至記憶體元件部分404內之中，電阻器407亦可調整以便不會從邏輯電路部分402來輸入信號到記憶體元件部分404，亦即，該電阻器407作用為調整電路。

藉由使用此一半導體裝置，可自外部輸入部分403直接地輸入電源供應電壓或信號到記憶體元件部分404之內，使得資料(對應於資訊)可寫入至記憶體元件部分404內或讀取自記憶體元件部分404。

進一步地，在其中信號並未直接輸入至外部輸入部分403內的情況中，電源供應和信號可透過RF輸入部分而內部地產生自藉由天線部分所接收之電波，使得資料可讀取自記憶體元件部分404。

在本發明之電路構成中，在寫入資料至記憶體元件部分404內之中。來自外部輸入部分403的信號係由二極體406所阻隔。另一方面，記憶體元件部分404的VDDH係固定於RF輸入部分401的VDD，用以使藉由來自天線之信號而自記憶體元件部分404讀取資料能穩定。

接著，在第18B圖中係顯示在調整電路部分405的構成中相異於第18A圖之半導體裝置的構成。第18B圖中所示之半導體裝置包含RF輸入部分411，邏輯電路部分412，外部輸入部分413，記憶體元件部分414，調整電路部分415，二極體416，以及電阻器417。在第18B圖之半導體裝置中的調整電路部分415係由開關所建構。做為該開關，可使用反相器、類比開關、或類似物。在此實施例模式中，係使用反相器和類比開關；該反相器及類比開關之輸入端子係連接於電阻器417與WEB端子之間，以及該反相器及類比開關之輸出端子係相互連接。電阻器417係配置使得當無外部輸入至WEB之內時，輸入VDD至WEB之內，而當存在有外部輸入時，則該輸入具有優先序。調整電路部分415係以以下方式來穩定地供應信號至記憶體元件部分414；在其中由外部輸入來輸入LOW(低)信號至WEB之內的情況中，亦即，在外部輸入的情況中，係阻隔來自邏輯電路部分412之不必要的信號，而在其中輸入HIGH(高)信號至WEB之內的情況中，亦即，在無外部輸入的情況中，係阻隔外部輸入之REB和CLK的信號。

此一半導體裝置亦可操作相似於依據第18A圖之方塊圖所描述之半導體裝置。然而，因為可專用包含反相器和類比開關之調整電路部分415來產生電源供應，所以並不會發生VDDH之電位由於二極體416的臨限電壓所降低之此一間題。

第22圖係對應於第17A及17B圖中所示之半導體裝置的電路之第18A圖的示意圖。在該半導體裝置中，係配置佔有最大面積之邏輯電路部分402，且配置RF輸入部分401和記憶體元件部分404毗鄰於該邏輯電路部分402。調整電路部分415和電阻器407係相互毗鄰地配置於記憶體元件部分404之一地區中，外部輸入部分403係配置毗鄰於RF輸入部分401，包含接墊之該外部輸入部分403可較佳地配置於與半導體裝置之一側接觸的地區中，此係因為以接墊來連接之附著可利用該半導體裝置之一側來做為準則而執行，該等電路及其類似物可由上述實施例模式中所述之製造方法所製造。第18A及18B圖係第17A及17B圖中所示之半導體裝置的電路方塊圖，第18A圖中之半導體裝置的方塊圖包含RF輸入部分401，邏輯電路部分402，外部輸入部分403，記憶體元件部分404，調整電路部分405，二極體406，及電阻器407。在第18B圖中之方塊圖包含RF輸入部分411，邏輯電路部分412，外部輸入部分413，記憶體元件部分414，調整電路部分415，二極體416，及電阻器417。

來自外部輸入端子所輸入之電壓和信號係輸入至記憶體元件部分404之內，以寫入資料(資訊)至該記憶體元件部分404之內。所寫入之資料係以以下方式來再讀取自記憶體元件部分404：藉由天線來接收AC信號，且RF輸入部分401將信號及電壓輸入至邏輯電路部分402之內；然後，透過邏輯電路部分402來將該信號變成控制信號，且將該控制信號輸入至記憶體元件部分404之內。

在調整電路部分的構成中，第18A及18B圖中所示的半導體裝置係相互不同的；調整電路部分405係由電阻器所建構，而調整電路部分415係由開關所建構。電阻器407及417各係升壓電路，其作用為調整電路部分。該調整電路部分405將調整以便不會在寫入資料至記憶體元件部分404內之中，自邏輯電路部分402輸入不必要的控制信號至記憶體元件部分404。相似地，電阻器407亦將調整以便不會在寫入資料至記憶體元件部分404內之中，自邏輯電路部分402輸入信號至記憶體元件部分404。在寫入資料至記憶體元件部分404內之中，來自外部輸入部分403的信號係由二極體406所阻隔，而記憶體元件部分404的VDDH係固定於來自RF輸入部分401所施加之VDD，用以穩定地讀取資料自記憶體元件部分404。依據第18A圖之方塊圖所作成的說明亦可應用於第18B圖之情況。

進一步地，天線可配置以重疊記憶體元件部分，或可配置以包圍該記憶體元件部分而不重疊該記憶體元件部分。在重疊記憶體元件部分的情況中，該天線可全部地或部分地重疊該記憶體元件部分。其中天線部分與記憶體元件部分相互重疊的結構將改善可靠性，因為可降低當通訊係由天線所執行時，由重疊在信號上之雜訊或類似物所造成之半導體裝置的故障操作，或由電磁感應所產生之電動勢的變動或類似者。而且，該半導體裝置亦可降低大小。

做為上述半導體裝置中之能以無接點方式來發射及接收資料的信號傳輸系統，可使用電磁耦合系統，電磁感應系統，微波系統，或其類似系統。該傳輸系統可考慮所打算之用途而予以適當地選擇，且最佳的天線可根據該傳輸系統而配置。

例如若使用電磁耦合系統或電磁感應系統(例如13.56MHz頻帶)來做為半導體裝置中的信號傳輸系統時，可利用藉由磁場密度中之改變所造成的電磁感應；因此，可形成作用為天線的導電層成為環形形狀(例如環形天線)或螺旋形狀(例如螺旋天線)。第21A至21C圖顯示形成於基板501上之作用為天線的導電層502及包含積體電路之晶片半導體裝置503的實例。

若使用微波系統(例如UHF頻帶(860至960MHz頻帶)，2.45GHz頻帶，或類似頻帶)來做為半導體裝置中之信號傳輸系統時，則可考慮使用於信號傳輸之電磁波的波長而適當地設定諸如作用為天線之導電層長度的形狀，例如作用為天線之導電層可形成為線性形狀(例如偶極天線，請參閱第21A圖)，扁平形狀(例如插線天線，請參閱第21B圖)，帶狀形狀(請參閱第21C及21D圖)，或類似形狀。作用為天線之導電層的形狀並未受限於直線的形式；作用為天線之導電層亦可考慮到電磁波的波長而以彎曲，曲折，或其結合之形式來配置。

作用為天線之導電層係由導電性材料，藉由CVD法，濺鍍法，諸如網版印刷法或孔版印刷法之印刷法，液滴放出法，配送法，電鍍法，或其類似法所形成。該導電層係以選擇自鋁(Al)，鈦(Ti)，銀(Ag)，銅(Cu)，金(Au)，鉑(Pt)，鎳(Ni)，鈀(Pd)，鉭(Ta)，及鉬(Mo)之元素，或含有該元素做為其主要成分之合金材料或化合物材料的單層結構或多層結構所形成。

在藉由使用網版印刷法來形成作用為天線之導電層的情況中，該導電層可藉由選擇性地印刷其中各具有數奈米至數十微米之顆粒大小的導電性顆粒係溶解或分散於有機樹脂中之導電糊來予以配置。做為導電性顆粒，可使用銀(Ag)，金(Au)，銅(Cu)，鎳(Ni)，鉑(Pt)，鈀(Pd)，鉭(Ta)，鉬(Mo)，及鈦(Ti)之一或多個的金屬顆粒，鹵化銀之微粒，或分散性奈米顆粒。此外，當作導電糊中所含之有機樹脂，可使用各作用為金屬顆粒之結合劑，溶解劑，分散劑，或塗佈構件之一或複數種有機樹脂。典型地，可使用諸如環氧樹脂或矽樹脂。當形成導電層時，較佳地，可在施加導電糊之後執行烘乾，例如在使用含有銀做為其主要成分之微粒來做為導電糊的情況中(例如顆粒大小係1奈米以上以及100奈米以下)，可藉由烘乾於150至300℃之溫度的硬化法來獲得導電層。選擇性地，可使用含有焊料或無鉛焊料做為主要成分之微粒；在此情況中，較佳的是使用具有20微米以下之顆粒大小的微粒。焊料或無鉛焊料具有低成本的優點。

此外，如上述材料一樣地，可應用陶質物，陶鐵磁體，或其類似物於天線。

進一步地，在應用電磁耦合系統或電磁感應系統以及提供具有與金屬接觸的天線之半導體裝置的情況中，較佳地可配置具有導磁性的磁性材料於半導體裝置與金屬之間。在提供具有與金屬接觸的天線之半導體裝置的情況中，渦電流會根據磁場中的改變而流動於金屬中，且由該渦電流所產生之去磁場會減損磁場中的改變而降低通訊距離。因此，藉由提供具有導磁性的材料於半導體裝置與金屬之間，可抑制該金屬的渦電流，藉以抑制通訊距離中之降低。注意的是，可使用具有高的導磁性及小的高頻率波損耗之陶鐵磁體或金屬薄膜來做為磁性材料。

此外，當提供天線時，諸如電晶體之半導體元件和作用為天線之導電層可直接地形成於一基板上，或選擇性地，半導體元件和作用為天線的導電層可配置於不同的基板上，且然後相互附著而電性連接。

至於包含第一導電層457d，有機化合物層458，及第二導電層459之記憶體元件443，因為在記憶體元件內的黏著性良好，所以在形成於第一基板之基板400上之後，諸如膜剝離的缺陷並不會在換位至第二基板的步驟時由於所施加的力而發生於該等層之間的界面。因此，可以以良好的形式來剝離及換位該記憶體元件，而製造半導體裝置。

在此實施例模式中所製造之具有記憶體元件的半導體裝置具有良好的黏著性於記憶體元件之內部，因此，可以以良好的狀態來執行剝離及換位過程。因而，可自由地執行換位於任一基板，且因此，可增加針對基板材料的選擇性。此外，亦可選擇不昂貴的材料用於基板，使得半導體裝置可根據所打算的目的而低成本地且具有寬廣功能性地予以製造。

藉由本發明，可製造具有良好黏著性於記憶體元件內部之記憶體元件的半導體裝置，使得換位步驟可以以良好的狀態來執行。因此，可以以高產能來製造具有更高可靠性的半導體裝置，而不會使設備或方法複雜化。

(實施例模式7)

在此實施例模式中，將敘述具有上述構成之半導體裝置中之資料的讀取及寫入。

首先，將利用第2A至2C圖及第3A至3C圖來描述當執行資料寫入於被動矩陣型半導體裝置中之記憶體元件時的操作，資料寫入可由光學動作或電性動作來加以執行，首先所描述的是其中資料寫入係由電性動作所執行的情況(請參閱第3A至3C圖)。注意的是，寫入係由改變記憶體胞格之電氣特性所執行；以及記憶體胞格之初始狀態(在施加電性動作之前的狀態)係由資料“0”所表示，而在改變電氣特性之後的狀態則由資料“1”所表示。

在寫入資料“1”進入記憶體胞格721內的情況中，首先，記憶體胞格721係由解碼器723及724以及選擇器725所選取。特定地，預定電壓V2係由解碼器724來施加至連接於記憶體胞格721之字元線W3，連接至記憶體胞格721之位元線B3係由解碼器723和選擇器725來連接至電路726。然後，寫入電壓V1係從電路726輸出至位元線B3。在此方式中，電壓Vw(＝V1－V2)係施加於用以建構該記憶體胞格721的第一導電層與第二導電層之間。藉由適當地選擇電位Vw，可實體地或電性地改變該等導電層之間的有機化合物層，因而寫入資料“1”。特定地，可改變讀取操作電壓之資料“1”狀態中的第一導電層與第二導電層間之間的電阻，使能極小於資料“0”狀態中之電阻，例如可適當地選擇該等電壓於(V1，V2)＝(0V，5V至15V)或(3V至5V，－12V至－2V)的範圍內，電壓Vw可在5V至15V或－15V至－5V的範圍中。

注意的是，可控制未經選取之字元線及位元線，使得資料“1”不會寫入於連接至該處的記憶體胞格中。例如可使未經選取之字元線及位元線成為浮動狀態。在用以建構各個記憶體胞格之第一導電層與第二導電層之間，必須提供諸如二極體特性之用以確保選擇性之特性。

同時，在寫入資料“0”至記憶體胞格721內的情況中，並不施加電性動作至記憶體胞格721，例如做為電路操作係相似於寫入資料“1”之情況，記憶體胞格721將由解碼器723和724以及選擇器725來加以選取；然而，從電路726到位元線B3之輸出電位係設定為相同於所選取之字元線W3的電位或未經選取之字元線的電位之程度，使得在其中記憶體胞格721之電氣特性並未改變之程度內的電壓(例如－5V至5V)被施加於用以建構記憶體胞格721的第一導電層與第二導電層之間。

接著所描述的是其中資料寫入係由光學動作所執行之情況(請參閱第20A至20C圖)。在此情況中，第二導電層753a必須透射雷射光，資料係藉由以雷射光自具有光透射性質之導電層(此處係第二導電層753a)側來照射有機化合物層752而寫入；此時，該有機化合物層752會由於以雷射光來選擇性地照射有機化合物層752之所欲部分而破裂，該破裂的有機化合物層係絕緣的，因而具有比其他部分更大的電阻。在此方式中，藉由雷射光來照射插入於兩導電層間之有機化合物層752，而利用配置有該有機化合物層752之該兩導電層間的電阻中的改變來寫入資料。例如若假設其中並未執行雷射光照射的有機化合物層之資料成為“0”時，則當寫入“1”之資料時，電阻將由於以雷射光來選擇性地照射所欲部分的有機化合物層且破壞該有機化合物層而增加。

進一步地，在其中使用藉由吸收光來產生酸之摻雜有化合物的共軛聚合物(光產酸劑)於有機化合物層752的情況中，當以雷射光來照射有機化合物層752時，導電率將僅在該有機化合物層752的所照射部分中增加，而其未經照射之部分並不具有導電性。因此，資料係利用藉由以雷射光來照射有機化合物層之所欲部分的有機化合物層電阻中之改變而寫入，例如若假設其中並未執行雷射光照射的有機化合物層之資料成為“0”時，則當寫入“1”之資料時，導電性將由於以雷射光來選擇性地照射所欲部分的有機化合物層而增加。

在雷射光照射的情況中，有機化合物層752之電阻中的改變係由雷射光照射所實現，而用於該雷射光之光束光點係窄至微米之等級，雖然該光束光點係依據記憶體胞格721的大小而定。例如當具有1微米直徑的雷射光束以10米/秒的線速度通過時，用於以該雷射光來照射各個記憶體胞格中所包含之有機化合物層的時間長度係100奈秒。為了要在100奈秒的短時間內改變相態，雷射功率可為10毫瓦以及功率密度可為10千瓦/平方毫米。此外，在以雷射光之選擇性照射的情況中，較佳地係使用脈波式雷射照射設備。

此處，將利用第20C圖來簡略地敘述雷射照射設備的實例，雷射照射設備1001係配裝有：電腦(在下文中稱為PC)1002，其在雷射光照射時執行不同的控制；雷射振盪器1003，其輸出雷射光；雷射振盪器1003之電源供應器1004；光學系統(ND濾光片)1005，用以衰減雷射光；聲光調變器(AOM)1006，用以調變雷射光的密度；光學系統1007，其係由用以聚光雷射光之橫剖面的透鏡，用以改變光學路徑之反射鏡，及類似物所建構；移動機構1009，具有x軸台及y軸台；D/A轉換器部分1010，用以數位－類比轉換自PC所輸出之控制資料；驅動器1011，其根據來自該轉換器部分所輸出之類比電壓來控制聲光調變器1006；驅動器1012，其輸出驅動信號，用以驅動該移動機構1009；以及自動聚焦機構1013，用以聚焦雷射光於即將予以照射的物體之上(請參閱第20C圖)。

做為雷射振盪器1003，可使用能振盪紫外光，可見光，或紅外光的雷射振盪器。做為雷射振盪器，可使用KrF，ArF，XeCl，Xe，或類似物之準分子雷射振盪器；He，He－Cd，Ar，He－Ne，HF，或類似物之氣體雷射振盪器；使用摻雜有Cr，Nd，Er，Ho，Ce，Co，Ti，或Tm之YAG，GdVO₄ ，YVO₄ ，YLF，YAlO₃ ，或其類似物之晶體的固態雷射振盪器；或GaN，GaAs，GaAlAs，InGaAsP，或其類似物之半導體雷射振盪器。有關固態雷射振盪器，較佳地，可應用基本波或第二至第五諧波。

接著，將敘述利用該雷射照射設備之照射方法。當置放配置有有機化合物層之基板於移動機構1009之中時，PC 1002將以在圖式外面的攝影機來偵測即將以雷射光來予以照射之有機化合物層的位置。然後，依據所偵測之位置資料，PC 1002將產生用以移動該移動機構1009的移動資料。

接著，PC 1002經由驅動器1011來控制聲光調變器1006之輸出光量，藉此，可由光學系統1005來衰減自雷射振盪器1003所輸出之雷射光，且然後可由聲光調變器1006來控制其光量，以便成為預定的光量。另一方面，光學路徑及自聲光調變器1006所輸出之雷射光的光束光點形式可由光學系統1007所改變，且由透鏡所聚光；然後，基板750將以該光線來照射。

此時，該移動機構1009係根據PC所產生之移動資料來控制而移動於x方向及y方向中，因而，可以以雷射光來照射預定的位置，而雷射光的光能量密度會轉換成為熱能，且在該基板750上所配置之有機化合物層可選擇性地以該雷射光來加以照射。注意的是，雖然此處所描述的係其中藉由移動該移動機構1009來執行雷射光照射的情況，但雷射光亦可藉由該整該光學系統1007而移動於x方向及y方向之中。

根據如上述之其中資料寫入係由雷射光照射所執行的本發明結構，半導體裝置可容易地且大量地製造，因此，可低成本地提供半導體裝置。

接著，將敘述當資料讀取係由被動矩陣型之該半導體裝置中記憶體元件所執行時之操作(請參閱第3A至3C圖)，該資料讀取係藉由使用建構各個記憶體胞格之第一導電層與第二導電層間的電氣特性中的差異，而執行於具有資料“0”之記憶體胞格與具有資料“1”之記憶體胞格之間。例如當用以建構具有資料“0”之各個記憶體胞格的第一導電層與第二導電層間之有效電阻(下文中將僅稱為各個記憶體胞格的電阻)係在讀取電壓時之R0時，而當具有資料“1”之各個記憶體胞格的電阻係在讀取電壓時之R1時，則可藉由使用該電阻中之差異來說明讀取資料之方法。注意的是，R1<<R0。在讀取/寫入電路中，例如可考慮第3B圖中所示之使用電阻器746及差動放大器747的電路726來做為讀取部分之構成，該電阻器746具有電阻值Rr，且R1<Rr<R0。電晶體748可取代電阻器746而配置，以及時脈控制之反相器749可取代差動放大器而配置(請參閱第3C圖)。在讀取的情況中係HIGH(高)以及在未讀取的情況中係LOW(低)的信號或反相信號係輸入至時脈控制的反相器749之內。無庸置疑地，該電路構成並未受限於第3A至3C圖。

當自記憶體胞格721讀取資料時，首先，記憶體胞格721係由解碼器723及724以及選擇器725所選取。特定地，預定電壓Vy係由解碼器724來施加於連接至記憶體胞格721之字元線Wy，連接至記憶體胞格721之位元線Bx係由解碼器723和選擇器725來連接至電路726的端子P。因而，端子P之電位Vp係由電阻器746(電阻值Rr)和記憶體胞格721(電阻值R0或R1)的分阻所決定，因此，在其中記憶體胞格721具有資料“0”的情況中，Vp0＝Vy＋(V0－Vy)×R0/(R0＋Rr)；在其中記憶體胞格721具有資料“1”的情況中，Vp1＝Vy＋(V0－Vy)×R1/(R1＋Rr)。所以，Vref係選擇以便成為在第3B圖中的Vp0與Vp1之間，而時脈控制之反相器的改變點係選擇以便成為在第3C圖中的Vp0與Vp1之間，使得低/高(或高/低)可根據資料“0”/“1””而輸出做為輸出電位Vout，藉以執行資料讀取。

例如，差動放大器係操作於3V之Vdd，以及Vy係設定成為0V，V0係設定成為3V，及Vref係設定成為1.5V。若R0/Rr＝Rr/R1＝9時，則當記憶體胞格之資料係“0”時，Vp0＝2.7V且輸出HIGH(高)來做為Vout，另一方面，當記憶體胞格之資料係“1”時，Vp1＝0.3V且輸出LOW(低)來做為Vout。以此方式，可執行資料讀取自記憶體胞格。

在上述方法中，有機化合物層752之電阻係藉由使用電阻值及分阻中之差異的電壓值所讀取。不用說地，讀取方法並未受限於此。例如，有如使用電阻中之差異一樣地，亦可使用電流值中之差異來讀取資料。此外，在其中記憶體胞格的電氣特性具有其中臨限電壓係不同於資料“0”與“1”的情況之間的二極體特性之情況中，亦可利用該臨限電壓中之差異來讀取資料。

接著，將敘述當執行資料寫入於主動矩陣型半導體裝置中的記憶體元件時之操作(請參閱第4A及4B圖，以及第5A至5C圖)。

首先，所描述的是其中資料寫入係由電性動作所執行的情況。注意的是，寫入係由改變記憶體胞格之電氣特性所執行；以及記憶體胞格之初始狀態(在施加電性動作之前的狀態)係由資料“0”所表示，而在改變電氣特性之後的狀態則由資料“1”所表示。

此處，將說明在第n列及第m行中來寫入資料至記憶體胞格231內的情況。在第n列及第m行中來寫入資料至記憶體胞格231內的情況中，首先，記憶體胞格231係由解碼器223及224以及選擇器225所選取。特定地，預定電壓V22係由解碼器224來施加至連接於記憶體胞格231之字元線Wn，連接至記憶體胞格231之位元線B3係由解碼器223及選擇器225來連接至包含讀取電路及寫入電路之電路226。然後，從電路226輸出寫入電壓V21至位元線B3。

因此，用以建構記憶體胞格之電晶體210a會導通，以及記憶體元件215b會電性連接至位元線，且施加大約Vw(＝Vcom－V21)之電壓。注意的是，該記憶體元件215b之一電極係連接至電位Vcom之共同電極。藉由適當地選擇電位Vw，可實體地或電性地改變該等導電層之間的有機化合物層，因而寫入資料“1”。特定地，可改變讀取操作電壓之資料“1”狀態中的第一電極層與第二電極層之間的電阻，使能極小於資料“0”狀態中之電阻。注意的是，該等電位可予以適當地選擇於(V21，V22，Vcom)＝(5V至15V，5V至15V，0V)或(－12V至0V，－12V至0V，3V至5V)的範圍內，電壓Vw可在5V至15V或－15V至－5V的範圍中。

注意的是，可控制未經選取之字元線及位元線，使得資料“1”不會寫入於連接至該處的記憶體胞格中，例如可施加用以關閉各個記憶體胞格之電晶體的電位(例如0V)至連接於該記憶體胞格之未經選取的字元線，而使未經選取之位元線成為浮動狀態，或可施加大約等於Vcom之電位。

另一方面，在寫入資料“0”至記憶體胞格231內的情況中，並不施加電性動作至記憶體胞格231。例如做為電路操作係相似於寫入資料“1”之情況，記憶體胞格231將由解碼器223和224以及選擇器225來加以選取；然而，從電路226到位元線B3之輸出電位係設定為相同於Vcom的程度，或使該位元線B3成為浮動狀態。因此，將施加低電壓(例如－5V至5V)或不施電壓至記憶體元件215b，使得電氣特性不會改變，藉以達成資料“0”的寫入。

接著所描述的是其中資料寫入係由光學動作所執行之情況。在此情況中，資料係藉由使用雷射照射設備自具有光透射性質之導電層側以雷射光來照射。做為雷射照射設備，可使用利用第20A至20C圖所描述之用於被動矩陣型半導體裝置的相同設備。

在其中使用有機化合物材料來做為有機化合物層的情況中，可藉由雷射光照射來氧化或碳化該有機化合物層成為絕緣。所以，以雷射光所照射之記憶體元件的電阻值會增加，而未以雷射光所照射之記憶體元件的電阻值並不會改變。在其中使用摻雜有光產酸劑的共軛聚合物材料的情況中，導電性可藉由雷射光照射來提供有機化合物層，亦即，導電性係提供於以雷射光所照射之記憶體元件，而導電性並不提供於未以雷射光所照射之記憶體元件。

接著，將敘述當資料讀取係由電性動作所執行時之操作。此處，電路226具有包含電阻器246及差動放大器247之構成；然而，該電路226之構成並未受限於此，且可採用任何過程。

將敘述當資料讀取係由主動矩陣型之半導體裝置中的電性動作所執行時之操作。該資料讀取係藉由使用記憶體元件215b之電氣特性中的差異，而執行於具有資料“0”之記憶體胞格與具有資料“1”之記憶體胞格之間。例如當用以建構具有資料“0”之各個記憶體胞格的記憶體元件之電阻係在讀取電壓時之R0時，而當用以建構具有資料“1”之各個記憶體胞格的記憶體元件之電阻係在讀取電壓時之R1時，則可藉由使用該電阻中之差異來說明讀取資料之方法。注意的是，R1<<R0。在讀取/寫入電路中，例如可考慮第5B圖中所示之使用電阻器246及差動放大器247的電路226來做為讀取部分之構成，該電阻器具有電阻值Rr，且R1<Rr<R0。電晶體249可取代電阻器246而配置，以及時脈控制之反相器248可取代差動放大器而配置(請參閱第5C圖)。無庸置疑地，該電路構成並未受限於第5A至5C圖。

當資料係以第x列及第y行來讀取自記憶體胞格231時，記憶體胞格231係首先由解碼器223及224以及選擇器225所選取。特定地，預定電壓V24係由解碼器224來施加至連接於記憶體胞格231之字元線Wy，連接至記憶體胞格231之位元線Bx係由解碼器223及選擇器225來連接至電路226的端子P，因而，端子P之電位Vp係由電阻器246(電阻值Rr)和記憶體胞格215b(電阻值R0或R1)的分阻所決定，因此，在其中記憶體胞格231具有資料“0”的情況中，Vp0＝Vcom＋(V0－Vcom)×R0/(R0＋Rr)；在其中記憶體胞格231具有資料“1”的情況中，Vp1＝Vcom＋(V0－Vcom)×R1/(R1＋Rr)。所以，Vref係選擇以便成為在第5B圖中的Vp0與Vp1之間，而時脈控制之反相器的改變點係選擇以為成為在第5C圖中的Vp0與Vp1之間，使得低/高(或高/低)可根據資料“0”/“1”而輸出做為輸出電位Vout，藉以執行資料讀取。

例如，差動放大器係操作於3V之Vdd，以及Vcom係設定成為0V，V0係設定成為3V，及Vref係設定成為1.5V。若R0/Rr＝Rr/R1＝9且電晶體210a之導通(on)電阻無需考慮時，則當記憶體胞格之資料係“0”時，Vp0＝2.7V且輸出HIGH(高)來做為Vout，另一方面，當記憶體胞格之資料係“1”時，Vp1＝0.3V且輸出LOW(低)來做為Vout。以此方式，可執行資料讀取自記憶體胞格。

在上述方法中，資料係藉由使用記憶體元件215b之電阻值及分阻中之差異的電壓值所讀取。當然，讀取方法並未受限於此。例如，有如使用電阻中之差異一樣地，亦可使用電流值中之差異來讀取資料。此外，在其中記憶體胞格的電氣特性具有其中臨限電壓係不同於資料“0”與“1”中的二極體特性之情況中，亦可使用該臨限電壓中之差異來讀取資料。

具有上述構成之各記憶體元件和配置有該記憶體元件的半導體裝置係非依電性記憶體；因此，無需結合用以保持資料的電池，且可提供小、薄、及輕便的半導體裝置。此外，藉由使用上述實施例模式中所使用的絕緣材料來做為有機化合物層，可寫入(增加)資料，但無法執行資料之再寫入；因此，可防止偽造，使得可提供具有確保安全性之半導體裝置。

注意的是，此實施例模式可隨意地與上述實施例模式中所述之記憶體元件和具有該記憶體元件的半導體裝置的構成相結合而實施。

(實施例模式8)

此實施例模式之半導體裝置的構成將利用第12A圖來加以敘述。如第12A圖中所示，本發明之半導體裝置20具有以無接點方式來通訊資料的功能，其包含電源供應器電路11，時脈產生電路12，資料調變/解調變電路13，用以控制另一電路的控制電路14，界面電路15，半導體電路16，資料匯流排17，天線(天線線圈)18，感測器21，及感測器電路22。

該電源供應器電路11係依據自天線18所輸入之交變信號來產生即將供應至半導體裝置20中的個別電路之各式各樣電源供應的電路；該時脈產生電路係依據自天線所輸入之交變信號來產生即將供應至半導體裝置20中的個別電路之各式各樣時脈信號的電路；資料調變/解調變電路13具有調變/解調變即將與讀取器/寫錄器19通訊的資料；控制電路14具有控制記憶體電路16之功能；天線18具有發射及接收電磁波或電波之功能；讀取器/寫錄器19可與半導體裝置通訊，控制該半導體裝置，以及控制其資料之處理。該半導體裝置並未受限於上述構成；例如可添加諸如電源供應電壓之限幅器電路或專用於碼處理之硬體的另外元件。

半導體電路16包含記憶體元件，其中有機化合物層或相態改變層係插入於成對的導電層之間。注意的是，記憶體元件16可僅包含其中有機化合物層或相態改變層係插入於成對的導電層之間的記憶體元件，或包含具有另一構成的半導體電路。例如具有另一構成的半導體電路對應於下列之一或複數個：DRAM，SRAM，FeRAM，遮罩式ROM，PROM，EPROM，EEPROM，以及快閃記憶體。

感測器21係由諸如電阻器，電容耦合元件，電感耦合元件，光伏元件，光電轉換元件，熱電動勢元件，電晶體，熱敏電阻，或二極體之半導體電路所構成。藉由感測器電路22，可偵測阻抗，電抗，電感，電壓，或電流的改變，且使該改變接受類比/數位轉換(A/D轉換)，使得信號輸出至控制電路14。

(實施例模式9)

根據本發明，可形成作用具有處理器電路之晶片的半導體裝置(下文中亦稱該晶片為處理器晶片，無線式晶片，無線式處理器，無線式記憶體，或無線式標籤)。本發明半導體裝置的應用範圍係寬廣的，例如本發明之半導體裝置可用來提供於紙幣，硬幣，有價證券，證照，支付票券，包裝容器，書籍，記錄媒體，個人所有物，交通工具，食物，衣物，保健產品，日用品，藥品，電子裝置，或類似物。

具有使用本發明之記憶體元件的半導體裝置具備良好的黏著性於記憶體元件內部；因此，可以以良好的狀態來執行剝離及換位過程。因而，換位可隨意地執行於任何基板，且因此，亦可選擇不昂貴的材料用於基板，使得半導體裝置可根據所打算的目的而低成本地且具有寬廣功能地製造。所以，根據本發明之具有處理器電路的晶片亦具有低成本，小且薄的大小，以及輕便的特性，因而，適用於可易於攜帶之廣泛流通的紙幣，硬幣，或書籍，個人所有物，衣服，或其類似物。

紙鈔及硬幣係流通於市場之錢幣，且在其種類中包含在某一地區中有效之類似於紙幣，紀念幣，及其類似物的錢幣(現金)。有價證券係有關支票，證券，期票，或類似物，且可配置有具備處理器電路的晶片90(請參閱第13A圖)。證照係有關駕駛執照，居留證，或類似物，且可配置有具備處理器電路的晶片91(請參閱第13B圖)。個人所有物係有關皮包，眼鏡，或類似物，且可配置有具備處理器電路的晶片(請參閱第13C圖)。支付票券係有關郵票，糧票，種種禮品證明，或其類似物。包裝容器係有關用於食品容器及類似物之包裝紙，塑膠瓶，或其類似物，且可配置有具備處理器電路的晶片93(請參閱第13D圖)。書籍係有關精裝書，平裝書，或其類似物，且可配置有具備處理器電路的晶片94(請參閱第13E圖)。記錄媒體係有關DVD軟體，錄影帶，或類似物，且可配置有具備處理器電路的晶片95(請參閱第13F圖)。交通工具係有關諸如自行車，船隻，或類似物之運輸工具，且可配置有具備處理器電路的晶片96(請參閱第13G圖)。食物係有關食品，飲料，或類似物。衣物係有關衣服，鞋子，或類似物。保健產品係有關醫療儀器，健身器材，或類似物。日用品係有關傢具，照明裝置，或類似物。藥品係有關醫藥，殺蟲劑，或類似物。電子裝置係有關液晶顯示裝置，EL顯示裝置，電視裝置(電視機和薄型電視機)，行動電話，或類似物。

本發明之半導體裝置係藉由安裝於印刷電路板上，藉由附著於物品表面，或藉由嵌入於物品中而固定於此一物品。例如在書籍的情況中，該半導體裝置可嵌入於其紙張之中；在由有機樹脂所製成之封裝的情況中，該半導體裝置可嵌入於有機樹脂之中。可實現小且薄的大小以及輕便性之本發明半導體裝置並不會損害物品本身的設計，即使是在固定於該物品之後亦然。進一步地，藉由提供本發明之半導體裝置於紙幣，硬幣，有價證券，證明，支付證明，或其類似物，可提供識別功能，且可藉由使用該識別功能而防止偽造。此外，諸如檢查系統之系統效率可藉由提供本發明之半導體裝置於包裝容器，記錄媒體，個人所有物，食物，衣物，日用品，電子裝置，或類似物而改善。

接著，將參圖式來敘述已安裝本發明半導體裝置的電子裝置之一模式。此處所例示之電子裝置係行動電話，其包含外殼2700及2706，面板2701，殼體2702，印刷線路2703，操作鈕2704，及電池2705(請參閱第12B圖)。面板2701係可拆卸地結合於殼體2702中，以及該殼體2702係裝配於印刷線路板2703之內，該殼體2702之形狀和大小可根據結合面板於內之電子裝置來適當地改變。在印刷線路板2703之上，係安裝複數個經封裝之半導體裝置，本發明之半導體裝置可使用來做為該等經封裝之半導體裝置之一。在該印刷線路板2703上所安裝之複數個半導體裝置具有選擇自控制器，中央處理單元(CPU)，記憶體，電源供應電路，聲頻處理電路，傳送/接收電路，及其類似物之任一功能。

面板2701係經由連接膜2708來連接至印刷線路板2703。上述面板2701，殼體2702，及印刷線路板2703係與操作鈕2704和電池2705一起容納於外殼2700及2706之內部。在面板2701中之畫素區2709係提供使能透過外殼2700中所配置的開口窗來觀看。

如上述，本發明之半導體裝置具有小且薄的大小，及輕便性的特性，該等特性可以有效率地使用該電子裝置之外殼2700及2706內部的有限空間。

此外，因為本發明之半導體裝置包含具有簡單結構之記憶體元件，其中有機化合物層係插入於成對的導電層之間，所以可提供電子裝置來使用不昂貴的半導體裝置。而且，因為高度積體易於以本發明之半導體裝置來達成，所以可提供電子裝置來使用具有含大容量之半導體電路的半導體裝置。

進一步地，包含於本發明半導體裝置中之藉由光學動作或電性動作來寫入資料的記憶體元件具有非依電性，以及能額外寫入資料的特性；該等特性可額外地寫入新的資料以及防止由於再寫入所造成的偽造。因此，可提高使用高度功能性及高度加值的半導體裝置。

注意的是，外殼2700及2706的形狀僅係行動電話外部形狀的實例；此實施例模式之電子裝置可根據功能及所打算的用途而修正成為各式各樣的模式。

〔實施例1〕

在此實施例中，係顯示藉由使用本發明來製造記憶體元件，以及執行換位步驟所獲得的結果。

將做為第一導電層之鈦膜，做為隔板之覆蓋一部分第一導電層的具1.5微米厚度之聚亞醯胺膜，做為絕緣層之具有1奈米厚度的氟化鈣(CaF₂ )膜，及做為有機化合物層之具有10奈米厚度的NPB膜堆疊於玻璃基板上，以及使用不同的材料及製造方法以形成第二導電層，使製造出樣品1至7。當作比較性實例，係製造其中使用鋁膜來做為第二導電層之樣品。注意的是，在此實施例中，在將聚亞醯胺膜形成於第一導電層上以便具有開口之後，係執行氧(O₂ )灰化法於該第一導電層之上，以去除聚亞醯胺殘留物。

該第二導電層係：銦膜(厚度：200奈米)於樣品1中；銦膜(厚度：100奈米)和鋁膜(厚度：200奈米)的堆疊層於樣品2中；含有10重量百分比之錫的銦錫合金膜(厚度：200奈米)於樣品3中；含有1重量百分比之錫的銦錫合金膜(厚度：200奈米)於樣品4中；含有10重量百分比之錫的銦錫合金膜(厚度：100奈米)和鋁膜(厚度：200奈米)的堆疊層於樣品5中；含有10重量百分比之鎂的鎂銦合金膜(厚度：150奈米)於樣品6中；以及錳膜(厚度：80奈米)於樣品7中。在樣品1，2，及7之中，該等膜係由蒸鍍法所形成；在樣品3至5中之銦錫合金膜係由共蒸鍍銦和錫所形成；以及在樣品6中之鎂銦合金膜係由共蒸鍍鎂和銦所形成。在比較性實例中之鋁膜亦由蒸鍍法而形成有200奈米的厚度。注意的是，在所有的樣品中，各個有機化合物層的面積約為100平方毫米，以及各個第二導電層的面積約為170平方毫米。注意的是，在銦錫合金膜中，電阻係由添加0.1以上之重量百分比的錫至銦之內而降低，就其中可易於保持對外部端子之導電性而言，此係較佳的。

在樣品1至7及比較性實例之形成於玻璃基板上的各個記憶體元件之上，係藉由孔版印刷法來施加環氧樹脂，且在氮氛圍中以110℃來加熱60分鐘，而形成環氧樹脂層於100至200微米厚度。之後，將樣品1至7及比較性實例之各個記憶體元件剝離且換位至環氧樹脂層。個別的換位狀態係顯示於第1表中。

在此實施例中之利用本發明所製造的所有樣品1至7中，當觀察時，剝離可以以良好的狀態來執行，而無膜剝離，剝離殘留物，或類似物。相反地，在其中形成鋁膜來做為第二導電層之比較性實例的記憶體元件之情況中，僅鋁膜會換位至環氧樹脂層，以致該記憶體元件無法完全地自玻璃基板剝離。

如上述，可確定的是，因為使用本發明所製造的記憶體元件具有良好的黏著性於記憶體元件之內部，所以可以以良好的狀態來執行剝離和換位過程。因此，換位可隨意地執行於任何基板，且因而，可增加基板材料的選擇性。此外，亦可選擇不昂貴的材料來供基板用，使得半導體裝置可根據所打算的目的而低成本地且具有寬廣功能性地予以製造。

藉由本發明，可製造包含記憶體元件之半導體裝置，其中該記憶體元件具有良好的黏著性於記憶體元件之內部，而以良好的狀態來執行換位步驟。因此，可高產能地製造具有更高可靠性的半導體裝置，而不致使方法複雜化。

〔實施例2〕

在此實施例中，係顯示藉由使用本發明來製造記憶體元件，以及執行換位步驟所獲得的結果。

相似於實施例1地，將做為第一導電層之鈦膜，做為絕緣層之具有1奈米厚度的氟化鈣(CaF₂ )膜，以及做為有機化合物層之具有10奈米厚度的NPB膜堆疊於玻璃基板上，且形成第二導電層。在此實施例中，銦錫合金膜係藉由蒸鍍法，利用含有5重量百分比之錫的銦錫合金來做為蒸鍍源，而形成具有200奈米厚度之銦錫合金膜來做為第二導電層。注意的是，有機化合物層的面積約為1平方毫米，以及第二導電層的面積約為170平方毫米；而且，應注意的是，在此實施例中，於將聚亞醯胺膜形成於第一導電層上以便具有開口之後，係執行氧(O₂ )灰化法於該第一導電層之上，以去除聚亞醯胺殘留物。

在此實施例之形成於玻璃基板上的記憶體元件之上，係藉由孔版印刷法來施加環氧樹脂，且在氮氛圍中以110℃來加熱60分鐘，而形成環氧樹脂層於100至200微米厚度。之後，將此實施例之記憶體元件剝離且換位到該環氧樹脂層。

當觀察時，利用本發明所製造之此實施例的記憶體元件可以以良好的狀態來剝離，而無膜剝離，剝離殘留物，或類似物。

如上述，可確定的是，因為使用本發明所製造的記憶體元件具有良好的黏著性於記憶體元件之內部，所以可以以良好的狀態來執行剝離和換位過程。因此，換位可隨意地執行於任何基板，且因而，可增加基板材料的選擇性。此外，亦可選擇不昂貴的材料來供基板用，使得半導體裝置可根據所打算的目的而低成本地且具有寬廣功能性地予以製造。

藉由本發明，可製造包含記憶體元件之半導體裝置，其中該記憶體元件具有良好的黏著性於記憶體元件之內部，而以良好的狀態來執行換位步驟。因此，可高產能地製造具有更高可靠性的半導體裝置，而不致使方法複雜化。

此申請案係依據2005年11月9日在日本專利局所申請之日本專利申請案序號第2005－325448號，該申請案之全部內容係結合於本文中以供參考。

11．．．電源供應電路

12．．．時脈產生電路

13．．．資料調變/解調變電路

14．．．控制電路

15．．．界面電路

16．．．半導體電路

17．．．資料匯流排

18，431，431a，431b，431c，431d．．．天線

20，217，503，716．．．半導體裝置

21．．．感測器

22．．．感測器電路

30，200，250，266，275，280，300，350，396，400，501，750，760，770，780，790．．．基板

31，33，35，38，50，53，55，58，60，63，65，68，70，73，75，78，213，263，286，293，313，342，343，306a，306b，363a，363b，356，393，459，357a，357b，357c，357d，357e，357f，502，80a，80b，80c，82a，82b，82c，206a，206b，256a，256b，286a，286b．．．導電層

32，52，57，62，67，72，77，212，292，312，362，458，752，762，772，792，81a，81b，81c，262a，262b，362a，362b，632b．．．有機化合物層

36，66，69，76，376，203a，203b，317a，317b，777，296a，296b．．．處理區

51，61，71，74，208，251，261，264，269，270，288，294，314，326，364，453，201a，201b，301a，460a，460b，460c，209，211，214，216，454，455，461，754，764，774，776，794．．．絕緣層

90，91，93，94，95，96，97．．．晶片

202，205a，205b．．．導線

207，267，287，765，775，357a，357b，357c，307a，307b，307c．．．隔板(絕緣層)

223，224，723，724．．．解碼器

246，407，417，746．．．電阻器

225，725．．．選擇器

226，726．．．電路

231，721．．．記憶體胞格

232，722．．．記憶體胞格陣列

247，747．．．差動放大器

248，749．．．時脈控制之反相器

249，441，442，748，210a，210b，260a，260b，290a，290b，310a，310b，320a，320b，360b．．．電晶體

268，452．．．剝離層

281．．．閘極電極層

282．．．非結晶半導體層

285．．．汲極電極層

325，375，404，414．．．記憶體元件部分

330，340．．．電晶體部分

335，385．．．元件形成層

394．．．導電性微粒

395．．．樹脂

401，411．．．RF(射頻)輸入部分

402，412．．．邏輯電路部分

403，413．．．外部輸入部分

405，415．．．調整電路部分

406，416．．．二極體

421．．．電路部分

443，451，215a，215b，265a，265b，295b，315a，315b，365a，365b．．．記憶體元件

1001．．．雷射照射設備

1002．．．PC(個人電腦)

1003．．．電射振盪器

1004．．．電源供應器

1005，1007．．．光學系統

1006．．．聲光調變器

1009．．．移動機構

1010．．．D/A轉換器部分

1011，1012．．．驅動器

1013．．．自動聚焦機構

202a，202b．．．閘極電極層

204a，204b，283a，283b．．．半導體層

255a，255b，255c，255d，456a，456b．．．導電層

2700．．．外殼

2701．．．面板

2702．．．殼體

2703．．．印刷線路板

2704．．．操作鈕

2705．．．電池

2708．．．連接膜

2709．．．畫素區

751a，751b，751c，753a，753b，761a，761b，761c，763a，763b，771a，771b，771c，773a，773b，791a，791b，791c，793a，793b．．．導電層

766a，766b，766c，776a，776b，776c．．．處理區

第1A及1B圖各顯示本發明；第2A至2C圖各顯示本發明之半導體裝置；第3A至3C圖各顯示本發明之半導體裝置；第4A及4B圖各顯示本發明之半導體裝置；第5A至5C圖各顯示本發明之半導體裝置；第6A及6B圖各顯示本發明之半導體裝置；第7圖顯示本發明之半導體裝置；第8A及8B圖顯示本發明的半導體裝置之製造方法；第9A及9B圖顯示本發明的半導體裝置之製造方法；第10圖顯示本發明之半導體裝置；第11圖顯示本發明之半導體裝置；第12A及12B圖各顯示本發明之半導體裝置；第13A至13G圖各顯示本發明之半導體裝置；第14A及14B圖各顯示本發明之半導體裝置；第15A至15C圖各顯示使用於解說本發明揭示之半導體裝置；第16A至16C圖各顯示本發明；第17A及17B圖各顯示本發明之半導體裝置；第18A及18B圖各顯示本發明之半導體裝置；第19A至19C圖各顯示本發明之半導體裝置；第20A至20C圖各顯示本發明之半導體裝置；第21A至21D圖各顯示本發明之半導體裝置；以及第22圖顯示本發明之半導體裝置。

31．．．導電層

32．．．有機化合物層

33．．．導電層

Claims (8)

1. 一種半導體裝置之製造方法，包含：形成第一導電層於第一基板上；對該第一導電層之表面執行氧化處理；對該第一導電層之表面執行氮化處理；形成有機化合物層以和該第一導電層的該表面接觸；形成第二導電層於該有機化合物層上，以製造一記憶體元件，該記憶體元件包括該第一導電層、該有機化合物層、以及該第二導電層；附著具有可撓性之第二基板至該第二導電層；自該第一基板剝離該記憶體元件；以及以黏著層來附著該記憶體元件至第三基板，其中該第二導電層包含銦、錫、鉛、鉍、鈣、錳、及鋅的一種或多種，且其中該第二導電層係形成於氧氛圍中。
2. 一種半導體裝置之製造方法，包含：形成第一導電層；對該第一導電層之表面執行氧化處理；對該第一導電層之表面執行氮化處理；形成有機化合物層以和該第一導電層上之該表面接觸；以及形成第二導電層於該有機化合物層上，以製造一記憶體元件，該記憶體元件包括該第一導電層、該有機化合物 層、以及該第二導電層，其中該第二導電層係形成於氧氛圍中。
3. 一種半導體裝置之製造方法，包含：形成第一導電層；對該第一導電層之表面執行氧化處理；對該第一導電層之表面執行氮化處理；形成有機化合物層以和該第一導電層之該表面接觸；以及形成第二導電層於該有機化合物層上，以製造一記憶體元件，該記憶體元件包括該第一導電層、該有機化合物層、以及該第二導電層，其中該第二導電層包含銦、錫、鉛、鉍、鈣、錳、及鋅的一種或多種，且其中該第二導電層係形成於氧氛圍中。
4. 一種半導體裝置之製造方法，包含：形成第一導電層於第一基板上；對該第一導電層之表面執行氧化處理；對該第一導電層之表面執行氮化處理；形成有機化合物層以和該第一導電層之該表面接觸；形成第二導電層於該有機化合物層上，以製造一記憶體元件，該記憶體元件包括該第一導電層、該有機化合物層、以及該第二導電層；附著具有可撓性之第二基板至該第二導電層； 自該第一基板剝離該記憶體元件；以及以黏著層來附著該記憶體元件至第三基板，其中該第二導電層係形成於氧氛圍中。
5. 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，進一步包含形成剝離層在該第一基板和該第一導電層間的步驟。
6. 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，其中該有機化合物層係選擇自聚亞醯胺、丙烯酸、聚醯胺、苯環丁烯、及環氧樹脂之一。
7. 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，其中執行該氧化處理以降低介於該第一導電層和該有機化合物層間的介面的介面張力。
8. 如申請專利範圍第1至4項中任一項之半導體裝置之製造方法，進一步包含對該第二導電層之表面執行氧化處理之步驟，其中該第二導電層之該表面和該有機化合物層接觸。