本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
(実施の形態1)
本発明の記憶素子の一構成例を図1を用いて説明する。図1(A)に示す記憶素子は、第1の導電層110と、金属酸化物層111と、半導体層112と、有機化合物層113と、第2の導電層114とを有する。金属酸化物層111、半導体層112及び有機化合物層113は第1の導電層110と第2の導電層114に挟持された構成であり、金属酸化物層111は第1の導電層110上に接し、半導体層112は金属酸化物層111に接して設けられている。
第1の導電層110と第2の導電層114には、単層または積層構造からなる導電性の高い金属、合金、化合物等を用いることができる。
例えば、インジウム錫酸化物(以下、ITOと表記する)、珪素を含有したインジウム錫酸化物、2〜20[wt%]の酸化亜鉛(ZnO)を含む酸化インジウム(略称:IZO)等が挙げられる。また、チタン(Ti)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)等の遷移金属単体、または金属材料の窒化物(例えば、窒化チタン、窒化タングステン、窒化モリブデン)の他、周期表の1族または2族に属する金属、即ちリチウム(Li)やセシウム(Cs)等のアルカリ金属、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)等のアルカリ土類金属、及びこれらのいずれかを含む合金(たとえば、MgAg、AlLi)等が挙げられる。また、ユーロピウム(Er)、イッテルビウム(Yb)等の希土類金属およびこれらを含む合金等を用いてもよい。
なお、第1の導電層110は、蒸着法、スパッタ法、CVD法、印刷法、電界メッキ法、無電界メッキ法、スピンコート法等を用いて形成される。また、液滴吐出法を用いることも可能である。なお、液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出してパターンを形成する方法である。
第2の導電層114は、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法を用いて形成することができる。
有機化合物層113は、外部からの電圧の印加により、結晶状態、導電性や形状が変化する有機化合物で形成する。あるいは、電圧の印加により有機化合物層113の形状が変化するものであっても良い。有機化合物層113は、単層で設けてもよいし、異なる有機化合物で形成された層を積層させて複数層としても良い。
なお、有機化合物層113は、外部からの電圧印加により記憶素子の電気抵抗が変化する膜厚で形成する。有機化合物層113の代表的な膜厚は、5nmから100nm、好ましくは10nmから60nmである。
金属酸化物層111は、酸化チタン、酸化ニッケル、酸化タングステン、酸化クロム、酸化モリブデン、酸化鉄、酸化コバルト、酸化銅、酸化パラジウム等の金属酸化物を用いることができる。
なお、金属酸化物層111の膜厚は、0.1nm以上25nm以下、好ましくは0.1nm以上15nm以下であることが好ましい。
金属酸化物層111は、例えば第1の導電層110に対し酸化処理を施し形成する。なお、酸化処理には、酸素存在下におけるプラズマ処理または加熱処理の他、自然酸化等も含まれる。また、第1の導電層110とは別に金属膜を形成し、該金属膜に対し酸化処理を施すことで、金属酸化物層111を形成しても良い。なお、前記金属膜には、第1の導電層110に用いることができる材料の他、導電性の低い金属膜を用いることも可能である。また、金属酸化物を蒸着法、電子ビーム蒸着法、スパッタ法、CVD法等を用いて形成しても良い。また、他の金属酸化物の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いても良いし、上記方法とこれらを組み合わせてもよい。
半導体層112には、酸化モリブデン、酸化スズ、酸化ビスマス、酸化バナジウム、酸化チタン、酸化鉄、酸化クロム、酸化銅、酸化マンガンシリコン膜、酸化ニッケル、酸化亜鉛、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウム膜などの半導体を用いることができる。なお、半導体層112は必ずしも一種の半導体から構成される必要はなく、複数の半導体材料が混合されていても良い。また、半導体層112は単層で設けてもよいし、異なる半導体層で形成された層を積層させて複数層としても良い。
なお、半導体層112の膜厚は、0.1nm以上であれば特に限定されず、例えば10nm以下でも良いし、それ以上であっても良い。
半導体層112は、蒸着法、電子ビーム蒸着法、スパッタリング法、CVD法等を用いて形成することができる。また、他の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いても良いし、上記方法とこれらを組み合わせてもよい。
有機化合物層113は、正孔輸送性もしくは電子輸送性を有する有機化合物を用いて形成することができる。なお、ここで正孔輸送性を有する化合物とは正孔のみを輸送するものではなく、電子輸送性も有するが、電子の移動度よりも正孔の移動度が大きい化合物を意味する。また、電子輸送性を有する化合物とは電子のみを輸送するものではなく、正孔輸送性も有するが、正孔の移動度よりも電子の移動度が大きい化合物を意味する。従って、正孔と電子の両方を輸送する材料もこれらの範疇に含まれる。
例えば、正孔輸送性を有する有機化合物としては、2,7−ジ(N−カルバゾリル)−スピロ−9,9’−ビフルオレン(略称:SFDCz)、4,4’−ビス[N−(1−ナフチル)−N−フェニルアミノ]ビフェニル(略称:NPB)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:H2Pc)、銅フタロシアニン(略称:CuPc)、バナジルフタロシアニン(略称:VOPc)のようなフタロシアニン化合物等が挙げられる。
電子輸送性の高い有機化合物としては、トリス(8−キノリノラト)アルミニウム(略称:Alq)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−ビフェニリル)−4−フェニル−5−(4−tert−ブチルフェニル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等が挙げられる。
上記の他、例えば2,3−ビス(4−ジフェニルアミノフェニル)キノキサリン(略称:TPAQn)、1,3,5−トリ(N−カルバゾリル)ベンゼン(略称:TCzB)、9−[4−(N−カルバゾリル)]フェニル−10−フェニルアントラセン(略称:CzPA)、3,6−ジフェニル−9−[4−(10−フェニル−9−アントリル)フェニル]−9H−カルバゾール(略称:DPCzPA)、2−t−ブチル−9,10−ビス(4−(N−カルバゾリル)フェニル)アントラセン(略称:CzBPA)、3−[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzPCA1)、3,6−ビス[N−(9−フェニルカルバゾール−3−イル)−N−フェニルアミノ]−9−フェニルカルバゾール(略称:PCzPCA2)、3−[N−(1−ナフチル)−N−(9−フェニルカルバゾール−3−イル)アミノ]−9−フェニルカルバゾール(略称:PCzPCN1)、4,4’−ジ(N−カルバゾリル)ビフェニル(略称:CBP)、1,3,5−トリス[4−(N−カルバゾリル)フェニル]ベンゼン(略称:TCPB)、N−(2−ナフチル)カルバゾール(略称:NCz)等を用いて形成してもよい。
有機化合物層113は、蒸着法、電子ビーム蒸着法、スパッタ法、CVD法等を用いて形成することができる。また、他の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
また、有機化合物層113は、正孔輸送性もしくは電子輸送性を有する有機化合物に絶縁物が混合されていても良い。なお、絶縁物は、均一に分散されている必要はない。絶縁物を混合することにより、有機化合物層113のモルフォロジーを向上することができる。よって、部分的な膜の結晶化を抑制することができるため、さらに記憶素子毎の挙動のばらつきを抑制することが可能となる。
なお、絶縁物としては絶縁性を有する無機化合物または有機化合物を用いることができる。例えば無機化合物としては、酸化リチウム、酸化ナトリウム、酸化カリウム、酸化ルビジウム、酸化ベリリウム、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化バリウム等の酸化物、フッ化リチウム、フッ化ナトリウム、フッ化カリウム、フッ化ルビジウム、フッ化ベリリウム、フッ化マグネシウム、フッ化カルシウム、フッ化ストロンチウム、フッ化バリウム等のフッ化物や、その他絶縁性を有する窒化物、塩化物、臭化物、ヨウ化物、炭酸塩、硫酸塩若しくは硝酸塩等が挙げられる。また、絶縁性を有する有機化合物としては、ポリイミド、アクリルポリマー、ポリアミド、ベンゾシクロブテン系樹脂、ポリエステル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、フラン樹脂、ジアリルフタレート樹脂等を用いることができる。また、ケイ素と酸素との結合で主鎖が構成される、いわゆるシロキサン系の材料を用いてもよい。
なお、このような混合層は、各々の材料を同時に成膜することにより形成することができ、たとえば抵抗加熱による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリング法による成膜、電子ビーム蒸着とスパッタリング法による成膜など、同種もしくは異種の方法を組み合わせて形成することができる。また、他の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、これらも上記方法と組み合わせてもよい。また、同時に形成するのではなく、有機化合物層を形成した後に、イオン注入法やドーピング法などによって絶縁物を導入し、有機化合物と絶縁物との混合層を形成してもよい。
上記のような構成を有する記憶素子では、第1の導電層に接して金属酸化物層及び半導体層を設けることにより、前記導電層表面の局所的な電界の集中を抑制することができる。
以上のことにより、記憶素子毎の挙動のばらつきを低減することが可能となり、書き込み特性に優れた記憶素子を得ることができる。
次に、記憶素子の動作機構について図16を用いて説明する。まず、電圧を印加する前の記憶素子を図16(A)に示す。第1の導電層110と第2の導電層114との間に電圧を印加すると、第1の導電層110から金属酸化物層111を介して半導体層112及び有機化合物層113にキャリアが注入され、ある印加電圧に達した時、有機化合物層113が変形する。これにより、第2の導電層114と、半導体層112や第1の導電層110とが接してしまい、その結果記憶素子がショートする(16(B)及び(C)の160参照)。このようにして、電圧印加前後での記憶素子の抵抗値が変化する。
以上のような動作機構から、電圧を印加することによる記憶素子の抵抗値の変化を利用してデータの書き込みを行う。
また、記憶素子の構成は図1(A)に限らず、図1(B)のように金属酸化物層111は第1の導電層110に、半導体層112は第2の導電層114に接して設けられていても良い。また、図1(C)に示すように、第1の導電層110に接して金属酸化物層111及び半導体層112が順に積層され、さらに第2の導電層114に接するように半導体層112が設けられていても良い。
また、半導体層112の形状は、図1で示したような連続層である必要はなく、非連続層であっても良い。例えば、図2(A)に示す半導体層212のように縞状の非連続層とすることもできる。なお、半導体層212の縞方向は、特に限定されない。たとえ、半導体層112が非連続層であっても第1の導電層表面における局所的な電界の集中を抑制することができるため、上記と同様の効果を得ることができる。
また、図2(B)に示すように半導体層112を粒子222の形状で設けてもよい。このときの粒子222の粒径は特に限定されない。
さらに、半導体層112の形状は図3に示す形状であっても良い。なお、図3は上面図であり、半導体層は312、322、332で表されている。
図3(A)に示すように、半導体層312を、少なくとも第1の導電層110の一部分を金属酸化物層111を介して覆う、島状の非連続層とすることができる。ここでは、複数の非連続層である半導体層312が不規則に金属酸化物層111を介して第1の導電層110上に分散されている。
また、図3(B)に示すように、第1の導電層110上に金属酸化物層111を介して形成された半導体層322は、第1の導電層110のいずれかの一辺に対し所定の角度(−90度以上かつ90度未満)を有する縞状の非連続層とすることができる。
また、図3(C)に示すように、第1の導電層110上に金属酸化物層111を介して形成された半導体層332は、網状の非連続層とすることができる。
なお、半導体層は一層である必要はなく、積層構造としても良い。また、その積層された半導体層の各々は上述した形状とすることができる。
本発明の記憶素子に印加する電圧は、第2の導電層114に比べ第1の導電層110により高い電圧をかけてもよいし、第1の導電層110に比べ第2の導電層114により高い電圧をかけてもよい。
以上のような構成とすることで、記憶素子毎の挙動のばらつきを低減することが可能となり、書き込み特性に優れた記憶素子を得ることができる。また、本発明の記憶素子は、書き込みを一度行った記憶素子に対しデータを消去することは不可能なため、書き換えによる偽造を防止することができる。さらに、本発明の記憶素子は一対の導電層間に、金属酸化物層、半導体層及び有機化合物層が挟まれた単純な構造であるため、書き込み特性に優れた記憶素子を安価に作製することが可能でなる。
(実施の形態2)
本実施形態では、本発明の記憶素子を有する半導体装置、代表的には記憶装置について図面を用いて説明する。ここでは、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
本実施形態で示す半導体装置の一構成例を図4(A)に示す。半導体装置400は、記憶素子401がマトリクス状に設けられたメモリセルアレイ411、デコーダ412、413、セレクタ414、読み出し/書き込み回路415を有する。なお、ここで示す半導体装置400の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよい。
なお、デコーダ412、413、セレクタ414、読み出し/書き込み回路415、インターフェース等は、記憶素子と同様に基板上に形成しても良いし、ICチップとして外付けしても良い。
記憶素子401は、ワード線Wy(1≦y≦n)に接続される第1の導電層と、ビット線Bx(1≦x≦m)に接続される第2の導電層と、第1の導電層に接する金属酸化物層と、金属酸化物層上に形成された半導体層及び有機化合物層とを有する。
メモリセルアレイ411の上面図と断面図の一例に関して図5に示す。なお、図5(A)はメモリセルアレイ411の一部の上面図を示している。
メモリセルアレイ411には、記憶素子401がマトリクス状に設けられている。記憶素子401は、基板上に、第1の方向(A−B)に延びた第1の導電層510と、第1の導電層510を覆う、金属酸化物層、半導体層及び有機化合物層520と、第1の方向と垂直な第2の方向(C−D)に延びた第2の導電層514とを有する。なお、記憶素子401に用いられる各々の層は、実施の形態1で示した物質を用いて形成することができる。図5(A)では、保護膜として機能する第2の導電層514を覆うように設けられた絶縁層が省略されている。
なお、本実施形態における第1の導電層510は、実施の形態1における第1の導電層110に相当し、金属酸化物層、半導体層及び有機化合物層520のそれぞれは、金属酸化物層111、半導体層112及び有機化合物層113に相当する。また、第2の導電層514は実施の形態1における第2の導電層114に相当する。実施の形態1と同様のものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
図5(A)におけるC−D間の断面構造の例を図5(B)に示す。記憶素子401が設けられた基板521には、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板、繊維質な材料からなる紙等を用いることができる。可撓性基板とは、折り曲げることができる(フレキシブル)基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン、等からなるプラスチック基板等が挙げられる。また、フィルム(ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどからなる)を用いることもできる。
また、絶縁性を有する基板上に薄膜トランジスタ(TFT)を設けてその上に記憶素子401を設けてもよいし、上記基板の代わりにSi等の半導体基板やSOI基板を用いて基板上に電界効果トランジスタ(FET)を形成しその上に記憶素子401を設けてもよい。また、記憶素子401と薄膜トランジスタまたは電界効果トランジスタを貼り合わせることによって設けてもよい。この場合、記憶素子部と薄膜トランジスタまたは電界効果トランジスタは別工程で作製し、その後、導電性フィルムや異方性導電接着剤等を用いて貼り合わせることによって設けることができる。
図5(B)では、まず基板521上に第1の導電層110を、蒸着法、スパッタ法、CVD法、印刷法、電界メッキ法、無電界メッキ法、液滴吐出法等を用いて形成する。次に、第1の導電層110上に金属酸化物層111を、第1の導電層110に対し酸素存在下におけるプラズマ処理または加熱処理等の酸化処理を施すことで形成する。なお、第1の導電層110の自然酸化により金属酸化物層111を形成しても良い。もちろん、金属膜を形成し、該金属膜に対し酸化処理を施すことで金属酸化物層111を形成しても良い。また、対応する金属酸化物を蒸着、スパッタ、もしくは対応する金属酸化物の溶液や分散液を塗布または滴下して、金属酸化物層を第1の導電層上に直接形成しても良いし、金属アルコキシドを用いてゾルゲル法によって金属酸化物層を形成しても良い。次に、金属酸化物層111上に、半導体層112および有機化合物層113を、蒸着法、電子ビーム蒸着法、スパッタリング法、CVD法等を用いて順に形成する。また、他の形成方法として、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。さらに、有機化合物層113上に第2の導電層114を、蒸着法、スパッタ法、CVD法、印刷法または液滴吐出法を用いて形成する。そして、第2の導電層114を覆うように保護膜として機能する絶縁層522を設ける。
図6(A)に示すように、記憶素子401において第1の導電層110と基板521の間に整流性を有する素子を設けてもよい。整流性を有する素子とは、ショットキー・バリア型、PIN型、PN型のダイオードの他、ダイオード接続されているトランジスタ等があげられる。ここでは、第3の導電層612及び半導体層613で構成されるダイオード611を第1の導電層110の下にこれと接して設ける。なお、各記憶素子に対応するダイオード611は、層間絶縁膜614により分離されている。また、整流性を有する素子は第2の導電層114を介して有機化合物層113と反対側に設けてもよい。
また、隣接する記憶素子間への電界の影響が懸念される場合は、各記憶素子に設けられた有機化合物層を分離するため、各記憶素子に設けられた有機化合物層の間に隔壁(絶縁層)を設けてもよい。つまり、各記憶素子ごとに有機化合物層を電気的に分離すれば良い。
また、図6(B)に示すように、各記憶素子401の第1の導電層110の間に隔壁(絶縁層)621を設けてもよい。これにより、隣接する記憶素子間への電界の影響を防止するだけではなく、第1の導電層110及び金属酸化物層111を覆って半導体層112及び有機化合物層113を設ける際に第1の導電層110の段差により生じるこれらの層の段切れを防止することができる。なお、隔壁(絶縁層)621の断面において、隔壁(絶縁層)621の側面は、第1の導電層110の表面に対して10度以上60度未満、好ましくは25度以上45度以下の傾斜角度を有することが好ましい。さらには、湾曲していることが好ましい。このように隔壁(絶縁層)621を設けた後、金属酸化物層111および隔壁(絶縁層)621を覆うように半導体層112、有機化合物層113及び第2の導電層114を形成する。金属酸化物層111は、上述したように第1の導電層110の表面に対し酸化処理を施すことで形成することができる。なお、金属酸化物層111は、隔壁(絶縁層)621を形成する工程に含まれる酸素存在下におけるプラズマ処理、例えばレジストのアッシング工程等を利用して第1の導電層110の表面に酸化処理を施し形成しても良い。もちろん、酸化処理は加熱処理や自然酸化によるものであっても良いし、金属膜を別途形成し該金属膜に対し酸化処理を施すことで金属酸化物層111を形成しても良い。また、上記構成に限らず、第1の導電層110上に金属酸化物層111、もしくは金属酸化物層111及び半導体層112を形成した後、隔壁(絶縁層)621を形成してもよい。
次に、記憶素子へのデータの書き込み動作について説明する。ここでは、電気的作用、代表的には電圧の印加によりデータの書き込みを行う場合について図4を用いて説明する。なお、書き込みは記憶素子の電気的特性を変化させることで行うが、記憶素子の初期状態(電気的作用を加えていない状態、すなわち未書き込みの状態)をデータ「0」、電気的特性を変化させた状態をデータ(すなわち、書き込み後の状態)「1」とする。
記憶素子401にデータ「1」を書き込む場合、まず、デコーダ412、413およびセレクタ414によって記憶素子401を選択する。具体的には、デコーダ413によって、記憶素子401に接続されるワード線W3に所定の電位V2を印加する。また、デコーダ412とセレクタ414によって、記憶素子401に接続されるビット線B3を読み出し/書き込み回路415に接続する。そして、読み出し/書き込み回路415からビット線B3へ書き込み電位V1を出力する。こうして、当該記憶素子401を構成する第1の導電層と第2の導電層の間に電圧Vw=V1−V2を印加する。電圧Vwを適切に選ぶことで、当該導電層間に設けられた有機化合物を含む層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比べて、大幅に小さくなるように変化させるとよく、例えば第1の導電層と第2の導電層を短絡(ショート)させれば良い。なお、(V1、V2)=(0V、5〜15V)、あるいは(3〜5V、−12〜−2V)の範囲から適宜選べば良い。電圧Vwは5V以上かつ15V以下、あるいは−15V以上かつ−5V以下とすればよい。
なお、非選択のワード線および非選択のビット線には、接続される記憶素子にデータ「1」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。
一方、記憶素子401にデータ「0」を書き込む場合は、記憶素子401には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ412、413およびセレクタ414によって記憶素子401を選択するが、読み出し/書き込み回路415からビット線B3への出力電位を、選択されたワード線W3の電位あるいは非選択ワード線の電位と同程度とし、記憶素子401を構成する第1の導電層と第2の導電層の間に、記憶素子401の電気的特性を変化させない程度の電圧(例えば−5以上5V以下)を印加すればよい。
続いて、記憶素子からデータの読み出しを行う際の動作について図4(B)を用いて説明する。データの読み出しは、第1の導電層と第2の導電層の間の電気的特性が、データ「0」を有する記憶素子とデータ「1」を有する記憶素子とで異なることを利用して行う。例えば、データ「0」を有する記憶素子を構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単に記憶素子の電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有する記憶素子の電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路415は、読み出し部分の構成として、例えば図4(B)に示す抵抗素子450と差動増幅器451を有する回路を用いることができる。抵抗素子450は抵抗値Rrを有し、R1<Rr<R0であるとする。また、抵抗素子450の代わりに図4(C)に示すように、トランジスタ452を用いても良いし、差動増幅器451の代わりにクロックトインバータ453を用いることも可能である。クロックトインバータ453には、読み出しを行うときにHigh、行わないときにLowとなる、信号φ又はその反転信号が入力される。もちろん、回路構成は図4(B)及び(C)に限定されない。
記憶素子402からデータの読み出しを行う場合、まず、デコーダ412、413およびセレクタ414によって記憶素子402を選択する。具体的には、デコーダ413によって、記憶素子402に接続されるワード線Wyに所定の電位Vyを印加する。また、デコーダ412とセレクタ414によって記憶素子402に接続されるビット線Bxを、読み出し/書き込み回路415の端子Pに接続する。その結果、端子Pの電位Vpは、VyとV0が抵抗素子450(抵抗値Rr)と記憶素子402(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、記憶素子402がデータ「0」を有する場合の端子Pの電位Vp0は、Vp0=Vy+(V0−Vy)×R0/(R0+Rr)となる。また、記憶素子402がデータ「1」を有する場合の端子Pの電位Vp1には、Vp1=Vy+(V0−Vy)×R1/(R1+Rr)となる。その結果、図4(B)では、VrefをVp0とVp1の間となるように選択することで、図4(C)ではクロックトインバータ453の変化点をVp0とVp1の間となるように選択することで、出力電位Voutがデータ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。
例えば、差動増幅器451をVdd=3Vで動作させ、Vy=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、記憶素子のデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、記憶素子のデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、記憶素子の読み出しを行うことができる。
上記の方法によると、有機化合物を含む層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、記憶素子の電気的特性がデータ「0」と「1」とでしきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
また、絶縁性を有する基板上に薄膜トランジスタ(TFT)を設けてその上に記憶素子又は記憶素子アレイを設けてもよいし、絶縁性を有する基板の代わりにSi等の半導体基板やSOI基板を用いて基板上に電界効果トランジスタ(FET)を形成しその上に記憶素子又は記憶素子アレイを設けてもよい。
本実施形態で示した半導体装置では、本発明の記憶素子を用いることにより記憶素子毎の挙動のばらつきを低減することが可能となる。したがって、書き込み特性に優れた半導体装置を作製することができる。また、書き込み電圧の増大を防ぐことや読み取り電圧のとり得る幅を広げることができる。よって、半導体装置における設計の自由度を向上させることが可能となる。
また、半導体装置へのデータの書き込みは一度だけではなく、未書き込み素子が有る限り追加(追記)が可能である。一方、書き込みを一度行った記憶素子に対しデータを消去することは不可能なため、書き換えによる偽造を防止することができる。さらに、本発明の記憶素子は一対の導電層間に金属酸化物層、半導体層及び有機化合物層が挟まれた単純な構造であるため、書き込み特性に優れた半導体装置を低コストで作製することが可能となる。
なお、本実施形態は、他の実施の形態及び実施例とも自由に組み合わせることができる。
(実施の形態3)
本実施形態では、本発明の記憶素子を有する半導体装置について図7を用いて説明する。なお、具体的にはアクティブマトリクス型の記憶装置について説明する。
本実施形態で示す半導体装置の一構成例を図7(A)に示す。半導体装置700は、メモリセル701がマトリクス状に設けられたメモリセルアレイ711、デコーダ712、713、セレクタ714、読み出し/書き込み回路715を有する。なお、ここで示す半導体装置700の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよい。
なお、デコーダ712、713、セレクタ714、読み出し/書き込み回路715、インターフェース等は、記憶素子と同様に基板上に形成しても良いし、ICチップとして外付けしても良い。
メモリセル701は、ビット線Bx(1≦x≦m)に接続される第1の配線と、ワード線Wy(1≦y≦n)に接続される第2の配線と、薄膜トランジスタ721と、記憶素子722とを有する。記憶素子722は、一対の導電層の間に、金属酸化物層、半導体層及び有機化合物層が挟持された構造を有する。
次に、上記構成を有するメモリセルアレイ711の上面図と断面図の一例に関して図8を用いて説明する。なお、図8(A)はメモリセルアレイ711の一部の上面図を示している。
メモリセルアレイ711は、複数のメモリセル701がマトリクス状に設けられている。又、メモリセル701は、絶縁表面を有する基板上にスイッチング素子として機能する薄膜トランジスタ721および当該薄膜トランジスタ721に接続された記憶素子が設けられている。
図8(A)におけるA−B間の断面構造の例を図8(B)に示す。なお、図8(A)では、第1の導電層110上に設けられている、金属酸化物層111、隔壁(絶縁層)822、半導体層112、有機化合物層113、第2の導電層114、絶縁層522が省略されている。
メモリセル701は、薄膜トランジスタ721と、記憶素子801と、絶縁層821と、第1の導電層110の一部を覆う隔壁(絶縁層)822とを有する。なお、記憶素子801を覆って保護膜として機能する絶縁層522が設けられている。絶縁表面を有する基板521上に形成された薄膜トランジスタ721に接続された記憶素子801は、絶縁層821上に形成された第1の導電層110と、金属酸化物層111と、半導体層112と、有機化合物層113と、第2の導電層114とを有する。金属酸化物層111は、上述したように第1の導電層110の表面に対し酸化処理を施すことで形成することができる。なお、金属酸化物層111は、隔壁(絶縁層)822を形成する工程に含まれる酸素存在下におけるプラズマ処理、例えばレジストのアッシング工程等を利用して形成しても良い。もちろん、酸化処理は加熱処理や自然酸化によるものであっても良いし、金属膜を別途形成し該金属膜に対し酸化処理を施すことで金属酸化物層111を形成しても良い。また、上記構成に限らず、第1の導電層110上に金属酸化物層111、もしくは金属酸化物層111及び半導体層112を形成した後、隔壁(絶縁層)822を形成してもよい。また、本実施の形態では各素子に薄膜トランジスタ721を設けているが、スイッチとして機能するものであれば特に限定されず、薄膜トランジスタである必要は特にない。
薄膜トランジスタ721の一態様について、図9を用いて説明する。図9(A)はトップゲート型の薄膜トランジスタを適用する一例を示している。基板521上に下地膜として絶縁層901が設けられ、絶縁層901上に薄膜トランジスタ910が設けられている。薄膜トランジスタ910は、絶縁層901上に半導体層902及びゲート絶縁層として機能することができる絶縁層903が形成され、さらに半導体層902上には絶縁層903を介してゲート電極904が形成されている。なお、薄膜トランジスタ910上には保護層として機能する絶縁層905及び層間絶縁層として機能する絶縁層821が設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続する配線907が形成される。
絶縁層901には、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜等の絶縁膜を用い、これら絶縁膜を単層又は2以上の複数層で形成する。なお、絶縁層901は、スパッタ法、CVD法等を用いて形成すればよい。
半導体層902は、アモルファスシリコン等の非晶質半導体、セミアモルファス半導体、微結晶半導体等の非結晶性の半導体膜の他、ポリシリコン等の結晶性半導体膜を用いても良い。
特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が10MHz以上であって、パルス幅が1ナノ秒以下、好ましくは1乃至100ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、400cm2/V・sec以上を実現することができる。
上記結晶化工程を、ガラス基板の耐熱温度(約600℃)以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。
また、加熱温度にたえうる基板を用いて、ガラス基板の耐熱温度以上の加熱により結晶化工程を行い、半導体層902を形成してもよい。代表的には、絶縁性基板に石英基板を用い、非晶質若しくは微結晶質の半導体を700度以上で加熱して半導体層902を形成する。この結果、結晶性の高い半導体を形成することが可能である。この場合、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
ゲート電極904は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1層と金属から成る第2層とを積層させた構造としても良い。積層構造とする場合には、第1層の端部が第2層の端部より外側に突き出した所謂ハット形状としても良い。このとき第1層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第2層の金属が、絶縁層903やその下層の半導体層902に拡散することを防ぐことができる。
なお、ゲート電極904の側面には、サイドウォール(側壁スペーサ)908を形成しても良い。サイドウォールは、CVD法により絶縁層を形成し、該絶縁層をRIE(Reactive ion etching:反応性イオンエッチング)法により異方性エッチングすることで形成できる。
半導体層902、絶縁層903、ゲート電極904などを組み合わせて構成されるトランジスタは、シングルドレイン構造、LDD(低濃度ドレイン)構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。なお、図9(A)では、サイドウォールが重畳する半導体層において、低濃度不純物領域909が形成されるLDD構造の薄膜トランジスタを示している。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適用することも可能である。
絶縁層821は、酸化珪素及び酸化窒化珪素などの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理により酸化珪素で形成される絶縁層を用いることもできる。例えば、シロキサン結合を含む塗布膜を形成しておいて、200〜400度での熱処理により形成可能な絶縁層を用いることができる。絶縁層821を、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも上述の塗布法を有効に利用することができる。
絶縁層821の上に形成される配線907は、ゲート電極904と同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。絶縁層821と同様の機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。配線907はチタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
図9(B)は、ボトムゲート型の薄膜トランジスタを適用する一例を示している。絶縁性基板521上に絶縁層901が形成され、その上に薄膜トランジスタ920が設けられている。薄膜トランジスタ920には、ゲート電極904、ゲート絶縁層として機能する絶縁層903及び半導体層902が設けられ、さらにその上にはチャネル保護層921、保護層として機能する絶縁層905及び層間絶縁層として機能する絶縁層821が設けられている。さらにその上層には、保護層として機能する絶縁層(図示せず)を形成しても良い。半導体層のソース領域及びドレイン領域それぞれに接続された配線907は、絶縁層905の層上若しくは絶縁層821の層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層901が形成されなくともよい。
また、基板521が可撓性を有する基板である場合、耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、薄膜トランジスタの半導体層に、有機半導体を用いて形成することが好ましい。
ここで、半導体層に有機半導体を用いる薄膜トランジスタの構造について、図9(C)、(D)を参照して説明する。図9(C)は、スタガ型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板930上に有機半導体トランジスタ931が設けられている。有機半導体トランジスタ931は、ゲート電極932、ゲート絶縁膜として機能する絶縁層933、ゲート電極932及び絶縁層933が重畳する場所に設けられた半導体層934とを有し、半導体層934には配線907が接続されている。なお、半導体層は、ゲート絶縁膜として機能する絶縁層933と配線907に接する。
ゲート電極932は、ゲート電極904と同様の材料及び手法により、形成することができる。また、液滴吐出法を用い、乾燥・焼成してゲート電極932を形成することができる。また、可撓性を有する基板上に、金属微粒子を含むペーストを印刷法により印刷し、乾燥・焼成してゲート電極932を形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物(ITO)などの導電性酸化物を主成分とする微粒子でもよい。
ゲート絶縁膜として機能する絶縁層933は、絶縁層903と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁膜材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。
有機半導体トランジスタの半導体層934の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電界移動錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、ヘキサチオフェン(6T)、テトラシアノキノジメタン(TCNQ)、ペリレンカルボン酸無水化物(PTCDA)、ナフタレンカルボン酸無水化物(NTCDA)などを用いることができる。また、有機半導体トランジスタの半導体層934の材料としては、π共役系高分子、σ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役多重結合から構成されるπ共役高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリアリレン誘導体又はポリアリレンビニレン誘導体、ポリアリレンンエチニレンを用いると好ましい。
また、有機半導体トランジスタの半導体層の形成方法としては、基板に膜厚の均一な膜が形成できる方法を用いればよい。厚さは1nm以上1000nm以下、好ましくは10nm以上100nm以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。
図9(D)は、コプレナー型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板930上に有機半導体トランジスタ941が設けられている。有機半導体トランジスタ941は、ゲート電極932、ゲート絶縁膜として機能する絶縁層933、ゲート電極932及び絶縁層933が重畳する場所に設けられた半導体層934とを有し、半導体層934には配線907が接続されている。また、半導体層934に接続された配線907は、ゲート絶縁膜として機能する絶縁層及び半導体層に接する。
薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。なお、配線907を本発明の記憶素子における第1の導電層として利用しても良いし、配線907に本発明の記憶素子を接続しても良い。
また、単結晶基板やSOI基板を用いてトランジスタを形成し、その上に記憶素子を設けてもよい。SOI基板はウェハの貼り合わせによる方法や酸素イオンをSi基板内に打ち込むことにより内部に絶縁層831を形成するSIMOXと呼ばれる方法を用いて形成すればよい。
例えば、基板に単結晶半導体を用いた場合、図8(C)に示すように単結晶半導体基板830を用いて設けられた電界効果トランジスタ832に記憶素子801が接続されていている。また、電界効果トランジスタ832の配線を覆うように絶縁層833を設け、当該絶縁層833上に記憶素子801を設けている。
このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。
なお、記憶素子801は、絶縁層833上に形成される第1の導電層110と、金属酸化物層111と、半導体層112と、有機化合物層113と、第2の導電層114とを有し、金属酸化物層111、半導体層112及び有機化合物層113は第1の導電層110と第2の導電層114に挟持された構成である。なお、金属酸化物層111は、第1の導電層110上に接し、半導体層112は金属酸化物層111上に接して設けられている。
このように、絶縁層833を設けて記憶素子801を形成することによって第1の導電層110を自由に配置することができる。つまり、図8(B)の構成では、トランジスタに接続された配線を避けた領域に記憶素子を設ける必要があったが、絶縁層833を設けることによって、例えば、図8(C)のようにトランジスタ832の上方に記憶素子801を形成することが可能となる。その結果、記憶回路をより高集積化することが可能となる。もちろん、電界効果トランジスタ832が有する配線907を記憶素子が有する第1の導電層としても良い。
なお、図8(B)、(C)に示す構成において、半導体層112及び有機化合物層113は基板全面に設けた例を示しているが、各メモリセルのみにこれらの有機化合物層を設けてもよい。この場合、液滴吐出法等を用いて有機化合物を吐出し焼成して選択的に有機化合物層を設けることにより材料の利用効率を向上させることが可能となる。
また、基板上に剥離層を設け、剥離層上にトランジスタを有する層1030及び記憶素子801を形成した後、トランジスタを有する層1030及び記憶素子801を剥離層を利用して基板から剥離し、図10に示すように接着層1032を用いてトランジスタを有する層1030及び記憶素子801を前記基板と異なる基板1031と貼り合わせても良い。剥離方法としては、(1)耐熱性の高い基板とトランジスタを有する層の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、当該トランジスタを有する層を剥離する方法、(2)耐熱性の高い基板とトランジスタを有する層の間に剥離層として水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより当該非晶質珪素膜を除去することで、当該トランジスタを有する層を剥離する方法、(3)トランジスタを有する層が形成された耐熱性の高い基板を機械的に削除する、又は溶液やNF3、BrF3、ClF3等のフッ化ハロゲンガスによるエッチングで除去する方法、(4)耐熱性の高い基板とトランジスタを有する層の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部をエッチング溶液やNF3のフッ化ガス、BrF3、ClF3等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を用いればよい。
また、基板1031としては、実施の形態2で示した基板521で示した可撓性基板、フィルム、繊維質な材料からなる紙等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。
次に、記憶装置、即ち半導体装置700へのデータの書き込み動作について図7(A)を用いて説明する。実施の形態2と同様、ここでは電気的作用、代表的には電圧印加によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気的特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気的特性を変化させた状態をデータ「1」とする。
x行かつy列目のメモリセル701にデータを書き込む場合について説明する。メモリセル701にデータ「1」を書き込む場合、まず、デコーダ712、713およびセレクタ714によってメモリセル701を選択する。具体的には、デコーダ713によって、メモリセル701に接続されるワード線Wyに所定の電位V22を印加する。また、デコーダ712とセレクタ714によって、メモリセル701に接続されるビット線Bxを読み出し/書き込み回路715に接続する。そして、読み出し/書き込み回路715からビット線Bxへ書き込み電位V21を出力する。
こうして、メモリセルを構成する薄膜トランジスタ721をオン状態とし、記憶素子722に、共通電極及びビット線を電気的に接続し、おおむねVw=Vcom−V21の電圧を印加する。Vcomとは、記憶素子722における共通電極、即ち第2の導電層の電位である。電圧Vwを適切に選ぶことで、第1の導電層と第2の導電層の間に設けられた有機化合物を含む層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡(ショート)させてもよい。なお、電位は、(V21、V22、Vcom)=(5〜15V、5〜15V、0V)、あるいは(−12〜0V、−12〜0V、3〜5V)の範囲から適宜選べば良い。電圧Vwは5V以上かつ15V以下、あるいは−15V以上かつ−5V以下とすればよい。
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位を印加したり、Vcomと同程度の電位を印加するとよい。
一方、メモリセル701にデータ「0」を書き込む場合は、メモリセル701には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ712、713およびセレクタ714によってメモリセル701を選択するが、読み出し/書き込み回路715からビット線Bxへの出力電位をVcomと同程度とするか、メモリセルの薄膜トランジスタ721をオフ状態とする電位とする。その結果、記憶素子722には、小さい電圧(例えば−5〜5V)が印加されるか、電圧が印加されないため、電気的特性が変化せず、データ「0」書き込みが実現される。
次に、電気的作用により、データの読み出しを行う際の動作について図7(B)を用いて説明する。データの読み出しは、記憶素子722の電気的特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路715は、読み出し部分の構成として、例えば図7(B)に示す抵抗素子750と差動増幅器751を用いた回路を考えることができる。抵抗素子は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子750の代わりに、図7(C)に示すようにトランジスタ752を用いても良いし、差動増幅器751の代わりにクロックトインバータ753を用いることも可能である。もちろん、回路構成は図7(B)及び(C)に限定されない。
x行y列目メモリセル702からデータの読み出しを行う場合、まず、デコーダ712、713およびセレクタ714によってメモリセル702を選択する。具体的には、デコーダ713によって、メモリセル702に接続されるワード線Wyに所定の電位V24を印加し、薄膜トランジスタ721をオン状態にする。また、デコーダ712とセレクタ714によって、メモリセル702に接続されるビット線Bxを読み出し/書き込み回路715の端子Pに接続する。その結果、端子Pの電位Vpは、VcomとV0が抵抗素子750(抵抗値Rr)と記憶素子722(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル702がデータ「0」を有する場合の端子Pの電位Vp0には、Vp0=Vcom+(V0−Vcom)×R0/(R0+Rr)となる。また、メモリセル702がデータ「1」を有する場合の端子Pの電位Vp1には、Vp1=Vcom+(V0−Vcom)×R1/(R1+Rr)となる。その結果、図7(B)では、VrefをVp0とVp1の間となるように選択することで、図7(C)では、クロックトインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutがデータ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。
例えば、差動増幅器751をVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とし、薄膜トランジスタ721のオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、メモリセルの読み出しを行うことができる。
上記の方法によると、記憶素子722の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。もちろん、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気的特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
また、絶縁性を有する基板上に薄膜トランジスタ(TFT)を設けてその上に記憶素子又は記憶素子アレイを設けてもよいし、絶縁性を有する基板の代わりにSi等の半導体基板やSOI基板を用いて基板上に電界効果トランジスタ(FET)を形成しその上に記憶素子又は記憶素子アレイを設けてもよい。
本実施形態で示した半導体装置は、本発明の記憶素子を有することにより記憶素子毎の挙動のばらつきを低減することが可能となる。したがって、書き込み特性に優れた半導体装置を作製することができる。また、書き込み電圧の増大を防ぐことや読み取り電圧のとり得る幅を広げることができる。よって、半導体装置における設計の自由度を向上させることが可能となる。
半導体装置へのデータの書き込みは一度だけではなく、未書き込み素子が有る限り追加(追記)が可能である。一方、書き込みを一度行った記憶素子に対しデータを消去することは不可能なため、書き換えによる偽造を防止することができる。さらに、本発明の記憶素子は一対の導電層間に、金属酸化物層、半導体層及び有機化合物層が挟まれた単純な構造であるため、書き込み特性に優れた半導体装置を低コストで作製することが可能となる。
なお、本実施形態は、他の実施の形態及び実施例とも自由に組み合わせることができる。
(実施の形態4)
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一構成例に関して図面を用いて説明する。
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の3つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは2通りの設け方があり、1つはトランジスタおよび記憶素子が設けられた基板上にアンテナを設ける場合、もう1つはトランジスタおよび記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
本実施形態で示す半導体装置の構成について、図11を参照して説明する。図11(A)に示すように、本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、アンテナ18を有する。
また、図11(B)に示すように、本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、アンテナ18の他、中央処理ユニット1を有しても良い。
また、図11(C)に示すように、本発明の半導体装置20は、非接触でデータを交信する機能を有し、電源回路11、クロック発生回路12、データ復調/変調回路13、他の回路を制御する制御回路14、インターフェイス回路15、記憶回路16、バス17、アンテナ18、中央処理ユニット1の他、検出素子3、検出回路4からなる検出部2を有しても良い。
電源回路11は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路12は、アンテナ18から入力された交流信号を基に、半導体装置20の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調/変調回路13は、リーダライタ19と交信するデータを復調/変調する機能を有する。制御回路14は、記憶回路16を制御する機能を有する。アンテナ18は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ19は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
記憶回路16は、実施の形態1に示す記憶素子から選択される1つ又は複数の記憶素子を有する。本発明の記憶素子を有することにより記憶素子毎の挙動のばらつきを低減することが可能となる。したがって、書き込み特性に優れた半導体装置を作製することができる。また、書き込み電圧の増大を防ぐことや読み取り電圧のとり得る幅を広げることができる。よって、半導体装置における設計の自由度を向上させることが可能となる。
また、記憶素子へのデータの書き込みの機会は一度だけではなく、未書き込み素子が有る限りデータの追加(追記)が可能である。一方、書き込みを一度行った記憶素子に対しデータを消去することは不可能なため、書き換えによる偽造を防止することができる。
また、検出部2は、温度、圧力、流量、光、磁気、音波、加速度、湿度、気体成分、液体成分、その他の特性を物理的又は化学的手法により検出することができる。なお、検出部2は、物理量または化学量を検出する検出素子3と当該検出素子3で検出された物理量または化学量を電気信号等の適切な信号に変換する検出回路4とを有している。検出素子3としては、抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード等で形成することができる。なお、検出部2は複数設けてもよく、この場合、複数の物理量または化学量を同時に検出することが可能である。
ここでいう物理量とは、温度、圧力、流量、光、磁気、音波、加速度、湿度等を指し、化学量とは、ガス等の気体成分やイオン等の液体成分等の化学物質等を指す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質(例えば、血液中に含まれる血糖値等)等の有機化合物も含まれる。特に、化学量を検出しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素子3に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出を行う場合には、検出素子3に検出させたい生体物質と選択的に反応する酵素、抗体または微生物細胞等を高分子等に固定化して設けておくことが好ましい。
次に、複数の素子および記憶素子が設けられた基板上に、アンテナを設けた半導体装置の一構成例を図12に示す。なお、図12は記憶回路16とアンテナ18の部分断面図である。
図12(A)はパッシブマトリクス型で構成される記憶回路を有する半導体装置を示している。半導体装置は、基板1350上にトランジスタ1300、1301を有する層1351と、トランジスタを有する層1351の上方に形成される記憶素子部1352及びアンテナとして機能する導電層1353とを有する。
なお、ここではトランジスタを有する層1351の上方に記憶素子部1352及びアンテナとして機能する導電層1353を有する場合を示しているが、この構成に限られず記憶素子部1352またはアンテナとして機能する導電層1353を、トランジスタを有する層1351の下方や同一の層に有してもよい。
記憶素子部1352は複数の記憶素子1352a、1352bを有する。記憶素子1352aは、絶縁層1252上に形成された第1の導電層110と、第1の導電層110を利用して形成された金属酸化物層111aと、第1の導電層110の一部を覆い、かつ金属酸化物層111aを介して設けられた半導体層112aと、さらに半導体層112aを覆う有機化合物層113aと第2の導電層114aとを有する。また、記憶素子1352bは、第1の導電層110と、第1の導電層110を利用して形成された金属酸化物層111bと、第1の導電層110の一部を覆い、かつ金属酸化物層111bを介して設けられた半導体層112bと、さらに半導体層112bを覆う有機化合物層113bと第2の導電層114bとを有する。金属酸化物層111a、111bは、第1の導電層110とは別途金属膜を形成し、該金属膜に対し酸化処理を施すことで形成しても良い。なお、個々の記憶素子1352a、1352bは隔壁(絶縁層)1374により分離されている。
記憶素子部1352における第1の導電層110は、トランジスタ1301の配線に接続されており、記憶素子部1352は上記実施の形態で示した記憶素子と同様の材料または作製方法を用いて形成することができる。また、第2の導電層114a、114b及びアンテナとして機能する導電層1353を覆って保護膜として機能する絶縁層522が形成されている。
なお、アンテナとして機能する導電層1353は導電層1360上に設けられている。導電層1360は、記憶素子部1352における第1の導電層110と同一工程にて形成された配線1310を介してトランジスタ1300と接続されている。また、アンテナとして機能する導電層は第2の導電層114a、114bと同一の層で形成してもよい。
アンテナとして機能する導電層1353は、CVD法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層を形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを所望の領域に選択的に印刷することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100nm以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導電層を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
トランジスタを有する層1351に含まれるトランジスタ1300、1301は、実施の形態3で示したトランジスタ等を適宜選択し、用いることができる。
また、基板上に剥離層を設け、前記剥離層上にトランジスタを有する層1351、記憶素子部1352、及びアンテナとして機能する導電層1353を形成し、実施の形態3に示す剥離方法を適宜用いてトランジスタを有する層1351、記憶素子部1352及びアンテナとして機能する導電層1353を剥離し、基板上に接着層を用いて貼り付けてもよい。基板としては、実施の形態2の基板521で示した可撓性基板、フィルム、繊維質な材料からなる紙、基材フィルム等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。
図12(B)にアクティブマトリクス型の記憶回路を有する半導体装置の一例を示す。なお、図12(B)については、図12(A)と異なる部分に関して説明する。
図12(B)に示す半導体装置は、基板1350上にトランジスタ1300、1301を有する層1351と、トランジスタを有する層1351の上方に記憶素子部1356及びアンテナとして機能する導電層1353とを有する。なお、ここではトランジスタを有する層1351の上方に記憶素子部1356及びアンテナとして機能する導電層1353を有する場合を示しているが、この構成に限られずトランジスタを有する層1351の上方や下方に有してもよいし、記憶素子部1356やアンテナとして機能する導電層1353を、トランジスタを有する層1351の下方や同一の層に有しても可能である。
記憶素子部1356は、記憶素子1356a、1356bで構成される。記憶素子1356aは、絶縁層1252上に形成された第1の導電層110aと、第1の導電層110aを利用して形成された金属酸化物層111aと、第1の導電層110aの一部を覆い、かつ金属酸化物層111aを介して設けられた半導体層112と、さらに半導体層112を覆う有機化合物層113と第2の導電層114とを有する。記憶素子1356bは、絶縁層1252上に形成された第1の導電層110bと、第1の導電層110bを利用して形成された金属酸化物層111bと、第1の導電層110bの一部を覆い、かつ金属酸化物層111bを介して設けられた半導体層112と、有機化合物層113と、第2の導電層114とを有する。金属酸化物層111a、111bは、第1の導電層110a、110bとは別途金属膜を形成し、該金属膜に対し酸化処理を施すことで形成しても良い。なお、記憶素子1356a、1356bは隔壁(絶縁層)1374により分離されている。また、記憶素子を構成する第1の導電層の各々にはトランジスタの配線が接続されている。すなわち、記憶素子はそれぞれ一つのトランジスタに接続されている。
また、基板上に剥離層を設け、前記剥離層上にトランジスタを有する層1351、記憶素子部1356及びアンテナとして機能する導電層1353を形成し、実施の形態3に示す剥離方法を適宜用いてトランジスタを有する層1351、記憶素子部1356及びアンテナとして機能する導電層1353を剥離し、基板上に接着層を用いて貼り付けてもよい。
次に、トランジスタを有する層、アンテナに接続される端子部及び記憶素子を有する第1の基板と、当該端子部に接続されるアンテナが形成された第2の基板とを有する半導体装置の一構成例に関して図13を用いて説明する。なお、図13に関し図12と異なる部分に関して説明を行う。
図13(A)はパッシブマトリクス型の記憶装置を有する半導体装置を示している。半導体装置は、基板1350上に形成されたトランジスタ1300、1301を有する層1351と、トランジスタを有する層1351の上方に形成される記憶素子部1352と、アンテナに接続する端子部と、アンテナとして機能する導電層1357が形成された基板1365とを有し、導電層1357と接続端子となる導電層1360とは樹脂1375中に含まれる導電性粒子1359により電気的に接続されている。なお、トランジスタを有する層1351と記憶素子部1352等を有する基板1350と、アンテナとして機能する導電層1357が設けられた基板1365とは、接着性を有する樹脂1375により貼り合わされている。
また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いてアンテナとして機能する導電層1357と接続端子となる導電層1360とを接続してもよい。ここではトランジスタを有する層1351の上方に記憶素子部1352を設けた場合を示しているが、この構成に限られず記憶素子部1352を、トランジスタを有する層1351の下方や同一の層に有してもよい。
図13(B)はアクティブマトリクス型の記憶装置が設けられた半導体装置を示している。半導体装置は、基板1350上に形成されたトランジスタ1300、1301を有する層1351と、トランジスタを有する層1351の上方に形成される記憶素子部1356と、トランジスタに接続する端子部と、アンテナとして機能する導電層1357が形成された基板1365とを有し、導電層1357と接続端子となる導電層1360とは樹脂1375中に含まれる導電性粒子1359により接続されている。なお、トランジスタを有する層1351と記憶素子部1356等を有する基板と、アンテナとして機能する導電層1357が設けられた基板1365とは、接着性を有する樹脂1375により貼り合わされている。
また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いてトランジスタを有する層1351と記憶素子部1356等を有する基板1350と、アンテナとして機能する導電層1357が設けられた基板1365とを貼り合わせてもよい。ここではトランジスタを有する層1351の上方に記憶素子部1352を設けた場合を示しているが、この構成に限られず記憶素子部1356を、トランジスタを有する層1351の下方や同一の層に有してもよい。
また、基板上に剥離層を形成し、前記剥離層上にトランジスタを有する層1351、記憶素子部1352もしくは記憶素子部1356を形成し、実施の形態3に示す剥離方法を適宜用いてトランジスタを有する層1351及び記憶素子部1352、1356を剥離し、基板上に接着層を用いて貼り付けてもよい。
さらには、記憶素子部1352、1356を、アンテナとして機能する導電層1357が設けられた基板1365に設けてもよい。すなわち、トランジスタを有する層が形成される第1の基板と、記憶素子部及びアンテナとして機能する導電層が形成される第2の基板とを、導電性粒子を含む樹脂により貼り合わせてもよい。また、図12(A)及び(B)に示す半導体装置と同様に、トランジスタに接続するセンサを設けてもよい。
本実施形態で示した半導体装置は、本発明の記憶素子を有することにより記憶素子毎の挙動のばらつきを低減することが可能となる。したがって、書き込み特性に優れた半導体装置を作製することができる。また、書き込み電圧の増大を防ぐことや読み取り電圧のとり得る幅を広げることができる。よって、半導体装置における設計の自由度を向上させることが可能となる。
また、半導体装置へのデータの書き込みは一度だけではなく、未書き込み素子が有る限り追加(追記)が可能である。一方、書き込みを一度行った記憶素子に対しデータを消去することは不可能なため、書き換えによる偽造を防止することができる。また、非接触でデータの読み出しと書き込みが可能である。さらに、本発明の記憶素子は一対の導電層間に、金属酸化物層、半導体層及び有機化合物層が挟まれた単純な構造であるため、書き込み特性に優れた半導体装置を低コストで作製することが可能となる。
なお、本実施形態は、他の実施の形態及び実施例とも自由に組み合わせることができる。
(実施の形態5)
本実施の形態では、本発明の記憶素子を有する半導体装置の一例に関して図面を用いて説明する。本実施の形態の半導体装置の上面図を図14(A)に、図14(A)における線X−Yの断面図を図14(B)に示す。
図14(A)に示すように、基板1400上に記憶素子を有する記憶素子部1404、回路部1421、アンテナ1431が形成されている。図14(A)及び(B)は、作成工程途中であり、作製条件に耐えうる基板1400上に記憶素子部、回路部、及びアンテナを形成した状態である。材料及び作製工程は上記実施の形態と同様に適宜選択し、作製すればよい。
基板1400上に剥離層1452、絶縁層1453を介して記憶素子部1404にはトランジスタ1441、回路部1421にはトランジスタ1442が設けられている。トランジスタ1441及びトランジスタ1442上には絶縁層1461、絶縁層1454、絶縁層1455が形成されており、絶縁層1455上には記憶素子1443が形成されている。記憶素子1443は、絶縁層1455上に設けられた第1の導電層110dと、第1の導電層110dを利用して形成された金属酸化物層111dと、半導体層と有機化合物層とを有する層1458と、第2の導電層114とを有し、金属酸化物層111d、半導体層と有機化合物層とを有する層1458は第1の導電層110dと第2の導電層114とに挟持されており、金属酸化物層111dは、第1の導電層110d上に接して形成される。なお、図14では省略されているが、隔壁として機能する絶縁層1460bにより多数設けられた記憶素子1443は個々に隔てられている。
第1の導電層110dはトランジスタ1441の配線層と接続されている。一方、第2の導電層114は、配線層1456aに積層された導電層1457cと接続されている。また、絶縁層1455上には導電層と図14(A)で示すアンテナ1431が積層して設けられている。図14(B)において、前記導電層は、導電層1457a、導電層1457b、導電層1457e、導電層1457fであり、導電層1457aとアンテナ1431a、導電層1457bとアンテナ1431b、及び導電層1457fとアンテナ1431dとがそれぞれ積層された構成となっている。なお、導電層1457eとアンテナ1431cについては、絶縁層1455に形成された配線層1456bに達する開口部において形成されており、導電層1457eと配線層1456bとが接続されている。このようにして、アンテナと記憶素子部1404及び回路部1421とを電気的に接続されている。また、アンテナ1431a、アンテナ1431b、アンテナ1431c、及び1431d下にそれぞれ形成されている導電層1457a、導電層1457b、導電層1457e、導電層1457fは、絶縁層1455とアンテナとの密着性を向上させる効果も有する。本実施の形態では、絶縁層1455にポリイミド膜、導電層1457a、導電層1457b、導電層1457e、及び導電層1457fにチタン膜、アンテナ1431a、アンテナ1431b、アンテナ1431c、及びアンテナ1431dにアルミニウム膜をそれぞれ用いている。
なお、第1の導電層110dとトランジスタ1441、導電層1457cと配線層1456a及び導電層1457eと配線層1456bとがそれぞれ接続するために絶縁層1455に開口(コンタクトホールとも言う)を形成している。開口を大きくし、導電層同士の接触面積を増加した方がより低抵抗となるため、本実施の形態では、第1の導電層110dとトランジスタ1441とが接続する開口が一番小さく、その次が導電層1457cと配線層1456aとが接続する開口、導電層1457eと配線層1456bとが接続する開口が一番大きいというように順に開口を大きく設定している。本実施の形態では、第1の導電層110dとトランジスタ1441とが接続する開口を5μm×5μm、導電層1457cと配線層1456aとが接続する開口を50μm×50μm、導電層1457eと配線層1456bとが接続する開口を500μm×500μmとしている。
本実施の形態では、絶縁層1460aからアンテナ1431bまでの距離aを500μm以上、第2の導電層114の端部から絶縁層1460aの端部までの距離bを250μm以上、第2の導電層114の端部から絶縁層1460cの端部までの距離cを500μm以上、絶縁層1460cの端部からアンテナ1431cまでの距離dを250μm以上としている。なお、回路部1421は部分的に絶縁層1460cが形成されており、トランジスタ1442も絶縁層1460cに覆われていない領域と覆われている領域がある。
以上のような半導体装置を用いることで、外部入力部から電源電圧や信号を記憶素子部1404に直接入力することで、記憶素子部1404にデータ(情報に相当する)を書き込む、もしくは記憶素子部1404からデータを読み出すことが可能となる。
また、アンテナは、記憶素子部に対して、重なって設けてもよいし、重ならずに周囲に設ける構造でもよい。また重なる場合も全面が重なってもよいし、一部が重なっている構造でもよい。例えば、アンテナ部と記憶素子部が重なる構成であると、アンテナが交信する際に信号に載っているノイズや電磁誘導により発生する起電力の変動等の影響による、半導体装置の動作不良を減らすことが可能である。
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
図15(A)乃至(D)に、基板1501上に形成されたアンテナとして機能する導電層1502及び記憶素子部1503を有するチップ状の半導体装置の例を示す。なお、半導体装置には記憶素子の他、集積回路等を搭載していても良い。
半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電層を線状(例えば、ダイポールアンテナ(図15(A)参照))、平坦な形状(例えば、パッチアンテナ(図15(B)参照))またはリボン型の形状(図15(C)及び(D)参照)等に形成することができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
また、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電層を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成することが好ましい。
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
また、アンテナを設ける場合には、1枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電層を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電層を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。
以上のように本実施形態で示した半導体装置は、本発明の記憶素子を有することにより素子毎の挙動のばらつきを低減することが可能となる。したがって、書き込み特性に優れた半導体装置を作製することができる。また、書き込み電圧の増大を防ぐことや読み取り電圧のとり得る幅を広げることができ、半導体装置における設計の自由度を向上させることが可能となる。
半導体装置へのデータの書き込みは一度だけではなく、未書き込み素子が有る限り追加(追記)が可能である。一方、書き込みを一度行った記憶素子に対しデータを消去することは不可能なため、書き換えによる偽造を防止することができる。また、非接触でデータの読み出しと書き込みが可能である。さらに、本発明の記憶素子は一対の導電層間に、金属酸化物層、半導体層及び有機化合物層が挟まれた単純な構造であるため、書き込み特性に優れた半導体装置を低コストで作製することが可能となる。
なお、本実施形態は、他の実施の形態及び実施例とも自由に組み合わせることができる。