JP2021082653A - スイッチ素子及びスイッチ素子の製造方法 - Google Patents

スイッチ素子及びスイッチ素子の製造方法 Download PDF

Info

Publication number
JP2021082653A
JP2021082653A JP2019206984A JP2019206984A JP2021082653A JP 2021082653 A JP2021082653 A JP 2021082653A JP 2019206984 A JP2019206984 A JP 2019206984A JP 2019206984 A JP2019206984 A JP 2019206984A JP 2021082653 A JP2021082653 A JP 2021082653A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
conductive layer
ion conductive
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019206984A
Other languages
English (en)
Inventor
秀樹 北田
Hideki Kitada
秀樹 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019206984A priority Critical patent/JP2021082653A/ja
Priority to US17/077,346 priority patent/US11195577B2/en
Publication of JP2021082653A publication Critical patent/JP2021082653A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】整流特性の劣化を抑制すること。【解決手段】第１絶縁膜に設けられ、第１方向に延びた第１配線と、第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ且つ前記第２配線に直接接し、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備えるスイッチ素子。【選択図】図３

Description

本発明は、スイッチ素子及びスイッチ素子の製造方法に関する。
金属イオンを供給可能な材料を含む第１電極と金属イオンを供給しない材料からなる第２電極との間に金属イオンを伝導可能なイオン伝導層が挟まれたスイッチ素子が知られている（例えば特許文献１）。第１電極と第２電極の間に電圧を印加することで、第１電極の金属イオンがイオン伝導層に溶解して金属となって析出して第１電極と第２電極を接続する金属架橋が形成されるとされている。また、金属イオンを供給可能な第１電極のイオン伝導層に接する部分が金属酸化物となっているスイッチ素子が知られている（例えば特許文献２）。金属酸化物が設けられることで、第１電極からイオン伝導層への金属イオンの注入速度が速くなるとされている。
国際公開第２００８／００１７１２号 特開２０１１−２３８８７５号公報
第１配線と第２配線が交差する領域にスイッチ素子を設けたクロスバースイッチが知られている。クロスバースイッチでは、スイッチ素子は抵抗変化素子とダイオード素子とを含んで構成される。第１配線と第２配線が交差する交差領域に金属イオンを伝導可能なイオン伝導層を設ける。これにより、第１配線と第２配線の間に電圧を印加することで、第１配線及び／又は第２配線の金属イオンがイオン伝導層に供給されて金属ブリッジが形成されるようになり抵抗変化素子として機能させることができる。また、第１配線とイオン伝導層の間に金属酸化膜を設けることでダイオード素子として機能させることができる。
しかしながら、第１配線から金属酸化膜を介してイオン伝導層に金属イオンが供給されると、金属酸化膜を利用したダイオード素子の整流特性が劣化してしまうことがある。
１つの側面では、整流特性の劣化を抑制することを目的とする。
１つの態様では、第１絶縁膜に設けられ、第１方向に延びた第１配線と、第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ且つ前記第２配線に直接接し、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備えるスイッチ素子である。
１つの態様では、第１絶縁膜に設けられ、第１方向に延びた第１配線と、第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備え、前記第２配線と前記イオン伝導層の間には前記第２配線に含まれる金属の拡散を抑制するバリアメタル層が設けられていないスイッチ素子である。
１つの態様では、第１基板上に形成された第１絶縁膜に第１配線を形成する工程と、前記第１基板とは異なる第２基板上に形成された第２絶縁膜に第２配線を形成する工程と、前記第１配線上に金属酸化膜を形成する工程と、前記第２配線上及び前記金属酸化膜上の少なくとも一方に金属イオンを伝導可能なイオン伝導層を形成する工程と、前記第２配線が前記イオン伝導層に直接接するようにして、前記イオン伝導層を挟んで前記第１絶縁膜と前記第２絶縁膜を接合する工程と、を備えるスイッチ素子の製造方法である。
１つの側面として、整流特性の劣化を抑制できる。
図１は、クロスバースイッチを利用した記憶装置の構成の例を示すブロック図である。 図２は、メモリセルアレイの例を示す平面図である。 図３（ａ）及び図３（ｂ）は、実施例１に係るスイッチ素子を示す断面図である。 図４（ａ）から図４（ｈ）は、実施例１に係るスイッチ素子の製造方法を示す断面図（その１）である。 図５（ａ）から図５（ｈ）は、実施例１に係るスイッチ素子の製造方法を示す断面図（その２）である。 図６（ａ）から図６（ｄ）は、実施例１に係るスイッチ素子の製造方法を示す断面図（その３）である。 図７（ａ）及び図７（ｂ）は、実施例１に係るスイッチ素子が抵抗変化素子として機能することについて説明する断面図である。 図８は、実施例１に係るスイッチ素子がダイオード素子として機能することについて説明する断面図である。 図９は、実施例１に係るスイッチ素子の整流特性を示す図である。 図１０（ａ）及び図１０（ｂ）は、比較例１に係るスイッチ素子を示す断面図である。 図１１（ａ）から図１１（ｆ）は、比較例１に係るスイッチ素子の製造方法を示す断面図（その１）である。 図１２（ａ）から図１２（ｄ）は、比較例１に係るスイッチ素子の製造方法を示す断面図（その２）である。 図１３（ａ）及び図１３（ｂ）は、比較例２に係るスイッチ素子を示す断面図である。 図１４（ａ）から図１４（ｆ）は、比較例２に係るスイッチ素子の製造方法を示す断面図（その１）である。 図１５（ａ）から図１５（ｄ）は、比較例２に係るスイッチ素子の製造方法を示す断面図（その２）である。 図１６（ａ）及び図１６（ｂ）は、実施例２に係るスイッチ素子を示す断面図である。 図１７（ａ）から図１７（ｆ）は、実施例２に係るスイッチ素子の製造方法を示す断面図（その１）である。 図１８（ａ）から図１８（ｄ）は、実施例２に係るスイッチ素子の製造方法を示す断面図（その２）である。 図１９（ａ）及び図１９（ｂ）は、実施例２に係るスイッチ素子が抵抗変化素子として機能することについて説明する断面図である。 図２０（ａ）及び図２０（ｂ）は、実施例２の変形例１に係るスイッチ素子を示す断面図である。
以下、図面を参照して、本発明の実施例について説明する。
図１は、クロスバースイッチを利用した記憶装置の構成の例を示すブロック図である。図１のように、記憶装置５００は、メモリセルアレイ５１０と、行選択回路５１２と、列選択回路５１４と、書込・消去回路５１６と、センスアンプ５１８と、データ入出力回路５２０と、を備える。また、記憶装置５００は、外部から入力されるアドレス信号を受け取るアドレス入力回路５２２と、外部から入力されるコントロール信号に基づいて記憶装置５００の動作を制御する制御回路５２４と、を備える。
メモリセルアレイ５１０は、互いに平行に形成された複数のワード線ＷＬ０、ＷＬ１、ＷＬ２・・・と、ワード線ＷＬ０、ＷＬ１、ＷＬ２・・・と立体交差するようにして互いに平行に形成された複数のビット線ＢＬ０、ＢＬ１、ＢＬ２・・・と、を備える。また、メモリセルアレイ５１０は、ワード線ＷＬ０、ＷＬ１、ＷＬ２・・・とビット線ＢＬ０、ＢＬ１、ＢＬ２・・・との交点に対応してマトリクス状に設けられた複数のスイッチ素子１０を備える。スイッチ素子１０は、抵抗変化素子３０とダイオード素子４０を含んで構成される。
アドレス入力回路５２２は、外部回路からアドレス信号を受け取り、このアドレス信号に基づいて、行アドレス信号を行選択回路５１２へ出力し、列アドレス信号を列選択回路５１４へ出力する。アドレス信号は、複数のスイッチ素子１０のうちの選択される特定のスイッチ素子のアドレスを示す信号である。行アドレス信号はアドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は列のアドレスを示す信号である。
制御回路５２４は、情報の書き込み及び消去サイクルにおいて、データ入出力回路５２０に入力されたデータに応じて、書き込み又は消去用の電圧の印加を指示する書き込み信号及び消去信号を書込・消去回路５１６へ出力する。また、制御回路５２４は、情報の読み出しサイクルにおいて、読み出し動作を指示する読み出し信号を列選択回路５１４へ出力する。
行選択回路５１２は、アドレス入力回路５２２から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、ワード線ＷＬ０、ＷＬ１、ＷＬ２・・・のうちの何れかを選択し、選択したワード線に対して所定の電圧を印加する。
列選択回路５１４は、アドレス入力回路５２２から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、ビット線ＢＬ０、ＢＬ１、ＢＬ２・・・のうちの何れかを選択し、選択したビット線に対して所定の電圧を印加する。
書込・消去回路５１６は、制御回路５２４から出力された書き込み信号を受け取った場合、行選択回路５１２に対して選択したワード線に書き込み用の電圧の印加を指示する信号を出力し、列選択回路５１４に対して選択したビット線に書き込み用の電圧の印加を指示する信号を出力する。また、書込・消去回路５１６は、制御回路５２４から出力された消去信号を受け取った場合、行選択回路５１２に対して選択したワード線に消去用の電圧の印加を指示する信号を出力し、列選択回路５１４に対して選択したビット線に消去用の電圧の印加を指示する信号を出力する。
センスアンプ５１８は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」又は「０」の判別を行う。その結果得られたデータは、データ入出力回路５２０を介して外部回路へ出力される。
図２は、メモリセルアレイの例を示す平面図である。図２のように、メモリセルアレイ５１０は、ビット線に相当する複数の下部配線１１と、ワード線に相当する複数の上部配線１２と、を含む。下部配線１１は第１方向に延び、上部配線１２は第１方向に交差（例えば直交）する第２方向に延びている。上部配線１２は絶縁膜１４に埋め込まれて形成されている。同様に、下部配線１１も絶縁膜に埋め込まれて形成されている。下部配線１１と上部配線１２が立体交差する交差領域１９にスイッチ素子１０が形成されている。なお、実施例においては、下部配線１１が特許請求の範囲における第１配線に相当し、上部配線１２が特許請求の範囲における第２配線に相当する。
図３（ａ）及び図３（ｂ）は、実施例１に係るスイッチ素子を示す断面図である。図３（ａ）は、図２のＡ−Ａ間に相当する箇所の断面、図３（ｂ）は、図２のＢ−Ｂ間に相当する箇所の断面である。図３（ａ）及び図３（ｂ）のように、上部配線１２は絶縁膜１４の表面から一面が露出して絶縁膜１４に埋め込まれている。上部配線１２は例えば銅で形成されている。絶縁膜１４は、例えば炭素が添加された酸化シリコン膜であるが、二酸化シリコン膜又は窒化シリコン膜等の他の無機絶縁膜であってもよいし、樹脂膜等の有機絶縁膜であってもよい。上部配線１２の幅は、例えば０．１μｍ〜０．５μｍ程度であり、一例として０．２μｍである。上部配線１２の厚さは、例えば０．１５μｍ〜０．７５μｍ程度であり、一例として０．３０μｍである。隣接する上部配線１２の間隔は、例えば１．０μｍ〜２．０μｍ程度であり、一例として１．０μｍである。
上部配線１２と絶縁膜１４の間に、上部配線１２に含まれる銅原子が絶縁膜１４に拡散することを抑制するためのバリアメタル層１６が設けられている。バリアメタル層１６は、例えばタンタル層であるが、窒化チタン、タンタル、窒化タンタル、窒化タングステン、コバルト、及びルテニウムの少なくとも一種を含んで形成されていてもよい。バリアメタル層１６の厚さは、絶縁膜１４への銅原子の拡散を抑制できる程度の厚さがあればよく、例えば１０ｎｍ〜１００ｎｍ程度であり、一例として２０ｎｍである。
下部配線１１は絶縁膜１３に埋め込まれている。下部配線１１は、例えば銅で形成されている。絶縁膜１３は、例えば炭素が添加された酸化シリコン膜であるが、二酸化シリコン膜又は窒化シリコン膜等の他の無機絶縁膜であってもよいし、樹脂膜等の有機絶縁膜であってもよい。絶縁膜１３は、絶縁膜１４と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。下部配線１１の幅は、例えば０．１μｍ〜０．５μｍ程度であり、一例として０．２μｍである。下部配線１１の厚さは、例えば０．１５μｍ〜０．７５μｍ程度であり、一例として０．３０μｍである。隣接する下部配線１１の間隔は、例えば１．０μｍ〜２．０μｍ程度であり、一例として１．０μｍである。下部配線１１の幅、厚さ、及び隣接する下部配線１１の間隔は、上部配線１２の幅、厚さ、及び隣接する上部配線１２の間隔と同じであってもよいし、異なっていてもよい。
下部配線１１と絶縁膜１３の間に、下部配線１１に含まれる銅原子が絶縁膜１３に拡散することを抑制するためのバリアメタル層１５が設けられている。バリアメタル層１５は、例えばタンタル層であるが、窒化チタン、タンタル、窒化タンタル、窒化タングステン、コバルト、及びルテニウムの少なくとも一種を含んで形成されていてもよい。バリアメタル層１５は、バリアメタル層１６と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。バリアメタル層１５の厚さは、絶縁膜１３への銅原子の拡散を抑制できる程度の厚さがあればよく、例えば１０ｎｍ〜１００ｎｍ程度であり、一例として２０ｎｍである。
下部配線１１と上部配線１２との間にイオン伝導層１８が設けられている。イオン伝導層１８は、複数の下部配線１１と複数の上部配線１２が設けられている領域全体にわたって設けられている。イオン伝導層１８は、金属イオンを伝導することが可能な層である。イオン伝導層１８は、例えば窒化ジルコニウムで形成されている。イオン伝導層１８の厚さは、例えば１０ｎｍ〜１００ｎｍ程度であり、一例として５０ｎｍである。
下部配線１１とイオン伝導層１８との間に金属酸化膜１７が設けられている。金属酸化膜１７は、例えば下部配線１１の表面が酸化されて形成された酸化銅である。酸化銅は、ＣｕＯの組成でもよいし、Ｃｕ２Ｏの組成でもよいし、両者が混在していてもよい。金属酸化膜１７の厚さは、例えば１ｎｍ〜１０ｎｍ程度であり、一例として５ｎｍである。金属酸化膜１７は、例えばイオン伝導層１８及び下部配線１１に接して形成されている。
下部配線１１と上部配線１２が交差する交差領域１９に形成されたスイッチ素子１０は、下部配線１１と、上部配線１２と、下部配線１１と上部配線１２の間に挟まれたイオン伝導層１８と、下部配線１１とイオン伝導層１８の間に挟まれた金属酸化膜１７と、を含む。
図４（ａ）から図６（ｄ）は、実施例１に係るスイッチ素子の製造方法を示す断面図である。図４（ａ）から図４（ｄ）、図５（ａ）から図５（ｄ）、図６（ａ）、及び図６（ｂ）は、図２のＡ−Ａ間に相当する箇所の断面である。図４（ｅ）から図４（ｈ）、図５（ｅ）から図５（ｈ）、図６（ｃ）、及び図６（ｄ）は、図２のＢ−Ｂ間に相当する箇所の断面である。
図４（ａ）及び図４（ｅ）のように、第１基板５０上に化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法により形成した絶縁膜１３上に、下部配線１１を形成する領域に開口を有するレジストパターン５１を形成する。レジストパターン５１をマスクとして絶縁膜１３にドライエッチングを行い、絶縁膜１３に複数の凹部５２を形成する。凹部５２は、下部配線１１が延びる方向に延在して形成される。凹部５２の深さは例えば０．３μｍ程度である。凹部５２の幅は例えば０．２μｍ程度である。隣接する凹部５２の間隔は例えば１．０μｍ程度である。
図４（ｂ）及び図４（ｆ）のように、レジストパターン５１を除去した後、絶縁膜１３上にバリアメタル層１５をスパッタリング法で形成する。バリアメタル層１５は、絶縁膜１３の凹部５２による凹凸に沿って形成される。バリアメタル層１５は、例えばタンタル層であり、その厚さは例えば２０ｎｍ程度である。その後、バリアメタル層１５上に銅膜５３を電解めっき法で形成する。銅膜５３の厚さは例えば５００ｎｍ程度である。銅膜５３は、絶縁膜１３の凹部５２を埋め込んで形成される。
図４（ｃ）及び図４（ｇ）のように、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法を用いて、絶縁膜１３の表面が露出するまで銅膜５３及びバリアメタル層１５を除去する。これにより、絶縁膜１３に埋め込まれた銅膜５３からなる下部配線１１と、下部配線１１と絶縁膜１３との間に介在するバリアメタル層１５と、が形成される。
図４（ｄ）及び図４（ｈ）のように、絶縁膜１３から露出した下部配線１１の表面を、酸素プラズマを照射するプラズマ酸化により酸化させて酸化銅からなる金属酸化膜１７を形成する。金属酸化膜１７の厚さは例えば５ｎｍ程度である。なお、プラズマ酸化の代わりに、酸素雰囲気中で加熱する熱酸化、酸化剤を含む溶液（例えば過酸化水素、過硫酸カリウム、過マンガン酸カリウム等の溶液）に浸漬する溶液酸化、又は大気中でＵＶ光を照射するＵＶオゾン酸化を行ってもよい。これにより、下部配線１１側の第１基板５０の形成が完了する。
ここで、金属酸化膜１７の形成の例について説明する。例えば、第１基板５０を真空炉内に入れ、真空炉内の圧力を６０Ｐａとし、ダウンフロー方式により酸素プラズマを下部配線１１の表面に１０分間照射する。この方法により、ＣｕＯとＣｕ２Ｏの比率（ＣｕＯ／Ｃｕ２Ｏ）が３．０程度の金属酸化膜１７が下部配線１１の表面に形成された。例えば、第１基板５０を石英管に入れ、酸素を１０％、アルゴンを９０％とする混合ガスを石英管に導入して、４００℃で５分間の熱酸化を行う。この方法により、下部配線１１の表面にＣｕ２Ｏの金属酸化膜１７が形成された。例えば、下部配線１１の表面に１８４．９ｎｍの波長のＵＶ光を５分間照射した。この方法により、下部配線１１の表面にＣｕＯが優勢の金属酸化膜１７が形成された。例えば、ｐＨを９に調整した過酸化水素を含む溶液に下部配線１１を３分間浸漬する。この方法により、下部配線１１の表面にＣｕＯの組成を含む金属酸化膜１７が形成された。
図５（ａ）及び図５（ｅ）のように、第１基板５０とは別の第２基板６０上にＣＶＤ法により形成した絶縁膜１４上に、上部配線１２を形成する領域に開口を有するレジストパターン６１を形成する。レジストパターン６１をマスクとして絶縁膜１４にドライエッチングを行い、絶縁膜１４に複数の凹部６２を形成する。凹部６２は、上部配線１２が延びる方向に延在して形成される。凹部６２の深さは例えば０．３μｍ程度である。凹部６２の幅は例えば０．２μｍ程度である。隣接する凹部６２の間隔は例えば１．０μｍである。
図５（ｂ）及び図５（ｆ）のように、レジストパターン６１を除去した後、絶縁膜１４上にバリアメタル層１６をスパッタリング法で形成する。バリアメタル層１６は、絶縁膜１４の凹部６２による凹凸に沿って形成される。バリアメタル層１６は、例えばタンタル層であり、その厚さは例えば２０ｎｍ程度である。その後、バリアメタル層１６上に銅膜６３を電解めっき法で形成する。銅膜６３の厚さは例えば５００ｎｍ程度である。銅膜６３は、絶縁膜１４の凹部６２を埋め込んで形成される。
図５（ｃ）及び図５（ｇ）のように、ＣＭＰ法を用いて、絶縁膜１４の表面が露出するまで銅膜６３及びバリアメタル層１６を除去する。これにより、絶縁膜１４に埋め込まれた銅膜６３からなる上部配線１２と、上部配線１２と絶縁膜１４との間に介在するバリアメタル層１６と、が形成される。
図５（ｄ）及び図５（ｈ）のように、絶縁膜１４上にイオン伝導層１８をスパッタリング法で形成する。一例として、室温にてアルゴンと窒素の混合ガス雰囲気中でジルコニウムターゲットを用いたスパッタリングを行うことで、窒化ジルコニウムからなるイオン伝導層１８を形成する。イオン伝導層１８は、絶縁膜１４の全面に形成され、上部配線１２に直接接して形成される。イオン伝導層１８の厚さは例えば５０ｎｍである。なお、イオン伝導層１８は、ＣＶＤ法で形成してもよい。これにより、上部配線１２側の第２基板６０の形成が完了する。
図６（ａ）及び図６（ｃ）のように、第１基板５０と第２基板６０を真空炉に入れ、第１基板５０の絶縁膜１３及び金属酸化膜１７と第２基板６０のイオン伝導層１８とを対向させる。このときに、絶縁膜１３及び金属酸化膜１７の表面、並びに、イオン伝導層１８の表面にアルゴンプラズマを照射して、表面に付着した不純物を除去する洗浄処理を行ってもよい。洗浄処理は、１×１０−６Ｐａ以下の真空度で行ってもよい。
図６（ｂ）及び図６（ｄ）のように、基板温度が２００℃程度、真空度が１×１０−６Ｐａ以下の状態で、第１基板５０と第２基板６０とを５Ｎ程度の圧力で押し合わせる。これにより、絶縁膜１３及び金属酸化膜１７とイオン伝導層１８とが直接接合し、下部配線１１と上部配線１２とが交差する交差領域１９にスイッチ素子１０が形成される。例えば、絶縁膜１３及び金属酸化膜１７とイオン伝導層１８とはＯＨ基の分子接合を利用したダイレクトボンドインターコネクト（ＤＢＩ）によって接合される。
図１で説明したように、スイッチ素子１０は抵抗変化素子３０とダイオード素子４０を含む。図７（ａ）及び図７（ｂ）は、実施例１に係るスイッチ素子が抵抗変化素子として機能することについて説明する断面図である。図７（ａ）のように、下部配線１１と上部配線１２の間に電圧が印加される前では、下部配線１１と上部配線１２はその間に絶縁層であるイオン伝導層１８が介在することで高抵抗状態になっている。
図７（ｂ）のように、下部配線１１と上部配線１２が交差する交差領域１９において上部配線１２から下部配線１１に向かう電界が発生するように、下部配線１１に対して正の電圧を上部配線１２に印加する。これにより、上部配線１２からイオン伝導層１８に銅イオン２０が供給され、イオン伝導層１８内に銅イオン２０が金属となって析出したフィラメント状の銅ブリッジ２１が形成される。銅ブリッジ２１が形成されることで、下部配線１１と上部配線１２の間の抵抗が低抵抗状態となる。このように、スイッチ素子１０は、下部配線１１と上部配線１２の間が高抵抗状態又は低抵抗状態になることでデータ「１」又は「０」を記録するメモリとして機能する。例えば、ニューロンネットワークを模したニューロチップにおける積和演算メモリとして用いてもよい。なお、実施例においては、下部配線１１と上部配線１２の間が高抵抗状態又は低抵抗状態になることでメモリとして機能する場合を例に説明するが、単にスイッチとして機能する場合でもよい。
図８は、実施例１に係るスイッチ素子がダイオード素子として機能することについて説明する断面図である。図８のように、金属酸化膜１７と上部配線１２との間に形成されるイオン伝導層１８は、金属酸化膜１７との界面近傍の領域１８ａにおいて酸化ジルコニウム（ＺｒＯ２）が形成される。酸化ジルコニウムは、下部配線１１と上部配線１２の間に加えられた電界及び／又はイオン伝導層１８と金属酸化膜１７の界面での熱力学的な反応によって、金属酸化膜１７とイオン伝導層１８の間で酸素の授受が行われて形成されると考えられる。また、ジルコニウムは銅よりも酸化し易いことから酸化ジルコニウムが形成され易いと考えられる。
酸化銅はｐ型半導体であり、酸化ジルコニウムはｎ型半導体であることが知られており、金属酸化膜１７とイオン伝導層１８の界面はｐｎ接合となる。このため、下部配線１１に対して上部配線１２に負の電圧が印加されたときは電流が流れ、反対に、下部配線１１に対して上部配線１２に正の電圧が印加されたときは電流の流れが抑制される整流作用が得られる。
図９は、実施例１に係るスイッチ素子の整流特性を示す図である。図９は、スイッチ素子１０の各部が以下の材料で形成され且つ下部配線１１に対して正の電圧を上部配線１２に印加して銅ブリッジ２１が形成された場合の整流特性の測定結果である。下部配線１１は幅０．２μｍで厚さ０．２５μｍの銅配線である。絶縁膜１３は炭素が添加された酸化シリコン膜である。バリアメタル層１５は厚さ２０ｎｍのタンタル層である。金属酸化膜１７は厚さ５ｎｍの酸化銅で形成されている。イオン伝導層１８は厚さ５０ｎｍの窒化ジルコニウム層である。上部配線１２は幅０．２μｍで厚さ０．２５μｍの銅配線である。絶縁膜１４は炭素が添加された酸化シリコン膜である。バリアメタル層１６は厚さ２０ｎｍのタンタル層である。銅ブリッジ２１は、下部配線１１と上部配線１２の間に５Ｖ／ｃｍの電界を生じさせて形成した。
図９のように、スイッチ素子１０に逆バイアスを印加したときの電流値は順バイアスを印加したときの電流値に比べて十分に小さく、良好な整流特性が得られることが確認された。
図１０（ａ）及び図１０（ｂ）は、比較例１に係るスイッチ素子を示す断面図である。図１０（ａ）は、図２のＡ−Ａ間に相当する箇所の断面、図１０（ｂ）は、図２のＢ−Ｂ間に相当する箇所の断面である。図１０（ａ）及び図１０（ｂ）のように、比較例１では、複数の下部配線１１に形成された複数の金属酸化膜１７それぞれに対応して複数のイオン伝導層１８それぞれが設けられている。絶縁膜１４には、上部配線１２と、上部配線１２に直接接する複数のビア８１と、が形成されている。複数のビア８１それぞれは、上部配線１２と同じく銅で形成され、複数のイオン伝導層１８それぞれに対応して形成されている。すなわち、ビア８１は、上部配線１２と複数のイオン伝導層１８それぞれとの間に設けられている。バリアメタル層１６は、上部配線１２と絶縁膜１４の間からビア８１と絶縁膜１４の間に延在して設けられている。また、バリアメタル層１６は、ビア８１とイオン伝導層１８との間にも設けられている。比較例１のスイッチ素子８０は、上部配線１２と、ビア８１と、下部配線１１と、ビア８１と下部配線１１の間に挟まれたイオン伝導層１８と、下部配線１１とイオン伝導層１８の間に挟まれた金属酸化膜１７と、を含む。その他の構成は、実施例１と同じであるため説明を省略する。
図１１（ａ）から図１２（ｄ）は、比較例１に係るスイッチ素子の製造方法を示す断面図である。図１１（ａ）から図１１（ｃ）、図１２（ａ）、及び図１２（ｂ）は、図２のＡ−Ａ間に相当する箇所の断面である。図１１（ｄ）から図１１（ｆ）、図１２（ｃ）、及び図１２（ｄ）は、図２のＢ−Ｂ間に相当する箇所の断面である。
図１１（ａ）及び図１１（ｄ）のように、基板（不図示）上にＣＶＤ法により形成した絶縁膜１３上に下部配線１１を形成する領域に開口を有するレジストパターン（不図示）を形成する。このレジストパターンをマスクとして絶縁膜１３にドライエッチングをして複数の凹部を形成する。レジストパターンを除去した後、絶縁膜１３上に例えばタンタル層であるバリアメタル層１５をスパッタリング法で形成する。その後、バリアメタル層１５上に銅膜８６を電解めっき法で形成する。
図１１（ｂ）及び図１１（ｅ）のように、ＣＭＰ法を用いて、絶縁膜１３の表面が露出するまで銅膜８６及びバリアメタル層１５を除去する。これにより、絶縁膜１３に埋め込まれた銅膜８６からなる下部配線１１と、下部配線１１と絶縁膜１３との間に介在するバリアメタル層１５と、が形成される。絶縁膜１３から露出した下部配線１１の表面をプラズマ酸化法により酸化させて酸化銅からなる金属酸化膜１７を形成する。その後、絶縁膜１３上にイオン伝導層１８をスパッタリング法で形成した後、複数の金属酸化膜１７それぞれに対応して互いに分離したイオン伝導層１８が残存するようにイオン伝導層１８に対してドライエッチングを行う。
図１１（ｃ）及び図１１（ｆ）のように、絶縁膜１３上に複数のイオン伝導層１８を覆う絶縁膜１４をＣＶＤ法で形成する。絶縁膜１４にビア８１を形成するための凹部をドライエッチング法で形成する。続いて、絶縁膜１４に上部配線１２を形成するための凹部をドライエッチング法で形成する。
図１２（ａ）及び図１２（ｃ）のように、絶縁膜１４上に例えばタンタル層であるバリアメタル層１６をスパッタリング法で形成する。その後、バリアメタル層１６上に銅膜８７を電解めっき法で形成する。
図１２（ｂ）及び図１２（ｄ）のように、ＣＭＰ法を用いて、絶縁膜１４の表面が露出するまで銅膜８７及びバリアメタル層１６を除去する。これにより、絶縁膜１４に銅膜８７からなるビア８１及び上部配線１２が形成される。上部配線１２及びビア８１と絶縁膜１４との間にバリアメタル層１６が形成される。バリアメタル層１６は、ビア８１とイオン伝導層１８との間にも形成される。
比較例１によれば、上部配線１２及びビア８１に含まれる銅原子が絶縁膜１４に拡散することを抑制するために、上部配線１２及びビア８１と絶縁膜１４との間にバリアメタル層１６を形成する。バリアメタル層１６は、図１２（ａ）及び図１２（ｃ）のように、スパッタリング法を用いて形成する。このため、図１０（ａ）及び図１０（ｂ）のように、ビア８１とイオン伝導層１８との間にもバリアメタル層１６が形成される。
ビア８１とイオン伝導層１８の間にバリアメタル層１６が形成されると、上部配線１２から下部配線１１に向かう電界が発生するように下部配線１１と上部配線１２の間に電圧を印加しても、ビア８１からイオン伝導層１８に銅イオンが供給され難くなる。このため、イオン伝導層１８内に銅ブリッジが形成され難くなり、下部配線１１と上部配線１２の間を低抵抗状態にすることが難しくなる。一方、下部配線１１から上部配線１２に向かう電界が発生するように下部配線１１と上部配線１２の間に電圧を印加した場合、下部配線１１からイオン伝導層１８に銅イオンが供給されてイオン伝導層１８内に銅ブリッジが形成される。このように、イオン伝導層１８に銅ブリッジを形成するには、下部配線１１からイオン伝導層１８に銅イオンを供給する必要がある。しかしながら、下部配線１１からイオン伝導層１８に銅イオンが供給される場合、金属酸化膜１７中の残存銅イオン濃度が高く、良好なｐｎ接合が得られずに整流特性が劣化することがある。また、絶縁膜１４にビア８１を形成する場合は、ビア８１を形成するためのビアホール形成工程を行うことになるため、製造工数が増加してしまう。
図１３（ａ）及び図１３（ｂ）は、比較例２に係るスイッチ素子を示す断面図である。図１３（ａ）は、図２のＡ−Ａ間に相当する箇所の断面、図１３（ｂ）は、図２のＢ−Ｂ間に相当する箇所の断面である。図１３（ａ）及び図１３（ｂ）のように、比較例２のスイッチ素子９０は、上部配線１２とイオン伝導層１８の間にバリアメタル層１６が設けられている。その他の構成は、実施例１と同じであるため説明を省略する。
図１４（ａ）から図１５（ｄ）は、比較例２に係るスイッチ素子の製造方法を示す断面図である。図１４（ａ）から図１４（ｃ）、図１５（ａ）、及び図１５（ｂ）は、図２のＡ−Ａ間に相当する箇所の断面である。図１４（ｄ）から図１４（ｆ）、図１５（ｃ）、及び図１５（ｄ）は、図２のＢ−Ｂ間に相当する箇所の断面である。
図１４（ａ）及び図１４（ｄ）のように、基板（不図示）上にＣＶＤ法により形成した絶縁膜１３上に、下部配線１１を形成する領域に開口を有するレジストパターン（不図示）を形成する。このレジストパターンをマスクとして絶縁膜１３にドライエッチングをして複数の凹部を形成する。レジストパターンを除去した後、絶縁膜１３上に例えばタンタル層であるバリアメタル層１５をスパッタリング法で形成する。その後、バリアメタル層１５上に銅膜９６を電解めっき法で形成する。
図１４（ｂ）及び図１４（ｅ）のように、ＣＭＰ法を用いて、絶縁膜１３の表面が露出するまで銅膜９６及びバリアメタル層１５を除去する。これにより、絶縁膜１３に埋め込まれた銅膜９６からなる下部配線１１と、下部配線１１と絶縁膜１３との間に介在するバリアメタル層１５と、が形成される。絶縁膜１３から露出した下部配線１１の表面をプラズマ酸化法により酸化させて酸化銅からなる金属酸化膜１７を形成する。その後、絶縁膜１３上にイオン伝導層１８をスパッタリング法で形成する。
図１４（ｃ）及び図１４（ｆ）のように、イオン伝導層１８上に絶縁膜１４をＣＶＤ法で形成する。絶縁膜１４に上部配線１２を形成するための凹部をドライエッチング法で形成する。
図１５（ａ）及び図１５（ｃ）のように、絶縁膜１４上に例えばタンタル層であるバリアメタル層１６をスパッタリング法で形成する。その後、バリアメタル層１６上に銅膜９７を電解めっき法で形成する。
図１５（ｂ）及び図１５（ｄ）のように、ＣＭＰ法を用いて、絶縁膜１４の表面が露出するまで銅膜９７及びバリアメタル層１６を除去する。これにより、絶縁膜１４に埋め込まれた銅膜９７からなる上部配線１２と、上部配線１２と絶縁膜１４との間に介在するバリアメタル層１６と、が形成される。
比較例２によれば、上部配線１２に含まれる銅原子が絶縁膜１４に拡散することを抑制するために、上部配線１２と絶縁膜１４との間にバリアメタル層１６を形成する。バリアメタル層１６は、図１５（ａ）及び図１５（ｃ）のように、スパッタリング法を用いて形成する。このため、図１３（ａ）及び図１３（ｂ）のように、上部配線１２とイオン伝導層１８との間にもバリアメタル層１６が形成される。よって、比較例１と同様、下部配線１１から上部配線１２に向かう電界が発生するように下部配線１１と上部配線１２の間に電圧を印加して、下部配線１１からイオン伝導層１８に銅イオンを供給する必要がある。しかしながら、この場合、比較例１で説明したように、金属酸化膜１７とイオン伝導層１８との界面等の金属酸化膜１７近傍に銅イオンが残存することで良好なｐｎ接合が得られずに整流特性が劣化することがある。
一方、実施例１によれば、図３（ａ）及び図３（ｂ）のように、下部配線１１と上部配線１２が交差する交差領域１９において、上部配線１２はイオン伝導層１８に直接接している。言い換えると、下部配線１１と上部配線１２が交差する交差領域１９において、上部配線１２とイオン伝導層１８の間に上部配線１２に含まれる金属の拡散を抑制するバリアメタル層が形成されていない。このため、図７（ｂ）のように、上部配線１２からイオン伝導層１８に銅イオン２０を供給してイオン伝導層１８内に銅ブリッジ２１を形成することができる。これにより、金属酸化膜１７とイオン伝導層１８との界面に形成されるｐｎ接合による整流特性の劣化を抑制しつつ、下部配線１１と上部配線１２の間を低抵抗状態にすることが可能となる。
図４（ａ）から図４（ｈ）のように、第１基板５０上に形成された絶縁膜１３に下部配線１１を形成し、下部配線１１上に金属酸化膜１７を形成する。図５（ａ）から図５（ｈ）のように、第２基板６０上に形成された絶縁膜１４に上部配線１２を形成し、上部配線１２上にイオン伝導層１８を形成する。図６（ａ）から図６（ｄ）のように、上部配線１２がイオン伝導層１８に直接接するようにして、イオン伝導層１８を挟んで絶縁膜１３と絶縁膜１４を接合する。これにより、上部配線１２からイオン伝導層１８に銅イオン２０を供給してイオン伝導層１８内に銅ブリッジ２１を形成することができる。よって、金属酸化膜１７とイオン伝導層１８との界面に形成されるｐｎ接合による整流特性の劣化を抑制しつつ、下部配線１１と上部配線１２の間を低抵抗状態にすることが可能なスイッチ素子１０が得られる。
なお、実施例１では、図５（ｄ）及び図５（ｈ）のように、絶縁膜１４上に上部配線１２に直接接するイオン伝導層１８を形成する場合を例に示したが、上部配線１２上及び金属酸化膜１７上の少なくとも一方にイオン伝導層１８を形成する場合でもよい。
図３（ａ）及び図３（ｂ）のように、絶縁膜１３には下部配線１１とイオン伝導層１８とを接続するビアが形成されてなく、絶縁膜１４には上部配線１２とイオン伝導層１８とを接続するビアが形成されていない。このため、比較例１のようにビア８１が形成される場合に比べて、製造工数を低減することができる。また、比較例１のようにビア８１が形成される場合では、スイッチ素子の小型化に伴ってビア８１の形成位置の精度が厳しくなるが、実施例１では、ビアが形成されていないため製造の困難性が緩和される。
イオン伝導層１８は、窒化ジルコニウムで形成される場合に限らず、例えば遷移金属の酸化物、窒化物、又は酸窒化物で形成されてもよいし、鉄よりも融点が高い高融点金属の酸化物、窒化物、又は酸窒化物で形成されてもよい。イオン伝導層１８は、銅、ジルコニウム、チタン、ニッケル、タンタル、ハフニウム、タングステン、バナジウム、亜鉛、及びリチウムの少なくとも一種の酸化物、窒化物、又は酸窒化物を含んで形成されてもよい。この場合でも、イオン伝導層１８の金属酸化膜１７との界面近傍の領域１８ａは酸化されてｎ型半導体が形成される。よって、金属酸化膜１７とイオン伝導層１８との界面にｐｎ接合が形成されて整流作用が得られる。このようなダイオードは、図９で説明したように、良好な整流特性が得られる。
イオン伝導層１８は、上部配線１２と絶縁膜１４との間に形成されたバリアメタル層１６よりも上部配線１２に含まれる金属の拡散を抑制する効果が低い。例えば、イオン伝導層１８が上部配線１２に含まれる金属の拡散を抑制可能な第１材料で形成されている場合でも、イオン伝導層１８は第１材料で形成されたバリアメタル層１６に比べて、膜密度が低い及び／又は膜中の酸素濃度が高い。例えば、イオン伝導層１８は柱状の結晶構造を有していてもよい。このように、イオン伝導層１８がバリアメタル層１６よりも金属の拡散を抑制する効果が低いことで、上部配線１２からイオン伝導層１８内に銅イオン２０が供給され易く、イオン伝導層１８内に銅ブリッジ２１を形成することができる。
イオン伝導層１８は、例えばイミド系又はフッ素樹脂系等の有機化合物又は酸化シリコン（ＳｉＯ）等のシリコン化合物で形成されてもよい。イオン伝導層１８は、金属イオンを伝導可能な絶縁層であればどのような材料で形成されてもよい。イオン伝導層１８が有機化合物又はシリコン化合物で形成される場合、下部配線１１と金属酸化膜１７との間のショットキー接合によって整流作用を有するダイオード素子が得られる。なお、この場合でも、下部配線１１からイオン伝導層１８に銅イオンが供給されると、金属酸化膜１７中の残存銅イオン濃度が高く、良好なショットキー接合が得られずに整流特性が劣化することがあるが、実施例１によれば整流特性の劣化を抑制できる。
金属酸化膜１７は、酸化銅で形成されている場合を例に示したが、下部配線１１とイオン伝導層１８の間に設けられることで整流作用が得られればその他の材料で形成されていてもよい。金属酸化膜１７が酸化銅で形成されている場合、酸化銅と金属とはショットキー接合とできるため、金属酸化膜１７と下部配線１１とによって整流作用が得られる。また、酸化銅はｐ型半導体であることから、金属酸化膜１７とイオン伝導層１８との界面にｐｎ接合が形成され易くなり、これによる整流作用が得られ易くなる。
下部配線１１及び上部配線１２は共に銅で形成されている場合を例に示したが、この場合に限られる訳ではない。上部配線１２は、低抵抗化の点及びイオン伝導層１８への金属イオンの供給の点から、銅又はアルミニウムで形成されてもよい。下部配線１１は、上部配線１２と同じ材料で形成されてもよいし、異なる材料で形成されてもよい。下部配線１１は、低抵抗化の点から、銅又はアルミニウムで形成されてもよい。
図１６（ａ）及び図１６（ｂ）は、実施例２に係るスイッチ素子を示す断面図である。図１６（ａ）は、図２のＡ−Ａ間に相当する箇所の断面、図１６（ｂ）は、図２のＢ−Ｂ間に相当する箇所の断面である。図１６（ａ）及び図１６（ｂ）のように、実施例２のスイッチ素子１０ａでは、上部配線１２は銅で形成されているのに対し、下部配線１１ａは白金で形成されている。その他の構成は、実施例１と同じであるため説明を省略する。
図１７（ａ）から図１８（ｄ）は、実施例２に係るスイッチ素子の製造方法を示す断面図である。図１７（ａ）から図１７（ｃ）、図１８（ａ）、及び図１８（ｂ）は、図２のＡ−Ａ間に相当する箇所の断面である。図１７（ｄ）から図１７（ｆ）、図１８（ｃ）、及び図１８（ｄ）は、図２のＢ−Ｂ間に相当する箇所の断面である。
図１７（ａ）及び図１７（ｄ）のように、第１基板５０上にＣＶＤ法により形成した絶縁膜１３のうちの下部配線１１が形成される領域に複数の凹部を形成する。凹部を形成した後、絶縁膜１３上にバリアメタル層１５をスパッタリング法で形成する。続いて、バリアメタル層１５上に白金膜５４を真空蒸着法で形成する。このときに、凹部が白金膜５４で完全に埋め込まれないように時間調整して、白金膜５４を成膜する。
図１７（ｂ）及び図１７（ｅ）のように、ＣＭＰ法を用いて、絶縁膜１３の表面が露出するまで白金膜５４及びバリアメタル層１５を除去する。
図１７（ｃ）及び図１７（ｆ）のように、絶縁膜１３上に銅膜５５をスパッタリング法で形成する。このときは、凹部が完全に埋め込まれるように銅膜５５を成膜する。
図１８（ａ）及び図１８（ｃ）のように、ＣＭＰ法を用いて、絶縁膜１３の表面が露出するまで銅膜５５を除去する。これにより、絶縁膜１３の凹部に、白金膜５４とその上に積層された銅膜５５とが形成される。
図１８（ｂ）及び図１８（ｄ）のように、絶縁膜１３から露出した銅膜５５をプラズマ酸化法により酸化させる。これにより、絶縁膜１３に埋め込まれた白金膜５４からなる下部配線１１ａと、下部配線１１ａ上に形成された酸化銅からなる金属酸化膜１７と、が形成される。その後は、実施例１の図５（ａ）から図６（ｄ）で説明した工程を実施する。
図１９（ａ）及び図１９（ｂ）は、実施例２に係るスイッチ素子が抵抗変化素子として機能することについて説明する断面図である。図１９（ａ）のように、上部配線１２から下部配線１１ａに向かう電界が発生するように下部配線１１ａに対して正の電圧を上部配線１２に印加する。これにより、上部配線１２からイオン伝導層１８に銅イオン２０が供給され、イオン伝導層１８内に銅ブリッジ２１が形成されて、下部配線１１ａと上部配線１２の間の抵抗が低抵抗状態となる。
図１９（ｂ）のように、下部配線１１ａから上部配線１２に向かう電界が発生するように下部配線１１ａに対して負の電圧を上部配線１２に印加する。これにより、イオン伝導層１８内の銅ブリッジ２１を形成する銅イオン２０が上部配線１２へと移動して銅ブリッジ２１の一部が切れる。また、下部配線１１ａを形成する白金は上部配線１２を形成する銅よりもイオン化傾向が低い金属である。このため、下部配線１１ａから上部配線１２に向かう電界が発生した場合でも、下部配線１１ａからイオン伝導層１８へは白金イオンが供給され難い。よって、イオン伝導層１８内に白金イオンが金属として析出したブリッジは形成され難い。したがって、下部配線１１ａと上部配線１２の間の抵抗は高抵抗状態となる。このように、スイッチ素子１０ａは、下部配線１１ａと上部配線１２の間が高抵抗状態又は低抵抗状態になることでデータ「１」又は「０」を記録するメモリとして機能する。データの読み出しは、金属酸化膜１７を利用したダイオード素子に順バイアスを印加し且つこのときの下部配線１１ａと上部配線１２との間の電圧を図１９（ｂ）のブリッジを切断するときの電圧よりも小さくして行う。
実施例２によれば、下部配線１１ａと上部配線１２とは異なる材料で形成されている。言い換えると、下部配線１１ａの少なくとも金属酸化膜１７に接する部分は上部配線１２とは異なる材料で形成されている。これにより、図１９（ａ）及び図１９（ｂ）のように、下部配線１１ａと上部配線１２の間の電圧の印加方向を制御することで、下部配線１１ａと上部配線１２の間を低抵抗状態と高抵抗状態とで繰り返し切替えることができる。よって、データの書込み及び消去、並びに、スイッチのオン、オフの制御を繰り返し実行できる。
図１９（ｂ）のように、下部配線１１ａと上部配線１２の間を高抵抗状態に切替えるために、下部配線１１ａから上部配線１２に向かう電界を発生させる。この場合に、下部配線１１ａからイオン伝導層１８に金属イオンが供給されて金属ブリッジが形成されることを抑制するために、下部配線１１ａは上部配線１２よりもイオン化傾向が低い金属で形成されることが好ましい。言い換えると、下部配線１１ａの少なくとも金属酸化膜１７に接する部分は上部配線１２よりもイオン化傾向が低い金属で形成されることが好ましい。例えば、下部配線１１ａは、イオン伝導層１８への金属イオンの供給を抑制する点から、金、白金、銀、ロジウム、イリジウム、又はルテニウムで形成されることが好ましい。上部配線１２は、低抵抗化の点及びイオン伝導層１８への金属イオンの供給する点から、銅又はアルミニウムで形成されることが好ましい。
図２０（ａ）及び図２０（ｂ）は、実施例２の変形例１に係るスイッチ素子を示す断面図である。図２０（ａ）は、図２のＡ−Ａ間に相当する箇所の断面、図２０（ｂ）は、図２のＢ−Ｂ間に相当する箇所の断面である。図２０（ａ）及び図２０（ｂ）のように、実施例２の変形例１のスイッチ素子１０ｂでは、下部配線１１ｂは、銅からなる第１層２２と、第１層２２上に積層された白金からなる第２層２３と、で構成されている。第２層２３は、下部配線１１ｂと上部配線１２の間に下部配線１１ｂから上部配線１２に向かう電界が発生する電圧が印加された場合に、第１層２２に含まれる銅イオンがイオン伝導層１８に供給されることを抑制できる程度の厚さを有する。第２層２３の厚さは、例えば１０ｎｍ〜１００ｎｍ程度であり、一例として５０ｎｍである。その他の構成は、実施例１と同じであるため説明を省略する。また、実施例２の変形例１に係るスイッチ素子１０ｂは、実施例２のスイッチ素子１０ａと同様の方法で製造できるため、製造工程については説明を省略する。
実施例２の変形例１においても、下部配線１１ｂの少なくとも金属酸化膜１７に接する部分は上部配線１２とは異なる材料からなる第２層２３となっている。このため、下部配線１１ｂと上部配線１２の間の電圧の印加方向を制御することで、下部配線１１ｂと上部配線１２の間を低抵抗状態と高抵抗状態とで繰り返し切替えることができる。
下部配線１１ｂの金属酸化膜１７に接する部分である第２層２３は、下部配線１１ｂからイオン伝導層１８に金属イオンが供給されて金属ブリッジが形成されることを抑制するために、上部配線１２よりもイオン化傾向が低い金属で形成されることが好ましい。例えば、下部配線１１ｂの第２層２３は、イオン伝導層１８への金属イオンの供給を抑制する点から、白金、金、銀、ロジウム、イリジウム、又はルテニウムで形成されることが好ましい。第１層２２は、低抵抗化の点から、銅又はアルミニウムで形成されることが好ましい。上部配線１２は、低抵抗化の点及びイオン伝導層１８に金属イオンを供給する点から、銅又はアルミニウムで形成されることが好ましい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）第１絶縁膜に設けられ、第１方向に延びた第１配線と、第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ且つ前記第２配線に直接接し、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備えるスイッチ素子。
（付記２）第１絶縁膜に設けられ、第１方向に延びた第１配線と、第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備え、前記第２配線と前記イオン伝導層の間には前記第２配線に含まれる金属の拡散を抑制するバリアメタル層が設けられていないスイッチ素子。
（付記３）前記第１配線の少なくとも前記金属酸化膜に接する部分は前記第２配線とは異なる材料で形成されている、付記１または２記載のスイッチ素子。
（付記４）前記第１配線の少なくとも前記金属酸化膜に接する部分は前記第２配線を形成する金属よりもイオン化傾向が低い金属で形成されている、付記１から３のいずれか一項記載のスイッチ素子。
（付記５）前記第１配線は、前記金属酸化膜に接する部分が金、白金、銀、ロジウム、イリジウム、又はルテニウムで形成され、前記金属酸化膜に接する部分以外の部分が銅又はアルミニウムで形成され、前記第２配線は、銅又はアルミニウムで形成されている、付記３または４記載のスイッチ素子。
（付記６）前記第１配線は、金、白金、銀、ロジウム、イリジウム、又はルテニウムで形成され、前記第２配線は、銅又はアルミニウムで形成されている、付記１から４のいずれか一項記載のスイッチ素子。
（付記７）前記第１配線と前記第２配線は同じ材料で形成されている、付記１または２記載のスイッチ素子。
（付記８）前記第１配線と前記第２配線は銅又はアルミニウムで形成されている、付記７記載のスイッチ素子。
（付記９）前記イオン伝導層と前記金属酸化膜の界面にｐｎ接合を有する、付記１から８のいずれか一項記載のスイッチ素子。
（付記１０）前記イオン伝導層は、銅、ジルコニウム、チタン、ニッケル、タンタル、ハフニウム、タングステン、バナジウム、亜鉛、及びリチウムの少なくとも一種の酸化物、窒化物、又は酸窒化物を含んで形成されている、付記１から９のいずれか一項記載のスイッチ素子。
（付記１１）前記イオン伝導層は、有機化合物又はシリコン化合物を含んで形成されている、付記１から８のいずれか一項記載のスイッチ素子。
（付記１２）前記金属酸化膜は酸化銅で形成されている、付記１から１１のいずれか一項記載のスイッチ素子。
（付記１３）前記第１絶縁膜は、前記交差領域に前記第１配線と前記イオン伝導層を接続するビアが設けられてなく、前記第２絶縁膜は、前記交差領域に前記第２配線と前記イオン伝導層を接続するビアが設けられてない、付記１から１２のいずれか一項記載のスイッチ素子。
（付記１４）前記第２配線と前記第２絶縁膜との間に前記第２配線に含まれる金属の拡散を抑制するバリアメタル層を備え、前記イオン伝導層は、前記バリアメタル層よりも前記第２配線に含まれる金属の拡散を抑制する効果が低い、付記１から１３のいずれか一項記載のスイッチ素子。
（付記１５）第１基板上に形成された第１絶縁膜に第１配線を形成する工程と、前記第１基板とは異なる第２基板上に形成された第２絶縁膜に第２配線を形成する工程と、前記第１配線上に金属酸化膜を形成する工程と、前記第２配線上及び前記金属酸化膜上の少なくとも一方に金属イオンを伝導可能なイオン伝導層を形成する工程と、前記第２配線が前記イオン伝導層に直接接触するようにして、前記イオン伝導層を挟んで前記第１絶縁膜と前記第２絶縁膜を接合する工程と、を備えるスイッチ素子の製造方法。
（付記１６）前記金属酸化膜を形成する工程は、前記第１配線又は前記第１配線上に形成された金属層を酸化することで前記金属酸化膜を形成する、付記１５記載のスイッチ素子の製造方法。
（付記１７）前記第２配線を形成する工程は、前記第２配線に含まれる金属が前記第２絶縁膜に拡散することを抑制するバリアメタル層を前記第２絶縁膜との間に挟み且つ前記第２絶縁膜の表面に露出する前記第２配線を形成する、付記１５または１６記載のスイッチ素子の製造方法。
１０、１０ａ、１０ｂ スイッチ素子
１１、１１ａ 下部配線
１２ 上部配線
１３ 絶縁膜
１４ 絶縁膜
１５ バリアメタル層
１６ バリアメタル層
１７ 金属酸化膜
１８ イオン伝導層
１８ａ 領域
１９ 交差領域
２０ 銅イオン
２１ 銅ブリッジ
２２ 第１層
２３ 第２層
３０ 抵抗変化素子
４０ ダイオード素子
５０ 第１基板
６０ 第２基板
８０ スイッチ素子
８１ ビア
９０ スイッチ素子

Claims (10)

  1. 第１絶縁膜に設けられ、第１方向に延びた第１配線と、
    第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、
    前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ且つ前記第２配線に直接接し、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、
    前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備えるスイッチ素子。
  2. 第１絶縁膜に設けられ、第１方向に延びた第１配線と、
    第２絶縁膜に設けられ、前記第１方向に交差する第２方向に延びた第２配線と、
    前記第１配線と前記第２配線が交差する交差領域で前記第１配線と前記第２配線との間に挟まれ、前記第２配線から供給される金属イオンを伝導可能なイオン伝導層と、
    前記第１配線と前記イオン伝導層との間に挟まれた金属酸化膜と、を備え、
    前記第２配線と前記イオン伝導層の間には前記第２配線に含まれる金属の拡散を抑制するバリアメタル層が設けられていないスイッチ素子。
  3. 前記第１配線の少なくとも前記金属酸化膜に接する部分は前記第２配線を形成する金属よりもイオン化傾向が低い金属で形成されている、請求項１または２記載のスイッチ素子。
  4. 前記第１配線は、前記金属酸化膜に接する部分が金、白金、銀、ロジウム、イリジウム、又はルテニウムで形成され、前記金属酸化膜に接する部分以外の部分が銅又はアルミニウムで形成され、
    前記第２配線は、銅又はアルミニウムで形成されている、請求項１から３のいずれか一項記載のスイッチ素子。
  5. 前記第１配線は、金、白金、銀、ロジウム、イリジウム、又はルテニウムで形成され、
    前記第２配線は、銅又はアルミニウムで形成されている、請求項１から３のいずれか一項記載のスイッチ素子。
  6. 前記イオン伝導層と前記金属酸化膜の界面にｐｎ接合を有する、請求項１から５のいずれか一項記載のスイッチ素子。
  7. 前記イオン伝導層は、銅、ジルコニウム、チタン、ニッケル、タンタル、ハフニウム、タングステン、バナジウム、亜鉛、及びリチウムの少なくとも一種の酸化物、窒化物、又は酸窒化物を含んで形成されている、請求項１から６のいずれか一項記載のスイッチ素子。
  8. 前記金属酸化膜は酸化銅で形成されている、請求項１から７のいずれか一項記載のスイッチ素子。
  9. 第１基板上に形成された第１絶縁膜に第１配線を形成する工程と、
    前記第１基板とは異なる第２基板上に形成された第２絶縁膜に第２配線を形成する工程と、
    前記第１配線上に金属酸化膜を形成する工程と、
    前記第２配線上及び前記金属酸化膜上の少なくとも一方に金属イオンを伝導可能なイオン伝導層を形成する工程と、
    前記第２配線が前記イオン伝導層に直接接するようにして、前記イオン伝導層を挟んで前記第１絶縁膜と前記第２絶縁膜を接合する工程と、を備えるスイッチ素子の製造方法。
  10. 前記金属酸化膜を形成する工程は、前記第１配線又は前記第１配線上に形成された金属層を酸化することで前記金属酸化膜を形成する、請求項９記載のスイッチ素子の製造方法。
JP2019206984A 2019-11-15 2019-11-15 スイッチ素子及びスイッチ素子の製造方法 Pending JP2021082653A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019206984A JP2021082653A (ja) 2019-11-15 2019-11-15 スイッチ素子及びスイッチ素子の製造方法
US17/077,346 US11195577B2 (en) 2019-11-15 2020-10-22 Switch element and method for manufacturing switch element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019206984A JP2021082653A (ja) 2019-11-15 2019-11-15 スイッチ素子及びスイッチ素子の製造方法

Publications (1)

Publication Number Publication Date
JP2021082653A true JP2021082653A (ja) 2021-05-27

Family

ID=75908869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019206984A Pending JP2021082653A (ja) 2019-11-15 2019-11-15 スイッチ素子及びスイッチ素子の製造方法

Country Status (2)

Country Link
US (1) US11195577B2 (ja)
JP (1) JP2021082653A (ja)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243994A (ja) * 1999-02-24 2000-09-08 Star Micronics Co Ltd 光電変換素子
JP2007013098A (ja) * 2005-06-01 2007-01-18 Bridgestone Corp 太陽電池
JP2007189086A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
WO2008001712A1 (fr) * 2006-06-26 2008-01-03 Nec Corporation Élément de commutation, dispositif à semi-conducteurs, circuit intégré logique réinscriptible et élément de mémoire
JP2008053701A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
US20080237798A1 (en) * 2006-10-04 2008-10-02 Macronix International Co., Ltd. Memory cell and process for manufacturing the same
WO2010050094A1 (ja) * 2008-10-30 2010-05-06 パナソニック株式会社 不揮発性半導体記憶装置及びその製造方法
JP2012004242A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 不揮発性記憶装置
JP2012199336A (ja) * 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
US20130026438A1 (en) * 2011-07-29 2013-01-31 Intermolecular, Inc. Current-limiting layer and a current-reducing layer in a memory device
US20130134383A1 (en) * 2011-11-29 2013-05-30 SK Hynix Inc. Non-volatile memory device and method of manufacturing the same
JP2015220465A (ja) * 2014-05-20 2015-12-07 クロスバー， インコーポレイテッドＣｒｏｓｓｂａｒ， Ｉｎｃ． 抵抗性メモリアーキテクチャ及び装置
US20160043141A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
JP2017174857A (ja) * 2016-03-18 2017-09-28 東芝メモリ株式会社 不揮発性記憶装置
JP2018200951A (ja) * 2017-05-26 2018-12-20 富士通株式会社 半導体装置、記憶装置、及び半導体装置の製造方法
JP2019195022A (ja) * 2018-05-02 2019-11-07 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1883109B1 (en) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
JP5565570B2 (ja) 2010-05-13 2014-08-06 日本電気株式会社 スイッチング素子、スイッチング素子の製造方法および半導体装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243994A (ja) * 1999-02-24 2000-09-08 Star Micronics Co Ltd 光電変換素子
JP2007013098A (ja) * 2005-06-01 2007-01-18 Bridgestone Corp 太陽電池
JP2007189086A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
WO2008001712A1 (fr) * 2006-06-26 2008-01-03 Nec Corporation Élément de commutation, dispositif à semi-conducteurs, circuit intégré logique réinscriptible et élément de mémoire
JP2008053701A (ja) * 2006-07-28 2008-03-06 Semiconductor Energy Lab Co Ltd 記憶素子及び半導体装置
US20080237798A1 (en) * 2006-10-04 2008-10-02 Macronix International Co., Ltd. Memory cell and process for manufacturing the same
WO2010050094A1 (ja) * 2008-10-30 2010-05-06 パナソニック株式会社 不揮発性半導体記憶装置及びその製造方法
JP2012004242A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 不揮発性記憶装置
JP2012199336A (ja) * 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
US20130026438A1 (en) * 2011-07-29 2013-01-31 Intermolecular, Inc. Current-limiting layer and a current-reducing layer in a memory device
US20130134383A1 (en) * 2011-11-29 2013-05-30 SK Hynix Inc. Non-volatile memory device and method of manufacturing the same
JP2015220465A (ja) * 2014-05-20 2015-12-07 クロスバー， インコーポレイテッドＣｒｏｓｓｂａｒ， Ｉｎｃ． 抵抗性メモリアーキテクチャ及び装置
US20160043141A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
JP2017174857A (ja) * 2016-03-18 2017-09-28 東芝メモリ株式会社 不揮発性記憶装置
JP2018200951A (ja) * 2017-05-26 2018-12-20 富士通株式会社 半導体装置、記憶装置、及び半導体装置の製造方法
JP2019195022A (ja) * 2018-05-02 2019-11-07 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置

Also Published As

Publication number Publication date
US20210151104A1 (en) 2021-05-20
US11195577B2 (en) 2021-12-07

Similar Documents

Publication Publication Date Title
CN102428560B (zh) 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
KR101182611B1 (ko) 가변 저항 소자 및 그 제조 방법
JP4607256B2 (ja) 不揮発性記憶装置及びその書き込み方法
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
JP4017650B2 (ja) 可変抵抗素子及びその製造方法
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JP5039857B2 (ja) 記憶装置およびその製造方法
JP6344243B2 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
JP5352032B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
KR20060067841A (ko) 기억소자 및 기억장치
WO2012042828A1 (ja) メモリ素子、半導体記憶装置、メモリ素子の製造方法および半導体記憶装置の読み出し方法
JPWO2008068801A1 (ja) 不揮発性半導体記憶装置並びにその書き込み方法、読み出し方法及び消去方法
JP2011066313A (ja) 不揮発性半導体装置
JP2007103906A (ja) 相変化記憶素子及びその製造方法
JP6901686B2 (ja) スイッチング素子、半導体装置及びその製造方法
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
JP2009135291A (ja) 半導体メモリ装置
JP4460363B2 (ja) 半導体装置及びその製造方法
JP2010015662A (ja) 抵抗変化型不揮発性記憶装置
JP4939324B2 (ja) 可変抵抗素子及びその製造方法
CN109791791A (zh) 非易失性存储装置、以及驱动方法
JP2008288436A (ja) 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法
JP2021082653A (ja) スイッチ素子及びスイッチ素子の製造方法
US8592795B2 (en) Multilevel mixed valence oxide (MVO) memory
JP2020107625A (ja) 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231205