JP2009135291A - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP2009135291A JP2009135291A JP2007310663A JP2007310663A JP2009135291A JP 2009135291 A JP2009135291 A JP 2009135291A JP 2007310663 A JP2007310663 A JP 2007310663A JP 2007310663 A JP2007310663 A JP 2007310663A JP 2009135291 A JP2009135291 A JP 2009135291A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- state
- sic
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 30
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 230000015654 memory Effects 0.000 abstract description 63
- 239000010410 layer Substances 0.000 description 133
- 229910010271 silicon carbide Inorganic materials 0.000 description 58
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 57
- 230000007547 defect Effects 0.000 description 13
- 108010008885 Cellulose 1,4-beta-Cellobiosidase Proteins 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 101150026317 cel3 gene Proteins 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 101150084500 cel2 gene Proteins 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/33—Material including silicon
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/35—Material including carbon, e.g. graphite, grapheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】メモリセルの占有面積を非常に小さくし、高集積化されたスイッチング抵抗RAMを提供する。
【解決手段】ワード線とビット線の交差点に対応してメモリセルが形成されている。各メモリセルは、N+型Si層11の表面に形成されたスイッチング層13で構成されている。スイッチング層13は電極を介して、上層の対応するビット線と電気的に接続されている。スイッチング層13は、N+型Si層11の表面に積層されたSiC層13Aと、SiC層13A上に積層されたSi酸化13B層とから構成されている。スイッチング層13の最上層のSi酸化層13Bの上面が、対応するビット線に電気的に接続される。
【選択図】図3
【解決手段】ワード線とビット線の交差点に対応してメモリセルが形成されている。各メモリセルは、N+型Si層11の表面に形成されたスイッチング層13で構成されている。スイッチング層13は電極を介して、上層の対応するビット線と電気的に接続されている。スイッチング層13は、N+型Si層11の表面に積層されたSiC層13Aと、SiC層13A上に積層されたSi酸化13B層とから構成されている。スイッチング層13の最上層のSi酸化層13Bの上面が、対応するビット線に電気的に接続される。
【選択図】図3
Description
本発明は、Si層、SiC層、Si酸化層で構成される2端子のメモリセルを用いた半導体メモリ装置に関する。
近年、半導体メモリ装置は情報の記憶装置として様々な分野で用いられている。従来の半導体メモリ装置として、フラッシュメモリやRAM、ROMなどが用いられており、それらは制御電極が3つ必要な3端子メモリである。近年、記憶情報量の拡大の要請に伴って、2つの電極で制御可能な2端子メモリの出現が望まれている。2端子メモリは3端子メモリに比較して電極数が減るため、回路基板でのメモリ1個当たりにおける占有面積が少なくなる。よって、回路基板の単位面積当たりにおけるメモリ数を増加することができ、面積あたりの情報量、即ち、記憶情報密度を拡大することができる。よって、面積の小さい基板で、取り扱える情報量の多い記憶装置の作製が可能となる。
近年、2端子メモリとしてスイッチング抵抗RAMが研究されている。スイッチング抵抗RAMは、電圧印加によりON状態とOFF状態の間でスイッチングする、スイッチング層を用いてメモリセルを形成し、このメモリセルをビット線とワード線の各交差点に接続した構成を有している。スイッチング層は、等価回路的には抵抗素子とみなすことができ、ON状態では抵抗値が低くなり、OFF状態では抵抗値が高くなるという性質を持っている。そして、ビット線とワード線に印加する電圧を制御することにより、データの書き込み、読み出し、消去が可能になっている。
図13はそのようなスイッチング抵抗RAMの構成を示す図である。ワード線WL0,WL1とビット線BL0,BL1の各交差点に、スイッチング層を含んだメモリセルCEL1〜CEL4が接続されている。
いま、メモリセルCEL1が選択されたとする。この時、ビット線BL1、ワード線WL0が選択されており、それぞれの電位が、Hレベル、Lレベルに設定される。非選択のビット線BL0の電位はLレベル、非選択のワード線WL1の電位はHレベルに設定されている。そこで、ビット線BL1に電流センスアンプを接続すれば、選択されたメモリセルCEL1に流れる電流をセンスすることができる。すなわち、メモリセルCEL1がON状態に設定されていれば電流は大きくなり、OFF状態に設定されていれば電流は小さくなるので、電流センスアンプのセンス結果に基づいて、メモリセルCEL1に記憶されたデータ(「1」又は「0」)を読み出すことができる。
Y.Hosoi et.al. 「High Speed Unipolar Switching Resistance RRAM (RRAM) Technology」IEDM 2006 30-7 K.Takada、M.Fukumoto、Y.Suda、「Memory Function of a SiO2/β-SiC/Si MIS Diode」 Ext. Abs. 1999 International Conference on Solid State and Materials, p.132-133 (1999)
Y.Hosoi et.al. 「High Speed Unipolar Switching Resistance RRAM (RRAM) Technology」IEDM 2006 30-7 K.Takada、M.Fukumoto、Y.Suda、「Memory Function of a SiO2/β-SiC/Si MIS Diode」 Ext. Abs. 1999 International Conference on Solid State and Materials, p.132-133 (1999)
しかしながら、上述したスイッチング抵抗RAMにおいては、読み出し時に、非選択のワード線等を経由した不必要な回り込み電流が生じ、消費電流が非常に大きくなるという問題があった。以下で、この回り込み電流について図13を用いて説明する。
いま、メモリセルCEL3、CEL4がON状態に設定されているとする。そうすると、非選択のワード線WL1の電位はHレベルであることから、ワード線WL1からメモリセルCEL3,CEL4を経由して、選択されたLレベルのワード線WL0に回り込み電流が流れ込む。このような回り込み電流は図示しない他の非選択のワード線からも生じるので、消費電流が非常に大きくなってしまう。また、回り込み電流が選択されたワード線WL0に流れ込むと、ワード線WL0の電位が上昇し、選択されたメモリセルCEL1に流れる電流が小さくなるという問題も生じる。
ここで、非選択のメモリセルCEL3は、選択されたメモリセルCEL1とは逆方向にバイアスされており、こうした逆方向バイアス下で非選択のメモリセルCEL3に電流が流れるために、回り込み電流が生じていた。そこで、図14に示すように、各メモリセルCEL1〜CEL4のスイッチング層に、それぞれ直列にダイオードD1〜D4を接続することにより、回り込み電流の発生を防止することが考えられる。
しかしながら、メモリセルを構成する素子数が増加し、占有面積が増加するという問題がある。また、従来のスイッチング抵抗RAMでは、メモリセルCEL1〜CEL4をON状態からOFF状態に遷移させるには、読み出し時とは逆の方向に、つまり、ワード線からビット線方向に、スイッチング層に逆方向電流を流すことが必要であるが、上述のようにダイオードD1〜D4を設けると、逆方向電流が流せなくなる。そこで、図15に示すように、リセット電極R1,R0を設け、ダイオードD1〜D4をバイパスしてスイッチング層に逆方向電流を流すようにすればこの問題は解決するが、さらに素子数が増加し、占有面積が増加することは避け難い。
本発明の半導体メモリ装置は、上述した課題に鑑みてなされたものであり、基板と、
前記基板の表面上に延びる複数のSi層からなる複数のワード線と、前記複数のワード線に交差して前記基板上に延びる複数のビット線と、前記ビット線と前記ワード線の各交差点で前記Si層の表面に形成され、ON状態とOFF状態の間でスイッチングする、スイッチング層と、を備え、前記スイッチング層は、前記Si層上に積層されたSiC層と、前記SiC層上に積層されたSi酸化層とを含み、前記Si酸化層が前記ビット線に電気的に接続されていることを特徴とする。
前記基板の表面上に延びる複数のSi層からなる複数のワード線と、前記複数のワード線に交差して前記基板上に延びる複数のビット線と、前記ビット線と前記ワード線の各交差点で前記Si層の表面に形成され、ON状態とOFF状態の間でスイッチングする、スイッチング層と、を備え、前記スイッチング層は、前記Si層上に積層されたSiC層と、前記SiC層上に積層されたSi酸化層とを含み、前記Si酸化層が前記ビット線に電気的に接続されていることを特徴とする。
本発明の半導体メモリ装置によれば、スイッチング層は、Si層上に積層されたSiC層と、SiC層上に積層されたSi酸化層とから構成されており、このような構成によれば、スイッチング層を逆バイアスした時に流れる逆方向電流をダイオードの逆方向リーク電流程度に小さくできる。これは、スイッチング層がダイオードの働きを有しているためである。また、スイッチング層をON状態からOFF状態に遷移させるためには、これに逆方向電圧を印加すればよく、大きな逆方向電流を流す必要はない。
従って、従来のように、スイッチング層とは別個にダイオードやリセット電極を設ける必要がないので、メモリセルの占有面積を非常に小さくすることができ、これにより高集積化されたスイッチング抵抗RAMを実現することができる。
本発明の実施形態に係る半導体メモリ装置について図面を参照しながら説明する。図1は半導体メモリ装置の平面図、図2は図1のX−X線に沿った断面図である。P型Si(シリコン)基板10の表面にN+型Si層11からなる2本のワード線WL0,WL1がx方向に延びている。また、2本のワード線WL0,WL1上には層間絶縁膜12を介して、導電材料からなる2本のビット線BL0,BL1がy方向に延びて、前記ワード線WL0,WL1に交差している。
また、ワード線WL0,WL1とビット線BL0,BL1の4つの交差点に対応してメモリセルCEL11〜CEL14が形成されている。各メモリセルCEL11〜CEL14は、N+型Si層11の表面に形成されたスイッチング層13で構成されている。そして、スイッチング層13の上の層間絶縁膜12にはコンタクトホールが形成されている。このコンタクトホール内に形成された電極14を介して、スイッチング層13の上面は、対応するビット線BL0,BL1に電気的に接続されている。
スイッチング層13は、図3に示すように、N+型Si層11の表面に積層されたSiC(炭化シリコン)層13Aと、SiC層13A上に積層されたSi酸化層13Bとから構成されている。従って、スイッチング層13の最上層のSi酸化層13Bの上面が、対応するビット線BL0,BL1に電気的に接続されることになる。尚、図1では説明の便宜上、2本のビット線BL0,BL1、ワード線WL0,WL1だけを示してあるが、実際の半導体メモリ装置ではさらに多数のビット線とワード線が同様の構成で設けられ、それらの交差点にメモリセルが形成されることになる。
そして、メモリセルCEL11〜CEL14に流れる電流をセンスするため、ビット線BL0,BL又はワード線WL0,WL1に不図示のセンスアンプが設けられる。さらに、ビット線BL0,BL1、ワード線WL0,WL1に書き込み、読み出し、消去に対応した電位を印加するための、不図示の電位印加手段が設けられている。
スイッチング層13の各種特性や製造方法については後で詳しく説明するが、ここでは図4を参照してその電気的特性の概略を説明する。図4はスイッチング層13に印加される電圧と、スイッチング層13に流れる電流との関係を示している。スイッチング層13の上層のビット線からワード線に向けて電流が流れる時がプラスの電圧、つまり順方向電圧であり、逆にワード線からビット線に向けて電流が流れる時がマイナスの電圧、つまり逆方向電圧であるとする。実際には前記電位印加手段によりビット線、ワード線に印加する電位を制御することにより、スイッチング層13に印加される電圧が発生する。
いま、スイッチング層13がOFF状態(消去状態)の場合、抵抗の高い状態でありプラスの電圧を印加しても電流は非常に小さい。さらにプラスの電圧を高くすると、OFF状態からON状態(書き込み状態)への遷移が起こり、スイッチング層13は抵抗の低い状態になり、プラスの電圧を印加するとOFF状態に比して大きな電流が流れるようになる。
そして、このON状態でマイナスの電圧を印加すると、逆方向電流が流れる。そして、マイナスの電圧を高くするとON状態からOFF状態への遷移が起こり、スイッチング層13は抵抗の高い消去状態に戻り、逆方向電流も殆ど流れなくなる。
尚、読み出し時には、OFF状態からON状態への遷移が起こらない程度のプラスの電圧を印加して、スイッチング層13を介してビット線又はワード線に流れるセル電流をセンスアンプによってセンスすればよい。
上記スイッチング層13の構成によれば、図4の破線で囲んだ部分の逆方向電流は、ダイオードの逆方向リーク電流程度に小さくできることが本発明者により確認されている。これは、スイッチング層13がダイオードの働きを有しているためである。したがって、本実施形態の回路は、図14のようなダイオードを組み込んだ回路と等価になる。また、スイッチング層13をON状態からOFF状態に遷移させるためには、ある程度大きなマイナスの電圧を印加すればよく、大きな逆方向電流を流す必要はない。
従って、従来のように、スイッチング層13とは別個にダイオードやリセット電極を設けることなく回り込み電流を防止することができる。そして、別個にダイオードやリセット電極を設ける必要がないので、メモリセルの占有面積を非常に小さくすることができ、これにより高集積化されたスイッチング抵抗RAMを実現することができる。
以下、上述の半導体メモリ装置の動作について、図1、図2及び表1を参照しながら、さらに詳しく説明する。
[書き込み動作]
いま、ビット線BL1とワード線WL0の交差点のメモリセルCEL11が選択されたとする。この時、ビット線BL1の電位はH+レベル、ワード線WL0の電位はLレベルに設定される。メモリセルCEL11の初期状態がOFF(消去状態)とすると、スイッチング層13がOFF状態からON状態に遷移する。
いま、ビット線BL1とワード線WL0の交差点のメモリセルCEL11が選択されたとする。この時、ビット線BL1の電位はH+レベル、ワード線WL0の電位はLレベルに設定される。メモリセルCEL11の初期状態がOFF(消去状態)とすると、スイッチング層13がOFF状態からON状態に遷移する。
メモリセルCEL12については、選択のビット線BL1はH+に設定され、非選択のワード線WL1はHレベル又はフローティング状態に設定されることで、スイッチング層13には大きな電圧が印加されず、ON/OFF状態の変化はない。また、メモリセルCEL13については、非選択のワード線WL1がHレベルに設定された場合には、ビット線BL0の電位がLレベルのため逆方向電圧が印加されるが、その逆方向電圧は大きくないためON/OFF状態の変化はない。さらに、メモリセルCEL14については、ビット線BL0、ワード線WL0ともLレベルのため、スイッチング層13には電圧が印加されず、ON/OFF状態の変化は生じない。
[読み出し動作]
いま、メモリセルCEL11が選択されたとする。この時、ビット線BL1の電位はHレベル、ワード線WL0の電位はLレベルに設定される。ビット線BL1のHレベルは、OFF状態からON状態への遷移が起きるほど高くはない。これにより、メモリセルCEL11に読み出し電流が流れる。この時、非選択のワード線WL1はHレベルに、非選択のビット線BL0はLレベルに設定される。このため、メモリセルCEL13のスイッチング層13には逆方向電圧が印加されるが、上述のように逆方向電流はダイオードの逆方向リーク電流程度に小さいので、大きな回り込み電流は発生しない。
いま、メモリセルCEL11が選択されたとする。この時、ビット線BL1の電位はHレベル、ワード線WL0の電位はLレベルに設定される。ビット線BL1のHレベルは、OFF状態からON状態への遷移が起きるほど高くはない。これにより、メモリセルCEL11に読み出し電流が流れる。この時、非選択のワード線WL1はHレベルに、非選択のビット線BL0はLレベルに設定される。このため、メモリセルCEL13のスイッチング層13には逆方向電圧が印加されるが、上述のように逆方向電流はダイオードの逆方向リーク電流程度に小さいので、大きな回り込み電流は発生しない。
[消去動作]
いま、メモリセルCEL11が選択されたとする。この時、ビット線BL1の電位はLレベル、ワード線WL0の電位はH+レベルに設定される。これにより、メモリセルCEL11に大きな逆方向電圧が印加され、メモリセルCEL11のスイッチング層13はON状態からOFF状態に遷移する。また、この時、非選択のビット線BL0と非選択のワード線WL1はフローティング状態に設定しておけば、メモリセルCEL2〜CEL4のスイッチング層13に大きな逆方向電圧が印加されることはなく、ON/OFF状態の変化は生じない。
いま、メモリセルCEL11が選択されたとする。この時、ビット線BL1の電位はLレベル、ワード線WL0の電位はH+レベルに設定される。これにより、メモリセルCEL11に大きな逆方向電圧が印加され、メモリセルCEL11のスイッチング層13はON状態からOFF状態に遷移する。また、この時、非選択のビット線BL0と非選択のワード線WL1はフローティング状態に設定しておけば、メモリセルCEL2〜CEL4のスイッチング層13に大きな逆方向電圧が印加されることはなく、ON/OFF状態の変化は生じない。
以下、スイッチング層13を用いたメモリセルの各種特性、製造方法、好ましい構成について詳しく説明する。以下の説明において、「Si」は前記N+型Si層11に、「SiC」はSiC層13Aに、「Si酸化物」は前記Si酸化層13Bに対応している。また、「SiCとSi酸化物の積層物」がスイッチング層13に対応している。
図5に、バンド図によるメモリ動作のモデルを示す。Si酸化物は、酸化温度が1000度と低い場合、完全酸化物であるSiO2と、不完全酸化物SiOx(x<2)が混在する。またこの酸化物は、SiCのCが除去される過程を通して形成されたため、温度が低いと他の原子と結合していない未結合手をもったSiが結晶欠陥として存在し、かつこの未結合手が電子を放出しており、プラスに帯電したSi+として残存する。よって、Si酸化物の領域、およびSi酸化物とSiCとの界面にこのようなドナー型欠陥が存在する。特にSi酸化物とSiCとの界面により多くのドナー型欠陥が存在する(図5の(1))。
Si酸化物の表面にプラスの電圧をかけていくと、Si基板の抵抗が低いために、印加した電圧は主にSi酸化物とSiCにかかる。しかし、Si酸化物が障壁となるために電流はほとんど流れない。つまり、メモリ装置全体として抵抗の高い状態となる。この抵抗の高い状態がOFF状態となる(図5の(2))。
Siのバンドギャップは1.1eV、SiCのバンドギャップは立方晶構造の場合2.3eVである。電圧をさらに増加すると、SiCとSi基板とにバンドギャップ差があるために、ある電圧を超えたところで、Si基板からSiC側に電子が注入され、Si酸化物とSiCとの界面に多く存在している、ドナー型欠陥であるSi+に電子が捕獲される。このとき、Si基板から電子が捕獲された領域まで電圧がかかりにくくなり、電子の捕獲量の少ないSi酸化物の領域に多くの電圧がかかるようになる。このため、Si酸化物に強い電界が発生し、電子がSi酸化物をトンネルするようになり電流が流れる。よってメモリ装置全体として抵抗が低下したことになる。この抵抗の低い状態がON状態である(図5の(3))。OFF状態からON状態に遷移することは情報“1”の書き込みに対応する。
メモリ装置がON状態にあるとき、Si酸化物の表面にマイナスの電圧を印加すると、電子はドナー型欠陥のSi+に捕獲されたままなので、電圧が主にSi酸化物にかかり、引き続き電子がSi酸化物をトンネルして電流が流れる(図5の(4))。しかし、Si酸化物の表面にさらにマイナスの電圧を印加すると、捕獲されていた電子が放出されSi+となり、電子はSi基板側に戻される。よって、再び電圧がSi酸化物とSiCの双方にかかるようになる(図5の(5))。結果的にSi酸化物の電界が弱まって、電子がSi酸化物をトンネルできなくなり、電流がほとんど流れなくなる。すなわちメモリ装置の抵抗が全体として増加したことになり、OFF状態となる(図5の(6))。ON状態からOFF状態に遷移することは情報の消去または情報“0”の書き込みに対応する。
即ち、このメモリ動作はSi酸化物に形成されるドナー型欠陥を利用している。電子がSi酸化物およびSi酸化物とSiCとの界面に発生するドナー型欠陥Si+に捕獲されるとON状態になり、電子がドナー型欠陥から放出されるとOFF状態になる。よって、ON状態を論理値“1”の記憶、OFF状態を論理値“0”の記憶とするメモリ動作として対応させることが出来る。Si酸化物にかける電圧をプラス側に十分大きくすればOFF状態からON状態に、逆にマイナス側に十分大きくすればON状態からOFF状態に変えることが出来る。また、低い電圧で電流が流れるか流れないかを調べれば装置の記憶値である“0(OFF状態)”か“1(ON状態)”か、を読み取ることが出来る。
なお、SiCを酸化した方が、Siを直接酸化するよりドナー型欠陥をより多く形成可能である。これは、SiCを酸化することにより、Cの除去及びSi酸化物の形成が容易にできるからである。また、SiCがあることで、欠陥での電子捕獲の有無により、電圧がSiCとSi酸化物の両方にかかる場合と、Si酸化物のみにかかる場合とに変化して、電流の流れやすさ、即ち、メモリ装置の抵抗を変化していることになる。
図6は、半導体メモリ装置の構成図である。1はSi基板層、2はSiC層、3は第2のSi酸化層、4は第1のSi酸化層である。Si基板層1は、N型にドーピングしたSi(111)基板を用いる。これは、電子濃度の高いN型のSi基板を用いるとメモリ動作を効果的に実現できるためである。また、Si+の欠陥量はSi酸化物内およびSi酸化物とSiCとの界面で制御されるため、Si基板層1上に形成するSiC自体は欠陥が少なく結晶性が高いほうが良い。Si基板の面方位が(111)面であると、結晶性の高いSiCが成膜できる。
以下、図7のフローチャートを用いて、半導体メモリ装置の作製方法を説明する。N型にドーピングしたSi(111)基板層1上に、CVD法によりSiC層2を形成する(ステップS1)。SiC層2は、ドーピングしたものでも、していないものでもどちらでも良い。N型にドーピングしたSi基板層1上に、P型にドーピングしたSiC層2を形成しても良い。
次に、熱酸化装置に酸素を導入し、酸化雰囲気中1100度以上の温度でSiCを熱酸化する。これにより、SiC層2の上部に第1のSi酸化層4が形成される(ステップS3)。第1のSi酸化層4の厚さは、2〜20nmが好ましい。
第1のSi酸化層4は高温でSiCを熱酸化するので、SiO2の含有率を90%以上にすることができる。図8に、SiCを1200度で熱酸化を行った場合の、Si酸化物表面からSiCまでの深さ方向におけるSi酸化物の含有率を示す。図8より、完全酸化物であるSiO2の含有率が、Si酸化物の表面からSiCとの界面近くまで90%程度存在している。それに対して、不完全酸化物であるSiOxの含有率が、Si酸化物表面で10%程度、SiCとの界面付近でさえも30%程度しか存在していない。これより、第1のSi酸化層4は、ほぼ完全酸化物SiO2で構成されていると考えられる。
次に、酸化温度を1100度未満に下げて、SiCを熱酸化する。これにより、SiC層2と第1のSi酸化層4の間に第2のSi酸化層3が形成される(ステップS5)。
第2のSi酸化層3の厚さは、10nm以下が好ましい。
第2のSi酸化層3の厚さは、10nm以下が好ましい。
第2のSi酸化層3では第1のSi酸化層4より低い温度でSiCを熱酸化するので、不完全酸化物SiOxの割合が第1のSi酸化層4より高い。図9に、SiCを1000度で熱酸化を行った場合の、Si酸化物表面からSiCまでの深さ方向におけるSi酸化物の含有率を示す。図9より、Si酸化物の表面において、完全酸化物SiO2の含有率が65%程度と、1200度で熱酸化を行った場合よりも少なく、それに対して不完全酸化物であるSiOxの含有率が、表面で35%程度、SiCとの界面付近では65%程度と高くなっている。これより、第2のSi酸化物3は、不完全酸化物SiOxが混在して構成されていると考えられる。
なお、Si基板層1としてSi(100)基板を用いても良い。また、適時、SiCを形成した後やSi酸化層を形成した後に、Arなどの不活性雰囲気中で、熱処理を行っても良い。また、SiH4とN2Oの混合ガスを用いて、化学気相成長法(CVD法)により、SiC上にSi酸化層を堆積する堆積法を用いて、第1及び第2のSi酸化層を形成しても良い。SiCを酸化雰囲気中で熱酸化して第2のSi酸化層を形成した後に、堆積法で第1のSi酸化層を形成してもよい。また、第2及び第1のSi酸化層の両方を堆積法で形成してもよい。
メモリ装置の集積化のために、図10のように第1のSi酸化層4、第2のSi酸化層3、SiC層2をメサ型にエッチングし、第1のSi酸化層4の上部と、Si基板1にそれぞれ電極5、6を形成する。電極はAu、Pt、Ni、Alなどが用いられる。多数のメサ型メモリ装置の上部は立体的に配線し、電気的に1つのメモリ装置を選択できるようにすれば良い。
以下、さらに具体的な製造方法について説明する。N型にドーピングした0.1−0.5ΩcmSi(100)基板層1上に、CVD法によりSiC層2を400オングストロームの厚さにエピタキシャル形成した。次に、熱酸化装置に酸素を導入し、酸化雰囲気中で1200度で3分間酸化し、第1のSi酸化層4を形成した。この第1のSi酸化層4の厚みは12nmであった。
次に、酸化温度を1000度に下げて5分間酸化し、第2のSi酸化層3を形成した。第2のSi酸化層3の厚みは2nmであった。
次に、第1のSi酸化層4、第2のSi酸化層3、SiC層2をメサ型にエッチングし、第1のSi酸化層4の上部にAu電極5を、Si基板層1にAl電極6を形成した。その後、メサ型上部に立体的配線を形成し、集積型メモリ装置を構成した。X線光電子分光法による解析の結果、第1のSi酸化層4は95〜100%のSiO2を含み、第2のSi酸化層3のSiO2は50〜89%であった。
図11は従来の構造による半導体メモリ装置の動作回数、図12は上記実施形態の半導体メモリ装置におけるメモリ動作回数を測定した結果である。なお、図11、12の縦軸は、メモリのON状態に対するOFF状態の抵抗比、つまり、ON状態に比べてOFF状態ではどの程度電流が流れにくいかを示している。抵抗比=1のときは、ON状態、OFF状態の間で電流が変化していないことになり、メモリとして動作していないことに対応する。
本実施形態では、従来の、1000度で熱酸化したSi酸化層が1層のみの場合に比べ、繰り返し特性が1000倍以上向上している。また、従来ではメモリ動作回数が100回を超えると、抵抗比が1に近づき、メモリ動作が困難になってくるが、本実施形態では動作回数が105回以上でも抵抗比が1.5以上あり、安定したメモリ動作を行うことができる。また、電子を捕獲する欠陥領域を第2のSi酸化層3の厚みである2nmの極めて狭い範囲に制限できたため、捕獲された電子も電圧の印加で容易に放出されやすく、ON(情報“1”の書込みに対応)、OFF(情報の消去、或いは、情報“0”の書込みに対応)繰り返し回数が105回以上に達した。
上記スイッチング層13のSi酸化層13Bの構成として、第1のSi酸化層4、第2のSi酸化層3の2層構造を採用することにより、同様の効果を得ることができる。
尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能である。例えば、上記実施形態においては、P型Si基板10上にN+型Si層11を形成し、そのN+型Si層11上にスイッチング層13を形成しているが、N型Si基板上にP+型Si層を形成し、そのN+型Si層上にスイッチング層13を形成しても良い。
1・・・Si基板層 2・・・SiC層 3・・・第2のSi酸化層
4・・・第1のSi酸化層 5,6・・・電極 10・・・P型Si基板
11・・・N+型Si層 12・・・層間絶縁膜 13・・・スイッチング層
13A・・・SiC層 13B・・・Si酸化層 14・・・電極
BL0,BL1・・・ビット線 WL0,WL1・・・ワード線
CEL11〜CEL14・・・メモリセル
4・・・第1のSi酸化層 5,6・・・電極 10・・・P型Si基板
11・・・N+型Si層 12・・・層間絶縁膜 13・・・スイッチング層
13A・・・SiC層 13B・・・Si酸化層 14・・・電極
BL0,BL1・・・ビット線 WL0,WL1・・・ワード線
CEL11〜CEL14・・・メモリセル
Claims (2)
- 基板と、
前記基板の表面上に延びる複数のSi層からなる複数のワード線と、
前記複数のワード線に交差して前記基板上に延びる複数のビット線と、
前記ビット線と前記ワード線の各交差点で前記Si層の表面に形成され、ON状態とOFF状態の間でスイッチングする、スイッチング層と、を備え、
前記スイッチング層は、前記Si層上に積層されたSiC層と、前記SiC層上に積層されたSi酸化層とを含み、前記Si酸化層が前記ビット線に電気的に接続されていることを特徴とする半導体メモリ装置。 - 前記Si酸化層は、SiC層上に積層された第1のSi酸化層と、前記第1のSi酸化層に積層された第2のSi酸化層を含み、
前記第2のSi酸化層のSiO2の構成割合が、前記第1のSi酸化層のSiO2の構成割合より大きいことを特徴とする請求項1に記載の半導体メモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310663A JP2009135291A (ja) | 2007-11-30 | 2007-11-30 | 半導体メモリ装置 |
PCT/JP2008/066499 WO2009069364A1 (ja) | 2007-11-30 | 2008-09-08 | 半導体メモリ装置 |
US12/745,146 US8030662B2 (en) | 2007-11-30 | 2008-09-08 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310663A JP2009135291A (ja) | 2007-11-30 | 2007-11-30 | 半導体メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135291A true JP2009135291A (ja) | 2009-06-18 |
Family
ID=40678270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007310663A Pending JP2009135291A (ja) | 2007-11-30 | 2007-11-30 | 半導体メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8030662B2 (ja) |
JP (1) | JP2009135291A (ja) |
WO (1) | WO2009069364A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050411A (ja) * | 2008-08-25 | 2010-03-04 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置の製造方法 |
WO2011065537A1 (ja) * | 2009-11-30 | 2011-06-03 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
WO2011118513A1 (en) * | 2010-03-26 | 2011-09-29 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
JP2012507150A (ja) * | 2008-10-23 | 2012-03-22 | サンディスク スリーディー,エルエルシー | 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法 |
JP2012248242A (ja) * | 2011-05-26 | 2012-12-13 | Toshiba Corp | 半導体記憶装置 |
US11018227B2 (en) | 2018-03-13 | 2021-05-25 | Kabushiki Kaisha Toshiba | Semiconductor storage device, method of controlling semiconductor storage device, computer program product, and method of fabricating semiconductor storage device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135290A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
US8189364B2 (en) * | 2008-12-17 | 2012-05-29 | Qs Semiconductor Australia Pty Ltd. | Charge retention structures and techniques for implementing charge controlled resistors in memory cells and arrays of memory |
US9305644B2 (en) * | 2011-06-24 | 2016-04-05 | Rambus Inc. | Resistance memory cell |
JP2013162086A (ja) * | 2012-02-08 | 2013-08-19 | Toshiba Corp | 不揮発性抵抗変化素子 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3244330B2 (ja) * | 1993-03-22 | 2002-01-07 | オリンパス光学工業株式会社 | 強誘電体メモリ装置 |
JP3839958B2 (ja) | 1998-06-01 | 2006-11-01 | 株式会社東芝 | 磁気記憶装置 |
US6169688B1 (en) * | 1998-03-23 | 2001-01-02 | Kabushiki Kaisha Toshiba | Magnetic storage device using unipole currents for selecting memory cells |
JP3869682B2 (ja) * | 2001-06-12 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体装置 |
US7038248B2 (en) * | 2002-02-15 | 2006-05-02 | Sandisk Corporation | Diverse band gap energy level semiconductor device |
TWI320571B (en) * | 2002-09-12 | 2010-02-11 | Qs Semiconductor Australia Pty Ltd | Dynamic nonvolatile random access memory ne transistor cell and random access memory array |
KR100493161B1 (ko) | 2002-11-07 | 2005-06-02 | 삼성전자주식회사 | Mram과 그 제조 및 구동방법 |
KR100707190B1 (ko) * | 2005-05-07 | 2007-04-13 | 삼성전자주식회사 | 나노 와이어를 포함하는 상변환 메모리 소자 및 그 제조방법 |
US20080054270A1 (en) * | 2006-09-05 | 2008-03-06 | Yoshiyuki Suda | Semiconductor memory device and the production method |
JP2009135290A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
-
2007
- 2007-11-30 JP JP2007310663A patent/JP2009135291A/ja active Pending
-
2008
- 2008-09-08 WO PCT/JP2008/066499 patent/WO2009069364A1/ja active Application Filing
- 2008-09-08 US US12/745,146 patent/US8030662B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050411A (ja) * | 2008-08-25 | 2010-03-04 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置の製造方法 |
JP2012507150A (ja) * | 2008-10-23 | 2012-03-22 | サンディスク スリーディー,エルエルシー | 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法 |
WO2011065537A1 (ja) * | 2009-11-30 | 2011-06-03 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
US8735859B2 (en) | 2009-11-30 | 2014-05-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
WO2011118513A1 (en) * | 2010-03-26 | 2011-09-29 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
JP2011205045A (ja) * | 2010-03-26 | 2011-10-13 | Toshiba Corp | 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置 |
US8916848B2 (en) | 2010-03-26 | 2014-12-23 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
US9219229B2 (en) | 2010-03-26 | 2015-12-22 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
JP2012248242A (ja) * | 2011-05-26 | 2012-12-13 | Toshiba Corp | 半導体記憶装置 |
US11018227B2 (en) | 2018-03-13 | 2021-05-25 | Kabushiki Kaisha Toshiba | Semiconductor storage device, method of controlling semiconductor storage device, computer program product, and method of fabricating semiconductor storage device |
Also Published As
Publication number | Publication date |
---|---|
US8030662B2 (en) | 2011-10-04 |
WO2009069364A1 (ja) | 2009-06-04 |
US20100301301A1 (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009135291A (ja) | 半導体メモリ装置 | |
JP4088324B1 (ja) | 不揮発性半導体記憶装置 | |
US7772029B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
KR102356740B1 (ko) | 스위치 소자 및 기억 장치 | |
KR101541573B1 (ko) | 기억 소자 및 기억 장치 | |
JP4531863B2 (ja) | 不揮発性記憶素子および不揮発性記憶装置 | |
KR102488896B1 (ko) | 스위치 소자 및 기억 장치 | |
JP5050813B2 (ja) | メモリセル | |
JP4460646B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 | |
JP4795485B2 (ja) | 不揮発性記憶素子及びその製造方法 | |
JP2015135917A5 (ja) | ||
JP5072967B2 (ja) | 電流制限素子とそれを用いたメモリ装置およびその製造方法 | |
JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
KR20060042734A (ko) | 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자 | |
JP2013157469A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
JP2006054461A (ja) | 銀アイランドアンチヒューズ | |
JP2009135370A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
JP2008091854A (ja) | 半導体メモリ装置およびその製造方法 | |
JP2006120701A (ja) | 可変抵抗素子とその駆動方法、および半導体装置 | |
JP2009135290A (ja) | 半導体メモリ装置 | |
JP5755782B2 (ja) | 不揮発性抵抗変化素子 | |
JP5603721B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2013197172A (ja) | 抵抗変化メモリ | |
JP2009212245A (ja) | 可変抵抗素子 | |
JP2015037088A (ja) | 不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100302 |