JP2012507150A - 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法 - Google Patents
低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法 Download PDFInfo
- Publication number
- JP2012507150A JP2012507150A JP2011533336A JP2011533336A JP2012507150A JP 2012507150 A JP2012507150 A JP 2012507150A JP 2011533336 A JP2011533336 A JP 2011533336A JP 2011533336 A JP2011533336 A JP 2011533336A JP 2012507150 A JP2012507150 A JP 2012507150A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- carbon
- conductive layer
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/35—Material including carbon, e.g. graphite, grapheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/50—Bistable switching devices
Abstract
Description
本願は、あらゆる目的のためにその全体が本願明細書において参照により援用されている、2008年10月23日に出願された「Methods And Apparatus Exhibiting Reduced Delamination Of Carbon-Based Resistivity-Switching Materials 」という米国仮特許出願第61/108,017号(整理番号:SD−MXA−336P)(特許文献1)の利益を主張する。
しかし、炭素系材料からメモリデバイスを製造するのは技術的に困難であり、炭素系材料を使用するメモリデバイスを形成する方法が改良されることが望ましい。
本発明の第2の態様によれば、可逆的に抵抗を切り換えるMIMスタックを形成する方法が提供され、この方法は、シリサイドを含む第1の導電層を形成することと、第1の導電層上に炭素系可逆抵抗スイッチング材料を形成することと、を含み、第1の導電層と炭素系可逆抵抗スイッチング材料は、同じプロセスチャンバで形成される。
本発明の第3の態様によれば、メモリセルを形成する方法が提供され、この方法は、縮退ドープされた半導体材料を含む第1の導電層を形成することと、第1の導電層上に炭素系可逆抵抗スイッチング材料を形成することと、炭素系可逆抵抗スイッチング材料上に第2の導電層を形成することと、を含む。
本発明の第5の態様によれば、メモリセルが提供され、このメモリセルは、縮退ドープされた半導体材料を含む第1の導電層と、第1の導電層上の炭素系可逆抵抗スイッチング材料と、炭素系可逆抵抗スイッチング材料上の第2の導電層と、を備える。
本発明の特徴は、添付の図面と合わせて検討される以下の詳細な説明からさらに明確に理解することができる。図面全体を通して、同じ参照番号は同じ要素を示すものである。
本発明のこれら実施形態と他の実施形態をさらに図1〜図4Hを参照して以下に説明する。
図1は、本発明による例示的なメモリセル10を示す回路図である。メモリセル10は、ステアリング素子14に接続される炭素系可逆抵抗スイッチング素子12を含む。炭素系の可逆的に抵抗を切り換える反転可能な抵抗スイッチング素子12は、2つ以上の状態間で可逆的に切り換え可能な抵抗率を有する炭素系可逆抵抗スイッチング材料(個別に表示しない)を含む。
メモリセル10、炭素系可逆抵抗スイッチング素子12、およびステアリング素子14の例示的な実施形態を、図2A〜2D、図3A〜3Cを参照しながら以下に説明する。
図2Aは、本発明によるメモリセル10の例示的な実施形態を示す略斜視図である。メモリセル10は、第1の導体20と第2の導体22との間に接続される柱11を含む。柱11は、ステアリング素子14と連続的に接続された炭素系可逆抵抗スイッチング素子12を含む。いくつかの実施形態では、柱11からステアリング素子を省略してもよいし、メモリセル10を離れて位置するステアリング素子とともに使用してもよい。いくつかの実施形態では、炭素系可逆抵抗スイッチング素子12とステアリング素子14との間に障壁層24を形成してもよく、ステアリング素子14と第1の導体20との間に障壁層28を形成してもよく、炭素系可逆抵抗スイッチング素子12と金属層35との間に障壁層33を形成してもよい。障壁層24、炭素系可逆抵抗スイッチング素子12、および障壁層33でMIM構造を形成し、障壁層24と障壁層33がMIM構造の底部電極と頂部電極をそれぞれ形成する。さらに詳細に以下に説明する本発明の例示的な実施形態では、底部電極24は薄い縮退ドープされた半導体材料(例えば、シリコン)、導電性シリサイド(例えば、TiSi)、またはTiNの減少化体積/領域層を含むことができる。障壁層28と頂部電極33は、TiN、TaN、WN、または他の同様の障壁層を含むことができる。いくつかの実施形態では、頂部電極33と金属層35を第2の導体22の一部として形成してもよい。
いくつかの実施形態では、ポリシリコン、多結晶シリコンゲルマニウム合金、多結晶ゲルマニウムまたは他の何らかの適切な材料などの多結晶半導体材料からダイオード14を形成してもよい。例えば、ダイオード14は、高濃度にドープされたn+ポリシリコン領域14a、n+ポリシリコン領域14a上の低濃度にドープされたかまたは真性の(意図せずドープされた)ポリシリコン領域14b、および真性領域14b上の高濃度にドープされたp+ポリシリコン領域14cを含んでもよい。n+領域とp+領域の位置とが逆も可能であることが理解できるはずである。
窒化物層がシリサイド形成金属層52の頂部表面に形成される実施形態では、RTAステップの後で、湿式化学処理を使用することで窒化物層を除去することができる。例えば、シリサイド形成金属層52がTiN最上層を含む場合には、残りのどんなTiNを除去するのにも、湿式化学処理(例えば、40〜60℃の間の温度で、10:2:1の比率のH2 O:H2 O2 :NH4 OH)を使用してもよい。
図3Aの例示的な実施形態では、MIM構造13aは、頂部電極33と底部電極24aとの間に挟み込まれたカーボン層12を含む。底部電極24aは、薄い縮退ドープされた層の半導体材料(例えば、シリコン、ゲルマニウム、シリコンゲルマニウム合金、または他の同様の半導体材料)であってもよい。底部電極24aは、ボロン、アルミニウム、ガリウム、インジウム、タリウム、亜リン酸、ヒ素、アンチモン、または他の同様のドーパントとともにドープしてもよい。
他の反応ガス、流量、圧力、および/または温度を使用してもよい。
他の反応ガス、流量、圧力、および/または温度を使用してもよい。
頂部電極33を、原子層成長(「ALD」)、CVD、または他の同様のプロセス技術によりカーボン層12上に形成してもよい。頂部電極33は、約50〜200オングストローム、より一般的には約20〜300オングストロームの窒化チタン、窒化タングステン、窒化タンタル、または他の同様の障壁層の材料であってもよい。他の材料および/または厚さが使用されてもよい。
本発明のいくつかの方法では、柱11の側壁の周りに共形誘電体ライナ54を形成できる。例えば、誘電体側壁ライナ54は、窒化ボロン、窒化シリコン、または別の同様の誘電体ライナ材料を含んでもよい。ALD、PECVD、または他の同様の方法で誘電体側壁ライナ54を形成してもよい。誘電体側壁ライナ54は、富酸素誘電体58のその後の堆積中にカーボン層12の側壁を保護することができる。
本発明の代替の実施形態によれば、導電性シリサイド底部電極を使用することでMIM構造を形成することができる。PVD、PECVD、または他の同様な方法でそのようなシリサイド材料を形成してもよい。そのような技術の例について以下に説明する。
ここで図3Bを参照すると、代替の例示的なメモリセル10b1が記載されている。メモリセル10b1は、頂部電極33と底部電極24b1との間に挟み込まれたカーボン層12を含むMIM構造13b1を含む。底部電極24b1は、TiSi、TaSi、WSi、CuSi、または他の同様のシリサイド材料などのシリサイド材料であってもよい。例えば、底部電極24b1は、約20〜30オングストローム、より一般的には約10〜50オングストロームのTiSiであってもよい。他の層の厚さが使用されてもよい。
ここで図3Cを参照すると、別の代替の例示的なメモリセル10b2が記載されている。メモリセル10b2は、頂部電極33と底部電極24b2との間に挟み込まれたカーボン層12を含むMIM構造13b2を含む。底部電極24b2は、TiSi、TaSi、WSi、CuSi、または他の同様のシリサイド材料などのシリサイド材料であってもよい。例えば、底部電極24b2は、約20〜30オングストローム、より一般的には約10〜50オングストロームのTiSiであってもよい。他の層の厚さが使用されてもよい。この例示的な実施形態では、メモリセル10b2は、ステアリング素子を含んでいない。前に説明したように、そのようなメモリセルは、薄膜トランジスタ、ダイオード、または他の同様のステアリング素子などの離れて位置するステアリング素子ととも使用してもよい。メモリセル10b2がダイオード14などのステアリング素子を代わりに含むことができることが当業者であれば理解できるはずである。
ここで図3Dを参照すると、さらに別の代替の例示的なメモリセル10cが記載されている。メモリセル10cは、頂部電極33と底部電極24cとの間に挟み込まれたカーボン層12を含むMIM構造13cを含む。底部電極24cを、従来の底部電極材を使用することができるが、底部電極とカーボン層12との間に減少化体積および/または減少化インターフェイス領域を持たせるように形成してもよい。例えば、底部電極24cは、約25〜50オングストローム、より一般的には約25〜100オングストロームのTiN、TaN、WN、Mo、または他の同様の障壁層の材料であってもよい。他の厚さと材料が使用されてもよい。
ここで図4A〜4Gを参照すると、本発明による例示的なメモリレベルを形成する例示的な方法が記載されている。特に、図4A〜4Gは、図3A〜3Dで示されているようなメモリセル10を含む例示的なメモリレベルを形成する例示的な方法を示す。以下に説明するように、第1のメモリレベルは、それぞれステアリング素子とステアリング素子と結合された炭素系可逆抵抗スイッチング素子を含む複数のメモリセルを含む。(前に図2C〜2Dを参照してこれまで説明した)第1のメモリレベルの上に追加のメモリレベルが製造されてもよい。
絶縁層102の形成に続いて、(例えば、物理気相成長法または別の方法によって)絶縁層102の上に粘着層104が形成される。例えば、粘着層104は、約20〜500オングストローム、好ましくは約100オングストロームの窒化チタン、あるいは窒化タンタル、窒化タングステン、1つ以上の粘着層の組み合わせなどの別の適切な粘着層であってもよい。他の粘着層の材料および/または厚さが使用されてもよい。いくつかの実施形態では、粘着層104は任意であってもよい。
n+シリコン層14aから真性シリコン層14bへのドーパント移動を防ぎかつ/または低減するために、真性シリコン層14bを堆積する前に、薄い(例えば、数百オングストローム以下の)ゲルマニウムおよび/またはシリコンゲルマニウム合金層(図示せず)を(前に援用されている特許文献8に記載されているように)n+シリコン層14a上に形成してもよい。
あるいは、図3Dに関連して前に説明したように、底部電極24を、従来の底部電極材を使用して形成してもよいが、底部電極とカーボン層12との間に減少化体積および/または減少化インターフェイス領域を持たせるように形成してもよい。例えば、底部電極24は、約25〜50オングストローム、より一般的には約25〜100オングストロームのTiN、TaN、WN、Mo、または他の同様の障壁層の材料であってもよい。
本発明により、また図4Dに示されているように、共形誘電体ライナ54は、柱132の上やその周りに堆積する。誘電体ライナ54は、(図4Dには示されていない)引き続き高酸素ギャップ充填誘電体58b(例えば、SiO2 )のその後の堆積中に、貧酸素堆積化学処理 (oxygen-poor deposition chemistry) (例えば、高酸素プラズマ成分のない)で形成されて、カーボン層12の側壁を保護する。
Claims (95)
- 可逆的に抵抗を切り換える金属−絶縁物−金属(MIM)スタックを形成する方法であって、
縮退ドープされた半導体材料を含む第1の導電層を形成するステップと、
第1の導電層上に炭素系可逆抵抗スイッチング材料を形成するステップと、
を含む方法。 - 請求項1記載の方法において、
第1の導電層は、シリコン、ゲルマニウム、およびシリコンゲルマニウム合金のうちの1つ以上を含む方法。 - 請求項1記載の方法において、
第1の導電層は、ボロン、アルミニウム、ガリウム、インジウム、タリウム、亜リン酸、ヒ素およびアンチモンのうちの1つ以上を含む方法。 - 請求項1記載の方法において、
第1の導電層は、1018/cm3 〜1023/cm3 のドーピング濃度を有する方法。 - 請求項1記載の方法において、
第1の導電層は、1020/cm3 〜1023/cm3 のドーピング濃度を有する方法。 - 請求項1記載の方法において、
第1の導電層は、プラズマ強化化学気相成長(PECVD)、熱化学気相成長、低圧化学気相成長(LPCVD)、物理気相成長、および原子層成長法のいずれかで形成される方法。 - 請求項1記載の方法において、
第1の導電層を形成するステップは、シラン、ジシラン、ボロンクロライド、ジボラン、ホスフィン、およびヘリウムガスのうちの1つ以上を使用したPECVDプロセスを使用することを含む方法。 - 請求項7記載の方法において、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でシランを使用する方法。 - 請求項7記載の方法において、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でジボランを使用する方法。 - 請求項7記載の方法において、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でホスフィンを使用する方法。 - 請求項7記載の方法において、
PECVDプロセスは、450〜600℃の温度で実行される方法。 - 請求項7記載の方法において、
PECVDプロセスは、3〜8Torrの圧力で実行される方法。 - 請求項1記載の方法において、
第1の導電層を形成するステップは、シラン、ジシラン、ボロンクロライド、ジボラン、ホスフィン、およびヘリウムガスのうちの1つ以上を使用したLPCVDプロセスを使用することを含む方法。 - 請求項13記載の方法において、
LPCVDプロセスは、1分あたり125〜375標準立方センチメートルの流量でシランを使用する方法。 - 請求項13記載の方法において、
LPCVDプロセスは、1分あたり20〜80標準立方センチメートルの流量でボロンクロライドを使用する方法。 - 請求項13記載の方法において、
LPCVDプロセスは、1分あたり20〜80標準立方センチメートルの流量でホスフィンを使用する方法。 - 請求項13記載の方法において、
LPCVDプロセスは、450〜650℃の温度で実行される方法。 - 請求項13記載の方法において、
LPCVDプロセスは、200〜1,000ミリTorrの圧力で実行される方法。 - 請求項1記載の方法において、
第1の導電層は、50〜200オングストロームの厚さからなる方法。 - 請求項1記載の方法において、
炭素系可逆抵抗スイッチング材料は、ナノ結晶質グラフェン含有アモルファスカーボン、グラフェン、グラファイト、カーボンナノチューブ、アモルファスダイアモンド状カーボン、シリコンカーバイド、およびボロンカーバイドのうちの1つ以上を含む方法。 - 可逆的に抵抗を切り換える金属−絶縁物−金属(MIM)スタックを形成する方法であって、
シリサイドを含む第1の導電層を形成するステップと、
第1の導電層上に炭素系可逆抵抗スイッチング材料を形成するステップと、を含み、
第1の導電層と炭素系可逆抵抗スイッチング材料は、同じプロセスチャンバで形成される方法。 - 請求項21記載の方法において、
プロセスチャンバは、プラズマ強化化学気相成長チャンバ、原子層成長チャンバ、熱化学気相成長チャンバ、および低圧化学気相成長チャンバのいずれかを含む方法。 - 請求項21記載の方法において、
第1の導電層を形成するステップは、
金属層を形成することと、
金属シリサイドを形成するための金属層とシリコン含有ガスとを熱反応させることと、
を含む方法。 - 請求項23記載の方法において、
金属層は、チタン、タンタル、タングステン、および銅のうちの1つ以上を含む方法。 - 請求項23記載の方法において、
金属層は、10〜50オングストロームの厚さからなる方法。 - 請求項23記載の方法において、
シリコン含有ガスは、シランとジシランのうちの1つ以上を含む方法。 - 請求項23記載の方法において、
熱反応させることは、1分あたり200〜500標準立方センチメートルの流量でシリコン含有ガスを使用することを含む方法。 - 請求項23記載の方法において、
熱反応させることは、1分あたり1,000〜10,000標準立方センチメートルの流量で窒素ガスを使用することを含む方法。 - 請求項23記載の方法において、
熱反応させることは、350〜550℃の温度で実行される方法。 - 請求項23記載の方法において、
熱反応させることは、3〜8Torrの圧力で実行される方法。 - 請求項23記載の方法において、
熱反応させることは、10〜120秒で実行される方法。 - 請求項21記載の方法において、
炭素系可逆抵抗スイッチング材料は、ナノ結晶質グラフェン含有アモルファスカーボン、グラフェン、グラファイト、カーボンナノチューブ、アモルファスダイアモンド状カーボン、シリコンカーバイド、およびボロンカーバイドのうちの1つ以上を含む方法。 - メモリセルを形成する方法であって、
縮退ドープされた半導体材料を含む第1の導電層を形成するステップと、
第1の導電層上に炭素系可逆抵抗スイッチング材料を形成するステップと、
炭素系可逆抵抗スイッチング材料上に第2の導電層を形成するステップと、
を含む方法。 - 請求項33記載の方法において、
第1の導電層は、シリコン、ゲルマニウム、およびシリコンゲルマニウム合金のうちの1つ以上を含む方法。 - 請求項33記載の方法において、
第1の導電層は、ボロン、アルミニウム、ガリウム、インジウム、タリウム、亜リン酸、ヒ素およびアンチモンのうちの1つ以上を含む方法。 - 請求項33記載の方法において、
第1の導電層は、1018/cm3 〜1023/cm3 のドーピング濃度を有する方法。 - 請求項33記載の方法において、
第1の導電層は、1020/cm3 〜1023/cm3 のドーピング濃度を有する方法。 - 請求項33記載の方法において、
第1の導電層は、プラズマ強化化学気相成長(PECVD)、熱化学気相成長、低圧化学気相成長(LPCVD)、物理気相成長、および原子層成長法のいずれかで形成される方法。 - 請求項33記載の方法において、
第1の導電層を形成するステップは、シラン、ジシラン、ボロンクロライド、ジボラン、ホスフィン、およびヘリウムガスのうちの1つ以上を使用したPECVDプロセスを使用することを含む方法。 - 請求項39記載の方法において、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でシランを使用する方法。 - 請求項39記載の方法において、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でジボランを使用する方法。 - 請求項39記載の方法において、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でホスフィンを使用する方法。 - 請求項39記載の方法において、
PECVDプロセスは、450〜600℃の温度で実行される方法。 - 請求項39記載の方法において、
PECVDプロセスは、3〜8Torrの圧力で実行される方法。 - 請求項33記載の方法において、
第1の導電層を形成するステップは、シラン、ジシラン、ボロンクロライド、ジボラン、ホスフィン、およびヘリウムガスのうちの1つ以上を使用したLPCVDプロセスを使用することを含む方法。 - 請求項45記載の方法において、
LPCVDプロセスは、1分あたり125〜375標準立方センチメートルの流量でシランを使用する方法。 - 請求項45記載の方法において、
LPCVDプロセスは、1分あたり20〜80標準立方センチメートルの流量でボロンクロライドを使用する方法。 - 請求項45記載の方法において、
LPCVDプロセスは、1分あたり20〜80標準立方センチメートルの流量でホスフィンを使用する方法。 - 請求項45記載の方法において、
LPCVDプロセスは、450〜600℃の温度で実行される方法。 - 請求項45記載の方法において、
LPCVDプロセスは、200〜1,000ミリTorrの圧力で実行される方法。 - 請求項33記載の方法において、
第1の導電層は、50〜200オングストロームの厚さからなる方法。 - 請求項33記載の方法において、
炭素系可逆抵抗スイッチング材料は、ナノ結晶質グラフェン含有アモルファスカーボン、グラフェン、グラファイト、カーボンナノチューブ、アモルファスダイアモンド状カーボン、シリコンカーバイド、およびボロンカーバイドのうちの1つ以上を含む方法。 - 請求項33記載の方法において、
炭素系可逆抵抗スイッチング材料と結合されたステアリング素子を形成するステップをさらに含む方法。 - 請求項53記載の方法において、
ステアリング素子は、p−nまたはp−i−nダイオードを含む方法。 - 請求項53記載の方法において、
ステアリング素子は、多結晶ダイオードを含む方法。 - 請求項33記載の方法にしたがって形成されたメモリセル。
- メモリセルを形成する方法であって、
シリサイドを含む第1の導電層を形成するステップと、
第1の導電層上に炭素系可逆抵抗スイッチング材料を形成するステップであって、第1の導電層と炭素系可逆抵抗スイッチング材料とが同じプロセスチャンバで形成されるステップと、
炭素系可逆抵抗スイッチング材料上に第2の導電層を形成するステップと、
を含む方法。 - 請求項57記載の方法において、
プロセスチャンバは、プラズマ強化化学気相成長チャンバ、原子層成長チャンバ、熱化学気相成長チャンバ、および低圧化学気相成長チャンバのいずれかを含む方法。 - 請求項57記載の方法において、
第1の導電層を形成するステップは、
金属層を形成することと、
金属シリサイドを形成するための金属層とシリコン含有ガスとを熱反応させることと、
を含む方法。 - 請求項59記載の方法において、
金属層は、チタン、タンタル、タングステン、および銅のうちの1つ以上を含む方法。 - 請求項59記載の方法において、
金属層は、10〜50オングストロームの厚さからなる方法。 - 請求項59記載の方法において、
シリコン含有ガスは、シランとジシランのうちの1つ以上を含む方法。 - 請求項59記載の方法において、
熱反応させることは、1分あたり200〜500標準立方センチメートルの流量でシリコン含有ガスを使用することを含む方法。 - 請求項59記載の方法において、
熱反応させることは、1分あたり1,000〜10,000標準立方センチメートルの流量で窒素ガスを使用することを含む方法。 - 請求項59記載の方法において、
熱反応させることは、350〜550℃の温度で実行される方法。 - 請求項59記載の方法において、
熱反応させることは、3〜8Torrの圧力で実行される方法。 - 請求項59記載の方法において、
熱反応させることは、10〜120秒で実行される方法。 - 請求項57記載の方法において、
炭素系可逆抵抗スイッチング材料は、ナノ結晶質グラフェン含有アモルファスカーボン、グラフェン、グラファイト、カーボンナノチューブ、アモルファスダイアモンド状カーボン、シリコンカーバイド、およびボロンカーバイドのうちの1つ以上を含む方法。 - 請求項57記載の方法において、
炭素系可逆抵抗スイッチング材料と結合されたステアリング素子を形成するステップをさらに含む方法。 - 請求項69記載の方法において、
ステアリング素子は、p−nまたはp−i−nダイオードを含む方法。 - 請求項69記載の方法において、
ステアリング素子は、多結晶ダイオードを含む方法。 - 請求項57記載の方法にしたがって形成されたメモリセル。
- メモリセルであって、
縮退ドープされた半導体材料を含む第1の導電層と、
第1の導電層上の炭素系可逆抵抗スイッチング材料と、
炭素系可逆抵抗スイッチング材料上の第2の導電層と、
を備えるメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、シリコン、ゲルマニウム、およびシリコンゲルマニウム合金のうちの1つ以上を含むメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、ボロン、アルミニウム、ガリウム、インジウム、タリウム、亜リン酸、ヒ素およびアンチモンのうちの1つ以上を含むメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、1018/cm3 〜1023/cm3 のドーピング濃度を有するメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、1020/cm3 〜1023/cm3 のドーピング濃度を有するメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、プラズマ強化化学気相成長(PECVD)、熱化学気相成長、低圧化学気相成長(LPCVD)、物理気相成長、および原子層成長法のいずれかで形成されるメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、シラン、ジシラン、ボロンクロライド、ジボラン、ホスフィン、およびヘリウムガスのうちの1つ以上を使用したPECVDプロセスを使用して形成されるメモリセル。 - 請求項79記載のメモリセルにおいて、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でシランを使用するメモリセル。 - 請求項79記載のメモリセルにおいて、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でジボランを使用するメモリセル。 - 請求項79記載のメモリセルにおいて、
PECVDプロセスは、1分あたり10〜200標準立方センチメートルの流量でホスフィンを使用するメモリセル。 - 請求項79記載のメモリセルにおいて、
PECVDプロセスは、450〜600℃の温度で実行されるメモリセル。 - 請求項79記載のメモリセルにおいて、
PECVDプロセスは、3〜8Torrの圧力で実行されるメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、シラン、ジシラン、ボロンクロライド、ジボラン、ホスフィン、およびヘリウムガスのうちの1つ以上を使用したLPCVDプロセスを使用して形成されるメモリセル。 - 請求項85記載のメモリセルにおいて、
LPCVDプロセスは、1分あたり125〜375標準立方センチメートルの流量でシランを使用するメモリセル。 - 請求項85記載のメモリセルにおいて、
LPCVDプロセスは、1分あたり20〜80標準立方センチメートルの流量でボロンクロライドを使用するメモリセル。 - 請求項85記載のメモリセルにおいて、
LPCVDプロセスは、1分あたり20〜80標準立方センチメートルの流量でホスフィンを使用するメモリセル。 - 請求項85記載のメモリセルにおいて、
LPCVDプロセスは、450〜600℃の温度で実行されるメモリセル。 - 請求項85記載のメモリセルにおいて、
LPCVDプロセスは、200〜1,000ミリTorrの圧力で実行されるメモリセル。 - 請求項73記載のメモリセルにおいて、
第1の導電層は、50〜200オングストロームの厚さからなるメモリセル。 - 請求項73記載のメモリセルにおいて、
炭素系可逆抵抗スイッチング材料は、ナノ結晶質グラフェン含有アモルファスカーボン、グラフェン、グラファイト、カーボンナノチューブ、アモルファスダイアモンド状カーボン、シリコンカーバイド、およびボロンカーバイドのうちの1つ以上を含むメモリセル。 - 請求項73記載のメモリセルにおいて、
炭素系可逆抵抗スイッチング材料と結合されたステアリング素子を形成することをさらに含むメモリセル。 - 請求項93記載のメモリセルにおいて、
ステアリング素子は、p−nまたはp−i−nダイオードを含むメモリセル。 - 請求項93記載のメモリセルにおいて、
ステアリング素子は、多結晶ダイオードを含むメモリセル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10801708P | 2008-10-23 | 2008-10-23 | |
US61/108,017 | 2008-10-23 | ||
PCT/US2009/061687 WO2010048408A2 (en) | 2008-10-23 | 2009-10-22 | Carbon-based memory elements exhibiting reduced delamination and methods of forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012507150A true JP2012507150A (ja) | 2012-03-22 |
JP2012507150A5 JP2012507150A5 (ja) | 2012-10-25 |
Family
ID=41611089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011533336A Pending JP2012507150A (ja) | 2008-10-23 | 2009-10-22 | 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20100102291A1 (ja) |
EP (1) | EP2340562A2 (ja) |
JP (1) | JP2012507150A (ja) |
KR (1) | KR20110080166A (ja) |
CN (1) | CN102265400A (ja) |
TW (1) | TW201027744A (ja) |
WO (1) | WO2010048408A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195530A (ja) * | 2011-03-18 | 2012-10-11 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
JP2020528493A (ja) * | 2017-07-13 | 2020-09-24 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 半導体膜を堆積させるための方法 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007212006A (ja) * | 2006-02-07 | 2007-08-23 | Nissan Motor Co Ltd | 触媒燃焼器の燃焼状態検知装置 |
US8133793B2 (en) | 2008-05-16 | 2012-03-13 | Sandisk 3D Llc | Carbon nano-film reversible resistance-switchable elements and methods of forming the same |
US8569730B2 (en) | 2008-07-08 | 2013-10-29 | Sandisk 3D Llc | Carbon-based interface layer for a memory device and methods of forming the same |
US20100032639A1 (en) | 2008-08-07 | 2010-02-11 | Sandisk 3D Llc | Memory cell that includes a carbon-based memory element and methods of forming the same |
US8421050B2 (en) * | 2008-10-30 | 2013-04-16 | Sandisk 3D Llc | Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same |
US8835892B2 (en) | 2008-10-30 | 2014-09-16 | Sandisk 3D Llc | Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same |
US20100108976A1 (en) * | 2008-10-30 | 2010-05-06 | Sandisk 3D Llc | Electronic devices including carbon-based films, and methods of forming such devices |
KR20100052080A (ko) * | 2008-11-10 | 2010-05-19 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
US8183121B2 (en) * | 2009-03-31 | 2012-05-22 | Sandisk 3D Llc | Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance |
US7978498B2 (en) * | 2009-04-03 | 2011-07-12 | Sandisk 3D, Llc | Programming non-volatile storage element using current from other element |
US8139391B2 (en) | 2009-04-03 | 2012-03-20 | Sandisk 3D Llc | Multi-bit resistance-switching memory cell |
US8270199B2 (en) | 2009-04-03 | 2012-09-18 | Sandisk 3D Llc | Cross point non-volatile memory cell |
US8551855B2 (en) * | 2009-10-23 | 2013-10-08 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
US8481396B2 (en) * | 2009-10-23 | 2013-07-09 | Sandisk 3D Llc | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same |
US8551850B2 (en) * | 2009-12-07 | 2013-10-08 | Sandisk 3D Llc | Methods of forming a reversible resistance-switching metal-insulator-metal structure |
US8389375B2 (en) * | 2010-02-11 | 2013-03-05 | Sandisk 3D Llc | Memory cell formed using a recess and methods for forming the same |
US8237146B2 (en) * | 2010-02-24 | 2012-08-07 | Sandisk 3D Llc | Memory cell with silicon-containing carbon switching layer and methods for forming the same |
US20110210306A1 (en) * | 2010-02-26 | 2011-09-01 | Yubao Li | Memory cell that includes a carbon-based memory element and methods of forming the same |
US20110278529A1 (en) * | 2010-05-14 | 2011-11-17 | Huiwen Xu | Memory employing diamond-like carbon resistivity-switchable material and methods of forming the same |
US20120043518A1 (en) * | 2010-08-18 | 2012-02-23 | Applied Materials, Inc. | Variable resistance memory element and fabrication methods |
US8431923B2 (en) | 2011-02-07 | 2013-04-30 | Micron Technology, Inc. | Semiconductor structure and semiconductor device including a diode structure and methods of forming same |
US8699259B2 (en) * | 2011-03-02 | 2014-04-15 | Sandisk 3D Llc | Non-volatile storage system using opposite polarity programming signals for MIM memory cell |
CN102157687A (zh) * | 2011-03-21 | 2011-08-17 | 福州大学 | 基于石墨烯的可编程非易失性电阻型存储器及其制备方法 |
FI124354B (fi) * | 2011-04-04 | 2014-07-15 | Okmetic Oyj | Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille |
US8927957B2 (en) * | 2012-08-09 | 2015-01-06 | Macronix International Co., Ltd. | Sidewall diode driving device and memory using same |
GB2516841A (en) | 2013-07-31 | 2015-02-11 | Ibm | Resistive memory element based on oxygen-doped amorphous carbon |
US9475690B2 (en) * | 2014-05-20 | 2016-10-25 | Uchicago Argonne, Llc | Low-stress doped ultrananocrystalline diamond |
KR102195003B1 (ko) * | 2014-06-18 | 2020-12-24 | 삼성전자주식회사 | 반도체 다이오드, 가변 저항 메모리 장치 및 가변 저항 메모리 장치의 제조 방법 |
TWI605622B (zh) * | 2016-04-27 | 2017-11-11 | 國立中山大學 | 電阻式記憶體 |
US10355206B2 (en) * | 2017-02-06 | 2019-07-16 | Nantero, Inc. | Sealed resistive change elements |
JP6960813B2 (ja) | 2017-09-20 | 2021-11-05 | 東京エレクトロン株式会社 | グラフェン構造体の形成方法および形成装置 |
US10804464B2 (en) | 2017-11-24 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming memory device with diffusion barrier and capping layer |
CN110875426B (zh) * | 2018-08-29 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 纳米管随机存储器及其形成方法 |
CN111286724A (zh) * | 2020-02-03 | 2020-06-16 | 深圳市拉普拉斯能源技术有限公司 | 一种基于lpcvd技术的本征硅水平镀膜工艺方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786515A (ja) * | 1993-09-16 | 1995-03-31 | Nec Corp | ポリシリコン抵抗体の形成方法 |
JPH07288233A (ja) * | 1994-04-18 | 1995-10-31 | Canon Inc | 堆積膜形成装置 |
JPH10247731A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
JP2000124144A (ja) * | 1998-10-21 | 2000-04-28 | Hitachi Ltd | 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法 |
WO2004073079A1 (ja) * | 2003-02-14 | 2004-08-26 | Fuji Electric Holdings Co., Ltd. | スイッチング素子 |
JP2006013504A (ja) * | 2004-06-29 | 2006-01-12 | Internatl Business Mach Corp <Ibm> | メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法(水平メモリ・ゲイン・セル) |
JP2006203098A (ja) * | 2005-01-24 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2006522483A (ja) * | 2003-03-10 | 2006-09-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 有機メモリデバイスのためのスピンオンポリマー |
JP2008505499A (ja) * | 2004-07-01 | 2008-02-21 | スパンション エルエルシー | スイッチャブルメモリダイオード−新メモリデバイス |
JP2008510318A (ja) * | 2004-08-17 | 2008-04-03 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 可変データ保持時間を有するポリマーメモリ |
JP2008091854A (ja) * | 2006-09-05 | 2008-04-17 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置およびその製造方法 |
JP2008153624A (ja) * | 2006-10-27 | 2008-07-03 | Qimonda Ag | 炭素フィラメントメモリおよびその形成方法 |
WO2008118486A1 (en) * | 2007-03-27 | 2008-10-02 | Sandisk 3D, Llc | Memory cell comprising a carbon nanotube fabric element and a steering element and methods of forming the same |
JP2009135291A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5915167A (en) | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
AU2003296988A1 (en) * | 2002-12-19 | 2004-07-29 | Matrix Semiconductor, Inc | An improved method for making high-density nonvolatile memory |
US7767499B2 (en) * | 2002-12-19 | 2010-08-03 | Sandisk 3D Llc | Method to form upward pointing p-i-n diodes having large and uniform current |
US7176064B2 (en) * | 2003-12-03 | 2007-02-13 | Sandisk 3D Llc | Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide |
US7405465B2 (en) * | 2004-09-29 | 2008-07-29 | Sandisk 3D Llc | Deposited semiconductor structure to minimize n-type dopant diffusion and method of making |
US20060250836A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | Rewriteable memory cell comprising a diode and a resistance-switching material |
JP2007049084A (ja) * | 2005-08-12 | 2007-02-22 | Toshiba Corp | スイッチ素子、メモリ素子および磁気抵抗効果素子 |
EP1892722A1 (en) * | 2006-08-25 | 2008-02-27 | Infineon Technologies AG | Information storage elements and methods of manufacture thereof |
US20080116543A1 (en) * | 2006-11-17 | 2008-05-22 | Shrinivas Govindarajan | Semiconductor devices and methods of manufacture thereof |
US7553727B2 (en) * | 2006-12-20 | 2009-06-30 | Spansion Llc | Using implanted poly-1 to improve charging protection in dual-poly process |
US20090166610A1 (en) * | 2007-12-31 | 2009-07-02 | April Schricker | Memory cell with planarized carbon nanotube layer and methods of forming the same |
US8236623B2 (en) * | 2007-12-31 | 2012-08-07 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
US8431417B2 (en) * | 2008-08-19 | 2013-04-30 | Sandisk 3D Llc | Methods for increasing carbon nano-tube (CNT) yield in memory devices |
-
2009
- 2009-10-22 JP JP2011533336A patent/JP2012507150A/ja active Pending
- 2009-10-22 EP EP09744276A patent/EP2340562A2/en not_active Withdrawn
- 2009-10-22 US US12/604,178 patent/US20100102291A1/en not_active Abandoned
- 2009-10-22 KR KR1020117011190A patent/KR20110080166A/ko not_active Application Discontinuation
- 2009-10-22 CN CN2009801522097A patent/CN102265400A/zh active Pending
- 2009-10-22 WO PCT/US2009/061687 patent/WO2010048408A2/en active Application Filing
- 2009-10-23 TW TW098136061A patent/TW201027744A/zh unknown
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786515A (ja) * | 1993-09-16 | 1995-03-31 | Nec Corp | ポリシリコン抵抗体の形成方法 |
JPH07288233A (ja) * | 1994-04-18 | 1995-10-31 | Canon Inc | 堆積膜形成装置 |
JPH10247731A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法 |
JP2000124144A (ja) * | 1998-10-21 | 2000-04-28 | Hitachi Ltd | 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法 |
WO2004073079A1 (ja) * | 2003-02-14 | 2004-08-26 | Fuji Electric Holdings Co., Ltd. | スイッチング素子 |
JP2006522483A (ja) * | 2003-03-10 | 2006-09-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 有機メモリデバイスのためのスピンオンポリマー |
JP2006013504A (ja) * | 2004-06-29 | 2006-01-12 | Internatl Business Mach Corp <Ibm> | メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法(水平メモリ・ゲイン・セル) |
JP2008505499A (ja) * | 2004-07-01 | 2008-02-21 | スパンション エルエルシー | スイッチャブルメモリダイオード−新メモリデバイス |
JP2008510318A (ja) * | 2004-08-17 | 2008-04-03 | スパンジョン・リミテッド・ライアビリティ・カンパニー | 可変データ保持時間を有するポリマーメモリ |
JP2006203098A (ja) * | 2005-01-24 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置 |
JP2008091854A (ja) * | 2006-09-05 | 2008-04-17 | Tokyo Univ Of Agriculture & Technology | 半導体メモリ装置およびその製造方法 |
JP2008153624A (ja) * | 2006-10-27 | 2008-07-03 | Qimonda Ag | 炭素フィラメントメモリおよびその形成方法 |
WO2008118486A1 (en) * | 2007-03-27 | 2008-10-02 | Sandisk 3D, Llc | Memory cell comprising a carbon nanotube fabric element and a steering element and methods of forming the same |
JP2009135291A (ja) * | 2007-11-30 | 2009-06-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195530A (ja) * | 2011-03-18 | 2012-10-11 | Toshiba Corp | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法 |
JP2020528493A (ja) * | 2017-07-13 | 2020-09-24 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 半導体膜を堆積させるための方法 |
JP7414708B2 (ja) | 2017-07-13 | 2024-01-16 | アプライド マテリアルズ インコーポレイテッド | 半導体膜を堆積させるための方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2340562A2 (en) | 2011-07-06 |
KR20110080166A (ko) | 2011-07-12 |
US20100102291A1 (en) | 2010-04-29 |
WO2010048408A3 (en) | 2010-08-19 |
WO2010048408A2 (en) | 2010-04-29 |
TW201027744A (en) | 2010-07-16 |
CN102265400A (zh) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012507150A (ja) | 低減された層間剥離特性を示す炭素系メモリ素子およびその形成方法 | |
US8466044B2 (en) | Memory cell that includes a carbon-based memory element and methods forming the same | |
US8981347B2 (en) | Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same | |
US8445385B2 (en) | Methods for etching carbon nano-tube films for use in non-volatile memories | |
US8883589B2 (en) | Counter doping compensation methods to improve diode performance | |
KR101494746B1 (ko) | 선택적으로 제조된 탄소 나노 튜브 가역 저항 전환 소자를 사용하는 메모리 셀과 이를 형성하는 방법 | |
US8551855B2 (en) | Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same | |
US8467224B2 (en) | Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom | |
JP5564035B2 (ja) | 炭素系メモリ素子を含むメモリセルおよびその形成方法 | |
JP2011517857A (ja) | 選択的に製造されたカーボンナノチューブ可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法 | |
TW201140805A (en) | Memory cell formed using a recess and methods for forming the same | |
JP2013524551A (ja) | 断面積が減じられたカーボンスイッチング材料を有するメモリセルとそのメモリセルを形成する方法 | |
JP2011517122A (ja) | 下部導体上に形成され選択的に形成されたカーボンナノチューブの可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法 | |
US8431417B2 (en) | Methods for increasing carbon nano-tube (CNT) yield in memory devices | |
US20110210306A1 (en) | Memory cell that includes a carbon-based memory element and methods of forming the same | |
US20120223414A1 (en) | Methods for increasing bottom electrode performance in carbon-based memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140701 |