CN102265400A - 展示减少的分层的基于碳的存储器元件和形成其的方法 - Google Patents

展示减少的分层的基于碳的存储器元件和形成其的方法 Download PDF

Info

Publication number
CN102265400A
CN102265400A CN2009801522097A CN200980152209A CN102265400A CN 102265400 A CN102265400 A CN 102265400A CN 2009801522097 A CN2009801522097 A CN 2009801522097A CN 200980152209 A CN200980152209 A CN 200980152209A CN 102265400 A CN102265400 A CN 102265400A
Authority
CN
China
Prior art keywords
carbon
per minute
conductive layer
cubic centimeters
standard cubic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801522097A
Other languages
English (en)
Inventor
许汇文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk 3D LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102265400A publication Critical patent/CN102265400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种形成可逆电阻-切换金属-绝缘体-金属(″MIM″)堆栈的方法，该方法包括：形成包括退化掺杂的半导体材料的第一导电层；以及在所述第一导电层之上形成基于碳的可逆电阻-切换材料。还提供其他方面。

Description

展示减少的分层的基于碳的存储器元件和形成其的方法
相关申请的交叉引用
本申请要求在2008年10月23日提交的题为“Methods And ApparatusExhibiting Reduced Delamination Of Carbon-Based Resistivity-SwitchingMaterials”的美国临时专利申请序列号61/108,017(律师案号No.SD-MXA-336P)的益处，其为了所有目的整体被引用包含于此。
技术领域
本发明涉及非易失性存储器，且更具体地涉及包括展示减少的分层的基于碳的存储器元件，以及形成其的方法。
背景技术
已知从可逆电阻-切换元件形成的非易失性存储器。例如，在2007年12月31日提交的题为“Memory Cell That Employs A Selectively Fabricated CarbonNano-Tube Reversible Resistance-Switching Element And Methods Of FormingThe Same”的美国专利申请序列号No.11/968,154(“‘154申请”)(律师案号SD-MXA-241)，其为了所有目的被引用附于此，其描述了包括与基于碳的可逆电阻率-可切换材料串联耦合的二极管的可重写非易失性存储器单元。但是，从基于碳的材料制造存储器器件面临技术挑战，且期望使用基于碳的材料来形成存储器器件的改进方法。
发明内容
在本发明的第一方面中，提供一种形成可逆电阻-切换金属-绝缘体-金属(″MIM″)堆栈的方法，该方法包括：形成包括退化掺杂的半导体材料的第一导电层；以及在所述第一导电层之上形成基于碳的可逆电阻-切换材料。
在本发明的第二方面中，提供一种形成可逆电阻-切换MIM堆栈的方法，该方法包括：形成包括硅化物的第一导电层；以及在所述第一导电层之上形成基于碳的可逆电阻-切换材料，其中，在相同处理室中形成所述第一导电层和基于碳的可逆电阻切换材料。
在本发明的第三方面中，提供一种形成存储器单元的方法，所述方法包括：形成包括退化掺杂的半导体材料的第一导电层；在所述第一导电层之上形成基于碳的可逆电阻-切换材料；以及在基于碳的可逆电阻-切换材料之上形成第二导电层。
在本发明的第四方面中，提供一种形成存储器单元的方法，所述方法包括：形成包括硅化物的第一导电层；在所述第一导电层之上形成基于碳的可逆电阻-切换材料，其中，在相同处理室中形成所述第一导电层和基于碳的可逆电阻切换材料；以及在基于碳的可逆电阻-切换材料之上形成第二导电层。
在本发明的第五方面中，提供一种存储器单元，该存储器单元包括：包括退化掺杂的半导体材料的第一导电层；在所述第一导电层之上的基于碳的可逆电阻-切换材料；以及在基于碳的可逆电阻-切换材料之上的第二导电层。
从以下详细描述、所附权利要求和附图，本发明的其他特征和方面将变得更明显。
附图说明
可以从结合以下附图考虑的以下详细描述中更清楚地理解本发明的特征，在附图中，通篇相同的附图标记指示相同的元件，且其中：
图1是根据本发明的示例存储器单元的图；
图2A是根据本发明的示例存储器单元的简化透视图；
图2B是从图2A的多个存储器单元中形成的第一示例存储器级的一部分的简化透视图；
图2C是根据本发明的第一示例三维存储器阵列的一部分的简化透视图；
图2D是根据本发明的第二示例三维存储器阵列的一部分的简化透视图；
图3A-3D图示了根据本发明的存储器单元的示例实施例的截面图；以及
图4A-4H图示了根据本发明的单个存储器级的示例制造期间的衬底的一部分的截面图。
具体实施方式
诸如包含纳米结晶石墨烯(在此称为″石墨碳″)的非晶碳(″aC″)、石墨烯、石墨、碳纳米管、非晶类似金刚石的碳(″DLC″)、碳化硅、碳化硼、和其他类似的基于碳的材料的碳膜可以展示可以使得这种材料适用于在微电子非易失性存储器中使用的电阻切换行为。确实，一些基于碳的材料已经示范了具有ON和OFF状态之间的100x隔开和中到高范围电阻改变的在实验室规模的器件上的可逆电阻切换存储器属性。在ON和OFF状态之间的这种分离使得基于碳的材料可用于使用存储器元件中的碳材料形成的存储器单元的候选。如在此使用的，DLC是趋于具有首要的四面碳-碳单个键(通常称为sp3-键)的碳材料，且趋于相对于长范围顺序的非晶。
可以通过在底部和顶部电极之间排列基于碳的电阻切换材料而形成MIM结构来形成基于碳的存储器元件。在这种配置中，夹在两个金属或者导电层之间的基于碳的电阻切换材料用作基于碳的可逆电阻切换元件。然后，可以通过将MIM结构串联连接到诸如二极管、隧道结、薄膜晶体管等的操纵元件来形成存储器单元。
在传统形成的MIM结构中，可以从氮化钛(″TiN″)、氮化钽(″TaN″)、氮化钨(″WN″)、钼(″Mo″)或其他类似材料中形成顶部和底部电极。在一些实例中，这种MIM结构展示出由于碳材料在使用期间从TiN底部电极分层或剥落而导致的故障。研究表明分层/剥落是由于热膨胀系数在碳材料和TiN之间的差异而导致的过度压力和在碳材料和TiN之间的弱的界面粘合的结果。例如，在其中通过等离子体化学汽相沉积(″PECVD″)工艺以550℃在1200埃的TiN薄板膜上形成400埃的碳材料层的试验中，以大约2Gpa测量在碳元件中的热引起的张应力(tensile stress)。根据本发明的实施例，形成更不容易从底部电极的碳层分层和/或剥落的基于碳的MIM结构。在一个示例实施例中，形成其中底部电极被制造为半导体材料(例如，硅、锗、硅锗合金或其他类似的半导体材料)的相对薄的、退化掺杂的(很高地掺杂的)层的基于碳的MIM结构。在第二示例实施例中，形成其中底部电极被制造为导电硅化物(例如，硅化钛″TiSi″、硅化钽″TaSi″、硅化钨″WSi″、硅化铜″CuSi″、或其他类似硅化物)材料的层的基于碳的MIM结构。可以通过物理汽相沉积(″PVD″)、PEVCD或其他类似的方法来形成导电的硅化物底部电极。在第三示例实施例中，形成其中底部电极具有减少的体积和/或在底部电极和碳材料之间的减少的界面面积的基于碳的MIM结构。
以下参考图1-4H来进一步描述本发明的这些和其他实施例。
示例的本发明的存储器单元
图1是根据本发明的示例存储器单元10的示意图。存储器单元10包括耦合于操纵元件14的基于碳的可逆电阻-切换元件12。基于碳的可逆电阻切换可翻转电阻切换元件12包括具有可以在两个或多个状态之间可逆地切换的电阻率的基于碳的可逆电阻切换材料(未示出)。
例如，元件12的基于碳的可逆电阻切换材料可以在制造之后处于初始的、低电阻率状态。在施加第一电压和/或电流之后，该材料可切换到高电阻率状态。施加第二电压和/或电流可以将可逆电阻率切换材料返回到低电阻率状态。或者，基于碳的可逆切换元件12可以在制造之后处于初始的、高电阻状态，其在施加了适当的(一个或多个)电压和/或(一个或多个)电流之后可逆地切换到低电阻状态。当在存储器单元中使用时，一个电阻状态可以表示二进制″0″，而另一电阻状态可以表示二进制″1″，虽然可以使用多于两个数据/电阻状态。例如，在美国专利申请序列号11/125,939、在2005年5月9日且题为″Rewriteable Memory Cell Comprising A Diode And A ResistanceSwitching Material，″(″′939申请″)(律师号SD-MA-146)中描述若干可逆电阻率切换材料和使用可逆电阻切换元件的存储器单元的操作，其全部为了所有目的被引用附于此。
操纵元件14可以包括薄膜晶体管、二极管、金属-绝缘体-金属遂穿电流器件、或通过选择性地限制跨越基于碳的可逆电阻-切换元件12的电压和/或流过可逆电阻-切换元件102的电流来呈现非欧姆的导电的另一类似的操纵元件。以此方式，存储器单元10可以被用作两维或多维存储器阵列的部分，且数据可以被写入存储器单元10和/或从存储器单元10读出，而不影响在该阵列中的其他存储器单元的状态。
以下参考图2A-2D和图3A-3C描述存储器单元10、基于碳的可逆电阻-切换元件12和操纵元件14的示例实施例。
存储器单元和存储器阵列的示例实施例
图2A是根据本发明的存储器单元10的示例实施例的简化透视图。存储器单元10包括在第一导体20和第二导体22之间耦合的柱11。柱11包括串联耦合于操纵元件14的基于碳的可逆电阻-切换元件12。在一些实施例中，可以从柱11中省略操纵元件，且存储器单元10可以与远程位置的操纵元件一起使用。在一些实施例中，可以在基于碳的可逆电阻切换元件12和操纵元件14之间形成阻挡层24，可以在操纵元件14和第一导体20之间形成阻挡层28，在基于碳的可逆电阻切换元件12和金属层35之间形成阻挡层33。阻挡层24、基于碳的可逆电阻切换元件12和阻挡层33形成MIM结构，且阻挡层24和阻挡层33分别形成MIM结构的底部和顶部电极。如以下更详细地描述的，在本发明的示例实施例中，底部电极24可以包括薄的、退化掺杂的半导体材料(例如硅)、导电的硅化物(例如TiSi)、或TiN的减少的体积/面积的层。阻挡层28和顶部电极33可以包括TiN、TaN、WN或其他类似的阻挡层。在一些实施例中，顶部电极33和金属层35可以被形成作为第二导体22的部分。
基于碳的可逆电阻切换元件14可以包括适用于在存储器单元中使用的基于碳的材料。在本发明的示例实施例中，基于碳的可逆电阻切换元件12可以包括石墨碳。例如，在一些实施例中，可以通过PEVCD来形成石墨碳可逆电阻率切换材料，诸如在美国专利申请序列号12/499,467、2009年7月8日提交的且题为″Carbon-Based Resistivity-Switching Materials And MethodsOf Forming The Same，″(″′467申请″)(律师号SD-MXA-294)中描述的，其全部为了所有目的被引用附于此。在其他实施例中，基于碳的可逆电阻切换元件12可以包括诸如石墨烯、石墨、碳纳米管材料、DLC、碳化硅、碳化硼、或其他类似的基于碳的材料的其他基于碳的材料。为了简化，基于碳的可逆电阻切换元件12将在余下的讨论中被互换地称为″碳元件12″或″碳层12″。
在本发明的示例实施例中，操纵元件14包括二极管。在该讨论中，操纵元件14有时称为″二极管14″。二极管14可以包括诸如垂直多晶p-n或p-i-n二极管的任何适当的二极管，无论二极管的n区域在p区域之上的向上指向的还是二极管的p区域在n区域之上的向下指向的。例如，二极管14可以包括重度掺杂的n+多晶硅区域14a、在n+多晶硅区域14a之上的轻度掺杂或本征(不有意掺杂的)多晶硅区域14b和在本征区域14b之上的重度掺杂p+多晶硅区域14c。将理解，n+和p+区域的位置可以翻转。
第一导体20和/或第二导体22可以包括任何适当的导电材料，诸如钨、任何适当的金属，重度掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等。在图2A的实施例中，第一和第二导体20和22分别在不同方向(例如，彼此基本垂直)上呈轨道形并延伸。可以使用其他导体形状和/或配置。在一些实施例中，可以与第一导体20和/或第二导体22一起使用阻挡层、粘合层、抗反射涂层和/或等等(未示出)，来改进器件性能和/或帮助器件制造。
图2B是从图2A的多个存储器单元10、诸如存储器单元10中形成的第一示例存储器级30的一部分的简化透视图。为了简化，不分离地示出碳元件12、二极管14、底部电极24a、阻挡层28、顶部电极33和金属层35。存储器阵列30是包括多个位线(第二导体22)和多个存储器单元耦合的多个字线(第一导体20)的″交叉点″阵列(如所示)。可以使用其他存储器阵列配置作为存储器的多级。
例如，图2C是包括位于第二存储器级44以下的第一存储器级42的单片三维阵列40a的一部分的简化透视图。存储器级42和44每个包括在交叉点阵列中的多个存储器单元10。本领域技术人员将理解可以在第一和第二存储器级42和44之间存在附加的层(例如，级间电介质)，但在图2C中未示出以便简化。可以使用其他存储器阵列配置作为存储器的附加级。在图2C的实施例中，所有二极管可以″指向″同一方向，诸如取决于使用在二极管的底部还是顶部具有p掺杂区域的p-i-n二极管而向上或向下。
例如，在一些实施例中，存储器级可以如在美国专利号6,952,030、题为″High-Density Three-Dimensional Memory Cell″中描述地被形成，其全部为了所有目的被引用附于此。例如，第一存储器级的较高导体可以被用作位于第一存储器级之上的第二存储器级的较低导体，如图2D所示。在这种实施例中，在相邻存储器级上的二极管优选地指向相反方向，如在美国专利申请序列号11/692,151、2007年3月27日且题为″Large Array Of Upward PointingP-I-N Diodes Having Large And Uniform Current，″(″′151申请″)(律师号SD-MXA-196X)中描述的，其全部为了所有目的被引用附于此。例如，如图2D所示，第一存储器级42的二极管可以是如箭头D1所指示的向上指向的二极管(例如，p区域在二极管的底部)，而第二存储器级44的二极管可以是如箭头D2所指示的向下指向的二极管(例如，n区域在二极管的底部)，或者反之亦然。
单片三维存储器阵列是其中在单个衬底、诸如晶片形成多个存储器级而没有中间的衬底的单片三维存储器阵列。直接在现有一个级或多个级的层上沉积或生长形成一个存储器级的各层。相反，已经通过在分离的衬底上形成存储器级且在彼此顶部粘合这些存储器级来构造堆叠的存储器，如在Leedy的U.S.专利No.5,915,167、题为″Three Dimensional Structure Memory″。这些衬底可以在粘合之前被打薄或从存储器级移除，但是由于存储器级初始地在分离的衬底之上形成，因此这种存储器不是真正的单片三维存储器阵列。
图3A-3D图示了在诸如晶圆的衬底上形成的图2A的存储器单元10的示例实施例的剖面图。在图3A中所示的第一示例实施例中，存储器单元10a包括分别在第一和第二导体20和22之间耦合的柱11。柱11包括与二极管14串联耦合的碳元件12，且还可以包括底部电极24a、阻挡层28、顶部电极33、硅化物层50、硅化物-形成金属层52和金属层35。碳元件12、底部电极24a和顶部电极33形成MIM结构13a。介电层58基本上环绕柱11。在一些实施例中，侧壁衬里54将柱11的所选层与介电层58分离。粘合层、抗反射涂层和/或等(未示出)可以分别与第一和/或第二导体20和22一起使用，来改善器件性能和/或有助于器件制造。
第一导体20可以包括任何适当的导电材料，诸如钨、任何适当的金属，重度掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等。第二导体22包括可以包括氮化钛或其他类似的阻挡层材料的阻挡层26和可以包括诸如钨、任何适当的金属、重度掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等的任何适当的导电材料的导电层140。
二极管14可以是垂直的p-n或p-in二极管，其可以向上指向或向下指向。在图2D的实施例中，其中相邻的存储器级共享导体，相邻的存储器级优选地具有在相反方向上指向的二极管、诸如第一存储器级的向下指向p-i-n二极管和相邻第二存储器级的向下指向的p-i-n二极管(或反之亦然)。
在一些实施例中，二极管14可以从诸如多晶硅、多晶硅锗合金、多晶锗(poly germanium)或任何其他适当的材料的多晶半导体材料中形成。例如，二极管14可以包括重度掺杂的n+多晶硅区域14a、在n+多晶硅区域14a之上的轻度掺杂或本征(不有意掺杂的)多晶硅区域14b和在本征区域14b之上的重度掺杂p+多晶硅区域14c。将理解，n+和p+区域的位置可以翻转。
在一些实施例中，可以在n+多晶硅区域14a上形成薄锗和/或硅锗合金层(未示出)，来防止和/或减少从n+多晶硅区域14a向本征区域14b中的掺杂迁移。例如在美国专利申请序列号11/298,331、2005年12月9日提交的且题为″Deposited Semiconductor Structure To Minimize N-Type Dopant DiffusionAnd Method OfMaking″(″′331申请″)(律师号SD-MA-121-1)中描述这种层的使用，其全部为了所有目的被引用附于此。在一些实施例中，可以使用具有大约10原子百分比(″at％″)或更多的锗的几百埃或更少的硅锗合金。
可以在第一导体20和n+区域14a之间形成诸如氮化钛、氮化钽、氮化钨、或其他类似的阻挡层材料的阻挡层28(例如，来防止和/或减少金属原子向多晶硅区域中的迁移)。
如果采用沉积的硅(例如，非晶或多晶)制造二极管14，可以在二极管14上形成硅化物层50来将沉积的硅置于低电阻率状态，如所制造的。这种低电阻率状态允许对存储器单元10更简单的编程，因为不需要大的电压来将沉积的硅切换到低电阻率状态。例如，诸如钛或钴硅化物形成的金属层52可以被沉积在p+多晶硅区域14c。在一些实施例中，在硅化物形成的金属层52的顶部表面上形成附加的氮化物层(未示出)。具体地，对于高度反应的金属，诸如钛、附加盖层、诸如TiN层可以被形成在硅化物形成的金属层52。因此，在这种实施例中，在p+多晶硅区域14c的顶部上形成Ti/TiN堆栈。
然后进行快速热退火(″RTA″)步骤来通过硅化物形成的金属层52与p+区域14c反应来形成硅化物区域。可以以在大约650℃和大约750℃之间的温度、更通常地在大约600℃和大约800℃、优选地大约750℃、持续大约10秒和大约60秒之间的持续时间、更通常地大约10秒和大约90秒之间的持续时间、优选地大约1分钟来进行RTA步骤，且导致硅化物形成的金属层52和二极管14的沉积的硅来反应以形成硅化物层50，消耗硅化物形成的金属层52的所有或一部分。
如在美国专利号7,176,064、题为″Memory Cell Comprising ASemiconductor Junction Diode Crystallized Adjacent To A Suicide″所述，其全部为了所有目的被引用附于此，诸如钛和/或钴的硅化物形成材料在退火期间与沉积的硅化物反应来形成硅化物层。硅化钛和硅化钴的晶格间隔与硅的晶格间隔接近，且其看起来这种硅化物层可以在沉积的硅结晶时用作相邻沉积的硅的″结晶模板″或″晶种″(例如，硅化物层50在退火期间增强硅二极管14的结晶结构)。从而提供较低电阻硅。对于硅-锗合金和/或锗二极管可以实现类似结果。
在其中在硅化物形成的金属层52的顶部表面形成氮化物层的实施例中，在RTA步骤之后，可以使用湿的化学品来剥落氮化物层。例如，如果硅化物形成的金属层52包括TiN顶部层，可以使用湿的化学品(例如以10∶2∶1的比例的H2O∶H2O2∶NH4OH)在大约40-60℃之间的温度)来剥落任何残留的TiN。
如以上所述，在传统的MIM结构中，在顶部和底部电极之间夹着的碳层可以由于在碳材料和TiN之间的热膨胀系数的差异而导致的过度压力和在碳材料和TiN之间的弱粘合而容易从底部电极分层和/或材料(通常是TiN)剥落。根据本发明的实施例，通过减少在碳材料和相邻的底部电极材料之间的热膨胀系数的差异来形成更不容易出现这种故障的基于碳的MIM结构。
具体地，在一个示例实施例中，形成其中底部电极被制造为半导体材料的相对薄的、退化掺杂的层的基于碳的MIM结构。在第二示例实施例中，形成其中底部电极被制造为导电硅化物的层的基于碳的MIM结构。在第三示例实施例中，形成其中底部电极具有减少的体积和/或在底部电极和碳材料之间的减少的界面面积的基于碳的MIM结构。又将讨论这些的每个。
退化掺杂的半导体底部电极
在图3A的示例实施例中，MIM结构13a包括在顶部电极33和底部电极24a之间夹着的碳层12。底部电极24a可以是半导体材料(例如，硅、锗、硅锗合金或其他类似的半导体材料)的薄的、退化掺杂的层。底部电极24a可以用硼、铝、镓、铟、铊、磷、砷、锑、或其他类似掺杂剂掺杂。
例如，底部电极24a可以具有在大约1020-1023cm-3之间、更通常在1018-1023cm-3之间的掺杂浓度的在大约50-100埃之间，更通常地在大约50-200埃之间的硼掺杂的硅。可以使用其他半导体材料、层厚度、掺杂剂、和/或掺杂浓度。可以通过PECVD、热化学汽相沉积、低压化学汽相沉积(″LPCVD″)、PVD、ALD、或其他类似的形成技术、使用包含硅的前导气体、诸如硅烷(″SiH4″)、乙硅烷(″Si2H6″)或其他类似的包含硅的气体来形成底部电极24a。
例如，表1描述了用于分别使用诸如SiH4和氯化硼(″BCL3″)和SiH4和磷化氢(″PH3″)的反应气体来形成两个p型和n型掺杂剂的退化掺杂的硅的示例LPCVD工艺条件。
表1：示例的LPVCD工艺参数
Figure BDA0000070590950000101
可以使用其他反应气体、流速、压强和/或温度。
通过另一例子，表2描述了用于分别使用诸如SiH4和乙硼烷(″B2W″)和SiH4和PH3的反应气体来形成两个p型和n型掺杂剂的退化掺杂的硅的示例PECVD工艺条件。
表2：示例的PEVCD工艺参数
Figure BDA0000070590950000102
可以使用其他反应气体、流速、压强和/或温度。虽然不想要被任何具体的理论束缚，但是相信通过使用退化掺杂的半导体材料的相对薄的层来形成底部电极24a，在碳层12中的热引起的压力将相对于使用传统的TiN底部电极的MIM结构而减少。例如，在其中通过PECVD工艺以550℃在1200埃的Si薄板膜上形成400埃的碳材料层的试验中，在大约300Mpa来测量碳元件中的热引起的压应力(compressive stress)，其比碳和可比的TiN膜之间的张应力低得多。另外，在碳和硅之间的界面粘合强度比碳和TiN之间的界面粘合强度大得多。另外，通过使用退化掺杂的半导体材料的相对薄层，相信底部电极24a将具有相对低的电阻率，且将不切换(已知轻度掺杂的多晶硅来切换)。
再次参考图3A，可以通过任何适当的工艺且以任何适当的厚度来形成碳层12。例如，在一个实施例中，碳层12是由PECVD形成的、且具有在大约100和大约600埃之间、更通常地在大约1和大约1000埃之间的厚度的石墨碳，诸如在′467申请中描述的。或者，可以通过化学汽相沉积(″CVD″)、高浓度等离子体(″HDP″)沉积、PVD或其他类似的方法来形成碳层12。如上所述，或者，碳层12可以包括石墨烯、石墨、碳纳米管材料、DLC、碳化硅、碳化硼、或其他类似的基于碳的材料中的一个或多个。可以使用其他碳材料、形成过程和厚度。
可以通过原子层沉积(″ALD″)、CVD、或其他类似的工艺技术来在碳层12之上形成顶部电极33。顶部电极33可以在大约50-200埃之间、更通常地在大约20-300埃之间的氮化钛、氮化钨、氮化钽、或其他类似的阻挡层材料。可以使用其他材料和/或厚度。
在本发明的一些实施例中，可以在阻挡层33之上沉积金属层35。例如，在大约800和大约1200埃之间，更通常地在大约500埃和大约1500埃之间的钨可以被沉积在阻挡层33。可以使用其他材料和厚度。可以使用任何适当的方法来形成金属层35。例如，可以使用CVD、PVD等。
在本发明的一些方法中，可以在柱11的侧壁周围形成共形介电衬里54。例如，介电侧壁衬里54可以包括氮化硼、氮化硅或其他类似的介电衬里材料。可以通过ALD、PECVD或其他类似的方法来形成介电侧壁衬里54。介电侧壁衬里54可以在随后的富氧电介质58的沉积期间保护碳层12的侧壁。
导电氮化物底部电极
根据本发明的替换实施例，可以使用导电硅化物底部电极来形成MIM结构。可以通过PVD、PECVD或其他类似的方法来形成这种硅化物材料。现在将描述这种技术的例子。
PVD硅化物形成
现在参考图3B，描述替换的示例存储器单元10b1。存储器单元10b1包括MIM结构13b1，其包括在顶部电极33和底部电极24b1之间夹着的碳层12。底部电极24b1可以是硅化物材料、诸如TiSi、TaSi、WSi、CuSi或其他类似的硅化物材料。例如，硼电极24b1可以在大约20-30埃之间、更通常地在大约10-50埃之间的TiSi。可以使用其他层厚度。
在本发明的示例实施例中，如上述关于硅化物层50的形成地，可以形成底部电极24b。例如，底部电极24b1可以被PVD在p+多晶区域14c上形成为Ti/TiN堆叠。为了防止沉积的Ti层的氧化，可以在相同PVD室中在Ti层上形成TiN层。然后可以进行RTA步骤以将Ti层与p+区域14c反应来形成TiSi底部电极24b1。可以以大约650℃和大约750℃之间、更通常地在大约600℃和大约800℃之间、优选地在大约750℃的温度、在大约10秒和大约60秒之间的持续时间、更通常地在大约10秒和大约90秒之间、优选地大约1分钟，进行RTA步骤。在RTA步骤之后，可以使用湿化学品来剥落TiN层。例如，可以使用湿化学品(例如在10∶2∶1比率的H2O∶H2O2∶NH4OH，在大约40-60℃之间的温度)来剥落任何残留的TiN。
在现场硅化物形成中
现在参考图3C，描述另一替换的示例存储器单元10b2。存储器单元10b2包括MIM结构13b2，其包括在顶部电极33和底部电极24b2之间夹着的碳层12。底部电极24b2可以是硅化物材料、诸如TiSi、TaSi、WSi、CuSi或其他类似的硅化物材料。例如，硼电极24b2可以在大约20-30埃之间、更通常地在大约10-50埃之间的TiSi。可以使用其他层厚度。在该示例实施例中，存储器单元10b2不包括操纵元件。如上所述，这种存储器单元可以与远程位置的操纵元件、诸如薄膜晶体管、二极管或其他类似的操纵元件一起使用。本领域技术人员将理解，或者，存储器单元10b2可以包括操纵元件，组如二极管14。
可以通过在相同处理室中形成底部电极24b2和碳层12(在此称为″现场形成″)。例如，底部电极24b2可以在用于形成碳层12的PECVD中形成。首先，可以通过PVD在第一导体20上形成金属层24b2(例如，Ti、Ta、W、Cu或其他类似的金属)。例如，硼电极24b2可以在大约20-30埃之间、更通常地在大约10-50埃之间的Ti。可以使用其他层材料和厚度。接下来，可以在将用于形成碳层12的PECVD工艺室中放置该衬底。可以在等离子体中点燃诸如NH3、H2或其他类似的气体的减少气体，来从金属层24b2的表面移除任何金属氧化物。表3图示示例的NH3和H2处置工艺参数。
表3：示例的PECVD氧化物剥落工艺参数
Figure BDA0000070590950000131
接下来，可以通过金属层与诸如SiH4、Si2H6或其他类似的包含硅化物前导气体的包含硅化物前导气体热反应，来在金属层24b2上形成硅化物层。例如，表4描述了使用硅烷(通常称为″硅烷浸泡″)来现场形成TiSi底部电极24b2的示例工艺条件：
表4：示例的硅烷浸泡工艺参数
  工艺参数   示例范围   优选范围
  SiH4流速(sccm)   200-500   450-500
  N2载体流速(sccm)   1000-10000   4500-5500
  室压强(Torr)   3-8   4.5-5.5
  工艺温度(℃)   350-550   500-550
  工艺时间(秒)   10-120   20-30
  间隔(mils)   200-800   400-500
根据本发明的实施例，相对高的N2流速可以用于均一地将硅烷分布跨越衬底。另外，可以通过增加硅烷温度、时间和/或硅烷浓度来明显地促进将硅烷浸泡到Ti层中。另外，本领域技术人员将理解，可以进行硅烷浸泡的多个周期来形成MSix，其中，M是金属层(例如，Ti)，且x＝1-6。最后，本领域技术人员将理解，在其他类型的处理室、诸如ALD、热CVD、LPCVD和其他类似的处理室的用于形成碳层12的处理室中现场形成硅化物底部电极24b2。
减少体积/接触面积的底部电极
现在参考图3D，描述另一替换的示例存储器单元10c。存储器单元10c包括MIM结构13c，其包括在顶部电极33和底部电极24c之间夹着的碳层12。可以使用传统底部电极材料来形成底部电极24c，但其可以被形成为具有减少的体积和/或在底部电极和碳层12之间的减少的界面面积。例如，底部电极24c可以在大约25-50埃之间，更通常在大约25-100埃之间的TiN、TaN、WN、Mo或其他类似的阻挡层材料。可以使用其他厚度和材料。
因此，鉴于传统形成的底部电极层可以在大约50-100埃的氮化钛之间，底部电极24c具有大约该量的一半的厚度。在这点上，相比于传统形成的底部电极，减少底部电极24c的厚度和体积。研究已经示出了覆盖膜界面压力用膜厚度计量。因此，虽然不想要被任何具体的理论束缚，但是相信减少底部电极24c的厚度和体积可以减少在碳层12中的热膨胀系数不匹配引起的界面压力。
另外，或替换地，底部电极24c的直径可以被使得少于碳层12的直径，来减少在碳层12和底部电极24c之间的界面面积。例如，可以通过蚀刻、收缩、或其他类似的方法来减少底部电极24c的直径。虽然不想要被任何具体的理论束缚，相信减少在碳层12和底部电极24c之间的界面可以减少在碳层12中的热膨胀系数不匹配引起的界面压力。
虽然图3A、3B和3D中所示的示例实施例示出在二极管14之上的碳层12，本领域技术人员理解，或者，碳层12可以位于二极管14之下。另外，虽然示例存储器单元10a、10b1和10c包括分别耦合于二极管14的MIM结构13a、13b1和13c，但是本领域技术人员将理解，或者，根据本发明的存储器单元10可以包括分别在第一和第二导体20和22之间耦合的MIM结构，用于与远程制造的操纵元件一起使用。
存储器单元的示例制造工艺
现在参考图4A-4G，描述根据本发明的形成示例存储器级的示例方法。具体地，图4A-4G图示形成包括存储器单元10的示例存储器级的示例方法，诸如在图3A-3D中示出的。如以下将描述的，第一存储器级包括多个存储器单元，其包括操纵元件和与操纵元件耦合的基于碳的可逆电阻切换元件。附加的存储器级可以被制造在第一存储器级之上(参考图2C-2D先前描述的)。
参考图4A，示出衬底100为已经经历若干工艺步骤。衬底100可以是诸如硅、锗、硅锗、未掺杂的、掺杂的、大量的(bulk)、绝缘体上的硅(″SOI″)或具有或不具有附加的电路的其他衬底的任何适当的衬底。例如，衬底100可以包括一个或多个n阱或p阱区域(未示出)。
隔离层102被形成在衬底100之上。在一些实施例中，隔离层102可以是二氧化硅、氮化硅、氧氮化硅的层、或任何其他的适当的隔离层。
在形成隔离层102之后，(例如，通过物理汽相沉积或其他方法)在隔离层102之上形成粘合层104。例如，粘合层104可以是大约20和大约500埃，且优选地大约100埃的氮化钛或诸如氮化钽、氮化钨的另一适当的粘合层、一个或多个粘合层中的一个或多个的组合、等等。可以使用其他粘合层材料和/或厚度。在一些实施例中，粘合层104可以是可选的。
在形成粘合层104之后，导电层106被沉积在粘合层104之上。导电层106可以包括任何适当的导电材料，诸如钨或另一适当的金属，通过任何适当的方法(例如，CVD、PVD等)来沉积的重度掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等。在至少一个实施例中，导电层106可以包括大约200和大约2500埃的钨。可以使用其他导电层材料和/或厚度。
在形成导电层106之后，粘合层104和导电层106可以被构图(pattern)且蚀刻。例如，粘合层104和导电层106可以使用用软或硬掩模的传统光刻技术和湿或干蚀刻工艺被构图且蚀刻。在至少一个实施例中，粘合层104和导电层106被构图和蚀刻以形成基本平行、基本共面的第一导体20。第一导体的示例宽度和/或在第一导体20之间的间隔的范围从大约200和大约2500埃之间，虽然可以使用其他导体宽度和/或间隔。
在已经形成第一导体20之后，在衬底100之上形成介电层58a以填充在第一导体20之间的空隙。例如，可以在衬底100上沉积大约3000-7000埃的二氧化硅，且使用化学机械抛光或回蚀工艺来平坦化以形成平面110。平面110包括由介电材料(如所示)分离的第一导体20的暴露的顶部表面。可以使用其他介电材料、诸如氮化硅、氮氧化硅、低K电介质等和/或其他介电层厚度。示例的低K电介质包括碳掺杂的氧化物、硅碳层等。
在本发明的其他实施例中，可以使用镶嵌(damascene)工艺来形成第一导体20，其中形成、构图和蚀刻介电层58a以创建第一导体20的开口或空隙。然后，可以用粘合层104和导电层106(如果需要的话，和/或导电晶籽、导电填充和/或阻挡层)来填充这些开口或空隙。然后可以平坦化粘合层104和导电层106以形成平面110。在这种实施例中，粘合层104将使得每个开口或空隙的底部和侧壁在一条线上。
在平坦化之后，形成每个存储器单元的二极管结构。参考图4B，在衬底100的平坦的顶部表面110之上形成阻挡层28。阻挡层28可以大约20和大约500埃，且优选地大约100埃的氮化钛或诸如氮化钽、氮化钨的另一适当的阻挡层、一个或多个阻挡层的组合、与其他层结合的阻挡层、诸如钛/氮化钛、钽/氮化钽或钨/氮化钨堆叠等。可以使用其他阻挡层材料和/或厚度。
在沉积阻挡层28之后，用于形成每个存储器单元的二极管(例如，在图1和3中的二极管14)的半导体材料的沉积开始。每个二极管可以是如先前描述的垂直p-n或p-i-n二极管。在一些实施例中，每个二极管从诸如多晶硅、多晶硅锗合金、多晶锗(poly germanium)或任何其他适当的材料的多晶半导体材料中形成。为了方便，在此描述多晶硅、向下指向的二极管的形成。将理解，可以使用其他材料和/或二极管配置。
参考图4B，在形成阻挡层28之后，在阻挡层28上沉积重度掺杂的n+硅层14a。在一些实施例中，n+硅层14a由于被沉积而处于非晶状态。在其他实施例中，n+硅层14a由于被沉积而处于多晶状态。可以使用CVD或另一适当的工艺来沉积n+硅层14a。在至少一个实施例中，可以从具有大约1021cm-3的掺杂浓度的大约100和大约1000埃、优选地大约100埃的磷或砷掺杂的硅中形成例如n+硅层14a。可以使用其他层厚度、掺杂类型、和/或掺杂浓度。例如，可以通过在沉积期间流过施主气体(donor gas)来现场掺杂n+硅层14a。可以使用其他掺杂方法(例如植入)。
在沉积n+硅层14a之后，可以在n+硅层14a之上形成轻度掺杂的、本征和/或无意掺杂的硅层14b。在一些实施例中，本征硅层14b可以由于被沉积而处于非晶状态。在一些实施例中，本征硅层14b可以由于被沉积而处于多晶状态。可以使用CVD或另一适当的沉积工艺来沉积本征硅层14b。在至少一个实施例中，本征硅层14b可以是在厚度上大约500和大约4800埃、优选地大约2500埃。可以使用其他本征层厚度。
可以在沉积本征硅层14b之前在n+硅层14a上形成薄(例如，大约几百埃或更少)锗和/或硅锗合金层(未示出)，来防止和/或减少从n+硅层14a向本征硅层14b中的杂质移植(在先前并入的’331申请中描述)。
重度掺杂的、p型硅可以被离子植入来沉积且掺杂，或可以在沉积期间现场掺杂来形成p+硅层14c。例如，可以使用薄层(blanket)p+植入来在本征硅层14b内的预定深度植入硼。示例的可植入分子离子包括BF2、BF3、B等。在一些实施例中，可以使用大约1-5x1015个离子/cm2。可以使用其他植入核素和/或剂量。另外，在一些实施例中，可以使用扩散工艺。在至少一个实施例中，得到的p+硅层14c具有大约100-700埃的厚度，虽然可以使用其他p+硅层尺寸。
在形成p+硅层14c之后，在p+硅层14c之上沉积硅化物形成的金属层52。示例的硅化物形成金属包括喷溅或其他沉积的Ti或钴。在一些实施例中，硅化物形成的金属层52具有大约10和大约200埃、优选地大约20和大约50埃且更优选地大约20埃的厚度。可以使用其他硅化物形成的金属材料和/或厚度。可以在硅化物形成的金属层52的顶部处形成氮化物层(未示出)。
在形成硅化物形成金属层52之后，可以进行RTA步骤来形成硅化物层50，消耗所有或部分的硅化物形成的金属层52。可以以大约650℃和大约750℃之间、更普遍地在大约600℃和大约800℃之间、优选地在大约750℃的温度、持续在大约10秒和大约60秒的持续时间、更普遍地在大约10秒和大约90秒、优选地大约60秒进行RTA步骤。在RTA步骤之后，可以使用如上所述且本领域已知的的湿化学法来从硅化物形成的金属层52剥落任何残留的氮化物层。
在RTA步骤和氮化物剥落步骤之后，沉积底部电极24。如以上结合图3A所述，底部电极24可以是半导体材料(例如，硅、锗、硅锗合金或其他类似的半导体材料)的薄的、退化掺杂的层。例如，底部电极24可以具有在大约1020-1023cm-3之间、更通常在1018-1023cm-3之间的掺杂浓度的在大约50-100埃之间，更通常地在大约50-200埃之间的硼掺杂的硅。例如，底部电极24可以是由LPCVD使用上述在表1中的工艺参数或由PECVD使用上述表2中的工艺参数来退化地掺杂的硅
或者，底部电极24可以是结合图3B和3C上述形成的硅化物层。例如，底部电极24可以使用诸如表3和4上述的工艺通过现场形成形成的在大约20-30埃之间、更普遍地在大约10-50埃的TiSi。
或者，如结合3D上述的，可以使用传统底部电极材料来形成底部电极24，但其可以被形成为具有减少的体积和/或在底部电极和碳层12之间的减少的界面面积。例如，底部电极24可以在大约25-50埃之间，更通常在大约25-100埃之间的TiN、TaN、WN、Mo或其他类似的阻挡层材料。
接下来，在阻挡层24之上沉积碳层12。可以通过例如PECVD方法来形成碳层12。可以使用其他方法，包括但不限于从目标的喷溅沉积、PVD、CVD、电弧放电技术和激光烧蚀(laser ablation)。可以使用其他方法来形成碳层12，诸如例如镶嵌集成方法。碳层12可以包括石墨碳。在替换的实施例中，可以使用其他基于碳的材料，诸如石墨烯、石墨、碳纳米管材料、DLC、碳化硅、碳化硼、或其他类似的基于碳的材料。形成具有在大约100和大约600埃之间、且更普遍地在大约1和大约1000埃之间的厚度的碳层12。可以使用其他厚度。
接下来，在碳层12之上形成阻挡层33。阻挡层33可以是TiN、TaN、WN、Mo、或其他适当的阻挡层，一个或多个阻挡层的组合、与诸如Ti/TiN、Ta/TaN、W/WN堆叠的其他层结合的阻挡层、等。可以使用其他阻挡层材料。可以由ALD形成阻挡层33，诸如在美国专利申请序列号12/536,457、在2009年8月5日提交的且题为″Memory Cell That Includes A Carbon-Based MemoryElement And Methods Of Forming The Same，″(″′457申请″)(律师案号SD-MXA-335)中描述的，其所有为了所有目的被引用附于此。在其他实施例中，可以使用CVD技术、或其他类似的沉积技术来形成阻挡层33。
接下来，可以在阻挡层33之上沉积金属层35。例如，在大约800和大约1200埃之间，更通常地在大约500埃和大约1500埃之间的钨可以被沉积在阻挡层33。可以使用其他材料和厚度。可以使用任何适当的方法来形成金属层35。例如，可以使用CVD、PVD等。如以下详细描述的，可以使用金属层35作为硬掩模层，且还可以在随后的化学机械平坦化(″CMP″)步骤期间被用作阻隔(stop)。硬掩模是被蚀刻的层，其用作对底层的蚀刻构图。
如图4C所示，金属层35被构图且蚀刻以形成构图的金属硬掩模区域35。构图的金属硬掩模区域35可以具有与以下的导体20大约相同的间隔和大约相同的宽度，以便在导体20的顶部上形成蚀刻构图的金属硬掩模区域35。可以忍受一些未对准。本领域技术人员将理解构图的金属硬掩模区域35可以具有比导体20更小的宽度。
例如，可以在金属层35上沉积光阻(″PR″)，使用标准光刻技术来构图，且然后可以移除光阻。或者，可以在金属层33的顶部上形成一些其他材料、例如二氧化硅的硬掩模，在金属层33的顶部上有抗反射涂层(″BARC″)，然后被构图和蚀刻。类似地，可以使用介电抗反射涂层(″DARC″)作为硬掩模。
如图4D所示，使用金属硬掩模区域35来构图且蚀刻阻挡层33、碳层12、底部电极24、硅化物形成的金属层52、二极管层14a-14c和阻挡层28来形成柱132。柱132可以具有与以下导体20大约相同的间隔和大约相同的宽度，以便在导体20的顶部上形成每个柱132。可以忍受一些未对准。本领域技术人员将理解柱132可以具有比导体20更小的宽度。
可以使用任何适当的蚀刻化学物、和任何适当的蚀刻参数、流速、室压强、功率电平、工艺温度和/或蚀刻速度。在一些实施例中，可以使用单个蚀刻步骤来对阻挡层33、碳元件12、底部电极24、硅化物形成的金属层52、二极管层14a-14c和阻挡层28构图。在其他实施例中，可以使用分离的蚀刻步骤。蚀刻继续往下到介电层58a。
在一些示例实施例中，可以使用被选择用于最小化或避免对碳材料的损害的化学物来蚀刻存储器单元层。例如，可以使用O2、CO、N2、or H2、或其他类似的化学物。在其中在存储器单元中使用CNT材料的实施例中，可以使用氧气(″O2″)、三氯化硼(″BCl3″)和/或氯气(″Cl2″)。可以使用任何适当的蚀刻参数、流速、室压强、功率电平、工艺温度和/或蚀刻速度。例如，在美国专利申请号12/415,964、″Electronic Devices Including Carbon-Based FilmsHaving Sidewall Liners、and Methods of Forming Such Devices，″在2009年3月31日提交的(律师案号SD-MXA-315)中描述了用于蚀刻碳材料的示例方法，其全部为了所有目的被引用附于此。
在已经蚀刻了存储器单元层之后，可以清洗柱132。在一些实施例中，进行稀释的氢氟酸/硫酸清洗。可以在任何适当的清洗工具、诸如可从Montana的Semitool of Kalispell中获得的Raider工具进行蚀刻后的清洗。示例蚀刻后清洗可以包括使用超-稀释硫酸(例如大约1.5-1.8wt％)持续大约60秒和超-稀释氢氟(″HF″)酸(例如，大约0.4-0.6wt％)持续60秒。可以使用或可以不使用Megasonics。或者，可以使用H2SO4。
根据本发明，且如图4D所示，在柱132之上和周围沉积共面介电衬里54。可以用富氧沉积化学物(例如，不用高氧等离子体成分)来形成介电衬里54，以在随后的沉积富氧间隙填充电介质58b(例如SiO2)(图4D未示出)期间保护碳层12的侧壁。
在本发明的示例实施例中，可以从BN形成介电衬里54。或者，介电侧壁衬里54可以从其他材料中形成，诸如SiN、SixCyNz和SixOyNz(具有低的O含量)，其中，x、y和z是得到稳定复合物的非零数。可以通过ALD、PECVD或其他类似的工艺、诸如′457申请中描述的，来形成介电衬里54。在本发明的一些实施例中，由ALD形成介电层54，且其具有大约100埃和大约250埃之间、且更普遍地在大约100埃和大约300埃之间的厚度。可以使用其他厚度。
参考图4E，使用各向异性的蚀刻来移除介电衬里54的横向部分，仅在柱132的侧上留下介电衬里54的侧壁部分。例如，可以使用喷溅蚀刻或其他适当的工艺来各向异性地蚀刻衬里54。侧壁介电衬里54可以保护碳元件12的碳材料在沉积介电层58b(图4E中未示出)期间不受损害，如以下所述。
接下来，在柱132之上沉积介电层58b来填充柱132之间的间隙。例如，大约2000-7000埃的二氧化硅可以被沉积且使用CMP或回蚀工艺来平坦化以移除过度的介电层材料58b来形成平坦的表面136，得到图4F中图示的结构。在平坦化工艺期间，可以使用阻挡层33作为CMP阻隔。平面136包括由介电材料58b(如所示)分离的柱132的暴露的顶部表面。可以使用其他介电材料用于介电层58b、诸如氮化硅、氮氧化硅、低K电介质等和/或其他介电层厚度。示例的低K电介质包括碳掺杂的氧化物、硅碳层等。
参考图4G，可以以与第一导体20的形成类似地在柱132之上形成第二导体22。例如，在一些实施例中，可以在沉积用于形成第二导体32的导电层140之前在柱132之上沉积一个或多个阻挡层和/或粘合层26。
导电层140可以从任何适当的导电材料，诸如钨、另一适当的金属，重度掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物、或通过PVD或任何其他适当的方法(例如，CVD等)来沉积的类似材料中形成。可以使用其他导电层材料。阻挡层和/或粘合层26可以包括氮化钛或另一是的那个的层、诸如氮化钽、氮化钨、一个或多个层的组合、或任何其他适当的材料。沉积的导电层140和阻挡层和/或粘合层26可以被构图且蚀刻以形成第二导体22。在至少一个实施例中，第二导体22是在与第一导体20不同的方向上延伸的基本平行、基本共面的导体。
在本发明的其他实施例中，可以使用镶嵌(damascene)工艺来形成第二导体22，其中形成、构图和蚀刻介电层以创建导体22的开口或空隙。可以用粘合层26和导电层140(如果需要的话，和/或导电晶籽、导电填充和/或阻挡层)来填充这些开口或空隙。然后，可以平坦化粘合层26和导电层140来形成共面。
在形成第二导体22之后，可以对得到的结构进行退火以结晶化二极管14的沉积的半导体材料(和/或通过硅化物形成的金属层52与p+区域14c的反应而形成硅化物区域)。硅化钛和硅化钴的晶格间隔与硅的晶格间隔接近，且其看起来硅化物层50可以在沉积的硅结晶时用作相邻沉积的硅的″结晶模板″或″晶种″(例如，硅化物层50在退火期间以大约600-800℃的温度增强硅二极管14的结晶结构)。从而提供较低电阻二极管材料。对于硅-锗合金和/或锗二极管可以实现类似结果。
因此在至少一个实施例中，可以在氮气中以大约600到800℃、且更优选地大约650到750℃的温度持续大约10秒到大约2分钟进行结晶化退火。可以使用其他退火时间、温度和/或环境。
本领域技术人员将理解，可以以其他类似的技术进行根据本发明的替换存储器单元。例如，可以形成包括在二极管14以下的可逆电阻切换元件12的存储器单元。另外，可以与远程放置的操纵元件、诸如薄膜晶体管、二极管、或其他类似的操纵元件一起使用根据本发明的存储器单元。另外，虽然图4A-4G图示了根据本发明的形成存储器级的示例″直接集成″方法，但是本领域技术人员将理解替换地可以使用镶嵌集成方法。
前述描述仅公开了本发明的示例实施例。本领域技术人员将容易知道以上公开的装置和方法的修改落入本发明的范围。虽然已经主要针对石墨碳主要描述了本发明，但是可以类似地使用其他基于碳的材料。
因此，虽然已经根据示例实施例描述了本发明，但是应该理解其他实施例可以落入本发明的精神和范围内，如以下权利要求所定义的。

Claims (95)

1.一种形成可逆电阻-切换金属-绝缘体-金属(″MIM″)堆栈的方法，该方法包括：
形成包括退化掺杂的半导体材料的第一导电层；以及
在所述第一导电层之上形成基于碳的可逆电阻-切换材料。
2.根据权利要求1的方法，其中，所述第一导电层包括硅、锗和硅锗合金中的一个或多个。
3.根据权利要求1的方法，其中，所述第一导电层包括硼、铝、镓、铟、铊、磷、砷、锑中的一个或多个。
4.根据权利要求1的方法，其中，所述第一导电层具有在大约1018/cm3和大约1023/cm3之间的掺杂浓度。
5.根据权利要求1的方法，其中，所述第一导电层具有在大约1020/cm3和大约1023/cm3之间的掺杂浓度。
6.根据权利要求1的方法，其中，所述第一导电层由等离子体增强化学汽相沉积(″PECVD″)、热化学汽相沉积、低压化学汽相沉积(″LPCVD″)、物理汽相沉积和原子层沉积来形成。
7.根据权利要求1的方法，其中，形成第一导电层包括使用硅烷、乙硅烷、氯化硼、乙硼烷、磷化氢和氦气中的一个或多个来使用PECVD工艺。
8.根据权利要求7的方法，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用硅烷。
9.根据权利要求7的方法，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用乙硼烷。
10.根据权利要求7的方法，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用磷化氢。
11.根据权利要求7的方法，其中，以大约450℃和大约600℃之间的温度来进行PECVD工艺。
12.根据权利要求7的方法，其中，以大约3托和大约8托之间的压强来进行PECVD工艺。
13.根据权利要求1的方法，其中，形成第一导电层包括使用硅烷、乙硅烷、氯化硼、乙硼烷、磷化氢和氦气中的一个或多个来使用LPCVD工艺。
14.根据权利要求13的方法，其中，所述LPCVD工艺以每分钟大约125标准立方厘米和每分钟大约375标准立方厘米之间的流速使用硅烷。
15.根据权利要求13的方法，其中，所述LPCVD工艺以每分钟大约20标准立方厘米和每分钟大约80标准立方厘米之间的流速使用氯化硼。
16.根据权利要求13的方法，其中，所述LPCVD工艺以每分钟大约20标准立方厘米和每分钟大约80标准立方厘米之间的流速使用磷化氢。
17.根据权利要求13的方法，其中，以大约450℃和大约650℃之间的温度来进行LPCVD工艺。
18.根据权利要求13的方法，其中，以大约200毫托和大约1000毫托之间的压强来进行LPCVD工艺。
19.根据权利要求1的方法，其中，所述第一导电层包括在大约50埃和大约200埃之间的厚度。
20.根据权利要求1的方法，其中，基于碳的可逆电阻切换材料包括包含纳米结晶石墨烯的非晶碳、石墨烯、石墨、碳纳米管、非晶类似金刚石的碳、碳化硅和碳化硼中的一个或多个。
21.一种形成可逆电阻-切换金属-绝缘体-金属(″MIM″)堆栈的方法，该方法包括：
形成包括硅化物的第一导电层；以及
在所述第一导电层之上形成基于碳的可逆电阻-切换材料；
其中，在相同处理室中形成所述第一导电层和基于碳的可逆电阻切换材料。
22.根据权利要求21的方法，其中，所述处理室包括等离子体增强化学汽相沉积室、原子层沉积室、热化学汽相沉积室和低压化学汽相沉积室中的任一。
23.根据权利要求21的方法，其中，形成所述第一导电层包括：
形成金属层；以及
用包含硅的气体与金属层进行热反应，以形成金属硅化物。
24.根据权利要求23的方法，其中，所述金属层包括钛、钽、钨和铜。
25.根据权利要求23的方法，其中，所述金属包括大约10埃和大约50埃之间的厚度。
26.根据权利要求23的方法，其中，所述包含硅的气体包括硅烷和乙硅烷中的一个或更多。
27.根据权利要求23的方法，其中，所述热反应步骤包括以每分钟大约200标准立方厘米和每分钟大约500标准立方厘米之间的流速使用包含硅的气体。
28.根据权利要求23的方法，其中，所述热反应步骤包括以每分钟大约1000标准立方厘米和每分钟大约10000标准立方厘米之间的流速使用氮气。
29.根据权利要求23的方法，其中，以大约350℃和大约550℃之间的温度来进行所述热反应步骤。
30.根据权利要求23的方法，其中，以大约3托和大约8托之间的压强来进行热反应步骤。
31.根据权利要求23的方法，其中，以大约10秒和大约120秒之间进行热反应步骤。
32.根据权利要求21的方法，其中，基于碳的可逆电阻切换材料包括包含纳米结晶石墨烯的非晶硅、石墨烯、石墨、碳纳米管、非晶类似金刚石的碳、碳化硅和碳化硼中的一个或多个。
33.一种形成存储器单元的方法，所述方法包括：
形成包括退化掺杂的半导体材料的第一导电层；
在所述第一导电层之上形成基于碳的可逆电阻-切换材料；以及
在基于碳的可逆电阻-切换材料之上形成第二导电层。
34.根据权利要求33的方法，其中，所述第一导电层包括硅、锗和硅锗合金中的一个或多个。
35.根据权利要求33的方法，其中，所述第一导电层包括硼、铝、镓、铟、铊、磷、砷、锑中的一个或多个。
36.根据权利要求33的方法，其中，所述第一导电层具有在大约1018/cm3和大约1023/cm3之间的掺杂浓度。
37.根据权利要求33的方法，其中，所述第一导电层具有在大约1020/cm3和大约1023/cm3之间的掺杂浓度。
38.根据权利要求33的方法，其中，所述第一导电层由等离子体增强化学汽相沉积(″PECVD″)、热化学汽相沉积、低压化学汽相沉积(″LPCVD″)、物理汽相沉积和原子层沉积来形成。
39.根据权利要求33的方法，其中，形成第一导电层包括使用硅烷、乙硅烷、氯化硼、乙硼烷、磷化氢和氦气体中的一个或多个来使用PECVD工艺。
40.根据权利要求39的方法，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用硅烷。
41.根据权利要求39的方法，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用乙硼烷。
42.根据权利要求39的方法，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用磷化氢。
43.根据权利要求39的方法，其中，以大约450℃和大约600℃之间的温度来进行PECVD工艺。
44.根据权利要求39的方法，其中，以大约3托和大约8托之间的压强来进行PECVD工艺。
45.根据权利要求33的方法，其中，形成第一导电层包括使用硅烷、乙硅烷、氯化硼、乙硼烷、磷化氢和氦气中的一个或多个来使用LPCVD工艺。
46.根据权利要求45的方法，其中，所述LPCVD工艺以每分钟大约125标准立方厘米和每分钟大约375标准立方厘米之间的流速使用硅烷。
47.根据权利要求45的方法，其中，所述LPCVD工艺以每分钟大约20标准立方厘米和每分钟大约80标准立方厘米之间的流速使用氯化硼。
48.根据权利要求45的方法，其中，所述LPCVD工艺以每分钟大约20标准立方厘米和每分钟大约80标准立方厘米之间的流速使用磷化氢。
49.根据权利要求45的方法，其中，以大约450℃和大约650℃之间的温度来进行LPCVD工艺。
50.根据权利要求45的方法，其中，以大约200毫托和大约1000毫托之间的压强来进行LPCVD工艺。
51.根据权利要求33的方法，其中，所述第一导电层包括在大约50埃和大约200埃之间的厚度。
52.根据权利要求33的方法，其中，基于碳的可逆电阻切换材料包括包含纳米结晶石墨烯的非晶碳、石墨烯、石墨、碳纳米管、非晶类似金刚石的碳、碳化硅和碳化硼中的一个或多个。
53.根据权利要求33所述的方法，还包括形成耦合于基于碳的可逆电阻切换材料的操纵元件。
54.根据权利要求53的方法，其中，所述操纵源极包括p-n或p-i-n二极管。
55.根据权利要求53的方法，其中，所述操纵元件包括多晶二极管。
56.一种根据权利要求33的方法形成的存储器单元。
57.一种形成存储器单元的方法，所述方法包括：
形成包括硅化物的第一导电层；
在所述第一导电层之上形成基于碳的可逆电阻-切换材料，其中，在相同处理室中形成所述第一导电层和基于碳的可逆电阻切换材料；以及
在基于碳的可逆电阻-切换材料之上形成第二导电层。
58.根据权利要求57的方法，其中，所述处理室包括等离子体增强化学汽相沉积室、原子层沉积室、热化学汽相沉积室和低压化学汽相沉积室中的任一。
59.根据权利要求57的方法，其中，形成所述第一导电层包括：
形成金属层；以及
用包含硅的气体与金属层进行热反应，以形成金属硅化物。
60.根据权利要求59的方法，其中，所述金属层包括钛、钽、钨和铜。
61.根据权利要求59的方法，其中，所述金属包括大约10埃和大约50埃之间的厚度。
62.根据权利要求59的方法，其中，所述包含硅的气体包括硅烷和乙硅烷中的一个或更多。
63.根据权利要求59的方法，其中，所述热反应步骤包括以每分钟大约200标准立方厘米和每分钟大约500标准立方厘米之间的流速使用包含硅的气体。
64.根据权利要求59的方法，其中，所述热反应步骤包括以每分钟大约1000标准立方厘米和每分钟大约10000标准立方厘米之间的流速使用氮气。
65.根据权利要求59的方法，其中，以大约350℃和大约550℃之间的温度来进行所述热反应步骤。
66.根据权利要求59的方法，其中，以大约3托和大约8托之间的压强来进行热反应步骤。
67.根据权利要求59的方法，其中，以大约10秒和大约120秒之间进行热反应步骤。
68.根据权利要求57的方法，其中，基于碳的可逆电阻切换材料包括包含纳米结晶石墨烯的非晶碳、石墨烯、石墨、碳纳米管、非晶类似金刚石的碳、碳化硅和碳化硼中的一个或多个。
69.根据权利要求57所述的方法，还包括形成耦合于基于碳的可逆电阻切换材料的操纵元件。
70.根据权利要求69的方法，其中，所述操纵源极包括p-n或p-i-n二极管。
71.根据权利要求69的方法，其中，所述操纵元件包括多晶二极管。
72.一种根据权利要求57的方法形成的存储器单元。
73.一种存储器单元，包括：
包括退化掺杂的半导体材料的第一导电层；
在所述第一导电层之上的基于碳的可逆电阻-切换材料；以及
在基于碳的可逆电阻-切换材料之上的第二导电层。
74.根据权利要求73的存储器单元，其中，所述第一导电层包括硅、锗和硅锗合金中的一个或多个。
75.根据权利要求73的存储器单元，其中，所述第一导电层包括硼、铝、镓、铟、铊、磷、砷、锑中的一个或多个。
76.根据权利要求73的存储器单元，其中，所述第一导电层具有在大约1018/cm3和大约1023/cm3之间的掺杂浓度。
77.根据权利要求73的存储器单元，其中，所述第一导电层具有在大约1020/cm3和大约1023/cm3之间的掺杂浓度。
78.根据权利要求73的存储器单元，其中，所述第一导电层由等离子体增强化学汽相沉积(″PECVD″)、热化学汽相沉积、低压化学汽相沉积(″LPCVD″)、物理汽相沉积和原子层沉积来形成。
79.根据权利要求73的存储器单元，其中，使用硅烷、乙硅烷、氯化硼、乙硼烷、磷化氢和氦气体中的一个或多个来使用PECVD工艺来形成第一导电层。
80.根据权利要求79的存储器单元，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用硅烷。
81.根据权利要求79的存储器单元，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用乙硼烷。
82.根据权利要求79的存储器单元，其中，所述PECVD工艺以每分钟大约10标准立方厘米和每分钟大约200标准立方厘米之间的流速使用磷化氢。
83.根据权利要求79的存储器单元，其中，以大约450℃和大约600℃之间的温度来进行PECVD工艺。
84.根据权利要求79的存储器单元，其中，以大约3托和大约8托之间的压强来进行PECVD工艺。
85.根据权利要求73的存储器单元，其中，使用硅烷、乙硅烷、氯化硼、乙硼烷、磷化氢和氦气体中的一个或多个来使用LPCVD工艺来形成第一导电层。
86.根据权利要求85的存储器单元，其中，所述LPCVD工艺以每分钟大约125标准立方厘米和每分钟大约375标准立方厘米之间的流速使用硅烷。
87.根据权利要求85的存储器单元，其中，所述LPCVD工艺以每分钟大约20标准立方厘米和每分钟大约80标准立方厘米之间的流速使用氯化硼。
88.根据权利要求85的存储器单元，其中，所述LPCVD工艺以每分钟大约20标准立方厘米和每分钟大约80标准立方厘米之间的流速使用磷化氢。
89.根据权利要求85的存储器单元，其中，以大约450℃和大约650℃之间的温度来进行LPCVD工艺。
90.根据权利要求85的存储器单元，其中，以大约200毫托和大约1000毫托之间的压强来进行LPCVD工艺。
91.根据权利要求73的存储器单元，其中，所述第一导电层包括在大约50埃和大约200埃之间的厚度。
92.根据权利要求73的存储器单元，其中，基于碳的可逆电阻切换材料包括包含纳米结晶石墨烯的非晶硅、石墨烯、石墨、碳纳米管、非晶类似金刚石的碳、碳化硅和碳化硼中的一个或多个。
93.根据权利要求73所述的存储器单元，还包括形成耦合于基于碳的可逆电阻切换材料的操纵元件。
94.根据权利要求93的存储器单元，其中，所述操纵源极包括p-n或p-i-n二极管。
95.根据权利要求93的存储器单元，其中，所述操纵元件包括多晶二极管。
CN2009801522097A 2008-10-23 2009-10-22 展示减少的分层的基于碳的存储器元件和形成其的方法 Pending CN102265400A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10801708P 2008-10-23 2008-10-23
US61/108,017 2008-10-23
PCT/US2009/061687 WO2010048408A2 (en) 2008-10-23 2009-10-22 Carbon-based memory elements exhibiting reduced delamination and methods of forming the same

Publications (1)

Publication Number Publication Date
CN102265400A true CN102265400A (zh) 2011-11-30

Family

ID=41611089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801522097A Pending CN102265400A (zh) 2008-10-23 2009-10-22 展示减少的分层的基于碳的存储器元件和形成其的方法

Country Status (7)

Country Link
US (1) US20100102291A1 (zh)
EP (1) EP2340562A2 (zh)
JP (1) JP2012507150A (zh)
KR (1) KR20110080166A (zh)
CN (1) CN102265400A (zh)
TW (1) TW201027744A (zh)
WO (1) WO2010048408A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579281A (zh) * 2012-08-09 2014-02-12 旺宏电子股份有限公司 一种存储装置及其制造方法
CN110875426A (zh) * 2018-08-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法
CN111286724A (zh) * 2020-02-03 2020-06-16 深圳市拉普拉斯能源技术有限公司 一种基于lpcvd技术的本征硅水平镀膜工艺方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212006A (ja) * 2006-02-07 2007-08-23 Nissan Motor Co Ltd 触媒燃焼器の燃焼状態検知装置
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US20100032639A1 (en) * 2008-08-07 2010-02-11 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
KR20100052080A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8183121B2 (en) * 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance
US7978498B2 (en) * 2009-04-03 2011-07-12 Sandisk 3D, Llc Programming non-volatile storage element using current from other element
US8139391B2 (en) * 2009-04-03 2012-03-20 Sandisk 3D Llc Multi-bit resistance-switching memory cell
US8270199B2 (en) * 2009-04-03 2012-09-18 Sandisk 3D Llc Cross point non-volatile memory cell
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8551850B2 (en) * 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US20110278529A1 (en) * 2010-05-14 2011-11-17 Huiwen Xu Memory employing diamond-like carbon resistivity-switchable material and methods of forming the same
US20120043518A1 (en) * 2010-08-18 2012-02-23 Applied Materials, Inc. Variable resistance memory element and fabrication methods
US8431923B2 (en) 2011-02-07 2013-04-30 Micron Technology, Inc. Semiconductor structure and semiconductor device including a diode structure and methods of forming same
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
JP5439419B2 (ja) * 2011-03-18 2014-03-12 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
CN102157687A (zh) * 2011-03-21 2011-08-17 福州大学 基于石墨烯的可编程非易失性电阻型存储器及其制备方法
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
GB2516841A (en) 2013-07-31 2015-02-11 Ibm Resistive memory element based on oxygen-doped amorphous carbon
US9475690B2 (en) * 2014-05-20 2016-10-25 Uchicago Argonne, Llc Low-stress doped ultrananocrystalline diamond
KR102195003B1 (ko) 2014-06-18 2020-12-24 삼성전자주식회사 반도체 다이오드, 가변 저항 메모리 장치 및 가변 저항 메모리 장치의 제조 방법
TWI605622B (zh) * 2016-04-27 2017-11-11 國立中山大學 電阻式記憶體
US10355206B2 (en) * 2017-02-06 2019-07-16 Nantero, Inc. Sealed resistive change elements
US10535527B2 (en) * 2017-07-13 2020-01-14 Applied Materials, Inc. Methods for depositing semiconductor films
JP6960813B2 (ja) 2017-09-20 2021-11-05 東京エレクトロン株式会社 グラフェン構造体の形成方法および形成装置
US10804464B2 (en) 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037414A1 (en) * 2005-08-12 2007-02-15 Takashi Yamauchi Switch element, memory element and magnetoresistive effect element
EP1892722A1 (en) * 2006-08-25 2008-02-27 Infineon Technologies AG Information storage elements and methods of manufacture thereof
CN101183646A (zh) * 2006-11-17 2008-05-21 奇梦达北美公司 半导体器件及其制造方法
US20080150006A1 (en) * 2006-12-20 2008-06-26 Spansion Llc Using implanted poly-1 to improve charging protection in dual-poly process
US20090166610A1 (en) * 2007-12-31 2009-07-02 April Schricker Memory cell with planarized carbon nanotube layer and methods of forming the same
WO2009088888A2 (en) * 2007-12-31 2009-07-16 Sandisk 3D, Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786515A (ja) * 1993-09-16 1995-03-31 Nec Corp ポリシリコン抵抗体の形成方法
JPH07288233A (ja) * 1994-04-18 1995-10-31 Canon Inc 堆積膜形成装置
JPH10247731A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
JP2000124144A (ja) * 1998-10-21 2000-04-28 Hitachi Ltd 半導体集積回路装置の製造方法、ならびに半導体ウエハおよびその製造方法
JP2006511965A (ja) * 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7767499B2 (en) * 2002-12-19 2010-08-03 Sandisk 3D Llc Method to form upward pointing p-i-n diodes having large and uniform current
US7176064B2 (en) * 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
WO2004073079A1 (ja) * 2003-02-14 2004-08-26 Fuji Electric Holdings Co., Ltd. スイッチング素子
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices
US7109546B2 (en) * 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US7157732B2 (en) * 2004-07-01 2007-01-02 Spansion Llc Switchable memory diode-a new memory device
US7199394B2 (en) * 2004-08-17 2007-04-03 Spansion Llc Polymer memory device with variable period of retention time
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
JP2006203098A (ja) * 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
JP2008091854A (ja) * 2006-09-05 2008-04-17 Tokyo Univ Of Agriculture & Technology 半導体メモリ装置およびその製造方法
US20080102278A1 (en) * 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
EP2140492A1 (en) * 2007-03-27 2010-01-06 Sandisk 3D LLC Memory cell comprising a carbon nanotube fabric element and a steering element and methods of forming the same
JP2009135291A (ja) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd 半導体メモリ装置
WO2010022097A1 (en) * 2008-08-19 2010-02-25 Sandisk 3D, Llc Methods for increasing carbon nano-tube (cnt) yield in memory devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037414A1 (en) * 2005-08-12 2007-02-15 Takashi Yamauchi Switch element, memory element and magnetoresistive effect element
EP1892722A1 (en) * 2006-08-25 2008-02-27 Infineon Technologies AG Information storage elements and methods of manufacture thereof
CN101183646A (zh) * 2006-11-17 2008-05-21 奇梦达北美公司 半导体器件及其制造方法
US20080150006A1 (en) * 2006-12-20 2008-06-26 Spansion Llc Using implanted poly-1 to improve charging protection in dual-poly process
US20090166610A1 (en) * 2007-12-31 2009-07-02 April Schricker Memory cell with planarized carbon nanotube layer and methods of forming the same
WO2009088888A2 (en) * 2007-12-31 2009-07-16 Sandisk 3D, Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579281A (zh) * 2012-08-09 2014-02-12 旺宏电子股份有限公司 一种存储装置及其制造方法
CN103579281B (zh) * 2012-08-09 2016-01-13 旺宏电子股份有限公司 一种存储装置及其制造方法
CN110875426A (zh) * 2018-08-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法
CN110875426B (zh) * 2018-08-29 2023-07-18 中芯国际集成电路制造(上海)有限公司 纳米管随机存储器及其形成方法
CN111286724A (zh) * 2020-02-03 2020-06-16 深圳市拉普拉斯能源技术有限公司 一种基于lpcvd技术的本征硅水平镀膜工艺方法

Also Published As

Publication number Publication date
KR20110080166A (ko) 2011-07-12
US20100102291A1 (en) 2010-04-29
JP2012507150A (ja) 2012-03-22
WO2010048408A2 (en) 2010-04-29
EP2340562A2 (en) 2011-07-06
WO2010048408A3 (en) 2010-08-19
TW201027744A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
CN102265400A (zh) 展示减少的分层的基于碳的存储器元件和形成其的方法
CN102067312B (zh) 包括碳基存储器元件的存储器单元及其形成方法
US8557685B2 (en) Memory cell that includes a carbon-based memory element and methods of forming the same
KR101494746B1 (ko) 선택적으로 제조된 탄소 나노 튜브 가역 저항 전환 소자를 사용하는 메모리 셀과 이를 형성하는 방법
US8883589B2 (en) Counter doping compensation methods to improve diode performance
US8551855B2 (en) Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
CN101919056B (zh) 采用形成在下部导体上方的选择性制造的碳纳米管可逆电阻转换元件的存储器单元及其形成方法
US8023310B2 (en) Nonvolatile memory cell including carbon storage element formed on a silicide layer
KR101537518B1 (ko) 탄소 나노-튜브 가역 저항-스위칭 소자를 포함한 메모리 셀과 이를 형성하는 방법
US7927977B2 (en) Method of making damascene diodes using sacrificial material
JP2011517857A (ja) 選択的に製造されたカーボンナノチューブ可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法
KR20130056205A (ko) 실리콘 함유 카본 스위칭층을 갖는 메모리 셀 및 이를 형성하는 방법
JP2011517122A (ja) 下部導体上に形成され選択的に形成されたカーボンナノチューブの可逆抵抗スイッチング素子を使用したメモリセルおよびその形成方法
CN111406322A (zh) 形成晶体管的沟道区的方法和用于形成存储器阵列的方法
US8093123B2 (en) Integration methods for carbon films in two- and three-dimensional memories formed therefrom
WO2011106156A2 (en) A memory cell that includes a carbon-based memory element and methods of forming the same
US20210249596A1 (en) Cross-point memory-selector composite pillar stack structures and methods of forming the same
CN116801641A (zh) 半导体结构及其形成方法和三维存储结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111130