JP2019195022A - 抵抗変化素子及びその製造方法、記憶装置 - Google Patents
抵抗変化素子及びその製造方法、記憶装置 Download PDFInfo
- Publication number
- JP2019195022A JP2019195022A JP2018088591A JP2018088591A JP2019195022A JP 2019195022 A JP2019195022 A JP 2019195022A JP 2018088591 A JP2018088591 A JP 2018088591A JP 2018088591 A JP2018088591 A JP 2018088591A JP 2019195022 A JP2019195022 A JP 2019195022A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ion
- resistance
- resistance change
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
しかしながら、従来の抵抗変化素子は、抵抗変化の幅が小さく、多くの抵抗値を設定することが難しい。
1つの態様では、抵抗変化素子の製造方法は、少なくとも1種類のイオンを吸蔵、放出でき、イオンの量に応じて抵抗が変化する抵抗変化層を形成する工程と、抵抗変化層上に互いに離隔するように、イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層を形成する工程と、第1イオン伝導層上及び第2イオン伝導層上に、それぞれ、イオンを吸蔵、放出できる第1イオン吸蔵放出層及び第2イオン吸蔵放出層を形成する工程とを含む。
本実施形態にかかる抵抗変化素子は、正極活物質層と負極活物質層の間で電解質層を通ってイオンが移動することで充電、放電を行なう二次電池の構成を適用した抵抗変化素子である。なお、二次電池を、固体二次電池又はイオン電池ともいう。また、抵抗変化素子を、抵抗変化型メモリ、メモリ素子又はメムリスタともいう。
この場合、抵抗変化層とイオン吸蔵放出層の間でイオン伝導層を通ってイオンが移動することで、抵抗変化層のイオンの量が変化し、これに応じて抵抗が変化するため、抵抗変化素子として機能させることができる。
このため、図1に示すように、本実施形態の抵抗変化素子は、基板1の上方に、少なくとも1種類のイオンを吸蔵、放出でき、このイオンの量に応じて抵抗が変化する抵抗変化層2と、抵抗変化層2上に互いに離隔して設けられ、このイオンを伝導し、電子を伝導しない第1イオン伝導層3A及び第2イオン伝導層3Bと、第1イオン伝導層3A上及び第2イオン伝導層3B上にそれぞれ設けられ、このイオンを吸蔵、放出できる第1イオン吸蔵放出層4A及び第2イオン吸蔵放出層4Bとを備える。なお、図1中、符号6は第3電極を示している。
このような抵抗変化素子5では、負極活物質、固体電解質、正極活物質は、固体電解質を通るイオンによって決められる。
なお、Liイオン以外のイオンを用いても良い。
例えば、Naイオンを用いる場合、負極活物質は、Na、Al、Pt、Au、Ti、In等、固体電解質は、Al2O3、NaPO4等、正極活物質は、MnO2、NaCoO2、NaNiO2、NaFeP2O7、NaFePO4、Na3V2(PO4)3、MoS2等を用いれば良い。なお、この場合、ナトリウムイオン系抵抗変化素子ともいう。
また、例えば、Agイオンを用いる場合、負極活物質は、Ag等、固体電解質は、Ag3PO4等、正極活物質は、MnO2、MoS2等を用いれば良い。なお、この場合、銀イオン系抵抗変化素子ともいう。
また、例えば、Znイオンを用いる場合、負極活物質は、Zn等、固体電解質は、ZnIn2S4等、正極活物質は、MnO2、Ag2O、MoS2等を用いれば良い。なお、この場合、亜鉛イオン系抵抗変化素子ともいう。
この場合、抵抗変化素子5は、図2に示すように、抵抗変化層(正極活物質層)2の上下両側に、イオン伝導層(固体電解質層)3A、3B、イオン吸蔵放出層(負極活物質層)4A、4Bを順に積層した構造を有すると見ることもできる。
つまり、上述のような構造を採用した場合、抵抗値(メモリ値)の読み出し時に、図1に示すように、抵抗変化層2上に離隔して設けられた、第1イオン伝導層3Aと第1イオン吸蔵放出層4Aを積層した第1部分12及び第2イオン伝導層3Bと第2イオン吸蔵放出層4Bを積層した第2部分13のそれぞれに電気的に接続された端子14、15間(即ち、後述の第1電極16と第2電極17の間)に電圧を印加すると、抵抗変化層2におけるイオンの量(濃度)に応じて、第1イオン吸蔵放出層4A、第1イオン伝導層3A、抵抗変化層2の間でイオンの移動が起こるとともに、第2イオン吸蔵放出層4B、第2イオン伝導層3B、抵抗変化層2の間でイオンの移動が起こり、これによって外部回路としての読出回路8に見かけの電流が流れるため、この電流値をモニタし、これに基づいて、抵抗変化層2の抵抗値(メモリ値)を読み出すことになる。
つまり、従来の抵抗変化素子では、抵抗変化層である正極活物質層の充放電に伴う電子伝導性の変化による抵抗変化を読み出す(読み取る)ようにしている。これに対し、本実施形態の抵抗変化素子では、抵抗変化層2である正極活物質層の充放電に伴うイオン伝導性の変化による抵抗変化を読み出す(読み取る)ようにしている。このため、本実施形態の抵抗変化素子を、イオン抵抗変化素子、イオン抵抗変化型メモリ、又は、イオン伝導読み取り型メムリスタともいう。
このため、上述のようにしてイオン伝導性の変化による抵抗変化を読み出すように構成することで、より多くの抵抗値(メモリ値)を容易に設定できることになる[例えば図14(A)、図14(B)参照]。つまり、高抵抗なイオン伝導を読み出すように構成することで、より多くのメモリ値を設定可能な多値メモリを実現できることになる。また、各抵抗値(メモリ値)を判断するための閾値の間隔を広くすることができるため、各抵抗値(メモリ値)の判断が容易となり、読み出し時のエラーも少なくなる。例えば、高抵抗で精密に制御可能なLiCoO2を抵抗変化層2に用いることで、高抵抗なイオン伝導を精密に制御することが可能となる。
つまり、上述のような構造を採用した場合、抵抗値(メモリ値)の読み出し時に電圧を印加すると、第1イオン吸蔵放出層4A、第1イオン伝導層3A、抵抗変化層2の間でイオンの移動が起こるとともに、第2イオン吸蔵放出層4B、第2イオン伝導層3B、抵抗変化層2の間でイオンの移動が起こる。この場合、第1イオン吸蔵放出層4A、第1イオン伝導層3A、抵抗変化層2の間でのイオンの移動方向と、第2イオン吸蔵放出層4B、第2イオン伝導層3B、抵抗変化層2の間でのイオンの移動方向は逆になり、一方では抵抗変化層2にイオンが吸蔵され、他方では抵抗変化層2からイオンが放出されるため、抵抗変化層2の中のイオンの量、即ち、抵抗変化層2に書き込まれている抵抗値(メモリ値)は変化しない。このため、抵抗変化層2に書き込まれている抵抗値(メモリ値)を変化させずに、抵抗値(メモリ値)を読み出すことが可能でなる。
例えば、Liイオンを用いる抵抗変化素子5の場合、例えば図3に示すように、基板1をガラス基板1とし、抵抗変化層2をLiCoO2(LCO)層とし、第1イオン伝導層3A及び第2イオン伝導層3BをLi3PO4層(固体電解質層)とし、第1電極16及び第2電極17も兼ねる第1イオン吸蔵放出層4A及び第2イオン吸蔵放出層4BをLi層とし、第3電極6をPt/Ti層(金属層)とすれば良い。なお、図3では、図1の中の端子14を端子An1とし、図1の中の端子15をAn2とし、図1の中の端子18をCa1としている。
次に、本実施形態にかかる抵抗変化素子の製造方法について説明する。
ところで、上述の実施形態では、第1イオン伝導層3A及び第2イオン伝導層3Bを、抵抗変化層2上に互いに離隔して設け、これらの第1イオン伝導層3A上及び第2イオン伝導層3B上に、第1イオン吸蔵放出層4A及び第2イオン吸蔵放出層4Bをそれぞれ設けた構造(例えば図1参照)を例に挙げて説明しているが、これに限られるものはなく、逆に、図5に示すように、第1イオン伝導層3A及び第2イオン伝導層3Bを、イオン吸蔵放出層4上に互いに離隔して設け、これらの第1イオン伝導層3A上及び第2イオン伝導層3B上に、第1抵抗変化層2A及び第2抵抗変化層2Bをそれぞれ設けた構造としても良い。
特に、ここでは、第1電極16及び第2電極17は、それぞれ、第1抵抗変化層2A上及び第2抵抗変化層2B上に設けられており、イオン吸蔵放出層4が、第3電極6も兼ねている。
また、この場合、イオン吸蔵放出層4は、イオン電池に用いられる負極活物質からなる負極活物質層であり、第1イオン伝導層3A及び第2イオン伝導層3Bは、イオン電池に用いられる固体電解質からなる固体電解質層であり、第1抵抗変化層2A及び第2抵抗変化層2Bは、イオン電池に用いられる正極活物質からなる正極活物質層である。
ところで、上述のように構成される抵抗変化素子5を用いて、例えばニューラルネットワークを構成することができる。
例えば、図7に示すように、ニューラルネットワーク19は、m(ここではm=2)本の入力ワイヤ20(ここでは20A、20B)、n(ここではn=3)本の出力ワイヤ21(ここでは21A〜21C)、m×n個の抵抗変化素子R11〜Rmn(ここではR11、R12、R13、R21、R22、R23)、直流電源S11〜Smn(ここではS11、S12、S13、S21、S22、S23)によって構成することができる。
ここで、各入力ワイヤ20A、20Bから電圧Vi(1≦i≦m)を入力すると、各出力ワイヤ21A〜21Cから応答電流Ij(1≦j≦n)が出力される。
Ijは、各抵抗変化素子R11〜Rmn(ここではR11、R12、R13、R21、R22、R23)の持つ抵抗値Rij(重み値に相当)を変化させることで、チューニングすることが可能である。
この場合、抵抗変化素子5に接続されている入力ワイヤ20及び出力ワイヤ21は、抵抗変化素子5から抵抗値(メモリ値;重み値;データ;情報)を読み出すための読出回路22として機能する。
このため、記憶装置19は、上述のように構成される抵抗変化素子5と、抵抗変化素子5に接続され、抵抗変化素子5へ情報の書き込みを行なう書込回路23と、抵抗変化素子5に接続され、抵抗変化素子5から情報の読み出しを行なう読出回路22とを備えることになる。
ところで、上述のような構成を採用しているのは、以下の理由による。
近年、人間の神経伝達回路を模したニューロコンピュータの研究が注目を浴びている。
そのきっかけとなったのが、従来、コンピュータでは困難であった画像認識や音声認識が、ニューラルネットワークとディープラーニングを応用した技術によって大きな進歩を遂げたことにある。
そして、シナプス結合の強度は、入力データの各要素を出力データに反映する際の重み値wと対応付けられる。
コンピュータ内で当該重み値付けを行なうために、その重み値をメモリに記憶させておく方法がある。
しかしながら、毎回、その重み値を読み出すことになり、処理速度低下、消費電力増大の招くことになる。
このクロスバー構造は、入力ワイヤ(入力バー;m本;ここではm=4)、出力ワイヤ(出力バー;n本;ここではn=4)と、これらの入力ワイヤ−出力ワイヤ間に備えられる抵抗変化素子(m×n個)で構成されている。
ところで、2値の抵抗値(メモリ値)を持つ抵抗変化素子では、例えば図9に示すように、その中に可変抵抗(Rreal)と基準抵抗(Rref1)が組み込まれており、両方の抵抗に同じ電圧(例えば0.1V)をかけて電流を読み取る際に、基準抵抗の電流よりも大きいか小さいかを比較し、2値の抵抗値の0か1を判断するようになっている。
従来、例えば酸化物を用いた抵抗変化型メモリ、例えばリチウム二次電池の正極活物質材料(例えばLiCoO2など)の充放電状態変化に伴う電子伝導性変化を応用した抵抗変化型メモリなどが提案されている。
そこで、抵抗変化の幅を大きくし、より多くのメモリ値(抵抗値)を容易に設定できるようにすべく、上述のような構成を採用している(例えば図1、図2、図4〜図6参照)。
つまり、抵抗変化の幅を大きくすることができ、より多くの抵抗値(メモリ値)を容易に設定できる(例えば図13、図14参照)。
また、各抵抗値(メモリ値)を判断するための閾値の間隔を広くすることができるため、各抵抗値(メモリ値)の判断が容易となり、読み出し時のエラーも少なくなる(例えば図14参照)。
また、可逆的に抵抗値(メモリ値)を段階的に変化させることも可能であり、消費電力を低減することが可能である。
このように、処理速度の低下や消費電力の増加を招くことなく、さらなる多値化を図ることができる。
また、抵抗変化層2(あるいは第1及び第2抵抗変化層2A、2B)に書き込まれている抵抗値(メモリ値)を変化させずに、抵抗値(メモリ値)を読み出すことが可能になる。
ここでは、図3に示すような構造を有し、Liイオンを用いる抵抗変化素子5を薄膜で作製することで、イオン伝導性のみを読み出せるようにした。
また、第1電極16としてのLi層4Aに端子An1を電気的に接続し、第2電極17としてのLi層4Bに端子An2を電気的に接続し、第3電極6としてのPt/Ti層に端子Ca1を電気的に接続した。
ここでは、書き込み時に、電池動作における充電を行なう場合には、端子Ca1が正、端子An1が負、あるいは、端子Ca1が正、端子An2が負となるように電圧が印加され、逆に、電池動作における放電を行なう場合には、端子Ca1が負、端子An1が正、あるいは、端子Ca1が負、端子An2が正となるように、極性を逆にして、電圧が印加されるようにした。
このようにして抵抗変化素子5(イオン伝導読み取り型メムリスタ)を作製した後、以下のようにして、その効果を確認した。
ここでは、充電動作としては、An1−Ca1間に約3.0Vを終止電圧として、約1μAの定電流充電を行なった。また、An2−Ca1間に約3.0Vを終止電圧として、約1μAの定電流充電を行なった。
ここでは、An1−An2間に約0.1Vの直流電圧を約1秒印加し、電流値を計測した。
次に、抵抗変化素子5への書き込みを行なうべく、充電動作として、An1−Ca1間に約3.5Vを終止電圧として、約1μAの定電流充電を行なった。また、An2−Ca1間に約3.5Vを終止電圧として、約1μAの定電流充電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、充電動作として、An1−Ca1間に約3.83Vを終止電圧として、約1μAの定電流充電を行なった。また、An2−Ca1間に約3.83Vを終止電圧として、約1μAの定電流充電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、充電動作として、An1−Ca1間に約3.87Vを終止電圧として、約1μAの定電流充電を行なった。また、An2−Ca1間に約3.87Vを終止電圧として、約1μAの定電流充電を行なった。
次に、可逆的に変化することを確認するために、抵抗変化素子5への書き込みを行なうべく、放電動作として、An1−Ca1間に約3.5Vを終止電圧として、約1μAの定電流放電を行なった。また、An2−Ca1間に約3.5Vを終止電圧として、約1μAの定電流放電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、放電動作として、An1−Ca1間に約3.0Vを終止電圧として、約1μAの定電流放電を行なった。また、An2−Ca1間に約3.0Vを終止電圧として、約1μAの定電流放電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、放電動作として、An1−Ca1間に約2.0Vを終止電圧として、約1μAの定電流放電を行なった。また、An2−Ca1間に約2.0Vを終止電圧として、約1μAの定電流放電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、充電動作として、An1−Ca1間に約3.5Vを終止電圧として、約1μAの定電流充電を行なった。また、An2−Ca1間に約3.5Vを終止電圧として、約1μAの定電流充電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、充電動作として、An1−Ca1間に約3.87Vを終止電圧として、約1μAの定電流充電を行なった。また、An2−Ca1間に約3.87Vを終止電圧として、約1μAの定電流充電を行なった。
次に、抵抗変化素子5への書き込みを行なうべく、放電動作として、An1−Ca1間に約1.5Vを終止電圧として、約1μAの定電流放電を行なった。また、An2−Ca1間に約1.5Vを終止電圧として、約1μAの定電流放電を行なった。
ここで、図12は、上述の各充放電時に計測された電流値を示している。
図12では、読み取り時の印加電圧は、初期の9秒は開回路状態を保ち、10秒時に約0.1Vを約1秒印加したため、その時間における電流値の変化を示している。
また、約11秒時へ向けて電流値の減少が見られるが、これは、Li3PO4固体電解質層3A、3B内のLiイオンの移動に伴うキャパシタンス成分であると推測される。
ここで、図13は、約10秒時を電子伝導、約11秒時をイオン伝導として、各充放電時に計測された電流値に基づいて算出した抵抗値を各充放電電圧に対応づけてプロットし、これらを線でつないで、電子伝導性の変化(電子抵抗の変化)とイオン伝導性の変化(イオン抵抗の変化)として示したものである。
このように、抵抗変化の幅が大きくなるため、多値化が容易になる。
例えば、電子伝導の場合、図14(A)に示すように、各メモリ値0、1、2、3に対して計測される電流値(読み取り電流Iの値)の差、即ち、電流値の変化の幅が小さいため、これらに基づいて算出される抵抗値の差、即ち、抵抗変化の幅も小さい。このため、各メモリ値0、1、2、3を判定するための閾値ref1、ref2、ref3の幅も狭くなるため、各メモリ値0、1、2、3の判断も難しくなる。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
(付記1)
少なくとも1種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する抵抗変化層と、
前記抵抗変化層上に互いに離隔して設けられ、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層と、
前記第1イオン伝導層上及び前記第2イオン伝導層上にそれぞれ設けられ、前記イオンを吸蔵、放出できる第1イオン吸蔵放出層及び第2イオン吸蔵放出層とを備えることを特徴とする抵抗変化素子。
前記第1イオン吸蔵放出層及び前記第2イオン吸蔵放出層のそれぞれに電気的に接続され、情報の読み出しに用いられ、情報の書き込みに用いられる場合もある第1電極及び第2電極と、
前記抵抗変化層に電気的に接続され、情報の書き込みに用いられる第3電極とを備えることを特徴とする、付記1に記載の抵抗変化素子。
前記第1イオン吸蔵放出層及び前記第2イオン吸蔵放出層が、それぞれ、前記第1電極及び前記第2電極も兼ねており、
前記第3電極は、前記抵抗変化層の下側に設けられていることを特徴とする、付記2に記載の抵抗変化素子。
前記第1電極及び前記第2電極は、それぞれ、前記第1イオン吸蔵放出層上及び前記第2イオン吸蔵放出層上に設けられており、
前記第3電極は、前記抵抗変化層の下側に設けられていることを特徴とする、付記2に記載の抵抗変化素子。
前記抵抗変化層は、イオン電池に用いられる正極活物質からなる正極活物質層であり、
前記第1イオン伝導層及び前記第2イオン伝導層は、前記イオン電池に用いられる固体電解質からなる固体電解質層であり、
前記第1イオン吸蔵放出層及び前記第2イオン吸蔵放出層は、前記イオン電池に用いられる負極活物質からなる負極活物質層であることを特徴とする、付記1〜4のいずれか1項に記載の抵抗変化素子。
少なくとも1種類のイオンを吸蔵、放出できるイオン吸蔵放出層と、
前記イオン吸蔵放出層上に互いに離隔して設けられ、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層と、
前記第1イオン伝導層上及び前記第2イオン伝導層上にそれぞれ設けられ、前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する第1抵抗変化層及び第2抵抗変化層とを備えることを特徴とする抵抗変化素子。
前記第1抵抗変化層及び前記第2抵抗変化層のそれぞれに電気的に接続され、情報の読み出しに用いられ、情報の書き込みに用いられる場合もある第1電極及び第2電極と、
前記イオン吸蔵放出層に電気的に接続され、情報の書き込みに用いられる第3電極とを備えることを特徴とする、付記6に記載の抵抗変化素子。
前記第1電極及び前記第2電極は、それぞれ、前記第1抵抗変化層上及び前記第2抵抗変化層上に設けられており、
前記イオン吸蔵放出層が、前記第3電極も兼ねていることを特徴とする、付記7に記載の抵抗変化素子。
前記第1電極及び前記第2電極は、それぞれ、前記第1抵抗変化層上及び前記第2抵抗変化層上に設けられており、
前記第3電極は、前記イオン吸蔵放出層の下側に設けられていることを特徴とする、付記7に記載の抵抗変化素子。
前記イオン吸蔵放出層は、前記イオン電池に用いられる負極活物質からなる負極活物質層であり、
前記第1イオン伝導層及び前記第2イオン伝導層は、前記イオン電池に用いられる固体電解質からなる固体電解質層であり、
前記第1抵抗変化層及び前記第2抵抗変化層は、前記イオン電池に用いられる正極活物質からなる正極活物質層であることを特徴とする、付記6〜9のいずれか1項に記載の抵抗変化素子。
付記1〜10のいずれか1項に記載の抵抗変化素子と、
前記抵抗変化素子に接続され、前記抵抗変化素子へ情報の書き込みを行なう書込回路と、
前記抵抗変化素子に接続され、前記抵抗変化素子から情報の読み出しを行なう読出回路とを備えることを特徴とする記憶装置。
少なくとも1種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する抵抗変化層を形成する工程と、
前記抵抗変化層上に互いに離隔するように、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層を形成する工程と、
前記第1イオン伝導層上及び前記第2イオン伝導層上に、それぞれ、前記イオンを吸蔵、放出できる第1イオン吸蔵放出層及び第2イオン吸蔵放出層を形成する工程とを含むことを特徴とする抵抗変化素子の製造方法。
少なくとも1種類のイオンを吸蔵、放出できるイオン吸蔵放出層を形成する工程と、
前記イオン吸蔵放出層上に互いに離隔するように、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層を形成する工程と、
前記第1イオン伝導層上及び前記第2イオン伝導層上に、それぞれ、前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する第1抵抗変化層及び第2抵抗変化層を形成する工程とを含むことを特徴とする抵抗変化素子の製造方法。
2 抵抗変化層(正極活物質層;LiCoO2層;LCO層)
3A 第1イオン伝導層(固体電解質層;Li3PO4層)
3B 第2イオン伝導層(固体電解質層;Li3PO4層)
4A 第1イオン吸蔵放出層(負極活物質層;Li層)
4B 第2イオン吸蔵放出層(負極活物質層;Li層)
5 抵抗変化素子
6 第3電極(Pt/Ti層;金属層)
7 書込回路
8 読出回路
9 電源(充放電装置)
10 電流計
11 電源
12 第1部分
13 第2部分
14、15 端子
16 第1電極
17 第2電極
18 端子
19 ニューラルネットワーク(記憶装置)
20、20A、20B 入力ワイヤ
21、21A〜21C 出力ワイヤ
22 読出回路
23 書込回路
24 クロスバー構造
R11〜Rmn、R11、R12、R13、R21、R22、R23 抵抗変化素子
S11〜Smn、S11、S12、S13、S21、S22、S23 直流電源
Claims (11)
- 少なくとも1種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する抵抗変化層と、
前記抵抗変化層上に互いに離隔して設けられ、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層と、
前記第1イオン伝導層上及び前記第2イオン伝導層上にそれぞれ設けられ、前記イオンを吸蔵、放出できる第1イオン吸蔵放出層及び第2イオン吸蔵放出層とを備えることを特徴とする抵抗変化素子。 - 前記第1イオン吸蔵放出層及び前記第2イオン吸蔵放出層のそれぞれに電気的に接続され、情報の読み出しに用いられ、情報の書き込みに用いられる場合もある第1電極及び第2電極と、
前記抵抗変化層に電気的に接続され、情報の書き込みに用いられる第3電極とを備えることを特徴とする、請求項1に記載の抵抗変化素子。 - 前記第1イオン吸蔵放出層及び前記第2イオン吸蔵放出層が、それぞれ、前記第1電極及び前記第2電極も兼ねており、
前記第3電極は、前記抵抗変化層の下側に設けられていることを特徴とする、請求項2に記載の抵抗変化素子。 - 前記第1電極及び前記第2電極は、それぞれ、前記第1イオン吸蔵放出層上及び前記第2イオン吸蔵放出層上に設けられており、
前記第3電極は、前記抵抗変化層の下側に設けられていることを特徴とする、請求項2に記載の抵抗変化素子。 - 少なくとも1種類のイオンを吸蔵、放出できるイオン吸蔵放出層と、
前記イオン吸蔵放出層上に互いに離隔して設けられ、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層と、
前記第1イオン伝導層上及び前記第2イオン伝導層上にそれぞれ設けられ、前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する第1抵抗変化層及び第2抵抗変化層とを備えることを特徴とする抵抗変化素子。 - 前記第1抵抗変化層及び前記第2抵抗変化層のそれぞれに電気的に接続され、情報の読み出しに用いられ、情報の書き込みに用いられる場合もある第1電極及び第2電極と、
前記イオン吸蔵放出層に電気的に接続され、情報の書き込みに用いられる第3電極とを備えることを特徴とする、請求項5に記載の抵抗変化素子。 - 前記第1電極及び前記第2電極は、それぞれ、前記第1抵抗変化層上及び前記第2抵抗変化層上に設けられており、
前記イオン吸蔵放出層が、前記第3電極も兼ねていることを特徴とする、請求項6に記載の抵抗変化素子。 - 前記第1電極及び前記第2電極は、それぞれ、前記第1抵抗変化層上及び前記第2抵抗変化層上に設けられており、
前記第3電極は、前記イオン吸蔵放出層の下側に設けられていることを特徴とする、請求項6に記載の抵抗変化素子。 - 請求項1〜8のいずれか1項に記載の抵抗変化素子と、
前記抵抗変化素子に接続され、前記抵抗変化素子へ情報の書き込みを行なう書込回路と、
前記抵抗変化素子に接続され、前記抵抗変化素子から情報の読み出しを行なう読出回路とを備えることを特徴とする記憶装置。 - 少なくとも1種類のイオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する抵抗変化層を形成する工程と、
前記抵抗変化層上に互いに離隔するように、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層を形成する工程と、
前記第1イオン伝導層上及び前記第2イオン伝導層上に、それぞれ、前記イオンを吸蔵、放出できる第1イオン吸蔵放出層及び第2イオン吸蔵放出層を形成する工程とを含むことを特徴とする抵抗変化素子の製造方法。 - 少なくとも1種類のイオンを吸蔵、放出できるイオン吸蔵放出層を形成する工程と、
前記イオン吸蔵放出層上に互いに離隔するように、前記イオンを伝導し、電子を伝導しない第1イオン伝導層及び第2イオン伝導層を形成する工程と、
前記第1イオン伝導層上及び前記第2イオン伝導層上に、それぞれ、前記イオンを吸蔵、放出でき、前記イオンの量に応じて抵抗が変化する第1抵抗変化層及び第2抵抗変化層を形成する工程とを含むことを特徴とする抵抗変化素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018088591A JP7047579B2 (ja) | 2018-05-02 | 2018-05-02 | 抵抗変化素子及びその製造方法、記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018088591A JP7047579B2 (ja) | 2018-05-02 | 2018-05-02 | 抵抗変化素子及びその製造方法、記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019195022A true JP2019195022A (ja) | 2019-11-07 |
JP7047579B2 JP7047579B2 (ja) | 2022-04-05 |
Family
ID=68469447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018088591A Active JP7047579B2 (ja) | 2018-05-02 | 2018-05-02 | 抵抗変化素子及びその製造方法、記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7047579B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021082653A (ja) * | 2019-11-15 | 2021-05-27 | 富士通株式会社 | スイッチ素子及びスイッチ素子の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003157672A (ja) * | 2001-11-21 | 2003-05-30 | Tdk Corp | 情報記録素子 |
WO2006070773A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 |
-
2018
- 2018-05-02 JP JP2018088591A patent/JP7047579B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003157672A (ja) * | 2001-11-21 | 2003-05-30 | Tdk Corp | 情報記録素子 |
WO2006070773A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021082653A (ja) * | 2019-11-15 | 2021-05-27 | 富士通株式会社 | スイッチ素子及びスイッチ素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7047579B2 (ja) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ielmini et al. | Emerging neuromorphic devices | |
US10748059B2 (en) | Architecture for an electrochemical artificial neural network | |
US20190214082A1 (en) | High speed thin film two terminal resistive memory | |
Fuller et al. | Li-ion synaptic transistor for low power analog computing | |
CN107068708B (zh) | 一种浮栅忆阻器 | |
Yang et al. | Synaptic plasticity and memory functions achieved in a WO3− x-based nanoionics device by using the principle of atomic switch operation | |
US4839700A (en) | Solid-state non-volatile electronically programmable reversible variable resistance device | |
Lee et al. | Two-terminal structured synaptic device using ionic electrochemical reaction mechanism for neuromorphic system | |
US8432721B2 (en) | Method of programming variable resistance element, method of initializing variable resistance element, and nonvolatile storage device | |
US10903420B2 (en) | Lithium-compound based solid state memristor device for neuromorphic computing | |
JP6162822B2 (ja) | 非対称メモリスタ | |
US10777267B2 (en) | High speed thin film two terminal resistive memory | |
US10586591B2 (en) | High speed thin film two terminal resistive memory | |
Zarudnyi et al. | Spike-timing dependent plasticity in unipolar silicon oxide RRAM devices | |
US20200411760A1 (en) | Variable resistance element, method for manufacturing same, and storage device | |
JP7047579B2 (ja) | 抵抗変化素子及びその製造方法、記憶装置 | |
Wu et al. | Dynamic resistive switching devices for neuromorphic computing | |
Prudnikov et al. | Polyaniline‐Based Memristive Devices as Key Elements of Robust Reservoir Computing for Image Classification | |
Ai et al. | Multilevel resistive switching and synaptic behaviors in MnO-based memristor | |
US11328769B2 (en) | Resistance change device, manufacturing method for the same, and storage apparatus | |
Wang et al. | Bio‐Voltage Memristors: From Physical Mechanisms to Neuromorphic Interfaces | |
Ielmini et al. | Neuromorphic computing with hybrid memristive/CMOS synapses for real-time learning | |
CN109585650B (zh) | 一种类胶质细胞神经形态器件及其制备方法 | |
Garbin | A variability study of PCM and OxRAM technologies for use as synapses in neuromorphic systems | |
US20210050514A1 (en) | Resistive switching memory device based on multi-inputs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7047579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |