JP6162822B2 - 非対称メモリスタ - Google Patents

非対称メモリスタ Download PDF

Info

Publication number
JP6162822B2
JP6162822B2 JP2015551996A JP2015551996A JP6162822B2 JP 6162822 B2 JP6162822 B2 JP 6162822B2 JP 2015551996 A JP2015551996 A JP 2015551996A JP 2015551996 A JP2015551996 A JP 2015551996A JP 6162822 B2 JP6162822 B2 JP 6162822B2
Authority
JP
Japan
Prior art keywords
memristor
electrode
asymmetric
neuron
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015551996A
Other languages
English (en)
Other versions
JP2016510501A (ja
Inventor
フランク・クリフェンツ
ペーテル・フザル
アダム・ヴィリアムゾン
ラルス・シューマン
ラルス・ヒルレル
インゴ・ヘルゼルマン
アンドレアス・ショーベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Ilmenau
Original Assignee
Technische Universitaet Ilmenau
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Ilmenau filed Critical Technische Universitaet Ilmenau
Publication of JP2016510501A publication Critical patent/JP2016510501A/ja
Application granted granted Critical
Publication of JP6162822B2 publication Critical patent/JP6162822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/04Architecture, e.g. interconnection topology
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • H10N70/043Modification of switching materials after formation, e.g. doping by implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/52Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、非対称メモリスタ(memristor)に関する。さらなる実施形態は、非対称メモリスタを含むニュ-ラルネットワ-クに関する。いくつかの実施形態は、バイオハイブリッドシナプスに関する。
脳における情報処理の中心的な主要素は、細胞体の、軸索、樹状突起およびシナプスを含むニュ-ロンである。ニュ-ロン間の電気的刺激の伝達はシナプスを介して起こる。神経伝達物質小胞は、シナプス間隙に放出され、後シナプス間隙を通って拡散し、特にイオンチャネル型アンカ-ポイント上にドッキングする。ドッキングによって、神経伝達物質がドッキングする限りにおいて、イオンチャネルの構成が変化してイオンが浸透するようになる。神経形態学的コンピュ-ティングはそれに基づいており、ニュ-ロンを数学的モデルとして抽象的に記述し、並行して脳のスイッチング過程を大規模に模倣するために、電気回路素子として実現しようと試みている[Mika Laiho and Eero Lehtonen, Cellular nanoscal network cell with memristors for local implication logic synapses, ISCAS, page2051-2054, IEEE(2010)]。90年代において、パッチクランプ法(patch clamp method)を用いて、ニュ-ロン間のシナプス接続が時間相対的な発火能力(time-relative firing performance)によってどのように強められまたは弱められるかを初めて証明することができた。学習規則は、「スパイクタイミング依存可塑性(STDP:spike timing dependent plasticity)」と呼ばれる。生体系の機構は、ニュ-ロンと星状細胞との間の3部シナプス配置によって詳細に記述される[Roger Min, Thomas Nevian, Astrocyte signaling controls spike timing-dependent depression at neocortical synapses, Nature Neuroscience, Vol. 15, No. 5 May 2012]。
メモリスタのアイデアは、Leon Chuaによって40年以上前に導入された[Chua, L. O. , Memristor-the missing circuit element, IEEE Trans. Circuit Theory(1971), 507-519]。メモリスタは、可変内部抵抗を有する2端子受動素子である。この抵抗は、前に印加されたバイアスによってメモリスタを通過した電荷量に依存する。所望の内部抵抗が調整されるとすぐに、このバイアスは中断される。メモリスタは、次のバイアスが印加されるまで、正確にこの内部抵抗を保持する。近年、メモリスタは、シナプスおよび神経形態学的システムに関連して文献で議論された[Kuk-Hwan Kim, Siddharth Gaba, Dana Wheeler, Jose M. Cruz-Albrecht, Tahir Hussain, Narayan Srinivasa and Wei Lu, A Functional Hybrid Memristor, Crossbar-Array/CMOS System for Data Storage and Neuromorphic Applications, dx.doi.org/10.1021/n/203687n, Nano Lett. 2012, 12, 389-395]、[Duygu Kuzum, Rakesh G. D. Jeyasingh, Byoungil Lee, and H. - S. Philip Wong, Nanoelectronic Programmable Synapses Based on Phase Change Materials for Brain-Inspired Computing, Nano Letters, dx.doi.org/10.1021/n/201040y, 2011]、[John Paul Strachan, Dmitri B. Strukov, Julien Borghetti, J. Joshua Yong, Gilberto Medeiros-Ribeiro and R. Stanley Williams, The switching location of a bipolar memristor:chemical, thermal and structural mapping, Nanotechnology 22 (2011) 254015 (6pp)doi:10.1088/0957-4484/22/25/254015]。
薄膜技術に基づいた従来のメモリスタ構造の最初の物理的実現は、2007年に発表された[Q. Wang, D. S. Shang, Z. H. Wu, L. D. Chen, X. M. LI: "Positive"and“negative"electric-pulse-induced reversible resistance switching effect in Pr0.7Ca0.3Mn03 films. In: Appl. Phys. A. 86, 2007, pp. 357-360]。2008年4月に、ヒュ-レットパッカ-ド社の研究者達は、比較的単純な構成を有するメモリスタとして、白金電極を有する二酸化チタンの層状複合物を発表した[HP Labs: Memristor found: HP Labs proves fourth integrated circuit element]。2010年8月末に、単純な二酸化シリコンもまた層状材料として働くことを、Rice大学のJun Yaoによる文書が開示した[Heise-Newsticker: Memristor aus Siliziumoxid-Nanodraehten][Mike Williams: Silicon oxide circuits break barrier(engl.)]。
米国特許出願公開第2004/0150010A1には、各交点で入力ワイヤおよび出力ワイヤが交差するナノワイヤのアレイが記載されている。このシステムを用いて、「しきい値関数」、すなわち、好ましくはS字形しきい値関数をシミュレ-トすることができるが、しかしこれは常に同じ対称応答関数を与える[Shyam Prasad Adhlkari, Changju Yang, Hyongsuk Kim, Member, IEEE, and Leon O. Chua, Fellow, Memristor Bridge Synapse-Based Neural Network and its Learning, IEEE TRANSACTIONS ON NEURAL NETWORKS AND LEARNING SYSTEMS, VOL. 23, NO. 9, September 2012]。
生物学的デ-タの正確な解析によって、ニュ-ロンおよびシナプスを有する現実の生物学的ニュ-ロンネットワ-クが、上記の文書に記載されたものより明らかに複雑な挙動を含むことが現在では分かっている。したがって、生物学的現実においては、複雑な生化学と共に、上記の装置、構造、または回路によって物理的に複製されない信号伝達(軸索から樹状突起まで)における非対称性が存在するので、シナプスの動的な学習挙動は、S字形応答挙動によって部分的に特徴づけられるにすぎない。導入された古典的なメモリスタのこの技術的な欠陥は、ニュ-ロンの学習挙動にとって重要な、いわゆる「スパイクタイミング依存可塑性(STDP)」が、それらのシステムを用いて複製することができないという事実に最終的に帰着する[Andrew Nere, Umberto Olcese, David Balduzzi, Giulio Tononi, A Neuromorphic Architecture for Object Recognition and Motion Anticipation Using Burst-STDP, PLoS ONE, Vol. 7, Issue 5, 1 May 2012, e36958]。
全ての古典的なメモリスタア-キテクチャは、したがって、微小電子回路の設計の当業者によって従来用いられているような対称的な概念に基づいており、それはこのア-キテクチャが容易に実施でき、対称性による明確で対称的な応答挙動を含んでいるからである[Henry Markram, Wulfram Gerstner and Per Jesper Sjoestroem, A history of spike-timing-dependent plasticity, Frontiers in Synaptic Neuroscience, Vol. 3, Article 4, August 2011]。
アナログ、微小電子工学システムの助けを借りたニュ-ロンネットワ-クのシミュレ-ションでさえ、物理的に実現した場合の非対称性の物理的実施をしないですますことがある[Spektrum der Wissenschaft, Karl-Heinz-Meier, September 2012]。
したがって、このようなハ-ドウェアによる実施は、現実の生物学的シナプスの機能(例えば、情報の流れ、学習挙動の対称性)を複製しないので、現実の生物学的ニュ-ロンネットワ-クと直接相互接続する可能性を提示しない。これは、例えば、信号が非互換の測定範囲にあるので、現実の生物学的ニュ-ロンがハ-ドウェアの反対側で信号挙動を感知することができないことを意味する。
したがって、現実の生物学的シナプスの機能をモデル化または複製することを可能にする概念を提供することが本発明の目的である。
この目的は、請求項1に記載のメモリスタ、請求項13に記載の人工トリパ-タイト(tripartite)シナプス、および請求項14に記載のニュ-ラルネットワ-クによって達成される。
本発明の実施形態は、第1の電極、第2の電極、および第1の電極と第2の電極との間に配置されたメモリスタ層を備えたメモリスタを提供する。そのメモリスタは、メモリスタ層における非対称電流密度分布を得るように構成されている。
本発明の概念によれば、現実の生物学的シナプスの機能は、メモリスタ層内の非対称電流密度分布を得るように構成された非対称メモリスタによって、複製または再現することができる。
さらなる実施形態は、メモリスタを含むニュ-ラルネットワ-クを提供する。そのメモリスタは、第1の電極、第2の電極、および第1の電極と第2の電極との間に配置されたメモリスタ層を備えている。そのメモリスタは、メモリスタ層における非対称電流密度分布を得るように構成されている。
さらなる実施形態は、電界効果トランジスタおよびその電界効果トランジスタのゲ-トに接続されたメモリスタを備えた人工トリパ-タイトシナプスを提供する。そのメモリスタは、第1の電極、第2の電極、および第1の電極と第2の電極との間に配置されたメモリスタ層を備えている。そのメモリスタは、メモリスタ層における非対称電流密度分布を得るように構成されている。
本発明の一実施形態によるメモリスタのブロック図である。 本発明の実施形態による、幾何学的非対称性を有するメモリスタの斜視図である。 本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタの斜視図である。 本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタの斜視図である。 本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタの斜視図である。 本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタの斜視図である。 図2A〜図2Eに示すメモリスタの1つの断面図である。 第1のニュ-ロン、第2のニュ-ロン、および第1のニュ-ロンと第2のニュ-ロンとを接続するシナプスを例示する図である。 シナプスの非対称機能を例示する図である。 軸索、樹状突起、およびシナプスを例示する図であり、軸索からシナプスを通り樹状突起までの神経伝達物質の流れを含む。 本発明の実施形態によるメモリスタの断面図である。 図4Bに示すメモリスタの走査型電子顕微鏡像を例示する図である。 図4Bに示すメモリスタの、第2の電極に印加された正/負電圧スイ-プに対する電圧電流特性を示す図である。 図4Bに示すメモリスタの、第1の電極に印加された正/負電圧スイ-プに対する電圧電流特性を示す図である。 第1の電極に印加された正電圧スイ-プに対するメモリスタの電圧電流特性、および第2の電極に印加された正電圧スイ-プに対するメモリスタの電圧電流特性を示す図である。 後続の2つの正バイアスおよび後続の2つの負バイアスを第2の電極に印加した場合の、メモリスタの抵抗の時間的変化を示す図である。 第1の電極に印加された負電圧スイ-プに対するメモリスタの電圧電流特性、および第2の電極に印加された負電圧スイ-プに対するメモリスタの電圧電流特性を示す図である。 後続の2つの正バイアスおよび後続の2つの負バイアスを第1の電極に印加した場合の、メモリスタの抵抗の時間的変化を示す図である。 (a)は細胞外電位を示す模式図、(b)は本発明の一実施形態による、第1のニュ-ロン、第2のニュ-ロン、および第1のニュ-ロンと第2のニュ-ロンとの間に接続されたメモリスタを例示する図、(c)はシナプス後、シナプス前、およびシナプス後の(後-前-後のトリプレット)細胞外電位が引き続いてメモリスタに印加された場合の、メモリスタの抵抗の時間的変化を示す図、(d)はシナプス前、シナプス後、およびシナプス前の(前-後-前のトリプレット)細胞外電位が引き続いてメモリスタに印加された場合の、メモリスタの抵抗の時間的変化を示す図である。 本発明の一実施形態によるニュ-ラルネットワ-クのブロック図である。 本発明の一実施形態による人工トリパ-タイトシナプスのブロック図である。
本発明の実施形態について、添付の図面を参照して本明細書で説明する。
等しいかもしくは等価な要素、または等しいかもしくは等価な機能を有する要素は、以下の説明において、等しいかまたは等価な符号によって示す。
以下の説明では、本発明の実施形態のより完全な説明を提供するために、複数の詳細について記載する。しかし、当業者にとって明らかなように、本発明の実施形態は、これらの具体的な詳細なしで実施することができる。別の例では、周知の構造および装置については、本発明の実施形態を不明確にすることを避けるために、詳細にするよりも、むしろブロック図で示してある。加えて、以下に記載する種々の実施形態の特徴は、特に言及しない限り、相互に組み合わせることができる。
図1は、本発明の実施形態によるメモリスタ100のブロック図である。メモリスタ100は、第1の電極102、第2の電極104、および第1の電極102と第2の電極104との間に配置されたメモリスタ層106を備えている。メモリスタ100は、メモリスタ層106における
Figure 0006162822
分布を得るように構成されている。
図1では、第1の矢印108は、
Figure 0006162822
(例えば、第1の電極102に隣接する領域などの、メモリスタ層106の第1の領域内の)を示し、第2の矢印110は、
Figure 0006162822
(例えば、第2の電極104に隣接する領域などの、第1の領域とは異なるメモリスタ層106の第2の領域内の)を示し、それは
Figure 0006162822
とは異なっていることに留意されたい。
例えば、メモリスタ100は、
Figure 0006162822

Figure 0006162822
より大きくなるように、メモリスタ層106における非対称電流密度分布を得るように構成することができる。もちろん、
Figure 0006162822

Figure 0006162822
より大きくなってもよい。
図1に示すように、
Figure 0006162822
は、メモリスタ層106内の等電位線112(または等電位領域)に沿って変化することができる。
なお、等電位線112の軌跡は、メモリスタ100の実施に依存しており、その変形例については後述する。例えば、等電位線112は、図1に示すような直線状の軌跡からなっていてもよく、あるいは曲線状の軌跡からなっていてもよい。
さらに、メモリスタ層106の導電性の断面積114は、第1の電極102から第2の電極104までの電流経路116に沿って変化することができる。
例えば、第1の電極102と隣接する(または接する)メモリスタ層106の導電性の断面積114は、第2の電極104と隣接する(または接する)メモリスタ層106の導電性の断面積114より大きものとすることができる。
さらに、メモリスタ層106内の
Figure 0006162822
は、第1の電極102から第2の電極104までの電流経路116に沿って非対称とすることができる。
例えば、電流経路116に沿った電流密度は、第1の電極102から第2の電極104まで増加することができる。
メモリスタ100は、メモリスタ層106の
Figure 0006162822
分布を得るために、不変の構造的特徴に関して非対称性を含むことができる。
メモリスタ100の不変の構造的特徴は、幾何学的特徴、例えば第1の電極102、第2の電極104、および/またはメモリスタ層106の形状もしくは形態などとすることができる。
さらに、メモリスタ100の不変の構造的特徴は、メモリスタ100の状態に影響されない材料的特徴、例えばド-ピング濃度、またはトラップ密度、または空孔のエレクトロマイグレ-ション、またはメモリスタ層106のフィラメントの熱効果および酸化還元反応の相互作用を用いるフィラメントの構築および解体などとすることができる。メモリスタ100の状態は、メモリスタ100を流れる電流によって、および/またはメモリスタ100での電圧降下によって特徴づけることができる。このように、メモリスタを流れる電流および/またはメモリスタでの電圧降下の増加または減少は、メモリスタ100の材料的特徴を変えることはできない。
言い換えれば、実施形態は、好ましくはナノ技術的方法の助けを借りて、非対称メモリスタ100を構築することを可能にする装置/構造を提供する。この非対称性に基づいて、ニュ-ロン細胞で現実に起こっているようなバイオハイブリッドシナプスを技術的な装置で実現することが初めて可能になる。
非対称メモリスタ100は、情報伝達の非対称性を介してSTDPをモデル化することが可能である。
加えて、神経適応の非対称メモリスタ100は、細胞への影響を最小限にしてニュ-ロン細胞を測定し、またはそれに接触することを可能にする。それとは別に、今までに導入された全ての技術システムとは対照的に、非対称メモリスタ100は、生体に適合する方法で技術システムと現実の生体システムのハイブリッドシステムを結合し、または開発することを可能にする。
本明細書で提示する独創的な非対称メモリスタ100は、方向性情報伝達の問題を驚くほど解決し、これによって、非対称性は、一方では幾何学的配置によって、他方では用いる材料の層組成によって実現することができる。
既に述べたように、メモリスタ100は、メモリスタ層106における
Figure 0006162822
分布を得るように構成されている。言い換えれば、本装置の種々の独創的な実施は、
Figure 0006162822
の境界条件を満たすことができる。
いくつかの実施形態では、メモリスタ層106は、TiO2を含むことができる(例えば、図4Bに示すように)。もちろん、メモリスタ層106は、TaO2またはNbO2などの他の任意の好適なメモリスタ材料を含んでもよく、またはそれから構成されてもよい。さらに、メモリスタ層106は、複数のメモリスタ副層により構築されてもよく、メモリスタ副層は同じかまたは異なるメモリスタ材料を含んでもよい。
第1の電極102および/または第2の電極104は、Tiを含むことができる(例えば、図4Bに示すように)。もちろん、第1の電極102および/または第2の電極104は、PtまたはPdなどの他の任意の好適な材料を含んでもよい(またはそれから構成されてもよい)。
図2Aは、本発明の実施形態による、幾何学的非対称性を有するメモリスタ100の斜視図である。メモリスタ層106の
Figure 0006162822
分布を得るために、第1の電極102の領域は、第2の電極104の領域より少なくとも1.5(または2、3、5、10、20、50、もしくは100)倍大きくすることができる。
第1の電極102のその領域はメモリスタ層(例えば、メモリスタ層106の第1の表面領域)に接触する第1の電極102の領域とすることができ、第2の電極104のその領域はメモリスタ層106(例えば、メモリスタ層106の第2の表面領域)に接触する第2の電極104の領域とすることができることに留意されたい。
図2Aに示すように、第1の電極102(または大きい電極)、第2の電極104(または小さい電極)、およびメモリスタ層106は、それぞれ矩形形状とすることができる。メモリスタ層106は、第1の電極102に接触する第1の表面領域および第2の電極104に接触する第2の表面領域を含むことができる。第1の表面領域および第2の表面領域は同一のサイズとすることができる。さらに、第1の電極102のその領域は第1の表面領域と同一サイズとすることができ、第2の電極104のその領域は隣接する2つの辺の寸法を第2の表面領域のサイズより小さくすることができる。それらの2つの辺は、互いに垂直で、かつ第2の表面領域と平行とすることができる。
図2Bは、本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタ100の斜視図である。図2Aとは対照的に、第2の電極104のその領域は、隣接する2つの辺の1つだけが第2の表面領域よりサイズが小さい。
図2Cは、本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタ100の斜視図である。図2Aとは対照的に、第2の電極104は矩形管の形状を構成することができる。
図2Dは、本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタ100の斜視図である。図2Aとは対照的に、第1の電極102および第2の電極104は円形の形状を構成し、メモリスタ層106は正方形形状を構成する。それによって、第1の電極102の領域の直径は、メモリスタ層106の矩形の第1の表面領域の対角線の長さと等しいか、またはそれより大きくすることができる。
図2Eは、本発明のさらなる実施形態による、幾何学的非対称性を有するメモリスタ100の斜視図である。第1の電極102に接触するメモリスタ層106の領域(例えば、第1の表面領域)は、第2の電極104に接触するメモリスタ層106の領域(例えば、第2の表面領域)より少なくとも1.5倍大きくすることができる。
図2Fは、図2A〜図2Eに示すメモリスタ100の1つの断面図である。それによって、第1の矢印108は第1の電極102に沿った電流密度を示し、第2の矢印110は第2の電極104に沿った電流密度を示す。
言い換えれば、図2Aおよび図2Bでは、幾何学的非対称性を有する矩形構造の幾何学的配置を示している。図2Aでは、その構造は大きな矩形の下部電極102を備え、メモリスタ誘電体106を介して小さい矩形の電極104が上部から接触している。図2Bでは、大きな矩形の下部電極102の接触は、回転して側面でなされているが、図2Aと図2Bの両構造について、ともに非対称電流密度が得られる。幾何学的回転によっても、非対称機能は残り、電流密度は非対称のままである。好適な実施例のさらに非対称な幾何学的形状は、図2C〜図2Eに示す丸い構造、円柱構造、または混合された構造である。それらの形状によっても必要な非対称電流密度が得られる。
非対称機能(例えば、メモリスタ100の非対称電気的機能)は、非対称電流密度の結果であり、このような非対称電流密度は非対称な幾何学的形状によって得ることができる。
加えて、またはその代わりに、メモリスタ層106は、メモリスタ層106の非対称電流密度分布を得るために、非対称ド-ピング濃度分布、または非対称トラップ密度分布、または空孔のエレクトロマイグレ-ションの非対称分布、またはメモリスタ層のフィラメントの熱効果と酸化還元反応の相互作用を用いるフィラメントの構築および解体の非対称分布を含んでいることができる。
言い換えれば、非対称機能は、電気的非対称性によって得ることができる。しかし、対称な構造でも、例えば、片側だけのド-ピング、またはトラップ密度の変化、または空孔の非対称エレクトロマイグレ-ション、または対称な電極表面の1つを有するメモリスタ層のフィラメントの非対称な構築および解体によって、非対称性を得ることができる。もちろん、幾何学的システムおよび材料システムの組合せも可能である。
非対称メモリスタ100の実施には、メモリスタ材料が必要である。文献にあるいくつかの既知のメモリスタ材料は、Ti酸化物[Dmitri B. Strukov, Gregory S. Snider, Duncan R. Stewaret, R. Stanley Williams, The missing memristor found, Nature, Vol. 453, (2008)]、Ta酸化物[Antonio C Torrezan, John Paul Strachan, Gilberto Medeiros-Ribeiro, R. Stanley Williams, Sub-nanosecond switching of a tantalum oxide memristor, Nanotechnology 22 (2011)]、及びNb酸化物[Matthew D. Pickett, R. Stanley Williams, Sub-100 fJ and sub-nanosecond thermally driven threshold switching in niobium oxide crosspoint nanodevices, Nanotechnology 23 (2012) 215202]である。しかし、メモリスタ効果を有し、抵抗のヒステリシス変化を示す全ての既知または未知の材料は、メモリスタ材料である。
ここで、もちろん、幾何学的な非対称性および材料的な非対称性の組み合わせが可能である。
以下では、シナプス前ニュ-ロンとシナプス後ニュ-ロンとの間の生物学的シナプスの非対称構造、およびその非対称機能について説明する。
複数のニュ-ロンは、一般に、軸索および多くの樹状突起を含むニュ-ロン細胞体から構成されている。図3Aでは、第1のいわゆるシナプス前ニュ-ロン120とそれに続く第2のいわゆるシナプス後ニュ-ロン122との間のシナプスの非対称構造を示す。さらに、図3Bでは、このシナプスの機能も非対称であることを示す[Bi, Wang, Temporal asymmetry in spike timing-dependent plasticity, Physiology & Behaviour, 77 (2002) 551-555]。
ニュ-ロンネットワ-クにおける信号は、従来通りに、シナプス前ニュ-ロン120からシナプス後ニュ-ロン122までスパイクの形で到着する。一例として、図3Bでは、a1、a2、a3として、またはb1、b2およびb3として時間に応じて異なって示される3つのスパイクの量(いわゆるトリプレット)を示している。トリプレット間の違いは、a系列では、シナプス前ニュ-ロン120のスパイクがシナプス後ニュ-ロン122において各々3×2のスパイクを次々に誘発し、b系列では、2つのスパイクが起こるごとにシナプス後ニュ-ロン122においてただ1つのスパイクが生成されたということである。
対称機能では、b系列について、a系列と比較して、逆の効果がシナプスで予想される。しかし、図3Bに示すように、b系列は「誘発されたシナプス後電流」(EPSC:evoked post-synaptic current)に関して何も変化をもたらさないが、a系列はEPSCの増幅をもたらす。
したがって、バイオハイブリッドシナプスは、機能のこの非対称性を実現しなければならない。この非対称機能を正確に実現する装置は、非対称メモリスタ100と呼ばれる装置である。
続いて、非対称メモリスタ100が、対称なシステムとは対照的に、現実のシナプス挙動をシミュレ-トできることを試験する。
メモリスタでは、抵抗は、バイアスによってメモリスタを流れた電荷量に依存する。所望の内部抵抗が設定されるとすぐに、このバイアスは中断される。メモリスタは、次のバイアスが印加されるまで、正確にこの内部抵抗を保持する。このような装置のアイデアは、40年以上前に導入された[Chua, L. O., Memristor ・ the missing circuit element, IEEE Trans. Circuit Theory(1971), 18, 507-519]が、近年、シナプスおよび神経形態学的システムに関連して文献で議論された[Kuk-Hwan Kim, Siddharth Gabe, Dana Wheeler, Jose M. Cruz-Albrecht, Tahir Hussain, Narayan Srinivasa and Wei Lu, A Functional Hybrid Memristor Crossbar-Array/CMOS System for Data Storage and Neuromorphic Applications, dx.doi.org/10.1021/nl203687n, Nano Lett. 2012, 12, 389-395], [Duygu Kuzum, Rakesh G. D. Jeyasingh, Byoungil Lee, and H.-S. Philip Wong, Nanoelectronic Programmable Synapses Based on Phase Change Materials for Brain-Inspired Computing, Nano Letters dx.doi.org/10.1021/nl201040y, 2011], [John Paul Strachan, Dmitri B. Strukov, Julien Borghetti, J. Joshua Yang, Gilberto Medeiros-Ribeiro and R. Stanley Williams, The Switching location of a bipolar memristor: chemical, thermal and structural mapping, Nanotechnology 22 (2011) 254015(6pp)doi: 10.1088/0957-4484/22/25/254015]。
対称メモリスタでは、デ-タ伝達は対称である。対称メモリスタがSTDPの上記の特性をモデル化することができないことは次の文献に示されている。
それとは対照的に、例えば、非対称メモリスタ100の独創的な実施では、STDPの上記の特性を正しく実現することができ、結果として、非対称メモリスタ100はバイオハイブリッドシナプスを表現することが証明されている[Rogier Min and Thomas Nevian, Astocyte signaling controls spike timing-dependent depression at neocortical synapses, Nature Neuroscience, Vol. 15, No. 5, May 2012]。
図4Aに、シナプスと、軸索130から樹状突起132への神経伝達物質の流れの方向を示す。エキソサイト-シス(exocytosis)により、神経伝達物質は、シナプス前膜136(界面1または境界面1)からシナプス間隙134に放出される。その放出された神経伝達物質は、間隙134を介して、シナプス後膜138(界面2または境界面2)上のレセプタに拡散する。図4Bに、非対称メモリスタ100、電流の方向i(t)、および内部抵抗のヒステリシスのある変化を示し、図4Cに、その構造の対応する走査型電子顕微鏡(SEM)像を示す。図4Dおよび図4Eでは、上部マイクロスケ-ル電極102に印加されたバイアス(図4D)、および下部ナノスケ-ル電極104に印加されたバイアス(図4E)について、片側ヒステリシスが明らかである。どちらの場合でも、上部マイクロスケ-ル電極102の方向に電流(図4Dおよび図4Eのi(t))が流れた場合にヒステリシスが生じる。どちらの測定でも、電流は、ゼロから20μAに変化し、250秒間約20μAを保持し(バイアス)、それから、20μAから-20μAに変化し、250秒間約-20μAを保持し(バイアス)、再びゼロに設定される。何回繰り返しても、常に正確にそれらの非対称な電流/電圧特性曲線が得られる。
図5Aは、第1の電極102に印加された正電圧スイ-プに対するメモリスタ100の電流-電圧特性と、第2の電極104に印加された正電圧スイ-プに対するメモリスタ100の電流-電圧特性を示す図である。そこでは、縦軸はV単位の電圧を示し、横軸はA単位の電流を示す。
図5Aでは、第1の曲線150は第2の電極104(例えば、下部電極)に印加された正電流に対するメモリスタ100の電流-電圧特性を示し、第2の曲線152は第1の電極102(例えば、上部電極)に印加された正電流に対するメモリスタ100の電流-電圧特性を示す。
図5Bは、連続した2つの正バイアスを第2の電極に印加した場合と、連続した2つの負バイアスを第2の電極に印加した場合の、メモリスタ100の抵抗の時間的変化を示す図である。そこでは、縦軸はkΩ単位の抵抗を示し、横軸は秒単位の時間を示す。
図5Bでは、第1の曲線154は、第1の電極102(例えば、上部電極)が接地されている場合、第2の電極104(例えば、下部電極)に印加された正の第1のバイアスに対するメモリスタ100の抵抗を示す。第2の曲線156は、第1の電極102が接地されている場合、第2の電極104に印加された正の第2のバイアスに対するメモリスタ100の抵抗を示す。第3の曲線158は、第1の電極102が接地されている場合、第2の電極104に印加された負の第1のバイアスに対するメモリスタ100の抵抗を示す。第4の曲線160は、第1の電極102が接地されている場合、第2の電極104に印加された負の第2のバイアスに対するメモリスタ100の抵抗を示す。
図5Cは、第1の電極102に印加された負電圧スイ-プに対するメモリスタ100の電流-電圧特性と、第2の電極104に印加された負電圧スイ-プに対するメモリスタの電流-電圧特性を示す図である。そこでは、縦軸はV単位の電圧を示し、横軸はA単位の電流を示す。
図5Cでは、第1の曲線162は第2の電極104(例えば、下部電極)に印加された負電流に対するメモリスタ100の電圧電流特性を示し、第2の曲線164は第1の電極102(例えば、上部電極)に印加された負電流に対するメモリスタ100の電圧電流特性を示す。
図5Dは、連続した2つの正バイアスを第1の電極102に印加した場合と、連続した2つの負バイアスを第1の電極102に印加した場合の、メモリスタ100の抵抗の時間的変化を示す図である。そこでは、縦軸はkΩ単位の抵抗を示し、横軸は秒単位の時間を示す。
図5Dでは、第1の曲線166は第2の電極104(例えば、下部電極)が接地されている場合、第1の電極102(例えば、上部電極)に印加された負の第1のバイアスに対するメモリスタ100の抵抗を示す。第2の曲線168は、第2の電極104が接地されている場合、第1の電極102に印加された負の第2のバイアスに対するメモリスタ100の抵抗を示す。第3の曲線170は、第2の電極104が接地されている場合、第1の電極102に印加された正の第1のバイアスに対するメモリスタ100の抵抗を示す。第4の曲線172は、第2の電極104が接地されている場合、第1の電極102に印加された正の第2のバイアスに対するメモリスタ100の抵抗を示す。
言い換えれば、バイアス中の内部抵抗の経過を考慮すると、機能が明白になる。図5Aでは、2つの正バイアスが示されている(曲線150および152)が、上部マイクロスケ-ル電極に向かうもの(曲線150)だけが電流のヒステリシスを生じさせ、対応する抵抗が図5Bに示されている(第1の正バイアスに対する曲線154と第2の正バイアスに対する曲線156である)。図5Cでは、2つの負バイアスが示されているが、上部マイクロスケ-ル電極(曲線164)に向かう電流についてのみ、ヒステリシスが生じ、対応する抵抗が図5Dに示されている(曲線166と168)。どちらの場合でも、留意すべき2つの重要事項がある。まず第1に、ヒステリシスの方向において、後続の第2のバイアス(図5Bおよび図5Dの「バイアス2」)が第1のバイアス(図5Bおよび図5Dの「バイアス1」)の上に実行された場合には、内部抵抗は最後の抵抗値から始まる。第2に、ヒステリシスの方向においてバイアス中に極性が変化した場合には、抵抗値は急速に減少する。
メモリスタが第1のニュ-ロン120の軸索と第2のニュ-ロン122の樹状突起との間に配置される場合には、メモリスタの内部抵抗の増幅がシナプスの弱化に対応しなければならない。これは、第1のニュ-ロン120からの信号が第2のニュ-ロン122に対して弱化する効果を有するべきであることを意味する(方向LTD(長期抑圧:Long Term Depression)領域)。逆もまた同様に、メモリスタの内部抵抗の弱化は、強い増強に対応することが示される。すなわち、第1のニュ-ロン120からの信号が、第2のニュ-ロン122に対してより強い影響を有するべきであるということである(方向LTP(長期増強:Long Term Potentiation)領域)。メモリスタがバイオハイブリッドシナプスを表現するために、方向LTDまたはLTPに関する内部抵抗のこの変化は、STDPの条件(トリプレット)を満たさなければならない。これは、非対称メモリスタ100によってのみ満たすことができる。
好適なシステム設定を図6(a)〜(d)においてさらに詳細に示す。図6(a)には、細胞外空間の負スパイクとしてメモリスタ100の端子で測定された細胞外電位(ECP:extracellular potential)の模式図を示す。その信号が下部電極104(シナプス後)に印加された場合、負ECPは内部抵抗を強く減少させる。同じ信号が上部電極102(シナプス前)に印加された場合、負ECPは内部抵抗をゆっくり増加させる。言い換えれば、下部電極104の負信号は抵抗を強く減少させ、上部電極102の負信号は抵抗をゆっくり増加させる。図6(b)は、シナプス前ニュ-ロンA(120)とシナプス後ニュ-ロンB(122)との間に(接続された)バイオハイブリッドシナプスのシステム設定を表す。
図6(c)は、シナプス後、シナプス前、およびシナプス後の(後-前-後のトリプレット)細胞外電位が引き続いてメモリスタに印加された場合の、メモリスタ100の抵抗の時間的変化を示す図である。そこでは、縦軸は抵抗を示し、横軸は時間を示す。
図6(c)において、第1の抵抗線180はメモリスタ100の初期抵抗または初期状態を示す。第2の抵抗線182は第1のシナプス後ECPの後のメモリスタ100の抵抗を示す。第3の抵抗線184は第1のシナプス前ECPの後のメモリスタ100の抵抗を示す。第4の抵抗線186は第2のシナプス後ECPの後のメモリスタ100の抵抗を示す。
図6(c)に示すように、メモリスタは、STDPにおけるLTPのための「後-前-後」トリプレットを満たす。このようにして、ニュ-ロンA(120)からの影響が増加する場合に、より多くの電圧がニュ-ロンB(122)に到達する。
図6(d)は、シナプス前、シナプス後、およびシナプス前の(前-後-前のトリプレット)細胞外電位が引き続いてメモリスタ100に印加された場合の、メモリスタ100の抵抗の時間的変化を示す図である。そこでは、縦軸は抵抗を示し、横軸は時間を示す。
図6(d)において、第1の抵抗線190はメモリスタ100の初期抵抗または初期状態を示す。第2の抵抗線192は第1のシナプス前ECPの後のメモリスタ100の抵抗を示す。第3の抵抗線194は第1のシナプス後ECPの後のメモリスタ100の抵抗を示す。第4の抵抗線196は第2のシナプス前ECPの後のメモリスタ100の抵抗を示す。
図6(c)に示すように、メモリスタは、STDPにおけるLTDのための「前-後-前」トリプレットを満たす。このようにして、ニュ-ロンA(120)からの影響が減少する場合に、より少ない電圧がニュ-ロンB(122)に到達する。
言い換えれば、内部抵抗の経過は、図6(c)では「後-前-後」トリプレットの後の減少した値(強い増強)を示し、図6(d)では「前-後-前」トリプレットの後の無視できる変化を示している。
両極性に対するメモリスタ100の非対称挙動は基本的に重要であって、それはSTDP条件を満たすための正確な挙動を与える。逆極性に対する抵抗の小さい減少と比較した、極性に対する抵抗のゆっくりした増加は、対称構造と非対称構造についての有限要素法(FEM:finite element method)計算を用いて調べることができる。
要約すると、非対称メモリスタ100を用いることで、ニュ-ロンの電気信号挙動が直接複製または再生されるので、現実の生物学的ニュ-ロンネットワ-クとの相互接続の問題は本発明によって解決される。信号レベルの適合によって、生物学的ニュ-ロンのシナプスは、生体内または生体外で刺激することができるが、コンピュ-タ回路の電気的ハ-ドウェアニュ-ロンとバイオハイブリッドコンピュ-タとの間のインタ-フェ-スとして構成することもできる。このようにして、バイオハイブリッドコンピュ-タが、どのようにシナプス接続を変化させて、より長いシミュレ-ション段階にわたって外感覚刺激に適応し、情報を解読するかを見ることができる。
本発明の装置によってバイオハイブリッドシナプスを実施することができるので、神経人工器官に関連して議論されていたが実施できなかったハ-ドウェアにおいて、ニュ-ロンインタ-フェ-スを容易に実現することができる。蝸牛移植、網膜刺激、および運動皮質の運動制御は、アプリケ-ションインタ-フェ-スと考えられている。また、ニュ-ロンネットワ-クおよび/またはバイオハイブリッド・コンピュ-タ・システムは、本発明に関する考慮すべき点である。
産業応用は、医用生体工学の利用によって与えられる。世界的規模の連続的な人口の高齢化のため、新しいリハビリテ-ション技術および感覚的な交換システムの使用はますます必要になる。
図7は、本発明の一実施形態によるニュ-ラルネットワ-ク118のブロック図である。ニュ-ラルネットワ-ク118は、第1のニュ-ロン120、第2のニュ-ロン122、および本発明の概念による非対称メモリスタ100を含む。非対称メモリスタ100は、第1のニュ-ロン120と第2のニュ-ロン122との間に直列に接続することができる。
図7に示すように、人工シナプスは非対称メモリスタ100により実現することができる。この装置は、現実の生物学的ニュ-ロンネットワ-クと直接相互接続することができる。構造の非対称性のため、非対称メモリスタ100内では一方向の信号の流れがある。ニュ-ロン120および122が、非対称メモリスタ100を介して、または生物学的シナプスを介して、現実の生物学的シナプスの機能が同等に複製/再生されるように接続を確立するかどうかは、ここでは重要な役割を果たさない。
本発明によれば、ニュ-ロンを発火させる場合に、ニュ-ロンの刺激電圧(ミリボルト)と細胞外電位の測定電圧(マイクロボルト)が異なることにより存在するさらなる問題点が除去される。この点については、小胞は、化学的微小区画から電圧制御浸透膜を介してシナプス後の間隙に放出される[Daniel T Simon, Sindhulakshmi Kurup, Karin C Larsson, Ryusuke Hori, Klas Tybrandt, Michel Goiny, Edwin W H Jager, Magnus Berggren, Barbara Canlon and Agneta Richter-Dahlfors, Organic electronics for precise delivery of neurotransmitters to modulate mammalian sensory function, 2009, Nature Materials, (8), 9, 742-746. http://dx.doi.org/10.1038/nmat2494], [Norma Graf, Alexander Tanno, Alexander Dochter, Nuria Rothfuchs, Janos Voeroes and Tomaso Zambelli, Electrochemically driven delivery to cells from vesicles embedded in polyelectrolyte multilayers, Soft Matter, Doi;10.1039/c2sm07272f]。小胞の放出確率は、印加電圧特性曲線に比例する。分泌された神経伝達物質は、間隙を通って拡散し、特定のイオンチャネルの対応する連絡点にドッキングし、イオンがチャネルを横断して、ニュ-ロンの脱分極を導くことができるように、イオンチャネルを開く。この挙動は、図8の議論から明らかになる人工トリパ-タイトシナプス300によって、実現することができる。
図8は、本発明の一実施形態による人工トリパ-タイトシナプス300のブロック図である。人工トリパ-タイトシナプス300は、すでに上で詳細に説明したメモリスタ100、および電界効果トランジスタ302を含み、メモリスタ100は電界効果トランジスタ302のゲ-ト304に接続されている。
図8に示すように、非対称メモリスタ100は、それが膜の電界効果トランジスタ302のゲ-ト304に適用されて、ソ-ス306(区画の小胞)およびドレイン308(シナプス後の間隙)を制御するように、配線することができる。すでに述べたように、その回路はトリパ-タイトシナプス300で実現される。
これらのシナプスがバイオハイブリッドタイプであるという事実は、ニュ-ロンネットワ-クに対して隠されたままである。ネットワ-クの現実の生物学的信号の能力は、不変のままである。非対称メモリスタ100は、ネットワ-ク118内のニュ-ロン120とニュ-ロン122との間の結合を強化する役割と弱化する役割を果たす。それらのバイオハイブリッドシナプスの存在は、同じ信号挙動のために、ニュ-ロンネットワ-ク118から隠されている。これによって、増幅のために最先端のCMOS技術と結合させ、能動的な利得または信号処理を提供することが可能であり、生体試料にとっては隠されたままである。
いくつかの実施形態では、本発明のメモリスタ100は、独国特許出願公開第102010000565A1に開示されたハイブリッド3次元センサアレイにおいて実施することができる。
いくつかの態様を装置に関して説明したが、これらの態様が対応する方法の説明も表していることは明らかであって、ブロックまたは装置は方法ステップまたは方法ステップの特徴に対応する。同様に、方法ステップに関して説明された態様は、対応するブロックもしくは品目、または対応する装置の特徴の説明も表している。方法ステップのいくつかまたは全ては、ハ-ドウェア装置、例えば、マイクロプロセッサ、プログラム可能なコンピュ-タ、または電子回路などによって(または、それを用いて)実行することができる。いくつかの実施形態では、最も重要な方法ステップのうちのいずれかまたは複数は、このような装置によって実行することができる。
上述した実施形態は、本発明の原理の単なる例示にすぎない。本明細書に記載した配置および詳細の修正および変更は、他の当業者にとっては明らかであることは理解されよう。したがって、意図するところは、添付した特許の請求の範囲よってのみ限定され、本明細書の実施形態の記載および説明として提示した具体的な詳細によって限定されるものではないということである。

Claims (8)

  1. 第1の電極(102)、第2の電極(104)、及び前記第1の電極(102)と前記第2の電極(104)との間に配置されたメモリスタ層(106)を備え、前記メモリスタ層(106)における非対称な電流密度の分布を得るように構成されているメモリスタ(100)と、
    電界効果トランジスタ(302)と、を備え、
    前記メモリスタ(100)は前記電界効果トランジスタ(302)のゲート(304)に接続されており、
    前記メモリスタ層(106)は、前記メモリスタ層(106)の前記非対称電流密度分布を得るために、非対称ドーピング濃度分布または非対称トラップ密度分布を含み、
    前記電流密度は前記メモリスタ層(106)内の等電位線(112)に沿って変化し、または前記メモリスタ層(106)内の前記電流密度は、前記第1の電極(102)から前記第2の電極(104)までの電流経路(116)に沿って非対称である、人工トリパータイトシナプス(300)。
  2. 前記メモリスタ層(106)の導電性の断面積(114)は、前記第1の電極(102)から前記第2の電極(104)までの電流経路(116)に沿って変化する請求項1に記載の人工トリパータイトシナプス(300)。
  3. 前記第1の電極(102)の領域は、前記メモリスタ層(106)の前記非対称な電流密度の分布を得るために、前記第2の電極(104)の領域より少なくとも1.5倍大きい請求項1又は2に記載の人工トリパータイトシナプス(300)。
  4. 前記第1の電極(102)に接触する前記メモリスタ層(106)の領域は、前記メモリスタ層(106)の前記非対称な電流密度の分布を得るために、前記第2の電極(104)に接触する前記メモリスタ層(106)の領域より少なくとも1.5倍大きい請求項1からのいずれか1項に記載の人工トリパータイトシナプス(300)。
  5. 前記メモリスタ層(106)はTiO2を含む請求項1からのいずれか1項に記載の人工トリパータイトシナプス(300)。
  6. 前記第1の電極(102)および/または前記第2の電極(104)はTiを含む請求項1からのいずれか1項に記載の人工トリパータイトシナプス(300)。
  7. 請求項1からのいずれか1項に記載の人工トリパータイトシナプス(300)を備えたニューラルネットワーク(118)。
  8. 第1のニューロン(120)と、
    第2のニューロン(122)と、をさらに備え、
    前記人工トリパータイトシナプス(300)は前記第1のニューロン(120)と前記第2のニューロン(122)との間に直列に接続されている請求項に記載のニューラルネットワーク(118)。
JP2015551996A 2013-01-14 2013-01-14 非対称メモリスタ Active JP6162822B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/050598 WO2014108215A1 (en) 2013-01-14 2013-01-14 Asymmetrical memristor

Publications (2)

Publication Number Publication Date
JP2016510501A JP2016510501A (ja) 2016-04-07
JP6162822B2 true JP6162822B2 (ja) 2017-07-12

Family

ID=47603637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015551996A Active JP6162822B2 (ja) 2013-01-14 2013-01-14 非対称メモリスタ

Country Status (5)

Country Link
US (1) US9704093B2 (ja)
EP (1) EP2943958B1 (ja)
JP (1) JP6162822B2 (ja)
HK (1) HK1216801A1 (ja)
WO (1) WO2014108215A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320588B1 (en) * 2012-04-16 2022-05-03 Mohammad A. Mazed Super system on chip
US9755146B2 (en) * 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9824753B2 (en) * 2015-10-21 2017-11-21 Technische Universiteit Delft Computing device for “big data” applications using memristors
EP3537344B1 (en) * 2016-11-28 2024-01-24 Huawei Technologies Co., Ltd. Signal processing method and device based on spiking neural network
US11276820B2 (en) 2017-10-19 2022-03-15 Ryukoku University Memristor and neural network using same
CN110546778A (zh) * 2018-03-16 2019-12-06 深圳市汇顶科技股份有限公司 忆阻器的制造方法、忆阻器和阻变式随机存取存储器rram
US10586922B1 (en) 2018-08-21 2020-03-10 International Business Machines Corporation Symmetric tunable PCM resistor for artificial intelligence circuits
CN109460818A (zh) * 2018-09-25 2019-03-12 电子科技大学 一种基于忆阻桥和阵列的多层神经网络设计方法
CN110110840B (zh) * 2019-04-22 2020-11-27 中国地质大学(武汉) 一种基于忆阻神经网络的联想记忆情感识别电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206541A (en) * 1991-04-30 1993-04-27 The Johns Hopkins University Current-mode based analog circuits for synthetic neural systems
US7359888B2 (en) 2003-01-31 2008-04-15 Hewlett-Packard Development Company, L.P. Molecular-junction-nanowire-crossbar-based neural network
US6927074B2 (en) * 2003-05-21 2005-08-09 Sharp Laboratories Of America, Inc. Asymmetric memory cell
US20090206375A1 (en) * 2008-02-19 2009-08-20 Saha Samar K Reduced Leakage Current Field-Effect Transistor Having Asymmetric Doping And Fabrication Method Therefor
JP5154666B2 (ja) * 2008-03-14 2013-02-27 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. ニューロモーフィック回路
US7846807B2 (en) * 2008-06-19 2010-12-07 Hermes-Epitek Corp. Method for forming memristor material and electrode structure with memristance
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
CN102265397B (zh) * 2008-12-23 2014-10-29 惠普开发有限公司 忆阻设备以及制造和使用所述忆阻设备的方法
WO2010085225A1 (en) * 2009-01-26 2010-07-29 Hewlett-Packard Development Company, L.P. Controlled placement of dopants in memristor active regions
US8812418B2 (en) * 2009-06-22 2014-08-19 Hewlett-Packard Development Company, L.P. Memristive adaptive resonance networks
WO2011016794A2 (en) * 2009-07-28 2011-02-10 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
US8275728B2 (en) * 2009-11-05 2012-09-25 The United States Of America As Represented By The Secretary Of The Air Force Neuromorphic computer
US8120071B2 (en) * 2010-01-11 2012-02-21 Hewlett-Packard Development Company, L.P. Memfet ram
US8111494B2 (en) * 2010-01-28 2012-02-07 Hewlett-Packard Development Company, L.P. Memristor-protection integrated circuit and method for protection of a memristor during switching
DE102010000565A1 (de) 2010-02-26 2011-09-01 Technische Universität Ilmenau Hybrides dreidimensionales Sensorarray, insbesondere zur Vermessung elektrogener Zellanordnungen, sowie Messanordnung
US8433665B2 (en) * 2010-07-07 2013-04-30 Qualcomm Incorporated Methods and systems for three-memristor synapse with STDP and dopamine signaling
US8274813B2 (en) * 2010-07-16 2012-09-25 Hewlett-Packard Development Company, L.P. Memristive negative differential resistance device
FR2977350B1 (fr) * 2011-06-30 2013-07-19 Commissariat Energie Atomique Reseau de neurones artificiels a base de dispositifs memristifs complementaires
US20140153318A1 (en) * 2011-07-22 2014-06-05 Frederick Perner Circuit and method for reading a resistive switching device in an array
EP2737482A4 (en) * 2011-07-27 2015-05-06 Hewlett Packard Development Co METHOD AND SYSTEM FOR REDUCING CAPACITY OF A WRITE BUFFER IN MEMRISTOR-BASED DATA STORAGE DEVICES
AU2013330962B2 (en) * 2012-10-19 2017-10-19 Georgia Tech Research Corporation Multilayer coatings formed on aligned arrays of carbon nanotubes

Also Published As

Publication number Publication date
JP2016510501A (ja) 2016-04-07
US20160019453A1 (en) 2016-01-21
US9704093B2 (en) 2017-07-11
EP2943958B1 (en) 2019-05-22
WO2014108215A1 (en) 2014-07-17
EP2943958A1 (en) 2015-11-18
HK1216801A1 (zh) 2016-12-02

Similar Documents

Publication Publication Date Title
JP6162822B2 (ja) 非対称メモリスタ
Jang et al. Polymer analog memristive synapse with atomic-scale conductive filament for flexible neuromorphic computing system
Choi et al. A self-rectifying TaO y/nanoporous TaO x memristor synaptic array for learning and energy-efficient neuromorphic systems
Najem et al. Memristive ion channel-doped biomembranes as synaptic mimics
Ham et al. Neuromorphic electronics based on copying and pasting the brain
Lv et al. From biomaterial-based data storage to bio-inspired artificial synapse
Covi et al. Analog memristive synapse in spiking networks implementing unsupervised learning
Pedretti et al. Memristive neural network for on-line learning and tracking with brain-inspired spike timing dependent plasticity
Kuzum et al. Synaptic electronics: materials, devices and applications
Serrano-Gotarredona et al. STDP and STDP variations with memristors for spiking neuromorphic learning systems
Cha et al. Conductive-bridging random-access memories for emerging neuromorphic computing
US10748059B2 (en) Architecture for an electrochemical artificial neural network
Mikhaylov et al. One-board design and simulation of double-layer perceptron based on metal-oxide memristive nanostructures
Sung et al. Simultaneous emulation of synaptic and intrinsic plasticity using a memristive synapse
Erokhin et al. Bio-inspired adaptive networks based on organic memristors
Yu et al. Ionotronic neuromorphic devices for bionic neural network applications
EP3317224B1 (en) Neuromorphic network
Li et al. Synaptic iontronic devices for brain-mimicking functions: Fundamentals and applications
US20210012974A1 (en) Fully-printed all-solid-state organic flexible artificial synapse for neuromorphic computing
Zhang et al. Implementation of simple but powerful trilayer oxide-based artificial synapses with a tailored bio-synapse-like structure
Thomas et al. Tunnel junction based memristors as artificial synapses
Tan et al. Perspective: Uniform switching of artificial synapses for large-scale neuromorphic arrays
Lee et al. Realization of biomimetic synaptic functions in a one-cell organic resistive switching device using the diffusive parameter of conductive filaments
Sheridan et al. Memristors and memristive devices for neuromorphic computing
Ng et al. Forming-less compliance-free multistate memristors as synaptic connections for brain-inspired computing

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170615

R150 Certificate of patent or registration of utility model

Ref document number: 6162822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250