KR20060067841A - 기억소자 및 기억장치 - Google Patents

기억소자 및 기억장치 Download PDF

Info

Publication number
KR20060067841A
KR20060067841A KR1020050122287A KR20050122287A KR20060067841A KR 20060067841 A KR20060067841 A KR 20060067841A KR 1020050122287 A KR1020050122287 A KR 1020050122287A KR 20050122287 A KR20050122287 A KR 20050122287A KR 20060067841 A KR20060067841 A KR 20060067841A
Authority
KR
South Korea
Prior art keywords
memory
thin film
oxide
layer
film
Prior art date
Application number
KR1020050122287A
Other languages
English (en)
Other versions
KR101171065B1 (ko
Inventor
카쓰히사 아라타니
아키라 코우치야마
테쓰야 미즈구치
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060067841A publication Critical patent/KR20060067841A/ko
Application granted granted Critical
Publication of KR101171065B1 publication Critical patent/KR101171065B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

정보의 기록 등의 동작을 안정되게 행할 수 있고, 열에 대해서도 안정된 구성의 기억소자를 제공한다. 제 1의 전극(2)과 제 2의 전극(6)과의 사이에, 기억층(4) 및 이온원층(3)이 끼워져 구성되고, 이온원층(3)에, Cu, Ag, Zn으로부터 선택되는 어느 한 원소와, Te,S,Se로부터 선택되는 어느 한 원소가 포함되며, 기억층(4)이, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물중 어느 하나 또는 그것들의 혼합재료로 이루어지는 기억소자(10)를 구성한다.
기억층, 이온원층, 기억소자, 기판, 상부 전극, 하부 전극

Description

기억소자 및 기억장치{MEMORY ELEMENT AND MEMORY DEVICE}
도 1은 본 발명의 일 실시예의 기억소자의 개략적인 구성도(단면도),
도 2는 A : 샘플 1의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과, B : 샘플 2의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과, C : 샘플 3의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과이고,
도 3은 본 발명의 다른 실시예의 기억소자의 개략적인 구성도(단면도),
도 4는 A : 샘플 4의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과, B : 샘플 5의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과이고,
도 5는 A : 샘플 6의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과, B : 샘플 7의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과이고,
도 6은 A : 샘플 8의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과, B : 샘플 9의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과이고,
도 7은 A : 샘플 10의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과, B : 샘플 11의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과이고, C : 샘플 12의 기억소자의 Ⅰ-Ⅴ특성의 측정 결과이고,
도 8은 반복 기록·소거 시험의 측정 장치의 개략적인 구성을 도시한 도면이 다.
[도면의 주요부분에 대한 부호의 설명]
1 : 기판 2 : 하부 전극
3 : 이온원층 4 : 기억용 박막(기억층)
5 : 절연층(절연막) 6 : 상부 전극
10, 20 : 기억소자
본 발명은, 정보를 기록할 수 있는 기억소자 및 기억소자를 이용한 기억장치에 관한 것이다.
컴퓨터 등의 정보기기에 있어서는, 랜덤·액서스·메모리로서, 동작이 고속이고, 고밀도의 DRAM이 널리 사용되고 있다.
그러나, DRAM은, 전자기기에 이용되는 일반적인 논리회로LSI나 신호처리와 비교하여 제조 프로세스가 복잡하기 때문에, 제조 원가가 높아지고 있다.
또한 DRAM은, 전원을 끄면 정보가 사라지는 휘발성 메모리이며, 빈번하게 리프레시 동작, 즉 기록한 정보(데이터)를 판독하여, 재증폭하고, 재차 재기록하는 동작을 행할 필요가 있다.
그래서, 전원을 꺼도 정보가 사라지지 않는 비휘발성의 메모리로서, 예를 들 면 FeRAM(강유전체 메모리)이나 MRAM(자기기억소자)등이 제안되고 있다.
이들의 메모리의 경우, 전원을 공급하지 않아도 기록한 정보를 장시간 계속해서 유지하는 것이 가능하게 된다.
또한 이들의 메모리의 경우, 비휘발성으로 함으로써, 리프레쉬 동작을 필요로 하지 않아, 그 만큼 소비전력을 저감할 수 있다고 생각할 수 있다.
그러나, 상기의 비휘발성의 메모리는, 각 메모리 셀을 구성하는 메모리 소자의 축소화에 따라, 기억소자로서의 특성을 확보하는 것이 곤란하게 된다.
이 때문에, 디자인 룰의 한계나 제조 프로세스상의 한계까지 소자를 축소화 하는 것은 곤란하다.
그래서, 축소화에 적합한 구성의 메모리로서, 새로운 타입의 기억소자가 제안되고 있다.
이 기억소자는, 2개의 전극의 사이에, 어느 금속을 포함하는 이온 도전체를 끼운 구조이다.
그리고, 2개의 전극의 어느 한쪽에 이온 도전체안에 포함되는 금속을 포함시킴으로써, 2개의 전극간에 전압을 인가했을 경우에, 전극안에 포함되는 금속이 이온 도전체안에 이온으로서 확산하므로, 이에 따라 이온 도전체의 저항값 또는 캐패시턴스 등의 전기 특성이 변화된다.
이 특성을 이용하여, 메모리 장치를 구성하는 것이 가능하다(예를 들면 특허문헌 1, 비특허문헌 1참조).
구체적으로는, 이온 도전체는 칼코게나이드와 금속과의 고용체로 이루어지 고, 또한 구체적으로는, AsS, GeS, GeSe에 Cu, Ag, Zn이 고용(固溶)된 재료로 이루어지며, 2개의 전극 중 어느 한쪽의 전극에는, Cu, Ag, Zn을 포함하고 있다(상기 특허문헌 1참조)
또한, 결정 산화물 재료를 이용한 각종 불휘발 메모리도 제안되고 있고, 예를 들면 Cr가 도프된 SrZrO3 결정재료를, SrRuO3 또는 Pt에 의한 하부 전극과, Au 또는 Pt에 의한 상부 전극에 의하여 끼운 구조의 디바이스에 있어서, 극성이 다른 전압의 인가에 의해 가역적으로 저항이 변화되는 것에 의한 메모리가 보고되고 있다(비특허문헌 2 참조). 단, 그 원리 등의 상세는 불분명하다.
[특허문헌 1]일본국 특표 2002-536840호 공보
[비특허문헌 1]닛께이 일렉트로닉 2003년 1월 20일 호(제 104 쪽)
[비특허문헌 2]A-Beck et al., Appl.Phys.Lett.,77, (2000년), p.139
그러나, 전술한, 상부 전극 또는 하부 전극 중 어느 하나에 Cu, Ag, Zn을 포함하고, 그것들의 전극에 GeS 또는 GeSe아모퍼스 칼코게나이드 재료가 끼워진 구조의 기억소자나, 결정 산화물 재료를 이용한 기억소자는, 저항의 온·오프비, 즉 저저항 상태의 저항값(온 저항)과 고저항 상태의 저항값(오프 저항)과의 비가, 매우 크며, 예를 들면 4자리수 이상도 있다.
그리고, 이와 같이 저항의 온·오프비가 매우 큰 기억소자에 대하여, 짧은 전압 펄스를 인가했을 경우에는, 그것들의 저항값의 중간값을 취하는 경우가 있다.
기억소자의 저항값이 중간값을 취하면, 읽어낼 때 데이터 식별의 마진이 저하된다.
이 저항값이 중간값을 취하는 문제는, 저항이 변화되는 박막, 예를 들면 GeS, GeSe등의 막두께가 비교적 두껍게(예를 들면 10nm이상)되어 있기 때문에, 전압을 인가했을 경우의 전기장 강도가 비교적 약해지고, 그 때문에, 이온으로서 이동해야 할 Cu, Ag, Zn등의 원자가 일정한 위치 사이를 이동하는 것이 아니라, 그 도중에 트랩 되어버리는 결과라고 생각할 수 있다. 또한 저항이 변화되는 박막의 막두께가 비교적 두껍기 때문에, 기억소자의 동작 속도가 늦어진다.
또한, 기록·소거의 동작시의 전기장 강도가 약해지는 것으로, 이동 후의 이온 원자(기록 과정 또는 소거 과정 후에는 이온 상태로부터 비이온 상태로 천이하고 있다)가 이동을 재개하는 에너지 레벨이 낮아지는 것을 예상할 수 있으며, 그 결과로서, 불휘발성 메모리로서 필요한 유지 특성을 충분히 확보하는 것이 곤란하게 된다.
따라서, 전술한 기억소자에 있어서, 저항이 변화됨으로써 정보가 기록되는 기억용 박막에는, 얇은 막두께에서도 충분한 절연 내압을 갖는 재료를 이용하는 것이 바람직하다.
또한 기억용 박막이 저저항이 된 상태에서는, 비교적 큰 전류밀도의 전류가 흘러, 쥴 열에 의해 비교적 고온이 되기 때문에, 융점이 높은 재료를 이용하는 것이 바람직하다.
그래서, 본 발명자 등은, 먼저, 저항이 변화됨으로써 정보가 기록되는 기억용 박막에, 희토류 산화물 박막을 이용하는 것을 제안하고 있다.
기억용 박막에 희토류 산화물 박막을 이용함으로써, 막두께를 얇게 해도 충분한 저항 변화를 얻을 수 있기 때문에, 막두께를 얇게 하여 전기장 강도를 강하게 함으로써, 전술한 문제를 해결하는 것이 가능하게 된다.
이 희토류 산화물 박막의 재료로서는, 각종 희토류 원소의 산화물을 사용하는 것이 가능하지만, 재료의 원가를 낮추는 것도 고려하면, 희토류 산화물 이외도 포함하는, 또는 광범위한 재료를 사용할 수 있는 것이 바람직하다.
특히, 기억소자의 제작 공정을 반도체의 제조 프로세스 사이에 짜 넣을 경우에는, 예를 들면 반도체의 제조 프로세스로의 채용 실적이 있는 재료 또는 반도체로의 적응성이 검토된 적이 있는 재료를 이용하는 것이 바람직하다는 이점이 있다.
전술한 문제를 해결하기 위해, 본 발명에 있어서는, 정보의 기록 등의 동작을 안정되게 행할 수 있고, 열에 대하여도 안정된 구성의 기억소자 및 이를 이용한 기억장치를 제공하는 것이다.
본 발명의 기억소자는, 제 1의 전극과 제 2의 전극 사이에, 기억층 및 이온원층이 끼워져서 구성되고, 이온원층에, Cu, Ag, Zn으로부터 선택되는 어느 한 원소와, Te, S, Se로부터 선택되는 어느 한 원소가 포함되며, 기억층은, 탄탈 산화 물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나 또는 그것들의 혼합재료로 이루어지는 것이다.
본 발명의 기억장치는, 제 1의 전극과 제 2의 전극과의 사이에, 기억층 및 이온원층이 끼워져서 구성되고, 이온원층에, Cu, Ag, Zn으로부터 선택되는 어느 한 원소와, Te,S,Se로부터 선택되는 어느 한 원소가 포함되며, 기억층이, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나 또는 그것들의 혼합재료로 이루어지는 기억소자와, 제 1의 전극측에 접속된 배선과, 제 2의 전극측에 접속된 배선을 갖고, 기억소자가 다수 배치되어 이루어지는 것이다.
상기의 본 발명의 기억소자의 구성에 의하면, 제 1의 전극과 제 2의 전극과의 사이에, 기억층 및 이온원층이 끼워져서 구성되고, 이 이온원층에, Cu, Ag, Zn으로부터 선택되는 어느 한 원소와, Te,S,Se로부터 선택되는 어느 한 원소가 포함되어 있기 때문에, 기억층의 저항 상태가 변화되는 것을 이용하여, 정보를 기록할 수 있게 된다.
구체적으로는, 예를 들면 Cu, Ag, Zn을 포함하는 이온원층 자체 또는 이온원층에 접하는 전극측에 정전위를 인가하여 기억소자에 전압을 걸면, 이온원층에 포함되는 Cu, Ag, Zn(이온원 원소)이 이온화하여 기억층내에 확산되고, 다른 쪽의 전극측의 부분에서 전자와 결합하여 석출함으로써 또는 기억층안에 머물러 절연막의 불순물준위를 형성함으로써, 기억층의 저항값이 낮아지며, 이에 따라 정보의 기록을 행하는 것이 가능하게 된다.
또한 이 상태로부터, Cu, Ag, Zn을 포함하는 이온원층 또는 이온원층에 접하는 한쪽의 전극측에 부전위를 인가하여 기억소자에 부전압을 걸면, 다른 쪽의 전극측에 석출하고 있었던 Cu, Ag, Zn이 다시 이온화하고, 한쪽의 전극측으로 되돌아감으로써 기억층의 저항값이 원래의 높은 상태에 되돌아가, 기억소자의 저항값도 높아지므로, 이에 따라 기록한 정보의 소거를 행하는 것이 가능하게 된다.
또한 이온원층에, Te,S,Se로부터 선택되는, 어느 한 원소(칼코게나이드원소)가 포함되어 있는 것에 의해, Cu, Ag, Zn의 이온화가 촉진된다.
그리고, 기억층이, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나, 혹는 그것들의 혼합재료로 이루짐으로써, 이들의 산화물의 융점이 높기 때문에, 온도상승에 대한 기억층의 미세구조의 안정화를 도모할 수 있다.
이에 따라 기억층의 내열성을 향상할 수 있기 때문에, 기억소자의 고온 프로세스 하에서의 제조 제품 비율을 향상시킬 수 있고, 또 기록·소거 등 기억소자의 동작시의 국소적인 온도상승에 대한 안정성을 개선하며, 예를 들면 반복해서 다시 쓰기 가능회수를 늘릴 수 있고, 또한 고온환경하 등에서의 장기 데이터 보존시에 있어서도, 안정되게 고저항 상태를 유지할 수 있다.
또한 상기의 산화물로 이루어지는 기억층은, 막두께를 얇게 해도 충분한 절연 내압을 갖기 때문에, 고저항 상태를 용이하게 실현할 수 있고, 핀홀 등의 결함을 적게 할 수 있으므로, 정보의 기록을 안정되게 행할 수 있다.
상기의 본 발명의 기억장치의 구성에 의하면, 전술한 본 발명에 따른 기억소 자와, 제 1의 전극측에 접속된 배선과, 제 2의 전극측에 접속된 배선을 갖고, 기억소자가 다수배치되어 이루짐으로써, 기억소자에 배선으로부터 전류를 흐르게 하여 정보의 기록이나 정보의 소거를 행할 수 있다.
상기의 본 발명의 기억소자 및 기억장치에 있어서, 이온원층이 CuTe를 포함하여 이루어지는 구성으로 하는 것도 가능하다.
이러한 구성으로 했을 때에는, Te가 다른 칼고겐 원소와 비교하여 도전성이 높고, 또 Cu도 도전성이 높기 때문에, 이온원층의 저항값이 낮아지며, 기억층과의 저항값의 차이가 커진다. 이 때문에, 정보의 기록·소거에 의한 기억소자의 저항 변화는, 주로 저항값이 높은 기억층의 저항 변화에 의하게 된다.
이에 따라 가령 CuTe가 포함하는 이온원층이 온도상승에 의해 저항값이 변화된 경우에 있어서도, 기억소자의 저항값의 변화에 거의 영향을 미치지 않게 되므로, 메모리 동작에 큰 영향을 주지 않는다.
따라서, 제조시나 사용시, 고온환경하의 보존시에 있어서, 기억소자의 특성이 열화되는 것을 더욱 억제할 수 있다.
우선, 본 발명의 구체적인 실시예의 설명에 앞서 본 발명의 개요에 관하여 설명한다.
전술한 기억소자에 있어서, 저항이 변화됨으로써 정보가 기록되는 기록층이 되는 박막(기억용 박막)은, 고저항 상태를 용이하게 실현할 수 있고, 핀홀 등의 결함이 적어지게 되도록, 상당히 얇은 막임에도 불구하고, 충분한 절연 내성을 얻을 수 있는 것이 바람직하다. 또한 저저항 상태(온 상태)에서는 비교적 큰 전류밀도의 전류가 흘러 쥴 열이 발생하고, 상당한 고온상태에서의 동작이 되므로, 고온에서도 안정되게 동작한다는 관점으로부터, 융점이 높은 재료인 것이 바람직하다.
얇은 막으로 충분한 절연 내성을 얻을 수 있고, 또한, 반도체로의 적응성이 검토된 재료로서는, MOS트랜지스터의 게이트 절연막의 산화막 재료나, DRAM의 캐패시터용 산화막을 들 수 있다.
절연막으로서는, 일반적으로는 SiO2가 이용되고 있지만, 그 밖에, 게이트 산화막의 박막화를 위해 또한 캐패시턴스를 증대시키기 위해서, 하프늄 산화막, 탄탈 산화막 또는 알루미늄 산화막 등, 각종의 신규재료가 검토되고 있다.
그래서, 본 발명에서는, 기억소자의 기억층에, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나 혹은 그것들의 혼합재료를 이용한다.
이에 따라 매우 얇은 막에서도 충분한 절연체제를 얻을 수 있고, 또 이들 산화물의 융점이 비교적 고온이기 때문에 기억소자를 고온에서도 안정되게 동작하도록 하는 것이 가능하게 된다.
또한 이들 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물은, 상기한 바와 같이 반도체 프로세스에서 사용되고 있다, 또는 사용이 겸용되고 있기 때문에, 비교적 구하기가 쉬우며, 저렴하다는 이점도 가진다.
계속해서, 본 발명의 구체적인 실시예를 설명한다.
본 발명의 일 실시예로서, 기억소자의 개략적인 구성도(단면도)를 도 1에 도시한다.
이 기억소자(10)는, 고전기 전도도의 기판(1), 예를 들면 P형의 고농도의 불순물이 도프된 (P++의) 실리콘 기판(1)위에 하부 전극(2)이 형성되고, 이 하부 전극(2)위에 Cu, Ag, Zn 및 Te,S,Se중 어느 하나의 원소가 함유된, 이온원층(3)이 형성되며, 그 위에 비교적 높은 저항값을 가지는 기억용 박막(기억층)(4)이 형성되어, 이 기억용 박막(4)상의 절연층(5)에 형성된 통로를 거쳐 기억용 박막(4)에 접속하도록 상부 전극(6)이 형성되어 구성되고 있다.
하부 전극(2)에는, 반도체 프로세스에 이용되는 배선 재료, 예를 들면 TiW, Ti, W, Cu, Al, Mo, Ta, WN, TaN, 실리사이드 등을 이용할 수 있다.
이 하부 전극(2)에, 예를 들면 TiW막을 이용했을 경우에는, 막두께를 예를 들면 10nm∼100nm의 범위로 하면 좋다.
또한 이온원층(3)에는, Cu, Ag, Zn의 적어도 어느 하나, 또한, Te,Se,S의 칼코게나이드원소의 적어도 어느 하나를 함유하는, CuTe, GeSbTe, CuGeTe, AgGeTe, AgTe, ZnTe, ZnGeTe, CuS, CuGeS, CuSe, CuGeSe등에, 또한, 보론 또는 희토류 원소 및 실리콘이, 함유된 막을 이용하여 이온원층(3)을 구성할 수 있다.
특히, 저항값이 변화되는 부분을, 비교적 높은 저항값을 갖는 기억용 박막(기억층)(4)에 한정하고, 이 고저항의 기억용 박막(4)에 비하여, 충분히 저항이 낮 은 재료(예를 들면 기억용 박막(4)의 온 시의 저항값보다도 낮다)이라는 관점에서, 이온원층(3)의 칼코게나이드원소로서는 Te를 이용하는 것이 바람직하고, 그것들에, 양이온으로서 용이하게 이동하기 쉬운, Cu, Ag, Zn을 포함한, CuTe, AgTe, ZnTe를 주성분으로 하는 재료에 의해 이온원층(3)을 형성하는 것이 바람직하다.
또한, 이온원층(3)의 양이온이 되는 원소로서 Cu를 이용하여, CuTe를 포함하는 구성으로 하면, 이온원층(3)의 저항을 낮게 하고 이온원층(3)의 저항 변화를 기억용 박막(기억층)(4)의 저항 변화와 비교하여 충분히 작게 할 수 있으므로, 메모리 동작의 안정성을 향상시킬 수 있어, 보다 바람직하다.
이 이온원층(3)에, 예를 들면 CuGeTe막을 이용한 경우에는, 막두께를 예를 들면 5nm∼50nm으로 하면 좋다.
절연층(5)에는, 예를 들면 하드큐어 처리된 포토레지스트, 반도체 장치에 일반적으로 이용되는 SiO2 나 Si3N4, 그 외의 재료, 예를들면 SiON, SiOF, Al2O3, Ta205, HfO2, ZrO2등의 무기재료, 불소계 유기재료, 방향족게 유기재료 등을 이용할 수 있다.
상부 전극(6)에는, 하부 전극(2)과 같이 일반적인 반도체 배선재료가 이용된다.
본 실시예의 기억소자(10)에 있어서는, 특히, 기억용 박막(기억층)(4)을, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나나 혹는 그것들의 혼합재료로 이루어지는 구성으로 한다.
이것들의 산화물은, 융점이 높기 때문에, 온도상승에 대한 기억용 박막(4)의 미세구조의 안정화를 도모할 수 있다.
이에 따라 기억용 박막(기억층)(4)의 내열성을 향상할 수 있으므로, 기억소자의 고온 프로세스 하에서의 제조 제품 비율을 향상시킬 수 있다.
또한 기록·소거 등 기억소자(10)의 동작시의 국소적인 온도상승에 대한 안정성을 개선하고, 예를 들면 반복해서 다시쓰기 가능 회수를 늘릴 수 있다.
또한, 고온환경하 등에서의 장기 데이터 보존시에 있어서도, 안정되게 고저항 상태를 유지할 수 있다.
또한 상기의 산화물로 이루어지는 기억용 박막(기억층)(4)은, 막두께를 얇게 해도 충분한 절연 내압을 갖는다.
이에 따라 고저항 상태를 용이하게 실현할 수 있고, 핀홀 등의 결함을 적게 할 수 있기 때문에, 정보의 기록을 안정되게 행할 수 있다.
본 실시예의 기억소자(10)는, 다음과 같이 동작하도록 하여, 정보의 기억을 행할 수 있다.
우선, Cu, Ag, Zn이 포함된 이온원층(3)에, 예를 들면 정전위(+전위)를 인가하여, 상부 전극(6)측이 마이너스가 되도록, 기억소자(10)에 대하여 정전압을 인가한다. 이에 따라 이온원층(3)로부터 Cu, Ag, Zn이 이온화하고, 기억용 박막(4)내를 확산하고, 상부 전극(6)측에서 전자와 결합해서 석출하거나 혹은 기억용 박막(4) 내부에 확산된 상태로 머문다.
그러면, 기억용 박막(4) 내부에 Cu, Ag, Zn을 다량으로 포함하는 전류 패스 가 형성되거나 혹은, 기억용 박막(4) 내부에 Cu, Ag, Zn에 의한 결함이 다수형성됨으로써, 기억용 박막(4)의 저항값이 낮아진다. 기억용 박막(4) 이외의 각층은, 기억용 박막(4)의 기록 전의 저항값에 비해, 원래 저항값이 낮기 때문에, 기억용 박막(4)의 저항값을 낮게 함으로써, 기억소자(10) 전체의 저항값도 낮게 할 수 있다.
그 후에 정전압을 제거하고, 기억소자(10)에 걸리는 전압을 없애면, 저항값이 낮아진 상태로 유지된다. 이에 따라 정보를 기록하는 것이 가능하게 된다. 한번 만 기록이 가능한 기억장치, 소위, PROM에 이용할 경우에는, 상기한 기록 과정만으로 기록은 완결된다.
한편, 소거가 가능한 기억장치, 소위, RAM 또는 EEPROM등으로의 응용에는, 소거 과정이 필요하지만, 소거 과정에 있어서는, Cu, Ag, Zn이 포함된 이온원층(3)에, 예를 들면 부전위(-전위)를 인가하여, 상부 전극(6)측이 플러스가 되도록, 기억소자(10)에 대하여 부전압을 인가한다. 이에 따라 기억용 박막(4)내에 형성되어 있었던 전류 패스 또는 불순물 준위를 구성하는 Cu, Ag, Zn이 이온화하고, 기억용 박막(4)내를 이동하여 이온원층(3)측에 되돌아 간다.
그러면, 기억용 박막(4)으로부터 Cu, Ag, Zn에 의한 전류 패스,또는, 결함이 소멸하여, 기억용 박막(4)의 저항값이 높아진다. 기억용 박막(4) 이외의 각 층은 원래 저항값이 낮으므로, 기억용 박막(4)의 저항값을 높게 함으로써, 기억소자(10) 전체의 저항값도 높게 할 수 있다.
그 후 부전압을 제거하고, 기억소자(10)에 걸리는 전압을 없애면, 저항값이 높아진 상태로 유지된다. 이에 따라 기록된 정보를 소거하는 것이 가능하게 된다.
이와 같은 과정을 반복함으로써, 기억소자(10)에 정보의 기록(기입)과 기록된 정보의 소거를 반복하여 행할 수 있다.
또한 특히, 이온원층(3)이, 상기의 금속원소(Cu, Ag, Zn)에 가하여, Te,S,Se로부터 선택되는 원소 즉 칼고겐 원소를 포함함으로써, 이온원층(3)내의 금속원소(Cu, Ag, Zr)와 칼고겐 원소(Te,S,Se)가 결합하고, 금속 칼코게나이드층을 형성한다. 이 금속 칼코게나이드층은, 주로 비정질 구조를 갖고 있으며, 예를 들어, 금속 칼코게나이드층으로 이루어지는 이온원층(3)에 접하는 하부 전극(2)측에 정전위를 인가하면, 금속 칼코게나이드층에 포함되는 금속원소(Cu, Ag, Zn)가 이온화하고, 고저항을 도시하는 기억용 박막(4) 안으로 확산하며, 상부 전극(6)측의 일부에서 전자와 결합하여 석출함으로써 또는 기억용 박막(4) 안에 마지막 절연막의 불순물준위를 형성함으로써, 기억용 박막(4)의 저항이 낮아지고, 이에 따라 정보의 기록을 행하는 것이 가능하게 된다.
이 상태로부터, 금속 칼코게나이드층으로 이루어지는 이온원층(3)에 접하는 하부 전극(2)측에 부전위를 인가하면, 상부 전극(6)측에 석출하고 있던 금속원소(Cu, Ag, Zn)가 다시 이온화하고, 금속 칼코게나이드층으로 되돌아감으로써, 기억용 박막(4)의 저항이 원래의 높은 상태로 되돌아가고, 기억소자(10)의 저항도 높아지므로, 이에 따라 기록한 정보의 소거를 행하는 것이 가능하게 된다.
그리고, 예를 들면 저항값이 높은 상태를 「0」의 정보에, 저항값이 낮은 상태를 「1」의 정보에, 각각 대응시키면, 정전압의 인가에 의한 정보의 기록 과정에서 「0」에서 「1」로 바꾸고, 부전압의 인가에 의한 정보의 소거 과정에서 「1」 에서 「0」으로 바꿀 수 있다.
또, 기억용 박막(4)은, 기록 전의 초기 상태는 고저항인 것이 일반적이지만, 프로세스 공정에서의 플라즈마 처리, 어닐 처리 등에 의해, 초기에 기록 상태인 저저항을 나타내고 있어도 상관없다.
기록 후의 저항값은, 기억소자(10)의 셀 사이즈 및 기억용 박막(4)의 재료조성보다도, 기록시에 인가되는 전압 펄스 또는 전류 펄스의 폭이나 전류량 등의 기록 조건에 의존하여, 초기 저항값이 100kΩ이상인 경우에는, 약 50Ω∼50kΩ의 범위가 된다.
기록 데이터를 복조하기 위해서는, 초기의 저항값과 기록 후의 저항값의 비가, 약 2배 이상이면 충분하므로, 기록 전의 저항값이 100Ω이고, 기록 후의 저항값이 50kΩ,혹은 기록 전의 저항값이 100kΩ, 기록 후의 저항값이 50kΩ이라는 상황이면 충분하며, 기억용 박막(4)의 초기의 저항값은 그러한 조건을 만족시키도록 설정된다. 기억용 박막(4)의 저항값은, 예를 들면 산소농도, 막두께, 면적, 또한, 불순물 재료의 첨가에 의해 조정하는 것이 가능하다.
상기의 실시예의 기억소자(10)의 구성에 의하면, 하부 전극(2)과 상부 전극(6)과의 사이에, 이온원층(3)과, 기억용 박막(4)이 끼워진 구성으로 함으로써, 예를 들면 이온원층(3)측에 정전압(+전위)을 인가하고, 상부 전극(6)측이 부가 되도록 한 경우에, 기억용 박막(4) 내에, Cu, Ag, Zn을 다량으로 포함하는 전류 패스가 형성되고, 또는 기억용 박막(4) 내에, Cu, Ag, Zn에 의한 결함이 다수형성됨으로써, 기억용 박막(4)의 저항값이 낮아지고, 기억소자(10) 전체의 저항값이 낮아진 다. 그리고, 정전압의 인가를 정지하여, 기억소자(10)에 전압이 인가되지 않도록 하는 것으로, 저항값이 낮아진 상태가 유지되어, 정보를 기록하는 것이 가능하게 된다. 이러한 구성은, 예를 들면 PROM등의 한번 만 기록이 가능한 기억장치에 이용할 수 있다.
그리고, 기억소자(10)의 저항값의 변화, 특히 기억용 박막(4)의 저항값의 변화를 이용하여 정보의 기억을 행하고 있기 때문에, 기억소자(10)를 미세화한 경우에도, 정보의 기록이나 기록한 정보의 보존이 용이하게 된다.
또한 예를 들면 RAM이나 EEPROM등의 기록에 더해서 소거가 가능한 기억장치에 이용하는 경우에는, 전술한 기록 후 상태의 기억소자(10)에 대하여, 예를 들면 이온원층(3)에 부전압(-전위)을 인가하고, 상부 전극(6)측이 플러스가 되도록 한다. 이에 따라 기억용 박막(4) 내에 형성되어 있었던, Cu, Ag, Zn에 의한 전류 패스 또는 결함이 소멸되어, 기억용 박막(4)의 저항값이 높아지고, 기억소자(10) 전체의 저항값이 높아진다. 그리고, 부전압의 인가를 정지하여, 기억소자(10)에 전압이 인가되지 않도록 하는 것으로 저항값이 높아진 상태가 유지되고, 기록되어 있던 정보를 소거하는 것이 가능하게 된다.
또한 본 실시예의 기억소자(10)에 의하면, 기억용 박막(기억층)(4)을, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물의 어느 하나 혹은 그것들의 혼합재료로 이루어지는 구성으로 함으로써, 이들 산화물의 융점이 높기 때문에, 온도상승에 대한 기억층(4)의 미세구조의 안정화를 도모할 수 있다.
이에 따라 기억용 박막(기억층)(4)의 내열성을 향상할 수 있으므로, 기억소자(10)의 고온 프로세스 하에서의 제조 제품 비율을 향상시킬 수 있고, 또 기록·소거 등 기억소자(10)의 동작시의 국소적인 온도상승에 대한 안정성을 개선하며, 예를 들면 반복해서 다시쓰기 가능 회수를 늘릴 수 있고, 또한 고온환경하 등에서의 장기 데이터 보존시에 있어서도, 안정되게 고저항 상태를 유지할 수 있다.
또한 상기의 산화물로 이루어지는 기억용 박막(기억층)(4)은, 막두께를 얇게 해도 충분한 절연 내압을 갖기 때문에, 고저항 상태를 용이하게 실현할 수 있고, 핀홀 등의 결함을 적게 할 수 있으므로, 정보의 기록을 안정되게 행할 수 있다.
또한 본 실시예의 기억소자(10)에 의하면, 하부 전극(2), 이온원층(3), 기억용 박막(4), 상부 전극(6)을, 모두 스퍼터링이 가능한 재료로 구성하는 것이 가능하다. 예를 들면 각층의 재료가 적응한 조성으로 이루어지는 타깃을 이용하여,스퍼터링을 행하면 된다.
또한 동일한 스퍼터링장치 내에서, 타깃을 교환함으로써, 연속해서 성막하는 것도 가능하다.
또, 전술한 실시예의 기억소자(10)에 있어서, 기억용 박막(4)의 산화물 박막은, 산화물의 스퍼터링 타깃을 이용하는 방법이나, 금속 타깃을 이용하여, 스퍼터링중에 유입 가스로서 아르곤 등의 불활성 가스와 함께 산소를 유입하는 방법, 소위 반응성 스퍼터링 등의 방법을 이용함으로써 형성하는 것이 가능하다.
또한, 스퍼터링 외에, CVD법 또는 증착법 등의 방법에 의해서도 산화물 박막을 형성하는 것이 가능한 외에, 성막시에는 금속상태이며, 그 후에, 열산화 또는 약품처리등의 방법에 의해 산화물 박막을 형성하는 것도 가능하다.
도 1의 기억소자(10)는, 예를 들면 다음과 같이 하여 제조할 수 있다.
우선, 전기 전도도가 높은 기판(1), 예를 들면 고농도의 P형의 불순물이 도프된 실리콘 기판위에, 하부 전극(2), 예를 들면 Ta막을 퇴적한다.
다음에 이온원층(3), 예를 들면 CuTeGe막을 형성하고, 그 후에 기억용 박막(4), 예를 들면 탄탈 산화막을 형성한다.
그 후에, 기억용 박막(4)을 덮도록 절연층(5)을 형성하지만, 포토리소그래피에 의해, 절연층(5)의 일부를 제거하고, 기억용 박막(4)으로의 콘택트부를 형성한다.
계속해서, 예를 들면 마그네트론 스퍼터링 장치에 의해, 상부 전극(6)으로서, 예를 들면 W막을 성막한다.
그 후에 W막을, 예를 들면 플라즈마 에칭 등에 의해 패터닝한다. 플라즈마에칭 외에는, 이온미링, RIE(반응성 이온 에칭)등의 에칭 방법을 이용하여 패터닝을 행할 수 있다.
이렇게 하여, 도 1에 나타낸 기억소자(10)를 제조할 수 있다.
전술한 실시예의 기억소자(10)를 이용하여, 기억소자(10)를 다수, 예를 들면 열 모양이나 매트릭스 모양으로 배치함으로써, 기억장치(메모리)를 구성할 수 있다.
각 기억소자(10)에 대하여, 그 하부 전극(2)측에 접속된 배선과, 그 상부 전극(6)측에 접속된 배선을 설치하여, 예를 들면 이들 배선의 교차점 부근에 각 기억 소자(10)가 배치되도록 하면 된다.
구체적으로는, 예를 들면 하부 전극(2)을 행방향의 메모리 셀에 공통하여 형성하고, 상부 전극(6)에 접속된 배선을 열방향의 메모리 셀에 공통하여 형성하며, 전위를 인가하여 전류를 흐르게 하는 하부 전극(2)과 배선을 선택함으로써, 기록을 행해야 할 메모리 셀을 선택하여, 이 메모리 셀의 기억소자(10)에 전류를 흐르게 하고, 정보의 기록이나 기록한 정보의 소거를 행할 수 있다.
그리고, 전술한 실시예의 기억소자(10)는, 용이하고 안정되게 정보의 기록 및 정보의 판독을 행할 수 있고, 특히, 고온환경하 및 장기적인 데이터 유지 안정성에 뛰어난 특성을 갖는다.
또한 전술한 실시예의 기억소자(10)는, 미세화한 경우에 있어서도, 정보의 기록이나 기록한 정보의 유지가 용이하게 된다.
따라서, 전술한 실시예의 기억소자(10)를 이용하여 기억장치를 구성함으로써, 기억장치의 집적화(고밀도화)나 소형화를 도모할 수 있다.
[실시예]
다음에 전술한 실시예의 기억소자(10)를 실제로 제작하여, 특성을 조사했다.
[실험 1]
실리콘 웨이퍼 위에, 하부 전극(2)으로서 Ta막을 20nm의 막두께로 퇴적하고, 그 위에 이온원층(3)으로서 Cu50Te35Ge15막을 20nm의 막두께로 형성하며, 기억용 박막(4)으로서 산화 탄탈막을 형성하고, 표면을 덮어 포토레지스트를 성막하며, 그 후 에 포토리소그래피 기술에 의해 노광과 현상을 행하여 기억용 박막(4)위의 포토레지스트에 개구(쓰루홀)를 형성했다. 이 중, 산화 탄탈막은, 금속상태의 탄탈막을 스퍼터링에 의해 막두께 1nm로 성막한 후에, 산소함유 플라즈마 분위기중에서 산화 처리를 함으로써 형성했다. 산화 탄탈막은, 이 산화 처리에 의해, 원래의 탄탈막 보다도 약간 두껍게 되어 있는 것으로 추측할 수 있다.
그 후에 진공중에 있어서 어닐 처리를 행하고, 포토레지스트를 변질시켜서, 온도나 에칭 등에 대하여 안정된 하드큐어 레지스터로서 절연층(5)을 형성했다. 또, 절연층(5)에 하드큐어 레지스터를 이용한 것은, 실험상 간편하게 형성할 수 있기 때문이며, 제품을 제조할 경우에 있어서는, 다른 재료(예를 들면 실리콘 산화막 등)를 절연층(5)에 이용하는 편이 좋다.
다음에, 상부 전극(6)으로서 Ta막을 100nm의 막두께로 성막했다. 그 후에 포토리소그래피 기술에 의해, 플라즈마 에칭장치를 이용하여, 하드큐어 레지스터로 이루어지는 절연층(5) 위에 퇴적한 상부 전극(6)을 패터닝했다.
이러한 구조의 기억소자(10)를 제작하여, 샘플 1의 시료로 했다.
또한 기억용 박막(4)의 산화 탄탈막이 되는 탄탈막의 막두께를 3nm로 하는 이외는, 샘플 1과 마찬가지로 기억소자(10)를 제작하여, 샘플 2의 시료로 했다.
또한 기억용 박막(4)의 산화 탄탈막이 되는 탄탈막의 막두께를 5nm으로 하는 이외는, 샘플 1과 마찬가지로 기억소자(10)를 제작하여, 샘플 3의 시료로 했다.
또, 탄탈막의 막두께가 5nm으로 두껍게 한 샘플 3에 대해서는, 산화 처리가 모든 탄탈막에 미치지 않으며, 기억용 박막(4)이, 일부 산소가 결핍된 탄탈 산화막 이 되고 있다.
이들 샘플 1∼샘플 3의 시료에 대하여, 각각, Ⅰ-Ⅴ특성을 측정했다.
Ⅰ-Ⅴ측정은 아래와 같이 행했다.
각 샘플의 기억소자에 대하여, 하부 전극(2)과 도통하고 있는 저저항 실리콘 기판(1)의 이면을 접지전위(그라운드 전위)에 접속하고, 상부 전극(6)에 부전위(-전위)를 인가했다.
그리고, 상부 전극(6)에 인가하는 부전위를 0V부터 감소시켜서, 전류의 변화를 측정했다. 단, 전류가 1mA에 달한 곳에서 전류 리미터가 동작하도록 설정해 두고, 그 이상은 상부 전극(6)에 인가하는 부전위, 즉 기억소자에 가해지는 전압의 절대값이 증가하지 않도록 설정했다.
또한 전류가 1mA에 달하여 전류 리미터가 동작한 상태로부터, 상부 전극(6)에 인가하는 부전위를 0V까지 감소시켜, 전류의 변화를 측정했다. 계속해서, 이번은, 역으로 상부 전극(6)에 정전위를 인가하여, 전류가 감소하고, 전류가 흐르지 않게 되는 전압까지 정전압의 인가를 증가시킨 후에, 다시 0전위로 되돌리는 조작을 행했다.
이렇게 하여 얻어진 Ⅰ-Ⅴ특성의 측정 결과를 도 2a∼도 2c에 도시한다. 도 2a는 샘플 1의 측정 결과를 나타내고, 도 2b는 샘플 2의 측정 결과를 나타내며, 도 2c는 샘플 3의 결과를 나타내고 있다.
도 2a∼도 2c로부터, 어느 샘플에 있어서도, 기록 전류1mA와, 상당히 큰 전류에 대해서도, 반복 기록, 소거 동작이 안정되게 행해지는 것을 알 수 있다.
[실험 2]
도 1에 도시한 기억소자(10) 대신에, 본 발명의 다른 실시예로서, 도 3에 도시하는 기억소자(20)를 제작하여, 특성을 조사했다.
도 3에 도시하는 기억소자(20)는, 도 1에 나타낸 앞의 실시예의 기억소자(10)와는 역으로, 이온원층(3)보다도 기억용 박막(기억층)(4)이 하층이 되고 있다. 또한 상부 전극(6)은, 기억용 박막(4) 및 이온원층(3)과 같은 패턴으로 형성되고 있다. 하부 전극(2)은, 또한 작은 패턴으로 형성되고, 절연막(5)에 형성된 통로 내에 매립되고 있다.
도 3에 도시하는 기억소자(20)에 있어서도, 상기의 실시예의 기억소자(10)와 마찬가지로, 기억용 박막(기억층)(4)을 전술한 산화막에 의해 구성함으로써, 기억용 박막(기억층)(4)의 내열성을 향상시켜, 기억소자(20)의 고온 프로세스 하에서의 제조 제품 비율의 향상이나, 기억소자(20)의 동작시의 국소적인 온도상승에 대한 안정성의 개선을 도모할 수 있고, 반복해서 다시 쓰기 가능 회수를 늘리는 것이나, 고온환경하 등에서의 장기 데이터 보존시에 안정되게 고저항 상태를 유지하는 것이 가능하게 된다는 효과를 얻을 수 있다.
이러한 구성의 기억소자(20)는, 아래와 같이 하여 제조할 수 있다.
저항율이 낮은 실리콘 기판(1)위에, 절연막(예를 들면 A1203, Ta205등)(5)을 마찬가지로 스퍼터링에 의해 퇴적하고, 그 후에 포토리소그래피에 의해 하부 전극 형성용 패턴(패턴부는 레지스트 없슴)을 포토레지스트에 의해 형성하며, 그 후에, RIE(Reactive Ion Etching)에 의해, 절연막(5)을 부분적으로 제거한다.
다음에 하부 전극(2)을 형성하는 재료(예를 들면 W등)를 스퍼터링에 의해 마찬가지로 퇴적시킨다. 그 후에 CMP(화학적 기계적 연마)법에 의해 표면을 처리함으로써, 표면을 평탄화하고, 하부 전극 재료가 하부 전극 형성용 패턴내에만 잔류하도록 한다. 이에 따라 하부 전극(2)이 소정의 패턴으로 형성된다.
다음에 스퍼터링에 의해, 기억용 박막(기억층)(4), 이온원층(3), 상부 전극(6)의 각층을 연속적으로 형성한다.
그 후에 포토리소그래피 및 에칭 처리에 의해, 이들의 막(4, 3, 6)을 패터닝하여, 도 3의 구조의 기억소자(20)를 제작할 수 있다.
도 3에 도시하는 기억소자(20)의 구조와 도 1에 도시한 기억소자(10)의 구조에서는, 이온원층(3)과 기억용 박막(4)과의 상하의 위치 관계가 역이며, 성막 순서가 다르기 때문에, 특히 막두께가 얇은 기억용 박막(4)에 있어서, 그 하지막 상태의 차이에 의해 메모리 특성도 다르게 된다. 도 1에 도시한 기억소자(10)에서는, 기억용 박막(4)의 바로 아래의 하지막은 이온원층(3)이고, 한편 도 3에 도시하는 기억소자(20)에서는, 기억용 박막(4)의 바로 아래의 하지막은 하부 전극(2) 및 절연막(5)이다.
그리고, 전술한 제조 방법에 의해, 실리콘 웨이퍼 위에 하부 전극(2)으로서 W막을 200nm의 막두께로 퇴적하고, 그 위에 기억용 박막(4)으로서 산화 하프늄막을 2nm의 막두께로 형성하며, 이온원층(3)으로서 Cu50Te31Ge13Hf6 막을 20nm의 막두께로 형성하고, 상부 전극(5)으로서 W막을 200nm의 막두께로 형성하며, 도 3에 도시한 기억소자(20)를 제작하여, 샘플 4의 시료로 했다. 또, 절연막(5)은 산화 규소막을 형성하고, 하부 전극 형성용 패턴의 사이즈는, 약 1㎛ψ로 했다.
또한 기억용 박막(4)의 산화 하프늄막의 막두께를 4nm으로 하는 외에는 샘플 4와 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 5의 시료로 했다.
절연막(5)으로서 산화 탄탈막을 형성하고, 기억용 박막(4)으로서 산화 니오브막을 2nm의 막두께로 형성하며, 이온원층(3)으로서 Cu50Te31Ge13Gd6막을 형성하고, 그 외는, 샘플 4와 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 6의 시료로 했다.
또한 기억용 박막(4)의 산화 니오브막의 막두께를 4nm으로 하는 외는 샘플 6과 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 7의 시료로 했다.
기억용 박막(4)으로서 산화 지르코늄막을 2.4nm의 막두께로 형성하고, 이온원층(3)으로서 Cu50Te31Ge13Zr6막을 형성하며, 그 외는, 샘플 6과 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 8의 시료로 했다.
또한 기억용 박막(4)의 산화 지르코늄막의 막두께를 4.8nm으로 하는 외에는 샘플 8과 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 9의 시료로 했다.
기억용 박막(4)으로서 산화 알류미늄막을 1.2nm의 막두께로 형성하고, 이온원층(3)으로서 Cu52Te33Ge15막을 형성하고, 그 외는, 샘플 6과 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 10의 시료로 했다.
또한 기억용 박막(4)의 산화 알류미늄막의 막두께를 2.4nm으로 하는 외에는 샘플 10과 마찬가지로 하여 기억소자(20)를 제작하고, 샘플 11의 시료로 했다.
또한 기억용 박막(4)의 산화 알류미늄막의 막두께를 3.6nm으로 하는 외에는 샘플 10과 마찬가지로 하여 기억소자(20)을 제작하고, 샘플 12의 시료로 했다.
그리고, 이것들 샘플 4∼샘플 12의 시료에서는, 특히 CMP법에 의한 처리에 의해 하부 전극(2)의 표면상태를 제어하고 있기 때문에, AFM(원자간력 현미경)으로 관찰한 바, 어느 샘플에서도, 하부 전극(2) 표면의 표면 거칠기Ra를 0.8nm이하로 작게 할 수 있는 것을 알았다.
이렇게 하부 전극(2)의 표면 거칠기Ra를 작게 할 수 있으므로, 양호한 메모리 특성을 얻을 수 있는 것을 알았다.
또한 이들 샘플 4∼샘플 12의 시료의 기억소자(20)에 대하여, 각각 Ⅰ-Ⅴ특성을 측정했다. 이 Ⅰ-Ⅴ특성의 측정 결과를 도 4a∼도 7c에 도시한다. 도 4a는 샘플 4의 측정 결과를 나타내고, 도 4b는 샘플 5의 측정 결과를 나타내고 있다. 도 5a는 샘플 6의 측정 결과를 나타내고, 도 5b는 샘플 7의 측정 결과를 나타내고 있다. 도 6a는 샘플 8의 측정 결과를 나타내고, 도 6b는 샘플 9의 측정 결과를 나타내고 있다. 도 7a는 샘플 10의 측정 결과를 나타내고, 도 7b는 샘플 11의 측정 결과를 나타내고, 도 7c는 샘플 12의 측정 결과를 나타내고 있다.
어느 샘플에 있어서도, 1mA이라는 큰 전류에 대해서도, 반복의 메모리 동작이 안정되게 행해지는 것을 알 수 있다.
또, 샘플 1∼샘플 12의 기억용 박막(4)에 이용한 각종 산화막의 융점은, 산 화탄탈1880℃, 산화하프늄2770℃, 산화니오브1900℃, 산화지르코늄2680℃, 산화알류미늄2050℃으로 높아지고 있다. 즉 어느 재료도 내열성에 뛰어나기 때문에, 국소적으로 큰 전류를 흐르게 한 경우에 있어서도 안정된 메모리 동작을 얻을 수 있다.
따라서, 이것들의 융점이 높은 산화막을 기억용 박막(기억층)(4)에 이용함으로써, 열에 대한 안정성(예를 들면 반복해서 다시 쓰기 내구성등)에 뛰어난 기억소자를 실현하는 것이 가능하게 된다.
[실험 3]
<반복 기록·소거 시험>
다음에 실험 2에서 사용한 것과 동일한 기억소자(20)의 시료에 대하여, 도 8에 나타나 있는 바와 같이 측정 장치를 구성하여 반복 기록·소거 시험을 행했다.
도 8에 도시하는 측정 장치는, 임의 파형 발생기(31)와 디지털 오실로(32)를 구비하고 있다.
임의 파형 발생기(31)는, 펄스 인가선(33)을 통해, 파선으로 둘러싼 부하 저항에 접속되고 있다. 또한 디지털 오실로(32)는, 2개의 전압 모니터 선(34)을 통해, 부하 저항에 접속되고 있다. 부하 저항은, 저항값50Ω과 저항값RL(2kΩ)의 2개의 저항선을 갖고 있다.
그리고, 부하 저항으로부터, 웨이퍼(35)의 기판(이면측)과, 상부 전극측에, 각각, 접속용의 배선이 접속되어 있다.
이 구성의 측정 장치를 이용하여, 임의 파형 발생기(31)로부터 펄스 인가선(33)을 거쳐 펄스폭1ms의 기록 펄스(약 1V)를 인가해서 웨이퍼(35)내의 기억소자(20)에 정보를 기록하고, 그 후에 1ms로 읽어내는 기록 과정을 행했다. 또한 마찬가지로 임의 파형 발생기(31)로부터 펄스 인가선(33)을 거쳐 1ms의 소거 펄스(약1V)를 인가해서 웨이퍼(35)내(중)의 기억소자(20)에 기록된 정보를 소거하고, 그 후에 1ms로 읽어내는 소거 과정을 행했다. 그리고, 이들 기록 과정 및 소거 과정을 연속해서 반복하여 행하고, 디지털 오실로(32)에 의해, 상태의 변화를 관찰했다. 이 디지털 오실로(32)에서 얻어진 상태로부터, 기억소자(20)의 저항값을 구했다.
그리고, 반복 기록·소거의 결과, 소거 과정후의 저항값(고저항 상태)이 서서히 저하하고, 기록 과정 후의 저항값(저저항 상태)의 2배까지 저하한 곳까지 양쪽 과정을 행한 회수를, 반복 회수로 했다.
사용한 시료는, 산화하프늄을 기억용 박막(4)에 이용한 샘플 5의 시료, 산화니오브를 기억용 박막(4)에 이용한 샘플 7의 시료, 산화지르코늄을 기억용 박막(4)에 이용한 샘플 9의 시료, 산화알류미늄을 기억용 박막(4)에 이용한 샘플 12의 시료의 4종류이다.
각 시료에 대해서, 동일한 측정을 3회 계속하여 행했다.
반복 회수의 측정값을, 기억용 박막(4)의 산화막의, 막두께, 융점, 산화물을 구성하는 금속원소의 원자반경과 더불어, 표1에 나타낸다. 각 금속원소의 원자반경은, 산화하프늄의 하프늄Hf이 0.155nm, 산화니오브의 니오브Nb가 0.145nm, 산화 지르코늄의 지르코늄Zr이 0.155nm, 산화알류미늄의 알루미늄Al이 0.125nm가 되고 있다.
Figure 112005072694715-PAT00001
표 1로부터, 산화알류미늄과 산화니오브는, 반복시험으로 열화를 볼 수 있었지만, 산화하프늄과 산화지르코늄에서는 106회(100만회)의 반복에서도 열화를 볼 수 없었다.
소거 과정후의 저항값이 서서히 저하하는 원인은, 반복 기록·소거시의 전류에 의한 쥴 열이나, 이온원 원소(이번의 샘플에서는 Cu원소)가 반복 이동함으로써, 다메지를 받아, 기억용 박막(4)의 산화막의 절연성이 하기 때문이라고 생각할 수 있다.
그리고, 쥴 열에 의한 열화에 대하여는, 산화막의 융점이 높은 것이 유효하고, 이온원 원소의 이동에 대해서는, 원자 사이즈가 큰 것이 유효하다.
표 1로부터, 실제로 융점이 높고 원자반경이 큰, 산화하프늄 및 산화지르코늄은, 반복 회수가 많아 지는 것을 알 수 있다.
따라서, 예를 들면 기억용 박막(기억층)을 구성하는 산화물의 융점을, 바람직하게는 1800℃이상, 더 바람직하게는 2100℃이상으로 함으로써, 반복 회수를 많이 할 수 있다고 생각할 수 있다.
또한 기억용 박막(기억층)의 산화물 박막을 구성하는 금속원소의 원자반경을, 더 바람직하게는 0.15nm이상으로 함으로써, 반복 회수를 많이 할 수 있다고 생각할 수 있다.
본 발명은, 상기의 실시예에 한정되는 것은 아니고, 본 발명의 요지를 벗어나지 않는 범위에서 그 외의 여러가지 구성을 취할 수 있다.
상기의 본 발명에 의하면, 기억소자의 고온환경하에서의 사용 또는 장기 데이터 보존시에 있어서도, 안정되게 고저항 상태를 유지할 수 있기 때문에, 기억층에 기록된 정보를 안정되게 유지할 수 있으므로, 기억소자의 신뢰성을 높일 수 있게 된다.
또한, 기억소자의 저항값의 변화, 특히 기억층의 저항값의 변화를 이용하여 정보의 기록을 행하고 있기 때문에, 기억소자를 미세화하고 있는 경우에도, 정보의 기록이나 기록한 정보의 유지가 용이하게 되는 이점을 가지고 있다.
따라서, 본 발명에 의해, 높은 신뢰성을 가지는 기억장치를 구성할 수 있다. 또한 기억장치의 고집적화(고밀도화)나 소형화를 도모할 수 있다.

Claims (4)

  1. 제 1의 전극과 제 2의 전극 사이에, 기억층 및 이온원층이 끼워져서 구성되고,
    상기 이온원층에, Cu, Ag, Zn으로부터 선택되는 어느 한 원소와, Te, S, Se로부터 선택되는 어느 한 원소가 포함되며,
    상기 기억층은, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나 또는 그것들의 혼합재료로 이루어지는 것을 특징으로 하는 기억소자.
  2. 제 1항에 있어서,
    상기 이온원층이 CuTe를 포함하여 이루어지는 것을 특징으로 하는 기억소자.
  3. 제 1의 전극과 제 2의 전극과의 사이에, 기억층 및 이온원층이 끼워져서 구성되고, 상기 이온원층에, Cu, Ag, Zn으로부터 선택되는 어느 한 원소와, Te,S,Se로부터 선택되는 어느 한 원소가 포함되며, 상기 기억층이, 탄탈 산화물, 니오브 산화물, 알루미늄 산화물, 하프늄 산화물, 지르코늄 산화물 중 어느 하나 또는 그것들의 혼합재료로 이루어지는 기억소자와,
    상기 제 1의 전극측에 접속된 배선과,
    상기 제 2의 전극측에 접속된 배선을 갖고,
    상기 기억소자가 다수 배치되어 이루어지는 것을 특징으로 하는 기억장치.
  4. 제 3항에 있어서,
    상기 기억소자의 상기 이온원층이 CuTe를 포함하여 이루어지는 것을 특징으로 하는 기억장치.
KR1020050122287A 2004-12-14 2005-12-13 기억소자 및 기억장치 KR101171065B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004361755A JP4848633B2 (ja) 2004-12-14 2004-12-14 記憶素子及び記憶装置
JPJP-P-2004-00361755 2004-12-14

Publications (2)

Publication Number Publication Date
KR20060067841A true KR20060067841A (ko) 2006-06-20
KR101171065B1 KR101171065B1 (ko) 2012-08-06

Family

ID=36583629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122287A KR101171065B1 (ko) 2004-12-14 2005-12-13 기억소자 및 기억장치

Country Status (3)

Country Link
US (1) US7307270B2 (ko)
JP (1) JP4848633B2 (ko)
KR (1) KR101171065B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971832B1 (ko) * 2007-08-08 2010-07-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006070681A1 (ja) * 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、および書き換え可能な論理集積回路
JP5066918B2 (ja) * 2004-12-28 2012-11-07 日本電気株式会社 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP4396621B2 (ja) * 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP4983102B2 (ja) * 2006-06-06 2012-07-25 Ｔｄｋ株式会社 誘電体素子
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
JP5092355B2 (ja) * 2006-10-31 2012-12-05 ソニー株式会社 記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
JP5627166B2 (ja) 2007-05-09 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置の製造方法
CN101542730B (zh) * 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP5227544B2 (ja) 2007-07-12 2013-07-03 株式会社日立製作所 半導体装置
WO2009011113A1 (ja) * 2007-07-18 2009-01-22 Panasonic Corporation 電流制限素子とそれを用いたメモリ装置およびその製造方法
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP5194640B2 (ja) * 2007-08-22 2013-05-08 ソニー株式会社 記憶素子および記憶装置
JP2010287582A (ja) * 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4545823B2 (ja) * 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
CN101779287B (zh) * 2008-05-22 2011-12-21 松下电器产业株式会社 电阻变化型非易失性存储装置
JPWO2009157479A1 (ja) * 2008-06-26 2011-12-15 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP2012513686A (ja) * 2008-12-23 2012-06-14 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． メモリスタデバイス、及び同デバイスを作成、及び使用する方法
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP2010251529A (ja) 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
JP5471134B2 (ja) * 2009-08-05 2014-04-16 ソニー株式会社 半導体記憶装置及の製造方法
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP2011211101A (ja) 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
JP2012019042A (ja) * 2010-07-07 2012-01-26 Sony Corp 記憶素子および記憶装置
JP2012060024A (ja) * 2010-09-10 2012-03-22 Sony Corp 記憶素子および記憶装置
CN102714210B (zh) 2010-11-19 2015-08-12 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法
JP5728919B2 (ja) * 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
WO2012105139A1 (ja) * 2011-02-02 2012-08-09 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
CN102694118A (zh) * 2011-03-22 2012-09-26 中国科学院微电子研究所 阻变存储器及其制造方法
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
JP2013016530A (ja) 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
JP5457609B2 (ja) * 2011-09-08 2014-04-02 Ｊｘ日鉱日石金属株式会社 Ｃｕ−Ｔｅ合金系焼結体スパッタリングターゲットの製造方法
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9847480B2 (en) 2012-09-28 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
JP5672329B2 (ja) * 2013-04-08 2015-02-18 日本電気株式会社 スイッチング素子
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN107694588A (zh) * 2016-08-08 2018-02-16 松下电器产业株式会社 光半导体的制造方法、光半导体和制氢装置
CN107104184A (zh) * 2017-06-23 2017-08-29 河南工程学院 一种溶胶凝胶薄膜柔性阻变存储器及其制备方法
JP7308026B2 (ja) 2018-12-26 2023-07-13 ヌヴォトンテクノロジージャパン株式会社 抵抗変化型不揮発性記憶素子及びそれを用いた抵抗変化型不揮発性記憶装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003233406A1 (en) * 2002-03-15 2003-09-29 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP4613478B2 (ja) * 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971832B1 (ko) * 2007-08-08 2010-07-22 가부시키가이샤 히타치세이사쿠쇼 반도체 장치

Also Published As

Publication number Publication date
KR101171065B1 (ko) 2012-08-06
US20060126423A1 (en) 2006-06-15
JP2006173267A (ja) 2006-06-29
US7307270B2 (en) 2007-12-11
JP4848633B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
KR101171065B1 (ko) 기억소자 및 기억장치
KR101125607B1 (ko) 기억소자 및 기억장치
US7772029B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
KR101337399B1 (ko) 기억 소자 및 기억 장치
KR101078541B1 (ko) 기억 소자 및 기억 장치
KR101541573B1 (ko) 기억 소자 및 기억 장치
EP2178122B1 (en) Memory element and memory device
KR101058856B1 (ko) 기억소자 및 이를 이용한 기억장치
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP4715320B2 (ja) 記憶素子及び記憶装置
JP2009130344A (ja) 記憶素子および記憶装置
JP4742971B2 (ja) 記憶素子及び記憶装置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP2007157941A (ja) 記憶素子及び記憶装置
JP5434967B2 (ja) 記憶素子及び記憶装置
JP2007165474A (ja) 記憶素子及び記憶装置
JP5360145B2 (ja) 記憶素子及び記憶装置
JP4742887B2 (ja) 記憶素子、記憶装置
JP5423940B2 (ja) 記憶素子の製造方法および記憶装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 7