CN102714210B - 非易失性存储元件以及非易失性存储元件的制造方法 - Google Patents

非易失性存储元件以及非易失性存储元件的制造方法 Download PDF

Info

Publication number
CN102714210B
CN102714210B CN201180004314.3A CN201180004314A CN102714210B CN 102714210 B CN102714210 B CN 102714210B CN 201180004314 A CN201180004314 A CN 201180004314A CN 102714210 B CN102714210 B CN 102714210B
Authority
CN
China
Prior art keywords
layer
tantalum
material layer
nitrogen type
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180004314.3A
Other languages
English (en)
Other versions
CN102714210A (zh
Inventor
二宫健生
三河巧
早川幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102714210A publication Critical patent/CN102714210A/zh
Application granted granted Critical
Publication of CN102714210B publication Critical patent/CN102714210B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Abstract

提供抑制因热预算而导致的电阻变化层的氧浓度特性的劣化、且在低电压下能够稳定工作的非易失性存储元件以及其制造方法。非易失性存储元件(12)，具备：第一电极层(105)，被形成在衬底上(100)；电阻变化层(106)，被配置在第一电极层上(105)；以及第二电极层(107)，被配置在电阻变化层(106)上，电阻变化层(106)具有，缺氧氮型钽氧氮化物层(106a)与钽氧化物层(106b)层叠的双层构造。

Description

非易失性存储元件以及非易失性存储元件的制造方法
技术领域
本发明涉及，通过因电压脉冲被施加而电阻值可逆地变化的电阻变化型的非易失性存储元件以及非易失性存储元件的制造方法。
背景技术
近些年，随着数字技术的进展，移动信息设备以及信息家电等的电子设备的高功能化进一步进展了。随着这样的电子设备的高功能化，所使用的半导体元件的细微化以及高速化迅速进展了。其中，以闪存为代表的大容量的非易失性存储器的用途迅速扩大了。进而，作为可替代该闪存的下一代的新型非易失性存储器，利用了所谓电阻变化元件的非易失性存储元件的研究开发进展了(例如，参照专利文献1至3)。在此，电阻变化元件是指，具有电阻值因电信号而可逆地变化的性质、且进一步能够非挥发地存储与该电阻值相对应的信息的元件。
在专利文献1中，公开将含氧率不同的钽氧化物层层叠而用在电阻变化层的电阻变化元件。对于专利文献1所公开的电阻变化元件，形成有由第一电极层、含有钽氧化物TaOx的第一电阻变化层、含有钽氧化物Ta2O5的第二电阻变化层、第二电极层构成的电阻变化元件。
并且，在专利文献2中，公开将缺氧氮型钽氧氮化物TaON用在电阻变化层的电阻变化元件。专利文献2所公开的电阻变化元件，由第一电极层、包含含有Ta和氮的氧化物的电阻变化层(TaON)、第二电极层构成。在专利文献2中，公开电阻变化层(TaON)的氧对氮的含有率为1.08以上1.35以下，以作为一个例子。
并且，在专利文献3中，公开利用了由钽氧化物Ta2O5、钽氧氮化物TaON、钽氧化物TaOx依次层叠的三层构造构成的电阻变化层的电阻变化元件。在其结构中，钽氧氮化物TaON，在制造工序中，被形成为用于不使氧进入钽氧化物TaOx的阻挡层。
(现有技术文献)
(专利文献)
专利文献1：国际公开第2008／149484号
专利文献2：国际公开第2008／146461号
专利文献3：国际公开第2010／38423号
发明概要
发明要解决的课题
如后述，本申请的发明人们专心研究之后发现了，以往的电阻变化元件具有的问题是，存在因热预算等而电阻变化特性劣化的可能性，或者，在低电压下难以稳定工作。
发明内容
为了解决所述的问题，本发明的目的在于提供抑制因热预算而导致的电阻变化层的氧浓度特性的劣化、且在低电压下能够稳定工作的非易失性存储元件以及其制造方法。
用于解决课题的手段
为了解决所述的问题，本发明的实施方案之一涉及的非易失性存储元件，具备：第一电极层，被形成在衬底上；电阻变化层，被配置在所述第一电极层上；以及第二电极层，被配置在所述电阻变化层上，所述电阻变化层具有，缺氧氮型钽氧氮化物层与钽氧化物层层叠的双层构造。
构成缺氧氮型钽氧氮化物层的缺氧氮型钽氧氮化物材料是指，与具有化学计量学组成(stoichiometric composition)的氧化物相比，氧以及氮的至少一方的含有量(原子比：总原子数中占有的氧以及氮的原子数的比例)少的具有非化学计量学组成的氧化物。也就是说，缺氧氮型钽氧氮化物材料是指，若将其组成表示为TaOx'Ny'，则具有成为2x'＋3y'＜5的组成的材料。
在缺氧氮型钽氧氮化物层中，即使提供热预算也氧不易扩散。根据该结构，由于对电阻变化层利用缺氧氮型钽氧氮化物层，因此，能够抑制氧从钽氧化物层扩散到缺氧氮型钽氧氮化物层。据此，能够抑制氧浓度特性的劣化。
并且，优选的是，在所述电阻变化层中，氧离子从所述钽氧化物层向所述缺氧氮型钽氧氮化物层移动，从而成为低电阻化，氧离子从所述缺氧氮型钽氧氮化物层向所述钽氧化物层移动，从而成为高电阻化。
并且，优选的是，在以TaOxNy来表示所述缺氧氮型钽氧氮化物层的组成的情况下，x和y满足，0.8≤x＋y≤1.9，0＜y≤0.5，并且，在以TaOz来表示所述钽氧化物层的组成的情况下，z满足，x＋y＜z。
因施加电压脉冲，而在钽氧化物层出入氧(氧离子)，从而出现电阻变化工作。缺氧氮型钽氧氮化物层，虽然具有抑制氧的扩散的效果，但是，缺氧氮型的钽氧氮化物层的含氮量过高(即，y值过高)，则成为电阻变化工作的阻碍。根据该结构，将具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物层的y值设为0＜y≤0.5，从而能够抑制氧浓度特性的劣化，且能够实现良好的电阻变化工作。
并且，将缺氧氮型钽氧氮化物层(组成：TaOxNy)的x值以及y值设为0.8≤x＋y≤1.9，将钽氧化物层(组成：TaOz)设为x＋y＜z，据此，钽氧化物层的电阻率，比缺氧氮型钽氧氮化物层的电阻率高。电阻变化工作时施加的电压脉冲，被分配到作钽氧化物层和作缺氧氮型钽氧氮化物层的两者，但是，其中贡献于电阻变化工作的是，被分配到氧出入的钽氧化物层的量。由于钽氧化物层的电阻率，比缺氧氮型钽氧氮化物层的电阻率高，因此，被分配到钽氧化物层的电压脉冲的成分大，能够使非易失性存储元件在低电压下工作。由于如上构成非易失性存储元件，因此，使非易失性存储元件进行电阻变化工作所需要的电压为2.4V以下，与以往的非易失性存储元件相比，能够在低电压下工作。
并且，优选的是，所述缺氧氮型钽氧氮化物层的厚度，比所述钽氧化物层的厚度厚。
根据该结构，通过使钽氧氮化物层的膜厚，比钽氧化物层的厚度厚，从而能够减少作为以往的电阻变化元件的问题的、氧浓度特性的劣化。
并且，优选的是，所述缺氧氮型钽氧氮化物层具有导电性。
并且，优选的是，利用标准电极电位比钽的标准电极电位高的材料之中的一个或多个材料，来构成与所述钽氧化物层接触的电极。
并且，优选的是，利用标准电极电位比钽的标准电极电位低的材料之中的一个或多个材料，来构成与所述缺氧氮型钽氧氮化物层接触的电极。
并且，优选的是，利用Au、Pt、Ir、Pd、Cu以及Ag之中的一个或多个材料，来构成与所述钽氧化物层接触的电极。
并且，优选的是，利用W、Ni以及TaN之中的一个或多个材料，来构成与所述缺氧氮型钽氧氮化物层接触的电极。
根据该结构，能够使在电阻变化层的电阻变化工作，仅在钽氧化物层与接触于它的第电极的界面产生，能够实现稳定的电阻变化工作。
并且，本发明的实施方案之一涉及的非易失性存储元件的制造方法，具有：工序a，在衬底上，形成用于构成第一电极层的第一电极材料层；工序b，在第一电极材料层上，形成用于构成缺氧氮型钽氧氮化物层的缺氧氮型钽氧氮化物材料层；工序c，在缺氧氮型钽氧氮化物材料层上，形成用于构成钽氧化物层的钽氧化物材料层；以及工序d，在钽氧化物材料层上，形成用于构成第二电极层的第二电极材料层，在工序b中，通过溅射法，形成缺氧氮型钽氧氮化物材料层。
根据该结构，在通过溅射法形成缺氧氮型钽氧氮化物层的工序b中，能够采用将钽作为溅射靶材来利用、将氧和氮作为溅射气体来利用的反应溅射法。据此，具有以TaOxNy(0.8≤x＋y≤1.9，y≤0.5)来表示的组成的缺氧氮型钽氧氮化物层的组成控制变得容易。
并且，本发明的实施方案之一涉及的非易失性存储元件的制造方法，具有：工序a，在衬底上，形成用于构成第二电极层的第二电极材料层；工序b，在所述第二电极材料层上，形成用于构成钽氧化物层的钽氧化物材料层；工序c，在所述钽氧化物材料层上，形成用于构成缺氧氮型钽氧氮化物层的缺氧氮型钽氧氮化物材料层；以及工序d，在缺氧氮型钽氧氮化物材料层上，形成用于构成第一电极层的第一电极材料层，在工序c中，通过溅射法，形成所述缺氧氮型钽氧氮化物材料层。
根据该结构，在通过溅射法形成缺氧氮型钽氧氮化物层的工序c中，具有以TaOxNy(0.8≤x＋y≤1.9，y≤0.5)来表示的组成的缺氧氮型钽氧氮化物层的组成控制变得容易。
并且，根据该结构，能够利用成膜速率快的反应溅射法来形成钽氧化物层。在所述的非易失性存储元件的制造方法中，通过反应溅射法来形成钽氧化物材料层，缺氧氮型钽氧氮化物材料层的表面被暴露在氧等离子中。因此，缺氧氮型钽氧氮化物材料层的表面被氧化，不能得到具有所希望得氧浓度特性的电阻变化层。据此，由于缺氧氮型钽氧氮化物层不会被氧化，因此，能够利用成膜速率快的反应溅射法来形成钽氧化物材料层。因此，能够减少制造成本。
发明效果
根据本发明，能够提供抑制因热预算而导致的电阻变化层的氧浓度特性的劣化、且在低电压下能够稳定工作的非易失性存储元件以及非易失性存储元件的制造方法。
附图说明
图1A是示出本发明的实施例1涉及的非易失性存储元件的概要结构的截面图。
图1B是示出因初始击穿而形成局部区域的电阻变化元件的结构的图。
图2是示出本发明的实施例1涉及的非易失性存储元件的制造方法的工序的截面图，(a)是示出在衬底上形成第一布线的工序的图，(b)是示出形成第一层间绝缘层的工序的图，(c)是示出形成第一接触孔的工序的图，(d)至(e)是示出形成第一接触插塞的工序的图，(f)是示出形成第一电极材料层和缺氧氮型钽氧氮化物材料层的工序的图，(g)是示出形成钽氧化物材料层的工序的图，(h)是示出形成第二电极材料层的工序的图，(i)是示出通过利用了掩膜的图形化和基于干式蚀刻的加工来形成由第一电极层、缺氧氮型钽氧氮化物层、钽氧化物层、第二电极层构成的电阻变化元件的工序的图，(j)是示出形成第二层间绝缘层的工序的图，(k)是示出形成第二接触孔、第二接触插塞、第二布线的工序的图。
图3是示出利用图2的(f)的制造方法形成的缺氧氮型钽氧氮化物层的电阻率、与氧流量以及氮流量的关系的图。
图4是示出具有以TaOz来表示的组成的钽氧化物材料层的z值与电阻率的关系的图。
图5是示出通过XPS法测量钽氧化物材料层的价电子带的电子状态的结果的图。
图6是示出具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层的x值以及y值、与非易失性存储元件的初始电阻值的关系的图。
图7A是示出非易失性存储元件的高电阻状态和低电阻状态的每一个状态的电阻值的图，也是示出利用了y值为0.4、x值为0.4至1.3的缺氧氮型钽氧氮化物材料层的非易失性存储元件的高电阻状态和低电阻状态的每一个状态的电阻值的图。
图7B是示出非易失性存储元件的高电阻状态和低电阻状态的每一个状态的电阻值的图，也是示出利用了y值为0.22、x值为0.6至1.5的缺氧氮型钽氧氮化物材料层的非易失性存储元件的高电阻状态和低电阻状态的每一个状态的电阻值的图。
图8是示出电阻变化元件的数据改写的脉冲次数与电阻值的关系的图。
图9是示出具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层的y值和循环工作通过率的图。
图10是示出作为非易失性存储元件的变形例的、非易失性存储元件的概要结构的截面图。
图11是示出本发明的实施例2涉及的非易失性存储元件的制造方法的工序的截面图，(a)是示出在衬底上形成第一布线的工序的图，(b)是示出形成第一层间绝缘层的工序的图，(c)是示出形成第一接触孔的工序的图，(d)至(e)是示出形成第一接触插塞的工序的图，(f)是示出形成第一电极材料层和钽氧氮化物材料层的工序的图，(g)是示出形成缺氧氮型钽氧氮化物材料层的工序的图，(h)是示出形成第二电极材料层的工序的图，(i)是示出通过利用了掩膜的图形化和基于干式蚀刻的加工来形成由第一电极层、钽氧化物层、缺氧氮型钽氧氮化物层、第二电极层构成的电阻变化元件的工序的图，(j)是示出形成第二层间绝缘层的工序的图，(k)是示出形成第二接触孔、第二接触插塞、第二布线的工序的图。
图12是示出本发明的实施例3涉及的非易失性存储元件的结构例的截面图。
图13是示出搭载有专利文献1所记载的电阻变化元件的非易失性存储元件的概要结构的截面图。
图14是示出图13所示出的专利文献1所记载的第一钽氧化物材料层、第二钽氧化物材料层、和第二电极材料层的层叠膜的氧浓度特性的分析结果的图。
图15是示出搭载有专利文献2所记载的电阻变化元件的非易失性存储元件的概要结构的截面图。
图16是示出搭载有专利文献3所记载的电阻变化元件的非易失性存储元件的概要结构的截面图。
图17是示出图16所示出的专利文献3所记载的电阻变化元件的电阻值特性的图。
具体实施方式
首先，在说明本发明的实施例之前，说明本申请的发明人们得到的知识。而且，虽然以下的说明可以帮助理解本发明，但是，以下的各种实验条件等并不使本发明受限制。
图13是示出搭载有专利文献1所记载的电阻变化元件212的非易失性存储元件20的概要结构的截面图。如图13示出，非易失性存储元件20形成有：衬底200，形成有第一布线201；第一层间绝缘层202，在该衬底200上覆盖第一布线201而形成；以及第一接触孔203，贯通该第一层间绝缘层202而用于将第一布线201与第一电极层205电连接。在接触孔203的内部形成有，作为主成分的钨被埋入的第一接触插塞204。
而且，在第一层间绝缘层202上，覆盖第一接触插塞204而形成有，由第一电极层205、电阻变化层206、第二电极层207构成的电阻变化元件212。
进而，覆盖该电阻变化元件212而形成第二层间绝缘层208，贯通该第二层间绝缘层208而形成用于将第二电极层207与第二布线211电连接的第二接触孔209。在第二接触孔209的内部，作为主成分的钨被埋入，形成第二接触插塞210。进而，在第二层间绝缘层208上，覆盖第二接触插塞210而形成有第二布线211。
电阻变化层206，由第一钽氧化物层206a和第二钽氧化物层206b的层叠构造构成。构成第一钽氧化物层206a的第一钽氧化物材料层具有，以满足0.8≤x≤1.9的TaOx来表示的组成。并且，构成第二钽氧化物层206b的第二钽氧化物材料层具有，以满足2.1≤z＜2.5的TaOz来表示的组成。
在非易失性存储元件20的制造过程中，在形成多层布线时，在层间绝缘层的成膜、接触插塞的形成、布线的形成、恢复退火等的工序中，电阻变化元件212被热处理。本申请的发明人们发现了存在以下的情况，即，根据该热处理，电阻变化元件212被提供热预算(thermalbudget or thermalhistory)，氧从第二钽氧化物层206b扩散到第一钽氧化物层206a。
图14是示出，在以TaOx(0.8≤x≤1.9)来表示的第一钽氧化物材料层、具有以TaOz(2.1≤z)来表示的组成的第二钽氧化物材料层、以及在第二钽氧化物材料层上层叠作为第二电极材料层的Ir后的膜，在膜厚方向上，通过俄歇电子能谱法(AES)分析氧浓度特性(氧浓度分布)的结果的图。图14中一起示出，在作为第二电极材料层的铱的成膜后，提供了热预算的样本(虚线)和没有提供热预算的样本(实线)。
根据图14可见，通过提供热预算，第二钽氧化物材料层的AES峰值强度衰减，第一钽氧化物材料层的AES峰值强度增加。也就是说，可以确认如下情况，即，通过提供热预算，第二钽氧化物材料层中的氧，扩散到第一钽氧化物材料层。电阻变化元件212的电阻值以及电阻变化特性，依赖于第二钽氧化物材料层的膜厚和含氧量。然而，如图14示出，根据被提供的热预算，氧从第二钽氧化物材料层206b扩散，因此，第二钽氧化物材料层206b的含氧量以及膜厚减少。为了得到具有所希望的电阻值和电阻变化特性的非易失性存储元件，需要抑制因热预算而导致的氧浓度特性的劣化，即抑制从氧浓度高的区域的氧(氧离子)的扩散。
并且，图15是示出搭载有专利文献2所记载的电阻变化元件312的非易失性存储元件30的概要结构的截面图。如图15示出，非易失性存储元件30形成有：衬底300，形成有第一布线301；第一层间绝缘层302，在该衬底300上覆盖第一布线301而形成；以及第一接触孔303，贯通该第一层间绝缘层302而用于将第一布线301与第一电极层305电连接。在接触孔303的内部形成有，作为主成分的钨被埋入的第一接触插塞304。而且，在第一层间绝缘层302上，覆盖第一接触插塞304而形成有，由第一电极层305、电阻变化层306、第二电极层307构成的电阻变化元件312。
进而，覆盖该电阻变化元件312而形成第二层间绝缘层308，贯通该第二层间绝缘层308而形成用于将第二电极层307与第二布线311电连接的第二接触孔309。在第二接触孔309的内部，作为主成分的钨被埋入，形成第二接触插塞310。进而，在第二层间绝缘层308上，覆盖第二接触插塞310而形成有第二布线311。
电阻变化元件312中的电阻变化层306，由缺氧氮型钽氧氮化物材料层构成，缺氧氮型钽氧氮化物层的氧对氮的含有率在1.08以上1.35以下。本申请的发明人们专心研究之后发现了，在缺氧氮型钽氧氮化物层中，即使提供热预算也氧不易扩散。也就是说，本申请的发明人们认为，通过由缺氧氮型钽氧氮化物材料层构成电阻变化层306，能够抑制因热预算而导致的电阻变化层的氧浓度特性的劣化。
但是，通过由缺氧氮型钽氧氮化物材料层构成电阻变化层306，会有电阻变化层306的电阻变化工作被阻碍的情况。例如，对于专利文献2所公开的电阻变化元件312，为了进行电阻变化工作，而施加3.0V的高的脉冲电压。
并且，图16是专利文献3所记载的电阻变化元件412的概要结构图。图17是示出电阻变化元件412的电阻值特性的图。如图16示出，专利文献3所记载的电阻变化元件412具有第一电极层405、电阻变化层406、以及第二电极层407。电阻变化层406，在钽氧化物层(Ta2O5)406c与钽氧化物层(TaOx)406a之间，具有钽氧氮化物层(TaON)406b。由于在钽氧化物层(Ta2O5)406c与钽氧化物层(TaOx)406a之间设置钽氧氮化物层(TaON)406b，因此，如图17示出，电阻变化层406的电阻变化时的电阻值表示不均匀。于是，电阻变化元件412需要，电阻变化时的电阻值的进一步的稳定化，即电阻变化工作的进一步的稳定化。
以下说明的本发明的实施例是根据所述的研究而构思的，能够实现提出非易失性存储元件以及其制造方法，进一步抑制因热预算而导致的电阻变化层的氧浓度特性的劣化、且在低电压下能够稳定工作。
以下，参照附图说明本发明的实施例。而且，对于本发明，虽然利用以下的实施例的附图进行说明，但是，其目的为举例示出，而不意图本发明由此限定。
(实施例1)
[非易失性存储元件的结构]
图1A是示出本发明的实施例1涉及的非易失性存储元件10的概要结构的截面图。
如图1A示出，非易失性存储元件10具有：衬底100；第一布线101，形成在衬底100上；第一层间绝缘层102，在衬底100上覆盖第一布线101而形成，且由硅氧化膜等(500至1000nm)构成；第一接触孔103(直径：50至300nm)，贯通第一层间绝缘层102而形成；以及第一接触插塞104，以钨为主成分而埋入在第一接触孔103的内部。而且，在第一层间绝缘层102上，设置有电阻变化元件112。并且，覆盖电阻变化元件112而形成由硅氧化膜(厚度：500至1000nm)构成的第二层间绝缘层108，且具有：第二接触孔109(直径：50至300nm)，贯通该第二层间绝缘层108而形成；以及第二接触插塞110，以钨为主成分而埋入在第二接触孔109的内部。进而，在第二层间绝缘层108上，覆盖第二接触插塞110而形成第二布线111。
电阻变化元件112，包括：第一电极层105(厚度：5至100nm)，覆盖第一接触插塞104而形成，且由氮化钽等构成；电阻变化层106(厚度：20至100nm)；以及第二电极层107(厚度：5至100nm)，由贵金属(Pt、Ir、Pd等)等构成。
在此，如图1A示出，电阻变化层106，由形成在第一电极层105上的缺氧氮型钽氧氮化物层106a、和形成在缺氧氮型钽氧氮化物层106a上的钽氧化物层106b的双层构造构成。
缺氧氮型钽氧氮化物层106a，具有导电性，且具有与专利文献1所记载的第一钽氧化物层206a相比氧不易扩散的特征。因此，通过配置缺氧氮型钽氧氮化物层106a，从而能够抑制氧从钽氧化物层106b扩散。
并且，缺氧氮型钽氧氮化物层106a的膜厚为，44.5nm左右，以作为一个例子，钽氧化物层106b的膜厚为，5.5nm左右，以作为一个例子。也就是说，缺氧氮型钽氧氮化物层106a的厚度，被形成为比钽氧化物层106b的厚度厚。对于专利文献3示出的以往的电阻变化元件412，钽氧氮化物层406b的膜厚为，3nm至5nm左右，被形成为比钽氧化物层406a薄。对于电阻变化元件112，通过使缺氧氮型钽氧氮化物层106a的膜厚，比钽氧化物层106b的厚度厚，从而能够抑制作为以往的电阻变化元件的问题的、氧浓度特性的劣化。
在此，缺氧氮型钽氧氮化物层106a的膜厚，至少有15nm即可。并且，缺氧氮型钽氧氮化物层106a的膜厚，优选为钽氧化物层106b的膜厚的两倍以上。
接着，说明缺氧氮型钽氧氮化物材料的定义。缺氧氮型钽氧氮化物材料是指，与具有化学计量组成的氧氮化物相比，氧以及氮的至少一方的含有量(原子比：总原子数中占有的氧以及氮的原子数的比例)少的具有非化学计量组成的氧氮化物。一般，钽氧氮化物材料的组成为，钽:氧:氮＝1:1:1。也就是说，稳定状态是指，钽的离子存在为＋5价，氧的离子存在为－2价，氮的离子存在为－3价的离子。因此，若将钽氧氮化物材料的组成表示为TaOx′Ny'，则满足2x'＋3y'＝5的钽氧氮化物材料能够稳定存在。缺氧氮型钽氧氮化物材料是指，若将其组成表示为TaOx′Ny'，则具有成为2x'＋3y'＜5的组成的材料。
并且，若将钽表示为Ta、将O表示为氧、将缺氧氮型钽氧氮化物层106a的组成表示为TaOxNy，则x值以及y值在0.8≤x＋y≤1.9，0＜y≤0.5的范围内。
接着，说明非易失性存储元件10的电阻变化工作。
对于电阻变化层106，在利用由包括缺氧氮型钽氧氮化物材料的缺氧氮型钽氧氮化物层106a、和包括高氧浓度的钽氧化物材料的钽氧化物层106b构成的层叠构造的情况下，由于存在钽氧化物层106b，因此非易失性存储元件10的初始的电阻非常高。因此，为了得到电阻变化特性，需要向初始的状态的电阻变化层106施加比用于通常电阻变化的电压高的电脉冲(初期击穿电压)，在电阻变化层106内形成导电路径(进行击穿)。这样的处理，称为初始击穿(初始breakdown)。
对于初始击穿，通过向电阻变化层106施加初始击穿电压，从而使电流在电阻变化层106的高氧浓度的钽氧化物层106b流动，将该钽氧化物层106b的电阻值从非常高的初始电阻值(1×106至1×108Ω)调整为能够电阻变化的电阻值(1×102至1×104Ω)。
在此，可以认为，因初始击穿而形成的导电路径的直径为10nm左右。
并且，发明人们专心研究之后得到了如下新的知识，即，通过初始击穿处理的导电路径的形成，大大依赖于在电阻变化层106流动的电流密度。
因此，若电阻变化元件112的电流流动的有效的元件尺寸以及面积不均匀，则产生形成导电路径的初始击穿电压在多个电阻变化元件112之间不均匀的问题。
也就是说，即使施加规定的初始击穿电压，也由于在各个电阻变化元件112流动的电流密度不均匀，因此，发生被初始击穿的元件，和没有被初始击穿的元件。也就是说，由于初始击穿率降低，因此产品率降低。
进而，保持(数据保持特性)以及耐力(数据改写次数)的特性，按每个非易失性存储元件10变化。据此，由于不能设定适当的初始击穿电压，因此导致使非易失性存储元件10的产品率更降低。具体而言，若初始击穿电压过高，则表示数据“0”的电阻值变低，因此不能电阻变化为表示数据“1”的高电阻侧。据此，会有发生不能进行再写入的耐力不良的情况。反而，若初始击穿电压过低，则表示数据“0”的电阻值变高。据此，在保持数据中电阻值变动为表示更高的数据“1”的高电阻侧，会有发生数据改写的保持不良(数据保持不良)的情况。
如上所述，因各个电阻变化元件112的、电流流动的有效的元件尺寸以及面积的不均匀，而进行初始击穿时在元件流动的电流密度、即电流流动的截面的有效的面积不均匀，这成为不良的原因。据此，产生非易失性存储元件10的产品率的降低以及可靠性的恶化。
初始击穿后的非易失性存储元件10，以第一电极层105为基准，正或负的电压脉冲施加到第二电极层107，电阻变化元件112变化为低电阻状态或高电阻状态。负的电压脉冲施加到第二电极层107，从而电阻变化元件112从高电阻状态变化为低电阻状态(低电阻化)。并且，正的电压脉冲施加到第二电极层107，从而电阻变化元件112从低电阻状态变化为高电阻状态(高电阻化)。
可以认为，因施加到第二电极层107的负的电压脉冲，而钽氧化物层106b中的导电路径的氧离子从钽氧化物层106b流出，钽氧化物层106b的导电路径的含氧率减少，从而发生低电阻化。另一方面，可以认为，因施加到第二电极层107的正的电压脉冲，而缺氧氮型钽氧氮化物层106a中的氧离子流到钽氧化物层106b中的导电路径，钽氧化物层106b中的导电路径的含氧率增大，从而发生高电阻化。
以下，进一步详细说明。图1B是示出因初始击穿而形成局部区域106c的电阻变化元件112的结构的图。
初始击穿电压被施加的电阻变化层106，在作为第一氧化物层的缺氧氮型钽氧氮化物层106a与作为第二氧化物层的钽氧化物层106b的界面附近具备局部区域106c。局部区域106c的缺氧率，比钽氧化物层106b的缺氧率大，与缺氧氮型钽氧氮化物层106a的缺氧率不同。
向具备缺氧氮型钽氧氮化物层106a与钽氧化物层106b的层叠构造的电阻变化层106施加初始击穿电压，从而能够形成局部区域106c。此时，优选的是，初始击穿电压为低电压。因初始击穿，而形成与第二电极层107接触的、贯通钽氧化物层106b而侵入到缺氧氮型钽氧氮化物层106a的一部分的、不与第一电极层105接触的局部区域106c。
在本说明书中，局部区域106c意味着，电阻变化层106中的、向第一电极层105与第二电极层107之间施加电压时电流支配性地流动的区域。而且，局部区域106c意味着，包含电阻变化层106内形成的多条细丝(导电路径)的集合的区域。也就是说，电阻变化层106中的电阻变化是，通过局部区域106c出现的。可以推测为，局部区域106c中的氧缺损的密度因氧化还原而变化，从而出现电阻变化工作。因此，在向低电阻状态的电阻变化层106施加驱动电压时，电流在具备细丝的局部区域106c支配性地流动。电阻变化层106，在局部区域106c中，在高电阻状态与低电阻状态之间转变。
而且，在专利文献2的电阻变化元件312中，在钽氧氮化物中形成出现电阻变化工作的局部区域，因此，电阻变化层306的电阻值变化，在高电阻状态与低电阻状态之间转变。
在此，说明缺氧氮型钽氧氮化物层106a和钽氧化物层106b的组成。在x＋y的值比0.8小的情况下，由于电阻变化元件112的电阻值变低，因此，在电阻变化元件112不易施加电压，需要提高工作电压。并且，在x＋y的值超过1.9的情况下，电阻变化元件112的电阻值变高，电阻变化元件112的工作电压急剧变高。因此，例如，在想要以5V以下使电阻变化元件工作的情况下，若将缺氧氮型钽氧氮化物层106a的组成表示为TaOxNy，则优选的是，x值以及y值是0.8≤x＋y≤1.9的范围。并且，已确认为，在y值是0＜y≤0.5的范围时，电阻变化元件112工作。为了使电阻变化元件112稳定工作，优选的是，y值是0.22＜y≤0.5。
并且，若将钽氧化物层106b的组成表示为TaOz，由于钽氧化物层106b的氧浓度被设定为比缺氧氮型钽氧氮化物层106a高，因此，z值是x＋y＜z的范围。而且，钽氧化物层106b也可以不是缺氧型。
根据这样的结构，能够降低电阻变化元件112的工作电压，与以往的电阻变化元件相比，能够在低电压下进行工作。
[非易失性存储元件的制造方法]
图2的(a)至(k)是示出本实施例涉及的非易失性存储元件10的制造方法的截面图。利用它们，说明非易失性存储元件10的主要部的制造方法。
如图2的(a)示出，在衬底100上形成第一布线101。在形成有晶体管以及下层布线等的衬底100上，通过溅射法等形成由铝等构成的导电层(厚度：400至600nm)。对其，进行利用了具有所希望的布线图形的掩膜的图形化和基于干式蚀刻的加工，从而形成第一布线101。而且，也可以利用金属镶嵌等的制造方法形成第一布线101。
接着，如图2的(b)示出，形成第一层间绝缘层102。通过CVD法在衬底100上覆盖第一布线101而形成作为绝缘层的等离子TEOS后，使表面平坦化，从而形成第一层间绝缘层102(厚度：500至1000nm)。对于第一层间绝缘层102，利用等离子TEOS，但也可以为了降低布线间的寄生电容而利用含氟氧化物(例如，FSG)以及low－k材料。
接着，如图2的(c)示出，形成第一接触孔103。通过进行利用了具有所希望的接触孔的图形的掩膜的图形化和基于干式蚀刻的加工，形成贯通第一层间绝缘层102的第一接触孔103(直径：50至300nm)。在此，在第一布线101的宽度比第一接触孔103小的情况下，由于掩膜对准偏倚的影响，第一布线101与第一接触插塞104接触的面积变化，例如槽(cell)电流变动。从防止该情况的观点来看，将第一布线101的宽度设为比第一接触孔103大的外形。
接着，如图2的(d)示出，形成与第一布线101连接的第一接触插塞104。首先，在下层分别通过溅射法以及CVD法将作为密接层以及扩散阻挡层发挥功能的钛(Ti)／钛氮化物(TiN)层(厚度：分别为5至30nm)成膜后，在上层通过CVD法将成为第一接触插塞104的主要构成要素的钨(W，厚度：200至400nm)成膜。此时，第一接触孔103由之后成为第一接触插塞104的层叠构造的导电层104'填充。该导电层104'是所述的W／Ti／TiN构造。
接着，如图2的(e)示出，形成第一接触插塞104。在形成所述的导电层104'后，利用化学机械研磨法(CMP法)对导电层104'的整面进行平坦化研磨，将第一层间绝缘层102上的不用的导电层104'除去，形成仅在第一接触孔103的内部残留了导电层104'的第一接触插塞104。
接着，如图2的(f)示出，形成第一电极材料层105'以及缺氧氮型钽氧氮化物材料层106a'。通过溅射法等，在第一层间绝缘层102上，覆盖第一接触插塞104而形成由钽氮化物(TaN)构成的第一电极材料层105'(厚度：20至50nm)。
接着，通过溅射法，在第一电极材料层105'上形成缺氧氮型钽氧氮化物材料层106a'。在缺氧氮型钽氧氮化物材料层106a'的形成中，例如，利用在含有氧和氮的气氛中对由钽构成的溅射靶材进行溅射的所谓反应溅射法。对于缺氧氮型钽氧氮化物材料层106a'的厚度，能够利用分光椭圆偏振(ellipsometry)法测量，例如其厚度为20至50nm。通过反应溅射法形成缺氧氮型钽氧氮化物材料层106a'时的溅射条件是，例如电源输出为1000W、成膜压力为0.05Pa，对溅射气体利用氩、氧、氮，控制氧和氮的流量，以使缺氧氮型钽氧氮化物材料层106a'的电阻率成为0.75m Ωcm至6m Ωcm。对于缺氧氮型钽氧氮化物材料层106a'的详细的成膜条件与电阻率的关系，在后面说明。
接着，如图2的(g)示出，形成钽氧化物材料层106b'。在缺氧氮型钽氧氮化物材料层106a'上形成钽氧化物材料层106b'。在钽氧化物材料层106b'的形成中，例如，将具有以Ta2O5来表示的组成的钽氧化物作为溅射靶材来利用，通过对溅射气体利用了氩(Ar)的RF磁控反应溅射法形成。溅射的条件是，例如，RF电源输出为200W、成膜压力0.3Pa、氩气流量300sccm、衬底温度为室温。与缺氧氮型钽氧氮化物材料层106a'层叠而有利于引起电阻变化的钽氧化物材料层106b'的厚度为3至10nm，利用分光椭圆偏振法能够测量该厚度。并且，利用所述的溅射条件形成钽氧化物材料层106b'时的成膜速率为，例如1.2nm／分。
接着，如图2的(h)示出，形成第二电极材料层107'。例如，通过溅射法，在钽氧化物材料层106b'上形成作为第二电极材料层107'的铱(Ir)。通过溅射法形成的二电极材料层107'的厚度为，例如80nm左右。
而且，为了实现电阻变化元件112的稳定的电阻变化工作，对于与缺氧氮型钽氧氮化物材料层106a'接触的第一电极材料层105'，优选的是，利用W、Ni以及TaN等、与钽的标准电极电位相比标准电极电位低的材料之中的一个或多个材料构成。并且，对于与钽氧化物材料层106b'接触的第二电极材料层107'，优选的是，利用与钽的标准电极电位相比标准电极电位高的材料之中的一个或多个材料构成。具体而言，优选的是，由Au(金)、Pt(白金)、Ir(铱)、Pd(钯)、Cu(铜)以及Ag(银)等的贵金属形成。一般，贵金属的加工是困难的，但是，若将第二电极材料层107'配置在电阻变化元件112的上部，则加工比较容易。通过如此构成，能够使在电阻变化层106的电阻变化工作，仅在钽氧化物层106b与接触于它的第二电极层107的界面产生，能够实现稳定的电阻变化工作。
接着，如图2的(i)示出，形成电阻变化元件112。通过利用了掩膜的图形化和基于干式蚀刻的加工，将第一电极材料层105'、缺氧氮型钽氧氮化物材料层106a'、钽氧化物材料层106b'、第二电极材料层107'图形化而加工,形成由第一电极层105、缺氧氮型钽氧氮化物层106a、钽氧化物层106b、第二电极层107构成的层叠构造的电阻变化元件112。第二电极层107的厚度为50至60nm左右。
接着，如图2的(j)示出，覆盖电阻变化元件112，而形成第二层间绝缘层108(500至1000nm)。形成第二层间绝缘层108后，以缓和第二层间绝缘层108的残留应力为目的、以及以除去残留在第二层间绝缘层108的水分为目的，而在加热为400℃的炉内进行热处理10分钟。
最后，如图2的(k)示出，通过与图2的(a)至(e)同样的制造方法，形成该第二接触孔109以及第二接触插塞110。然后，覆盖第二接触插塞110而形成第二布线111。形成第二布线111后，以防止构成第二布线111的铝的腐蚀为目的，而在加热为400℃的炉内进行热处理10分钟，非易失性存储元件10完成。
如上所述，在本实施例的非易失性存储元件10的制造方法中，在图2的(j)以及图2的(k)示出的工序中，分别包含在加热为400℃的炉内进行热处理10分钟的工序。通过该热处理，向电阻变化元件112提供规定的热预算。
[缺氧氮型钽氧氮化物层的电阻率]
其次，说明缺氧氮型钽氧氮化物材料层106a'的成膜条件与电阻率的关系。
图3示出，通过图2的(f)所记载的方法形成具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'时的、氧以及氮的流量与缺氧氮型钽氧氮化物材料层106a'的电阻率的关系。在图3中示出，将氮流量设为2sccm、6sccm、改变对各个氮流量的氧流量时的缺氧氮型钽氧氮化物材料层106a'的电阻率。并且，为了比较，而一起示出将氮流量设为0sccm时、即在钽氧氮化物TaOxNy中设为y＝0时的电阻率与氧流量的关系。
缺氧氮型钽氧氮化物材料层106a'的电阻率是，根据通过分光椭圆偏振法的膜厚测量、和通过4端子测量法的电阻值的测量结果来计算的。根据图3示出的结果可见，在氮流量为6sccm时，与氮流量为2sccm时相比，缺氧氮型钽氧氮化物材料层106a'的电阻率高。也就是说，可以确认为，通过增加氮流量，从而缺氧氮型钽氧氮化物材料层106a'的电阻率增加。这是因为，通过增加氮流量，具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'的含氮量增加(即，y值增加)的缘故。同样，根据图3示出的结果，可以确认为，通过增加氧流量，从而缺氧氮型钽氧氮化物材料层106a'的电阻率增加。这是因为，通过增加氧流量，具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'的含氧量增加(即，x值增加)的缘故。
如此，通过利用图2的(f)所记载的反应溅射法，使氮流量和氧流量变化，从而能够控制缺氧氮型钽氧氮化物材料层106a'的含氮量和含氧量。
[缺氧氮型钽氧氮化物层的组成]
接着，说明缺氧氮型钽氧氮化物材料层106a'的组成。
表1示出，通过卢瑟福后方散射法(RBS)，对利用图2的(f)所记载的反应溅射法以氮流量为2sccm、6sccm来形成的、具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'的x值以及y值进行分析的结果。在表1示出的缺氧氮型钽氧氮化物材料层106a'中，调整氧流量，以使电阻率大致成为2mΩcm。在表1一起示出各个氧流量。并且，为了比较，还一起示出将氮流量设为0sccm时的x值。
可以认为，利用图2的(f)所记载的方法形成的缺氧氮型钽氧氮化物材料层106a'中包含的含氮量，依赖于通过反应溅射法形成时的氮流量。因此，根据表1示出的结果，将氮流量设为2sccm来形成的缺氧氮型钽氧氮化物材料层106a'的y值成为0.22，将氮流量设为6sccm来形成的缺氧氮型钽氧氮化物材料层106a'的y值成为0.4。
而且，通过RBS法分析的氧以及氮的组成，包含以atm％为单位±4％的比较大的误差。因此，x值、y值也产生误差。若考虑由RBS法的误差，在表1中，将氮流量设为6sccm时的y值在0.30≤y≤0.50的范围内。因此，表1示出的具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物的y值的最大值是0.5。
(表1)
  氮流量   氧流量   电阻率   x值   y值   x值＋y值
  0sccm   20.4sccm   2.0mΩcm   1.4   0   1.4
  2sccm   20sccm   2.1mΩcm   1.2   0.22   1.4
  6sccm   17sccm   1.9mΩcm   1.1   0.4   1.5
[钽氧化物层的电阻率和组成]
接着，说明钽氧化物材料层106b'的电阻率和组成。电阻变化元件112的初始电阻值的大小，依赖于将钽氧化物材料层106b'的组成表示为TaOz时的z值。
首先，试图了利用与图2的(g)所记载的方法相同的条件，形成膜厚50nm的钽氧化物材料层106b'，通过4端子测量法测量其薄膜电阻值(sheetresistance)。然而，由于超过了能够测量的薄膜电阻值(107Ω/sq.)，因此没能测量。因此，本实施例的钽氧化物材料层106b'的电阻率为至少50000mcm以上。
图4示出，具有以TaOz来表示的组成的钽氧化物材料层106b'的电阻率与通过RBS法测量的z值的关系。钽氧化物材料层106b'的电阻率是，根据通过分光椭圆偏振法测量的膜厚、和通过4端子测量法测量的薄膜电阻值来计算的。根据图4，可以确认为，随着z值增加，钽氧化物材料层106b'的电阻率增加。并且，在z＝2.42时，通过4端子测量法能够测量，其电阻率为5300mΩcm。因此，根据电阻率的测量可能范围，若将通过图2的(g)所记载的方法形成的钽氧化物材料层106b'的组成表示为TaOz，则z值在2.42＜z的范围内。
并且，图5示出，通过XPS法测量钽氧化物材料层106b'的价电子带的电子状态的结果。根据图5示出的通过XPS法的测量结果，在本实施例的钽氧化物材料层106b'中，可以确认因具有以Ta2O5来表示的组成的钽氧化物的还原成分而引起的(即，因Ta2O5的氧缺损而引起的)峰值。也就是说，在钽氧化物材料层106b'中确认氧缺损，示出是缺氧型的钽氧化物材料层106b'。若将钽氧化物材料层106b'的组成表示为TaOz，则可以表示为z＜2.5。而且，钽氧化物材料层106b'也可以不是缺氧型的钽氧化物材料层106b'。
根据以上的结果，若将本实施例的钽氧化物材料层106b'的组成表示为TaOz，则2.42＜z＜2.5。并且，钽氧化物材料层106b'的电阻率为50000mΩcm以上。
[氧浓度特性的劣化抑制效果]
图6是示出，具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'的x值以及y值与非易失性存储元件的初始电阻值的关系的图。在图6中，将x值以及y值在0.8≤x＋y≤1.9，0＜y≤0.5的范围内变更，来测量初始电阻值。具体而言，示出利用了y值为0，0.22，0.4、x值为0.4至1.42的缺氧氮型钽氧氮化物材料层106a'的非易失性存储元件10的初始电阻值。并且，在图6中记载图6示出的初始电阻值的各个点的x值。
在图6示出的例子中，钽氧化物层106b的膜厚为5.5nm。该图中以黑四角形来表示的数据示出，缺氧氮型钽氧氮化物层106a的电阻率为2mΩcm时的初始电阻值，以黑菱形来表示的数据示出，缺氧氮型钽氧氮化物层106a的电阻率为4mΩcm时的初始电阻值。钽氧化物材料层106b'的电阻率为，至少50000mΩcm以上，与缺氧氮型钽氧氮化物材料层106a'的电阻率(2mΩcm，4mΩcm)、第一电极材料层105'的电阻率(3mΩcm)、第二电极材料层107'的电阻率(0.2mΩcm)相比，10000倍以上大。因此，非易失性存储元件10的初始电阻值，实际上，取决于电阻率最大的钽氧化物层106b的膜厚和含氧率(即，z值)。
并且，图6示出的y值为0时的非易失性存储元件10的初始电阻值，相当于搭载有专利文献1所记载的电阻变化元件212的非易失性存储元件20的初始电阻值。在图6示出的例子中，构成电阻变化元件212中的第二钽氧化物材料层206b的材料为本实施例中的钽氧化物材料层106b'，其膜厚为5.5nm。而且，对于非易失性存储元件20，也与非易失性存储元件10相同的理由，根据第二钽氧化物材料层206b的膜厚和含氧率，决定初始电阻值。
根据图6，利用了缺氧氮型钽氧氮化物层106a的本实施例的非易失性存储元件10的初始电阻值，比专利文献1所记载的以往的非易失性存储元件20高。也就是说，对于以往的非易失性存储元件20，根据图2的(j)至(k)示出的工序中提供的热预算，第二钽氧化物材料层206b中的氧扩散到第一钽氧化物层206a，钽氧化物材料层206b的膜厚以及含氧率减少。另一方面，本实施例涉及的非易失性存储元件10的初始电阻值，比以往的非易失性存储元件20高，因此，能够判断为，从钽氧化物层106b向缺氧氮型钽氧氮化物材料层106a'的氧的扩散被抑制，钽氧化物层106b的氧浓度特性的劣化被抑制。
并且，根据图6可以确认，随着y值增加，初始电阻值就增加。对于随着含氮量(即，y值)增加，初始电阻值就增加的理由，可以认为，由于存在氮，因此氧的扩散被抑制。并且，缺氧氮型钽氧氮化物材料层106a'的厚度，比钽氧化物材料层106b'的厚度厚，因此可以认为，氧的扩散更被抑制。因此，在本实施例涉及的非易失性存储元件10中，电阻变化层106具有，由具有氧阻挡性的缺氧氮型钽氧氮化物材料层106a'和钽氧化物材料层106b'的双层构造，因此可以认为能够使电阻变化元件112的电阻变化特性稳定。
对于抑制钽氧化物层106b的氧浓度特性的劣化的效果，能够判断为，若至少y＞0，则能够得到。而且，优选的是，y值比0.22大。
[电阻变化工作例]
接着，说明作为实施例以及比较例的存储器的工作例，即，说明进行信息的写入/读出时的工作例。
通过施加极性不同的两种电压脉冲，非易失性存储元件10在高电阻状态与低电阻状态之间变化。也就是说，相对于第一电极层105，在向第二电极层107施加负的电压脉冲(电压：－1.8V，脉冲宽度100ns)的情况下，非易失性存储元件10，从高电阻状态(电阻值；46000至150000Ω)减少为低电阻状态(电阻值；10000Ω左右)。另一方面，在向第二电极层107施加正的电压脉冲(电压：2.4V，脉冲宽度100ns)的情况下，非易失性存储元件10，从低电阻状态增加为高电阻状态。
图7A以及图7B示出，在非易失性存储元件10的第一电极层105与第二电极层107之间施加所述的极性不同的电压脉冲而使电阻值变化时的、高电阻状态和低电阻状态的每一个状态的电阻值。
在图7A中分别示出，利用了y值为0.4、将x值变化为0.4、1.1、以及1.3时的缺氧氮型钽氧氮化物材料层106a'的非易失性存储元件10的高电阻状态、低电阻状态的电阻值。并且，在图7A中，缺氧氮型钽氧氮化物材料层106a'的电阻率为0.80、2.1、以及5.8mΩcm，将与各个电阻率相对应的高电阻状态和低电阻状态的电阻值，分别以黑四角形、黑三角形来表示。并且，图7A中示出与各个电阻率相对应的x值。在x值为0.4、1.1、以及1.3的任何情况下，非易失性存储元件10，都表示高电阻状态以及低电阻状态，在低电压下稳定工作。
同样，在图7B中示出，利用了y值为0.22、将x值分别变化为0.6、1.2、以及1.5时的缺氧氮型钽氧氮化物材料层106a'的非易失性存储元件10高电阻状态、低电阻状态的电阻值。并且，在图7B中，缺氧氮型钽氧氮化物材料层106a'的电阻率分别为0.76、1.9、以及6.0mΩcm，将与各个电阻率相对应的高电阻状态和低电阻状态的电阻值，分别以黑四角形、黑三角形来表示。并且，图7B中示出与各个电阻率相对应的x值。在x值为0.6、1.2、以及1.5的任何情况下，非易失性存储元件10，都表示高电阻状态以及低电阻状态，在低电压下稳定工作。
如上所述，对于非易失性存储元件10，以2.4V以下的电压能够进行电阻变化工作，与利用了专利文献2所记载的电阻变化元件312的非易失性存储元件30相比，能够在低电压下工作。并且，可以确认为，不是仅在特定的条件下形成缺氧氮型钽氧氮化物层106a的情况下出现电阻变化工作，而在电阻率为0.75mΩcm至6mΩcm的范围能够进行电阻变化工作。
图8是示出电阻变化元件的数据改写的脉冲次数与电阻值的关系的图。也就是说，示出将高电阻状态和低电阻状态交替反复多次来进行改写的循环特性。
如图8示出，在电阻变化元件112中反复高电阻状态和低电阻状态来进行改写的情况下，对于电阻值的变化，分别稳定地检测出高电阻状态和低电阻状态的二值。因此，对于本实施例示出的电阻变化元件112可见，与图17示出的以往例相比，解消了高电阻状态的电阻值逐渐降低，以及低电阻状态的电阻值不均匀的问题。
图9是示出，具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'的y值和循环工作通过率的图。也就是说，示出变更具有以TaOxNy来表示的组成的缺氧氮型钽氧氮化物材料层106a'的x值和y值时的、在所述循环工作中高电阻状态以及低电阻状态分别表示规定的范围的值的情况(通过的情况)。
如图9示出，在y值高时，即，在氧扩散更被抑制时，循环工作通过率高。因此，对于本实施例涉及的电阻变化元件112可见，若缺氧氮少，则电阻变化元件112的改写工作稳定。
(实施例2)
接着，说明本发明的实施方案之一涉及的实施例2。本实施例涉及的非易失性存储元件，与实施例1涉及的非易失性存储元件的区别为，在非易失性存储元件的电阻变化层中，在缺氧氮型钽氧氮化物层上配置有钽氧化物层。
[非易失性存储元件的结构]
图10是图1A所记载的非易失性存储元件10的变形例的、非易失性存储元件11的截面图。在图10中，对于与图1A相同的构成要素利用相同的符号，并省略说明。如图10示出，非易失性存储元件11与非易失性存储元件10的区别为，电阻变化元件112的配置上下相反。
如图10示出，电阻变化元件112，包括：第一电极层505(厚度：5至100nm)，覆盖第一接触插塞104而形成，且由贵金属(Pt、Ir、Pd等)等构成；电阻变化层106(厚度：20至100nm)；以及第二电极层507(厚度：5至100nm)，由氮化钽等构成。
在此，如图10示出，电阻变化层106，由形成在第一电极层505上的钽氧化物层106b、和形成在钽氧化物层106b上的缺氧氮型钽氧氮化物层106a的双层构造构成。对于其他的结构，与实施例1示出的非易失性存储元件10同样。
[非易失性存储元件的制造方法]
图11的(a)至(k)是示出本实施例涉及的非易失性存储元件11的制造方法的截面图。利用它们，说明非易失性存储元件11的主要部的制造方法。
如图11的(a)示出，在衬底100上形成第一布线101。在形成有晶体管以及下层布线等的衬底100上，通过溅射法等形成由铝等构成的导电层(厚度：400至600nm)。对其，进行利用了具有所希望的布线图形的掩膜的图形化和基于干式蚀刻的加工，从而形成第一布线101。而且，也可以利用金属镶嵌法等的制造方法形成第一布线101。
接着，如图11的(b)示出，形成第一层间绝缘层102。通过CVD法在衬底100上覆盖第一布线101而形成作为绝缘层的等离子TEOS后，使表面平坦化，从而形成第一层间绝缘层102(厚度：500至1000nm)。对于第一层间绝缘层102，利用等离子TEOS，但也可以为了降低布线间的寄生电容而利用含氟氧化物(例如，FSG)以及low－k材料。
接着，如图11的(c)示出，形成第一接触孔103。通过进行利用了具有所希望的接触孔的图形的掩膜的图形化和基于干式蚀刻的加工，形成贯通第一层间绝缘层102的第一接触孔103(直径：50至300nm)。在此，在第一布线101的宽度比第一接触孔103小的情况下，由于掩膜对准偏倚的影响，第一布线101与第一接触插塞104接触的面积变化，例如槽电流变动。从防止该情况的观点来看，将第一布线101的宽度设为比第一接触孔103大的外形。
接着，如图11的(d)示出，形成与第一布线101连接的第一接触插塞104。首先，在下层分别通过溅射法以及CVD法将作为密接层以及扩散阻挡层发挥功能的钛(Ti)／钛氮化物(TiN)层(厚度：分别为5至30nm)成膜后，在上层通过CVD法将成为第一接触插塞104的主要构成要素的钨(W，厚度：200至400nm)成膜。此时，第一接触孔103由之后成为第一接触插塞104的层叠构造的导电层104'填充。该导电层104'是所述的W／Ti／TiN构造。
接着，如图11的(e)示出，形成第一接触插塞104。在形成所述的导电层104'后，利用化学机械研磨法(CMP法)对导电层104'的晶片整面进行平坦化研磨，将第一层间绝缘层102上的不用的导电层104'除去，形成仅在第一接触孔103的内部残留了导电层104'的第一接触插塞104。
接着，如图11的(f)示出，在形成第一电极材料层505'以及钽氧化物材料层106b'的工序中，通过溅射法等，在第一层间绝缘层102上，覆盖第一接触插塞104而形成由铱(Ir)构成的第一电极材料层505'(厚度：20至50nm)。而且，为了实现电阻变化元件112的稳定的电阻变化工作，对于与构成钽氧化物层106的钽氧化物材料层106b'接触的第一电极材料层505'，优选的是，由贵金属形成。
接着，通过溅射法，在第一电极材料层505'上形成钽氧化物材料层106b'。对于钽氧化物材料层106b'的形成方法，例如，通过将具有以Ta2O5来表示的组成的钽氧化物作为溅射靶材来利用，对溅射气体利用了氩(Ar)的RF磁控反应溅射法形成。溅射的条件是，例如，RF电源输出为200W、成膜压力0.3Pa、氩气流量300sccm、衬底温度为室温。利用分光椭圆偏振法能够测量，与缺氧氮型钽氧氮化物材料层106a'层叠而有利于引起电阻变化的钽氧化物材料层106b'的厚度，例如该厚度为3至10nm。
接着，如图11的(g)示出，在形成缺氧氮型钽氧氮化物材料层106a'的工序中，在钽氧化物材料层106b'上形成缺氧氮型钽氧氮化物材料层106a'。在缺氧氮型钽氧氮化物材料层106a'的形成中，例如，利用在含有氧和氮的气氛中对由钽构成的溅射靶材进行溅射的反应溅射法。对于缺氧氮型钽氧氮化物材料层106a'的厚度，能够利用分光椭圆偏振法测量，该厚度为20至50nm。通过反应溅射法形成缺氧氮型钽氧氮化物材料层106a'时的溅射条件是，电源输出为1000W、成膜压力为0.05Pa，对溅射气体利用氩、氧、氮，控制氧和氮的流量，以使缺氧氮型钽氧氮化物材料层106a'的电阻率，成为0.75mΩcm至6mΩcm。
接着，如图11的(h)示出，形成第二电极材料层507'。通过溅射法，在缺氧氮型钽氧氮化物材料层106a'上形成作为第二电极材料层507'的氮化钽(TaN)。
接着，如图11的(i)示出，在形成电阻变化元件112的工序中，通过利用了掩膜的图形化和基于干式蚀刻的加工，将第一电极材料层505'、钽氧化物材料层106b'、缺氧氮型钽氧氮化物材料层106a'、第二电极材料层507'图形化而加工，形成由第一电极层505、钽氧化物层106b、缺氧氮型钽氧氮化物层106a、第二电极层507构成的电阻变化元件112。
接着，如图11的(j)示出，覆盖电阻变化元件112，而形成第二层间绝缘层108(500至1000nm)。形成第二层间绝缘层108后，以缓和第二层间绝缘层108的残留应力为目的、以及以除去残留在第二层间绝缘层108的水分为目的，而在加热为400℃的炉内进行热处理10分钟。
最后，如图11的(k)示出，通过与图2的(a)至(e)同样的制造方法，形成该第二接触孔109以及第二接触插塞110。然后，覆盖第二接触插塞110而形成第二布线111。形成第二布线111后，以防止构成第二布线111的铝的腐蚀为目的，而在加热为400℃的炉内进行热处理10分钟，非易失性存储元件11完成。
如上所述，在本实施例的非易失性存储元件11的制造方法中，在图11的(j)以及图11的(k)示出的工序中，分别包含在加热为400℃的炉内进行热处理10分钟的工序。通过该热处理，向电阻变化元件112提供热预算。
对于本发明的实施例示出的非易失性存储元件11，在钽氧化物材料层106b'上形成缺氧氮型钽氧氮化物材料层106a'。据此，钽氧化物层106b的制造方法的选择范围扩大。对于在缺氧氮型钽氧氮化物层106a上配置钽氧化物层106b的非易失性存储元件10，例如，在通过将氧用作反应气体的反应溅射法来形成钽氧化物材料层106b'的情况下，缺氧氮型钽氧氮化物材料层106a'露出在氧等离子气氛中。据此，缺氧氮型钽氧氮化物材料层106a'的表面氧化，不能得到具有所希望的氧浓度特性的电阻变化层106。对于非易失性存储元件11，由于缺氧氮型钽氧氮化物材料层106a'不露出在氧等离子中，因此，在图11的(f)示出的形成钽氧化物材料层106b'的工序中，能够通过将钽作为靶材、将氧作为反应气体的反应溅射法来形成钽氧化物材料层106b'。在通过反应溅射法来形成时的钽氧化物材料层106b'的成膜速率为6nm／分，与图2的(g)示出的制造方法(成膜速率：1.2nm／分)相比快5倍左右。如此，根据非易失性存储元件11的制造方法，能够使成膜速率变快，非易失性存储元件11是，与非易失性存储元件10相比，能够以低成本来制造的。
(实施例3)
接着，说明本发明的实施方案之一涉及的实施例3。本实施例涉及的非易失性存储元件，与实施例1涉及的非易失性存储元件的区别为，将实施例1以及实施例2示出的非易失性存储元件层叠多层。
图12是示出本发明的实施例涉及的非易失性存储元件12的一个结构例的截面图。在图12示出的例子中被构成为，共同使用第二布线，将图1A示出的非易失性存储元件10层叠两层。
对于图12示出的非易失性存储元件12，在图1A示出的非易失性存储元件10的第二层间绝缘层108上具有：第三层间绝缘层113，覆盖第二布线111而形成，且由硅氧化膜等(500至1000nm)构成；第三接触孔114(直径：50至300nm)，贯通该第三层间绝缘层113而形成；以及第三接触插塞115，以钨为主成分而埋入在第三接触孔114的内部。而且，在第三层间绝缘层113上，覆盖第三接触插塞115而形成与电阻变化元件112相同结构的电阻变化元件112'。
进而，具有：第四层间绝缘层116，覆盖该电阻变化元件112'而形成，且由硅氧化膜(厚度：500至1000nm)构成；第四接触孔117(直径：50至300nm)，贯通该第四层间绝缘层116而形成；以及第四接触插塞118，以钨为主成分而埋入在第四接触孔117的内部。进而，在第四层间绝缘层116上，覆盖第四接触插塞118而形成有第三布线119。构成电阻变化元件112'的电阻变化层106'具有，缺氧氮型钽氧氮化物层106a与钽氧化物层106b层叠的双层构造。
像图12示出的例子那样，在以增加每个单位面积的容量的目的，将非易失性存储元件层叠多层的情况下，位于下层的电阻变化元件112与位于上层的电阻变化元件112'被提供的热预算的量不同。这是因为，在形成第三层间绝缘层113、第四层间绝缘层116、第三布线119的工序等中追加热处理的缘故。
构成电阻变化层106以及电阻变化层106'的缺氧氮型钽氧氮化物层106a具有，抑制因被提供的热预算而引起的氧的扩散的效果。因此，对于非易失性存储元件12，即使被提供的热预算的量不同，也能够抑制电阻变化层106的氧浓度特性与电阻变化层106'的氧浓度特性之间的差。
而且，图12示出的在非易失性存储元件12的一个结构例中示出，将电阻变化元件层叠两层的例子，但是，当然可以层叠两层以上。并且，也可以代替图1A示出的非易失性存储元件10，而层叠图10示出的非易失性存储元件11。
而且，本发明不仅限于所述的实施例，在不脱离本发明的宗旨的范围内可以进行各种改进、变形。
例如，对于与钽氧化物层接触的电极，优选的是，利用Au(金)、Pt(白金)、Ir(铱)、Pd(钯)、Cu(铜)以及Ag(银)等的、标准电极电位比钽的标准电极电位高的材料之中的一个或多个材料来构成。并且，对于不与钽氧化物层接触的电极，即，与缺氧氮型钽氧氮化物层接触的电极，优选的是，利用W、Ni以及TaN等的、标准电极电位比钽的标准电极电位低的材料之中的一个或多个材料来构成。根据这样的结构，能够使电阻变化层的电阻变化工作，仅在钽氧化物层与接触于它的电极的界面产生，能够实现稳定的电阻变化工作。
并且，对于非易失性存储元件，不仅限于共同使用第二布线而层叠两层的结构，而可以是层叠三层以上的结构。
并且，对于非易失性存储元件也可以是，具备多个所述非易失性存储元件，非易失性存储元件配置为二维状的结构。进而，也可以将这样的配置为二维状的结构层叠多层。
并且，只要不脱离本发明的宗旨，对本实施例施行本领域的技术人员想到的各种变形的形态、或组合不同的实施例中的构成要素而构成的形态，也包含在本发明的范围内。例如，具备本发明涉及的非易失性存储元件的ReRAM等的存储系统也包含在本发明中。
工业可利用性
本发明的非易失性存储元件以及其制造方法具有，抑制因热预算而导致的电阻变化层的氧浓度特性的劣化的效果。并且，本发明的非易失性存储元件以及其制造方法具有，非易失性存储元件能够在低电压下工作的效果，有效于利用了电阻变化元件的ReRAM等的非易失性存储元件。
附图标记说明
10、11、12非易失性存储元件
100衬底
101第一布线
102第一层间绝缘层
103第一接触孔
104第一接触插塞
105第一电极层
105'第一电极材料层
106电阻变化层
106'电阻变化层
106a缺氧氮型钽氧氮化物层
106a'缺氧氮型钽氧氮化物材料层
106b钽氧化物层
106b'钽氧化物材料层
106c局部区域
107第二电极层
107'第二电极材料层
108第二层间绝缘层
109第二接触孔
110第二接触插塞
111第二布线
112电阻变化元件
112'电阻变化元件
113第三层间绝缘层
114第三接触孔
115第三接触插塞
116第四层间绝缘层
117第四接触孔
118第四接触插塞
119第三布线
505第一电极层
505'第一电极材料层
507第二电极层
507'第二电极材料层

Claims (10)

1.一种非易失性存储元件，具备∶
第一电极层，被形成在衬底上；
电阻变化层，被直接配置在所述第一电极层上；以及
第二电极层，被直接配置在所述电阻变化层上，
所述电阻变化层具有，缺氧氮型钽氧氮化物层与钽氧化物层层叠的双层构造，
在所述电阻变化层中，
氧离子从所述钽氧化物层向所述缺氧氮型钽氧氮化物层移动，从而成为低电阻化，
氧离子从所述缺氧氮型钽氧氮化物层向所述钽氧化物层移动，从而成为高电阻化。
2.如权利要求1所述的非易失性存储元件，
在以TaOxNy来表示所述缺氧氮型钽氧氮化物层的组成的情况下，x和y满足，
0.8≤x+y≤1.9
0＜y≤0.5，并且，
在以TaOz来表示所述钽氧化物层的组成的情况下，z满足，
x+y＜z。
3.如权利要求1所述的非易失性存储元件，
所述缺氧氮型钽氧氮化物层的厚度，比所述钽氧化物层的厚度厚。
4.如权利要求1所述的非易失性存储元件，
所述缺氧氮型钽氧氮化物层具有导电性。
5.如权利要求1所述的非易失性存储元件，
利用标准电极电位比钽的标准电极电位高的材料之中的一个或多个材料，来构成与所述钽氧化物层接触的电极。
6.如权利要求1至5的任一项所述的非易失性存储元件，
利用标准电极电位比钽的标准电极电位低的材料之中的一个或多个材料，来构成与所述缺氧氮型钽氧氮化物层接触的电极。
7.如权利要求5所述的非易失性存储元件，
利用Au、Pt、Ir、Pd、Cu以及Ag之中的一个或多个材料，来构成与所述钽氧化物层接触的电极。
8.如权利要求6所述的非易失性存储元件，
利用W、Ni以及TaN之中的一个或多个材料，来构成与所述缺氧氮型钽氧氮化物层接触的电极。
9.一种非易失性存储元件的制造方法，具有：
工序a，在衬底上，形成用于构成第一电极层的第一电极材料层；
工序b，在所述第一电极材料层上，直接形成用于构成缺氧氮型钽氧氮化物层的缺氧氮型钽氧氮化物材料层；
工序c，在所述缺氧氮型钽氧氮化物材料层上，直接形成用于构成钽氧化物层的钽氧化物材料层；以及
工序d，在所述钽氧化物材料层上，直接形成用于构成第二电极层的第二电极材料层，
在所述工序b中，通过溅射法，形成所述缺氧氮型钽氧氮化物材料层，
氧离子从所述钽氧化物层向所述缺氧氮型钽氧氮化物层移动，从而成为低电阻化，
氧离子从所述缺氧氮型钽氧氮化物层向所述钽氧化物层移动，从而成为高电阻化。
10.一种非易失性存储元件的制造方法，具有：
工序a，在衬底上，形成用于构成第二电极层的第二电极材料层；
工序b，在所述第二电极材料层上，直接形成用于构成钽氧化物层的钽氧化物材料层；
工序c，在所述钽氧化物材料层上，直接形成用于构成缺氧氮型钽氧氮化物层的缺氧氮型钽氧氮化物材料层；以及
工序d，在所述缺氧氮型钽氧氮化物材料层上，直接形成用于构成第一电极层的第一电极材料层，
在所述工序c中，通过溅射法，形成所述缺氧氮型钽氧氮化物材料层，
氧离子从所述钽氧化物层向所述缺氧氮型钽氧氮化物层移动，从而成为低电阻化，
氧离子从所述缺氧氮型钽氧氮化物层向所述钽氧化物层移动，从而成为高电阻化。
CN201180004314.3A 2010-11-19 2011-11-18 非易失性存储元件以及非易失性存储元件的制造方法 Active CN102714210B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010259555 2010-11-19
JP2010-259555 2010-11-19
PCT/JP2011/006451 WO2012066787A1 (ja) 2010-11-19 2011-11-18 不揮発性記憶素子および不揮発性記憶素子の製造方法

Publications (2)

Publication Number Publication Date
CN102714210A CN102714210A (zh) 2012-10-03
CN102714210B true CN102714210B (zh) 2015-08-12

Family

ID=46083735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004314.3A Active CN102714210B (zh) 2010-11-19 2011-11-18 非易失性存储元件以及非易失性存储元件的制造方法

Country Status (4)

Country Link
US (1) US9000506B2 (zh)
JP (1) JP4960537B1 (zh)
CN (1) CN102714210B (zh)
WO (1) WO2012066787A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082479B2 (en) * 2011-10-06 2015-07-14 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and nonvolatile memory device
JP5395314B2 (ja) 2011-12-02 2014-01-22 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
US8558209B1 (en) * 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
CN102820428A (zh) * 2012-09-11 2012-12-12 同济大学 一种改进的氧化物薄膜阻变存储器及其改进方法
JP2014103326A (ja) * 2012-11-21 2014-06-05 Panasonic Corp 不揮発性記憶素子およびその製造方法
JP6230090B2 (ja) * 2013-01-28 2017-11-15 国立研究開発法人物質・材料研究機構 多機能電気伝導素子
US9112148B2 (en) 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9224947B1 (en) * 2014-09-22 2015-12-29 Winbond Electronics Corp. Resistive RAM and method of manufacturing the same
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
JP2017092274A (ja) 2015-11-11 2017-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6296464B2 (ja) * 2016-12-27 2018-03-20 国立研究開発法人物質・材料研究機構 多機能電気伝導素子の使用方法
JP2018142562A (ja) * 2017-02-24 2018-09-13 株式会社村田製作所 半導体装置
FR3097368B1 (fr) * 2019-06-12 2021-06-25 Commissariat Energie Atomique Procédé de détermination d’un paramètre de fabrication d’une cellule de mémoire vive résistive

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761115A (en) 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
EP1044452B1 (en) 1997-12-04 2003-03-19 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6469364B1 (en) 1998-08-31 2002-10-22 Arizona Board Of Regents Programmable interconnection system for electrical circuits
US6825489B2 (en) 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
JP2002536840A (ja) 1999-02-11 2002-10-29 アリゾナ ボード オブ リージェンツ プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
US6914802B2 (en) 2000-02-11 2005-07-05 Axon Technologies Corporation Microelectronic photonic structure and device and method of forming the same
US8218350B2 (en) 2000-02-11 2012-07-10 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US7675766B2 (en) 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
US8134140B2 (en) 2000-02-11 2012-03-13 Axon Technologies Corporation Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US7385219B2 (en) 2000-02-11 2008-06-10 A{umlaut over (x)}on Technologies Corporation Optimized solid electrolyte for programmable metallization cell devices and structures
US7372065B2 (en) 2000-02-11 2008-05-13 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7728322B2 (en) 2000-02-11 2010-06-01 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US20040124407A1 (en) 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6865117B2 (en) 2000-02-11 2005-03-08 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US20020121047A1 (en) 2000-09-08 2002-09-05 Thrash Tommy K. Preparing small awny seed
US6474766B1 (en) 2000-09-08 2002-11-05 Sony Corporation System and method for color dither matrix creation using human-vision-system gray matrix with cluster radii
WO2002021542A1 (en) 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6862112B2 (en) 2000-09-08 2005-03-01 Sony Corporation System and method for color dither matrix creation using human-vision-system gray matrix with multi-cell replacement
WO2002082452A2 (en) 2001-04-06 2002-10-17 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
AU2002312317A1 (en) 2001-06-05 2002-12-16 Axon Technologies Corporation Microelectronic photonic structure and device and method of forming the same
WO2003028098A2 (en) 2001-09-26 2003-04-03 Axon Technologies Corporation Programmable chip-to-substrate interconnect structure and device and method of forming same
WO2003032392A2 (en) 2001-10-09 2003-04-17 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
WO2003058638A1 (en) 2002-01-03 2003-07-17 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
CN100514695C (zh) 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
WO2005124788A2 (en) 2004-06-14 2005-12-29 Axon Technologies Corporation Nanoscale programmable structures and methods of forming and using same
JP4848633B2 (ja) 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
JP2006319028A (ja) 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
WO2007132525A1 (ja) 2006-05-16 2007-11-22 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
JP2008177469A (ja) * 2007-01-22 2008-07-31 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
JP4299882B2 (ja) 2007-05-18 2009-07-22 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2008288436A (ja) 2007-05-18 2008-11-27 Panasonic Corp 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP2009021524A (ja) 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2009218260A (ja) 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
CN101878530B (zh) * 2008-10-01 2012-03-07 松下电器产业株式会社 非易失性存储元件和使用该元件的非易失性存储装置

Also Published As

Publication number Publication date
JPWO2012066787A1 (ja) 2014-05-12
WO2012066787A1 (ja) 2012-05-24
CN102714210A (zh) 2012-10-03
US9000506B2 (en) 2015-04-07
US20130001504A1 (en) 2013-01-03
JP4960537B1 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
CN102714210B (zh) 非易失性存储元件以及非易失性存储元件的制造方法
US8450182B2 (en) Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
JP5794231B2 (ja) 半導体装置、および半導体装置の製造方法
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US9680093B2 (en) Nonvolatile memory element, nonvolatile memory device, nonvolatile memory element manufacturing method, and nonvolatile memory device manufacturing method
JP5360209B2 (ja) 半導体装置及びその製造方法
US20120267598A1 (en) Semiconductor device and method for manufacturing the same
JP5159996B2 (ja) 抵抗変化型素子の製造方法
JP5432423B2 (ja) 不揮発性記憶素子及びその製造方法
WO2012005003A1 (ja) 不揮発性半導体記憶装置およびその製造方法
US20120252184A1 (en) Variable resistance element and manufacturing method thereof
US8889478B2 (en) Method for manufacturing nonvolatile semiconductor memory element, and nonvolatile semiconductor memory element
CN102630340B (zh) 非易失性半导体存储元件的制造方法
JP4913268B2 (ja) 不揮発性記憶装置及びその製造方法
JPWO2012120893A1 (ja) 不揮発性記憶装置の製造方法
US9159917B2 (en) Nonvolatile memory element and method of manufacturing nonvolatile memory element
US9082971B2 (en) Nonvolatile memory device and method for manufacturing the same
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
WO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2010245220A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150928

Address after: Osaka Japan

Patentee after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20200528

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TR01 Transfer of patent right