JP2008288436A - 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法 - Google Patents
不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008288436A JP2008288436A JP2007132892A JP2007132892A JP2008288436A JP 2008288436 A JP2008288436 A JP 2008288436A JP 2007132892 A JP2007132892 A JP 2007132892A JP 2007132892 A JP2007132892 A JP 2007132892A JP 2008288436 A JP2008288436 A JP 2008288436A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- tantalum
- variable resistance
- memory element
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 235
- 239000004065 semiconductor Substances 0.000 title claims abstract description 168
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 79
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 111
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 108
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 104
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 50
- 230000001590 oxidative effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 62
- 239000007789 gas Substances 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 claims 2
- 230000014759 maintenance of location Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 18
- 230000008859 change Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000011282 treatment Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 150000003481 tantalum Chemical class 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- -1 WO 3 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】 高速動作が可能で、しかも可逆的に安定した書き換え特性と、良好な抵抗値のリテンション特性とを有する不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法の提供。
【解決手段】
下部電極１０３と上部電極１０６との間に介在され、両電極１０３，１０６間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層１０５が、少なくともタンタルと窒素とを含む酸化物層を含んでおり、その酸化物層は、タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより形成される。
【選択図】 図１
【解決手段】
下部電極１０３と上部電極１０６との間に介在され、両電極１０３，１０６間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層１０５が、少なくともタンタルと窒素とを含む酸化物層を含んでおり、その酸化物層は、タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより形成される。
【選択図】 図１
Description
本発明は、不揮発性記憶素子に関し、特に、印加される電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法に関する。
近年、デジタル技術の進展に伴い、携帯型情報機器及び情報家電などの電子機器が、より一層高機能化している。そのため、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、及び長寿命化の要求が高まっている。
こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化には限界があると言われている。他方、可変抵抗層を記憶部の材料として用いる不揮発性記憶素子（抵抗変化型メモリ）の場合、可変抵抗素子から成る単純な構造の記憶素子で構成することができるため、さらなる微細化、高速化、及び低消費電力化が期待されている。
可変抵抗層を記憶部の材料として用いる場合、例えば、電気的パルスの入力などによって、その抵抗値を高抵抗から低抵抗へ、または低抵抗から高抵抗へと変化させることになる。この場合、低抵抗及び高抵抗の２値を明確に区別し、且つ低抵抗と高抵抗との間を高速に安定して変化させ、これら２値が不揮発的に保持されることが必要になる。このようなメモリ特性の安定及び記憶素子の微細化を目的として、従来から、種々の提案がなされている。
そのような提案の一つとして、２つの電極と、それらの電極に挟まれた記録層とを備え、その記録層の抵抗値を可逆的に変化するように構成された抵抗変化素子によりメモリセルが構成された記憶素子が、特許文献１に開示されている。図４０は、そのような従来の記憶素子の構成を示す断面図である。
図２０に示すように、この記憶素子は、メモリセルを構成する複数の抵抗変化素子１０がアレイ状に配置されて構成されている。抵抗変化素子１０は、下部電極１と上部電極４との間に、高抵抗膜２とイオン源層３とが挟まれて構成されている。これら高抵抗膜２及びイオン源層３により記憶層が構成され、この記憶層によって、各メモリセルの抵抗変化素子１０に情報を記録することができる。
なお、それぞれの抵抗変化素子１０は、半導体基板１１上に形成されたMOSトランジスタ１８の上方に配設されている。このMOSトランジスタ１８は、半導体基板１１内の素子分離層１２により分離された領域に形成されたソース／ドレイン領域１３と、ゲート電極１４とからなる。また、ゲート電極１４は、記憶素子の一方のアドレス配線であるワード線を兼ねている。
MOSトランジスタ１８のソース／ドレイン領域１３の一方と、抵抗変化素子１０の下部電極１とが、プラグ層１５、金属配線層１６、及びプラグ層１７を介して電気的に接続されている。また、MOSトランジスタ１８のソース／ドレイン領域１３の他方は、プラグ層１５を介して金属配線層１６に接続されている。この金属配線層１６は、記憶素子の他方のアドレス配線であるビット線に接続される。
上記のように構成された抵抗変化素子１０の下部電極１と上部電極４との間に極性の異なる電位を印加することにより、記録層を構成するイオン源層３のイオン源を高抵抗層２へ移動させる。または、そのイオン源を、高抵抗層２から上部電極４へ移動させる。これにより、抵抗変化素子１０の抵抗値が高抵抗状態から低抵抗状態へ、または、低抵抗状態から高抵抗状態へと遷移して情報を記録することができる。
また、上部電極と下部電極とで挟まれた可変抵抗材料が、多結晶構造を有する第１の電気パルス変動抵抗層と、ナノ結晶またはアモルファス構造のいずれかを有する第２の電気パルス変動抵抗層とで構成された記憶素子（相変化型メモリ）も知られている。この可変抵抗材料を構成する抵抗層は、印加する電気パルスの電圧及びパルス幅に対応して抵抗値を変化させることによって調整された上で抵抗変化素子として動作することになる（例えば、特許文献２を参照。）。
ところで、特許文献１及び特許文献２において示された可変抵抗材料とは異なるものとして、２元系の遷移金属酸化物を用いた例が報告されている。例えば、特許文献３では、可変抵抗材料としてＮｉＯ、Ｖ２Ｏ５、ＺｎＯ、Ｎｂ２Ｏ５、ＴｉＯ２、ＷＯ３、ＣｏＯが開示されている。
特開２００６−４０９４６号公報
特開２００４−３４９６８９号公報
特開２００４−３６３６０４号公報
I.G.Beak Et Al., Tech. Digest IEDM 204,587頁
Japanese Journal of Applied Physics Vol45, NO11, 2006, pp.L310-L312, 図２
上述したような従来の可変抵抗材料は、スパッタリング法に代表される成膜技術を用いて製造されてきた。このような製造方法では、成膜時のガス圧力や真空度等の条件のわずかな違いに依存して可変抵抗膜の性質が変化してしまうという問題点がある。また、このような成膜技術では、基板上の所望の部分だけに可変抵抗膜を形成することが困難で、基板全面に可変抵抗膜を形成した後、所望の部分以外を除去する工程が必要となる。通常の半導体プロセスでは、所望の部分だけに可変抵抗膜を残すためにフォトリソグラフィーやドライエッチング等のプロセス工程が必要となる。このようなプロセス工程は、当然ながらコストの上昇を招き、望ましくない。さらに、成膜技術を利用して可変抵抗膜を形成する場合は、その下地の電極との間に不純物等が介在してしまうことが避けられない。このような不純物等は、電極と可変抵抗膜との密着性を低下させ、また、電気的な界面抵抗の原因にもなり、望ましくない。
本発明は、このような事情に鑑みてなされたものであり、その目的は、動作の高速化を図ることができ、可逆的に安定した書き換え特性と、良好な抵抗値のリテンション特性とを有する不揮発性記憶素子、及び半導体製造プロセスと親和性の高いその不揮発性記憶素子の製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法を提供することにある。
上記課題を解決するために、本発明の不揮発性記憶素子の製造方法は、第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性記憶素子の製造方法において、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有している。
前記発明に係る不揮発性記憶素子の製造方法において、前記第１電極及び前記第２電極の少なくともいずれか一方が前記タンタル窒化物層を含んでおり、前記工程（Ａ）において、当該タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成するようにしてもよい。
また、前記発明に係る不揮発性記憶素子の製造方法において、前記不揮発性記憶素子が、前記第１電極と前記第２電極との間に介在され、前記タンタル窒化物層を含んでいる半導体素子を備え、前記工程（Ａ）において、当該タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成するようにしてもよい。
前記工程（Ａ）においては、酸素ガス、オゾンガス、酸素プラズマガス、水蒸気ガスからなる群より選択されるガスの雰囲気中で前記タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成するようにしてもよい。
また、本発明の不揮発性半導体装置の製造方法は、半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と前記第２電極配線との間に介在され、前記第１電極配線及び前記第２電極配線間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層を備える不揮発性半導体装置の製造方法であって、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有する。
また、本発明の不揮発性半導体装置の製造方法は、半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と接続される第1電極と、前記第２の電極配線と接続される第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性半導体装置の製造方法であって、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、 タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有する。
また、本発明の不揮発性半導体装置の製造方法は、半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線及び複数のビット線、前記複数のワード線及び複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、対応して設けられている前記トランジスタを介して前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性半導体装置の製造方法であって、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有する。
また、本発明の不揮発性半導体装置の製造方法は、半導体基板と、前記半導体基板上に形成された、所定の演算を実行する論理回路及びプログラム機能を有する不揮発性記憶素子とを備え、前記不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性半導体装置の製造方法であって、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、 タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有する。
前記工程（Ａ）においては、酸素ガス、オゾンガス、酸素プラズマガス、水蒸気ガスからなる群より選択されるガスの雰囲気中で前記タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成するようにしてもよい。
本発明の不揮発性記憶素子は、第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている。
また、本発明の不揮発性記憶素子は、第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１電極及び前記第２電極の少なくとも何れか一方が、タンタルと窒素とを含むタンタル窒化物層を含んでいる。
また、本発明の不揮発性記憶素子は、第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１電極と前記第２電極との間に介在され、タンタルと窒素とを含むタンタル窒化物層を含んでいる半導体素子を更に備える。
本発明の不揮発性半導体装置は、半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と前記第２電極配線との間に介在され、前記第１電極配線及び前記第２電極配線間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１の電極配線又は前記第２の電極配線と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている。
前記発明に係る不揮発性半導体装置において、前記不揮発性記憶素子のそれぞれが、 前記第１の電極配線と前記第２の電極配線との間に整流素子を具備しており、当該整流素子が、前記可変抵抗層と電気的に接続されていてもよい。
また、本発明の不揮発性半導体装置は、半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と接続される第1電極と、前記第２の電極配線と接続される第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている。
前記不揮発性半導体装置において、前記不揮発性記憶素子のそれぞれが、前記第１電極と前記第２電極との間に整流素子を具備しており、当該整流素子が、前記可変抵抗層と電気的に接続されていてもよい。
また、本発明の不揮発性半導体装置は、前記発明に係る不揮発性半導体装置が備える前記メモリアレイが複数積層されてなる多層化メモリアレイを備える。
また、本発明の不揮発性半導体装置は、半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線及び複数のビット線、前記複数のワード線及び複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、 前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、対応して設けられている前記トランジスタを介して前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている。
また、本発明の不揮発性半導体装置は、半導体基板と、前記半導体基板上に形成された、所定の演算を実行する論理回路及びプログラム機能を有する不揮発性記憶素子とを備え、 前記不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間の電圧に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、 前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている。
本発明によれば、高速動作が可能で、しかも可逆的に安定した書き換え特性と、良好な抵抗値のリテンション特性とを有する不揮発性記憶素子、及び半導体製造プロセスと親和性の高いその不揮発性記憶素子の製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法が得られる。
以下、本発明の実施の形態に係る不揮発性記憶素子及び不揮発性半導体装置並びにそれらの製造方法について、図面を参照しながら説明する。なお、図面において同一符号が付いたものは、同一の構成要素を示しており、説明を省略する場合もある。また、便宜上、一部が拡大されて図示される場合がある。
（第1の実施の形態）
第１の実施の形態は、堆積されたタンタル窒化物を酸化することによって得られるタンタル酸窒化膜を備える不揮発性記憶素子に関する。
第１の実施の形態は、堆積されたタンタル窒化物を酸化することによって得られるタンタル酸窒化膜を備える不揮発性記憶素子に関する。
図１は、本実施の形態の不揮発性記憶素子の製造方法の工程を示す断面図である。まず、図１（ａ）に示すように、基板１０１上に、電極配線である下部配線１０２を形成する。この上に、下部電極１０３及び、タンタルと窒素とを含むタンタル窒化物層１０４を１５ｎｍ形成する。なお、ここで基板１０１は、Ｓｉウエハであっても良いし、Ｓｉウエハ上に例えば、ＳｉＯ２やＳｉＮ等の膜が堆積されたようなものであっても良い。
次に基板１０１を、ランプアニール装置内に導入して、一旦装置内に窒素ガスを導入して置換し、その後、昇温する。温度が６００℃になったら、窒素ガスを酸素ガスに切り替え、３０秒間保持する。その後、降温して、ランプアニール装置から取り出す。これら一連の酸化処理によって、タンタル窒化物層１０４は、約３０ｎｍのタンタルと窒素と酸素と含むタンタル酸窒化物層１０５へと変化する（図１（ｂ））。
次に、図１（ｃ）に示すように、タンタル酸窒化物層１０５上に、上部電極層１０６を形成する。そして、上部電極層１０６の上に、所定のパターン形状のレジスト膜１０７を形成する。この工程は、通常の露光プロセス及び現像プロセスにより実行することができる。
次に、図１（ｄ）に示すように、上部電極層１０６、タンタル酸窒化物層１０５及び下部電極層１０３を、それぞれエッチングする。これにより、上部電極層１０６と下部電極層１０３との間にタンタル酸窒化膜層１０５が介在されてなる記憶部１０８が形成される。
次に、図１（ｅ）に示すように、記憶部１０８を覆うように絶縁体層１０９を形成し、その絶縁体層１０９の上に、所定のパターン形状のレジスト膜１１０を形成する。
その後、図1（ｆ）に示すようにエッチングによって記憶部１０８上の絶縁体層１０９を除去して、開口部１１１を形成する。
最後に、図１（ｇ）に示すように、開口部１１１を覆うようにして上部電極層１０６及び絶縁体層１０９上に、電極配線である上部配線パターン１１２を形成する。
以上の工程により、タンタル酸窒化物層１０５を可変抵抗層とし、これを上部電極１０６と下部電極１０３とで挟み、それぞれの電極を上部配線１１２と下部配線１０２とで引き出した構造を有する本実施の形態の不揮発性記憶素子を製造することができる。
本実施の形態で説明した、タンタル、その窒化物、及びその酸窒化物は、既存の半導体製造プロセスに容易に組み入れることが可能である。また、酸化によって可変抵抗層を製造できるので、スパッタリング等の成膜技術によって酸素濃度をコントロールする場合に比べ、制御性が良く、製造工程を単純化することも可能となる。
なお、本実施の形態の上部電極１０６、下部電極１０３、上部配線１１２及び下部配線１０２は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）または白金（Ｐｔ）等の金属や、タンタルの窒化物（ＴａＮ）、チタンの窒化物（ＴｉＮ）、チタンとアルミニウムの窒化物（ＴｉＡｌＮ）等の導電性の窒化物等の半導体素子や従来の不揮発性記憶素子で用いられている電極材料を用いることができる。
また、タンタル窒化物層１０４の酸化の方法は、上記で説明した方法や条件に限定されるものではなく、したがって、６００℃以上もしくはそれ以下の温度で酸化処理を行うことも可能であるし、電気炉を使って酸化処理を行ってもよい。また、オゾンや酸素プラズマ等の酸素以外のガスを使っても良い。
［不揮発性記憶素子の動作例］
次に、本実施の形態の不揮発性記憶素子１００のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。
次に、本実施の形態の不揮発性記憶素子１００のメモリとしての動作例、すなわち情報の書き込み／読み出しをする場合の動作例を、図面を参照して説明する。
図２は、情報を書き込む場合における本発明の第１の実施の形態に係る不揮発性記憶素子の動作例を示す図である。
第１電極層１０３と第２電極層１０５との間に極性が異なる２種類の電気的パルスを交互に印加すると、可変抵抗層１０４の抵抗値が図２に示すように変化する。すなわち、負電圧パルス（電圧Ｅ１）を電極間に印加した場合、可変抵抗層１０４の抵抗値が、高抵抗値Ｒｂから低抵抗値Ｒａへ減少する。他方、正電圧パルス（電圧Ｅ２）を電極間に印加した場合、可変抵抗層１０４の抵抗値が、低抵抗値Ｒａから高抵抗値Ｒｂへ増加する。
この図２に示す例では、高抵抗値Ｒｂを情報「０」に、低抵抗値Ｒａを情報「１」にそれぞれ割り当てている。そのため、可変抵抗層１０４の抵抗値が高抵抗値Ｒｂになるように正電圧パルスを電極間に印加することによって情報「０」が書き込まれることになり、また、低抵抗値Ｒａになるように負電圧パルスを電極間に印加することによって情報「１」が書き込まれることになる。
図３は、情報を読み出す場合における本発明の第１の実施の形態に係る不揮発性記憶素子の動作例を示す図である。
情報の読み出しを行う場合、可変抵抗層１０４の抵抗値を変化させるときに印加する電気的パルスよりも振幅の小さい読み出し用電圧Ｅ３（｜Ｅ３｜＜｜Ｅ１｜、｜Ｅ３｜＜｜Ｅ２｜）を電極間に印加する。その結果、可変抵抗層１０４の抵抗値に対応した電流が出力され、その出力電流値を検出することにより、書き込まれている情報の読み出しが可能となる。
図３に示す例では、出力電流値Ｉａが抵抗値Ｒａに、出力電流値Ｉｂが抵抗値Ｒｂにそれぞれ対応しているので、出力電流値ｌａが検出された場合は情報「１」が、出力電流値ｌｂが検出された場合は情報「０」がそれぞれ読み出されることになる。
以上のように、第１電極層１０３と第２電極層１０５とに挟まれた領域において、可変抵抗層１０４が記憶部として機能することにより、不揮発性記憶素子１００がメモリとして動作することになる。
なお、上記の本実施の形態では、タンタル窒化物層１０４を全て酸化して、タンタル酸窒化物層１０５を形成しているが、必ずしもタンタル窒化物層１０４を全て酸化させなくてもよく、少なくとも一部だけを酸化させればよい。その場合の製造方法を以下に例示する。
図４は、本実施の形態の不揮発性記憶素子の製造方法の工程の変形例を示す断面図である。
まず、図４（ａ）に示すように、基板１０１Ａ上に、下部配線１０２Ａ、下部電極１０３Ａ、及びタンタル窒化物層１０４Ａを形成する。次に、図４（ｂ）に示すように、タンタル窒化物層１０４Ａの一部を酸化することにより、タンタル酸窒化物層１０５Ａを形成する。この場合、タンタル窒化物層１０４Ａの一部は酸化されずに残ることになる。図４（ｂ）に示す例では、タンタル窒化物層１０４Ａの上側が酸化されてタンタル酸窒化物層１０５Ａに変化し、その下側は酸化されずにそのまま残っている。
その後、図１（ｃ）から（ｇ）に示した工程と同じ工程を実行する。その結果、図４（ｃ）に示すように、タンタル窒化物層１０４Ａ及びタンタル酸窒化物層１０５Ａを可変抵抗層とし、これを上部電極１０６Ａと下部電極１０３Ａとで挟み、それぞれの電極を上部配線１１２Ａと下部配線１０２Ａとで引き出した構造を有する本実施の形態の不揮発性記憶素子の変形例を製造することができる。
また、上記の下部電極１０３を、タンタル窒化物を含んだ構成とした場合、タンタル窒化物層１０４を堆積する必要はなく、下部電極１０３の一部を酸化する事でタンタル酸窒化物層１０５を形成することも可能である。つまり、図５（ａ）に示すように、基板１０１Ｂ上に、所定の下部配線パターン１０２Ｂと、タンタル窒化物層からなる下部電極１０３Ｂとを形成する。そして、下部電極１０３Ｂの一部を酸化することにより、タンタル酸窒化物層１０５Ｂを形成する。図５（ｂ）に示す例では、下部電極１０３Ｂの上側が酸化されてタンタル酸窒化物層１０５Ｂに変化し、その下側は酸化されずにそのまま残っている。
その後、図１（ｃ）から（ｇ）に示した工程と同じ工程を実行する。その結果、図５（ｃ）に示すように、タンタル酸窒化物層１０５Ｂを可変抵抗層とし、これを上部電極１０６Ｂと下部電極１０３Ｂとで挟み、それぞれの電極を上部配線１１２Ｂと下部配線１０２Ｂとで引き出した構造を有する本実施の形態の不揮発性記憶素子の変形例を製造することができる。
さらに、上記の下部電極１０３及び上部電極１０６を省略した構造を形成することも可能である。この場合は、まず、図６（ａ）に示すように、基板１２１上に、所定の下部配線パターン１２２を形成する。ここで下部配線パターン１２２はタンタル窒化物を含んで構成されている。そして、下部配線パターン１２２の上に絶縁層１２３を形成し、その上に所定のパターン形状のレジスト膜１２４を形成する。次に、図６（ｂ）に示すように、ドライエッチングによって、絶縁層１２３の一部を除去し、開口部１２５を形成する。
次に開口部１２５により露出された下部配線パターン１２２の表面を酸化処理することにより、タンタル酸窒化物層１２６を形成する。最後に、図６（ｄ）に示すように、タンタル酸窒化物層１２６を覆うように当該タンタル酸窒化物層１２６及び絶縁層１２３上に上部配線パターン１２７を形成する。
以上の工程によって、タンタル酸窒化物層１２６が上部配線１２７と下部配線１２２とに挟まれた構造を有する不揮発性記憶素子を製造することができる。
なお、図６（ｄ）に示す構造においては、下部配線１２２及び上部配線１２７が、それぞれ、下部電極及び上部電極を兼ねた構造になっている。
図４（ｃ）、図５（ｃ）及び図６（ｄ）に示される上記の本実施の形態の不揮発性記憶素子では、可変抵抗層であるタンタル酸窒化物層が、下部電極であるタンタル窒化物層の一部を酸化することにより形成されているため、可変抵抗層と下部電極との間には不純物等が介在することがない。可変抵抗層と電極との間の界面抵抗も小さくすることができる。また、可変抵抗膜層であるタンタル酸窒化物層と電極であるタンタル窒化物層とは、比較的類似した物質であり、両者の密着性は良好である。さらに、タンタル窒化物層は緻密な物質であり、基板側からの酸素や水素の拡散に対してバリア層として機能する。以上の理由で、タンタル酸窒化物層とタンタル窒化物層との積層構造を含む本実施の形態の不揮発性記憶素子では、高速動作や、安定動作が可能となり、かつ、製造プロセスにおける安定性も向上する。
（第２の実施の形態）
第２の実施の形態は、半導体素子の一部を酸化することによって形成したタンタル酸窒化膜を可変抵抗層として利用した不揮発性記憶素子に関する。ここでは簡単な一例として、整流素子の一部を酸化して不揮発性記憶素子の可変抵抗層を形成する場合について説明する。
第２の実施の形態は、半導体素子の一部を酸化することによって形成したタンタル酸窒化膜を可変抵抗層として利用した不揮発性記憶素子に関する。ここでは簡単な一例として、整流素子の一部を酸化して不揮発性記憶素子の可変抵抗層を形成する場合について説明する。
図７は本実施の形態の不揮発性記憶素子の製造方法の工程を示す断面図である。まず、図７（ａ）に示すように、基板１３１上に、所定の下部配線パターン１３２を形成する。その上に、電極１３３とシリコン窒化物層１３４とタンタル窒化物層１３５とをこの順に積層して構成される整流素子を形成する。例えばここで、タンタル窒化物層１３５の膜厚を１００ｎｍとする。さらに、電極１３３、シリコン窒化物層１３４、及びタンタル窒化物層１３５を覆うようにして絶縁層１３６を形成し、その絶縁層１３６上に、所定のパターン形状のレジスト膜１３７を形成する。
次に、図７（ｂ）に示すように、ドライエッチングによって、絶縁層１３６の一部を除去し、タンタル窒化物層１３５が露出するように、開口部１３８を形成する。
次に基板１３１を、ランプアニール装置内に導入して、一旦装置内に窒素ガスを導入して置換し、その後、昇温する。温度が６００℃になったら、窒素ガスを酸素ガスに切り替え、３０秒間保持する。その後、降温して、ランプアニール装置から取り出す。これら一連の酸化処理によって、タンタル窒化物層１３５の表面付近が酸化され、約３０ｎｍのタンタル酸窒化物層１３９へと変化する（図７（ｃ））。このとき、タンタル窒化物層１３５は約８５ｎｍ程度残っている。
最後に、図７（ｄ）に示すように、タンタル酸窒化物層１３９を覆うようにして、当該タンタル酸窒化物層１３９及び絶縁層１３６上に上部配線パターン１４０を形成する。
電極１３３とシリコン窒化物層１３４とタンタル窒化物層とを含んで構成される整流素子１３５を下部電極とし、上部配線１４０を上部電極とした場合、以上の工程によって、これらの下部電極及び上部電極間にタンタル酸窒化物層１３９から成る可変抵抗層が挟まれた構造を有する本実施の形態の不揮発性記憶素子を製造することができる。
本実施の形態では、可変抵抗層であるタンタル酸窒化物層１３９が下部電極を構成するタンタル窒化物層１３５の一部を酸化して形成されているため、可変抵抗層と下部電極との間には不純物等が介在することがない。可変抵抗膜層と電極との間の界面抵抗も小さくすることができる。また、可変抵抗膜層であるタンタル酸窒化物層１３９と電極であるタンタル窒化物層１３５は、比較的類似した物質であり、両者の密着性は良好である。さらに、タンタル窒化物層は緻密な物質であり、基板側からの酸素や水素の拡散に対してバリア層として機能する。以上の理由で、タンタル酸窒化物層とタンタル窒化物層との積層構造を含む本実施の形態の不揮発性記憶素子では、高速動作や、安定動作が可能となり、かつ、製造プロセスにおける安定性も向上する。
本実施の形態では、電極材料としても利用可能なタンタル窒化物を酸化して可変抵抗層を形成しているため、製造工程の大幅な簡略化が可能となっている。
なお、上記では半導体素子として整流素子の一部を使用して不揮発性記憶素子を構成する方法を説明したが、半導体素子としては、整流素子に限定されるものではなく、タンタル窒化物を一構成要素として含有する他の半導体素子でも良い。
また、タンタル窒化物層１３４の形成方法は、上記で説明した方法や条件に限定されるものではなく、したがって、６００℃以上もしくはそれ以下の温度で形成することも可能であるし、電気炉を使って酸化処理を行ってもよい。また、オゾンや酸素プラズマ等の酸素以外のガスを使っても良い。
さらに、本実施の形態では、上部配線１４０を不揮発性記憶素子の上部電極として利用したが、例えば、図８に示すように、タンタル酸窒化物層１３９Ａと上部配線１４０Ａとの間に上部電極１４１Ａを設ける構成であってもよい。
（第３の実施の形態）
上述した第１及び第２の実施の形態に係る不揮発性記憶素子の製造方法は、種々の形態の不揮発性半導体装置の製造方法へ適用することが可能である。第３の実施の形態に係る半導体装置は、第１の実施の形態に係る不揮発性記憶素子を備える不揮発性半導体装置であって、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた、いわゆるクロスポイント型の半導体装置の製造方法である。
上述した第１及び第２の実施の形態に係る不揮発性記憶素子の製造方法は、種々の形態の不揮発性半導体装置の製造方法へ適用することが可能である。第３の実施の形態に係る半導体装置は、第１の実施の形態に係る不揮発性記憶素子を備える不揮発性半導体装置であって、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた、いわゆるクロスポイント型の半導体装置の製造方法である。
［第３の実施の形態に係る半導体装置の構成］
図９は、本発明の第３の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。また、図１０は、図９におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
図９は、本発明の第３の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。また、図１０は、図９におけるＡ部の構成（４ビット分の構成）を示す斜視図である。
図９に示すように、本実施の形態に係る不揮発性半導体装置２００は、半導体基板上に、メモリ本体部２０１を備えており、このメモリ本体部２０１は、メモリアレイ２０２と、行選択回路／ドライバ２０３と、列選択回路／ドライバ２０４と、情報の書き込みを行うための書き込み回路２０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを具備している。また、不揮発性半導体装置２００は、外部から入力されるアドレス信号を受け取るアドレス入力回路２０８と、外部から入力されるコントロール信号に基づいて、メモリ本体部２０１の動作を制御する制御回路２０９とをさらに備えている。
メモリアレイ２０２は、図９及び図１０に示すように、半導体基板の上に互いに平行に形成された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…に立体交差するように形成された複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…とを備えている。
また、これらの複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…と複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…との立体交差点に対応してマトリクス状に設けられた複数のメモリセルＭ１１１，Ｍ１１２，Ｍ１１３，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１３１，Ｍ１３２，Ｍ１３３，…（以下、「メモリセルＭ１１１，Ｍ１１２，…」と表す）が設けられている。
ここで、メモリセルＭ１１１，Ｍ１１２，…は、第１又は第２の実施の形態で説明した工程によって製造する不揮発性記憶素子に相当し、タンタル酸化物を含む可変抵抗層を有している。ただし、本実施の形態において、これらのメモリセルＭ１１１，Ｍ１１２，…は、後述するように、整流素子を備えている。
なお、図９におけるメモリセルＭ１１１，Ｍ１１２，…は、図１０において符号２１０で示されている。
アドレス入力回路２０８は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ２０３へ出力するとともに、列アドレス信号を列選択回路／ドライバ２０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ１１１，Ｍ１１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路２０９は、情報の書き込みサイクルにおいては、データ入出力回路２０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路２０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路２０９は、読み出し用電圧の印加を指示する読み出し信号を列選択回路／ドライバ２０４へ出力する。
行選択回路／ドライバ２０３は、アドレス入力回路２０８から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路／ドライバ２０４は、アドレス入力回路２０８から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路２０５は、制御回路２０９から出力された書き込み信号を受け取った場合、行選択回路／ドライバ２０３に対して選択されたワード線に対する電圧の印加を指示する信号を出力するとともに、列選択回路／ドライバ２０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ２０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路２０７を介して、外部回路へ出力される。
［第３の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成］
図１１は、本発明の第３の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成を示す一例の断面図である。なお、図１１では、図１０のＢ部における構成が示されている。
図１１は、本発明の第３の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成を示す一例の断面図である。なお、図１１では、図１０のＢ部における構成が示されている。
図１１に示すように、本実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子２１０は、銅配線である下部配線２１２（図１６におけるワード線ＷＬ１に相当する）と同じく上部配線２１１（図１０におけるビット線ＢＬ１に相当する）との間に介在しており、下部電極２１７と、整流素子２１６と、内部電極２１５と、可変抵抗層２１４と、上部電極２１３とがこの順に積層されて構成されている。
この構成は、まさに、第２の実施の形態で説明した図８の構造と全く同じである。すなわち、図１１の下部配線２１２、下部電極２１７、整流素子２１６、内部電極２１５、可変抵抗層２１４、上部電極２１３、上部配線２１１は、図８に示した第２の実施の形態に係る不揮発性記憶素子における下部配線１３２Ａ、下部電極１３３Ａ、シリコン窒化物層１３４Ａ、タンタル窒化物層から成る電極１３５Ａ、タンタル酸窒化物から成る可変抵抗層１３９Ａ、上部電極１４１Ａ、上部配線１４０Ａにそれぞれ対応する。
従って、第３の実施の形態に係る不揮発性半導体装置の一構成要素である不揮発性記憶素子を、上記の第２の実施の形態で説明した方法と同じ方法で製造できる。
［第３の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の変形例の構成］
本実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成は、図１１に示したものに限られるわけではなく、以下に示すような構成であってもよい。
本実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の構成は、図１１に示したものに限られるわけではなく、以下に示すような構成であってもよい。
図１２（ａ）から（ｇ）は、本発明の第３の実施の形態に係る不揮発性半導体装置が備える不揮発性記憶素子の変形例の構成を示す断面図である。
図１２（ａ）には、図１１に示す構成と異なり、内部電極を備えず、可変抵抗層２１４が整流素子２１６の上に形成されている構成が示されている。
図１２（ｂ）は、図１１に示す構成と異なり、下部電極、内部電極、及び上部電極を備えず、可変抵抗層２１４が整流素子２１６の上に形成されている構成が示されている。また、図１２（ｃ）には、図１１に示す構成と異なり、下部電極を備えていない構成が示されている。他方、図示はしないが、上部電極を備えていない構成も考えられる。
図１２（ｄ）には、図１１に示す構成と異なり、内部電極及び整流素子を備えていない構成が示されており、図１２（ｅ）には、さらに上部電極及び下部電極を備えていない構成が示されている。
また、図１２（ｆ）には、図１１に示す構成と異なり、内部電極を備えず、その代わりにオーミック抵抗層２１８を備える構成が示されており、図１２（ｇ）には、内部電極の代わりに第２の可変抵抗層２１９を備える構成が示されている。
なお、以上に示した変形例において、上部電極を備えていない場合は上部配線２１１が不揮発性記憶素子の上部電極として機能し、また、下部電極を備えていない場合は下部配線２１２が不揮発性記憶素子の下部電極として機能することになる。
以上の変形例のいずれにおいても、第１及び第２の実施の形態で説明した方法を用いて、不揮発性記憶素子を構成できる。すなわち、タンタル窒化物層を酸化して、これをタンタル酸窒化物層に改質し、これを可変抵抗層２１４や第２の可変抵抗層２１９とした不揮発性記憶素子を構成する事ができる。
特に、上述の図１２（ａ）、図１２（ｂ）、図１２（ｇ）においては、整流素子２１６の上部の電極をタンタル窒化物によって形成し、これを酸化してタンタル酸窒化物層２１４にすれば、タンタル酸窒化物層とタンタル窒化物層の積層構造が実現できる。上述の第１及び第２の実施の形態で述べたように、このような積層構造を含む不揮発性記憶素子では、高速動作や安定動作が可能となり、製造プロセスにおける安定性も向上する。
また、本実施の形態では、不揮発性記憶素子の可変抵抗層としたタンタル酸窒化膜層を用いているが、タンタル、その窒化物、及び、酸窒化物は既存の半導体製造プロセスに容易に組み入れる事が容易である。また、酸化によって可変抵抗層を製造できるので、製造工程を単純化する事も可能となる。
［多層化構造の不揮発性半導体装置の構成例］
本発明の不揮発性記憶素子の製造方法は、図９及び図１０に示した本実施の形態に係る不揮発性半導体装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造にした不揮発性半導体装置を製造する時にも応用可能である。
本発明の不揮発性記憶素子の製造方法は、図９及び図１０に示した本実施の形態に係る不揮発性半導体装置におけるメモリアレイを、３次元に積み重ねることによって、多層化構造にした不揮発性半導体装置を製造する時にも応用可能である。
図１３は、本発明の多層化構造の不揮発性半導体装置が備えるメモリアレイの構成を示す斜視図である。図１３に示すように、この不揮発性半導体装置は、図示しない半導体基板の上に互いに平行に形成された複数の下部配線２１２と、これらの複数の下部配線２１２の上方にその半導体基板の主面に平行な面内において互いに平行に、しかも複数の下部配線２１２に立体交差するように形成された複数の上部配線２１１と、これらの複数の下部配線２１２と複数の上部配線２１１との立体交差点に対応してマトリクス状に設けられた複数のメモリセル２１０とを備えるメモリアレイが、複数積層されてなる多層化メモリアレイを備えている。これらの配線の間には、図１１や図１２で説明した不揮発性記憶素子がそれぞれ、形成されており、この不揮発性記憶素子は、第１及び第２の実施の形態で説明した方法を用いて製造する事ができる。すなわち、タンタル窒化物層を酸化して、これをタンタル酸窒化物層に改質し、これを可変抵抗層とした不揮発性記憶素子を構成するのである。
なお、図１３に示す例では、配線層が５層であり、その立体交差点に配される不揮発性記憶素子が４層の構成となっているが、必要に応じてこれらの層数を増減してもよいことは勿論である。
このように構成された多層化メモリアレイを設けることによって、超大容量不揮発性メモリを実現することが可能となる。
（第４の実施の形態）
第４の実施の形態に係る不揮発性半導体装置は、タンタル酸窒化物層を使った不揮発性記憶素子を備える不揮発性半導体装置であって、１トランジスタ／１不揮発性記憶部のものである。
第４の実施の形態に係る不揮発性半導体装置は、タンタル酸窒化物層を使った不揮発性記憶素子を備える不揮発性半導体装置であって、１トランジスタ／１不揮発性記憶部のものである。
［第４の実施の形態に係る不揮発性半導体装置の構成］
図１４は、本発明の第４の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。また、図１５は、図１４におけるＣ部の構成（２ビット分の構成）を示す断面図である。
図１４は、本発明の第４の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。また、図１５は、図１４におけるＣ部の構成（２ビット分の構成）を示す断面図である。
図１４に示すように、本実施の形態に係る不揮発性半導体装置３００は、半導体基板上に、メモリ本体部３０１を備えており、このメモリ本体部３０１は、メモリアレイ３０２と、行選択回路／ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路３０５と、選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定するセンスアンプ３０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路３０７とを具備している。また、不揮発性半導体装置３００は、セルプレート電源（ＶＣＰ電源）３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０とをさらに備えている。
メモリアレイ３０２は、半導体基板の上に形成された、互いに交差するように配列された複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…と、これらのワード線ＷＬ０，ＷＬ１，ＷＬ２，…及びビット線ＢＬ０，ＢＬ１，ＢＬ２，…の交点に対応してそれぞれ設けられた複数のトランジスタＴ１１，Ｔ１２，Ｔ１３，Ｔ２１，Ｔ２２，Ｔ２３，Ｔ３１，Ｔ３２，Ｔ３３，…（以下、「トランジスタＴ１１，Ｔ１２，…」と表す）と、トランジスタＴ１１，Ｔ１２，…と１対１に設けられた複数のメモリセルＭ２１１，Ｍ２１２，Ｍ２１３，Ｍ２２１，Ｍ２２２，Ｍ２２３，Ｍ２３１，Ｍ２３２，Ｍ２３３（以下、「メモリセルＭ２１１，Ｍ２１２，…」と表す）とを備えている。
また、メモリアレイ３０２は、ワード線ＷＬ０，ＷＬ１，ＷＬ２，…に平行して配列されている複数のプレート線ＰＬ０，ＰＬ１，ＰＬ２，…を備えている。
図１５に示すように、ワード線ＷＬ０，ＷＬ１の上方にビット線ＢＬ０が配され、そのワード線ＷＬ０，ＷＬ１とビット線ＢＬ０との間に、プレート線ＰＬ０，ＰＬ１が配されている。
ここで、メモリセルＭ２１１，Ｍ２１２，…は、第１の実施の形態に係る不揮発性記憶素子と同様に、タンタル窒化物層を酸化してタンタル酸窒化物層に改質する方法で製造する事ができる。より具体的には、図１５における不揮発性記憶素子３１３が、図１（ｇ）の記憶部に相当し、図１５の金属配線３１８、下部電極３１６、可変抵抗層３１５、上部電極３１４、プラグ層３１７は、図１の下部配線１０２、下部電極１０３、タンタル酸窒化物層１０５、上部電極１０６、上部配線１１２にそれぞれ相当する。すなわち、タンタル窒化物層を酸化する事によりタンタル酸窒化物層１０５を形成すればよい。なお、図１５において下部電極３１６をタンタル窒化物により形成し、これを一部酸化する事で可変抵抗層３１５としてのタンタル酸窒化物層を形成すれば、タンタル酸窒化物層とタンタル窒化物層の積層構造が実現できる。上述の第１及び第２の実施の形態で述べたように、このような積層構造を含む不揮発性記憶素子では、高速動作や安定動作が可能となり、製造プロセスにおける安定性も向上する。
なお、図１５における３１８は金属配線層を、３１９はソース／ドレイン領域をそれぞれ示している。
図１４に示すように、トランジスタＴ１１，Ｔ１２，Ｔ１３，…のドレインはビット線ＢＬ０に、トランジスタＴ２１，Ｔ２２，Ｔ２３，…のドレインはビット線ＢＬ１に、トランジスタＴ３１，Ｔ３２，Ｔ３３，…のドレインはビット線ＢＬ２に、それぞれ接続されている。
また、トランジスタＴ１１，Ｔ２１，Ｔ３１，…のゲートはワード線ＷＬ０に、トランジスタＴ１２，Ｔ２２，Ｔ３２，…のゲートはワード線ＷＬ１に、トランジスタＴ１３，Ｔ２３，Ｔ３３，…のゲートはワード線ＷＬ２に、それぞれ接続されている。
さらに、トランジスタＴ１１，Ｔ１２，…のソースはそれぞれ、メモリセルＭ２１１，Ｍ２１２，…と接続されている。
また、メモリセルＭ２１１，Ｍ２２１，Ｍ２３１，…はプレート線ＰＬ０に、メモリセルＭ２１２，Ｍ２２２，Ｍ２３２，…はプレート線ＰＬ１に、メモリセルＭ２１３，Ｍ２２３，Ｍ２３３，…はプレート線ＰＬ２に、それぞれ接続されている。
アドレス入力回路３０９は、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路／ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１，Ｍ２１２，…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データＤｉｎに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路３０５へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し用電圧の印加を指示する読み出し信号を列選択回路３０４へ出力する。
行選択回路／ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０，ＷＬ１，ＷＬ２，…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０，ＢＬ１，ＢＬ２，…のうちの何れかを選択し、その選択されたビット線に対して、書き込み用電圧または読み出し用電圧を印加する。
書き込み回路３０５は、制御回路３１０から出力された書き込み信号を受け取った場合、列選択回路３０４に対して選択されたビット線に対して書き込み用電圧の印加を指示する信号を出力する。
また、センスアンプ３０６は、情報の読み出しサイクルにおいて、読み出し対象となる選択ビット線に流れる電流量を検出し、データ「１」または「０」と判定する。その結果得られた出力データＤＯは、データ入出力回路３０７を介して、外部回路へ出力される。
なお、１トランジスタ／１不揮発性記憶部の構成である第３の実施の形態の場合、第２の実施の形態のクロスポイント型の構成と比べて記憶容量は小さくなる。しかしながら、ダイオードのような整流素子が不要であるため、ＣＭＯＳプロセスに容易に組み合わせることができ、また、動作の制御も容易であるという利点がある。
また、上記の実施の形態と同じく、本実施の形態では、不揮発性記憶素子の可変抵抗層としたタンタル酸窒化膜層を用いているが、タンタル、その窒化物、及び、酸窒化物は既存の半導体製造プロセスに容易に組み入れる事が容易である。また、酸化によって可変抵抗層を製造できるので、製造工程を単純化する事も可能となる。
（第５の実施の形態）
第５の実施の形態に係る不揮発性半導体装置は、プログラム機能を有し、所定の演算を実行する論理回路を備える不揮発性半導体装置を構成する不揮発性記憶素子製造方法である。
第５の実施の形態に係る不揮発性半導体装置は、プログラム機能を有し、所定の演算を実行する論理回路を備える不揮発性半導体装置を構成する不揮発性記憶素子製造方法である。
［不揮発性半導体装置の構成］
図１６は、本発明の第５の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。
図１６は、本発明の第５の実施の形態に係る不揮発性半導体装置の構成を示すブロック図である。
図１６に示すように、本実施の形態に係る不揮発性半導体装置４００は、半導体基板４０１上に、ＣＰＵ４０２と、外部回路との間でデータの入出力処理を行う入出力回路４０３と、所定の演算を実行する論理回路４０４と、アナログ信号を処理するアナログ回路４０５と、自己診断を行うためのＢＩＳＴ（Ｂｕｉｌｔ Ｉｎ Ｓｅｌｆ Ｔｅｓｔ）回路４０６と、ＳＲＡＭ４０７と、これらＢＩＳＴ回路４０６及びＳＲＡＭ４０７と接続され、特定のアドレス情報を格納するための救済アドレス格納レジスタ４０８とを備えている。
図１７は、本発明の第５の実施の形態に係る不揮発性半導体装置が備える救済アドレス格納レジスタの構成を示すブロック図である。また、図１８は、同じく救済アドレス格納レジスタの構成を示す断面図である。
図１７及び図１８に示すように、救済アドレス格納レジスタ４０８は、不揮発性記憶素子に相当する不揮発性記憶素子４０９と、その不揮発性記憶素子４０９に対して特定のアドレス情報を書き込むための書き込み回路４１０と、不揮発性記憶素子４０９に書き込まれているアドレス情報を読み出すための読み出し回路４１１と、ラッチ回路４１２とを備えている。
不揮発性記憶素子４０９は、書込み回路側４１０への切替え部と読出し回路４１１側への切替え部に接続されており、可変抵抗層４２１を、上部電極４２２と下部電極４２３とで挟むようにして構成されている。
ここで、この不揮発性記憶素子４０９は、第１の実施の形態で説明した工程によって製造する事が可能である。すなわち、タンタル酸化物層を酸化してタンタル酸窒化物層を形成し、これを可変抵抗層とした不揮発性半導体装置を形成すればよい。より具体的には、図１８の配線層４２５、下部電極４２３、可変抵抗層４２１、上部電極４２２、プラグ層４２４が、図１の下部配線１０２、下部電極１０３、タンタル酸窒化物層１０５、上部電極１０６、上部配線１１２にそれぞれ相当する。すなわち、可変抵抗層４２１を、第１の実施の形態で説明したように、タンタル窒化物を酸化してタンタル酸窒化物にする事で製造すれば良い。なお、図１８において下部電極４２３をタンタル窒化物により形成し、これを一部酸化する事で可変抵抗層４２１としてのタンタル酸窒化物層を形成すれば、タンタル酸窒化物層とタンタル窒化物層の積層構造が実現できる。上述の第１及び第２の実施の形態で述べたように、このような積層構造を含む不揮発性記憶素子では、高速動作や安定動作が可能となり、製造プロセスにおける安定性も向上する。
なお、図１８において、４２５は金属配線層を、４２６はソース／ドレイン層をそれぞれ示している。
本実施の形態では、２層配線で、第１配線と第２配線との間に不揮発性記憶素子を設ける構成を示しているが、例えば、３層以上の多層配線とした上で、任意の配線間へ不揮発性記憶素子を配置したり、または、必要に応じて複数の配線間に配置したりするようにしてもよい。
［不揮発性半導体装置の製造方法］
次に、上述したように構成される本実施の形態に係る不揮発性半導体装置の製造方法について説明する。
次に、上述したように構成される本実施の形態に係る不揮発性半導体装置の製造方法について説明する。
図１９は、本発明の第５の実施の形態に係る不揮発性半導体装置の製造プロセスの主要な流れを示すフローチャートである。
まず、半導体基板上にトランジスタを形成する（Ｓ１０１）。次に、第１ビアを形成し（Ｓ１０２）、その上に第１配線を形成する（Ｓ１０３）。
そして、Ｓ１０３で形成された第１配線の上に、可変抵抗層を形成する（Ｓ１０４）。この可変抵抗層の形成は、第１の実施の形態において説明したとおりに行われる。
次に、可変抵抗層の上に第２ビアを形成し（Ｓ１０５）、さらに、第２配線を形成する（Ｓ１０６）。
以上に示すように、本実施の形態の不揮発性半導体装置の製造方法は、ＣＯＭＳプロセスの製造工程に、電極及び可変抵抗層を形成する工程が追加されたものである。したがって、既存のＣＭＯＳプロセスを利用して容易に製造することが可能となる。また、追加の工程も少なく、しかも可変抵抗層の膜厚は比較的薄いため、プロセスの短縮化を図ることができる。
なお、電極部は１μｍ角以下で形成することができ、且つその他の回路もＣＭＯＳプロセスで形成することが可能であるため、小型の不揮発性スイッチ回路を容易に実現することができる。
本実施の形態のように、第１及び第２の実施の形態で形成したタンタル酸窒化物を含む可変抵抗層を備えた不揮発性記憶素子を用いるのではなく、公知のフラッシュメモリの不揮発性記憶素子を用いたり、または、公知のＦｅＲＡＭメモリの不揮発性記憶素子を用いたりすることによって、不揮発性半導体装置を実現することも考えられる。しかしながら、これらの場合、特別の専用プロセス工程及び材料が必要となり、ＣＯＭＳプロセスとの親和性に劣るという欠点がある。そのため、コスト面で問題があり、しかも製造工数が著しく増加するなど、現実性に乏しいといえる。さらに、情報の書き込み及び読み出しが複雑であり、プログラム素子として扱うのが困難であるという問題がある。
また、ＣＭＯＳプロセスと親和性が高い構成としては、ＣＭＯＳ不揮発性メモリセルと称される、ＣＯＭＳプロセスでゲート配線をフローティング化して等価的にフラッシュメモリセルと同様の動作を実現するものがある。しかし、この構成によると、素子部の面積が大きくなり、しかも動作の制御が複雑になるなどの問題が生じる。
また、シリサイド溶断型などの電気フューズ素子で構成する場合もＣＭＯＳプロセスと親和性が高いと言えるが、この場合、情報の書き換えが不可能である、また、素子部の面積が大きくなるなどの問題が生じる。
さらに、公知のレーザーで配線をトリミングすることも考えられるが、この場合では、製造工程のみに限定される、レーザートリマー装置の機械的精度に律速されることになるため、微細化することができない、または、最上層に配置しなければならないというレイアウトの制約があるなどの問題が生じる。
なお、本実施の形態では、第１の実施の形態における不揮発性記憶素子をＳＲＡＭの救済アドレス格納レジスタとして用いたが、それ以外にも、次のような適用例が考えられる。すなわち、例えば、ＤＲＡＭ、ＲＯＭ、または第３及び第４の実施の形態に係る不揮発性半導体装置の不良ビットに対する救済アドレス格納レジスタとして、第１の実施の形態における不揮発性記憶素子を用いることが可能である。
また、不良ロジック回路若しくは予備ロジック回路の切り替え用不揮発性スイッチに適用することもできる。その他にも、アナログ回路の電圧調整及びタイミング調整用のレジスタとして、製品完成後のＲＯＭの修正用のレジスタとして、リコンフィギュアラブルロジック及びFPGA用の不揮発性スイッチ素子として、さらには、不揮発性レジスタとして用いることも可能である。
（その他の実施の形態）
第５の実施の形態に係る不揮発性半導体装置が、第３の実施の形態に係る不揮発性半導体装置を備えるような構成、すなわち、第３の実施の形態に係るクロスポイント型の不揮発性半導体装置と第４の実施の形態に係るＣＰＵなどを有するＬＳＩとを一つの半導体基板上に集積するような構成における不揮発性記憶素子を製造する場合にも、第１及び第２の実施の形態で説明した方法を使用する事ができる。
第５の実施の形態に係る不揮発性半導体装置が、第３の実施の形態に係る不揮発性半導体装置を備えるような構成、すなわち、第３の実施の形態に係るクロスポイント型の不揮発性半導体装置と第４の実施の形態に係るＣＰＵなどを有するＬＳＩとを一つの半導体基板上に集積するような構成における不揮発性記憶素子を製造する場合にも、第１及び第２の実施の形態で説明した方法を使用する事ができる。
この場合、第３の実施の形態に係るクロスポイント型の不揮発性半導体装置及び第５の実施の形態に係るＣＰＵなどを有するＬＳＩをそれぞれ別の半導体基板上に形成しておき、その後に一つのパッケージ内にモールドするような構成であってもよい。
また、第５の実施の形態に係る不揮発性半導体装置が、第４の実施の形態に係る不揮発性半導体装置を備えるような構成、すなわち、第４の実施の形態に係る１トランジスタ／１不揮発性記憶部構成の不揮発性半導体装置と第５の実施の形態に係るＣＰＵなどを有するＬＳＩとを一つの半導体基板上に集積するような構成における、不揮発性記憶素子の製造方法にも応用可能である。
この場合も、第４の実施の形態に係る１トランジスタ／１不揮発性記憶部構成の不揮発性半導体装置及び第５の実施の形態に係るＣＰＵなどを有するＬＳＩをそれぞれ別の半導体基板上に形成しておき、その後に一つのパッケージ内にモールドするような構成であってもよい。
上記の各実施の形態のように、可変抵抗層としてのタンタル酸窒化物層を、タンタル窒化物を酸化することで形成すれば、基板上の所望の部分だけに可変抵抗膜を形成することができ、既存の半導体製造プロセスと親和性の高いプロセスによって不揮発性記憶素子を製造することが可能となる。その結果、製造コストの低下及び歩留まりの向上を実現することができる。また、タンタル窒化物層の一部分を酸化して可変抵抗層であるタンタル酸窒化物層を形成し、残ったタンタル窒化物層を不揮発性素子の一電極とすれば、可変抵抗層と電極と間に不純物等が介在することがなく、界面抵抗の低減が可能となり、可逆的に安定した書き換え特性と、良好な抵抗値のリテンション特性とを有する不揮発性記憶素子を実現することができる。
本発明の不揮発性記憶素子及び不揮発性半導体装置並びにそれらの製造方法を使えば、高速動作が可能で、しかも安定した書き換え特性を有しており、デジタル家電、メモリカード、携帯型電話機、及びパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子等を容易に構成することが可能になる。
１０１ 基板
１０２ 下部配線パターン
１０３ 下部電極
１０４ タンタル窒化物層
１０５ タンタル酸窒化物層
１０６ 上部電極
１０７ レジストパターン
１０８ 記憶部
１０９ 絶縁体層
１１０ レジストパターン
１１１ 開口部
１１２ 上部配線パターン
１２１ 基板
１２２ 下部配線パターン
１２３ 絶縁物層
１２４ ストパターン
１２５ 開口部
１２６ タンタル酸窒化物層
１２７ 上部配線パターン
１３１ 基板
１３２ 下部配線パターン
１３３ 下部電極
１３４ シリコン窒化物層
１３５ タンタル窒化物層
１３６ 絶縁層
１３７ レジストパターン
１３８ 開口部
１３９ タンタル酸窒化物層
１４０ 上部配線パターン
１４１ 上部電極
２００ 不揮発性半導体装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ 不揮発性記憶素子
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 可変抵抗層
２１５ 内部電極
２１６ 整流素子
２１７ 下部電極
２１８ オーミック抵抗層
２１９ 第２の可変抵抗層
３００ 不揮発性半導体装置
３０１ メモリ本体部
３０２ メモリアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ セルプレート電源
３０９ アドレス入力回路
３１０ 制御回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 可変抵抗層
３１６ 下部電極
３１７ プラグ層
４００ 不揮発性半導体装置
４０１ 半導体基板
４０２ ＣＰＵ
４０３ 入出力回路
４０４ 論理回路
４０５ アナログ回路
４０６ ＢＩＳＴ回路
４０７ ＳＲＡＭ
４０８ 救済アドレス格納レジスタ
４０９ 不揮発性記憶素子
４１０ 書き込み回路
４１１ 読み出し回路
４１２ ラッチ回路
ＢＬ０，ＢＬ１，… ビット線
Ｍ１１，Ｍ１２，… メモリセル
Ｔ１１，Ｔ１２，… トランジスタ
ＷＬ０，ＷＬ１，… ワード線
１０２ 下部配線パターン
１０３ 下部電極
１０４ タンタル窒化物層
１０５ タンタル酸窒化物層
１０６ 上部電極
１０７ レジストパターン
１０８ 記憶部
１０９ 絶縁体層
１１０ レジストパターン
１１１ 開口部
１１２ 上部配線パターン
１２１ 基板
１２２ 下部配線パターン
１２３ 絶縁物層
１２４ ストパターン
１２５ 開口部
１２６ タンタル酸窒化物層
１２７ 上部配線パターン
１３１ 基板
１３２ 下部配線パターン
１３３ 下部電極
１３４ シリコン窒化物層
１３５ タンタル窒化物層
１３６ 絶縁層
１３７ レジストパターン
１３８ 開口部
１３９ タンタル酸窒化物層
１４０ 上部配線パターン
１４１ 上部電極
２００ 不揮発性半導体装置
２０１ メモリ本体部
２０２ メモリアレイ
２０３ 行選択回路／ドライバ
２０４ 列選択回路／ドライバ
２０５ 書き込み回路
２０６ センスアンプ
２０７ データ入出力回路
２０８ アドレス入力回路
２０９ 制御回路
２１０ 不揮発性記憶素子
２１１ 上部配線
２１２ 下部配線
２１３ 上部電極
２１４ 可変抵抗層
２１５ 内部電極
２１６ 整流素子
２１７ 下部電極
２１８ オーミック抵抗層
２１９ 第２の可変抵抗層
３００ 不揮発性半導体装置
３０１ メモリ本体部
３０２ メモリアレイ
３０３ 行選択回路／ドライバ
３０４ 列選択回路
３０５ 書き込み回路
３０６ センスアンプ
３０７ データ入出力回路
３０８ セルプレート電源
３０９ アドレス入力回路
３１０ 制御回路
３１３ 不揮発性記憶素子
３１４ 上部電極
３１５ 可変抵抗層
３１６ 下部電極
３１７ プラグ層
４００ 不揮発性半導体装置
４０１ 半導体基板
４０２ ＣＰＵ
４０３ 入出力回路
４０４ 論理回路
４０５ アナログ回路
４０６ ＢＩＳＴ回路
４０７ ＳＲＡＭ
４０８ 救済アドレス格納レジスタ
４０９ 不揮発性記憶素子
４１０ 書き込み回路
４１１ 読み出し回路
４１２ ラッチ回路
ＢＬ０，ＢＬ１，… ビット線
Ｍ１１，Ｍ１２，… メモリセル
Ｔ１１，Ｔ１２，… トランジスタ
ＷＬ０，ＷＬ１，… ワード線
Claims (20)
- 第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性記憶素子の製造方法において、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有することを特徴とする、不揮発性記憶素子の製造方法。 - 前記第１電極及び前記第２電極の少なくともいずれか一方が前記タンタル窒化物層を含んでおり、
前記工程（Ａ）において、当該タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する、請求項１に記載の不揮発性記憶素子の製造方法。 - 前記不揮発性記憶素子は、前記第１電極と前記第２電極との間に介在され、前記タンタル窒化物層を含んでいる半導体素子を備えており、
前記工程（Ａ）において、当該タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する、請求項１に記載の不揮発性記憶素子の製造方法。 - 前記工程（Ａ）において、酸素ガス、オゾンガス、酸素プラズマガス、水蒸気ガスからなる群より選択されるガスの雰囲気中で前記タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する、請求項１乃至請求項３のいずれかに記載の不揮発性記憶素子の製造方法。
- 半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、
前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と前記第２電極配線との間に介在され、前記第１電極配線及び前記第２電極配線間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層を備える不揮発性半導体装置の製造方法において、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有することを特徴とする、不揮発性記憶素子の製造方法。 - 半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、
前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と接続される第1電極と、前記第２の電極配線と接続される第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性半導体装置の製造方法において、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有することを特徴とする、不揮発性記憶素子の製造方法。 - 半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線及び複数のビット線、前記複数のワード線及び複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、
前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、対応して設けられている前記トランジスタを介して前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性半導体装置の製造方法において、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有することを特徴とする、不揮発性記憶素子の製造方法。 - 半導体基板と、前記半導体基板上に形成された、所定の演算を実行する論理回路及びプログラム機能を有する不揮発性記憶素子とを備え、
前記不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備える不揮発性半導体装置の製造方法において、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
タンタルと窒素とを含むタンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する工程（Ａ）を有することを特徴とする、不揮発性半導体装置の製造方法。 - 前記工程（Ａ）において、酸素ガス、オゾンガス、酸素プラズマガス、水蒸気ガスからなる群より選択されるガスの雰囲気中で前記タンタル窒化物層の少なくとも一部を酸化することにより前記酸化物層を形成する、請求項５乃至請求項８のいずれかに記載の不揮発性半導体装置の製造方法。
- 第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている、不揮発性記憶素子。 - 第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１電極及び前記第２電極の少なくとも何れか一方が、タンタルと窒素とを含むタンタル窒化物層を含んでいる、不揮発性記憶素子。 - 第1電極と、第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１電極と前記第２電極との間に介在され、タンタルと窒素とを含むタンタル窒化物層を含んでいる半導体素子を更に備える、不揮発性記憶素子。 - 半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、
前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と前記第２電極配線との間に介在され、前記第１電極配線及び前記第２電極配線間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１の電極配線又は前記第２の電極配線と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている、不揮発性半導体装置。 - 前記不揮発性記憶素子のそれぞれは、
前記第１の電極配線と前記第２の電極配線との間に整流素子を具備しており、
当該整流素子は、前記可変抵抗層と電気的に接続されている、請求項１３に記載の不揮発性半導体装置。 - 半導体基板と、前記半導体基板の上に互い平行に形成された複数の第１の電極配線と、前記複数の第１の電極配線の上方に前記半導体基板の主面に平行な面内において互いに平行に且つ前記複数の第１の電極配線に立体交差するように形成された複数の第２の電極配線と、前記複数の第１の電極配線と前記複数の第２の電極配線との立体交差点に対応して設けられた不揮発性記憶素子とを具備するメモリアレイを備え、
前記不揮発性記憶素子のそれぞれは、前記第１の電極配線と接続される第1電極と、前記第２の電極配線と接続される第２電極と、前記第1電極と前記第２電極との間に介在され、前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている、不揮発性半導体装置。 - 前記不揮発性記憶素子のそれぞれは、
前記第１電極と前記第２電極との間に整流素子を具備しており、
当該整流素子は、前記可変抵抗層と電気的に接続されている、請求項１５に記載の不揮発性半導体装置。 - 請求項１３乃至請求項１６の何れかに記載の不揮発性半導体装置が備える前記メモリアレイが複数積層されてなる多層化メモリアレイを備える、不揮発性半導体装置。
- 半導体基板と、前記半導体基板上に形成された、互いに交差するように配列された複数のワード線及び複数のビット線、前記複数のワード線及び複数のビット線の交点に対応してそれぞれ設けられた複数のトランジスタ、並びに前記複数のトランジスタに一対一で対応して設けられた複数の不揮発性記憶素子とを備え、
前記不揮発性記憶素子のそれぞれは、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、対応して設けられている前記トランジスタを介して前記第１電極及び前記第２電極間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている、不揮発性半導体装置。 - 半導体基板と、前記半導体基板上に形成された、所定の演算を実行する論理回路及びプログラム機能を有する不揮発性記憶素子とを備え、
前記不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、両電極間の電圧に基づいて可逆的に抵抗値が変化する可変抵抗層とを備え、
前記可変抵抗層は、少なくともタンタルと窒素とを含む酸化物層を含んでおり、
前記第１電極又は前記第２電極と前記可変抵抗層との間に、タンタルと窒素とを含むタンタル窒化物層が形成されている、不揮発性半導体装置。 - 請求項１３、請求項１５または請求項１８に記載の不揮発性半導体装置を更に備える、請求項１９に記載の不揮発性半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007132892A JP2008288436A (ja) | 2007-05-18 | 2007-05-18 | 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007132892A JP2008288436A (ja) | 2007-05-18 | 2007-05-18 | 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008288436A true JP2008288436A (ja) | 2008-11-27 |
Family
ID=40147861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007132892A Pending JP2008288436A (ja) | 2007-05-18 | 2007-05-18 | 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008288436A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157479A1 (ja) * | 2008-06-26 | 2009-12-30 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
| WO2010079827A1 (ja) * | 2009-01-09 | 2010-07-15 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US20120045903A1 (en) * | 2010-08-19 | 2012-02-23 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus |
| US9000506B2 (en) | 2010-11-19 | 2015-04-07 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory element and method for manufacturing the same |
| EP2927975A1 (en) * | 2014-04-02 | 2015-10-07 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
| CN110277489A (zh) * | 2018-03-16 | 2019-09-24 | Tdk株式会社 | 磁阻效应元件及其制造方法和位置检测装置 |
-
2007
- 2007-05-18 JP JP2007132892A patent/JP2008288436A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009157479A1 (ja) * | 2008-06-26 | 2009-12-30 | 日本電気株式会社 | スイッチング素子およびスイッチング素子の製造方法 |
| WO2010079827A1 (ja) * | 2009-01-09 | 2010-07-15 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP5799504B2 (ja) * | 2009-01-09 | 2015-10-28 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US20120045903A1 (en) * | 2010-08-19 | 2012-02-23 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate, and substrate processing apparatus |
| CN102376640A (zh) * | 2010-08-19 | 2012-03-14 | 株式会社日立国际电气 | 半导体装置的制造方法、衬底处理方法及衬底处理装置 |
| US9218993B2 (en) | 2010-08-19 | 2015-12-22 | Hitachi Kokusai Electric, Inc. | Method of manufacturing semiconductor device and method of processing substrate |
| US9000506B2 (en) | 2010-11-19 | 2015-04-07 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory element and method for manufacturing the same |
| EP2927975A1 (en) * | 2014-04-02 | 2015-10-07 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
| US9166160B1 (en) | 2014-04-02 | 2015-10-20 | Winbond Electronics Corp. | Resistive random access memory and method of fabricating the same |
| CN110277489A (zh) * | 2018-03-16 | 2019-09-24 | Tdk株式会社 | 磁阻效应元件及其制造方法和位置检测装置 |
| CN110277489B (zh) * | 2018-03-16 | 2023-10-27 | Tdk株式会社 | 磁阻效应元件及其制造方法和位置检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5589054B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 | |
| JP4253038B2 (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| US8766226B2 (en) | Non-volatile semiconductor storage device and manufacturing method of non-volatile semiconductor storage device | |
| JP4299882B2 (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| KR100994868B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US8264865B2 (en) | Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor device incorporating nonvolatile memory element | |
| JP5788274B2 (ja) | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の製造方法 | |
| JP4460646B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、および不揮発性半導体装置 | |
| JP2009135370A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| KR101120342B1 (ko) | 비휘발성 메모리 장치 | |
| JP2010287582A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| JP4757360B2 (ja) | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 | |
| JP2010021381A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| JP5571833B2 (ja) | 不揮発性記憶素子及び不揮発性記憶素子の製造方法 | |
| JP2009260052A (ja) | 不揮発性半導体記憶装置とその製造方法および半導体装置 | |
| WO2009101785A1 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2008288436A (ja) | 不揮発性記憶素子及びその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置及びその製造方法 | |
| JP2011044443A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 | |
| JP2011114202A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5291270B1 (ja) | 不揮発性記憶素子、不揮発性記憶装置、及び不揮発性記憶素子の書き込み方法 | |
| JP2006324425A (ja) | 記憶素子の製造方法 | |
| JP2009266924A (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |