JP2006173267A - 記憶素子及び記憶装置 - Google Patents

記憶素子及び記憶装置 Download PDF

Info

Publication number
JP2006173267A
JP2006173267A JP2004361755A JP2004361755A JP2006173267A JP 2006173267 A JP2006173267 A JP 2006173267A JP 2004361755 A JP2004361755 A JP 2004361755A JP 2004361755 A JP2004361755 A JP 2004361755A JP 2006173267 A JP2006173267 A JP 2006173267A
Authority
JP
Japan
Prior art keywords
memory
thin film
oxide
layer
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004361755A
Other languages
English (en)
Other versions
JP4848633B2 (ja
Inventor
Katsuhisa Araya
勝久 荒谷
Akira Kochiyama
彰 河内山
Tetsuya Mizuguchi
徹也 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004361755A priority Critical patent/JP4848633B2/ja
Priority to KR1020050122287A priority patent/KR101171065B1/ko
Priority to US11/302,781 priority patent/US7307270B2/en
Publication of JP2006173267A publication Critical patent/JP2006173267A/ja
Application granted granted Critical
Publication of JP4848633B2 publication Critical patent/JP4848633B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Abstract

【課題】 情報の記録等の動作を安定して行うことができ、熱に対しても安定した構成の記憶素子を提供する。
【解決手段】 第１の電極２と第２の電極６との間に、記憶層４及びイオン源層３が挟まれて構成され、イオン源層３に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれ、記憶層４が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る記憶素子１０を構成する。
【選択図】 図１

Description

本発明は、情報を記録することができる記憶素子、及び記憶素子を用いた記憶装置に係わる。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩや信号処理と比較して製造プロセスが複雑であるため、製造コストが高くなっている。
また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
そこで、電源を切っても情報が消えない不揮発性のメモリとして、例えばＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化に伴い、記憶素子としての特性を確保することが困難になってくる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。
この記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、２つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である（例えば特許文献１、非特許文献１参照）。
具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＣｕ，Ａｇ，Ｚｎが固溶された材料からなり、２つの電極のいずれか一方の電極には、Ｃｕ，Ａｇ，Ｚｎを含んでいる（上記特許文献１参照）。
さらに、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、ＣｒがドープされたＳｒＺｒＯ３結晶材料を、ＳｒＲｕＯ３或いはＰｔによる下部電極と、Ａｕ或いはＰｔによる上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリが報告されている（非特許文献２参照）。ただし、その原理等の詳細は不明である。
特表２００２−５３６８４０号公報 日経エレクトロニクス ２００３年１月２０日号（第１０４頁） A.Beck et al.,Appl.Phys.Lett.,77，(２０００年)，ｐ．１３９
しかしながら、上述した、上部電極或いは下部電極のいずれかにＣｕ，Ａｇ，Ｚｎを含み、それらの電極にＧｅＳ或いはＧｅＳｅアモルファスカルコゲナイド材料が挟まれた構造の記憶素子や、結晶酸化物材料を用いた記憶素子は、抵抗のオン・オフ比、即ち低抵抗状態の抵抗値（オン抵抗）と高抵抗状態の抵抗値（オフ抵抗）との比が、非常に大きく、例えば４桁以上もある。
そして、このように抵抗のオン・オフ比が非常に大きい記憶素子に対して、短い電圧パルスを印加した場合には、それらの抵抗値の中間値をとる場合がある。
記憶素子の抵抗値が中間値をとると、読み出し時にデータ識別のマージンが低下してしまう。
この抵抗値が中間値をとる問題は、抵抗が変化する薄膜、例えばＧｅＳ，ＧｅＳｅ等の膜厚が比較的厚く（例えば１０ｎｍ以上）なっているため、電圧を印加した場合の電界強度が比較的弱くなり、そのために、イオンとして移動すべきＣｕ，Ａｇ，Ｚｎ等の原子が一定の位置の間を移動するのではなく、その途中でトラップされてしまう結果であると考えられる。また、抵抗が変化する薄膜の膜厚が比較的厚いことから、記憶素子の動作速度が遅くなる。
さらに、記録・消去の動作時の電界強度が弱くなることから、移動後のイオン原子（記録過程又は消去過程の後にはイオン状態から非イオン状態に遷移している）が移動を再開するエネルギーレベルが低くなることが予想され、その結果として、不揮発性メモリとして必要な保持特性を充分に確保することが困難になる。
従って、前述した記憶素子において、抵抗が変化することにより情報が記録される記憶用薄膜には、薄い膜厚でも充分な絶縁耐圧を有する材料を用いることが望ましい。
さらにまた、記憶用薄膜が低抵抗となった状態では、比較的大きな電流密度の電流が流れて、ジュール熱により比較的高温になることから、融点の高い材料を用いることが望ましい。
そこで、本発明者等は、先に、抵抗が変化することにより情報が記録される記憶用薄膜に、希土類酸化物薄膜を用いることを提案している。
記憶用薄膜に希土類酸化物薄膜を用いることにより、膜厚を薄くしても充分な抵抗変化が得られるため、膜厚を薄くして電界強度を強くすることにより、上述した問題を解決することが可能になる。
この希土類酸化物薄膜の材料としては、各種希土類元素の酸化物を使用することが可能であるが、材料のコストを下げることも考慮すると、希土類酸化物以外も含む、さらに広範囲の材料が使用できることが望ましい。
特に、記憶素子の作製工程を半導体の製造プロセスの間に組み込む場合には、例えば、半導体の製造プロセスへの採用実績のある材料、或いは、半導体への適応性が検討されたことがある材料を用いることが好ましいという利点がある。
上述した問題の解決のために、本発明においては、情報の記録等の動作を安定して行うことができ、熱に対しても安定した構成の記憶素子及びこれを用いた記憶装置を提供するものである。
本発明の記憶素子は、第１の電極と第２の電極との間に、記憶層及びイオン源層が挟まれて構成され、イオン源層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれ、記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成るものである。
本発明の記憶装置は、第１の電極と第２の電極との間に、記憶層及びイオン源層が挟まれて構成され、イオン源層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれ、記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
上述の本発明の記憶素子の構成によれば、第１の電極と第２の電極との間に、記憶層及びイオン源層が挟まれて構成され、このイオン源層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれているので、記憶層の抵抗状態が変化することを利用して、情報を記録することが可能になる。
具体的には、例えば、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層自身、或いはイオン源層に接する電極側に正電位を印加して記憶素子に電圧をかけると、イオン源層に含まれるＣｕ，Ａｇ，Ｚｎ（イオン源元素）がイオン化して記憶層内に拡散し、他方の電極側の部分で電子と結合して析出することにより、或いは、記憶層中に留まり絶縁膜の不純物準位を形成することによって、記憶層の抵抗値が低くなり、これにより情報の記録を行うことが可能になる。
また、この状態から、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層或いはイオン源層に接する一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたＣｕ，Ａｇ，Ｚｎが再びイオン化して、一方の電極側に戻ることによって記憶層の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
また、イオン源層に、Ｔｅ，Ｓ，Ｓｅから選ばれる、いずれかの元素（カルコゲナイド元素）が含まれていることにより、Ｃｕ，Ａｇ，Ｚｎのイオン化が促進される。
そして、記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成ることにより、これらの酸化物の融点が高いため、温度上昇に対する記憶層の微細構造の安定化を図ることができる。
これにより、記憶層の耐熱性を向上することができるため、記憶素子の高温プロセス下での製造歩留まりを向上させることができ、また記録・消去等記憶素子の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができ、さらには高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。
また、上述の酸化物から成る記憶層は、膜厚を薄くしても充分な絶縁耐圧を有するため、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。
上述の本発明の記憶装置の構成によれば、前述した本発明に係る記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して情報の記録や情報の消去を行うことができる。
上述の本発明の記憶素子及び記憶装置において、イオン源層がＣｕＴｅを含んで成る構成とすることも可能である。
このような構成としたときには、Ｔｅが他のカルコゲン元素と比較して導電性が高く、またＣｕも導電性が高いため、イオン源層の抵抗値が低くなり、記憶層との抵抗値の差が大きくなる。このため、情報の記録・消去による記憶素子の抵抗変化は、主として抵抗値の高い記憶層の抵抗変化によることになる。
これにより、仮にＣｕＴｅが含むイオン源層が温度上昇により抵抗値が変化した場合においても、記憶素子の抵抗値の変化にほとんど影響を及ぼすことがなくなることから、メモリ動作に大きな影響を与えない。
従って、製造時や使用時、高温環境下の保存時において、記憶素子の特性が劣化することをさらに抑制することができる。
上述の本発明によれば、記憶素子の高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態を維持することができることから、記憶層に記録された情報を安定して保持することができるため、記憶素子の信頼性を高めることが可能になる。
さらに、記憶素子の抵抗値の変化、特に記憶層の抵抗値の変化を利用して情報の記録を行っているため、記憶素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。
従って、本発明により、高い信頼性を有する記憶装置を構成することができる。
また、記憶装置の高集積化（高密度化）や小型化を図ることができる。
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
前述した記憶素子において、抵抗が変化することにより情報が記録される記録層となる薄膜（記憶用薄膜）は、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥が少なくなるように、非常に薄い膜であるにもかかわらず、充分な絶縁耐性が得られることが望ましい。また、低抵抗状態（オン状態）では比較的大きな電流密度の電流が流れジュール熱が発生し、かなりの高温状態での動作となるため、高温でも安定に動作するという観点から、融点が高い材料であることが望ましい。
薄い膜で充分な絶縁耐性が得られ、かつ、半導体への適応性が検討された材料としては、ＭＯＳトランジスタのゲート絶縁膜の酸化膜材料や、ＤＲＡＭのキャパシタ用の酸化膜が挙げられる。
絶縁膜としては、一般にはＳｉＯ２が用いられているが、その他に、ゲート酸化膜の薄膜化のため、或いはキャパシタンスを増大させるために、ハフニウム酸化膜、タンタル酸化膜、或いは、アルミニウム酸化膜等、各種の新規材料が検討されている。
そこで、本発明では、記憶素子の記憶層に、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料を用いる。
これにより、非常に薄い膜でも充分な絶縁体制を得ることができ、またこれら酸化物の融点が比較的高温であるため記憶素子を高温でも安定に動作させることが可能になる。
また、これらタンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物は、上述したように半導体プロセスで使用されている、又は使用が兼用されていることから、比較的入手が容易であり、安価であるという利点も有する。
続いて、本発明の具体的な実施の形態を説明する。
本発明の一実施の形態として、記憶素子の概略構成図（断面図）を図１に示す。
この記憶素子１０は、高電気伝導度の基板１、例えばＰ型の高濃度の不純物がドープされた（Ｐ＋＋の）シリコン基板１上に下部電極２が形成され、この下部電極２上にＣｕ，Ａｇ，Ｚｎ、及びＴｅ，Ｓ，Ｓｅのうちのいずれかの元素が含有された、イオン源層３が形成され、その上に比較的高い抵抗値を有する記憶用薄膜（記憶層）４が形成され、この記憶用薄膜４上の絶縁層５に形成された開口を通じて記憶用薄膜４に接続するように上部電極６が形成されて構成されている。
下部電極２には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ，ＷＮ，ＴａＮ，シリサイド等を用いることができる。
この下部電極２に、例えばＴｉＷ膜を用いた場合には、膜厚を例えば１０ｎｍ〜１００ｎｍの範囲にすればよい。
また、イオン源層３には、Ｃｕ，Ａｇ，Ｚｎの少なくともいずれか、さらに、Ｔｅ，Ｓｅ，Ｓのカルコゲナイド元素の少なくともいずれかを含有する、ＣｕＴｅ、ＧｅＳｂＴｅ，ＣｕＧｅＴｅ，ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ，ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ，ＣｕＧｅＳｅ等に、さらに、ボロン、或いは希土類元素及びシリコンが、含有された膜を用いてイオン源層３を構成することができる。
特に、抵抗値が変化する部分を、比較的高い抵抗値を有する記憶用薄膜（記憶層）４に限定し、この高抵抗の記憶用薄膜４に比して、充分抵抗が低い材料（例えば、記憶用薄膜４のオン時の抵抗値よりも低い）という観点から、イオン源層３のカルコゲナイド元素としてはＴｅを用いることが望ましく、それらに、陽イオンとして容易に移動しやすい、Ｃｕ，Ａｇ，Ｚｎを含んだ、ＣｕＴｅ，ＡｇＴｅ，ＺｎＴｅを主成分とする材料によりイオン源層３を形成することが望ましい。
さらに、イオン源層３の陽イオンとなる元素としてＣｕを用いて、ＣｕＴｅを含む構成とすると、イオン源層３の抵抗を低くしてイオン源層３の抵抗変化を記憶用薄膜（記憶層）４の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるため、より好ましい。
このイオン源層３に、例えば、ＣｕＧｅＴｅ膜を用いた場合には、膜厚を例えば５ｎｍ〜５０ｎｍにすればよい。
絶縁層５には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるＳｉＯ２やＳｉ３Ｎ４、その他の材料、例えばＳｉＯＮ，ＳｉＯＦ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＨｆＯ２，ＺｒＯ２等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。
上部電極６には、下部電極２と同様、通常の半導体配線材料が用いられる。
本実施の形態の記憶素子１０においては、特に、記憶用薄膜（記憶層）４を、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る構成とする。
これらの酸化物は、融点が高いことから、温度上昇に対する記憶用薄膜４の微細構造の安定化を図ることができる。
これにより、記憶用薄膜（記憶層）４の耐熱性を向上することができるため、記憶素子１０の高温プロセス下での製造歩留まりを向上させることができる。
また、記録・消去等記憶素子１０の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができる。
さらに、高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。
また、上述の酸化物から成る記憶用薄膜（記憶層）４は、膜厚を薄くしても充分な絶縁耐圧を有する。
これにより、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。
本実施の形態の記憶素子１０は、次のように動作させて、情報の記憶を行うことができる。
まず、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層３に、例えば正電位（＋電位）を印加して、上部電極６側が負になるように、記憶素子１０に対して正電圧を印加する。これにより、イオン源層３からＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜４内を拡散していき、上部電極６側で電子と結合して析出する、或いは、記憶用薄膜４内部に拡散した状態で留まる。
すると、記憶用薄膜４内部にＣｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成される、もしくは、記憶用薄膜４内部にＣｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜４の抵抗値が低くなる。記憶用薄膜４以外の各層は、記憶用薄膜４の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜４の抵抗値を低くすることにより、記憶素子１０全体の抵抗値も低くすることができる。
その後、正電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、ＰＲＯＭに用いる場合には、前記の記録過程のみで記録は完結する。
一方、消去が可能な記憶装置、いわゆる、ＲＡＭ或いはＥＥＰＲＯＭ等への応用には、消去過程が必要であるが、消去過程においては、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層３に、例えば負電位（−電位）を印加して、上部電極６側が正になるように、記憶素子１０に対して負電圧を印加する。これにより、記憶用薄膜４内に形成されていた電流パス或いは不純物準位を構成するＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜４内を移動してイオン源層３側に戻る。
すると、記憶用薄膜４内からＣｕ，Ａｇ，Ｚｎによる電流パス、もしくは、欠陥が消滅して、記憶用薄膜４の抵抗値が高くなる。記憶用薄膜４以外の各層は元々抵抗値が低いので、記憶用薄膜４の抵抗値を高くすることにより、記憶素子１０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
このような過程を繰返し行うことにより、記憶素子１０に情報の記録（書き込み）と記録された情報の消去を繰返し行うことができる。
また、特に、イオン源層３が、上述の金属元素（Ｃｕ，Ａｇ，Ｚｎ）に加えて、Ｔｅ，Ｓ，Ｓｅから選ばれる元素即ちカルコゲン元素を含むことにより、イオン源層３内の金属元素（Ｃｕ，Ａｇ，Ｚｎ）とカルコゲン元素（Ｔｅ，Ｓ，Ｓｅ）とが結合し、金属カルコゲナイド層を形成する。この金属カルコゲナイド層は、主に非晶質構造を有しており、例えば、金属カルコゲナイド層から成るイオン源層３に接する下部電極２側に正電位を印加すると、金属カルコゲナイド層に含まれる金属元素（Ｃｕ，Ａｇ，Ｚｎ）がイオン化して、高抵抗を呈する記憶用薄膜４中に拡散し、上部電極６側の一部で電子と結合して析出することにより、或いは、記憶用薄膜４中に留まり絶縁膜の不純物準位を形成することによって、記憶用薄膜４の抵抗が低くなり、これにより情報の記録を行うことが可能になる。
この状態から、金属カルコゲナイド層から成るイオン源層３に接する下部電極２側に負電位を印加すると、上部電極６側に析出していた金属元素（Ｃｕ，Ａｇ，Ｚｎ）が再びイオン化して、金属カルコゲナイド層に戻ることによることによって、記憶用薄膜４の抵抗が元の高い状態に戻り、記憶素子１０の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
なお、記憶用薄膜４は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。
記録後の抵抗値は、記憶素子１０のセルサイズ及び記憶用薄膜４の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ２倍以上であれば充分であるので、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、記憶用薄膜４の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜４の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
上述の実施の形態の記憶素子１０の構成によれば、下部電極２と上部電極６との間に、イオン源層３と、記憶用薄膜４とが挟まれた構成とすることにより、例えば、イオン源層３側に正電圧（＋電位）を印加して、上部電極６側が負になるようにした場合に、記憶用薄膜４内に、Ｃｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成されて、或いは記憶用薄膜４内に、Ｃｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜４の抵抗値が低くなり、記憶素子１０全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。このような構成は、例えばＰＲＯＭ等の一度だけ記録が可能な記憶装置に用いることができる。
そして、記憶素子１０の抵抗値の変化、特に記憶用薄膜４の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子１０を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。
また、例えば、ＲＡＭやＥＥＰＲＯＭ等の記録に加えて消去が可能な記憶装置に用いるような場合は、上述した記録後の状態の記憶素子１０に対して、例えば、イオン源層３に負電圧（−電位）を印加して、上部電極６側が正になるようにする。これにより、記憶用薄膜４内に形成されていた、Ｃｕ，Ａｇ，Ｚｎによる電流パス、或いは欠陥が消滅して、記憶用薄膜４の抵抗値が高くなり、記憶素子１０全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
また、本実施の形態の記憶素子１０によれば、記憶用薄膜（記憶層）４を、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る構成としたことにより、これらの酸化物の融点が高いため、温度上昇に対する記憶層４の微細構造の安定化を図ることができる。
これにより、記憶用薄膜（記憶層）４の耐熱性を向上することができるため、記憶素子１０の高温プロセス下での製造歩留まりを向上させることができ、また記録・消去等記憶素子１０の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰返し書き換え可能回数を増やすことができ、さらには高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。
また、上述の酸化物から成る記憶用薄膜（記憶層）４は、膜厚を薄くしても充分な絶縁耐圧を有するため、高抵抗状態を容易に実現することができ、かつピンホール等の欠陥を少なくすることができるため、情報の記録を安定して行うことができる。
また、本実施の形態の記憶素子１０によれば、下部電極２、イオン源層３、記憶用薄膜４、上部電極６を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
なお、上述した実施の形態の記憶素子１０において、記憶用薄膜４の酸化物薄膜は、酸化物のスパッタリングターゲットを用いる方法や、金属ターゲットを用いて、スパッタリング中に導入ガスとしてアルゴン等の不活性ガスと共に酸素を導入する方法、いわゆる反応性スパッタリング等の方法を用いることにより形成することが可能である。
さらに、スパッタリングの他、ＣＶＤ法、或いは蒸着法等の方法によっても酸化物薄膜を形成することが可能である他、成膜時には金属状態であって、その後に、熱酸化或いは薬品処理等の手法によって酸化物薄膜を形成することも可能である。
図１の記憶素子１０は、例えば次のようにして製造することができる。
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、下部電極２、例えばＴａ膜を堆積する。
次に、イオン源層３、例えばＣｕＴｅＧｅ膜を形成し、その後に記憶用薄膜４、例えば、タンタル酸化膜を形成する。
その後に、記憶用薄膜４を覆うように絶縁層５を形成するが、フォトリソグラフィによって、絶縁層５の一部を除去し、記憶用薄膜４へのコンタクト部を形成する。
続いて、例えばマグネトロンスパッタリング装置によって、上部電極６として、例えばＷ膜を成膜する。
その後、Ｗ膜を、例えばプラズマエッチング等によりパターニングする。プラズマエッチングの他には、イオンミリング、ＲＩＥ（反応性イオンエッチング）等のエッチング方法を用いてパターニングを行うことができる。
このようにして、図１に示した記憶素子１０を製造することができる。
上述した実施の形態の記憶素子１０を用いて、記憶素子１０を多数、例えば列状やマトリクス状に配置することにより、記憶装置（メモリ）を構成することができる。
各記憶素子１０に対して、その下部電極２側に接続された配線と、その上部電極６側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子１０が配置されるようにすればよい。
具体的には、例えば下部電極２を行方向のメモリセルに共通して形成し、上部電極６に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子１０に電流を流して、情報の記録や記録した情報の消去を行うことができる。
そして、上述した実施の形態の記憶素子１０は、容易にかつ安定して情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の記憶素子１０は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子１０を用いて記憶装置を構成することにより、記憶装置の集積化（高密度化）や小型化を図ることができる。
（実施例）
次に、上述した実施の形態の記憶素子１０を実際に作製して、特性を調べた。
＜実験１＞
シリコンウエハ上に、下部電極２としてＴａ膜を２０ｎｍの膜厚で堆積し、その上にイオン源層３としてＣｕ５０Ｔｅ３５Ｇｅ１５膜を２０ｎｍの膜厚で形成し、記憶用薄膜４として酸化タンタル膜を形成し、表面を覆ってフォトレジストを成膜し、その後、フォトリソグラフィ技術により露光と現像を行って記憶用薄膜４上のフォトレジストに開口（スルーホール）を形成した。このうち、酸化タンタル膜は、金属状態のタンタル膜をスパッタリングにより膜厚１ｎｍで成膜した後に、酸素含有プラズマ雰囲気中で酸化処理を施すことにより形成した。酸化タンタル膜は、この酸化処理により、もとのタンタル膜よりも若干厚くなっているものと推測される。
その後、真空中においてアニール処理を行い、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして絶縁層５を形成した。なお、絶縁層５にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（例えばシリコン酸化膜等）を絶縁層５に用いた方がよい。
次いで、上部電極６としてＴａ膜を１００ｎｍの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積した上部電極６をパターニングした。
このような構造の記憶素子１０を作製して、サンプル１の試料とした。
また、記憶用薄膜４の酸化タンタル膜となるタンタル膜の膜厚を３ｎｍとする以外は、サンプル１と同様にして記憶素子１０を作製して、サンプル２の試料とした。
また、記憶用薄膜４の酸化タンタル膜となるタンタル膜の膜厚を５ｎｍとする以外は、サンプル１と同様にして記憶素子１０を作製して、サンプル３の試料とした。
なお、タンタル膜の膜厚が５ｎｍと厚くしたサンプル３については、酸化処理が全てのタンタル膜に及んでおらず、記憶用薄膜４が、一部酸素が欠乏したタンタル酸化膜となっている。
これらサンプル１〜サンプル３の試料に対して、それぞれ、Ｉ−Ｖ特性を測定した。
Ｉ−Ｖ測定は以下のように行った。
各サンプルの記憶素子に対して、下部電極２と導通している低抵抗シリコン基板１の裏面を接地電位（グランド電位）に接続して、上部電極６に負電位（−電位）を印加した。
そして、上部電極６に印加する負電位を０Ｖから減少させて、電流の変化を測定した。ただし、電流が１ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極６に印加する負電位、即ち記憶素子に加わる電圧の絶対値が増加しないように設定した。
また、電流が１ｍＡに達して電流リミッタが動作した状態から、上部電極６に印加する負電位を０Ｖまで減少させていき、電流の変化を測定した。引き続き、今度は、逆に上部電極６に正電位を印加し、電流が減少し、電流が流れなくなるような電圧まで正電圧の印加を増加させた後に、再び０電位に戻す操作を行った。
このようにして得られたＩ−Ｖ特性の測定結果を図２Ａ〜図２Ｃに示す。図２Ａはサンプル１の測定結果を示し、図２Ｂはサンプル２の測定結果を示し、図２Ｃはサンプル３の結果を示している。
図２Ａ〜図２Ｃより、いずれのサンプルにおいても、記録電流１ｍＡと、かなり大きな電流に対しても、繰返しの記録、消去動作が安定に行なわれていることが判る。
＜実験２＞
図１に示した記憶素子１０の代わりに、本発明の他の実施の形態として、図３に示す記憶素子２０を作製して、特性を調べた。
図３に示す記憶素子２０は、図１に示した先の実施の形態の記憶素子１０とは逆に、イオン源層３よりも記憶用薄膜（記憶層）４が下層になっている。また、上部電極６は、記憶用薄膜４及びイオン源層３と同じパターンで形成されている。下部電極２は、さらに小さいパターンで形成され、絶縁膜５に形成された開口内に埋め込まれている。
図３に示す記憶素子２０においても、先の実施の形態の記憶素子１０と同様に、記憶用薄膜（記憶層）４を前述した酸化膜により構成することにより、記憶用薄膜（記憶層）４の耐熱性を向上して、記憶素子２０の高温プロセス下での製造歩留まりの向上や、記憶素子２０の動作時の局所的な温度上昇に対する安定性の改善を図り、繰返し書き換え可能回数を増やすことや、高温環境下等での長期データ保存時に安定して高抵抗状態を維持することが可能になる、という効果が得られる。
このような構成の記憶素子２０は、以下のようにして製造することができる。
抵抗率の低いシリコン基板１上に、絶縁膜（例えば、Ａｌ２Ｏ３，Ｔａ２Ｏ５等）５を一様にスパッタリングにより堆積し、その後にフォトリソグラフィにより下部電極形成用パターン（パターン部はレジストなし）をフォトレジストにより形成し、その後に、ＲＩＥ（Reactive Ion Etching）により、絶縁膜５を部分的に除去する。
次に、下部電極２を形成する材料（例えば、Ｗ等）をスパッタリングにより一様に堆積させる。その後、ＣＭＰ（化学的機械的研磨）法により表面を処理することにより、表面を平坦化して、下部電極材料が下部電極形成用パターン内にのみ残留するようにする。これにより下部電極２が所定のパターンで形成される。
次に、スパッタリングにより、記憶用薄膜（記憶層）４、イオン源層３、上部電極６の各層を連続的に形成する。
その後、フォトリソグラフィ及びエッチング処理により、これらの膜４，３，６をパターニングして、図３の構造の記憶素子２０を作製することができる。
図３に示す記憶素子２０の構造と図１に示した記憶素子１０の構造とでは、イオン源層３と記憶用薄膜４との上下の位置関係が逆であり、成膜順序が異なっているため、特に膜厚が薄い記憶用薄膜４において、その下地膜の状態の違いによりメモリ特性も異なることになる。図１に示した記憶素子１０では、記憶用薄膜４の直下の下地膜はイオン源層３であり、一方図３に示す記憶素子２０では、記憶用薄膜４の直下の下地膜は下部電極２及び絶縁膜５である。
そして、上述した製造方法により、シリコンウエハ上に、下部電極２としてＷ膜を２００ｎｍの膜厚で堆積し、その上に記憶用薄膜４として酸化ハフニウム膜を２ｎｍの膜厚で形成し、イオン源層３としてＣｕ５０Ｔｅ３１Ｇｅ１３Ｈｆ６膜を２０ｎｍの膜厚で形成し、上部電極５としてＷ膜を２００ｎｍの膜厚で形成して、図３に示した記憶素子２０を作製し、サンプル４の試料とした。なお、絶縁膜５は酸化珪素膜を形成し、下部電極形成用パターンのサイズは、およそ１μｍφとした。
また、記憶用薄膜４の酸化ハフニウム膜の膜厚を４ｎｍとする他はサンプル４と同様にして記憶素子２０を作製し、サンプル５の試料とした。
絶縁膜５として酸化タンタル膜を形成し、記憶用薄膜４として酸化ニオブ膜を２ｎｍの膜厚で形成し、イオン源層３としてＣｕ５０Ｔｅ３１Ｇｅ１３Ｇｄ６膜を形成し、その他は、サンプル４と同様にして記憶素子２０を作製し、サンプル６の試料とした。
また、記憶用薄膜４の酸化ニオブ膜の膜厚を４ｎｍとする他はサンプル６と同様にして記憶素子２０を作製し、サンプル７の試料とした。
記憶用薄膜４として酸化ジルコニウム膜を２．４ｎｍの膜厚で形成し、イオン源層３としてＣｕ５０Ｔｅ３１Ｇｅ１３Ｚｒ６膜を形成し、その他は、サンプル６と同様にして記憶素子２０を作製し、サンプル８の試料とした。
また、記憶用薄膜４の酸化ジルコニウム膜の膜厚を４．８ｎｍとする他はサンプル８と同様にして記憶素子２０を作製し、サンプル９の試料とした。
記憶用薄膜４として酸化アルミニウム膜を１．２ｎｍの膜厚で形成し、イオン源層３としてＣｕ５２Ｔｅ３３Ｇｅ１５膜を形成し、その他は、サンプル６と同様にして記憶素子２０を作製し、サンプル１０の試料とした。
また、記憶用薄膜４の酸化アルミニウム膜の膜厚を２．４ｎｍとする他はサンプル１０と同様にして記憶素子２０を作製し、サンプル１１の試料とした。
また、記憶用薄膜４の酸化アルミニウム膜の膜厚を３．６ｎｍとする他はサンプル１０と同様にして記憶素子２０を作製し、サンプル１２の試料とした。
そして、これらサンプル４〜サンプル１２の試料では、特にＣＭＰ法による処理によって下部電極２の表面状態を制御しているため、ＡＦＭ(原子間力顕微鏡)で観察したところ、いずれのサンプルでも、下部電極２の表面の表面粗さＲａを０．８ｎｍ以下と小さくすることができることがわかった。
このように下部電極２の表面粗さＲａを小さくすることができるため、良好なメモリ特性が得られることがわかる。
また、これらサンプル４〜サンプル１２の試料の記憶素子２０に対して、それぞれＩ−Ｖ特性を測定した。このＩ−Ｖ特性の測定結果を図４Ａ〜図７Ｃに示す。図４Ａはサンプル４の測定結果を示し、図４Ｂはサンプル５の測定結果を示している。図５Ａはサンプル６の測定結果を示し、図５Ｂはサンプル７の測定結果を示している。図６Ａはサンプル８の測定結果を示し、図６Ｂはサンプル９の測定結果を示している。図７Ａはサンプル１０の測定結果を示し、図７Ｂはサンプル１１の測定結果を示し、図７Ｃはサンプル１２の測定結果を示している。
いずれのサンプルにおいても、１ｍＡという大きな電流に対しても、繰返しのメモリ動作が安定して行われることが判る。
なお、サンプル１〜サンプル１２の記憶用薄膜４に用いた各種酸化膜の融点は、酸化タンタル１８８０℃、酸化ハフニウム２７７０℃、酸化ニオブ１９００℃、酸化ジルコニウム２６８０℃、酸化アルミニウム２０５０℃と高くなっている。即ち、いずれの材料も耐熱性に優れていることから、局所的に大きな電流を流した場合においても安定なメモリ動作が得られる。
従って、これらの融点の高い酸化膜を記憶用薄膜（記憶層）４に用いることによって、熱に対する安定性（例えば、繰返し書き換え耐久性等）に優れた記憶素子を実現することが可能となる。
＜実験３＞
（繰返し記録・消去試験）
次に、実験２で使用したと同様の記憶素子２０の試料に対して、図８に示すように測定装置を構成して、繰返し記録・消去試験を行った。
図８に示す測定装置は、任意波形発生器３１とデジタルオシロ３２とを備えている。
任意波形発生器３１は、パルス印加線３３を介して、破線で囲んだ負荷抵抗に接続されている。また、デジタルオシロ３２は、２本の電圧モニター線３４を介して、負荷抵抗に接続されている。負荷抵抗は、抵抗値５０Ωと抵抗値ＲＬ（２ｋΩ）の２つの抵抗線を有している。
そして、負荷抵抗から、ウエハ３５の基板（裏面側）と、上部電極側とに、それぞれ、接続用の配線が接続されている。
この構成の測定装置を用いて、任意波形発生器３１からパルス印加線３３を通じてパルス幅１ｍｓの記録パルス（約１Ｖ）を印加してウエハ３５内の記憶素子２０に情報を記録し、その後、１ｍｓで読み出す記録過程を行った。さらに同じく任意波形発生器３１からパルス印加線３３を通じて１ｍｓの消去パルス（約１Ｖ）を印加してウエハ３５内の記憶素子２０に記録された情報を消去し、その後、１ｍｓで読み出す消去過程を行った。そして、これら記録過程及び消去過程を連続して繰返し行い、デジタルオシロ３２により、状態の変化を観察した。このデジタルオシロ３２で得られた状態から、記憶素子２０の抵抗値を求めた。
そして、繰返し記録・消去の結果、消去過程後の抵抗値（高抵抗状態）が徐々に低下して、記録過程後の抵抗値（低抵抗状態）の２倍まで低下したところまで両過程を行った回数を、繰返し回数とした。
使用した試料は、酸化ハフニウムを記憶用薄膜４に用いたサンプル５の試料、酸化ニオブを記憶用薄膜４に用いたサンプル７の試料、酸化ジルコニウムを記憶用薄膜４に用いたサンプル９の試料、酸化アルミニウムを記憶用薄膜４に用いたサンプル１２の試料の４種類である。
各試料について、同様の測定を３回続けて行った。
繰返し回数の測定値を、記憶用薄膜４の酸化膜の、膜厚、融点、酸化物を構成する金属元素の原子半径と併せて、表１に示す。各金属元素の原子半径は、酸化ハフニウムのハフニウムＨｆが０．１５５ｎｍ、酸化ニオブのニオブＮｂが０．１４５ｎｍ、酸化ジルコニウムのジルコニウムＺｒが０．１５５ｎｍ、酸化アルミニウムのアルミニウムＡｌが０．１２５ｎｍとなっている。
Figure 2006173267
表１より、酸化アルミニウムと酸化ニオブは、繰返し試験で劣化が見られたが、酸化ハフニウムと酸化ジルコニウムでは１０６回（１００万回）の繰返しでも劣化が見られなかった。
消去過程後の抵抗値が徐々に低下する原因は、繰返し記録・消去の際の電流によるジュール熱や、イオン源元素（今回のサンプルではＣｕ元素）が繰返し移動することにより、ダメージを受けて、記憶用薄膜４の酸化膜の絶縁性が低下するためと考えらる。
そして、ジュール熱による劣化に対しては、酸化膜の融点が高いことが有効であり、イオン源元素の移動に対しては、原子サイズが大きいことが有効である。
表１から、実際に融点が高く原子半径の大きい、酸化ハフニウム及び酸化ジルコニウムが、繰返し回数が多くなっていることがわかる。
従って、例えば、記憶用薄膜（記憶層）を構成する酸化物の融点を、好ましくは１８００℃以上、より好ましくは２１００℃以上とすることにより、繰返し回数を多くすることができると考えられる。
また、記憶用薄膜（記憶層）の酸化物薄膜を構成する金属元素の原子半径を、より好ましくは０．１５ｎｍ以上とすることにより、繰返し回数を多くすることができると考えられる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態の記憶素子の概略構成図（断面図）である。 Ａ サンプル１の記憶素子のＩ−Ｖ特性の測定結果である。 Ｂ サンプル２の記憶素子のＩ−Ｖ特性の測定結果である。 Ｃ サンプル３の記憶素子のＩ−Ｖ特性の測定結果である。 本発明の他の実施の形態の記憶素子の概略構成図（断面図）である。 Ａ サンプル４の記憶素子のＩ−Ｖ特性の測定結果である。 Ｂ サンプル５の記憶素子のＩ−Ｖ特性の測定結果である。 Ａ サンプル６の記憶素子のＩ−Ｖ特性の測定結果である。 Ｂ サンプル７の記憶素子のＩ−Ｖ特性の測定結果である。 Ａ サンプル８の記憶素子のＩ−Ｖ特性の測定結果である。 Ｂ サンプル９の記憶素子のＩ−Ｖ特性の測定結果である。 Ａ サンプル１０の記憶素子のＩ−Ｖ特性の測定結果である。 Ｂ サンプル１１の記憶素子のＩ−Ｖ特性の測定結果である。 Ｃ サンプル１２の記憶素子のＩ−Ｖ特性の測定結果である。 繰返し記録・消去試験の測定装置の概略構成を示す図である。
符号の説明
１ 基板、２ 下部電極、３ イオン源層、４ 記憶用薄膜（記憶層）、５ 絶縁層（絶縁膜）、６ 上部電極、１０，２０ 記憶素子

Claims (4)

  1. 第１の電極と第２の電極との間に、記憶層及びイオン源層が挟まれて構成され、
    前記イオン源層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれ、
    前記記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る
    ことを特徴とする記憶素子。
  2. 前記イオン源層がＣｕＴｅを含んで成ることを特徴とする請求項１に記載の記憶素子。
  3. 第１の電極と第２の電極との間に、記憶層及びイオン源層が挟まれて構成され、前記イオン源層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれ、前記記憶層が、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、或いはそれらの混合材料から成る記憶素子と、
    前記第１の電極側に接続された配線と、
    前記第２の電極側に接続された配線とを有し、
    前記記憶素子が多数配置されて成る
    ことを特徴とする記憶装置。
  4. 前記記憶素子の前記イオン源層がＣｕＴｅを含んで成ることを特徴とする請求項３に記載の記憶装置。
JP2004361755A 2004-12-14 2004-12-14 記憶素子及び記憶装置 Active JP4848633B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004361755A JP4848633B2 (ja) 2004-12-14 2004-12-14 記憶素子及び記憶装置
KR1020050122287A KR101171065B1 (ko) 2004-12-14 2005-12-13 기억소자 및 기억장치
US11/302,781 US7307270B2 (en) 2004-12-14 2005-12-14 Memory element and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004361755A JP4848633B2 (ja) 2004-12-14 2004-12-14 記憶素子及び記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011152142A Division JP5360145B2 (ja) 2011-07-08 2011-07-08 記憶素子及び記憶装置

Publications (2)

Publication Number Publication Date
JP2006173267A true JP2006173267A (ja) 2006-06-29
JP4848633B2 JP4848633B2 (ja) 2011-12-28

Family

ID=36583629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004361755A Active JP4848633B2 (ja) 2004-12-14 2004-12-14 記憶素子及び記憶装置

Country Status (3)

Country Link
US (1) US7307270B2 (ja)
JP (1) JP4848633B2 (ja)
KR (1) KR101171065B1 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
JP2008112945A (ja) * 2006-10-31 2008-05-15 Sony Corp 記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
JP2009049322A (ja) * 2007-08-22 2009-03-05 Sony Corp 記憶素子および記憶装置
WO2009050861A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP2010506403A (ja) * 2006-10-03 2010-02-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 電気的に作動するスイッチ
US7829930B2 (en) 2007-07-12 2010-11-09 Hitachi, Ltd. Semiconductor device with ion movement control
JP2011035278A (ja) * 2009-08-05 2011-02-17 Sony Corp 半導体記憶装置及びその製造方法
US8017457B2 (en) 2007-05-09 2011-09-13 Elpida Memory, Inc. Method of manufacturing semiconductor memory device
US8188466B2 (en) 2006-10-16 2012-05-29 Fujitsu Limited Resistance variable element
JP2012513686A (ja) * 2008-12-23 2012-06-14 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． メモリスタデバイス、及び同デバイスを作成、及び使用する方法
US8203133B2 (en) 2004-12-28 2012-06-19 Nec Corporation Switching element, reconfigurable logic integrated circuit and memory element
WO2012105139A1 (ja) * 2011-02-02 2012-08-09 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
JP2012209569A (ja) * 2008-05-22 2012-10-25 Panasonic Corp 抵抗変化型不揮発性記憶装置
JP5135796B2 (ja) * 2004-12-28 2013-02-06 日本電気株式会社 スイッチング素子、および書き換え可能な論理集積回路
WO2013035695A1 (ja) * 2011-09-08 2013-03-14 Jx日鉱日石金属株式会社 Ｃｕ－Ｔｅ合金系焼結体スパッタリングターゲット
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8471233B2 (en) 2009-04-16 2013-06-25 Sony Corporation Semiconductor memory and method of manufacturing the same
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子
US9000506B2 (en) 2010-11-19 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element and method for manufacturing the same
US9373785B2 (en) 2010-03-30 2016-06-21 Sony Corporation Memory device and method of manufacturing the same
US11889776B2 (en) 2018-12-26 2024-01-30 Nuvoton Technology Corporation Japan Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4396621B2 (ja) * 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
KR100684908B1 (ko) * 2006-01-09 2007-02-22 삼성전자주식회사 다수 저항 상태를 갖는 저항 메모리 요소, 저항 메모리 셀및 그 동작 방법 그리고 상기 저항 메모리 요소를 적용한데이터 처리 시스템
JP4983102B2 (ja) * 2006-06-06 2012-07-25 Ｔｄｋ株式会社 誘電体素子
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
US7772581B2 (en) * 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
CN101755338B (zh) * 2007-07-18 2012-10-10 松下电器产业株式会社 电流限制元件和使用它的存储器装置
JP4539885B2 (ja) * 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
WO2009050833A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP2012019042A (ja) * 2010-07-07 2012-01-26 Sony Corp 記憶素子および記憶装置
JP2012060024A (ja) * 2010-09-10 2012-03-22 Sony Corp 記憶素子および記憶装置
JP5728919B2 (ja) * 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
CN102694118A (zh) * 2011-03-22 2012-09-26 中国科学院微电子研究所 阻变存储器及其制造方法
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
US8946666B2 (en) 2011-06-23 2015-02-03 Macronix International Co., Ltd. Ge-Rich GST-212 phase change memory materials
JP2013016530A (ja) 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US8932901B2 (en) 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9847480B2 (en) * 2012-09-28 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
CN104966717B (zh) 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN107694588A (zh) * 2016-08-08 2018-02-16 松下电器产业株式会社 光半导体的制造方法、光半导体和制氢装置
CN107104184A (zh) * 2017-06-23 2017-08-29 河南工程学院 一种溶胶凝胶薄膜柔性阻变存储器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2004342843A (ja) * 2003-05-15 2004-12-02 Sony Corp 半導体記憶素子及びこれを用いた半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2004342843A (ja) * 2003-05-15 2004-12-02 Sony Corp 半導体記憶素子及びこれを用いた半導体記憶装置

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5066918B2 (ja) * 2004-12-28 2012-11-07 日本電気株式会社 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP5135796B2 (ja) * 2004-12-28 2013-02-06 日本電気株式会社 スイッチング素子、および書き換え可能な論理集積回路
US8203133B2 (en) 2004-12-28 2012-06-19 Nec Corporation Switching element, reconfigurable logic integrated circuit and memory element
JP2006319028A (ja) * 2005-05-11 2006-11-24 Nec Corp スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
WO2008038365A1 (en) * 2006-09-28 2008-04-03 Fujitsu Limited Variable-resistance element
JP2010506403A (ja) * 2006-10-03 2010-02-25 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 電気的に作動するスイッチ
US9735355B2 (en) 2006-10-03 2017-08-15 Hewlett Packard Enterprise Development Lp Electrically actuated switch
US10374155B2 (en) 2006-10-03 2019-08-06 Hewlett Packard Enterprise Development Lp Electrically actuated switch
US11283012B2 (en) 2006-10-03 2022-03-22 Hewlett Packard Enterprise Development Lp Electrically actuated switch
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
JP2013118386A (ja) * 2006-10-03 2013-06-13 Hewlett-Packard Development Company L P 電気的に作動するスイッチ
US8188466B2 (en) 2006-10-16 2012-05-29 Fujitsu Limited Resistance variable element
JP2008112945A (ja) * 2006-10-31 2008-05-15 Sony Corp 記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
US8017457B2 (en) 2007-05-09 2011-09-13 Elpida Memory, Inc. Method of manufacturing semiconductor memory device
US8624313B2 (en) 2007-05-09 2014-01-07 Kazuhiko Kajigaya Method of manufacturing semiconductor memory device
JP2009124167A (ja) * 2007-06-05 2009-06-04 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US7829930B2 (en) 2007-07-12 2010-11-09 Hitachi, Ltd. Semiconductor device with ion movement control
JP2009049322A (ja) * 2007-08-22 2009-03-05 Sony Corp 記憶素子および記憶装置
WO2009050861A1 (ja) * 2007-10-15 2009-04-23 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2012209569A (ja) * 2008-05-22 2012-10-25 Panasonic Corp 抵抗変化型不揮発性記憶装置
WO2009157479A1 (ja) * 2008-06-26 2009-12-30 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US8605483B2 (en) 2008-12-23 2013-12-10 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
JP2012513686A (ja) * 2008-12-23 2012-06-14 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． メモリスタデバイス、及び同デバイスを作成、及び使用する方法
US8431921B2 (en) 2009-01-13 2013-04-30 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8471233B2 (en) 2009-04-16 2013-06-25 Sony Corporation Semiconductor memory and method of manufacturing the same
JP2011035278A (ja) * 2009-08-05 2011-02-17 Sony Corp 半導体記憶装置及びその製造方法
US8685786B2 (en) 2009-08-05 2014-04-01 Sony Corporation Method of manufacturing a semiconductor memory device having a resistance change memory layer
US9748478B2 (en) 2010-03-30 2017-08-29 Sony Semiconductor Solutions Corporation Memory device and method of manufacturing the same
US9373785B2 (en) 2010-03-30 2016-06-21 Sony Corporation Memory device and method of manufacturing the same
US10347832B2 (en) 2010-03-30 2019-07-09 Sony Semiconductor Solutions Corporation Memory device and method of manufacturing the same
US10930845B2 (en) 2010-03-30 2021-02-23 Sony Semiconductor Solutions Corporation Memory device and method of manufacturing the same
US9000506B2 (en) 2010-11-19 2015-04-07 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element and method for manufacturing the same
JP5807789B2 (ja) * 2011-02-02 2015-11-10 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
WO2012105139A1 (ja) * 2011-02-02 2012-08-09 日本電気株式会社 スイッチング素子、半導体装置およびそれぞれの製造方法
JP5457609B2 (ja) * 2011-09-08 2014-04-02 Ｊｘ日鉱日石金属株式会社 Ｃｕ−Ｔｅ合金系焼結体スパッタリングターゲットの製造方法
WO2013035695A1 (ja) * 2011-09-08 2013-03-14 Jx日鉱日石金属株式会社 Ｃｕ－Ｔｅ合金系焼結体スパッタリングターゲット
JP2013138265A (ja) * 2013-04-08 2013-07-11 Nec Corp スイッチング素子
US11889776B2 (en) 2018-12-26 2024-01-30 Nuvoton Technology Corporation Japan Variable resistance non-volatile memory element and variable resistance non-volatile memory device using the element

Also Published As

Publication number Publication date
US7307270B2 (en) 2007-12-11
US20060126423A1 (en) 2006-06-15
KR20060067841A (ko) 2006-06-20
KR101171065B1 (ko) 2012-08-06
JP4848633B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4848633B2 (ja) 記憶素子及び記憶装置
JP4815804B2 (ja) 記憶素子及び記憶装置
JP4396621B2 (ja) 記憶素子及び記憶装置
KR101541573B1 (ko) 기억 소자 및 기억 장치
JP4792714B2 (ja) 記憶素子及び記憶装置
US7786459B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
EP2178122B1 (en) Memory element and memory device
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP4715320B2 (ja) 記憶素子及び記憶装置
KR101058856B1 (ko) 기억소자 및 이를 이용한 기억장치
JP5423941B2 (ja) 記憶素子およびその製造方法、並びに記憶装置
JP4742971B2 (ja) 記憶素子及び記憶装置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP2007157941A (ja) 記憶素子及び記憶装置
JP5434967B2 (ja) 記憶素子及び記憶装置
JP5360145B2 (ja) 記憶素子及び記憶装置
JP2007165474A (ja) 記憶素子及び記憶装置
JP4742887B2 (ja) 記憶素子、記憶装置
JP5423940B2 (ja) 記憶素子の製造方法および記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

R151 Written notification of patent or utility model registration

Ref document number: 4848633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250