CN101950732B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101950732B
CN101950732B CN201010167008.9A CN201010167008A CN101950732B CN 101950732 B CN101950732 B CN 101950732B CN 201010167008 A CN201010167008 A CN 201010167008A CN 101950732 B CN101950732 B CN 101950732B
Authority
CN
China
Prior art keywords
conductive layer
layer
organic compound
memory element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010167008.9A
Other languages
English (en)
Other versions
CN101950732A (zh
Inventor
楠本直人
大泽信晴
汤川干央
道前芳隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101950732A publication Critical patent/CN101950732A/zh
Application granted granted Critical
Publication of CN101950732B publication Critical patent/CN101950732B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)

Abstract

提供功能更高且可靠的半导体器件和无需使装置或工艺复杂化就能够以高产率低成本制造该半导体器件的技术。形成第一导电层和第二导电层，其中至少一层含有铟、锡、铅、铋、钙、锰或锌中的一种或多种；或在有机化合物层与第一导电层之间和在有机化合物层与第二导电层之间的至少一个界面处进行氧化处理。在第一衬底上形成并与第一衬底之间夹着剥离层的第一导电层、有机化合物层和第二导电层可以借助剥离层从第一衬底上剥离并转置到第二衬底上。

Description

半导体器件及其制造方法
本申请是申请日为2006年11月2日，申请号为200680041872.6(国际申请号为PCT/JP2006/322418)，发明名称为“半导体器件及其制造方法”的专利申请的分案申请。
技术领域
本发明涉及半导体器件和该半导体器件的制造方法。
背景技术
最近，个体识别技术已经引起关注，其中通过给予每一物体一个ID(个体识别号)，可以弄清如该物体的历史之类的信息以便于制造、管理等。特别地，已经开发出能够实现无接触数据传输和接收的半导体器件。作为这种半导体器件，具体而言，RFID(射频识别：也称作ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片)或类似物开始被引入公司、市场等。
这种半导体器件通常包括天线和使用硅(Si)半导体衬底或类似物的电路(下文也称作IC(集成电路)芯片)，该IC芯片由存储电路(下文也称作存储体)、控制电路或类似物构成。
此外，已经开发出如液晶显示器或电致发光显示器的半导体器件，其中将薄膜晶体管(下文也称作TFTs)集成在玻璃衬底上。在这种半导体器件中，使用薄膜成型技术在玻璃衬底上形成薄膜晶体管，并在由薄膜晶体管构成的各种电路上形成液晶元件或发光元件(电致发光元件，下文也称作EL元件)作为显示元件，由此该半导体器件起到显示器的作用。
在上述半导体器件的制造法中，为了降低制造成本，已经实施将在玻璃衬底上制成的元件、外围电路或类似物转置到廉价的衬底，如塑料衬底上的方法(例如，见参考文献1：日本公开专利申请No.2002-26282)。
发明公开
但是，如果构成要转置的元件的薄膜之间的粘合性低，就出现不适当剥离和破坏该元件的问题。特别地，在通过在一对电极之间提供有机化合物来形成存储元件的情况下，容易在电极与有机化合物层之间的界面处发生薄膜剥离。在图15A至15C中，显示了转置使用有机化合物层的存储元件的步骤。
图15A显示了由第一导电层80a、有机化合物层81a和第二导电层82a构成的存储元件；图15B显示了由第一导电层80b、有机化合物层81b和第二导电层82b构成的存储元件；图15C显示了由第一导电层80c、有机化合物层81c和第二导电层82c构成的存储元件。尽管没有显示，但各在第一导电层80a至80c一侧上提供第一衬底，并各在第二导电层82a至82c一侧上提供第二衬底。第一衬底是所形成的存储元件从其上剥离的衬底，而第二衬底是存储元件借此从第一衬底上剥离的衬底。在进行剥离时，图15A至15C的存储元件从第一衬底(存储元件从其上剥离)和第二衬底(存储元件借此从第一衬底上剥离)上经受箭头所示方向的力。
图15A是有机化合物层81a与第二导电层82a由于有机化合物层81a与第二导电层82a之间的差粘合性而在界面处彼此剥离的情况。图15B是有机化合物层81b与第一导电层80b由于有机化合物层81b与第一导电层80b之间的差粘合性而在界面处彼此剥离的情况。图15C是由于有机化合物层81c与第一导电层80c和第二导电层82c之间都差的粘合性而使有机化合物层81c与第一导电层80c在界面处彼此剥离且有机化合物层81c与第二导电层82c在界面处彼此剥离的情况。如上所述，第一导电层、有机化合物层与第二导电层之间的差粘合性可能通过在剥离过程中在界面处造成薄膜剥离而破坏存储元件；因此，难以在保持剥离前的形式和性质的良好状态下转置存储元件。
考虑到前述问题，本发明提供了能够制造具有存储元件且该存储元件内具有良好粘合性的半导体器件的技术，由此可以在保持剥离前的形式和性质的良好状态下进行转置步骤。因此，本发明的目的还包括提供无需使装置或工艺复杂化就能够以高产率制造具有更高可靠性的半导体器件的技术。
在本发明中，使用在一对电极之间带有有机化合物层的存储元件作为存储元件。该存储元件在耐受工艺条件(例如温度)的第一衬底上形成，然后转置到第二衬底上，由此完成具有存储元件的半导体器件。在这种情况下，重要的是，构成存储元件的第一导电层、有机化合物层与第二导电层之间的粘合性良好。如果构成存储元件的堆叠层之间的粘合性差，在剥离过程中会在层间界面处发生薄膜剥离以致破坏该元件，由此不能以良好形式进行转置。在本说明书中，“良好形式”是指：外观不受薄膜剥离、剥离残留物或类似情况的破坏并保持剥离前的形式的状况；或电性质、可靠性或类似性质不因剥离而降低并保持剥离前的性质的状况。此外，在本说明书中，“转置”是指在第一衬底上形成的存储元件从第一衬底上剥离并转置到第二衬底上；换言之，用于提供存储元件的空间移向另一衬底。
本发明关注有机化合物层与第一导电层之间和有机化合物层与第二导电层之间的粘合性。物质之间的粘合性受溶解度参数(SP值)的影响。溶解度参数是一种分子每单位体积的内聚能密度(CED)的平方根的值。
随着物质的SP值彼此接近，物质之间的粘合性提高。一般而言，有机化合物材料的SP值比金属材料小。因此，为了改进有机化合物层与导电层之间的粘合性，优选对有机化合物层选择具有尽可能大的SP值的有机化合物材料，而优选对导电层选择具有尽可能小的SP值的金属材料，由此可以降低有机化合物层所用材料的SP值与导电层所用材料的SP值之间的差异。
在本发明中，作为第一导电层和第二导电层中至少一层所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(T1)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
同时，随着极性变大，有机材料的SP值提高。因此，作为有机化合物层所用的有机化合物材料，优选使用在分子结构内具有由磺酰基(硫醇基)、氰基、胺基、羰基或类似物构成的骨架的材料。
此外，元件内层间界面处的界面张力也影响层间的粘合性。随着层间的界面张力变小，层间的粘合性提高，以致在剥离过程中更难出现如薄膜剥离的缺陷。因此，元件的剥离和转置法可以在良好形式下进行。界面张力可以由对空气、氮气、氦气或类似物的表面张力估测，且金属的表面张力大于有机材料。此外，通过将金属材料的表面氧化，改进金属材料被有机材料润湿的能力。因此，通过对使用金属材料的导电层与使用有机化合物材料的有机化合物层之间的界面进行氧化处理，可以降低界面张力。界面张力优选为1.5N/m或更低。
作为降低界面张力的处理，进行下列处理：使导电层暴露在氧气氛中；通过在氧气氛中用紫外线照射产生的臭氧(O3)将导电层表面氧化；或类似处理。或者，可以接触氧等离子体；可以在层间界面处通过有机化合物中所含的有机化合物材料将导电层氧化；或类似处理。此外，除了氧化处理外，也可以进行氮化处理。由此，可以对第一导电层和第二导电层中至少一个的与有机化合物层接触的表面进行用于降低界面张力的处理。
此外，可以优选使用材料组合以使构成有机化合物层的有机材料的原子和构成导电层的金属材料的原子以化学方式彼此键合，由此改进有机化合物层与导电层之间的粘合性。
在本说明书中要指出，“半导体器件”是指可利用半导体性质来工作的器件。可以使用本发明制造具有存储元件的半导体器件，如集成电路或具有处理器电路的芯片。
在本发明的半导体器件中，包括存储元件，该存储元件在第一导电层和第二导电层之间包括有机化合物层，其中第一导电层和第二导电层中的至少一层含有铟、锡、铅、铋、钙、锰和锌中的一种或多种。
在本发明的半导体器件中，包括存储元件，该存储元件在第一导电层和第二导电层之间包括有机化合物层，其中第一导电层和第二导电层中的至少一层经由含氧化物的薄膜与有机化合物层接触。
在本发明的半导体器件中，包括存储元件，该存储元件在第一导电层和第二导电层之间包括有机化合物层，其中第一导电层经由含氧化物的薄膜与有机化合物层接触，第二导电层含有铟、锡、铅、铋、钙、锰和锌中的一种或多种。
在本发明的半导体器件制造方法中，通过形成第一导电层、在第一导电层上的有机化合物层和在有机化合物层上的第二导电层来制造存储元件，其中第一导电层和第二导电层中的至少一层含有铟、锡、铅、铋、钙、锰和锌中的一种或多种。
在本发明的半导体器件制造方法中，通过形成第一导电层、对第一导电层的表面进行氧化处理、在经过氧化处理的第一导电层上形成有机化合物层和在有机化合物层上形成第二导电层来制造存储元件。
在本发明的半导体器件制造方法中，通过形成第一导电层、对第一导电层的表面进行氧化处理、在经过氧化处理的第一导电层上形成有机化合物层和在有机化合物层上形成第二导电层来制造存储元件，其中第二导电层含有铟、锡、铅、铋、钙、锰和锌中的一种或多种。
在本发明的半导体器件制造方法中，通过形成在第一衬底上的第一导电层、在第一导电层上的有机化合物层和在有机化合物层上的第二导电层来制造存储元件，将具有挠性的第二衬底粘贴到第二导电层上，将存储元件从第一衬底上剥离，并将该存储元件用粘合层粘贴到第三衬底上，其中第一导电层和第二导电层中的至少一层含有铟、锡、铅、铋、钙、锰和锌中的一种或多种。
在本发明的半导体器件制造方法中，通过在第一衬底上形成第一导电层、对第一导电层的表面进行氧化处理、在经过氧化处理的第一导电层上形成有机化合物层和在有机化合物层上形成第二导电层来制造存储元件；将具有挠性的第二衬底粘贴到第二导电层上；将存储元件从第一衬底上剥离；并将该存储元件用粘合层粘贴到第三衬底上。
通过在第一衬底上形成第一导电层、对第一导电层的表面进行氧化处理、在经过氧化处理的第一导电层上形成有机化合物层和在有机化合物层上形成第二导电层来制造存储元件。将具有挠性的第二衬底粘贴到第二导电层上，将存储元件从第一衬底上剥离，并将存储元件用粘合层粘贴到第三衬底上。第二导电层含有铟、锡、铅、铋、钙、锰和锌中的一种或多种。要指出，第一导电层也可以在与第一衬底之间夹着剥离层的情况下在第一衬底上形成。
在上述半导体器件中，存在在半导体器件写入后第一导电层和第二导电层彼此部分接触的情况，或有机化合物层的厚度改变的情况。
通过本发明，可以制造包括存储元件并在存储元件内具有良好粘合性的半导体器件以便在良好状态下进行转置步骤。因此，无需使装置或工艺复杂化就可以以高产率制造具有更高可靠性的半导体器件。
附图说明
图1A和1B各自显示本发明。
图2A至2C各自显示本发明的半导体器件。
图3A至3C各自显示本发明的半导体器件。
图4A和4B各自显示本发明的半导体器件。
图5A至5C各自显示本发明的半导体器件。
图6A和6B各自显示本发明的半导体器件。
图7各自显示本发明的半导体器件。
图8A和8B显示了本发明的半导体器件的制造方法。
图9A和9B显示了本发明的半导体器件的制造方法。
图10显示本发明的半导体器件。
图11显示本发明的半导体器件。
图12A和12B各自显示本发明的半导体器件。
图13A至13G各自显示本发明的半导体器件。
图14A和14B各自显示本发明的半导体器件。
图15A至15C各自显示用于解释本发明的公开的半导体器件。
图16A至16C各自显示本发明。
图17A和17B各自显示本发明的半导体器件。
图18A和18B各自显示本发明的半导体器件。
图19A至19C各自显示本发明的半导体器件。
图20A至20C各自显示本发明的半导体器件。
图21A至21D各自显示本发明的半导体器件。
图22显示本发明的半导体器件。
附图标记的解释
11：电源电路12：时钟生成电路13：数据调制/解调电路
14：控制电路15：界面电路16：存储电路
17：数据总线18：天线20：半导体器件
21：传感器22：传感器电路30：衬底
31：导电层32：有机化合物层33：导电层
35：导电层36：加工区域37：有机化合物层
38：导电层50：导电层51：绝缘层
52：有机化合物层53：导电层55：导电层
57：有机化合物层58：导电层60：导电层61：绝缘层
62：有机化合物层63：导电层65：导电层66：加工区域
67：有机化合物层68：导电层69：加工区域70：导电层
71：绝缘层72：有机化合物层73：导电层
74：绝缘层75：导电层76：加工区域77：有机化合物层
78：导电层90：芯片91：芯片93：芯片94：芯片
95：芯片96：芯片97：芯片200：衬底202：布线
207：隔层(绝缘层)208：绝缘层209：绝缘层211：绝缘层
212：有机化合物层213：导电层214：绝缘层216：绝缘层
217：半导体器件223：解码器224；解码器225：选择器
226：电路231：存储单元232：存储单元阵列
246：电阻器247：差动放大器248：时钟控制的倒相器
250：衬底249：晶体管251：绝缘层261：绝缘层
263：导电层264：绝缘层266：衬底
267：隔层(绝缘层)268：剥离层269：绝缘层
270：绝缘层275：衬底280：衬底281：门电极层
282：非晶半导体层285：漏极层286：导电层
287：隔层(绝缘层)288：绝缘层292：有机化合物层
293：导电层294：绝缘层300：衬底312：有机化合物层
313：导电层314：绝缘层325：储存元件部分326：绝缘层
330：晶体管部分335：元件形成层340：晶体管部分
342：导电层343：导电层350：衬底356：导电层
362；有机化合物层364：绝缘层375：存储元件部分
376：加工区域385：元件形成层393：导电层394：导电细粒
395：树脂396：衬底400：衬底401：RF输入部分
402：逻辑电路部分403：外部输入部分404：存储元件部分
405：调节电路部分406：二极管407：电阻器
411：RF输入部分412：逻辑电路部分413：外部输入部分
414：存储元件部分415：调节电路部分416：二极管
417：电阻器421：电路部分431：天线441：晶体管
442：晶体管443：存储元件451：存储元件452：剥离层
453：绝缘层454：绝缘层455：绝缘层458：有机化合物层
459：导电层461：绝缘层501：衬底502：导电层
503：半导体器件716：半导体器件721：存储单元
722：存储单元阵列723：解码器724：解码器
725：选择器726：电路746：电阻器747：差动放大器
748：晶体管749：时钟控制的倒相器750：衬底
752：有机化合物层754：绝缘层760：衬底
762：有机化合物层764：绝缘层765：隔层(绝缘层)
770：衬底772：有机化合物层774：绝缘层
775：隔层(绝缘层)776：绝缘层777：加工区域780：衬底
790：衬底792：有机化合物层794：绝缘层80a：导电层
80b：导电层80c：导电层81a：有机化合物层
81b；有机化合物层81c：有机化合物层82a：导电层
82b：导电层82c：导电层1001：激光照射装置
1002：PC 1003：激光振荡器1004：电源1005：光学系统
1006：声光调制器1007：光学系统1009：移动装置
1010：D/A转化器部分1011：驱动器1012：驱动器
1013：自动聚焦装置201a：绝缘层201b：绝缘层
202a：门电极层202b：门电极层203a：加工区域
203b：加工区域204a：半导体层204b：半导体层
205a：布线205b：布线206a：导电层206b：导电层
210a：晶体管210b：晶体管215a：存储元件215b：存储元件
255a：布线层255b：布线层255c：布线层255d：布线层
256a：导电层256b：导电层260a：晶体管260b：晶体管
262a：有机化合物层262b：有机化合物层
265a：存储元件265b：存储元件2700：外壳2701：嵌板
2702：框架2703：印刷线路板2704：操作按钮2705：电池
2708：连接膜2709：像素区域283a：半导体层
283b：半导体层286a：导电层286b：导电层290a：晶体管
290b：晶体管295a：存储元件295b：存储元件
296a：加工区域296b：加工区域301a：绝缘层306a：导电层
306b：导电层307a：隔层(绝缘层)307b：隔层(绝缘层)
307c：隔层(绝缘层)310a：晶体管310b：晶体管
315a：储存元件315b：储存元件317a：加工区域317b：加工区域
320a：晶体管320b：晶体管357a：隔层(绝缘层)
357b：隔层(绝缘层)357c：隔层(绝缘层)360b：晶体管
362a：有机化合物层362b：有机化合物层363a：导电层363b：导电层
365a：存储元件365b：存储元件431a：天线431b：天线
431c：天线431d：天线456a：布线层456b：布线层
357a：导电层357b：导电层357c：导电层357d：导电层
357e：导电层357f：导电层460a：绝缘层460b：绝缘层
460c：绝缘层632b：有机化合物层751a：导电层
751b：导电层751c：导电层753a：导电层753b：导电层
761a：导电层761b：导电层761c：导电层763a：导电层
763b：导电层766a：加工区域766b：加工区域
766c：如工区域771a：导电层771b：导电层771c：导电层
773a：导电层773b：导电层776a：加工区域
776b：加工区域776c：加工区域791a：导电层
791b：导电层791c：导电层793a：导电层793b：导电层
本发明的最佳实施方式
尽管下面参照附图借助实施方式描述本发明，但要理解的是，各种变动和修改是本领域技术人员显而易见的。因此，除非这类变动和修改背离本发明的范围，否则它们应该被视为包含在本发明中。要指出的是，在附图中，相同部分或具有相同功能的部分用相同的附图标记表示，因此省略其描述。
(实施方式1)
在此实施方式中使用图1A和1B描述本发明适用的存储元件。
本发明关注有机化合物层与第一导电层之间和有机化合物层与第二导电层之间的粘合性。物质之间的粘合性受溶解度参数(SP值)的影响。溶解度参数是一种分子每单位体积的内聚能密度(CED)的平方根的值。
随着物质各自的SP值彼此接近，物质之间的粘合性提高。一般而言，有机化合物材料的SP值比金属材料小。因此，为了改进有机化合物层与各导电层之间的粘合性，可以对有机化合物层选择具有尽可能大的SP值的有机化合物材料，而对导电层选择具有尽可能小的SP值的金属材料，由此可以降低有机化合物层所用材料的SP值与导电层所用材料的SP值之间的差异。有机化合物层所用材料的SP值与导电层所用材料的SP值之间的差异优选为120或更小。
在本发明中，作为第一导电层和第二导电层中至少一层所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
同时，随着极性变大，有机材料的SP值提高。因此，作为有机化合物层所用的有机化合物材料，可优选使用具有由磺酰基(硫醇基)、氰基、胺基、羰基或类似物构成的骨架的材料。
图1A显示了在第一导电层31和第二导电层33之间带有有机化合物层32的存储元件。在图1A中，作为第二导电层33所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
第一导电层31、有机化合物层32与第二导电层33之间的粘合性良好，因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
作为第一导电层31，使用具有高电导率的元素、化合物或类似物。通常，可以使用由下列一种元素或含有多种下列元素的合金构成的单层或多层结构：金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)和类似物。
尽管使用含有具有小溶解度参数的金属材料的导电层作为图1A中的第二导电层33，也可以使用含有具有小溶解度参数的金属材料的导电层作为第一导电层31。此外，第一导电层和第二导电层也可以都使用含有具有小溶解度参数的金属材料的导电层；该情况显示在图16A中。
图16A显示了在第一导电层55和第二导电层58之间带有有机化合物层57的存储元件。作为第一导电层55和第二导电层58各自所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
第一导电层55、有机化合物层57与第二导电层58之间的粘合性良好，因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
此外，元件内层间界面处的界面张力也影响层间的粘合性。随着层间的界面张力变小，层间的粘合性提高，以致在剥离和转置过程中更难出现如薄膜剥离的缺陷。因此，元件的剥离和转置法可以在良好形式下进行。界面张力可以由对空气、氮气、氦气或类似物的表面张力估测，且金属的表面张力大于有机材料。此外，通过将金属材料的表面氧化，改进金属材料被有机材料润湿的能力。因此，通过对使用金属材料的导电层与使用有机化合物材料的有机化合物层之间的界面进行氧化处理，可以降低界面张力。
作为降低界面张力的处理，进行下列处理：使导电层暴露在氧气氛中；通过在氧气氛中用紫外线照射产生的臭氧(O3)将导电层表面氧化；或类似处理。或者，可以接触氧等离子体；可以在层间界面处通过有机化合物中所含的有机化合物材料将导电层氧化；或类似处理。此外，导电层的形成也可以在氧气氛中进行。此外，除了氧化处理外，也可以进行氮化处理；例如，可以在进行氧化处理后进行氮化处理。
图1B显示了在第一导电层35和第二导电层38之间带有有机化合物层37的存储元件。对第一导电层35与有机化合物层37之间的界面进行用于降低界面张力的处理。在此实施方式中，通过对第一导电层35与有机化合物层37之间的界面进行氧化处理，形成加工区域36。
如图1B中所示，通过在第一导电层35的与有机化合物层37接触的界面(表面)处形成用于降低界面张力的氧化加工区域36，可以改进第一导电层35与有机化合物层37之间的粘合性。因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
作为第一导电层35和第二导电层38，各使用具有高电导率的元素、化合物或类似物。通常，可以使用由下列一种元素或含有多种下列元素的合金构成的单层或多层结构：金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)和类似物。
通过对第一导电层35的与有机化合物层接触的界面(表面)进行用于降低界面张力的处理，例如氧化处理，形成加工区域36。例如，使用钛形成钛膜作为第一导电层35，并对钛膜进行氧化处理以便在钛膜的表面层中可形成氧化钛膜；在这种情况下，加工区域36是氧化钛膜，且氧化钛膜与有机化合物层37之间的界面张力小。
图1B中显示了通过对第一导电层的与有机化合物层接触的表面进行用于降低界面张力的处理来形成加工区域的情况。但是，也可以通过进行类似的降低界面张力的处理，在第二导电层的与有机化合物层接触的表面中形成界面张力小的加工区域。此外，也可以在有机化合物层与第一导电层之间和有机化合物层与第二导电层之间各自的界面中进行用于降低界面张力的处理；该情况显示在图16B中。
图16B显示了在第一导电层65和第二导电层68之间带有有机化合物层67的存储元件。对第一导电层65与有机化合物层67之间的界面和第二导电层68与有机化合物层67之间的界面进行用于降低界面张力的处理。在此实施方式中，通过对第一导电层65与有机化合物层67之间的界面进行氧化处理，形成加工区域66，并通过在第二导电层68与有机化合物层67之间的界面进行氧化处理，形成加工区域69。
如图16B中所示，通过在第一导电层65的与有机化合物层67接触的界面(表面)处和在第二导电层68的与有机化合物层67接触的界面(表面)处分别形成用于降低界面张力的氧化加工区域66和69，可以改进第一导电层65、有机化合物层67与第二导电层68之间的粘合性。因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
图16C显示了在第一导电层75和第二导电层78之间带有有机化合物层77的存储元件。作为第二导电层78所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
此外，对第一导电层75与有机化合物层77之间的界面进行用于降低界面张力的处理。在此实施方式中，通过对第一导电层75与有机化合物层77之间的界面进行氧化处理，形成加工区域76。
图16C中显示了通过对第一导电层75的表面进行氧化处理来形成要与有机化合物层77接触的加工区域76的情况，并对第二导电层78使用溶解度参数相对较小的上述金属材料。但是，用作第二导电层78的溶解度参数相对较小的上述金属材料也可用于第一导电层75，并且可以在第二导电层78与有机化合物层77之间的界面处形成在此进行用于降低界面张力的氧化处理或类似处理的区域。
此外，在图1A、1B和16A中所示的各存储元件中，只要第一导电层与有机化合物层之间的界面和第二导电层与有机化合物层之间的界面处的结构和材料与上述相同，可以在第一导电层上堆叠另一导电层(在图1A和1B中在第一导电层下方)并可以在第二导电层上堆叠另一导电层(在图1A和1B中在第二导电层上方)，从而也可以形成具有堆叠的导电层的存储元件。
作为堆叠在第一导电层和第二导电层上的各导电层，使用具有高电导率的元素、化合物或类似物。通常，可以使用由下列一种元素或含有多种下列元素的合金构成的单层或多层结构：金(Au)、银(Ag)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、碳(C)、铝(Al)、锰(Mn)、钛(Ti)、钽(Ta)和类似物。作为含有多种上述元素的合金，例如，可以使用含Al和Ti的合金、含Ti和C的合金、含Al和Ni的合金、含Al和C的合金、含Al、Ni和C的合金、含Al和Mo的合金，或类似物。
有机化合物层32、有机化合物层37、有机化合物层57、有机化合物层67和有机化合物层77由电导率通过光学作用或电作用改变的有机化合物形成。此外，有机化合物层57、有机化合物层67和有机化合物层77可以由单层或多层构成。
作为用于形成有机化合物层32、有机化合物层37、有机化合物层57、有机化合物层67和有机化合物层77的有机化合物，可以使用以聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯、环氧树脂或类似物为代表的有机树脂。
此外，作为用于形成有机化合物32、有机化合物层37、有机化合物层57、有机化合物层67和有机化合物层77的电导率通过光学作用或电作用改变的有机化合物，可以使用具有空穴传输性质的有机化合物材料，或具有电子传输性质的有机化合物材料。
作为具有空穴传输性质的有机化合物材料，可以使用芳胺化合物(即，具有苯环和氮的键的化合物)，例如4，4′-双[N-(1-萘基)-N-苯基-氨基]-联苯基(缩写：NPB)、4，4′-双[N-(3-甲基苯基)-N-苯基-氨基]-联苯基(缩写：TPD)、4，4′，4″-三(N，N-二苯基-氨基)-三苯基胺(缩写：TDATA)、4，4′，4″-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯基胺(缩写：MTDATA)、或4，4′-双(N-(4-(N，N-二间甲苯基氨基)苯基)-N-苯基氨基)联苯基(缩写：DNTPD)或酞菁化合物，例如酞菁(缩写：H2Pc)、铜酞菁(缩写：CuPc)、或氧钒酞菁(缩写：VOPc)。上述物质主要是空穴迁移率为10-6cm2/Vs或更高的物质。
作为具有电子传输性质的有机化合物材料，可以使用由下列物质构成的材料：具有喹啉骨架或苯并喹啉骨架的金属络合物，例如三(8-羟基喹啉醇合)铝(缩写：Alq3)、三(4-甲基-8-羟基喹啉醇合)铝(缩写：Almq3)、双(10-羟基苯并[h]-羟基喹啉醇合)铍(缩写：BeBq2)、或双(2-甲基-8-羟基喹啉醇合)-4-苯基苯酚合(phenylphenolato)-铝(缩写：BAlq)或类似物。此外，也可以使用具有唑配体或噻唑配体的金属络合物材料，例如双[2-(2-羟基苯基)苯并唑合(benzoxazolato)]锌(缩写：Zn(BOX)2)或双[2-(2-羟基苯基)苯并噻唑合(benzothiazolato)]锌(缩写：Zn(BTZ)2)，或类似物。此外，除了金属配体外，还可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-二唑(缩写：PBD)、1，3-双[5-(对叔丁基苯基)-1，3，4-二唑-2-基]苯(缩写：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、红菲绕啉(缩写：BPhen)、浴铜灵(缩写：BCP)或类似物。上述物质是电子迁移率为10-6cm2/Vs或更高的物质。
有机化合物层32、有机化合物层37、有机化合物层57、有机化合物层67和有机化合物层77可以通过蒸发、电子束蒸发、溅射、CVD或类似方法形成。此外，当使用多种材料形成有机化合物层时，将材料同时堆叠，其中结合使用相同类型或不同类型的方法形成有机化合物层，例如通过电阻加热蒸发法共蒸发、通过电子束蒸发法共蒸发、通过电阻加热蒸发法和电子束蒸发法共蒸发、通过电阻加热蒸发和溅射法沉积，或通过电子束蒸发和溅射法沉积。
此外，有机化合物层32、有机化合物层37、有机化合物层57、有机化合物层67和有机化合物层77各以通过光学作用或电作用改变存储元件的电导率的厚度形成。具有在施加电压之前和之后改变电导率的上述结构的存储元件可以储存与“初始状态”和“电导率改变后”对应的两个值。
此外，如图19A至19C中所示，也可以使用在有机化合物层和导电层之间带有绝缘层的结构。对于图19A至19C中的第一导电层50、第一导电层60、第一导电层70、第二导电层53、第二导电层63和第二导电层73中的每一个，与图16A中的第一导电层55和第二导电层58类似，使用下列一种或多种金属材料：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
当然，也可以使用与图1A、1B、16B和16C中的每一个类似地形成的导电层作为图19A至19C中的第一导电层和第二导电层，可以对导电层与有机化合物层之间的界面进行用于降低界面张力的氧化处理或类似处理。
有机化合物层52、有机化合物层62和有机化合物层72可以类似地由与图1A和1B中的有机化合物层32或有机化合物层37相同的材料形成。
图19A显示了在第一导电层50和有机化合物层52之间带有绝缘层51的情况，其中在有机化合物层52上提供第二导电层53。在图19B中，在位于第一导电层60上的有机化合物层62上形成绝缘层61，并在绝缘层61上提供第二导电层63。在图19C中，将第一导电层70、第一绝缘层71、有机化合物层72、第二绝缘层74和第二导电层73堆叠，其中在第一导电层70和有机化合物层72之间提供第一绝缘层71，并在有机化合物层72和第二导电层73之间提供第二绝缘层74。
在此实施方式中，绝缘层51、绝缘层61、第一绝缘层71和第二绝缘层74各自具有绝缘性，并可以是非常薄的薄膜(绝缘层的薄膜厚度为4纳米或更小，优选1纳米或更大且2纳米或更小)，并取决于绝缘层的材料和制造方法，绝缘层可能没有作为连续薄膜的形状而是具有断续的岛状。尽管绝缘层在本说明书的附图中作为连续薄膜显示，但也包括绝缘层是断续岛状的情况。
在导电层和有机化合物层之间的界面处的绝缘层允许载子的隧道注射；因此，流过隧道电流。相应地，当在第一和第二导电层之间施加电压时，电流流向有机化合物层；由此产生热。当有机化合物层的温度达到其玻璃化转变温度时，构成有机化合物层的材料变成流体组合物。流体组合物流动(移动)而不保持固态形式，并改变其形状。因此，有机化合物层的厚度变得不均匀且有机化合物层改变其形状，第一和第二导电层彼此部分接触以致它们短路。此外，由集中在有机化合物层的厚度小的区域中的电场引起的高电场效应也会使第一和第二导电层短路。相应地，在施加电压之前和之后，存储元件的电导率改变。
在半导体器件中，在半导体器件写入后，存在第一和第二导电层彼此部分接触的情况或有机化合物层的厚度改变的情况。
通过提供绝缘层51、绝缘层61、第一绝缘层71和第二绝缘层74，存储元件的如写入电压的特性稳定化而不波动，并可以在每一元件中进行正常写入。此外，由于隧道电流改进了载子注射性质，可以提高有机化合物层的厚度；因此，可以防止在提供电传导之前的初始状态下的存储元件的短路缺陷。
作为对本发明的存储元件施加的电压，对第一导电层施加的电压可以高于对第二导电层施加的电压；或者，对第二导电层施加的电压可以高于对第一导电层施加的电压。即使在存储元件具有整流性质的情况下，可以在第一导电层和第二导电层之间提供电位差以便在正向偏压方向或反向偏压方向上施加电压。
在本发明中，使用热和化学稳定的无机绝缘体或有机化合物形成绝缘层，其中不注射载子。下面描述可用于绝缘层的无机绝缘体和有机化合物的具体实例。
在本发明中，作为可用于绝缘层的无机绝缘体，可以使用如下氧化物：氧化锂(Li2O)、氧化钠(Na2O)、氧化钾(K2O)、氧化铷(Rb2O)、氧化铍(BeO)、氧化镁(MgO)、氧化钙(CaO)、氧化锶(SrO)、氧化钡(BaO)、氧化钪(Sc2O3)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化鈩(rutherfordium)(RfO2)、氧化钽(TaO)、氧化锝(TcO)、氧化铁(Fe2O3)、氧化钴(CoO)、氧化钯(PdO)、氧化银(Ag2O)、氧化铝(Al2O3)、氧化镓(Ga2O3)或氧化铋(Bi2O3)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下氟化物：氟化锂(LiF)、氟化钠(NaF)、氟化钾(KF)、氟化铷(RbF)、氟化铯(CsF)、氟化铍(BeF2)、氟化镁(MgF2)、氟化钙(CaF2)、氟化锶(SrF2)、氟化钡(BaF2)、氟化铝(AlF3)、三氟化氮(NF3)、六氟化硫(SF6)、氟化银(AgF)或氟化锰(MnF3)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下氯化物：氯化锂(LiCl)、氯化钠(NaCl)、氯化钾(KCl)、氯化铍(BeCl2)、氯化钙(CaCl2)、氯化钡(BaCl2)、氯化铝(AlCl3)、氯化硅(SiCl4)、氯化锗(GeCl4)、氯化锡(SnCl4)、氯化银(AgCl)、氯化锌(ZnCl)、四氯化钛(TiCl4)、三氯化钛(TiCl3)、氯化锆(ZrCl4)、氯化铁(FeCl3)、氯化钯(PdCl2)、三氯化锑(SbCl3)、二氯化锑(SbCl2)、氯化锶(SrCl2)、氯化铊(TlCl)、氯化铜(CuCl)、氯化锰(MnCl2)、或氯化钌(RuCl2)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下溴化物：溴化钾(KBr)、溴化铯(CsBr)、溴化银(AgBr)、溴化钡(BaBr2)、溴化硅(SiBr4)或溴化锂(LiBr)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下碘化物：碘化钠(NaI)、碘化钾(KI)、碘化钡(BaI2)、碘化铊(TlI)、碘化银(AgI)、碘化钛(TiI4)、碘化钙(CaI2)、碘化硅(SiI4)或碘化铯(CsI)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下碳酸盐：碳酸锂(Li2CO3)、碳酸钾(K2CO3)、碳酸钠(Na2CO3)、碳酸镁(MgCO3)、碳酸钙(CaCO3)、碳酸锶(SrCO3)、碳酸钡(BaCO3)、碳酸锰(MnCO3)、碳酸铁(FeCO3)、碳酸钴(CoCO3)、碳酸镍(NiCO3)、碳酸铜(CuCO3)、碳酸银(Ag2CO3)或碳酸锌(ZnCO3)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下硫酸盐：硫酸锂(Li2SO4)、硫酸钾(K2SO4)、硫酸钠(Na2SO4)、硫酸镁(MgSO4)、硫酸钙(CaSO4)、硫酸锶(SrSO4)、硫酸钡(BaSO4)、硫酸钛(Ti2(SO4)3)、硫酸锆(Zr(SO4)2)、硫酸锰(MnSO4)、硫酸亚铁(FeSO4)、三硫酸二铁(Fe2(SO4)3)、硫酸钴(CoSO4)、硫酸钴(Co2(SO4)3)、硫酸镍(NiSO4)、硫酸铜(CuSO4)、硫酸银(Ag2SO4)、硫酸锌(ZnSO4)、硫酸铝(Al2(SO4)3)、硫酸铟(In2(SO4)3)、硫酸锡(SnSO4)或(Sn(SO4)2)、硫酸锑(Sb2(SO4)3)、或硫酸铋(Bi2(SO4)3)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用如下硝酸盐：硝酸锂(LiNO3)、硝酸钾(KNO3)、硝酸钠(NaNO3)、硝酸镁(Mg(NO3)2)、硝酸钙(Ca(NO3)2)、硝酸锶(Sr(NO3)：)、硝酸钡(Ba(NO3)2)、硝酸钛(Ti(NO3)4)、硝酸锶(Sr(NO3)2)、硝酸钡(Ba(NO3)2)、硝酸锆(Zr(NO3)4)、硝酸锰(Mn(NO3)2)、硝酸铁(Fe(NO3)2)或(Fe(NO3)3)、硝酸钴(Co(NO3)2)、硝酸镍(Ni(NO3)2)、硝酸铜(Cu(NO3)2)、硝酸银(AgNO3)、硝酸锌(Zn(NO3)2)、硝酸铝(Al(NO3)3)、硝酸铟(In(NO3)3)、硝酸锡(Sn(NO3)2)或硝酸铋(Bi(NO3)3)。
在本发明中，作为可用于绝缘层的另一无机绝缘体，可以使用下列材料：氮化物，如氮化铝(AlN)或氮化硅(SiN)，或羧酸盐，如羧酸锂(LiCOOCH3)、乙酸钾(KCOOCH3)、乙酸钠(NaCOOCH3)、乙酸镁(Mg(COOCH3)2)、乙酸钙(Ca(COOCH3)2)、乙酸锶(Sr(COOCH3)2)、或乙酸钡(Ba(COOCH3)2)。
在本发明中，可以使用一种类型或多种类型的上述无机绝缘体作为绝缘层用的无机绝缘体。
在本发明中，作为可用于绝缘层的有机化合物，可以使用下列材料：聚酰亚胺、丙烯酸、聚酰胺、苯并环丁烯、聚酯、酚醛清漆树脂、三聚氰胺树脂、酚树脂、环氧树脂、有机硅树脂、fran树脂、邻苯二甲酸二烯丙酯树脂、或硅氧烷树脂。
在本发明中，作为可用于绝缘层的另一有机化合物，可以使用下列材料：芳胺化合物(即，具有苯环和氮的键的化合物)，例如4，4′-双[N-(1-萘基)-N-苯基-氨基]-联苯基(缩写：NPB)、4，4′-双[N-(3-甲基苯基)-N-苯基-氨基]-联苯基(缩写：TPD)、4，4′，4″-三(N，N-二苯基-氨基)-三苯基胺(缩写：TDATA)、4，4′，4″-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯基胺(缩写：MTDATA)、或4，4′-双(N-(4-(N，N-二间甲苯基氨基)苯基)-N-苯基氨基)联苯基(缩写：DNTPD)或酞菁化合物，例如酞菁(缩写：H2Pc)、铜酞菁(缩写：CuPc)、或氧钒酞菁(缩写：VOPc)、2Me-TPD、FTPD、TPAC、OTPAC、二胺、PDA、三苯甲烷(缩写：TPM)或STB。
在本发明中，作为可用于绝缘层的另一有机化合物，可以使用下列材料：由具有喹啉骨架或苯并喹啉骨架的金属络合物或类似物制成的材料，例如三(8-羟基喹啉醇合)铝(缩写：Alq3)、三(4-甲基-8-羟基喹啉醇合)铝(缩写：Almq3)、双(10-羟基苯并[h]-羟基喹啉醇合)铍(缩写：BeBq2)、或双(2-甲基-8-羟基喹啉醇合)-4-苯基苯酚合-铝(缩写：BAlq)；由具有唑基或噻唑基配体的金属络合物或类似物制成的材料，例如双[2-(2-羟基苯基)苯并唑合]锌(缩写：Zn(BOX)2)或双[2-(2-羟基苯基)苯并噻唑合]锌(缩写：Zn(BTZ)2)；2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-二唑(缩写：PBD)、1，3-双[5-(对叔丁基苯基)-1，3，4-二唑-2-基]苯(缩写：OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)、红菲绕啉(缩写：BPhen)、浴铜灵(缩写：BCP)；5，6，11，12-四苯基并四苯(缩写：rubrene)；六苯基苯；叔丁基苝；9，10-二(苯基)蒽；香豆素545T；树枝状聚合物；4-二氰基亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基-9-久洛尼定基(julolidyl))乙烯基]-4H-吡喃(缩写：DCJT)；4-二氰基亚甲基-2-叔丁基-6-[2-(1，1，7，7-四甲基久洛尼定-9-基)乙烯基]-4H-吡喃(缩写：DCJTB)；periflanthene；2，5-二氰基-1，4-双[2-(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-基)乙烯基]苯；N，N’-二甲基喹吖啶酮(缩写：DMQd)；香豆素6；9，9′-联蒽基；9，10-二苯基蒽(缩写：DPA)；9，10-双(2-萘基)蒽(缩写：DNA)；2，5，8，11-四叔丁基苝(缩写：TBP)；BMD；BDD；2，5-双(1-萘基)-1，3，4-二唑(缩写：BND)；BAPD；BBOT；TPQ1；TPQ2；MBDQ或类似物。
在本发明中，作为可用于绝缘层的另一有机化合物，可以使用聚乙炔、聚亚苯基亚乙烯基、聚噻吩、聚苯胺、聚亚苯基亚乙炔基或类似物。聚对亚苯基亚乙烯基在其类别中包括聚(对亚苯基亚乙烯基)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基亚乙烯基)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-亚苯基亚乙烯基)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-亚苯基亚乙烯基)[RORh-PPV]和类似物。聚对亚苯基在其类别中包括聚对亚苯基[PPP]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基)[RO-PPP]、聚(2，5-二己氧基-1，4-亚苯基)和类似物。聚噻吩在其类别中包括聚噻吩[PT]的衍生物、聚(3-烷基噻吩)[PAT]、聚(3-己基噻吩)[PHT]、聚(3-环己基噻吩)[PCHT]、聚(3-环己基-4-甲基噻吩)[PCHMT]、聚(3，4-二环己基噻吩)[PDCHT]、聚[3-(4-辛基苯基)噻吩][POPT]、聚[3-(4-辛基苯基)-2，2’联噻吩][PTOPT]和类似物。聚芴在其类别中包括聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]，和类似物。
在本发明中，作为可用于绝缘层的另一有机化合物，可以使用下列材料：PFBT、咔唑衍生物、蒽、六苯并苯、苝、PPCP、BPPC、硼烷基蒽、DCM、QD、Eu(TTA)3Phen或类似物。
在本发明中，可以使用一种类型或多种类型的上述有机化合物作为绝缘层的有机化合物。
在本发明中，可以使用一种类型或多种类型的上述无机绝缘体或有机化合物形成绝缘层。该绝缘层在本发明中具有绝缘性质。
该绝缘层可以通过蒸发，例如共蒸发，涂布法，例如旋涂法，或溶胶凝胶法形成。此外，也可以使用下列方法：能够通过选择性输出(喷出)为特定用途而混合的化合物的液滴来形成预定图案的液滴输出(喷出)法(也称作喷墨法，取决于其形式)，能够在物体上转移或绘制所需图案的方法，例如任何印刷法(用所需图案成型的方法，例如，丝网(permeographic)印刷、胶版(平版)印刷法、凸版印刷法或凹版(intaglio)印刷法或类似方法。
由于具有在此实施方式中制成的存储元件的半导体器件在该存储元件内具有良好粘合性，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而在低成本下制造半导体器件，并根据预期用途具有广泛的功能。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使装置或工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
(实施方式2)
在此实施方式中，使用附图描述本发明的半导体器件中所含的存储元件的一个结构实例。特别地，将描述半导体器件是无源矩阵的情况。
使用图2A至2C、6A和6B描述本发明的存储元件及其运行机制。此实施方式中的存储元件可以通过与实施方式1相同的材料和相同的结构制造，因此，在此省略材料等的详述。
图3A至3C各自显示本发明的半导体器件的一个构成例，其包括：包括以矩阵形式提供的存储单元721的存储单元阵列722，包括读取电路和写入电路的电路726、解码器724和解码器723。要指出的是，在此所示的半导体器件716的构造仅是一个实例；半导体器件可以包括另一电路，例如读出放大器、输出电路或缓冲器，并可以在位线驱动电路中提供写入电路。
存储单元721包括连接到位线Bx(1≤x≤m)上的第一导电层，连接到字线Wy(1≤y≤n)上的第二导电层，和有机化合物层。有机化合物层位于第一导电层和第二导电层之间，具有单层或多层。
图2A是存储单元阵列722的顶视图，图2B和2C各自是沿图2A中的线段A-B截取的截面图。如图2B中所示提供绝缘层754，尽管在图2A中未显示。
存储单元阵列722包括：在第一方向上延伸的第一导电层751a、第一导电层751b和第一导电层751c；覆盖第一导电层751a、751b和751c提供的有机化合物层752；和在与第一方向垂直的第二方向上延伸的第二导电层753a、第二导电层753b和第二导电层753c(见图2A)。有机化合物层752位于第一导电层751a、751b和751c与第二导电层753a、753b和753c之间。此外，覆盖第二导电层753a、753b和753c提供充当保护膜的绝缘层754(见图2B)。如果在相邻存储单元之间在侧向上存在电场的影响，为存储单元提供的各自的有机化合物层752也可以彼此分离。
图2C是图2B的修改实例，其中在衬底790上提供第一导电层791a、第一导电层791b、第一导电层791c、有机化合物层792、第二导电层793b和作为保护层的绝缘层794。与图2C中的第一导电层791a、791b和791c类似，第一导电层可以具有锥形并可以具有曲率半径连续改变的形状。可以使用液滴输出法或类似方法形成如第一导电层791a、791b和791c的这类形状。在第一导电层具有这种带曲率的弯曲表面的情况下，要堆叠的有机化合物层或导电层的覆盖率良好。
此外，可以形成隔层(绝缘层)以覆盖第一导电层的末端部分。隔层(绝缘层)充当将一个存储元件与另一存储元件分隔的壁。图6A和6B各自显示第一导电层的末端部分被隔层(绝缘层)覆盖的结构。
图6A显示了一个实例，其中如图16B中所示在第一导电层771a、771b和771c的表面中分别形成经过降低表面张力的处理的加工区域776a、776b和776c以与有机化合物层772接触，然后在有机化合物层上形成具有经过降低界面张力的处理的加工区域777的第二导电层773b。在此实施方式中，形成锥形隔层(绝缘层775)以覆盖第一导电层771a、771b和771c的各个末端部分。在位于衬底770上的第一导电层771a、771b和771c和绝缘层776上以此顺序形成隔层(绝缘层)775、有机化合物层772、第二导电层773b和绝缘层774。
在图6B中所示的半导体器件中，隔层(绝缘层)765具有曲率和具有曲率半径连续改变的形状。如图16C中所示，在第一导电层761a、761b和761c的表面中分别形成经过降低界面张力的处理的加工区域766a、766b和766c以与有机化合物层762接触，然后在有机化合物层762上形成第二导电层763b。在该第二导电层763b上，形成作为保护层的绝缘层764。不是必须形成绝缘层764。
使用下列一种或多种形成第二导电层763b：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
当然，与图1A、1B和16A至16C类似地形成的导电层也可用作图2A至2C、6A和6B中的第一导电层和第二导电层。使用含有具有小溶解度参数的金属材料的导电层作为第一导电层和第二导电层的至少一层，或对第一导电层与有机化合物之间和第二导电层与有机化合物层之间的至少一个界面进行用于降低界面张力的氧化处理或类似处理。可以使用图16A中所示的结构，其中使用具有小溶解度参数的金属材料形成第一导电层和第二导电层；可以使用图16B中所示的结构，其中在第一导电层与有机化合物层之间和第二导电层与有机化合物层之间的界面处均形成具有小表面张力的区域；或可以使用图16C中所示的结构，其中使用具有小溶解度参数的金属材料形成第一导电层和第二导电层之一并在有机化合物层与第一导电层和第二导电层另一个之间的界面处形成表面张力小的区域。
作为上述存储单元结构中的各个衬底，可以使用石英衬底、硅衬底、金属衬底、不锈钢衬底或类似物以及玻璃衬底或挠性衬底。挠性衬底是可以弯曲(挠性)的衬底，例如塑料衬底或类似物，由聚碳酸酯、聚芳基化合物、聚醚砜或类似物制成。此外，也可以使用薄膜(由聚丙烯、聚酯、乙烯基、聚氟乙烯、聚氯乙烯或类似物制成)、由纤维材料制成的纸、基膜(例如聚酯、聚酰胺、无机沉积膜、或纸)或类似物。此外，或者，也可以在Si半导体衬底或类似物上形成的场效应晶体管(FET)上或在玻璃衬底或类似物上形成的薄膜晶体管(TFT)上提供存储单元阵列722。
具有在此实施方式中制成的存储元件的半导体器件在存储元件内具有良好粘合性；因此，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而可在低成本下制造半导体器件，并根据预期用途具有广泛的功能。
作为隔层(绝缘层)765和775，也可以使用下列材料：无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、或氧氮化铝；丙烯酸、甲基丙烯酸或其衍生物；耐热高分子，例如聚酰亚胺、芳族聚酰胺、或聚苯并咪唑；或硅氧烷树脂。要指出，硅氧烷树脂相当于含有Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的键构成。作为取代基，使用含有至少氢(例如烷基或芳烃)的有机基团。作为取代基，也可以使用氟基。或者，可以使用含至少氢的有机基团和氟基作为取代基。此外，也可以使用下列树脂材料：乙烯基树脂，例如聚乙烯基醇或聚乙烯基丁缩醛；或环氧树脂、酚树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂或聚氨酯树脂。此外，也可以使用有机材料，例如苯并环丁烯、聚对二甲苯、氟化-亚芳基-醚、或聚酰亚胺、或含有水溶性均聚物和水溶性共聚物的组合物材料。作为隔层(绝缘层)的制造法，可以使用蒸气生长法，例如等离子CVD或热CVD或溅射法。此外，也可以使用液滴输出法或印刷法(形成图案的方法，例如丝网印刷或胶印)。也可以使用通过涂布法或类似方法获得的涂膜。
此外，在通过液滴输出法输出组合物以形成导电层、绝缘层或类似层后，可以在其表面上施压以使其平面化，从而提高平面度。作为压制方法，可以通过用辊形物扫描表面来降低不平整性，或可以用平板状物体垂直压制该表面；在压制时，可以进行加热。或者，可以用助溶剂(flux)或类似物将表面软化或熔融，并可以用气刀去除表面的不平整部分。此外，或者，可以使用CMP法将其抛光。在由于液滴输出法而出现不平整时，可以施加该步骤以使该表面平面化。
此外，如实施方式1的图19A至19C中所示，可以在有机化合物层与第一导电层之间；在有机化合物层与第二导电层之间；或在第一导电层与有机化合物层之间和在第二导电层与有机化合物层之间提供绝缘层。通过提供绝缘层，存储元件的如写入电压的特性稳定化而不波动，并可以在每一元件中进行正常写入。此外，由于隧道电流改进了载子注射性质，可以提高有机化合物层的厚度；因此，可以防止在提供电传导之前的初始状态下的存储元件的短路缺陷。
此外，在此实施方式的上述结构中，可以在第一导电层751a至751c与有机化合物层752之间，在第一导电层761a至761c与有机化合物层762之间，在第一导电层771a至771c与有机化合物层772之间和在第一导电层791a至791c与有机化合物层792之间提供具有整流性质的元件。具有整流性质的元件是连接着门电极和漏极的晶体管，或二极管。如上所述，通过提供具有整流性质的二极管，由于电流仅在一个方向上流动，减少误差并改进读取容限(margin)。要指出，也可以在有机化合物层752与第二导电层753a至753c之间，在有机化合物层762与第二导电层763a至763c之间，在有机化合物层772与第二导电层773a至773c之间和在有机化合物层792与第二导电层793a至793c之间各提供具有整流性质的元件。
即使在提供具有整流性质的元件的情况下，也需要如下结构——其中与有机化合物层接触的第一和第二导电层的至少一层是使用如图1A中所示的具有小溶解度参数的金属材料形成的导电层，或是如图1B中所示其表面经过氧化处理或类似处理以降低界面张力的导电层。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使装置或工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
(实施方式3)
在此实施方式中，描述具有与实施方式2不同的构造的半导体器件。特别地，将描述半导体器件是有源矩阵的情况。此实施方式中的存储元件可以使用与实施方式1相同的材料和相同的结构制造，因此，在此省略材料等的详述。
图5A至5C显示此实施方式的半导体器件的一个构成例，其包括：包括矩阵形式的存储单元231的存储单元阵列232，电路226、解码器224和解码器223。电路226包括读取电路和写入电路。要指出的是，在此所示的半导体器件217的构造仅是一个实例；半导体器件可以包括另一电路，例如传感放大器、输出电路或缓冲器，并可以在位线驱动电路中提供写入电路。
存储单元阵列232包括各连接到位线Bx(1≤x≤m)上的第一导电层，各连接到字线Wy(1≤y≤n)上的第二导电层，晶体管210a、存储元件215b和存储单元231。存储元件215b具有将有机化合物层夹在一对导电层之间的结构。将晶体管的门电极连接到字线上，其源极和漏极之一连接到位线上，其源极和漏极中的另一个连接到存储元件的两个端子之一上。存储元件的两个端子中的另一端子连接到共用电极上(Vcom电位)。
图4A是存储单元阵列232的顶视图，图4B是沿图4A中的线段E-F截取的截面图。如图4B中所示提供绝缘层216、有机化合物层212、第二导电层213和绝缘层214，尽管在图4A中未显示。
在存储单元阵列232中，以矩阵形式提供在第一方向上延伸的第一布线205a和第一布线205b和在与第一方向垂直的第二方向上延伸的第二布线202。第一布线205a和205b分别连接到晶体管210a和晶体管210b的源极和漏极之一上，而第二布线202连接到晶体管210a和晶体管210b的门电极上。晶体管210a和晶体管210b的其余源极和漏极分别连接到第一导电层206a和第一导电层206b上。存储元件215a和存储元件215b分别通过堆叠第一导电层206a、有机化合物层212和第二导电层213，和通过堆叠第一导电层206b、有机化合物层212和第二导电层213来提供。此外，在彼此相邻的存储单元231之间提供隔层(绝缘层)207，并在第一导电层和隔层(绝缘层)207上堆叠有机化合物层212和第二导电层213。在第二导电层213上提供作为保护层的绝缘层214。此外，作为晶体管210a和210b，各自使用薄膜晶体管(见图4B)。
对第一导电层206a和第一导电层206b各自的堆叠有机化合物212的区域进行用于降低界面张力的处理，由此形成加工区域203a和203b。
作为降低界面张力的处理，进行下列处理：使导电层暴露在氧气氛中；通过在氧气氛中用紫外线照射产生的臭氧(O3)将导电层表面氧化；或类似处理。或者，可以接触氧等离子体；可以在层间界面处通过有机化合物中所含的有机化合物材料将导电层氧化；或类似处理。此外，也可以在氧气氛中进行导电层的形成。此外，除了氧化处理外，也可以进行氮化处理；例如，可以在进行氧化处理后进行氮化处理。
通过在第一导电层206a的与有机化合物层212接触的界面(表面)处和在第一导电层206b的与有机化合物层212接触的界面(表面)处分别形成用于降低界面张力的加工区域203a和203b，可以改进第一导电层206a与有机化合物层212之间和第一导电层206b与有机化合物层212之间的粘合性。
作为第二导电层213所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
通过对第二导电层213使用溶解度参数相对较小的材料，可以改进第二导电层213和有机化合物层212之间的粘合性。因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。即使在元件制造法中使用能够耐受制造条件，例如温度的玻璃衬底，也可以通过随后转置到第二衬底上来使用挠性衬底，例如薄膜作为衬底200。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
当然，与各图1A、1B、16A和16B类似地形成的导电层也可用作图4A和4B中所示的半导体器件中的第一导电层和第二导电层。使用含有具有小溶解度参数的金属材料的导电层作为第一导电层和第二导电层的至少一层，或对第一导电层与有机化合物之间和第二导电层与有机化合物层之间的至少一个界面进行用于降低界面张力的氧化处理或类似处理。可以使用图16A中所示的结构，其中使用具有小溶解度参数的金属材料形成第一导电层和第二导电层；可以使用图16B中所示的结构，其中在第一导电层与有机化合物层之间和第二导电层与有机化合物层之间的界面处均形成具有小表面张力的区域。
具有在此实施方式中制成的存储元件的半导体器件在存储元件内具有良好粘合性；因此，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而可在低成本下制造半导体器件，并其根据预期用途具有广泛的功能。
在衬底200上提供图4B中所示的半导体器件，并包括绝缘层201a、绝缘层201b、绝缘层208、绝缘层209、绝缘层211、包括半导体层204a的晶体管210a、门电极层202a、和充当源极层或漏极层的布线205a，和包括半导体层204b和门电极层202b的晶体管210b。
此外，如实施方式1的图19A至19C中所示，可以在有机化合物层与第一导电层之间；在有机化合物层与第二导电层之间；或在第一导电层与有机化合物层之间和在第二导电层与有机化合物层之间提供绝缘层。通过提供绝缘层，存储元件的如写入电压的特性稳定化而不波动，并可以在每一元件中进行正常写入。此外，由于隧道电流改进了载子注射性质，可以提高有机化合物层的厚度；因此，可以防止在提供电传导之前的初始状态下的存储元件的短路缺陷。
也可以在晶体管210a和210b上提供层间绝缘层。在图4B的构造中，要求在各晶体管210a和210b的除源极层或漏极层外的区域中提供各存储元件215a和215b；但是，通过提供层间绝缘层，例如，可以在晶体管210a和210b上分别形成存储元件215a和215b。因此，可以实现半导体器件217的更高集成。
晶体管210a和210b可以具有任何结构，只要它们可以充当开关元件。对于半导体层，可以使用各种半导体，例如非晶半导体、结晶半导体、多晶半导体和微晶半导体，并可以使用有机化合物形成有机晶体管。尽管图4B显示了在具有绝缘性质的衬底上提供平面薄膜晶体管的情况，也可以形成交错或反向交错的晶体管。
图7显示了使用反向交错薄膜晶体管的情况。在衬底280上提供作为反向交错薄膜晶体管的晶体管290a和290b。晶体管290a包括绝缘层288、门电极层281、非晶半导体层282、具有一种电导率类型的半导体层283a、具有一种电导率类型的半导体层283b、和源极层或漏极层285。源极层或漏极层的另一个是用于构造存储元件的第一导电层286a。堆叠隔层(绝缘层)287以覆盖第一导电层286a和第一导电层的末端部分，并在第一导电层286a和286b和隔层(绝缘层)287上，形成有机化合物层292、第二导电层293、和作为保护层的绝缘层294，由此形成存储元件295a和295b。
对第一导电层286a和286b各自的堆叠有机化合物292的区域进行用于降低界面张力的处理，由此形成加工区域296a和296b。
作为降低界面张力的处理，进行下列处理：使导电层暴露在氧气氛中；通过在氧气氛中用紫外线照射产生的臭氧(O3)将导电层表面氧化；或类似处理。或者，可以接触氧等离子体；可以在层间界面处通过有机化合物中所含的有机化合物材料将导电层氧化；或类似处理。此外，也可以在氧气氛中进行导电层的形成。此外，除了氧化处理外，也可以进行氮化处理；例如，可以在进行氧化处理后进行氮化处理。
通过在第一导电层286a的与有机化合物层292接触的界面(表面)处和在第一导电层286b的与有机化合物层292接触的界面(表面)处分别形成用于降低界面张力的加工区域296a和296b，可以改进第一导电层286a与有机化合物层292之间和第一导电层286b与有机化合物层292之间的粘合性。
作为第二导电层293所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
通过对第二导电层293使用溶解度参数小的材料，可以改进第二导电层293和有机化合物层292之间的粘合性。因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。即使在元件制造工艺中使用能够耐受制造条件，例如温度的玻璃衬底，也可以通过随后转置到第二衬底上来使用挠性衬底，例如薄膜作为衬底280。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
在图7中所示的半导体器件中，可以使用液滴输出法形成门电极层281、源极层或漏极层285、第一导电层286a和286b和隔层(绝缘层)287。液滴输出法是其中以液滴形式输出(喷出)流体状的含形成组件的材料的组合物以形成所需图案的方法。含形成组件的材料的液滴在组件的形成区域中输出，并烘焙、干燥或类似处理以固化，由此形成具有所需图案的组件。
在使用液滴输出法形成导电层的情况下，以下列方式形成导电层：输出含粒子形导电材料的组合物，并熔化或焊接并通过烘焙接合以使该组合物固化。通过输出含导电材料的组合物并将其烘焙而形成的这种导电层(或绝缘层)趋于具有含许多晶界的多晶状态，而通过溅射或类似方法形成的导电层(或绝缘层)趋于具有柱状结构。
此外，各晶体管中的半导体层可以具有任何结构。例如，可以形成杂质区域(包括源区、漏区和LDD区域)；并可以使用p-通道类型或n-通道类型。此外，可以形成与门电极的侧面接触的绝缘层(侧壁)；并可以在源/漏区和门电极之一或两者中形成硅化物层。作为硅化物层的材料，可以使用镍、钨、钼、钴、铂或类似物。
作为第一导电层206a、206b、286a和286b和第二导电层213、第二导电层263和第二导电层293的材料和形成方法，可以类似地使用实施方式1中所述的任何材料和形成方法。
此外，可以使用与实施方式1中所述的有机化合物层相同的材料和形成方法提供有机化合物层212和292。
此外，可以在第一导电层206a和206b与有机化合物层212之间，和在第一导电层286a和286b与有机化合物层292之间提供具有整流性质的元件。具有整流性质的元件是连接着门电极和漏极的晶体管，或二极管。例如，可以使用通过堆叠n型半导体层和p型半导体层而提供的pn结型二极管。如上所述，通过提供具有整流性质的二极管，由于电流仅在一个方向上流动，减少误差并改进读取容限。在提供二极管的情况下，也可以使用pn结型二极管以外的二极管，例如pin结型二极管或雪崩二极管。要指出，也可以在有机化合物层212与第二导电层213之间和在有机化合物层292与第二导电层293之间各提供具有整流性质的元件。
即使在提供具有整流性质的元件的情况下，也需要如下结构——其中与有机化合物层接触的第一和第二导电层的至少一层是使用如图1A中所示的具有小溶解度参数的金属材料形成的导电层，或是如图1B中所示表面经过氧化处理或类似处理以降低界面张力的导电层。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使装置或工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
(实施方式4)
在此实施方式中，使用图8A、8B、9A和9B描述了半导体器件的制造方法。此实施方式中的存储元件可以使用与实施方式1中相同的材料和相同的结构制造，因此，在此省略材料等的详述。
如图8A和8B中所示，在衬底250上形成剥离层268和绝缘层251。在绝缘层251上，形成晶体管260a和晶体管260b。图8A和8B中的晶体管260a和260b各自是顶闸极(top-gate)平面薄膜晶体管，其中在门电极层的末端部分上提供侧壁；但是，本发明不限于此结构。在晶体管260a和260b上，堆叠绝缘层269和绝缘层261。在绝缘层269和261中，形成到达各自的杂质区域的开口，杂质区域是晶体管260a和260b的半导体层中的源区和漏区。在开口中，形成布线层255a、布线层255b、布线层255c和布线层255d。
在布线层255a、255b、255c和255d上形成绝缘层270。在绝缘层270中，形成分别到达布线层255a和255c的开口。在开口中形成第一导电层256a和第一导电层256b，并将第一导电层256a和第一导电层256b分别经由布线层255a和布线层255c电连接到晶体管260a和晶体管260b上。
形成隔层(绝缘层)267，其在第一导电层256a和第一导电层256b上方具有开口并覆盖第一导电层256a和256b的末端部分。在第一导电层256a上堆叠有机化合物层262a，同时在第一导电层256b上堆叠有机化合物层262b，并在有机化合物层262a和262b和隔层(绝缘层)267上形成第二导电层263(见图8A)。由此，在衬底250上提供包括第一导电层256a、有机化合物层262a和第二导电层263的存储元件265a，和包括第一导电层256b、有机化合物层262b和第二导电层263的存储元件265b。
作为衬底250，使用由硼硅酸钡玻璃、铝硼硅酸盐玻璃或类似物制成的玻璃衬底；石英衬底；在其表面上具有绝缘层的金属衬底或不锈钢衬底；或可以承受此实施方式中的制造法的工艺温度的塑料衬底。衬底250的表面可以通过CMP法或类似方法抛光以使其平面化。
通过溅射、等离子CVD、涂布法、印刷或类似方法，使用单层或多层由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)的元素或含有任何该元素作为其主要组分的合金材料或化合材料构成的层，形成剥离层268。含硅的层可以具有非晶结构、微晶结构或多晶结构中的任一种。要指出，涂布方法在其类别中包括旋涂法、液滴输出法和分配法。
在剥离层268具有单层结构的情况下，优选形成钨层、钼层、或含有钨和钼的混合物的层。或者，形成含有钨的氧化物或氧氮化物的层、含有钼的氧化物或氧氮化物的层、或含有钨和钼的混合物的氧化物或氧氮化物的层。钨和钼的混合物相当于例如钨和钼的合金。
在剥离层268具有多层结构的情况下，优选地，形成钨层、钼层、或含有钨和钼的混合物的层作为其第一层，并形成含有钨、钼或钨和钼的混合物的氧化物、氮化物、氧氮化物或氮化物氧化物的层作为其第二层。
在剥离层268具有含钨的层和含氧化钨的层的多层结构的情况下，可以首先形成含钨的层，并可以在含钨的层上形成由氧化物构成的绝缘层以便可在钨层和绝缘层之间的界面处形成含氧化钨的层。或者，可以对含钨的层的表面进行热氧化处理、氧等离子处理、或用具有强可氧化性的溶液，例如臭氧水的处理以便形成含氧化钨的层；可以在氧、氮、一氧化二氮、一氧化二氮的元素物质或该气体与另一气体的混合气体的气氛中进行等离子处理或热处理。这同样适用于在含钨的层上形成含钨的氮化物、氧氮化物或氮化物氧化物的层的情况；在形成含钨的层后，优选形成氮化硅层、氧氮化硅层或氮化氧化硅层。
氧化物表示为WOx。“x”在2至3的范围内，并且有WO2(其中x为2)、W2O5(其中x为2.5)、W4O11(其中x为2.75)、WO3(其中x为3)，和类似物。
此外，尽管在上述方法中形成与衬底250接触的剥离层268，本发明不限于该方法。可以形成与衬底250接触的绝缘层(其是基底层)，并可以形成与绝缘层接触的剥离层268。
使用无机化合物通过溅射、等离子CVD、涂布法、印刷或类似方法，以单层结构或多层结构形成绝缘层251。无机化合物的典型实例包括硅的氧化物和硅的氮化物。硅的氧化物的典型实例包括二氧化硅、氧氮化硅、氮化氧化硅和类似物。硅的氮化物的典型实例包括氮化硅、氧氮化硅、氮化氧化硅和类似物。
此外，绝缘层251可以具有多层结构。例如，可以使用无机化合物形成多层；通常，可以堆叠氧化硅、氮化氧化硅和氧氮化硅。
作为形成晶体管260a和260b中所含的半导体层的材料，可以使用非晶半导体(下文也称作“AS”)(其使用以硅烷或锗烷为代表的半导体材料气体通过气相生长法或溅射法制成)；多晶半导体(其通过利用光能或热能使非晶半导体结晶来形成)；半非晶(也称作微结晶或微晶体)半导体(下文也称作“SAS”)；或类似物。可以通过已知方法(例如溅射、LPCVD或等离子CVD)形成半导体层。
SAS是具有在非晶结构和结晶(包括单晶和多晶)结构之间的中间结构并具有在自由能中稳定的第三态的半导体，并含有具有短程有序和晶格畸变的结晶区域。通过含硅气体的辉光放电分解(等离子CVD)形成SAS。作为含硅气体，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4或类似物以及SiH4。此外，可以在上述含硅气体中混入F2或GeF4。该含硅气体可以用H2，或H2与一种或多种稀有气体元素He、Ar、Kr和Ne稀释。此外，作为半导体层，可以在使用氟基气体形成的SAS层上堆叠使用氢基气体形成的SAS层。
非晶半导体以氢化非晶硅为代表，结晶半导体以多晶硅或类似物为代表。多晶硅在其类别中包括含有在800℃工艺温度下形成的多晶硅作为其主要组分的所谓高温多晶硅，含有在600℃或更低的工艺温度下形成的多晶硅作为其主要组分的所谓低温多晶硅、通过加入用于促进结晶的元素来结晶的多晶硅，或类似物。当然，如上所述，也可以使用在一部分半导体层中含有结晶相的半导体，或半非晶半导体。
此外，作为半导体的材料，除了元素物质，例如硅(Si)或锗(Ge)外，也可以使用化合物半导体，例如GaAs、InP、SiC、ZnSe、GaN或SiGe。此外，也可以使用氧化物半导体，例如氧化锌(ZnO)或氧化锡(SnO2)；在对半导体层使用ZnO的情况下，门绝缘层可以优选由Y2O3、Al2O3、TiO2、其多层或类似物构成，且门电极层、源极层和漏极层可以优选由ITO、Au、Ti或类似物构成。此外，也可以在ZnO中加入In、Ga或类似物。
在使用结晶半导体层作为半导体层的情况下，可以使用已知方法(例如激光结晶、热结晶、或使用促进结晶的元素，例如镍的热结晶)作为结晶半导体层的制造方法。或者，可以通过激光辐射使微晶半导体(其是SAS)结晶以改进结晶度。在不注射促进结晶的元素的情况下，在用激光照射非晶硅膜之前通过在氮气氛中将非晶硅膜在500℃下加热1小时，释放出氢直至非晶硅膜中所含的氢的浓度变成1×1020个原子/立方厘米或更小。这是因为，当薄膜被激光照射时，含大量氢的非晶硅膜会受损。
可以使用任何方法将金属元素注入非晶半导体层，只要该金属元素可以存在于非晶半导体层的表面上或内部。例如，可以使用溅射、CVD、等离子处理(包括等离子CVD)、吸附法或施加金属盐溶液的方法。其中，使用溶液的方法简单、容易且有利于容易控制金属元素的浓度。此外，此时，优选通过在氧气氛中的紫外线辐射、热氧化法、用包括羟基自由基或过氧化氢的臭氧水处理或类似方法形成氧化膜以改进非晶半导体层的表面的可润湿性并使水溶液分布在非晶半导体层的整个表面上。
此外，通过使非晶半导体层结晶来形成结晶半导体层的结晶步骤中，可以在非晶半导体层中加入促进结晶的元素(也被称作催化元素或金属元素)并可以为结晶而进行热处理(在550℃至750℃下3分钟至24小时)。作为促进结晶的元素，可以使用铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)的金属元素中的一种或多种。
为了从结晶半导体层中除去或减少促进结晶的元素，形成与结晶半导体层接触的含杂质元素的半导体层，且该半导体层充当吸杂器(gettering sinks)。作为杂质元素，可以使用产生n型电导率的杂质元素、产生p型电导率的杂质元素、稀有气体元素或类似物；例如，可以使用磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)中的一种或多种元素。在含有促进结晶的元素的结晶半导体层上形成含有稀有气体元素的半导体层，并进行热处理(在550℃至750℃下3分钟至24小时)。结晶半导体层中的促进结晶的元素移向含稀有气体元素的半导体层，从而除去或减少结晶半导体层中的促进结晶的元素。此后，移除充当吸杂器的含有稀有气体元素的半导体层。
可以结合热处理和激光辐射以使非晶半导体层结晶。或者，可以仅进行热处理和激光辐射之一多次。
此外，也可以在衬底上通过等离子法直接形成结晶半导体层。或者，可以在衬底上通过等离子法选择性形成结晶半导体层。
可以使用有机半导体材料通过印刷法、喷涂法、旋涂法、液滴输出法或类似方法形成半导体层。在这种情况下，由于不需要上述蚀刻步骤，可以减少步骤数。使用低分子材料、高分子材料或类似物作为有机半导体材料，也可以使用如有机颜料或导电高分子材料的材料。优选使用具有包括共轭双键的骨架的π-电子共轭高分子材料作为有机半导体材料。通常，可以使用可溶的高分子材料，例如聚噻吩、聚芴、聚(3-烷基噻吩)、聚噻吩衍生物或并五苯。
除了上述外，存在可以在沉积可溶前体后通过加工形成半导体层的材料作为可用于本发明的有机半导体材料。这类有机半导体材料包括聚亚噻吩亚乙烯基、聚(2，5-亚噻吩亚乙烯基)、polyacetyrene、polyacetyrene衍生物、聚亚芳基亚乙烯基，或类似物。
为了将该前体转化成有机半导体，除了热处理外，还加入反应催化剂，例如氯化氢气体。可以使用下列作为溶解可溶有机半导体材料的典型溶剂：甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲烷、γ丁基内酯、丁基溶纤剂、环己烷、NMP(N-甲基-2-吡咯烷酮)、环己酮、2-丁酮、二氧杂环己烷、二甲基甲酰胺(DMF)、THF(四氢呋喃)或类似物。
门电极层可以通过CVD、溅射法、液滴输出法或类似方法形成。门电极层可以由选自Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr和Ba的元素或含有任何该元素作为其主要组分的合金材料或化合材料构成。此外，也可以使用以被如磷的杂质元素或AgPdCu合金掺杂的多晶硅薄膜为代表的半导体薄膜。此外，可以使用单层结构或多层结构；例如，可以使用氮化钨薄膜和钼薄膜的二层结构或可以使用如下三层结构，其中以此顺序堆叠厚度50纳米的钨薄膜、厚度500纳米的铝-硅合金(Al-Si)薄膜、和厚度30纳米的氮化钛薄膜。在使用三层结构的情况下，对于第一导电膜，可以使用氮化钨代替钨，可以使用铝-钛合金(Al-Ti)薄膜代替铝-硅合金(Al-Si)薄膜作为第二导电膜，并可以使用钛薄膜代替氮化钛薄膜作为第三导电膜。
对于门电极层，也可以使用对可见光具有透射性质的透光材料。作为透光导电材料，可以使用氧化铟锡(ITO)、含二氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、或类似物。此外，也可以使用含氧化锌(ZnO)的氧化铟锌(IZO)、用镓(Ga)掺杂的ZnO、氧化锡(SnO2)、含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有二氧化钛的氧化铟、含有二氧化钛的氧化铟锡、或类似物。
如果需要蚀刻加工以形成门电极层，可以形成掩模并可以进行干蚀刻或湿蚀刻。可以通过使用ICP(电感耦合等离子体)蚀刻法并适当调节蚀刻条件(例如，施加到盘绕电极上的电力的量、施加到衬底侧上的电极上的电力的量、或衬底侧上的电极的温度)来将电极层蚀刻成锥形。作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4、CCl4或类似物为代表的氯基气体；以CF4、SF6、NF3或类似物为代表的氟基气体；或可以适当地使用O2。
尽管在此实施方式中对单门结构作出描述，但也可以使用多门结构，例如双门结构。在这种情况下，可以在半导体层上方和下方提供门电极层或可以仅在半导体层的一侧上(即上方或下方)提供多个门电极层。半导体层可以包括具有不同浓度的杂质区域；例如可以形成在半导体层的通道区域附近堆叠门电极层的区域以作为低浓度杂质区域，同时可以将低浓度杂质区域外的区域形成为高浓度杂质区域。
可以通过PVD、CVD、蒸发法或类似方法形成导电层然后将导电层蚀刻成所需形状，由此形成布线层255a、255b、255c和255d。此外，可以在预定位置通过印刷法、电场电镀法或类似方法选择性形成源极层和漏极层；此外，也可以使用回流法或镶嵌法。作为源极层和漏极层的材料，可以使用如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr或Ba的金属，如Si或Ge的半导体，或其合金或氮化物。此外，也可以使用透光材料。
作为透光导电材料，可以使用氧化铟锡(ITO)、含二氧化硅的氧化铟锡(ITSO)、含氧化锌的氧化铟锌(IZO)、氧化锌(ZnO)、用镓(Ga)掺杂的ZnO、氧化锡(SnO2)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含二氧化钛的氧化铟、含二氧化钛的氧化铟锡或类似物。
绝缘层261、绝缘层270和隔层(绝缘层)267可以由下列构成：无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、或氧氮化铝；丙烯酸、甲基丙烯酸或其衍生物；耐热高分子，例如聚酰亚胺、芳族聚酰胺、或聚苯并咪唑；或树脂材料，如乙烯基树脂，例如聚乙烯基醇或聚乙烯基丁缩醛，环氧树脂、酚树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂或硅氧烷树脂。丙烯酸或聚酰亚胺可以是光敏材料或非光敏材料。特别地，隔层(绝缘层)267可以优选制成曲率半径连续改变的形状，由此可以改进在隔层(绝缘层)267上形成的有机化合物层262a和262b和第二导电层263的涂布性能。绝缘层可以通过CVD、等离子CVD、溅射、液滴输出法、印刷法(例如丝网印刷、胶印、凸版印刷或凹版印刷)、涂布法(例如旋涂)、浸渍法或类似方法形成。
在此实施方式中，作为第一导电层256a和256b和第二导电层263所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
当然，与图1A、1B和16A至16C类似地形成的导电层也可用作图8A、8B、9A和9B中的各第一导电层和第二导电层。使用含有具有小溶解度参数的金属材料的导电层作为第一导电层和第二导电层的至少一层，或对第一导电层与有机化合物之间和第二导电层与有机化合物层之间的至少一个界面进行用于降低界面张力的氧化处理或类似处理。可以使用图16A中所示的结构，其中使用具有小溶解度参数的金属材料形成第一导电层和第二导电层；可以使用图16B中所示的结构，其中在第一导电层与有机化合物层之间和第二导电层与有机化合物层之间的界面处均形成具有小表面张力的区域；或可以使用图16C中所示的结构，其中使用具有小溶解度参数的金属材料形成第一导电层和第二导电层之一并在有机化合物层与第一导电层和第二导电层另一个之间的界面处形成表面张力小的区域。
此外，在此实施方式中(图8A、8B、9A和9B中所示的半导体器件)，如实施方式1的图19A至19C中所示，可以在有机化合物层与第一导电层之间；在有机化合物层与第二导电层之间；或在第一导电层与有机化合物层之间和在第二导电层与有机化合物层之间提供绝缘层。通过提供绝缘层，存储元件的如写入电压的特性稳定化而不波动，并可以在每一元件中进行正常写入。此外，由于隧道电流改进了载子注射性质，可以提高有机化合物层的厚度；因此，可以防止在提供电传导之前的初始状态下的存储元件的短路缺陷。
可以由与图1A和1B中的有机化合物层32或有机化合物层37相同的材料类似地形成有机化合物层262a和262b。
接着，如图8B中所示，在第二导电层263上形成绝缘层264。然后，将衬底266粘贴到绝缘层264的表面上。
绝缘层264优选通过使用涂布法施加组合物然后干燥和加热来形成。作为随后的剥离步骤中所用的保护层提供的绝缘层264优选是在表面上具有较少不平整的绝缘层。这种绝缘层264可以通过涂布法形成。或者，绝缘层可以通过薄膜成型法，例如CVD或溅射法形成，且其表面通过CMP法抛光以形成绝缘层264。使用涂布法形成的绝缘层264由下列构成：有机化合物，例如丙烯酸树脂、聚酰亚胺树脂、三聚氰胺树脂、聚酯树脂、聚碳酸酯树脂、酚树脂、环氧树脂、聚乙缩醛、聚醚、聚氨酯、聚酰胺(尼龙)、呋喃树脂、或邻苯二甲酸二烯丙酯树脂；包括Si-O-Si键的无机硅氧烷聚合物，包括使用以二氧化硅玻璃为代表的硅氧烷聚合物基材料作为原材料形成的硅、氧和氢的化合物；或有机硅氧烷聚合物，其中键合到硅上的氢被如甲基或苯基的有机基团取代，其以烷基硅氧烷聚合物、烷基倍半硅氧烷聚合物、倍半硅氧烷氢化物聚合物、烷基倍半硅氧烷氢化物聚合物为代表。通过上述薄膜成型法形成的随后通过CMP法表面抛光的绝缘层由氧化硅、氧氮化硅、氮化氧化硅、氮化硅或类似物形成。不是必须形成绝缘层264，衬底266可以直接粘贴到第二导电层263上。
优选使用薄且轻的挠性衬底作为衬底266。通常，可以使用由PET(聚对苯二甲酸乙二酯)、PEN(聚萘二甲酸乙二酯)、PES(聚醚砜)、聚丙烯、聚硫化丙烯、聚碳酸酯、聚醚酰亚胺、聚苯硫醚、聚苯醚、聚砜、聚邻苯二酰胺或类似物制成的衬底。此外，也可以使用由纤维材料制成的纸、基材薄膜的多层膜(例如聚酯、聚酰胺、无机蒸发膜或纸)和粘性有机树脂薄膜(例如丙烯酸基有机树脂，或环氧基有机树脂)，或类似物。在使用上述衬底的情况下，可以通过在绝缘层264与衬底266之间提供粘合层(尽管未显示)，将绝缘层264和衬底266彼此粘合。
或者，可以使用通过热压粘贴到要加工的物体上的具有粘合层(由聚丙烯、聚酯、乙烯基、聚氟乙烯、氯乙烯或类似物制成)的薄膜作为衬底266。这类薄膜可以通过将薄膜最外表面上所带的粘合层或薄膜最外层上所带的层(其不是粘合层)经热处理熔融随后对其施加压力来粘贴到要加工的物体上。在这种情况下，不是必须在绝缘层264和衬底266之间提供粘合层。
在此，使用环氧树脂以下列方式形成绝缘层264：使用涂布法施加含环氧树脂材料的组合物，然后干燥和烘焙。接着，通过将该薄膜热压到绝缘层264的表面上，将衬底266粘贴在绝缘层264上。
接着，如图9A中所示，将剥离层268与绝缘层251彼此剥离。由此，将包括存储元件和电路部分的元件形成层从衬底250上剥离，并转置到绝缘层264和衬底266上。
尽管此实施方式使用下述剥离元件形成层的方法——其中在衬底和元件形成层之间形成剥离层和绝缘层，在剥离层和绝缘层之间提供金属氧化物膜，并通过结晶使金属氧化物膜弱化，但本发明不限于此。可以任意使用下列任何方法：(1)在具有高耐热性的衬底和元件形成层之间提供含氢的非晶硅膜，并用激光照射或蚀刻非晶硅膜以去除非晶硅膜，由此剥离元件形成层；(2)在衬底和元件形成层之间形成剥离层和绝缘层，在剥离层和绝缘层之间提供金属氧化物膜，并通过结晶使金属氧化物膜弱化，使用溶液或氟化卤素气体，例如NF3、BrF3或ClF3蚀刻掉一部分剥离层，并在弱化的金属氧化物膜中进行剥离；(3)将衬底(在其上形成元件形成层)机械去除或使用溶液或氟化卤素气体，例如NF3、BrF3或ClF3蚀刻掉。或者，可以使用如下方法，其中使用含氮、氧、或氢的薄膜(例如含氢的非晶硅膜、含氢的合金膜、或含氧的合金膜)作为剥离层并用激光照射剥离层以释放出剥离层中所含的氮、氧或氢，由此促进元件形成层与衬底之间的剥离。
通过结合上述剥离法，可以更容易地进行转置步骤。也就是说，也可以在进行激光辐射；用气体、溶液或类似物蚀刻剥离层；或用快刀、手术刀或类似物机械去除以产生可以容易将剥离层和元件形成层彼此剥离的状况后，用物理力(用人手、机器或类似物)进行剥离。此外，上述剥离法是实例，本发明不限于此。通过应用本发明，可以在良好状态下转置元件，因为在剥离步骤中施加的力不会破坏该元件。
接着，如图9B中所示，将衬底275粘贴到绝缘层251的表面上。可以任意使用与衬底266相同的衬底作为衬底275。在此，衬底275通过薄膜的热压粘贴到绝缘层251上。
要指出，在将包括存储元件的元件形成层转置到衬底266上后，可以再将元件形成层从衬底266上剥离。例如，元件形成层可以从作为第一衬底的衬底250上剥离，转置到作为第二衬底的衬底266上，并转置到作为第三衬底的衬底275上，然后可以从元件形成层上剥离作为第二衬底的衬底266。
至于包括第一导电层256a、有机化合物层262a、第二导电层263的存储元件265a和包括第一导电层256b、有机化合物层262b和第二导电层263的存储元件265b，由于各存储元件内的粘合性良好，在作为第一衬底的衬底250上形成后转置到作为第二衬底的衬底266上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
具有在此实施方式中制成的存储元件的半导体器件在存储元件内具有良好粘合性；因此，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而可以在低成本下制造半导体器件，并根据预期用途具有广泛的功能。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使装置或工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
(实施方式5)
在此实施方式中，使用附图描述上述实施方式中所述的半导体器件的一个实例。
此实施方式中所述的半导体器件能够非接触读取和写入数据。数据传输方法大致被分成三种方法，通过用彼此对置的一对线圈相互感应来进行传输的电磁耦合法，通过感应电磁场进行传输的电磁感应法，和使用电波进行传输的电波法；可以使用其中任何方法。可以以两种方式提供用于传输数据的天线。一种方式是在带有多个元件和存储元件的衬底上提供天线，另一方式是为带有多个元件和存储元件的衬底提供末端部分，并将另一衬底上所带的天线连接到该末端部分上。
首先，使用图10描述在带有多个元件和存储元件的衬底上提供天线的情况下的半导体器件的结构的实例。
图10显示了有源矩阵型半导体器件。在衬底300上提供元件形成层335，其包括晶体管部分330(包括晶体管310a和310b)、晶体管部分340(包括晶体管320a和320b)、和绝缘层301a、301b、308、311、316和314，并在元件形成层335上提供充当天线的存储元件部分325和导电层343。
尽管在此显示了在元件形成层335上提供充当天线的存储元件部分325或导电层343的情况，但结构不限于此。也可以在元件形成层335下方或在与元件形成层335相同的层中提供充当天线的存储元件部分325或导电层343。
存储元件部分325由存储元件315a和315b构成；存储元件315a通过将隔层(绝缘层)307a、隔层(绝缘层)307b、有机化合物层312和第二导电层313堆叠在第一导电层306a上来构成，存储元件315b通过将隔层(绝缘层)307b、隔层(绝缘层)307c、有机化合物层312和第二导电层313堆叠在第一导电层306b上来构成。充当保护膜的绝缘层314覆盖第二导电层313形成。用于构造存储元件315a和315b的第一导电层306a和306b分别连接到晶体管310a和310b的源极层或漏极层上。也就是说，各存储元件连接到一个晶体管上。此外，在此也可以对各存储元件选择性形成在整个表面上形成以覆盖第一导电层306a和306b的有机化合物层312，和隔层(绝缘层)307a、307b和307c。要指出，可以使用上述实施方式中所述的任何材料和制造方法形成存储元件315a和315b。
对第一导电层306a和第一导电层306b各自的堆叠有机化合物层312的区域进行用于降低界面张力的处理，由此形成加工区域317a和317b。
作为降低界面张力的处理，进行下列处理：使导电层暴露在氧气氛中；通过在氧气氛中用紫外线照射产生的臭氧(O3)将导电层表面氧化；或类似处理。或者，可以接触氧等离子体；可以在层间界面处通过有机化合物中所含的有机化合物材料将导电层氧化；或类似处理。此外，也可以在氧气氛中形成导电层。此外，除了氧化处理外，也可以进行氮化处理；例如，可以在进行氧化处理后进行氮化处理。
通过在第一导电层306a的与有机化合物层312接触的界面(表面)处和在第一导电层306b的与有机化合物层312接触的界面(表面)处分别形成用于降低界面张力的加工区域317a和317b，可以改进第一导电层306a与有机化合物层312之间和第一导电层306b与有机化合物层312之间的粘合性。
作为第二导电层313所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
通过对第二导电层313使用溶解度参数小的材料，可以改进第二导电层313和有机化合物层312之间的粘合性。因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。即使在元件制造法中使用能够耐受制造条件，例如温度的玻璃衬底，也可以通过随后转置到第二衬底上来使用挠性衬底，例如薄膜作为衬底300。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
此外，如上述实施方式中所述，在存储元件315a中，可以在第一导电层306a与有机化合物层312之间，或在有机化合物层312与第二导电层313之间提供具有整流性质的元件。作为具有整流性质的元件，可以使用与上述相同的元件。这同样适用于存储元件315b。
即使在提供具有整流性质的元件的情况下，也需要如下结构——其中与有机化合物层接触的第一和第二导电层的至少一层是使用如图1A中所示的具有小溶解度参数的金属材料形成的导电层，或是如图1B中所示表面经过氧化处理或类似处理以降低界面张力的导电层。
在此，在由与第二导电层313相同的层构成的导电层342上提供充当天线的导电层343。要指出，充当天线的导电层也可以由与第二导电层313相同的层构成。
作为充当天线的导电层343的材料，可以使用金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)、含有多种元素的合金或类似物。此外，作为充当天线的导电层343的形成方法，可以使用蒸气沉积、溅射、CVD、任何印刷法，如丝网印刷或凹版印刷、液滴输出法或类似方法。
可以提供p-通道TFT、n-通道TFT或结合它们的CMOS中的任一种作为元件形成层335中所含的各个晶体管310a、310b、320a和320b。此外，各晶体管中的半导体层可以具有任何结构。例如，可以形成杂质区域(包括源区、漏区和LDD区域)；并可以使用p-通道型或n-通道型。此外，可以形成与门电极侧表面接触的绝缘层(侧壁)；并可以在源/漏区和门电极之一或两者中形成硅化物层。作为硅化物层的材料，可以使用镍、钨、钼、钴、铂或类似物。
此外，也可以提供半导体层由有机化合物构成的有机晶体管作为元件形成层335中所含的各个晶体管310a、310b、320a和320b。在这种情况下，可以通过印刷、液滴输出或类似方法形成包括有机晶体管的元件形成层335。通过使用印刷、液滴输出法或类似方法形成元件形成层335，可以以更低成本制造半导体器件。
此外，可以通过如上所述的沉积、溅射、CVD、印刷、液滴输出法或类似方法形成元件形成层335、存储元件315a和315b和充当天线的导电层343。此外，可以根据部位使用不同方法。例如，使用热处理使在衬底上形成的Si或类似物的半导体层结晶以提供要求高速操作的晶体管，然后使用印刷或液滴输出法提供充当开关元件的晶体管作为在元件形成层上方的有机晶体管。
此外，可以提供连接到晶体管上的传感器。作为传感器，可以使用通过物理或化学方式检测如温度、湿度、照度、气体、重力、压力、声(振动)或加速度之类的性质的元件。传感器通常由半导体元件构成，例如电阻器、电容耦合元件、电感耦合元件、光伏元件、光电转化元件、热电动势元件、晶体管、热敏电阻或二极管。
接着，使用图11描述在带有多个元件和存储元件的衬底上提供端子部分并将另一衬底上所带的天线连接到该端子部分上的情况中的半导体器件的结构的实例。
图11显示了无源矩阵型半导体器件。在衬底350上提供元件形成层385，在元件形成层385上存储元件部分375，并提供在衬底396上形成的充当天线的导电层393以连接到元件形成层335上。要指出，尽管在此显示了在元件形成层385上提供充当天线的存储元件部分375或导电层393的情况，但结构不限于此。也可以在元件形成层385下方或在与元件形成层385相同的层中提供存储元件部分375或也可以在元件形成层385下方提供充当天线的导电层393。
存储元件部分375由存储元件365a和365b构成；存储元件365a通过将隔层(绝缘层)357a、隔层(绝缘层)357b、有机化合物层362a和第二导电层363a堆叠在第一导电层356上来构成，存储元件365b通过将隔层(绝缘层)357b、隔层(绝缘层)357c、有机化合物层362b和第二导电层363b堆叠在第一导电层356上来构成。充当保护层的绝缘层364覆盖第二导电层363a和363b形成。用于构造存储元件365a和365b的第一导电层356连接到一个晶体管360b的源极层或漏极层上。也就是说，存储元件连接到一个晶体管上。此外，尽管有机化合物层362a和第二导电层363a被各个存储元件通过提供隔层(绝缘层)357a、357b和357c来与有机化合物层362b和第二导电层363b分隔开，但如果不担心相邻存储元件之间侧向上的电场的影响，它们也可以在整个表面上形成。要指出，可以使用上述实施方式中所述的任何材料和制造方法形成存储元件365a和365b。
对第一导电层356的堆叠有机化合物层362a的区域和堆叠有机化合物层362b的区域进行用于降低界面张力的处理，由此形成加工区域376。
通过在第一导电层356的与有机化合物层362a接触的界面(表面)处和在第一导电层356的与有机化合物层362b接触的界面(表面)处形成用于降低界面张力的加工区域376，可以改进第一导电层356与有机化合物层362a之间和第一导电层356与有机化合物层362b之间的粘合性。
作为第二导电层363a和363b所用的金属材料，使用下列一种或多种：铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锑(Sb)和锌(Zn)。此外，也使用下列一种或多种：镁(Mg)、锰(Mn)、镉(Cd)、铊(Tl)、碲(Te)和钡(Ba)。可以含有多种上述金属材料，或可以使用含有一种或多种上述材料的合金。特别地，溶解度参数相对较小的金属，即铟(In)、锡(Sn)、铅(Pb)、铋(Bi)、钙(Ca)、锰(Mn)或锌(Zn)或含有上述金属的合金，适合作为电极材料。作为能够使用的合金，可以是铟合金，例如铟-锡合金(InSn)、镁-铟合金(InMg)、铟-磷合金(InP)、铟-砷合金(InAs)或铟-铬合金(InCr)。
通过对第二导电层363a和363b使用溶解度参数小的材料，可以改进第二导电层363a与有机化合物层362a之间和第二导电层363b与有机化合物层362b之间的粘合性。因此，在第一衬底上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。即使在元件制造法中使用能够耐受制造条件，例如温度的玻璃衬底，也可以通过随后转置到第二衬底上来使用挠性衬底，例如薄膜作为衬底350。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
当然，与图1A、1B、16A和16B类似地形成的导电层也可用作图10和11的半导体器件中的第一导电层和第二导电层。使用含有具有小溶解度参数的金属材料的导电层作为第一导电层和第二导电层的至少一层，或对第一导电层与有机化合物之间和第二导电层与有机化合物层之间的至少一个界面进行用于降低界面张力的氧化处理或类似处理。可以使用图16A中所示的结构，其中可使用具有小溶解度参数的金属材料形成第一导电层和第二导电层；或可以使用图16B中所示的结构，其中在第一导电层与有机化合物层之间和第二导电层与有机化合物层之间的界面处均形成具有小表面张力的区域。
此外，在此实施方式(图10和11中所示的半导体器件)中，如实施方式1的图19A至19C中所示，可以在有机化合物层与第一导电层之间；在有机化合物层与第二导电层之间；或在第一导电层与有机化合物层之间和在第二导电层与有机化合物层之间提供绝缘层。通过提供绝缘层，存储元件的如写入电压的特性稳定化而不波动，并可以在每一元件中进行正常写入。此外，由于隧道电流改进了载子注射性质，可以提高有机化合物层的厚度；因此，可以防止在提供电传导之前的初始状态下的存储元件的短路缺陷。
将带有元件形成层385和存储元件部分375的衬底用粘合树脂395粘贴到带有充当天线的导电层393的衬底396上。元件形成层385与导电层393经由树脂395中所含的导电细粒394电连接。或者，带有元件形成层385和存储元件部分375的衬底可以通过导电粘合剂，例如银糊、铜糊或碳糊或通过焊接粘贴到带有充当天线的导电层393的衬底396上。
可以由此形成带有存储元件和天线的半导体器件。此外，在此实施方式中，可以通过在衬底上形成薄膜晶体管来提供元件形成层，或可以通过在衬底(其是硅或类似物的半导体衬底)上形成场效应晶体管来提供元件形成层。或者，可以使用SOI衬底作为衬底，并可以在该衬底上提供元件形成层。在这种情况下，可以通过粘贴晶片或通过使用被称作SIMOX的方法(其中通过向Si衬底注入氧离子，在Si衬底内部形成绝缘层)形成SOI衬底。
此外，也可以在带有充当天线的导电层的衬底上提供元件形成层。此外，也可以提供连接到晶体管上的传感器。
可以自由地结合上述实施方式以进行此实施方式。此外，根据此实施方式制成的半导体器件可以通过在剥离法中从衬底上剥离并粘贴到挠性衬底上来提供在挠性基底上以获得挠性。挠性基底相当于由聚丙烯、聚酯、乙烯基、聚氯乙烯、氯乙烯或类似物制成的薄膜；由纤维素材料制成的纸；基材薄膜的堆叠膜(例如聚酯、聚酰胺、无机蒸发膜或纸)和粘性合成树脂薄膜(例如丙烯酸合成树脂，或环氧基合成树脂)，或类似物。薄膜通过热处理和压力处理粘贴到要加工的物体上。当进行热处理和压力处理时，通过热处理使薄膜最外表面中所带的粘合层或最外层中所带的层(非粘合层)熔化并通过压力粘贴。不是必须在基底中提供粘合层。粘合层相当于含有粘合剂，例如热塑性树脂、紫外线固化树脂、环氧树脂粘合剂或树脂添加剂的层。
通过本发明，可以制造包括存储元件并在存储元件内具有良好粘合性的半导体器件，从而在良好状态下进行转置。因此，无需使装置或工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
(实施方式6)
在此实施方式中，使用附图描述包含上述实施方式中所述的存储元件的半导体器件的一个实例。图14A是此实施方式中的半导体器件的顶视图，图14B是沿图14A中的线段X-Y截取的截面图。
如图14A中所示，在衬底400上形成存储元件部分404，其是包括存储元件、电路部分421和天线431的半导体器件。图14A和14B中所示的状态处于制造法的中间，其中已经在能够耐受制造条件的衬底400上形成存储元件部分、电路部分和天线。可以与实施方式4类似地选择用于制造的材料和制造法。
在衬底400上，在存储元件部分404中提供晶体管441，同时在电路部分421中提供晶体管442，它们之间夹着剥离层452和绝缘层453。在晶体管441和442上形成绝缘层461、454和455，并在绝缘层455上形成由第一导电层457d、有机化合物层458和第二导电层459构成的存储元件443。有机化合物层458独立地由充当隔层的绝缘层460b分隔。将第一导电层457d连接到晶体管441的布线层上，从而将存储元件443电连接到晶体管441上。
在图14B中所示的半导体器件中，将第二导电层459堆叠在布线层456a和导电层475c上以彼此电连接。在绝缘层455上，形成导电层457a和天线431a、导电层457b和天线431b、导电层457e和天线431c，和导电层457f和天线431d的各自的堆叠层。形成导电层457e，其在绝缘层455中形成的开口中与布线层456b接触以到达布线层456b，这将天线电连接到存储元件部分404和电路部分421上。在天线431a、431b、431c和431d下方的导电层457a、457b、457e和457f也改进了绝缘层455与天线431a、431b、431c和431d之间的粘合性。在此实施方式中，使用聚酰亚胺薄膜作为绝缘层455，导电层457a、457b、457e和457f各自使用钛膜，且天线431a、431b、431c和431d各自使用铝膜。
在绝缘层455中形成开口(也称作接触孔)以使第一导电层457d与晶体管441，导电层457c与布线层456a、导电层457e与布线层456b彼此接触。由于在通过扩大开口来提高导电层之间的接触面积时电阻降低，在此实施方式中设置开口以使将第一导电层457d与晶体管441相连的开口最小，导电层457c与布线层456a相连的开口其次，导电层457e与布线层456b相连的开口最大。在此实施方式中，将第一导电层457d与晶体管441相连的开口为5微米×5微米，将导电层457c与布线层456a相连的开口为50微米×50微米，且将导电层457e与布线层456b相连的开口为500微米×500微米。
在此实施方式中，从绝缘层460a到天线431b的距离a为500微米或更大，从第二导电层459的末端部分到绝缘层460a的末端部分的距离b为250微米或更大，从第二导电层459的末端部分到绝缘层460c的末端部分的距离c为500微米或更大，从绝缘层460c的末端部分到天线431c的距离d为250微米或更大。在电路部分421中部分形成绝缘层460c，因此，部分晶体管442被绝缘层460c覆盖，且其余部分未被绝缘层460c覆盖。
此实施方式的半导体器件的顶视图为图17A和17B。图17A中的存储元件部分404的放大图是图17B并且如图17B中所示，形成存储元件451。
RF输入部分401包括高电位电源(VDD)端子、低电位电源端子、和时钟信号(CLK)端子。在此实施方式中，使用接地电位(GND)作为低电位电源。RF输入部分401通过调整接收自天线(未显示)的电波来产生VDD，同时通过将接收到的电波分频来产生CLK。将逻辑电路部分402连接到高电位电源和接地电位上，向其中输入时钟信号。
在外部输入部分403中提供多个衬垫；包括例如信号输出(DATAOUT)衬垫、写入信号输入(WEB)衬垫、读取信号输入(REB)衬垫、时钟信号(CLK)衬垫、接地电位(GND)衬垫、高电位电源(VDD)衬垫、和写入电源(VDDH)衬垫。
在存储元件部分404中，提供VDDH端子(通过VDDH衬垫向其中输入信号)、VDD端子(通过VDD衬垫向其中输入信号)、GND端子(通过GND衬垫向其中输入信号)、CLK端子(通过CLK衬垫向其中输入信号)、REB端子(通过REB衬垫向其中输入信号)、WEB端子(通过WEB衬垫向其中输入信号)。此外，将RF输入部分401的高电位电源(VDD)端子和存储元件部分404的VDDH端子经由二极管406彼此相连。通过由此经由二极管相连，可以在向存储元件部分写入数据时防止连接到高电位电源(VDD)端子和VDDH端子末端的电源之间的短路。在图17A和17B中所示的半导体器件中，优选在CLK衬垫与CLK端子之间、在REB衬垫与REB端子之间，或在WEB衬垫与WEB端子之间提供保护电路。
调节电路部分405包括多个电阻器。存储元件部分404中的CLK端子经由任何一个晶体管连接到逻辑电路部分402上。此外，存储元件部分404中的REB端子经由另一晶体管连接到逻辑电路部分402上。调节电路部分405进行调节以致在使用外部信号向存储元件部分404写入数据或从中读取数据时不会从逻辑电路部分402向存储元件部分404输入不必要的控制信号。类似地，电阻器407也进行调节以致在向存储元件部分404写入数据时不会从逻辑电路部分402向存储元件部分404输入信号。也就是说，电阻器407充当调节电路。
通过使用这种半导体器件，将电源电压或信号从外部输入部分403直接输入存储元件部分404，这样可以向存储元件部分404写入或从中读取数据(对应于信息)。
此外，在不直接将信号输入外部输入部分403的情况下，可以通过RF输入部分由天线部分接收到的电波内部产生电源和信号，以致可以从存储元件部分404中读取数据。
在本发明的电路构成中，在向存储元件部分404写入数据时，来自外部输入部分403的信号被二极管406阻挡，而存储元件部分404的VDDH固定在RF输入部分401的VDD，从而稳定地通过来自天线的信号从存储元件部分404中读取数据。
接着，在图18B中显示调节电路部分405的构造与图18A不同的半导体器件的构造。图18B中所示的半导体器件包括RF输入部分411、逻辑电路部分412、外部输入部分413、存储元件部分414、调节电路部分415、二极管416和电阻器417。图18B的半导体器件中的调节电路部分415由开关构成。作为开关，可以使用倒相器、模拟开关或类似物。在此实施方式中，使用倒相器和模拟开关；将倒相器和模拟开关的输入端子连接在电阻器417和WEB端子之间，并将倒相器的输出端子与模拟开关彼此连接。放置电阻器417以便在没有向WEB进行外部输入时将VDD输入WEB，而在具有外部输入时，该输入具有优先性。调节电路部分415以下列方式向存储元件部分414稳定地供应信号：在通过外部输入向WEB输入低信号的情况下，也就是在外部输入的情况下，阻挡来自逻辑电路部分412的不必要信号，而在向WEB输入高信号的情况下或在没有外部输入的情况下，阻挡通过外部输入的REB和CLK信号。
这种半导体器件也可以与基于图18A的方框图描述的半导体器件类似地运行。但是，由于包括倒相器和模拟开关的调节电路部分415可用于产生电源，二极管416的阈值电压降低VDDH的电位的问题不会出现。
图22是图17A和17B中所示的半导体器件的电路与图18A对应的示意图。在此半导体器件中，提供占据最大面积的逻辑电路部分402，并与逻辑电路部分402相邻地提供RF输入部分401和存储元件部分404。在存储元件部分404的一个区域中彼此相邻地提供调节电路部分415和电阻器407。与RF输入部分401相邻地提供外部输入部分403。优选可在与半导体器件的一侧接触的区域中提供包括衬垫的外部输入部分403。这是因为，可以使用半导体器件的一侧作为标准进行衬垫连接附着。这些电路和类似物可以通过上述实施方式中所述的制造方法制造。图18A和18B是图17A和17B中所示的半导体器件的电路的方框图。图18A中的半导体器件的方框图包括RF输入部分401、逻辑电路部分402、外部输入部分403、存储元件部分404、调节电路部分405、二极管406和电阻器407。图18B中的方框图包括RF输入部分411、逻辑电路部分412、外部输入部分413、存储元件部分414、调节电路部分415、二极管416和电阻器417。
将从外部输入端子输入的电压和信号输入存储元件部分404以便将数据(信息)写入存储元件部分404。写入的数据再以下列方式从存储元件部分404中读取：通过天线接收AC信号，RF输入部分401将信号和电压输入逻辑电路部分402；然后信号通过逻辑电路部分402变成控制信号，并将控制信号输入存储元件部分404。
图18A和18B中所示的半导体器件在调节电路部分的构造方面彼此不同；调节电路部分405由电阻器构成，而调节电路部分415由开关构成。电阻器407和417各自是负载(pull-up)电路，其充当调节电路部分。调节电路部分405进行调节以致在向存储元件部分404写入数据时不会从逻辑电路部分402向存储元件部分404输入不必要的控制信号。类似地，电阻器407也进行调节以致在向存储元件部分404写入数据时不会从逻辑电路部分402向存储元件部分404输入信号。在向存储元件部分404写入数据时，来自外部输入部分403的信号被二极管406阻挡，而存储元件部分404的VDDH固定在由RF输入部分401施加的VDD，以便稳定地从存储元件部分404中读取数据。基于图18A的方框图作出的描述也适用于图18B的情况。
此外，可提供天线以覆盖存储元件部分或环绕存储元件部分而不覆盖存储元件部分。在覆盖存储元件部分的情况下，天线可以完全或部分覆盖存储元件部分。天线部分和存储元件部分彼此覆盖的结构改进了可靠性，因为可以降低在通过天线进行通信时叠加在信号上的由噪音或类似物引起的半导体器件的缺陷操作或由电磁感应产生的电动势的波动或类似情况。此外，也可以使该半导体器件小型化。
作为能够以非接触方式传送和接收数据的上述半导体器件中的信号传输系统，可以使用电磁耦合系统、电磁感应系统、微波系统或类似系统。可以考虑预期用途来适当选择传输系统，并可以根据传输系统来提供最佳天线。
例如，如果使用电磁耦合系统或电磁感应系统(例如13.56MHz谱带)作为半导体器件中的信号传输系统，利用由电场密度的变化引起的电磁感应；因此，将充当天线的导电层形成环形(例如环形天线)或螺旋形(例如螺旋天线)。图21A至21C显示了在衬底501上形成的充当天线的导电层502和包括集成电路的芯片半导体器件503的实例。
如果在半导体器件中使用微波系统(例如UHF谱带(860至960MHz谱带)，2.45GHz谱带等)作为信号传输系统，可以考虑用于信号传输的电磁波的波长来适当设置充当天线的导电层的形状，如长度。例如，可以将充当天线的导电层形成直线形状(例如偶极子天线，见图21A)、平面形状(例如平板天线(patch antenna)，见图21B)、带形(见图21C和21D)或类似形状。充当天线的导电层的形状不限于直线形；考虑到电磁波的波长，充当天线的导电层也可以以曲线、波形(meander)或它们的组合形式提供。
充当天线的导电层由导电材料通过CVD、溅射、印刷法，如丝网印刷或凹版印刷，液滴输出法、分配法、镀敷法或类似方法形成。导电层以选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)的元素或含有该元素作为其主要组分的合金材料或化合材料的单层结构或多层结构构成。
在使用丝网印刷法形成充当天线的导电层的情况下，例如，可以通过选择性印刷导电糊来提供导电层，在该导电糊中，使各具有数纳米至数十微米的粒度的导电粒子溶解或分散在有机树脂中。作为导电粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)中的一种或多种的金属粒子、卤化银细粒、或分散性纳米粒子。此外，作为导电糊中所含的有机树脂，可以使用一种或多种各自充当金属粒子的粘合剂、溶剂、分散剂或涂布成分的有机树脂。通常，可以使用有机树脂，例如环氧树脂或有机硅树脂。当形成导电层时，优选在施加导电糊后进行烘焙。例如，在使用含银作为其主要组分的细粒(例如粒度为1纳米或更大和100纳米或更小)作为导电糊的材料的情况下，可以通过在150至300℃下烘焙来固化，以获得导电层。或者，可以使用含有焊剂或无铅焊剂作为其主要组分的细粒；在这种情况下，优选使用粒度为20微米或更小的细粒。焊剂或无铅焊剂具有低成本的优点。
此外，除了上述材料外，也可以对天线使用陶瓷、铁素体或类似物。
此外，在施加电磁耦合系统或电磁感应系统并在提供与金属接触的具有天线的半导体器件的情况下，优选可在半导体器件和金属之间提供具有磁导性的磁材料。在提供与金属接触的具有天线的半导体器件的情况下，涡电流根据磁场变化在金属中流动，且由涡电流产生的去磁场损害磁场的变化以降低通信距离。因此，通过在半导体器件和金属之间提供具有磁导性的材料，可以抑制金属的涡电流，由此抑制通信距离的降低。要指出，可以使用具有高磁导率和低的高频波损失的铁素体或金属薄膜作为磁材料。
此外，当提供天线时，可以在一个衬底上直接形成半导体元件(例如晶体管)和充当天线的导电层，或者，可以在不同衬底上提供半导体元件和充当天线的导电层，然后彼此电连接。
至于包括第一导电层457d、有机化合物层458和第二导电层459的存储元件443，由于存储元件内的粘合性良好，在作为第一衬底的衬底400上形成后转置到第二衬底上的步骤中施加的力不会导致在层间界面处出现如薄膜剥离的缺陷。因此，存储元件可以在良好形式下剥离并转置以制造半导体器件。
具有在此实施方式中制成的存储元件的半导体器件在存储元件内具有良好粘合性；因此，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而可以在低成本下制造半导体器件，并根据预期用途具有广泛的功能。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使装置或工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
(实施方式7)
在此实施方式中，描述了在具有上述构造的半导体器件中的数据读取和写入。
首先，使用图2A至2C和3A至3C描述在无源矩阵型半导体器件中对存储元件进行数据写入时的操作。数据写入可以通过光学作用或电作用来进行。首先描述通过电作用进行数据写入的情况(图3A至3C)。要指出，通过改变存储单元的电特性来进行写入；且存储单元的初始状态(施加电作用之前的状态)被标作数据“0”，而电特性改变后的状态被标作数据“1”。
在将数据“1”写入存储单元721的情况下，首先通过解码器723和724和选择器725选择存储单元721。具体而言，通过解码器724向连接到存储单元721上的字线W3施加预定电压V2。连接到存储单元721上的位线B3通过解码器723和选择器725连接到电路726上。然后，将写入电压V1从电路726输出到位线B3。由此，在用于构造存储单元721的第一导电层与第二导电层之间施加电压Vw(＝V1-V2)。通过适当选择电位Vw，可以以物理或电方式改变导电层之间的有机化合物层，由此写入数据“1”。具体而言，可以改变在读取操作电压下在数据“1”状态下的第一导电层与第二导电层之间的电阻以致比数据“0”状态下小得多。例如，可以在(V1，V2)＝(0V，5至15V)或(3至5V，-12至-2V)的范围内适当选择电压。电压Vw可以为5至15V或-15至-5V。
要指出，控制未经选择的字线和位线以便不在与其相连的存储单元中写入数据“1”。例如，可以使未经选择的字线和位线达到浮态。在用于构造各存储单元的第一导电层与第二导电层之间，必须提供确保选择性的特性，例如二极管特性。
同时，在将数据“0”写入存储单元721的情况下，不向存储单元721施加电作用。作为电路操作，例如，与写入数据“1”的情况类似地，通过解码器723和724和选择器725选择存储单元721；但是，将从电路726到位线B3的输出电位设定为与所选字线W3的电位或未经选择的字线的电位相同的程度，从而在用于构造存储单元721的第一导电层与第二导电层之间施加在不改变存储单元721的电特性的程度内的电压(例如-5至5V)。
下面描述通过光学作用进行数据写入的情况(见图20A至20C)。在这种情况下，第二导电层753a必须传输激光。通过用激光从具有透光性的导电层(在此是第二导电层753a)一侧照射有机化合物层752，写入数据；在此，通过用激光选择性照射有机化合物层752的所需部分，破坏有机化合物层752。将被破坏的有机化合物层绝缘，由此具有比其它部分大得多的电阻。由此，利用激光照射引起的两个导电层(它们之间夹着有机化合物层752)之间的电阻变化，写入数据。例如，在没有进行激光照射的有机化合物层的数据被假定为“0”时，在写入数据“1”时通过用激光选择性照射有机化合物层的所需部分并破坏有机化合物层，提高电阻。
此外，在被通过吸收光来生成酸的化合物(光致酸生成剂)掺杂的共轭聚合物用于有机化合物层752的情况下，当用激光照射有机化合物层752时，电导率仅在有机化合物层752的被照射部分中提高，而其未照射部分没有电导率。相应地，通过用激光选择性照射有机化合物层的所需部分，利用有机化合物层的电阻变化写入数据。例如，在没有进行激光照射的有机化合物层的数据被假定为“0”时，在写入数据“1”时，通过用激光选择性照射有机化合物层的所需部分来提高电导率。
在激光照射的情况下，通过激光照射实现有机化合物层752的电阻变化，为此使束斑变窄到微米级，尽管这取决于存储单元721的尺寸。例如，当直径1微米的激光束以10米/秒的直线速度通过时，各存储单元中所含的有机化合物层被激光照射的时长为100纳秒(nsec)。为了在100纳秒的短时间内改变相，激光功率可以为10mW且功率密度可以为10kW/mm2。此外，在用激光选择性照射的情况下，优选使用脉冲激光照射装置。
在此，使用图20C简要描述激光照射装置的情况。激光照射装置1001配有对激光照射进行各种控制的计算机(下文称作PC)1002；输出激光的激光振荡器1003；激光振荡器1003的电源1004；用于使激光减弱的光学系统(ND过滤器)1005；用于调制激光强度的声光调制器(AOM)1006；由用于聚集激光横截面的透镜、用于改变光程的镜子和类似物构成的光学系统1007；具有x-轴滑台和y-轴滑台的移动装置1009；用于从PC输出的控制数据的数字模拟转化的D/A转化器部分1010；根据从D/A转化器部分输出的模拟电压控制声光调制器1006的驱动器1011；输出用于驱动移动装置1009的驱动信号的驱动器1012；和用于将激光聚焦在被照射的物体上的自动聚焦装置1013(见图20C)。
作为激光振荡器1003，可以使用能够振荡紫外光、可见光或红外光的激光振荡器。作为激光振荡器，可以使用KrF、ArF、XeCl、Xe或类似物的受激准分子激光振荡器；He、He-Cd、Ar、He-Ne、HF或类似物的气体激光振荡器；使用被Cr、Nd、Er、Ho、Ce、Co、Ti或Tm掺杂的YAG、GdVO4、YVO4、YLF、YAlO3或类似物的晶体的固态激光振荡器；或GaN、GaAs、GaAlAs、InGaAsP或类似物的半导体激光振荡器。至于固态激光振荡器，可以优选施加基波或第二至第五谐波。
接着，描述使用激光照射装置的照射法。当在移动装置1009中放置带有有机化合物层的衬底时，PC1002用位于该图外部的照相机检测要被激光照射的有机化合物层的位置。随后，基于检出的位置数据，PC1002产生用于使移动装置1009移动的移动数据。
然后，PC 1002经由驱动器1011控制声光调制器1006的光输出量，由此通过光学系统1005使激光振荡器1003输出的激光减弱，然后通过声光调制器1006控制其光量至预定光量。另一方面，通过光学系统1007改变从声光调制器1006输出的激光的光程和束斑形式，并通过透镜聚集，然后用该光照射衬底750。
此时，控制移动装置1009以便根据PC 1002产生的移动数据在x方向和y方向上移动。结果，用激光照射预定位置，将激光的光能密度转化成热能，并可以用激光选择性照射在衬底750上提供的有机化合物层。要指出，尽管在此描述了通过使移动装置1009移动来进行激光照射的情况，也可以通过调节光学系统1007来使激光在x方向和y方向上移动。
根据如上所述通过激光照射进行数据写入的本发明的结构，可以容易地大量制造半导体器件。相应地，可以以低成本提供半导体器件。
接着，描述在无源矩阵型半导体器件中由存储元件进行数据读取时的操作(见图3A至3C)。利用用于构造各存储单元的第一导电层与第二导电层之间、具有数据“0”的存储单元与具有数据“1”的存储单元之间的电特性差异进行数据读取。例如，当用于构造具有数据“0”的各存储单元的第一导电层与第二导电层之间的有效电阻(下文仅称作各存储单元的电阻)在读取电压下为R0，而具有数据“1”的各存储单元的电阻在读取电压下为R1时，描述了利用电阻差读取数据的方法。要指出R1＜＜R0。在读取/写入电路中，可以考虑图3B中所示的使用电阻器746和差动放大器747的电路726例如作为读取部分的构造。电阻器746具有电阻值Rr，且R1＜Rr＜R0。可以提供晶体管748代替晶体管746，并可以提供时钟控制的倒相器749代替差动放大器(图3C)。将在读取的情况下高且在非读取的情况下低的信号Φ或反信号输入时钟控制的倒相器749。不言而喻，电路构造不限于图3A至3C。
当从存储单元721读取数据时，首先通过解码器723和724和选择器725选择存储单元721。具体而言，通过解码器724对连接到存储单元721上的字线Wy施加预定电压Vy。连接到存储单元721上的位线Bx通过解码器723和选择器725连接到电路726的端子P上。结果，通过电阻器246(电阻值Rr)和存储单元721(电阻值R0或R1)的电阻分配测定端子P的电位Vp。因此，在存储单元721具有数据“0”的情况下，Vp0＝Vy+(V0-Vy)x R0/(R0+Rr)；在存储单元721具有数据“1”的情况下，Vp1＝Vy+(V0-Vy)x R1/(R1+Rr)。相应地，在图3B中在Vp0与Vp1之间选择Vref，而在图3C中在Vp0与Vp1之间选择时钟控制的倒相器的改变点，以便根据数据“0”/“1”输出低/高(或高/低)作为输出电位Vout，由此进行数据读取。
例如，差动放大器在3V的Vdd下运行，并将Vy设定为0V，V0设定为3V，Vref设定为1.5V。如果R0/Rr＝Rr/R1＝9，在存储单元的数据为“0”时Vp0为2.7V并输出High作为Vout，同时在存储单元的数据为“1”时Vp1为0.3V并输出Low作为Vout。由此，可以从存储单元中读取数据。
在上述方法中，通过利用电阻值与电阻分配中的差异，通过电压值读取有机化合物层752的电阻。不言而喻，读取方法不限于此。例如，除了利用电阻差外，也可以利用电流值的差读取数据。此外，在存储单元的电特性具有二极管特性的情况下，其中阈值电压在数据“0”与“1”的情况之间不同，也可以利用阈值电压差读取数据。
接着，描述对有源矩阵型半导体器件中的存储元件进行数据写入时的操作(见图4A和4B，和5A至5C)。
首先描述通过电作用进行数据写入的情况。要指出，通过改变存储元件的电特性来进行写入；且存储单元的初始状态(施加电作用之前的状态)被标作数据“0”，而电特性改变后的状态被标作数据“1”。
在此描述在第n行和第m列中将数据写入存储单元231的情况。在第n行和第m列中将数据“1”写入存储单元231的情况下，首先通过解码器223和224和选择器225选择存储单元231。具体而言，通过解码器224向连接到存储单元231上的字线Wn施加预定电压V22。连接到存储单元231上的位线B3通过解码器223和选择器225连接到包括读取电路和写入电路的电路226上。然后，将写入电压V21从电路226输出到位线B3。
由此，开启构成存储单元的晶体管210a并将存储元件215b电连接到位线上，然后施加大致Vw(＝Vcom-V21)的电压。要指出，将存储元件215b的一个电极连接到电位Vcom的共用电极上。通过适当选择电位Vw，以物理或电方式改变导电层之间的有机化合物层，由此写入数据“1”。具体而言，可以改变在读取操作电压下在数据“1”状态下的第一电极层与第二电极层之间的电阻以致比数据“0”状态下小得多，或可以简单缩短电路。要指出，可以在(V21，V22，Vcom)＝(5至15V，5至15V，0V)或(-12至0V，-12至0V，3至5V)的范围内适当选择电位。电压Vw可以为5至15V或-15至-5V。
要指出，控制未经选择的字线和位线以便不在与其相连的存储单元中写入数据“1”。例如，可以对连接到存储单元上的未经选择的字线施加用于关闭各存储单元的晶体管的电位(例如0V)以使未经选择的位线达到浮态，或可以施加大致等于Vcom的电位。
另一方面，在将数据“0”写入存储单元231的情况下，不向存储单元231施加电作用。作为电路操作，例如，与写入数据“1”的情况类似地，通过解码器223和224和选择器225选择存储单元231；但是，将从电路226到位线B3的输出电位设定为与Vcom相同的程度或使位线B3为浮态。因此，对存储元件215b施加低电压(例如-5至5V)或不施加电压以便不改变电特性，由此实现数据“0”的写入。
下面描述通过光学作用进行数据写入的情况。在这种情况下，通过使用激光照射装置用激光从具有透光性的导电层一侧照射有机化合物层，写入数据。作为激光照射装置，可以使用与用图20A至20C对无源矩阵型半导体器件所描述的相同的装置。
在使用有机化合物材料作为有机化合物层的情况下，通过激光照射将有机化合物层氧化或碳化以使其绝缘。由此，用激光照射的存储元件的电阻值提高，而没有用激光照射的存储元件的电阻值不变。在使用被光致酸生成剂掺杂的共轭聚合物材料的情况下，通过激光照射为有机化合物层提供电导率。也就是说，向用激光照射的存储元件提供电导率，而没有向未用激光照射的存储元件提供电导率。
接着，描述通过电作用进行数据读取时的操作。在此，电路226具有包括电阻器246和差动放大器247的构造；但是，电路226的构造不限于此，并可以使用任何构造。
描述在有源矩阵型半导体器件中通过电作用进行数据读取时的操作。利用存储元件215b在具有数据“0”的存储单元与具有数据“1”的存储单元之间的电特性差异进行数据读取。例如，当用于构造具有数据“0”的各存储单元的存储元件电阻在读取电压下为R0，而用于构造具有数据“1”的各存储单元的存储元件电阻在读取电压下为R1时，描述了利用电阻差读取数据的方法。要指出R1＜＜R0。在读取/写入电路中，可以考虑图5B中所示的使用电阻器246和差动放大器247的电路226例如作为读取部分的构造。电阻器具有电阻值Rr，且R1＜Rr＜R0。可以提供晶体管249代替晶体管246，并可以提供时钟控制的倒相器248代替差动放大器(图5C)。不言而喻，电路构造不限于图5A至5C。
当在第x行和第y列中从存储单元231读取数据时，首先通过解码器223和224和选择器225选择存储单元231。具体而言，通过解码器224对连接到存储单元231上的字线Wy施加预定电压V24。连接到存储单元231上的位线Bx通过解码器223和选择器225连接到电路226的端子P上。结果，通过电阻器246(电阻值Rr)和存储元件215b(电阻值R0或R1)的电阻分配测定端子P的电位Vp。因此，在存储单元231具有数据“0”的情况下，Vp0＝Vcom+(V0-Vcom)x R0/(R0+Rr)；在存储单元231具有数据“1”的情况下，Vp1＝Vcom+(V0-Vcom)xR1/(R1+Rr)。相应地，在图5B中在Vp0与Vp1之间选择Vref，而在图5C中在Vp0与Vp1之间选择时钟控制的倒相器的改变点，以便根据数据“0”/“1”输出低/高(或高/低)作为输出电位Vout，由此进行数据读取。
例如，差动放大器在3V的Vdd下运行，并将Vcom设定为0V，V0设定为3V，Vref设定为1.5V。如果R0/Rr＝Rr/R1＝9并且不需要考虑晶体管210a的导通电阻，在存储单元的数据为“0”时Vp0为2.7V并输出High作为Vout，同时在存储单元的数据为“1”时Vp1为0.3V并输出Low作为Vout。由此，可以从存储元件中读取数据。
在上述方法中，通过利用存储元件215b的电阻值与电阻分配中的差异，通过电压值读取数据。当然，读取方法不限于此。例如，除了利用电阻差外，也可以利用电流值的差读取数据。此外，在存储单元的电特性具有二极管特性的情况下，其中数据“0”与“1”中的阈值电压不同，也可以利用阈值电压差读取数据。
具有上述构造的各存储元件和带有存储元件的半导体器件是非易失性存储器；因此，不必加入用于保存数据的电池，并且可以提供小的、薄的和轻的半导体器件。此外，通过使用上述实施方式中所用的绝缘材料作为有机化合物层，可以写入(加入)数据，但不能进行数据的重写；相应地，防止伪造以便可提供确保安全性的半导体器件。
要指出，此实施方式可以自由地与上述实施方式中所述的存储元件和具有存储元件的半导体器件的构造结合实施。
(实施方式8)
使用图12A描述此实施方式的半导体器件的构造。如图12A中所示，本发明的半导体器件20具有以非接触方式传输数据的功能，其包括电源电路11、时钟生成电路12、数据调制/解调电路13、用于控制另一电路的控制电路14、界面电路15、存储电路16、数据总线17和天线(天线线圈)18、传感器21和传感器电路22。
电源电路11是基于从天线18输入的交流信号而产生要供给半导体器件20中的各自电路的各种电力供应的电路。时钟生成电路12是基于从天线18输入的交流信号而产生要供给半导体器件20中的各自电路的各种时钟信号的电路。数据调制/解调电路13具有调制/解调要与读出器/写入器19通信的数据的功能。控制电路14具有控制存储电路16的功能。天线18具有传送和接收电磁波或电波的功能。读出器/写入器19与半导体器件通信，控制半导体器件，并控制该数据的加工。半导体器件不限于上述构造；例如，可以加入另一元件，例如电源电压的限幅电路或用于编码加工的硬件。
存储电路16包括存储元件，其中有机化合物层或相变层夹在一对导电层之间。要指出，存储元件16可以仅包括其中有机化合物层或相变层夹在一对导电层之间的存储元件或包括具有另一构造的存储电路。具有另一构造的存储电路相当于例如下列一个或多个：DRAM、SRAM、FeRAM、掩模ROM、PROM、EPROM、EEPROM和闪存器。
传感器21由半导体电路(例如电阻器)、电容耦合元件、电感耦合元件、光伏元件、光电转化元件、热电动势元件、晶体管、热敏电阻或二极管构成。通过传感器电路22，检测出阻抗、电抗、感应系数、电压或电流的变化并施以模拟/数字转化(A/D转化)，从而向控制电路14输出信号。
(实施方式9)
根据本发明，可以形成充当具有处理器电路的芯片(下文也称作处理器芯片、无线芯片、无线处理器、无线存储器、或无线标签)的半导体器件。本发明的半导体器件的应用范围很宽。例如，本发明的半导体器件可用于纸币、硬币、证券、证书、不记名债券、包装容器、书籍、记录介质、个人财产、车辆、食品、服装、健康产品、日用品、药品、电子器件或类似物。
具有本发明的存储元件的半导体器件在存储元件内具有良好的粘合性；因此，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此，也可以对衬底选择廉价材料，从而可以在低成本下制造半导体器件，并根据预期用途具有广泛的功能。因此，具有处理器电路的芯片也根据本发明具有低成本、小和薄尺寸和轻重量的特征，并因此适用于货币、广泛流通的硬币、或书籍、个人财产、服装或往往要携带的类似物。
纸币和硬币是在市场上流通的钱币并在其类别中包括在某一领域中与货币类似有效的类型(折扣券)、纪念币和类似物。证券是指支票、证书、期票或类似物，并可以带有具有处理器电路的芯片90(见图13A)。证书是指驾驶证、居留证或类似物，并可以带有具有处理器电路的芯片91(见图13B)。个人财产是指包、眼镜或类似物，并可以带有具有处理器电路的芯片97(见图13C)。不记名债券是指邮票、粮票(ricecoupons)、各种礼券或类似物。包装容器是指用于食品容器的包装纸和类似物，塑料瓶，或类似物，并可以带有具有处理器电路的芯片93(见图13D)。书籍是指硬皮书、平装本、或类似物，并可以带有具有处理器电路的芯片94(见图13E)。记录介质是指DVD软件、录像带或类似物并可以带有具有处理器电路的芯片95(见图13F)。车辆是指有轮车辆，例如自行车、轮船或类似物，并可以带有具有处理器电路的芯片96(见图13G)。食品是指食物制品、饮料或类似物。服装是指衣服、鞋类或类似物。健康产品是指医疗设备、健康设备或类似物。日用品是指家居、照明设备或类似物。药品是指医疗产品、农药或类似物。电子器件是指液晶显示器、EL显示器、电视机(TV机和薄TV机)、手提电话或类似物。
本发明的半导体器件通过安装到印刷电路板上，通过粘贴到其表面上或通过嵌入其中来固定到这类制品中。例如，在书籍的情况下，该半导体器件可以嵌在其纸中；在由有机树脂制成的包装的情况下，半导体器件可以嵌在有机树脂中。可以实现小和薄尺寸和轻重量的本发明的半导体器件即使在固定到制品上后也不会破坏制品本身的设计。此外，通过为纸币、硬币、证券、证书、不记名债券或类似物提供本发明的半导体器件，可以提供识别功能，并可以利用该识别功能防止伪造。此外，可以通过为包装容器、记录介质、个人财产、食品、服装、日用品、电子器件或类似物提供本发明的半导体器件来改进如检查系统的系统的效率。
接着，参照附图描述其上已经安装了本发明的半导体器件的电子器件的一种模式。在此例举的电子器件是移动电话，其包括外壳2700和2706、嵌板2701、框架2702、印刷线路板2703、操作按钮2704、和电池2705(见图12B)。嵌板2701可拆卸地装在框架2702中，并将框架2702配入印刷线路板2703中。框架2702的形状和尺寸根据嵌板2701要并入的电子器件而适当改变。在印刷线路板2703中，安装多个包装的半导体器件；本发明的半导体器件可用作包装的半导体器件之一。安装在印刷线路板2703上的多个半导体器件具有选自控制器、中央处理器(CPU)、存储器、电源电路、声音处理电路、发送/接收电路等的任何功能。
将嵌板2701经由连接膜2708连接到印刷线路板2703上。上述嵌板2701、框架2702和印刷线路板2703与操作按钮2704和电池2705一起容纳在外壳2700和2706中。提供嵌板2701上的像素区域2709以便透过位于外壳2700中的开放窗口观看。
如上所述，本发明的半导体器件具有小和薄尺寸和轻重量的特征。这些特征使得能够有效利用电子器件的外壳2700和2706内的有限空间。
此外，由于本发明的半导体器件包括具有单一结构的存储元件(其中将有机化合物层夹在一对导电层之间)，可以提供使用廉价半导体器件的电子器件。此外，由于使用本发明的半导体器件容易实现高集成度，可以提供使用具有大电容存储电路的半导体器件的电子器件。
此外，本发明的半导体器件中所含的存储元件(通过光学作用或电作用向其中写入数据)具有非易失性和能够追加写入数据的特征。这些特征使得能够防止由重写引起的伪造和能够追加写入新数据。因此，可以提供使用高功能和高度增值的半导体器件的电子器件。
要指出的是，外壳2700和2706的形状仅是移动电话的外部形状的一个实例；此实施方式的电子器件可以根据功能和预期用途变成各种形式。
[实施方案1]
在此实施方案中显示通过使用本发明和进行转置步骤来制造存储元件而获得的结果。
在玻璃衬底上堆叠作为第一导电层的钛薄膜、作为隔层覆盖第一导电层的一部分的厚度1.5微米的聚酰亚胺薄膜、作为绝缘层的厚度1纳米的氟化钙(CaF2)薄膜和作为有机化合物层的厚度10纳米的NPB薄膜，并使用不同材料和制造方法形成第二导电层，从而制造样品1至7。作为对比例，制造使用铝膜作为第二导电层的样品。在此实施方式中指出，在第一导电层上形成聚酰亚胺薄膜以具有开口后，进行氧(O2)灰化以除去第一导电层上的聚酰亚胺残余物。
第二导电层是：样品1中的铟膜(厚度：200纳米)；样品2中的铟膜(厚度：100纳米)与铝膜(厚度：200纳米)的堆叠层；样品3中的含有10重量％锡的铟-锡合金膜(厚度：200纳米)；样品4中的含有1重量％锡的铟-锡合金膜(厚度：200纳米)；样品5中的含有10重量％锡的铟-锡合金膜(厚度：100纳米)和铝膜(厚度：200纳米)的堆叠层；样品6中的含有10重量％镁的镁-铟合金膜(厚度：150纳米)；样品7中的锰膜(厚度：80纳米)。在样品1、2和7中，通过蒸发形成薄膜。样品3至5中的铟-锡合金膜是通过共蒸发铟和锡形成的薄膜，且样品6中的镁-铟合金膜是通过共蒸发镁和铟形成的薄膜。对比例中的铝膜也通过蒸发以200纳米的厚度形成。要指出，在所有样品中，各有机化合物层的面积为大约100平方毫米，且各第二导电层的面积为大约170平方毫米。也要指出，在铟-锡合金膜中，通过在铟中以0.1重量％或更多的量加入锡来降低电阻是优选的，因为可以容易地保持向外部端子的电导率。
在样品1至7和对比例的玻璃衬底上形成的各存储元件上，通过孔版(permeographic)印刷法施加环氧树脂，并在氮气氛中在110℃下加热60分钟，以形成厚度100至200微米的环氧树脂层。此后，将样品1至7和对比例的各存储元件剥离并转置到环氧树脂层上。各自的转置状态显示在表1中。
  样品   结构   转置状态   备注
  1   In   ○
  2   In\Al   ○
  3   InSn   ○   Sn 10wt％
  4   InSn   ○   Sn 1wt％
  5   InSn\Al   ○   Sn 10wt％
  6   InMg   ○   Mg 10wt％
  7   Mn   ○
  对比例   Al   ×
[表1]
在使用本发明制成的此实施方案中的所有样品1至7中，可以在良好状态下剥离而在观察时没有薄膜剥离、剥离残留或类似情况。另一方面，在形成铝膜作为第二导电层的对比例的存储元件的情况下，仅将铝膜转置到环氧树脂层上以便不会将存储元件从玻璃衬底上整个剥离。
如上所述，可以证实，由于使用本发明制成的存储元件在存储元件内具有良好粘合性，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而可以在低成本下制造半导体器件，并根据预期用途具有广泛的功能。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
[实施方案2]
在此实施方案中显示通过使用本发明和进行转置步骤来制造存储元件而获得的结果。
与实施方案1类似地，在玻璃衬底上堆叠作为第一导电层的钛薄膜、作为绝缘层的厚度1纳米的氟化钙(CaF2)薄膜和作为有机化合物层的厚度10纳米的NPB薄膜，并形成第二导电层。在此实施方案中，使用含有5重量％锡的铟-锡合金作为蒸发源，通过蒸发形成铟-锡合金薄膜作为厚度200纳米的第二导电层。要指出，有机化合物层的面积为大约1平方毫米，第二导电层的面积为大约170平方毫米。在此实施方案中也要指出，在第一导电层上形成聚酰亚胺薄膜以具有开口后，进行氧(O2)灰化以除去第一导电层上的聚酰亚胺残余物。
在此实施方案的玻璃衬底上形成的存储元件上，通过孔版印刷法施加环氧树脂，并在氮气氛中在110℃下加热60分钟，以形成厚度100至200微米的环氧树脂层。此后，将此实施方案中的存储元件剥离并转置到环氧树脂层上。
在使用本发明制成的此实施方案的存储元件可以在良好状态下剥离而在观察时没有薄膜剥离、剥离残留或类似情况。
如上所述，可以证实，由于使用本发明制成的存储元件在存储元件内具有良好粘合性，可以在良好状态下进行剥离和转置法。因此，可以自由地转置到任何衬底上，因此提高对衬底材料的选择性。此外，也可以对衬底选择廉价材料，从而可以在低成本下制造半导体器件，并根据预期用途具有广泛的功能。
通过本发明，可以制造具有存储元件并在存储元件内具有良好粘合性的半导体器件，从而可以在良好状态下进行转置步骤。因此，无需使工艺复杂化就可以在高产率下制造具有更高可靠性的半导体器件。
本申请基于2005年11月9日在日本专利局提交的日本专利申请系列号2005-325448，其整个公开内容经此引用并入本文。

Claims (7)

1.半导体器件制造方法，包括：
在第一衬底上形成第一电极；
对第一电极的表面进行氧化处理；
对第一电极的表面进行氮化处理；
形成与第一电极表面接触的有机化合物层；
在有机化合物层上形成第二电极以制造包括第一电极、有机化合物层和第二电极的存储元件；
将具有挠性的第二衬底粘贴到第二电极上；
从第一衬底上剥离存储元件；和
将该存储元件用粘合层粘贴到第三衬底上，
其中，进行氧化处理以减小第一电极和有机化合物层之间的界面的界面张力。
2.半导体器件制造方法，包括：
形成第一电极；
对第一电极的表面进行氧化处理；
对第一电极的表面进行氮化处理；
形成与第一电极表面接触的有机化合物层；
在有机化合物层上形成第二电极以制造存储元件。
3.半导体器件制造方法，包括：
形成第一电极；
对第一电极的表面进行氧化处理；
对第一电极的表面进行氮化处理；
形成与第一电极表面接触的有机化合物层；
在有机化合物层上形成第二电极以制造存储元件；
其中，进行氧化处理以减小第一电极和有机化合物层之间的界面的界面张力。
4.半导体器件制造方法，包括：
在第一衬底上形成第一电极；
对第一电极的表面进行氧化处理；
对第一电极的表面进行氮化处理；
形成与第一电极表面接触的有机化合物层；
在有机化合物层上形成第二电极以制造包括第一电极、有机化合物层和第二电极的存储元件；
将具有挠性的第二衬底粘贴到第二电极上；
从第一衬底上剥离存储元件；和
将该存储元件用粘合层粘贴到第三衬底上。
5.根据权利要求1至4中任一项所述的半导体器件制造方法，其中所述第二电极形成在氧气氛中。
6.根据权利要求1或4所述的半导体器件制造方法，所述方法还包括形成介于第一衬底和第一电极之间的剥离层。
7.根据权利要求1至4中任一项所述的半导体器件制造方法，其中所述有机化合物层选自聚酰亚胺树脂、丙烯酸树脂、聚酰胺树脂、苯并环丁烯树脂和环氧树脂。
CN201010167008.9A 2005-11-09 2006-11-02 半导体器件及其制造方法 Expired - Fee Related CN101950732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005325448 2005-11-09
JP2005-325448 2005-11-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800418726A Division CN101305465B (zh) 2005-11-09 2006-11-02 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101950732A CN101950732A (zh) 2011-01-19
CN101950732B true CN101950732B (zh) 2014-12-10

Family

ID=38004279

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800418726A Expired - Fee Related CN101305465B (zh) 2005-11-09 2006-11-02 半导体器件及其制造方法
CN201010167008.9A Expired - Fee Related CN101950732B (zh) 2005-11-09 2006-11-02 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2006800418726A Expired - Fee Related CN101305465B (zh) 2005-11-09 2006-11-02 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US7713800B2 (zh)
EP (1) EP1946374A4 (zh)
CN (2) CN101305465B (zh)
TW (1) TWI431827B (zh)
WO (1) WO2007055299A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618064B2 (ja) * 2005-09-12 2011-01-26 ソニー株式会社 半導体装置およびその製造方法
KR20070071968A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 다결정 실리콘 필름 제조방법 및 이를 적용한 박막트랜지스터의 제조방법
WO2007105575A1 (en) * 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
DE102006033713A1 (de) * 2006-05-30 2007-12-06 Osram Opto Semiconductors Gmbh Organisches lichtemittierendes Bauelement, Vorrichtung mit einem organischen lichtemittierenden Bauelement und Beleuchtungseinrichtung sowie Verfahren zur Herstellung eines organischen lichtemittierenden Bauelements
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2008066091A1 (en) * 2006-11-29 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Device, and method for manufacturing the same
US7449742B2 (en) * 2006-12-20 2008-11-11 Spansion Llc Memory device with active layer of dendrimeric material
JP5164745B2 (ja) * 2007-09-03 2013-03-21 株式会社半導体エネルギー研究所 記憶装置
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
KR20090075058A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 반도체 검사 장치의 접촉 단자
US8217380B2 (en) * 2008-01-09 2012-07-10 International Business Machines Corporation Polysilicon emitter BJT access device for PCRAM
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
US8178927B2 (en) * 2008-05-14 2012-05-15 Qimonda Ag Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same
JP2010028105A (ja) * 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
KR101015347B1 (ko) * 2009-02-16 2011-02-16 삼성모바일디스플레이주식회사 알에프아이디가 구비된 유기전계 발광 표시장치
JP2010257957A (ja) * 2009-04-01 2010-11-11 Seiko Epson Corp 有機エレクトロルミネッセンス装置
KR101321833B1 (ko) 2010-04-09 2013-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
US8822970B2 (en) * 2011-02-21 2014-09-02 Korea Advanced Institute Of Science And Technology (Kaist) Phase-change memory device and flexible phase-change memory device insulating nano-dot
KR101322354B1 (ko) * 2011-04-07 2013-10-25 한국과학기술원 습도 센서, 습도 센싱 방법 및 이를 위한 트랜지스터
US9230797B2 (en) 2011-05-26 2016-01-05 Empire Technology Development Llc Dielectric and/or capacitor formation
US9318506B2 (en) 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
US9573809B2 (en) 2012-03-30 2017-02-21 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same
TWI532162B (zh) * 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
CN104637852B (zh) * 2013-11-08 2018-10-19 昆山工研院新型平板显示技术中心有限公司 一种柔性基板的剥离方法
CN104600029B (zh) * 2015-01-16 2017-10-17 昆山工研院新型平板显示技术中心有限公司 一种柔性显示装置及其制作方法
CN104656996B (zh) * 2015-03-03 2017-08-29 京东方科技集团股份有限公司 触控单元、触控基板及其制作方法和柔性触控显示装置
TWI569327B (zh) * 2015-07-03 2017-02-01 友達光電股份有限公司 薄膜電晶體與其製作方法
CN110729269A (zh) * 2018-07-17 2020-01-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11856835B2 (en) * 2018-09-27 2023-12-26 Sharp Kabushiki Kaisha Method for manufacturing display device
CN111509353B (zh) * 2019-01-31 2022-03-01 群创光电股份有限公司 电子装置及天线装置
US11469491B2 (en) 2019-01-31 2022-10-11 Innolux Corporation Electronic device and antenna device
CN112216704A (zh) * 2019-07-12 2021-01-12 群创光电股份有限公司 线路结构以及包含其的电子装置
CN111081743B (zh) * 2019-12-11 2022-06-07 深圳市华星光电半导体显示技术有限公司 显示面板的制造方法及显示面板
JP7162164B1 (ja) * 2021-05-07 2022-10-28 福建晶▲しい▼新材料科技有限公司 半導体電熱膜の前駆体溶液、半導体電熱膜構造、及び電熱構造の製造方法
US11204292B1 (en) 2021-06-17 2021-12-21 King Abdulaziz University Deformable pressure sensor and methods of use thereof

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164850A (en) * 1990-01-29 1992-11-17 Sanyo Electric Co., Ltd. Liquid crystal device including tantalum nitride with specific nitriding ratio
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US7075501B1 (en) * 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW504941B (en) * 1999-07-23 2002-10-01 Semiconductor Energy Lab Method of fabricating an EL display device, and apparatus for forming a thin film
JP2002026277A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp メモリデバイス及びその駆動方法
JP2002026282A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
DE10045192A1 (de) * 2000-09-13 2002-04-04 Siemens Ag Organischer Datenspeicher, RFID-Tag mit organischem Datenspeicher, Verwendung eines organischen Datenspeichers
SG143945A1 (en) * 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4152665B2 (ja) * 2001-07-11 2008-09-17 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
CN100561687C (zh) 2001-12-26 2009-11-18 东京毅力科创株式会社 衬底处理方法及半导体装置的制造方法
JP3980918B2 (ja) * 2002-03-28 2007-09-26 株式会社東芝 アクティブマトリクス基板及びその製造方法、表示装置
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004128471A (ja) 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
WO2004017410A1 (ja) * 2002-08-19 2004-02-26 Seiko Epson Corporation 強誘電体メモリおよびその製造方法
JP2004119016A (ja) * 2002-09-20 2004-04-15 Semiconductor Energy Lab Co Ltd 発光装置
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US7186305B2 (en) * 2002-11-26 2007-03-06 Donald Ferrier Process for improving the adhesion of polymeric materials to metal surfaces
US7354647B2 (en) * 2003-03-19 2008-04-08 Dai Nippon Printing Co., Ltd. Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP4585209B2 (ja) * 2003-03-19 2010-11-24 大日本印刷株式会社 有機双安定性メモリ装置
US7173193B2 (en) 2003-03-31 2007-02-06 International Business Machines Corporation Method and structure for implementing enhanced interconnection performance of a land grid array (LGA) module and a printed wiring board
CN1691277B (zh) * 2004-03-26 2010-05-26 株式会社半导体能源研究所 用于制造半导体器件的方法
EP1810334B1 (en) * 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
JP4884784B2 (ja) 2005-01-28 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
KR101125174B1 (ko) 2005-01-31 2012-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치 및 반도체장치
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2008066091A1 (en) * 2006-11-29 2008-06-05 Semiconductor Energy Laboratory Co., Ltd. Device, and method for manufacturing the same

Also Published As

Publication number Publication date
US8088654B2 (en) 2012-01-03
CN101305465B (zh) 2010-06-09
US20070105285A1 (en) 2007-05-10
US7713800B2 (en) 2010-05-11
WO2007055299A1 (en) 2007-05-18
EP1946374A1 (en) 2008-07-23
EP1946374A4 (en) 2014-01-01
TW200735427A (en) 2007-09-16
US20100190312A1 (en) 2010-07-29
CN101305465A (zh) 2008-11-12
CN101950732A (zh) 2011-01-19
TWI431827B (zh) 2014-03-21

Similar Documents

Publication Publication Date Title
CN101950732B (zh) 半导体器件及其制造方法
CN1992369B (zh) 半导体器件以及半导体器件的制造方法
JP5622799B2 (ja) 半導体装置
US8174006B2 (en) Semiconductor device and manufacturing method thereof and method for writing memory element
JP5259160B2 (ja) 半導体装置の作製方法
US7829473B2 (en) Method for manufacturing memory element
CN101167189B (zh) 半导体器件的制造方法
KR20080048423A (ko) 기억장치 및 반도체 장치
US20070254432A1 (en) Semiconductor device and manufacturing method thereof
US8841642B2 (en) Memory element and method for manufacturing the same, and semiconductor device
JP5063084B2 (ja) 半導体装置の作製方法
US9006741B2 (en) Memory device in a programmed state having a memory layer comprising conductive nanoparticles coated with an organic film formed between two conductive layers
JP2006165535A (ja) 半導体装置
JP4869613B2 (ja) 記憶装置、及び記憶装置の作製方法
JP5459894B2 (ja) 半導体装置
JP4969141B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP2007318116A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210

Termination date: 20201102

CF01 Termination of patent right due to non-payment of annual fee