JP4585209B2 - 有機双安定性メモリ装置 - Google Patents

有機双安定性メモリ装置 Download PDF

Info

Publication number
JP4585209B2
JP4585209B2 JP2004076536A JP2004076536A JP4585209B2 JP 4585209 B2 JP4585209 B2 JP 4585209B2 JP 2004076536 A JP2004076536 A JP 2004076536A JP 2004076536 A JP2004076536 A JP 2004076536A JP 4585209 B2 JP4585209 B2 JP 4585209B2
Authority
JP
Japan
Prior art keywords
electrode
organic
organic bistable
memory device
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004076536A
Other languages
English (en)
Other versions
JP2004304179A (ja
Inventor
納 正 隆 加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004076536A priority Critical patent/JP4585209B2/ja
Publication of JP2004304179A publication Critical patent/JP2004304179A/ja
Application granted granted Critical
Publication of JP4585209B2 publication Critical patent/JP4585209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

発明の分野
本発明は、比較的簡素な構造を有し、かつ低駆動電圧で作動可能な有機双安定性素子およびこれを用いたメモリ装置、およびそれらの駆動方法に関する。
有機双安定性素子として、一対の電極の間に強誘電体層を挟んで積層構造としたものが知られている。強誘電体層を構成する物質としては、アンスラセンやTTF−CA(テトラチアフルバレンとテトラクロロ−p−ベンゾキノンからなる交互積層型電荷移動錯体)等が検討されている。(例えば、特開2001−345431号公報の第2−3頁、図1:特許文献1参照)。
また、強誘電体層の代りに、二層構造とした低導電性の有機薄膜の間に導電性薄膜を介在させた三層構造の積層体を用い、この積層対を一対の電極の間に挟んだ有機双安定性素子も提案されている。この低導電性の有機薄膜を構成する素材としては、AIDCN(2−アミノ−4,5−ジシアノイミダゾール)が使用されている。(例えば、WO 02/37500パンフレットの第6−8頁、第2図:特許文献2参照)。
上記特開2001−345431号公報に開示された有機双安定性素子は、スイッチング電圧が比較的高いため、駆動時の消費電力が増加するといった問題がある。また、WO 02/37500パンフレットに開示された有機双安定性素子は、強誘電体層のみ電極間に挟んだものに比較すると、スイッチング電圧を低くすることができる利点有するものの、一対の電極間に挟んだ積層対が三層構造を有するため、構造が複雑で、製造工程が増加するという欠点がある。
ところで、一般的に有機双安定性素子の駆動は、保護抵抗を設けることにより、素子に過大電流が流れないようにしている。しかしながら、この保護抵抗により、正バイアスおよび負バイアスの両極に流れる電流を制限してしまうため、素子の誤作動を招くという欠点がある。
特開2001−345431号公報 WO 02/37500パンフレット
発明の概要
今般、本発明者は、三層構造の積層体に用いられる低導電性の有機薄膜を構成する素材であるAIDCNを単層構造に適用し、これを一対の電極間に挟んだ積層構造とすることにより、構造が単純で製造工程の増加を招くことがなく、かつスイッチング電圧の低い有機双安定性素子が得られ、また得られた素子を駆動する際、正バイアス、または負バイアス側のいずれか一方に流れる電流を一定値に制限できる、との知見を得た。本発明は係る知見によるものである。従って、本発明の目的は、構造が単純で製造工程の増加を招くことがなく、かつスイッチング電圧の低い有機双安定性素子およびこれを用いたメモリ装置、およびそれらの駆動方法を提供することにある。
そして、本発明による有機双安定性素子は、第1電極と第2電極との間に有機薄膜が設けられた積層構造を有してなる有機双安定性素子であって、前記有機薄膜が、下記式(I)で表される有機物質を含んでなるものである。
Figure 0004585209
[式中、R、R、およびRは、
それらのうちの一つまたは二つが、それぞれ独立して、−H、−NH、−NHR、−NR、−SR、−X、−CX、−OH、−OCH、−OR、および−Rからなる群から選ばれる電子供与基(ここでRは、炭素数が1〜24の直鎖あるいは分岐状のアルキル基を示し、このアルキル基中の一つまたは二つ以上のメチレンが、−O−、−S−、−CO−、−CHW−(ここで、Wは、−F、−Cl、−Br、−I、−CN、または−CFを表す)、−CH=CH−、または−C≡C−の置換基によって置換されていてもよく(但し、これら置換基同士が隣接することはない)、Xは、−F、−Cl、−Br、もしくは−Iを表す)であり、
それ以外のR、R、またはRが、それぞれ独立して、−CN、−NO、−COR、−COOH、−COOR、および−SOHからなる群から選らばれる電子受容基である。]
また、本発明の態様においては、前記積層構造がさらに基板を含んでなり、前記第1電極または第2電極のいずれかが、前記基板上に接するよう積層されてなることが好ましい。
本発明の別の態様としての有機双安定性メモリ装置は、上記有機双安定性素子を用いて構成されてなるものである。また、好ましい態様としては、前記有機双安定性メモリ素子に情報を書込む際、正バイアス、または負バイアス側のいずれか一方に流れる電流を一定値に制限するリミッターを備えてなる有機双安定性メモリ装置である。
また、本発明の別の態様としての、有機双安定性素子の駆動方法は、前記有機双安定性素子に情報を書込む際、正バイアス、または負バイアス側のいずれか一方に流れる電流が、所定値以上に流れないように制限するものである。
本発明による有機双安定性素子にあっては、一対の電極間に有機薄膜を挟んだ構造を有し、その有機薄膜素材として所定のイミダゾール系化合物を用いることにより、構造が単純で、かつスイッチング電圧が低い有機双安定性素子を実現できる。
また、本発明によれば、情報を書込む際の正バイアス、または負バイアス側のいずれか一方に流れる電流が、所定値以上に流れないように制限されているので、誤作動の少ない有機双安定性メモリ装置を実現することができる。
発明の具体的説明
以下、本発明による有機双安定性素子およびその素子を用いたメモリ装置、ならびに駆動方法を、図面を参照しながら説明する。
図1は、本発明の有機双安定性素子の基本的な積層構造一例を示した断面概略図である。本発明の有機双安定性素子1は、基板2上に第1電極3、有機薄膜4、および第2電極5が順に積層された積層構造を有している。電気信号印加手段6は、第1電極と第2電極との間に電気信号を印加するためのもので、ここでは、電気信号印加手段6から第1電極3間が、そして電気信号印加手段6から第2電極間が電気的に導通されている。
基板2は、その上に、第1電極3、有機薄膜4、および第2電極5を順に積層するために用いられるものである。基材2は、ガラス、シリコン、もしくは石英等の無機基材か、または以下に例示する有機基材からなる。基板2はその上に設けられる各層を支持するためものであり省略することもできるが、基板2を有する方が、有機双安定性素子に剛性が付与されるため使用し易く、また、多数の素子を基板上に配列してメモリ装置等とすることが容易である。
有機基材としては、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、シンジオタクティック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリエーテルニトリル、ポリカーボネート、変性ポリフェニレンエーテル、ポリシクロヘキセン、ポリノルボルネン系樹脂、ポリサルホン、ポリエーテルサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド等を挙げることができるが、これらに限定されるものではなく、一般的なプラスチックも使用可能である。特に基板2が有機基材である場合、厚みが5μm〜300μm程度の薄いフレキシブルなフィルム状のものを使用すれば、得られる有機双安定性素子をフレキシブルなものとすることもできる。
第1電極3は、双安定性層である有機薄膜4との接合が適切に得られるよう、金属薄膜、比較的導電性の高い有機薄膜、もしくは導電性ペロブスカイト型酸化物薄膜等からなることが好ましい。金属薄膜は、Al、Pt、Au、Ag、Fe、Ni、Cr、Cu、Ti、Hf、Zn、Zr、Mo、またはTa等の導電性の高い金属を用いて形成することができる。導電性の高い有機薄膜は、PEDOT(3、4−ポリエチレンジオキシチオフェニレン/ポリスチレンサルフェイト)、または、適切にドープされた、ポリアニリン、ポリアセチレン、フラーレン、カーボンナノチューブ、もしくはカーボンナノワイヤー等を用いて形成することができる。また、導電性ペロブスカイト型酸化物薄膜により電極を形成することもでき、導電性ペロブスカイト型酸化物としては、IrOx、MnOx、NiOx、CuOx、もしくはRuOx等、またはそれらが適切にドーピングされたものが好適に使用できる。第1電極3の厚みは、素材の導電性にもよるが、概ね0.5nm〜5μm程度であることが好ましい。
メモリ層である有機薄膜4は、前記した式(I)で表される有機物質からなる。該有機物質は、少なくとも一つの電子供与基と、少なくとも一つの電子受容基を有する有機化合物である。電子供与基としては、−H、−NH、−NHR、−NR、−SR、−X、−CX、−OH、−OCH、−OR、または−Rが挙げられる。ここで、Rは炭素数が1〜24の直鎖あるいは分岐状のアルキル基を示し、このアルキル基中の一つまたは二つ以上のメチレンが、−O−、−S−、−CO−、−CHW−(Wは、−F、−Cl、−Br、−I、−CN、または−CFを表す)、−CH=CH−、または−C≡C−の置換基によって置換されていてもよい(但し、これら置換基同士が隣接することはない)。また、Xは、−F、−Cl、−Br、もしくは−Iを表す。一方、電子受容基としては、−CN、−NO、−COR、−COOH、−COOR、および−SOHが挙げられる。
有機薄膜4は、上記有機物質を用いて真空蒸着法等の気相法により形成したり、または、これらの有機物質を適当な溶剤で溶解して得られた溶液を用いてのスピンナーコーティング等の塗布方法により形成することができる。有機薄膜4の厚みとしては、5nm〜1000nmが適当である。
第2電極5は、第1電極3と同様、金属薄膜、比較的導電性の高い有機薄膜、または導電性ペロブスカイト型酸化物薄膜等からなり、電極の厚みも第1電極3と同様である。
本発明の有機双安定性素子は、メモリ装置好適に使用できる。メモリとして使用する際には、微小時間、有機双安定性素子に正もしくは負のパルス電圧を印加して書き込み(ON状態)、もしくは消去(OFF状態)とした後、微小時間、書き込み、もしくは消去のパルス電圧の絶対値よりも小さい定電圧を印加することにより、有機双安定性素子1がON状態にあるか、もしくはOFF状態にあるかを判定できる。素子特性は、第1電極3と第2電極5との間に、正もしくは負の電圧を印加することにより、両電極間に流れる電流を測定するか、もしくは両電極間に、正もしくは負の電流を流し、両電極間の電圧を測定することにより確かめることができる。
本発明においては、有機双安定性素子に情報を書込む際に、正バイアス、または負バイアス側のいずれか一方に流れる電流が、所定値以上に流れないように制限する。このように有機双安定素子に一定値以上の電流が流れないようにすることにより、ON/OFFのスイッチングを確実に行うことができ、誤作動の少ないメモリ装置を実現できる。正バイアス、または負バイアス側の電流は、測定器で電流制御したり、定電流ダイオードを用いることにより所定値以上に流れないように電流を制限することができる。
本発明の有機双安定性素子を用いて、図2に模式図で示すような有機双安定性メモリ装置を作製することができる。図3は、図2に示す有機像安定素子のメモリセルアレイの一部を拡大して示す平面図であり、図4は、図3中のA−A’線に沿って切断した断面図である。
有機双安定性メモリ装置7は、図2に示すように、有機双安定性素子1が単純マトリックス状に配列されたメモリセルアレイ8と、有機双安定性素子1に対して選択的に情報の書き込みまたは読み出しを行うための電極と、各種の回路とを備えたものである。各種回路には、例えば、第1電極3およびそれを選択的に制御するための第1駆動回路9や、第2電極5およびそれを選択的に制御するための第2駆動回路10、や信号検出回路(図示せず。)等が含まれる。
メモリセルアレイ8は、行選択のための第1電極(ワード線)3と、列選択のための第2電極(ビット線)5とが直交するように配列されたものである。すなわち、X方向に沿って第1電極3が所定ピッチで配列され、X方向と直交するY方向に沿って第2電極5が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第1電極がビット線、第2電極がワード線でもよい。
有機双安定性メモリ装置7は、具体的には、図3および図4に示すように、基板2上に第1電極3が図の左右方向を長手方向として配置され、その基板2上に第2電極5が図の上下方向を長手方向として配置されている。第1電極と第2電極の交差領域には、第1電極と第2電極の間に有機薄膜4(特にハッチで示す。)積層されている(図3の中央の第2電極5の下方を除去して示す)。
本発明の有機双安定性素子は、図5に示すような有機双安定性メモリ装置に好適に使用することもできる。図5は、本発明の有機双安定素子を用いた有機双安定性メモリ装置10を模式的に示した断面図であり、この有機双安定性メモリ装置10は、有機双安定性メモリ装置の制御を行うトランジスタ形成領域を有する。
トランジスタ形成領域を構成するトランジスタとしては、公知の構成のものを適用でき、薄膜トランジスタ(TFT)、あるいはMOSFETを用いることができる。図示の例ではTFTを用いており、トランジスタは、ドレイン電極12およびソース電極13、およびゲート電極14、ゲート絶縁膜15、活性層16ととから構成されている。ドレイン電極12およびソース電極13のいずれか一方(図ではドレイン電極12)には、取出電極17が接続されている。取出電極17は、下層側から第1電極3、有機薄膜4、および第2電極5が順に積層された本発明の有機双安定性素子1の第1電極3に接続されている。トランジスタなどが形成された基板2上には、取出電極17の部分を除いて層間絶縁膜18が設けられている。以上のように示したトランジスタ形成領域上に、本発明の有機双安定性素子1が形成されている。
以上に述べたように、本発明の有機双安定性素子は、その特性を応用し、電気的に書き込み、読み出し、消去可能な有機双安定性メモリ装置やその他の用途に使用できる。
以下に示す手順で図1の有機双安定性素子を作製した。まず、清浄なガラス基板を準備し、その上に、下部電極(第1電極)として厚みが100nmのアルミニウムの薄膜を、真空蒸着機((株)真空機工製、品番;VPC−410)を用い、約0.3nm/秒の蒸着レートにて形成した。形成したアルミニウムの薄膜上に、同様に真空蒸着機を用い、厚みが40nmの2−アミノ−4,5−ジシアノイミダゾール(東京化成(株)製)の有機薄膜を、約0.03nm/秒の蒸着レートで形成した。最後に有機薄膜上に、同様に真空蒸着機を用い、上部電極(第2電極)として、厚みが40nmのアルミニウムの薄膜を、約0.1nm/秒の蒸着レートにて形成した。
上記の下部電極、有機薄膜、および上部電極の形成する際には、真空蒸着機のチャンバー内の真空度を約3×10−6Torrに保って行ない、アルミニウムの成膜の際には、対象となる基板の温度を室温に保ち、有機薄膜の成膜の際には、対象となる基板の温度を50℃〜60℃に保った。蒸着膜の厚み、および蒸着レートは、いずれも水晶式膜厚計((株)アルバック製、品番;CRTM6000)を用いて制御した。
以上のようにして作製した有機双安定性素子の両電極間に電圧を印加し、両電極間を流れる電流を電流計(米国ケースレー社製、品番;237、電流電圧計および直流電源を兼ねる。)を用いて測定した。測定結果を図6および図7に示す。なお、電流値は、測定された電流値の絶対値を表す。
図6に示すように、電圧を印加し、第1電極の電位を0Vから下げていくと電流値が徐々に増加し、約−2Vで最大値に達し、その後、−3Vまで下げたが、電流値は一定であった(図中、矢印1で示す。)。このことは、有機双安定性素子が、高抵抗状態(OFF状態)から低抵抗状態(ON状態)へスイッチング(転移)したことを示すものであり、仮に電圧を印加する前の素子の状態を「0」の情報を有する状態とすると、「1」の情報の電気的な書込みが行われたことになる。
この後、電圧を−3Vから0Vまで一様に増加させるスキャンを行なうと、電流値の測定値は、電圧が0Vになる直前まで、上記の低抵抗状態へ転移した後の電流値のままであった(図中、矢印2で示す。)。このことは、有機双安定性素子が高抵抗状態から低抵抗状態にスイッチングすると、その状態が安定であるという双安定性を有していることを示すものである。なお、印加電圧が−1Vにおける高抵抗状態と低抵抗状態との電流値の差は10A〜10A程度であった。
次に、0Vから電圧を一様に増加させるスキャンを行なうと、図7に示すように、始めは電流値が徐々に増加したが、約1.5Vに達すると、電流値の絶対値が急激に低下した(図中、矢印3で示す。)。このことは、有機双安定性素子が、低抵抗状態(ON状態)から高抵抗状態(OFF状態)へスイッチングしたことを示すものであり、先に書きこまれた「1」の情報が消去され、「0」の情報を有する状態に戻ったことになる。
また、実施例において低抵抗状態(ON状態)にスイッチングした素子は電圧を0Vにしても低抵抗状態(ON状態)のままであり、この低抵抗状態は10日間以上保持された。このことは、この有機双安定性素子が不揮発性であり、書きこまれた「1」の情報が失われること無く、読み出せることを示している。
上記で得られた素子を低抵抗状態で10日間保持したものと、15時間保持したもののそれぞれに、−3Vから電圧を一様に増加させるスキャンを行なって、高抵抗状態にスイッチングさせたときの電流電圧特性は図8に示す通りであった(図中、矢印4で示す。)。上記の作製直後に測定した素子(図6および図7のもの)と一定時間保持したものとの、有機双安定性素子への0Vから−3Vまでの最初のスキャン後、−3Vから0Vまでのスキャンを行った電流電圧特性結果を図9に示す。図9に示されるように、本発明の有機双安定性素子は、時間の経過にかかわらず、非常に安定した駆動が可能であることを示している。
なお、電流電圧特性を測定する際、素子に対する過大電流を防止するため、また、素子を確実に動作させるために、負電圧側のリミッターを±50μAに設定した。
次に、実施例の有機双安定性素子の駆動に際して、電流計(米国ケースレー社製、品番;237)により電流値を80μmに制限して、電圧を印加して情報の書込みを行った。そのときの電流電圧特性を図10に示す。また、電流値に制限を設けなかったものについても電流電圧特性を測定した。結果を図11に示す。リミッターを設けなかったものは高抵抗状態(OFF状態)から低抵抗状態(ON状態)へのスイッチングは可能であったが、低抵抗状態(ON状態)から高抵抗状態(OFF状態)へはスイッチングできす、素子の誤作動を引き起こした。
比較例1
有機薄膜の素材としてアンスラセンを用いた以外は、実施例と同様に行なって得た有機双安定性素子は、スイッチングのための電圧が約20Vと高かった。
比較例2
有機薄膜の素材として、TTF−CAを用いた以外は、実施例と同様に行なって得た有機双安定性素子は、スイッチングのための電圧が約300V〜400Vと非常に高かった。
比較例3
有機薄膜を、2−アミノ−4,5−ジシアノイミダゾールを用いて有機薄膜を形成し、その上にアルミニウムの高導電性薄膜を形成し、さらにその上に2−アミノ−4,5−ジシアノイミダゾールの有機薄膜を形成して、三層構造とした以外は実施例と同様にして有機双安定性素子を作製した。得られた有機双安定性素子は、実施例の有機双安定性素子と同様にスイッチング電圧が低かったが、電極間に三つの層が積層された複雑な構造を有するため製造工程が増加し、製造時間が長くなる等の欠点を有するものであった。
本発明の有機双安定性素子の基本的な積層構造一例を示した断面概略図。 本発明の有機双安定性素子が単純マトリックス状に配置された有機双安定性メモリ装置を模式的に示す図である。 図2の有機双安定性メモリ装置のメモリセルアレイを示す平面図である。 図3のメモリセルアレイをA−A’線で切断した断面図である。 本発明の有機双安定性素子を薄膜トランジスタと組合せた有機双安定性メモリ装置を模式的に示す断面図である。 本発明の有機双安定性素子に負の電圧をかけたときの特性のグラフである。 本発明の有機双安定性素子に正の電圧をかけたときの特性のグラフである。 本発明の有機双安定性素子の不揮発性を示すグラフである。 本発明の有機双安定性素子の駆動安定性を示すグラフである。 リミッター設けて有機双安定性素子を駆動させた際の電流電圧特性を示すグラフである。 リミッター設けずに有機双安定性素子を駆動させた際の電流電圧特性を示すグラフである。
符号の説明
1 有機双安定性素子
2 基板
3 第1電極
4 有機薄膜
5 第2電極
6 電気信号印加手段
7、11 有機双安定性メモリ装置
8 メモリセルアレイ
9 第1駆動回路
10 第2駆動回路
12 ドレイン電極
13 ソース電極
14 ゲート電極
15 ゲート絶縁膜
16 活性層
17 取出電極
18 層間絶縁膜

Claims (3)

  1. 基板、および、第1電極と第2電極との間に単層構造の有機薄膜が設けられた積層構造を有してなる有機双安定性素子、を備えた有機双安定性メモリ装置であって、
    前記有機薄膜が、下記式(I):
    Figure 0004585209
    [式中、R、R、およびRは、
    それらのうちの一つまたは二つが、それぞれ独立して、−H、−NH、−NHR、−NR、−SR、−X、−CX、−OH、−OCH、−OR、および−Rからなる群から選ばれる電子供与基(ここでRは、炭素数が1〜24の直鎖あるいは分岐状のアルキル基を示し、このアルキル基中の一つまたは二つ以上のメチレンが、−O−、−S−、−CO−、−CHW−(ここで、Wは、−F、−Cl、−Br、−I、−CN、または−CFを表す)、−CH=CH−、または−C≡C−の置換基によって置換されていてもよく(但し、これら置換基同士が隣接することはない)、Xは、−F、−Cl、−Br、もしくは−Iを表す)であり、
    それ以外のR、R、またはRが、それぞれ独立して、−CN、−NO、−COR、−COOH、−COOR、および−SOHからなる群から選らばれる電子受容基である。]
    で表される有機物質を含んでなり、
    前記第1電極が前記基板の面方向に所定ピッチで配列しており、
    前記第2電極が前記基板の厚み方向に、前記第電極の配列方向と直交するように、所定ピッチで配列しており、
    前記第1電極と前記第2電極との交差領域に前記有機薄膜が設けられており、
    前記有機双安定性メモリ装置を駆動する際に、正バイアス、または負バイアス側のいずれか一方に流れる電流を一定値に制限するリミッターを備えてなる、有機双安定性メモリ装置。
  2. 前記第1電極または第2電極のいずれかが、前記基板上に接するよう積層されてなる、請求項1に記載の有機双安定性メモリ装置。
  3. ドレイン電極とソース電極とゲート電極とゲート絶縁層と活性層とから構成され、前記有機双安定性素子に接続されるとともに、前記有機双安定性メモリ装置の制御を行うトランジスタをさらに備えてなる、請求項1または2に記載の有機双安定性メモリ装置。
JP2004076536A 2003-03-19 2004-03-17 有機双安定性メモリ装置 Expired - Fee Related JP4585209B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004076536A JP4585209B2 (ja) 2003-03-19 2004-03-17 有機双安定性メモリ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003074987 2003-03-19
JP2004076536A JP4585209B2 (ja) 2003-03-19 2004-03-17 有機双安定性メモリ装置

Publications (2)

Publication Number Publication Date
JP2004304179A JP2004304179A (ja) 2004-10-28
JP4585209B2 true JP4585209B2 (ja) 2010-11-24

Family

ID=33421840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076536A Expired - Fee Related JP4585209B2 (ja) 2003-03-19 2004-03-17 有機双安定性メモリ装置

Country Status (1)

Country Link
JP (1) JP4585209B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816721B2 (en) 2004-11-11 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Transmission/reception semiconductor device with memory element and antenna on same side of conductive adhesive
JP2006165535A (ja) * 2004-11-11 2006-06-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP4884784B2 (ja) 2005-01-28 2012-02-29 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体装置
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
JP5089074B2 (ja) * 2005-04-28 2012-12-05 株式会社半導体エネルギー研究所 記憶装置
EP1717862A3 (en) 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
EP1946374A4 (en) 2005-11-09 2014-01-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
JP2004006351A (ja) * 2002-05-17 2004-01-08 Asia Pacific Fuel Cell Technology Ltd 水素貯蔵タンクの快速連結装置
JP2004064062A (ja) * 2002-06-07 2004-02-26 Mitsubishi Chemicals Corp 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
JP2004200569A (ja) * 2002-12-20 2004-07-15 Fuji Electric Holdings Co Ltd スイッチング素子及びその製造方法
JP2004304180A (ja) * 2003-03-19 2004-10-28 Dainippon Printing Co Ltd 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732239B2 (ja) * 1986-03-27 1995-04-10 株式会社東芝 半導体記憶素子
JP2728123B2 (ja) * 1995-07-24 1998-03-18 日本電気株式会社 スイッチング素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
JP2004006351A (ja) * 2002-05-17 2004-01-08 Asia Pacific Fuel Cell Technology Ltd 水素貯蔵タンクの快速連結装置
JP2004064062A (ja) * 2002-06-07 2004-02-26 Mitsubishi Chemicals Corp 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
JP2004200569A (ja) * 2002-12-20 2004-07-15 Fuji Electric Holdings Co Ltd スイッチング素子及びその製造方法
JP2004304180A (ja) * 2003-03-19 2004-10-28 Dainippon Printing Co Ltd 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法

Also Published As

Publication number Publication date
JP2004304179A (ja) 2004-10-28

Similar Documents

Publication Publication Date Title
JP5110414B2 (ja) 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US7075105B2 (en) Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
CN100546035C (zh) 存储元件和半导体装置
JP5157448B2 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
US20080042128A1 (en) Semiconductor Device and Manufacturing Method Thereof
US8158973B2 (en) Organic memory array with ferroelectric field-effect transistor pixels
US6541309B2 (en) Fabricating a molecular electronic device having a protective barrier layer
TW200537489A (en) Memory cell having an electric field programmable storage element, and method of operating same
TW454338B (en) Ferroelectric non-volatile memory device
TW201205724A (en) Semiconductor memory device and driving method thereof
JP5521006B2 (ja) 半導体装置
WO2007013174A1 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
KR19980024074A (ko) 금속-강유전체-금속-절연체 반도체 구조를 기본으로 한 비휘발성 메모리
JP2005183619A (ja) 不揮発メモリ装置
US20230010658A1 (en) Electronic switching device
WO2009115913A2 (pt) Processo de utilização e criação de papel à base de fibras celulósicas naturais, fibras sintéticas ou mistas como suporte físico e meio armazenador de cargas eléctricas em transístores de efeito de campo com memória auto-sustentáveis usando óxidos semi-condutores activos
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
US20150129826A1 (en) Flexible Non-Volatile Memory
WO2002052651A1 (fr) Dispositif de mémoire ferroélectrique
JP2017168661A (ja) 半導体記憶装置
JP4585209B2 (ja) 有機双安定性メモリ装置
DE10212962B4 (de) Halbleiterspeicherzelle mit Zugriffstransistor auf der Grundlage eines organischen Halbleitermaterials und Halbleiterspeichereinrichtung
JP2009302328A (ja) 有機トランジスタ、およびこれが用いられた有機半導体素子
JP5046524B2 (ja) 記憶素子、記憶装置、及び電子機器
US7354647B2 (en) Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees