JPH1120360A - Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法 - Google Patents

Ｉｃカード及び薄膜集積回路装置並びにそれらの製造方法

Info

Publication number
JPH1120360A
JPH1120360A JP19319797A JP19319797A JPH1120360A JP H1120360 A JPH1120360 A JP H1120360A JP 19319797 A JP19319797 A JP 19319797A JP 19319797 A JP19319797 A JP 19319797A JP H1120360 A JPH1120360 A JP H1120360A
Authority
JP
Japan
Prior art keywords
layer
card
substrate
transferred
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19319797A
Other languages
English (en)
Other versions
JP4042182B2 (ja
Inventor
Satoshi Inoue
聡 井上
Tatsuya Shimoda
達也 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP19319797A priority Critical patent/JP4042182B2/ja
Publication of JPH1120360A publication Critical patent/JPH1120360A/ja
Application granted granted Critical
Publication of JP4042182B2 publication Critical patent/JP4042182B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 薄くて軽く、さらには可撓性のあるＩＣカー
ドを提供すること。 【解決手段】 製造用基板１００上に形成された薄膜集
積回路を含む被転写層１４０を、配線１８Ａ〜１８Ｃを
有するカード基板２０に転写してＩＣカード１０を製造
する方法である。第１工程で、製造用基板１００に光照
射で剥離する分離層１２０を形成する。第２工程で、そ
の分離層１２０上にＩＣカードに搭載される薄膜集積回
路を含む被転写層１４０を形成する。このとき、端子と
なる部分を露出させて電極露出部１４１とする。第３工
程で、カード基板２０上に配線１８Ａ〜１８Ｃを形成す
る。第４工程で、配線１８Ａ〜１８Ｃと電極露出部１４
１が導通する位置関係にて、導電性接着剤１６０により
カード基板２０上に被転写層１４０を接合する。第４工
程で、被転写層１４０より製造用基板１００を除去す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣカード及び薄
膜集積回路装置並びにそれらの製造方法に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】従来よ
り、集積回路（ＩＣ）を含むＩＣカードとして、メモリ
カード、Ｉ／Ｏ（入出力回路）カード、ＩＳＯ準拠のカ
ードなどが知られている。ここで、ＩＳＯ準拠のカード
とは、集積回路としてマイクロプロセッサ、メモリーを
含むＩＣカードであり、セキュリティ機能を持たせるこ
とが可能であることから、医療、金融などの用途に広く
用いられている。また、メモリカードとは、集積回路と
してマイクロプロセッサを含まずメモリーだけを多くむ
ＩＣカードであり、パーソナルコンピュータ、電子楽
器、ゲーム機などに用いられる携帯用の記憶装置として
広く使用されている。Ｉ／Ｏカードとは、モデム、ＬＡ
Ｎ、インサーネットなどの諸機能を有するＩＣカードで
あり、パーソナルコンピュータなどに着脱される入出力
装置として広く使用されている。
【０００３】これらのＩＣカードは、まずシリコン基板
を用いてＩＣを形成し、そのシリコンＩＣチップを回路
基板に実装して製造されていた。従って、このＩＣカー
ドはＩＣ製造のベースとなるシリコン基板に加えて回路
基板を有するため、ＩＣカードが厚くて堅くなり、携帯
性が良好でなかった。また、回路基板自体及びＩＣチッ
プの保護層は、ＩＣチップを外力から保護するために比
較的厚く形成せざを得ず、この点からもＩＣカードが堅
くて重くなっていた。
【０００４】本発明は、上記事情に鑑みてなされたもの
であり、その目的は、全く新規な方法を採用して、軽く
て薄いＩＣカード及び薄膜集積回路並びにそれらの製造
方法を提供することにある。
【０００５】本発明の他の目的は、可撓性に富むＩＣカ
ードを提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
本発明は、以下のような構成をしている。
【０００７】請求項１の発明は、製造用基板上に形成さ
れた薄膜集積回路を含む被転写層を、カード基板に転写
してＩＣカードを製造する方法であって、前記製造用基
板上に、分離層を形成する第１工程と、前記分離層上
に、前記薄膜集積回路を含む前記被転写層を形成し、か
つ、端子となる部分を露出させて電極露出部を形成する
第２工程と、前記カード基板上に配線パターンを形成す
る第３工程と、前記配線パターンと前記電極露出部とが
導通する位置関係にて、前記被転写層を前記カード基板
に接合する第４工程と、前記分離層を境にして、前記製
造用基板を前記被転写層より除去する第５工程と、を有
することを特徴とする。
【０００８】デバイス製造における信頼性が高い例えば
石英基板などの製造用基板上に、例えば、光を吸収する
特性をもつ分離層を設けておき、その製造用基板上に薄
膜集積回路を含む被転写層を形成する。この被転写層を
カード基板に接合した後に分離層に例えば光を照射し、
これによって、その分離層において剥離現象を生じせし
めて、その分離層と製造用基板との密着性を低下させ
る。そして、製造用基板に力を加えて被転写層から離脱
させる。これにより、被転写層がカード基板に転写され
てＩＣカードが製造される。このＩＣカードは、製造用
基板が除去されているので、比較的薄くかつ軽量とする
ことができる。しかも、カード基板自体は薄膜形成プロ
セスに耐える耐熱性などの制約がないため、軽量で薄い
ものとすることができ、それによってもＩＣカードの小
型軽量化が達成される。
【０００９】請求項２の発明は、請求項１において、前
記第２工程は、前記分離層が形成された一枚の前記製造
用基板上に、複数の前記被転写層を同時に形成する工程
と、複数の前記被転写層を個々に切断する工程と、を含
むことを特徴とする。
【００１０】こうすると、被転写層の製造コストが大幅
に低減する。
【００１１】このとき、請求項３に示すように、前記第
２工程は、同時に形成された複数の前記被転写層の電気
的特性を検査する検査工程を有し、前記第４工程は、前
記検査工程にて良品と判別された被転写層を前記基板上
に接合する工程を含むことが好ましい。
【００１２】こうすると、被転写層のみ不良に起因して
ＩＣカード全体が不良になる確率が大幅に低減し、歩留
まりが向上する。
【００１３】請求項４に示すように、前記第３工程は、
前記第１の基板上の複数の領域にて、それぞれ被転写層
を接合する工程を有することができる。
【００１４】特に、半導体層が例えばアモルファスシリ
コン、ポリシリコンと異なる複数種類の被転写層を転写
する場合に有利である。
【００１５】請求項５に示すように、前記第３工程は、
異方性導電膜を介在させて、前記カード基板と前記被転
写層とを接合することが好ましい。
【００１６】異方性導電膜により、相隣接する配線同士
がショートすることを防止できる。
【００１７】請求項６の発明は、製造用基板上に形成さ
れた薄膜集積回路を含む被転写層を、カード基板に転写
してＩＣカードを製造する方法であって、前記製造用基
板上に、第１分離層を形成する第１工程と、前記分離層
上に、前記薄膜集積回路を含む前記被転写層を形成する
第２工程と、一次転写体上に接合層を介して前記被転写
層を接合する第３工程と、前記第１分離層を境にして、
前記製造用基板を前記被転写層より除去し、前記被転写
層の端子となる部分を露出させて電極露出部を形成する
第４工程と、前記カード基板上に配線パターンを形成す
る第５工程と、前記配線パターンと前記電極露出部とが
導通する位置関係にて、前記被転写層を二次転写体であ
る前記カード基板に接合する第６工程と、を有すること
を特徴とする。
【００１８】請求項６の発明によれば、製造用基板に対
する被転写層の積層関係が、上下逆転せずに、二次転写
体であるカード基板上にて確保される。
【００１９】請求項７の発明は、請求項６において、前
記第３工程では、接合層として第２分離層を用い、前記
第２分離層を境にして、前記一次転写体を前記被転写層
より除去する第７工程をさらに有することを特徴とす
る。
【００２０】請求項７の発明によれば、一次転写体がＩ
Ｃカードにとって不要である時には、これを第２分離層
を介して除去することができる。
【００２１】請求項８の発明は、請求項１乃至７のいず
れかに記載の方法により製造されたＩＣカードを定義し
ている。上述したとおり、薄く軽量のＩＣカードを提供
できる。
【００２２】特に、請求項９に示すように、前記カード
基板をプラスチックとすると、可撓性に富んだＩＣカー
ドを提供できる。
【００２３】また、このＩＣカードは、請求項１０に示
すように、転写された薄膜半導体集積回路としてプログ
ラマブルＲＯＭ（Read Only Memory）を有すると、種々
の用途に記憶媒体カードとして利用できる。このプログ
ラマブルＲＯＭ（ＰＲＯＭ）としては、請求項１１〜１
３に示すように、１回のみ書き込みが可能な１タイムＰ
ＲＯＭ、強誘電メモリ、あるいは電気的に消去可能なＥ
ＥＰＲＯＭ（Electrically Erasable ＰＲＯＭ）などを
挙げることができる。
【００２４】また、請求項１４に示すように、このよう
なＰＲＯＭと併せて、あるいはＰＲＯＭの代わりに、Ｉ
Ｃカードに磁気メモリを有することが好ましい。磁気メ
モリは記憶容量が大きい点で好ましいからである。特
に、ＰＲＯＭと併用して磁気メモリを設けた場合、セキ
ュリティにからむ情報は、外部磁気等によって消去され
ずに確実に記憶できるＰＲＯＭに記憶し、それ以外の情
報は、記憶容量の大きい磁気メモリに記憶させると良
い。
【００２５】請求項１５，１６は、本発明がＩＣカード
に限らず、カード状以外の薄膜集積回路装置及びその製
造方法にも適用できることを明確にした。
【００２６】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００２７】（第１の実施の形態） （ＩＣカードの全体説明）まず、ＩＣカードの一例につ
いて、図１を参照して説明する。
【００２８】図１には、ＲＯＭ（読み出し専用メモリ）
カードのブロック図が示されている。図１において、カ
ード基板上には、コネクタ１２，Ｉ／Ｏ１４及びＲＯＭ
１６が設けられている。
【００２９】ここで、コネクタ１２は、ＲＯＭカード１
０がホストシステムのカードスロットに挿入された際
に、ホストシステム側の端子に接続されるものである。
このコネクタ１２には、電源端子１２Ａ、グランド端子
１２Ｂ、制御用端子１２Ｃ，１２Ｄ、アドレス端子１２
Ｅ、データ端子１２Ｆが設けられている。
【００３０】また、電源端子１２Ａと入出力回路（Ｉ／
Ｏ）１４及びＲＯＭ１６とは、配線１８Ａにて接続さ
れ、グランド端子１２ＢとＩ／Ｏ１４及びＲＯＭ１６と
は、配線１８Ｂにて接続され、残りの端子１２Ｃ〜１２
Ｆとコネクタ１２とは配線１８Ｃにて接続され、Ｉ／Ｏ
１４及びＲＯＭ１６間は配線１８Ｄにて接続されてい
る。
【００３１】Ｉ／Ｏ１４は、コネクタ１２とＲＯＭ１６
との間に設けられ、デコーダ回路、入力回路及び出力回
路を含んで構成される。このＲＯＭカード１０がホスト
システムのカードスロットに挿入されると、電源端子１
２Ａ及びグランド端子１２Ｂを介して、Ｉ／Ｏ１４及び
ＲＯＭ１６に電力が供給される。さらに、ホストシステ
ムからの制御信号及びアドレス信号が、制御用端子１２
Ｃ，１２Ｄ及びアドレス端子１２Ｅを介してＩ／Ｏ１４
に入力されると、入力回路及びデコード回路を介して、
ＲＯＭ１６のアドレスを指定するアドレス指定信号がＲ
ＯＭ１６に供給される。そのアドレスに対応してＲＯＭ
１６より読み出されたデータは、Ｉ／Ｏ１６の出力回路
及びデコード回路と、データ端子１２Ｆを介して、ホス
トシステムの規格に合った仕様にてＲＯＭカード１０よ
り出力される。
【００３２】以下、図１に示したＩＣカードの製造方法
を、図２〜図６を参照して説明する。
【００３３】［工程１］本実施の形態では、図１に示す
構成要素のうち、各種端子１２Ａ〜１２Ｆと、配線１８
Ａ〜１８Ｃとを、図２に示すようにカード基板２０上に
形成しておく。
【００３４】ここで、カード基板２０の材質は、プラス
チックなどの合成樹脂またはガラス基板などの軽くて比
較的薄い板状の絶縁基板である。図１に示すＩ／Ｏ１
４、ＲＯＭ１６及びそれらを接続する配線１８Ｄは、図
２に示す被転写層１４０中に形成され、この被転写層１
４０がカード基板２０上に転写されて、図１に示すＩＣ
カードの一例であるＲＯＭカード１０が製造される。
【００３５】［工程２］図３（Ａ）に示すように、基板
１００上に分離層（光吸収層）１２０を形成する。
【００３６】以下、基板１００および分離層１２０につ
いて説明する。
【００３７】基板１００についての説明 基板１００は、光が透過し得る透光性を有するものであ
るのが好ましい。
【００３８】この場合、光の透過率は１０％以上である
のが好ましく、５０％以上であるのがより好ましい。こ
の透過率が低過ぎると、光の減衰（ロス）が大きくな
り、分離層１２０を剥離するのにより大きな光量を必要
とする。
【００３９】また、基板１００は、信頼性の高い材料で
構成されているのが好ましく、特に、耐熱性に優れた材
料で構成されているのが好ましい。その理由は、例えば
後述する被転写層１４０や中間層１４２を形成する際
に、その種類や形成方法によってはプロセス温度が高く
なる（例えば３５０〜１０００℃程度）ことがあるが、
その場合でも、基板１００が耐熱性に優れていれば、基
板１００上への被転写層１４０等の形成に際し、その温
度条件等の成膜条件の設定の幅が広がるからである。
【００４０】従って、基板１００は、被転写層１４０の
形成の際の最高温度をＴmaxとしたとき、歪点がＴmax以
上の材料で構成されているのものが好ましい。具体的に
は、基板１００の構成材料は、歪点が３５０℃以上のも
のが好ましく、５００℃以上のものがより好ましい。こ
のようなものとしては、例えば、石英ガラス、コーニン
グ７０５９、日本電気ガラスＯＡ−２等の耐熱性ガラス
が挙げられる。
【００４１】また、基板１００の厚さは、特に限定され
ないが、通常は、０．１〜５．０mm程度であるのが好ま
しく、０．５〜１．５mm程度であるのがより好ましい。
基板１００の厚さが薄すぎると強度の低下を招き、厚す
ぎると、基板１００の透過率が低い場合に、光の減衰を
生じ易くなる。なお、基板１００の光の透過率が高い場
合には、その厚さは、前記上限値を超えるものであって
もよい。なお、光を均一に照射できるように、基板１０
０の厚さは、均一であるのが好ましい。
【００４２】分離層１２０の説明 分離層１２０は、照射される光を吸収し、その層内およ
び／または界面において剥離（以下、「層内剥離」、
「界面剥離」と言う）を生じるような性質を有するもの
であり、好ましくは、光の照射により、分離層１２０を
構成する物質の原子間または分子間の結合力が消失また
は減少すること、すなわち、アブレーションが生じて層
内剥離および／または界面剥離に至るものがよい。
【００４３】さらに、光の照射により、分離層１２０か
ら気体が放出され、分離効果が発現される場合もある。
すなわち、分離層１２０に含有されていた成分が気体と
なって放出される場合と、分離層１２０が光を吸収して
一瞬気体になり、その蒸気が放出され、分離に寄与する
場合とがある。このような分離層１２０の組成として
は、例えば、次のＡ〜Ｅに記載されるものが挙げられ
る。
【００４４】Ａ．アモルファスシリコン（ａ−Ｓｉ） このアモルファスシリコン中には、水素（Ｈ）が含有さ
れていてもよい。この場合、Ｈの含有量は、２原子％以
上程度であるのが好ましく、２〜２０原子％程度である
のがより好ましい。このように、水素（Ｈ）が所定量含
有されていると、光の照射によって水素が放出され、分
離層１２０に内圧が発生し、それが上下の薄膜を剥離す
る力となる。アモルファスシリコン中の水素（Ｈ）の含
有量は、成膜条件、例えばＣＶＤにおけるガス組成、ガ
ス圧、ガス雰囲気、ガス流量、温度、基板温度、投入パ
ワー等の条件を適宜設定することにより調整することが
できる。
【００４５】Ｂ．酸化ケイ素又はケイ酸化合物、酸化チ
タンまたはチタン酸化合物、酸化ジルコニウムまたはジ
ルコン酸化合物、酸化ランタンまたはランタン酸化化合
物等の各種酸化物セラミックス、透電体（強誘電体）あ
るいは半導体 酸化ケイ素としては、ＳｉＯ、ＳｉＯ2、Ｓｉ3Ｏ2が挙
げられ、ケイ酸化合物としては、例えばＫ2ＳｉＯ3、Ｌ
ｉ2ＳｉＯ3、ＣａＳｉＯ3、ＺｒＳｉＯ4、Ｎａ2ＳｉＯ3
が挙げられる。
【００４６】酸化チタンとしては、ＴｉＯ、Ｔｉ2０3、
Ｔｉ０2が挙げられ、チタン酸化合物としては、例え
ば、ＢａＴｉ０4、ＢａＴｉＯ3、Ｂａ2Ｔｉ9Ｏ20、Ｂａ
Ｔｉ5Ｏ11、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、
ＭｇＴｉＯ3、ＺｒＴｉＯ2、ＳｎＴｉＯ4、Ａｌ2ＴｉＯ
5、ＦｅＴｉＯ3が挙げられる。
【００４７】酸化ジルコニウムとしては、ＺｒＯ2が挙
げられ、ジルコン酸化合物としては、例えばＢａＺｒＯ
3、ＺｒＳｉＯ4、ＰｂＺｒＯ3、ＭｇＺｒＯ3、Ｋ2Ｚｒ
Ｏ3が挙げられる。
【００４８】Ｃ．ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢ
ＺＴ等のセラミックスあるいは誘電体（強誘電体） Ｄ．窒化珪素、窒化アルミ、窒化チタン等の窒化物セラ
ミックス Ｅ．有機高分子材料 有機高分子材料としては、−ＣＨ−、−ＣＯ−（ケト
ン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミド）、
−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、ーＣＨ
＝Ｎ−（シフ）等の結合（光の照射によりこれらの結合
が切断される）を有するもの、特に、これらの結合を多
く有するものであればいかなるものでもよい。また、有
機高分子材料は、構成式中に芳香族炭化水素（１または
２以上のベンゼン環またはその縮合環）を有するもので
あってもよい。
【００４９】このような有機高分子材料の具体例として
は、ポリエチレン，ポリプロピレンのようなポリオレフ
ィン，ポリイミド，ポリアミド，ポリエステル，ポリメ
チルメタクリレート（ＰＭＭＡ），ポリフェニレンサル
ファイド（ＰＰＳ），ポリエーテルスルホン（ＰＥ
Ｓ），エポキシ樹脂等があげられる。
【００５０】Ｆ．金属 金属としては、例えば、Ａｌ，Ｌｉ，Ｔｉ，Ｍｎ，Ｉ
ｎ，Ｓｎ，Ｙ，Ｌａ，Ｃｅ，Ｎｄ，Ｐｒ，Ｇｄ，Ｓｍま
たはこれらのうちの少なくとも１種を含む合金が挙げら
れる。
【００５１】また、分離層１２０の厚さは、剥離目的や
分離層１２０の組成、層構成、形成方法等の諸条件によ
り異なるが、通常は、１ｎｍ〜２０μｍ程度であるのが
好ましく、１０ｎｍ〜２μｍ程度であるのがより好まし
く、４０ｎｍ〜１μｍ程度であるのがさらに好ましい。
分離層１２０の膜厚が小さすぎると、成膜の均一性が損
なわれ、剥離にムラが生じることがあり、また、膜厚が
厚すぎると、分離層１２０の良好な剥離性を確保するた
めに、光のパワー（光量）を大きくする必要があるとと
もに、後に分離層１２０を除去する際に、その作業に時
間がかかる。なお、分離層１２０の膜厚は、できるだけ
均一であるのが好ましい。
【００５２】分離層１２０の形成方法は、特に限定され
ず、膜組成や膜厚等の諸条件に応じて適宜選択される。
たとえば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−
ＣＶＤを含む）、蒸着、分子線蒸着（ＭＢ）、スパッタ
リング、イオンプレーティング、ＰＶＤ等の各種気相成
膜法、電気メッキ、浸漬メッキ（ディッピング）、無電
解メッキ等の各種メッキ法、ラングミュア・プロジェッ
ト（ＬＢ）法、スピンコート、スプレーコート、ロール
コート等の塗布法、各種印刷法、転写法、インクジェッ
ト法、粉末ジェット法等が挙げられ、これらのうちの２
以上を組み合わせて形成することもできる。
【００５３】なお、分離層１２０をゾルーゲル法による
セラミックスで構成する場合や、有機高分子材料で構成
する場合には、塗布法、特に、スピンコートにより成膜
するのが好ましい。
【００５４】分離層１２０の組成がアモルファスシリコ
ン（ａ−Ｓｉ）の場合には、気相成長法（ＣＶＤ）、特
に低圧（ＬＰ）ＣＶＤが、プラズマＣＶＤ、大気圧（Ａ
Ｐ）ＣＶＤ及びＥＣＲよりも優れている。
【００５５】例えばプラズマＣＶＤにより形成されたア
モルファスシリコン層中には、比較的多く水素が含有さ
れる。この水素の存在により、アモルファスシリコン層
をアブレーションさせ易くなるが、成膜時の基板温度が
例えば３５０℃を越えると、そのアモルファスシリコン
層より水素が放出される。
【００５６】また、プラズマＣＶＤ膜は密着性が比較的
弱く、デバイス製造工程の中のウェット洗浄工程にて、
基板１００と被転写層１４０とが分離される虞がある。
【００５７】この点、ＬＰＣＶＤ膜は、水素が放出され
る虞が無く、しかも十分な密着性を確保できる点で優れ
ている。
【００５８】ここで、アブレーションとは、照射光を吸
収した固定材料（分離層１２０の構成材料）が光化学的
または熱的に励起され、その表面や内部の原子または分
子の結合が切断されて放出することをいい、主に、分離
層１２０の構成材料の全部または一部が溶融、蒸散（気
化）等の相変化を生じる現象として現れる。また、前記
相変化によって微小な発砲状態となり、結合力が低下す
ることもある。
【００５９】［工程３］次に、図３（Ｂ）に示すよう
に、分離層１２０上に、被転写層（薄膜デバイス層）１
４０を形成する。
【００６０】この薄膜デバイス層１４０のＫ部分（図３
（Ｂ）において１点線鎖線で囲んで示される部分）の拡
大断面図を、図３（Ｂ）中に示す。図示されるように、
薄膜デバイス層１４０は、例えば、ＳｉＯ2膜（中間
層）１４２上に形成されたＴＦＴ（薄膜トランジスタ）
を含んで構成され、このＴＦＴは、ポリシリコン層にｎ
型不純物を導入して形成されたソース，ドレイン層１４
６と、チャネル層１４４と、ゲート絶縁膜１４８と、ゲ
ート電極１５０と、層間絶縁膜１５４と、例えばアルミ
ニュウムからなる電極１５２とを具備する。
【００６１】ここで、この薄膜デバイス層１４０は、ポ
リシリコンＴＦＴと接続される配線層のうち、カード基
板２０に形成された配線１８Ａ〜１８Ｃと接続される端
部が、露出端部１４１として形成されている。
【００６２】本実施の形態では、分離層１２０に接して
設けられる中間層としてＳｉ０2膜を使用しているが、
Ｓｉ3Ｎ4などのその他の絶縁膜を使用することもでき
る。Ｓｉ０2膜（中間層）の厚みは、その形成目的や発
揮し得る機能の程度に応じて適宜決定されるが、通常
は、１０nm〜５μm程度であるのが好ましく、４０nm〜
１μm程度であるのがより好ましい。中間層は、種々の
目的で形成され、例えば、被転写層１４０を物理的また
は化学的に保護する保護層，絶縁層，導電層，レーザー
光の遮光層，マイグレーション防止用のバリア層，反射
層としての機能の内の少なくとも１つを発揮するものが
挙げられる。
【００６３】なお、場合によっては、Ｓｉ０2膜等の中
間層を形成せず、分離層１２０上に直接被転写層（薄膜
デバイス層）１４０を形成してもよい。
【００６４】ＩＣカードのための薄膜素子としては、Ｔ
ＦＴの他に、例えば、薄膜ダイオードや、シリコンのＰ
ＩＮ接合からなる光電変換素子（光センサ、太陽電池）
やシリコン抵抗素子、その他の薄膜半導体デバイス、電
極（例：ＩＴＯ、メサ膜のような透明電極）、スイッチ
ング素子、メモリー、圧電素子等のアクチュエータ、マ
イクロミラー（ピエゾ薄膜セラミックス）、磁気記録薄
膜ヘッド、コイル、インダクター、薄膜高透磁材料およ
びそれらを組み合わせたマイクロ磁気デバイス、フィル
ター、反射膜、ダイクロイックミラー等がある。
【００６５】このような薄膜素子（薄膜デバイス）は、
その形成方法との関係で、通常、比較的高いプロセス温
度を経て形成される。したがって、この場合、前述した
ように、基板１００としては、そのプロセス温度に耐え
得る信頼性の高いものが必要となる。
【００６６】［工程４］次に、図４に示すように、薄膜
デバイス層１４０を、カード基板２０上に導電性接着層
１６０を介して接着する。このとき、カード基板２０上
に予め形成された配線１８Ａ〜１８Ｃと、薄膜デバイス
層１４０の露出端部１４１とが対向される。
【００６７】導電性接着層１６０の好適な例としては、
ＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃｃｏｎｄｕｃｔｉｖｅ
ｆｉｌｍ：異方性導電膜）であり、配線１８Ａ〜１８
Ｃと露出端部１４１との間には、例えばＡＣＦが配置さ
れ、基板１００とカード基板２０が外側から加圧され、
配線１８Ａ〜１８Ｃと露出端部１４１とが熱圧着され
る。加圧により、ＡＣＦの接着剤中に含有される導電粒
子１６１も加圧され、配線１８Ａ〜１８Ｃと露出端部１
４１とが、加圧された導電粒子１６１を介して電気的に
接続される。ＡＣＦを用いると、厚さ方向のみで導通が
確保されるため、隣接する配線１８Ａ〜１８Ｃ同士また
は露出端部１４１同士がショートすることを防止でき
る。なお、他の導電性接着剤を用いることもでき、導電
性接着層１６０の接着剤の材質としては、反応硬化型接
着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化
型接着剤、嫌気硬化型接着剤等の各種硬化型接着剤が挙
げられる。接着剤の組成としては、例えば、エポキシ
系、アクリレート系、シリコーン系等、いかなるもので
もよい。
【００６８】前記硬化型接着剤を用いる場合、例えばカ
ード基板２０上に硬化型接着剤を塗布し、その上に被転
写層（薄膜デバイス層）１４０を接合した後、硬化型接
着剤の特性に応じた硬化方法により前記硬化型接着剤を
硬化させて、被転写層（薄膜デバイス層）１４０とカー
ド基板２０とを接着し、固定する。
【００６９】接着剤が光硬化型の場合、透明のカード基
板２０または光透過性の基板１００の一方の外側からあ
るいは両外側から光を照射する。この場合、導電性接着
層１６０中の接着剤としては、薄膜デバイス層に影響を
与えにくい紫外線硬化型などの光硬化型接着剤が好まし
い。
【００７０】［工程５］次に、図５の矢印Ａに示すよう
に、基板１００の裏面側から光を照射する。
【００７１】この光は、基板１００を透過した後に分離
層１２０に照射される。これにより、分離層１２０に層
内剥離および／または界面剥離が生じ、結合力が減少ま
たは消滅する。
【００７２】分離層１２０の層内剥離および／または界
面剥離が生じる原理は、分離層１２０の構成材料にアブ
レーションが生じること、また、分離層１２０に含まれ
ているガスの放出、さらには照射直後に生じる溶融、蒸
散等の相変化によるものであることが推定される。
【００７３】ここで、アブレーションとは、照射光を吸
収した固定材料（分離層１２０の構成材料）が光化学的
または熱的に励起され、その表面や内部の原子または分
子の結合が切断されて放出することをいい、主に、分離
層１２０の構成材料の全部または一部が溶融、蒸散（気
化）等の相変化を生じる現象として現れる。また、前記
相変化によって微小な発砲状態となり、結合力が低下す
ることもある。
【００７４】分離層１２０が層内剥離を生じるか、界面
剥離を生じるか、またはその両方であるかは、分離層１
２０の組成や、その他種々の要因に左右され、その要因
の１つとして、照射される光の種類、波長、強度、到達
深さ等の条件が挙げられる。
【００７５】照射する光としては、分離層１２０に層内
剥離および／または界面剥離を起こさせるものであれば
いかなるものでもよく、例えば、Ｘ線、紫外線、可視
光、赤外線（熱線）、レーザ光、ミリ波、マイクロ波、
電子線、放射線（α線、β線、γ線）等が挙げられる。
そのなかでも、分離層１２０の剥離（アブレーション）
を生じさせ易いという点で、レーザ光が好ましい。
【００７６】このレーザ光を発生させるレーザ装置とし
ては、各種気体レーザ、固体レーザ（半導体レーザ）等
が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレー
ザ、Ａｒレーザ、ＣＯ2レーザ、ＣＯレーザ、Ｈｅ−Ｎ
ｅレーザ等が好適に用いられ、その中でもエキシマレー
ザが特に好ましい。
【００７７】エキシマレーザは、短波長域で高エネルギ
ーを出力するため、極めて短時間で分離層１２０にアブ
レーションを生じさせることができ、よって隣接するカ
ード基板２０や基板１００等に温度上昇をほとんど生じ
させることなく、すなわち劣化、損傷を生じさせること
なく、分離層１２０を剥離することができる。
【００７８】また、分離層１２０にアブレーションを生
じさせるに際して、光の波長依存性がある場合、照射さ
れるレーザ光の波長は、１００ｎｍ〜３５０ｎｍ程度で
あるのが好ましい。
【００７９】図７に、基板１００の、光の波長に対する
透過率の一例を示す。図示されるように、３００ｎｍの
波長に対して透過率が急峻に増大する特性をもつ。この
ような場合には、３００ｎｍ以上の波長の光（例えば、
波長３０８ｎｍのＸｅ−Ｃｌエキシマレーザー光）を照
射する。
【００８０】また、分離層１２０に、例えばガス放出、
気化、昇華等の相変化を起こさせて分離特性を与える場
合、照射されるレーザ光の波長は、３５０から１２００
ｎｍ程度であるのが好ましい。
【００８１】また、照射されるレーザ光のエネルギー密
度、特に、エキシマレーザの場合のエネルギー密度は、
１０〜５０００ｍＪ／ｃｍ2程度とするのが好ましく、
１００〜５００ｍＪ／ｃｍ2程度とするのがより好まし
い。また、照射時間は、１〜１０００ｎｓｅｃ程度とす
るのが好ましく、１０〜１００ｎｓｅｃ程度とするのが
より好ましい。エネルギー密度が低いかまたは照射時間
が短いと、十分なアブレーション等が生じず、また、エ
ネルギー密度が高いかまたは照射時間が長いと、分離層
１２０を透過した照射光により被転写層１４０に悪影響
を及ぼすおそれがある。
【００８２】なお、レーザ光に代表される照射光は、そ
の強度がほぼ均一となるように照射されるのであれば、
照射光の照射方向は、分離層１２０に対し垂直な方向に
限らず、分離層１２０に対し所定角度傾斜した方向であ
ってもよい。
【００８３】次に、図５の矢印Ｂに示すように、基板１
００に力を加えて、この基板１００を分離層１２０から
離脱させる。図５では図示されないが、この離脱後、基
板１００上に分離層が付着することもある。
【００８４】［工程６］次に、残存している分離層１２
０を、例えば洗浄、エッチング、アッシング、研磨等の
方法またはこれらを組み合わせた方法により除去する。
これにより、図６に示すように、被転写層（薄膜デバイ
ス層）１４０が、カード基板２０に転写され、カード基
板２０上には、元々形成されていたコネクタ１２、配線
１８Ａ〜１８Ｃに加えて、図１に示すＩ／Ｏ１４，ＲＯ
Ｍ１６及びそれらを接続する配線１８Ｄが搭載されるこ
とになる。しかも、カード基板２０と被転写層１４０と
は、上述した配線１８Ａ〜１８Ｃと露出端部１４１とが
導電性接着層１６０にて電気的に接続されている。従っ
て、転写後に煩雑な配線作業を省力することができる。
【００８５】なお、離脱した基板１００にも分離層の一
部が付着している場合には同様に除去する。なお、基板
１００が石英ガラスのような高価な材料、希少な材料で
構成されている場合等には、基板１００は、好ましくは
再利用（リサイクル）に供される。すなわち、再利用し
たい基板１００に対し、本発明を適用することができ、
有用性が高い。
【００８６】以上のような各工程を経て、被転写層（薄
膜デバイス層）１４０のカード基板２０への転写が完了
してＲＯＭカード１０が完成する。その後、必要によ
り、被転写層（薄膜デバイス層）１４０に隣接するＳｉ
Ｏ2膜の除去や、被転写層１４０の表面のうちコネクタ
１２を除く領域での保護膜の形成等を行うことができ
る。
【００８７】本実施の形態では、被剥離物である被転写
層（薄膜デバイス層）１４０自体を直接に剥離するので
はなく、被転写層（薄膜デバイス層）１４０に接合され
た分離層に１２０において剥離するため、被剥離物（被
転写層１４０）の特性、条件等にかかわらず、容易かつ
確実に、しかも均一に剥離（転写）することができ、剥
離操作に伴う被剥離物（被転写層１４０）へのダメージ
もなく、被転写層１４０の高い信頼性を維持することが
できる。
【００８８】（第２の実施の形態）第１の実施の形態に
て説明したＲＯＭカードのより具体的な製造プロセスの
例を、図２及び図８〜図１９を用いて説明する。
【００８９】（工程１）本実施の形態においても、図２
に示すように、まず、カード基板２０上に、コネクタ１
２、配線１８Ａ〜１８Ｃを形成する。
【００９０】（工程２）図８に示すように、透光性基板
（例えば石英基板）１００上に、分離層（例えば、ＬＰ
ＣＶＤ法により形成されたアモルファスシリコン層）１
２０と、中間層（例えば、ＳｉＯ2膜）１４２と、アモ
ルファスシリコン層（例えばＬＰＣＶＤ法により形成さ
れる）１４３とを順次に積層形成し、続いて、アモルフ
ァスシリコン層１４３の全面に上方からレーザー光を照
射し、アニールを施す。これにより、アモルファスシリ
コン層１４３は再結晶化してポリシリコン層となる。
【００９１】（工程３）続いて、図９に示すように、レ
ーザーアニールにより得られたポリシリコン層をパター
ニングして、アイランド１４４ａ，１４４ｂを形成す
る。
【００９２】（工程４）図１０に示すように、アイラン
ド１４４ａ，１４４ｂを覆うゲート絶縁膜１４８ａ，１
４８ｂを、例えば、ＣＶＤ法により形成する。
【００９３】（工程５）図１１に示すように、ポリシリ
コンあるいはメタル等からなるゲート電極１５０ａ，１
５０ｂを形成する。
【００９４】（工程６）図１２に示すように、ポリイミ
ド等からなるマスク層１７０を形成し、ゲート電極１５
０ｂおよびマスク層１７０をマスクとして用い、セルフ
アラインで、例えばボロン（Ｂ）のイオン注入を行う。
これによって、ｐ+層１７２ａ，１７２ｂが形成され
る。
【００９５】（工程７）図１３に示すように、ポリイミ
ド等からなるマスク層１７４を形成し、ゲート電極１５
０ａおよびマスク層１７４をマスクとして用い、セルフ
アラインで、例えばリン（Ｐ）のイオン注入を行う。こ
れによって、ｎ+層１４６ａ，１４６ｂが形成される。
【００９６】（工程８）図１４に示すように、層間絶縁
膜１５４を形成し、選択的にコンタクトホール形成後、
電極１５２ａ〜１５２ｄを形成する。
【００９７】（工程９）次に、図１５に示すように、層
間絶縁膜１５４上に保護膜１７６を形成する。このと
き、アモルファスシリコン層２０の露出端部２２と電気
的に接続される電極の端部は、保護膜１７６に覆われな
い露出端部とされる。図１５では、電極１５２ａの露出
端部１４１を示している。
【００９８】このようにして形成されたＣＭＯＳ構造の
ＴＦＴが、図３（Ｂ）〜図６における被転写層（薄膜デ
バイス層）１４０に該当する。
【００９９】（工程１０）上述した被転写層１４０は、
図１６に示すように、一枚のガラス基板１８０に多数同
時に製造することができる。そこで、このガラス基板１
８０をプローブ装置にセットし、ガラス基板１８０上の
各々被転写層１４０の露出端部１４１に触針をコンタク
トして、各々の被転写層１４０の電気的特性検査を実施
する。そして、不良と判定された被転写層１４０にはイ
ンカーまたはスクラッチ針などにてマーキングする。
【０１００】その後、ガラス基板１８０上の多数の被転
写層１４０を個々にダイシングする。この際、マーキン
グの有無により、個々の被転写層１４０を、不良品と良
品とに選別しておく。なお、ダイシング後に、個々の被
転写層１４０の電気的特性検査を実施しても良い。
【０１０１】（工程１１）図１７に示すように、カード
基板２０上及び露出端部１４１上に、ＡＣＦ１６０を形
成し、次に、図６にて説明した場合と同様に、そのＡＣ
Ｆ１６０を介して、良品の被転写層１４０を貼り付け、
熱と圧力とにより接着する。このとき、カード基板２０
上の配線１８Ａ〜１８Ｃと、被転写層１４０の露出端部
１４１とは、ＡＣＦ１６０中の導電粒子１６１を介して
導通される。被転写層１４０は、カード基板２０に搭載
する数分だけ貼り付けることができ、本実施の形態では
一つの被転写層１４０がカード基板２０に貼り付けられ
る。
【０１０２】（工程１２）図１８の矢印Ａに示すよう
に、透光性基板１００の裏面から、例えば、Ｘｅ−Ｃｌ
エキシマレーザー光を照射する。これにより、分離層１
２０の層内および／または界面において剥離を生じせし
める。この結果、分離層１２０の結合力が低下するの
で、この分離層１２０を境として、図１８の矢印Ｂに示
すように被転写層１４０より基板１００を引き剥がす。
【０１０３】さらに、分離層１２０をエッチングにより
除去する。これにより、コネクタ１２及び配線１８Ａ，
１８Ｂが形成されたカード基板２０上に、図１に示すＩ
／Ｏ１４、ＲＯＭ１６及び配線１８Ｄを含む被転写層１
４０が転写される。そして、被転写層１４０の表面のう
ち、コネクタ１２を除く領域に保護膜１７８を形成する
ことで、図１９に示すようにＲＯＭカード１０が完成す
る。
【０１０４】（第３の実施の形態）この第３の実施の形
態は、第１，第２の実施の形態にて説明した製造方法を
用いて、図１とは異なるＩＣカードを製造するものであ
る。このＩＣカードの他の例を、図２０（Ａ）〜（Ｃ）
を参照して説明する。
【０１０５】図２０（Ａ）に示すＩＣカードは、コネク
タ１２と配線２２とが形成されたカード基板２０上に、
メモリ例えば不揮発性メモリ３０を有する被転写層１４
０を転写したメモリカードである。
【０１０６】図２０（Ｂ）に示すＩＣカードは、コネク
タ１２と配線２２，２４とが形成されたカード基板２０
上に、メモリ例えば不揮発性メモリ３０、ＣＰＵ４０及
びそれらを接続する配線４４を有する被転写層１４０を
転写したものである。
【０１０７】図２０（Ｃ）では、被転写層１４０が、図
２０（Ｂ）の構成要素に加えて、Ｉ／Ｏ５０と、Ｉ／Ｏ
５０及びメモリ３０を接続する配線３２と、Ｉ／Ｏ５０
及びＣＰＵ４０を接続する配線４２とを有している。こ
の場合、カード基板２０上には、コネクタ１２と、その
コネクタ１２及びＩ／Ｏ５０を接続する配線２６が形成
され、そのカード基板２０上に被転写層１４０が転写さ
れている。
【０１０８】この他、被転写層１４０としてＩ／Ｏのみ
を搭載しても良い。
【０１０９】このように、被転写層１４０に内蔵される
回路及び配線を変えることで、種々のＩＣカードを製造
することができる。
【０１１０】（第４の実施の形態）この第４の実施の形
態は、２種以上の被転写層をカード基板２０上に転写し
て、ＩＣカードを製造するものである。この種のＩＣカ
ードの例を図２１（Ａ）（Ｂ）を参照して説明する。
【０１１１】図２１（Ａ）に示すＩＣカードは、カード
基板２０上に、第１，第２の被転写層１４０，４００を
転写して製造される。
【０１１２】第１の被転写層１４０は上述した第１，第
２の実施の形態にて説明した製造方法により製造される
ものである。この被転写層１４０は、上述したメモリ３
０、ＣＰＵ４０及びＩ／Ｏ５０に加えて、表示駆動回路
６０を有している。これらは、上述したポリシリコンＴ
ＦＴを能動素子として構成できる。また、この被転写層
１４０はさらに、メモリ３０と表示駆動回路６０とを接
続する配線３４と、ＣＰＵ４０と表示駆動回路６０とを
接続する配線４６とを含んでいる。
【０１１３】一方、第２の被転写層４００は、表示部例
えば液晶表示部７０を含んでいる。この液晶表示部７０
の各画素に設けられたスイッチング素子は、例えばアモ
ルファスシリコンＴＦＴにて形成することができる。各
画素は、スイッチング素子に接続された画素電極と、ス
イッチング素子を介して印加された電圧を保持する保持
容量とを有する。カード基板２０がガラス基板等の透光
性を有するのであれば、画素電極はＩＴＯなどの透明電
極からなり、液晶表示部７０は透過型液晶表示部とな
る。一方、この液晶表示部を反射型液晶表示部とするに
は、画素電極を金属からなる反射電極とすればよい。ま
た、カード基板２０がプラスチックなどの光を透過しに
くい材質であれば、液晶表示部７０は反射型液晶表示部
となる。この場合、画素電極を上述のように反射電極と
するか、あるいはカード基板２０上に予め反射層を形成
し、その上に被転写層となるＴＦＴおよび透明画素電極
を転写して構成する、などとすればよい。
【０１１４】このように、第１，第２の被転写層１４
０，４００は、この第３の実施の形態では、各被転写層
の半導体素子の半導体層の材質が異なっている。もちろ
ん、液晶表示部７０のスイッチング素子をポリシリコン
ＴＦＴとすれば、一つの被転写層中に液晶表示部７０を
含めることができる。ただし、画素のスイッチング素子
としては、リーク電流が小さく、さほど移動度が高く求
められないアモルファスシリコンＴＦＴを好適に使用す
ることができる。
【０１１５】この第１，第２の被転写層１４０，４００
が転写されるカード基板２０上には、図２０（Ｃ）と同
じくコネクタ１２及び配線２６が形成されることに加え
て、第１，第２被転写層１４０，４００間を接続する配
線２８が形成される。
【０１１６】次に、図２１（Ｂ）に示すＩＣカードは、
図２１（Ａ）に示す構成要素に加えて、さらに電池例え
ば太陽電池８０を搭載している。こうすると、メモリ３
０に例えばＳＲＡＭなどの揮発性メモリを用いても、そ
れを常時バックアップすることができる。太陽電池８０
は例えばアモルファスシリコン太陽電池にて構成でき
る。従って、この太陽電池８０の領域を第３の被転写層
６００として、カード基板２０に転写するようにしてい
る。この場合、カード基板２０には、図２１（Ａ）に示
すコネクタ１２及び配線２６，２８に加えて、第３の被
転写層６００を第１，第２転写層１４０，４００と接続
するための配線２９が形成される。
【０１１７】（第５の実施の形態）本実施の形態は、図
２２に示すように、転写体であるカード基板２０上に、
図２１（Ａ）に示す第１の被転写層１４０と、図２１
（Ａ）に示す第２の被転写層４００とを転写して、ＩＣ
カードを製造するものである。このとき、カード２０上
には予めコネクタ１２及び配線２６，２９が形成されて
おり、第１，第２の被転写層１４０，４００は、配線２
６，２９と導通するようにして転写される。
【０１１８】以下、図２２に示すＩＣカードの製造方法
について、図２３〜図２９を参照して説明する。なお、
第１の被転写層１４０については、第２の実施の形態に
て説明したものと回路構成が相違するのみで、第２の実
施の形態にて説明した被転写層１４０の製造方法をその
まま利用できる。以下、第２の被転写層４００を用いた
液晶表示部７０の製造方法について説明する。なお、こ
の第５の実施の形態に用いる部材のうち、第２の実施の
形態にて用いた部材と同一機能を有する部材について
は、同一符号を付してその説明を省略する。
【０１１９】（工程１）図２３は、液晶表示部８０の元
となるアモルファスシリコンＴＦＴを含む第２の被転写
層４００の製造工程を示している。ここで、第２の被転
写層４００とは、ゲート電極５４０、ゲート絶縁膜５４
２、チャンネルとなるアモルファスシリコン層５４４、
チャンネル保護膜５４６、ソース・ドレインとなるｎ+
型アモルファスシリコン層５４８，５５０、ソース電極
５５２、ドレイン電極５５４、画素電極５５６、パッシ
ベーション膜５５８及び後述する中間層５５９である。
なお、本実施の形態では反射型液晶表示部を採用し、画
素電極５５６を金属にて形成した。
【０１２０】この第２の被転写層４００は、カード基板
２０上に直接に形成するのでなく、第２の被転写層４０
０の製造のためにのみ用いる基板例えば透明基板４０２
上に形成される。この透明基板４０２は、第２の被転写
層４００を形成するための最高プロセス温度に耐える耐
熱性を有する。
【０１２１】また、図２３では、透明基板４００上に例
えばアモルファスシリコンにて形成された第１分離層４
０４を形成している。この第１分離層４０４は、第２の
実施の形態における分離層１２０と同様に機能するもの
である。
【０１２２】本実施の形態ではさらに、第１分離層４０
４上に接して設けられる中間層５５９を設けている。中
間層５５９として、Ｓｉ０2、Ｓｉ3Ｎ4などの絶縁膜を
使用している。Ｓｉ０2膜（中間層）の厚みは、その形
成目的や発揮し得る機能の程度に応じて適宜決定される
が、通常は、１０nm〜５μm程度であるのが好ましく、
４０nm〜１μm程度であるのがより好ましい。中間層
は、種々の目的で形成され、例えば、第２の被転写層４
００を物理的または化学的に保護する保護層，絶縁層，
導電層，レーザー光の遮光層，マイグレーション防止用
のバリア層，反射層としての機能の内の少なくとも１つ
を発揮するものが挙げられる。
【０１２３】なお、場合によっては、Ｓｉ０2膜等の中
間層を形成せず、第１分離層４０４上に直接ゲート電極
５４０、ゲート絶縁膜５４２などを形成してもよい。
【０１２４】本実施の形態ではさらに、中間層５５９及
び第１分離層４０４にコンタクトホール５５３を形成
し、ソース電極材料を該コンタクトホール５５３に充填
し、後に第１分離層４０４より下層が除去された際に露
出する露出端部５２２を形成している。なお、ゲート電
極５４０の露出端部５２２（図示せず）は、中間層５５
９に設けられるコンタクトホールにゲート電極材料を充
填することで形成される。
【０１２５】（工程２）次に、図２４に示すように、被
転写層４００上に、第２分離層として例えば熱溶融性接
着層４１０を形成する。このとき、アモルファスシリコ
ンＴＦＴの表層に生じていた段差が、熱溶融性接着剤４
１０により平坦化される。
【０１２６】この熱溶融性接着層４１０として、薄膜素
子への不純物（ナトリウム、カリウムなど）汚染の虞が
少ない、例えばプルーフワックス（商品名）などのエレ
クトロンワックスを挙げることができる。
【０１２７】（工程３）さらに、図２４に示すように、
第２分離層である熱溶融性接着層４１０の上に、一次転
写体４２０を接着する。この一次転写体４２０は、第２
の被転写層４００の製造後に接着されるものであるの
で、第２の被転写層４００の製造時のプロセス温度など
に対する制約はなく、常温時に保型性さえあればよい。
本実施の形態ではガラス基板、合成樹脂など、比較的安
価で保型性のある材料を用いている。
【０１２８】（工程４）次に、図２５の矢印Ａに示すよ
うに、透明基板４０２の裏面側から光を照射する。
【０１２９】この光は、透明基板４０２を透過した後に
第１分離層４０４に照射される。これにより、第１分離
層４０４に層内剥離および／または界面剥離が生じ、結
合力が減少または消滅する。
【０１３０】次に、図２５の矢印Ｂに示すように、透明
基板４０２に力を加えて、この基板４０２を第１分離層
４０４から離脱させる。
【０１３１】（工程５）次に、被転写層４００の下面に
残存している第１分離層４０４を、例えば洗浄、エッチ
ング、アッシング、研磨等の方法またはこれらを組み合
わせた方法により除去する。これにより、図２６に示す
ように、第２の被転写層（薄膜デバイス層）４００が、
一次転写体４２０に一次転写されたことになる。このと
き、ソース電極５５２の一部は、コンタクトホール５５
３を介して露出して、露出端部５２２が形成される。ゲ
ート電極５４０の一部も同様に露出される。
【０１３２】なお、離脱した透明基板４０２にも第１分
離層４０４の一部が付着している場合には同様に除去す
る。なお、基板４０２が石英ガラスのような高価な材
料、希少な材料で構成されている場合等には、基板４０
２は、好ましくは再利用（リサイクル）に供される。す
なわち、再利用したい基板４０２に対し、本発明を適用
することができ、有用性が高い。
【０１３３】（工程６）次に、図２７に示すように、第
２の被転写層４００を、カード基板２０上に導電性接着
層４３０を介して接合する。このとき、カード基板２０
上に予め形成された配線２９と、第２の被転写層４００
の露出端部５２２とが対向される。
【０１３４】導電性接着層４３０としては、第２の実施
の形態と同様にＡＣＦを用い、露出端部５２２と配線２
９とは、その間に挟まれて加熱加圧される導電粒子４３
１を介して電気的に接続される。
【０１３５】なお、二次転写体として機能するカード基
板２０は、平板であっても、湾曲板であってもよい。ま
た、二次転写体であるカード基板２０は、第２の被転写
層４００を形成するための基板４０２に比べ、耐熱性、
耐食性等の特性が劣るものであってもよい。その理由
は、基板４０２側に第２の被転写層４００を形成し、そ
の後、第２の被転写層４００を二次転写体であるカード
基板２０に転写するため、このカード基板２０に要求さ
れる特性、特に耐熱性は、第２の被転写層４００の形成
の際の温度条件等に依存しないからである。この点は、
一次転写体４２０についても同様である。
【０１３６】したがって、第２の被転写層４００の形成
の際の最高温度をＴmaxとしたとき、一次、二次転写体
４２０，２０の構成材料として、ガラス転移点（Ｔｇ）
または軟化点がＴmax以下のものを用いることができ
る。例えば、一次、二次転写体４２０，２０は、ガラス
転移点（Ｔｇ）または軟化点が好ましくは８００℃以
下、より好ましくは５００℃以下、さらに好ましくは３
２０℃以下の材料で構成することができる。
【０１３７】（工程７）次に、熱溶融性樹脂層４１０を
熱により溶融させ、この熱溶融性樹脂層４１０を境にし
て、被転写層４００を一次転写体４２０より引き剥が
す。さらに、ＴＦＴの下面に残存している熱溶融性樹脂
層４１０を、例えば有機溶剤により除去する。これによ
り、図２８の右側に示すように、第２の被転写層４００
が二次転写体であるカード基板２０に転写される。この
図２８の右側の状態は、図２３に示す基板４０２及び第
１分離層４０４を、二次転写体であるカード基板２０及
び導電性接着層４３０に置き換えたものと同じとなる。
従って、ＴＦＴの製造工程に用いた基板４０２に対する
第２の被転写層４００の積層関係が、二次転写体である
カード基板２０上にて確保される。このため、画素電極
５５６が露出され、アクティブマトリクス基板として利
用できる。
【０１３８】なお、ＩＣカードとして一次転写体があっ
ても不都合でない場合には、特に一次転写体がプラスチ
ックなどである場合には、一次転写体を必ずしも引き剥
がす必要はない。この場合には、第２分離層１４０は後
に分離する必要が無いことから、接合層として機能する
ものであればよい。
【０１３９】（工程８）次に、図２８の左側に示すよう
に、図２１（Ａ）の各種回路及び配線が形成された第１
の被転写層１４０を、カード基板２０上に導電性接着層
４４０を介して接着する。このとき、カード基板２０上
に予め形成された配線２６，２９（図２８では配線２６
は図示せず）と、第１の被転写層１４０の露出端部１４
１とが対向される。
【０１４０】導電性接着層４４０としてＡＣＦを用い、
露出端部１４１と配線２６，２９とは、その間に挟まれ
て加熱加圧される導電粒子４４１を介して電気的に接続
される。
【０１４１】（工程９）図２８の左側に示すように、基
板１００の裏面から、例えば、Ｘｅ−Ｃｌエキシマレー
ザー光を照射する。これにより、分離層１２０の層内お
よび／または界面において剥離を生じせしめる。この結
果、分離層１２０の結合力が低下するので、この分離層
１２０を境として、第１の被転写層１４０より基板１０
０を引き剥がす。
【０１４２】さらに、分離層１２０をエッチングにより
除去する。これにより、図２１（Ａ）に示すように、カ
ード基板２０上にて、かつ配線２６，２９と導通された
状態にて、第１，第２の被転写層１４０，４００が転写
される。
【０１４３】（工程１０）最後に、このアクティブマト
リクス層として機能する第２の被転写層４００を用い
て、液晶表示部７０を製造する。この際、図２９の通
り、アクティブマトリクス層である第２の被転写層４０
０と、共通透明電極２３２が形成された対向基板２３０
とがシール材２３４により貼り合わされて、その間に液
晶２３６を封入する封入工程が実施される。この際、予
め、第２の被転写層４００の表面に配向膜を形成して配
向処理が施される。対向基板２３０も同様に、透明共通
電極２３２の表面が配向処理されている。
【０１４４】この後、対向基板２３０表面に偏光板を取
り付け、カード基板２０の液晶表示部７０以外の表面を
保護膜で覆って、ＩＣカードが完成する。
【０１４５】なお、第５の実施の形態では、第２の被転
写層４００を２度転写によりカード基板２０上に転写し
たが、第１の被転写層１４０の場合と同様に１度転写で
行うことも可能である。このとき、１度転写により画素
電極が露出するように構成すればよい。
【０１４６】また、画素電極５５６は、被転写層４００
が転写された後に、ＴＦＴに接続するように形成しても
よい。
【０１４７】また、液晶表示部７０は必ずしもアクティ
ブマトリクス型液晶表示装置に限らず、数字、キャラク
タなどの定型パターンを表示するものでも良い。
【０１４８】以上、本発明をＩＣカードに適用したもの
について説明したが、本発明は必ずしもＩＣカードに限
らず、同様な製造方法により製造されるカード状でない
薄膜集積回路装置にも適用できる。
【０１４９】
【実施例】次に、被転写層１４０の製造に関する具体的
実施例について説明する。
【０１５０】（実施例１）縦５０mm×横５０mm×厚さ
１．１mmの石英基板（軟化点：１６３０℃、歪点：１０
７０℃、エキシマレーザの透過率：ほぼ１００％）を用
意し、この石英基板の片面に、分離層（レーザ光吸収
層）として非晶質シリコン（ａ−Ｓｉ）膜を低圧ＣＶＤ
法（Ｓｉ2 Ｈ6 ガス、４２５℃）により形成した。分離
層の膜厚は、１００nmであった。
【０１５１】次に、分離層上に、中間層としてＳｉＯ2
膜をＥＣＲ−ＣＶＤ法（ＳｉＨ4 ＋Ｏ2 ガス、１００
℃）により形成した。中間層の膜厚は、２００nmであっ
た。
【０１５２】次に、中間層上に、被転写層として膜厚５
０nmの非晶質シリコン膜を低圧ＣＶＤ法（Ｓｉ2 Ｈ6 ガ
ス、４２５℃）により形成し、この非晶質シリコン膜に
レーザ光（波長３０８nm）を照射して、結晶化させ、ポ
リシリコン膜とした。その後、このポリシリコン膜に対
し、所定のパターンニングを施し、薄膜トランジスタの
ソース・ドレイン・チャネルとなる領域を形成した。こ
の後、１０００°Ｃ以上の高温によりポリシリコン膜表
面を熱酸化してゲート絶縁膜ＳｉＯ2 を形成した後、ゲ
ート絶縁膜上にゲート電極（ポリシリコンにＭｏ等の高
融点金属が積層形成された構造）を形成し、ゲート電極
をマスクとしてイオン注入することによって、自己整合
的（セルファライン）にソース・ドレイン領域を形成
し、薄膜トランジスタを形成した。この後、必要に応じ
て、ソース・ドレイン領域に接続される電極及び配線、
ゲート電極につながる配線が形成される。これらの電極
や配線にはＡｌが使用されるが、これに限定されるもの
ではない。また、後工程のレーザー照射によりＡｌの溶
融が心配される場合は、Ａｌよりも高融点の金属（後工
程のレーザー照射により溶融しないもの）を使用しても
よい。最後にパッシベーション膜を形成し、その際ソー
ス線、ゲート線の端部を露出させた。
【０１５３】次に、前記薄膜トランジスタの上に、導電
性接着剤を塗布しさらにその塗膜に、転写体としてプラ
スチック製カード基板を接合した。カード基板には予め
配線パターンが形成され、その配線パターンとの導通を
取るために、予め位置合わせした後に接合した。
【０１５４】次に、Ｘｅ−Ｃｌエキシマレーザ（波長：
３０８nm）を石英基板側から照射し、分離層に剥離（層
内剥離および界面剥離）を生じさせた。照射したＸｅ−
Ｃｌエキシマレーザのエネルギー密度は、２５０mJ/c
m2、照射時間は、２０nsecであった。なお、エキシマレ
ーザの照射は、スポットビーム照射とラインビーム照射
とがあり、スポットビーム照射の場合は、所定の単位領
域（例えば８mm×８mm）にスポット照射していく。ま
た、ラインビーム照射の場合は、所定の単位領域（例え
ば３７８mm×０．１mmや３７８mm×０．３mm（これらは
エネルギーの９０％以上が得られる領域））を同じくし
ていく。
【０１５５】この後、石英基板とカード基板（転写体）
とを分離層において引き剥がし、石英基板上に形成され
た薄膜トランジスタおよび中間層を、カード基板側に転
写した。
【０１５６】その後、カード基板側の中間層の表面に付
着した分離層を、エッチングや洗浄またはそれらの組み
合わせにより除去した。また、石英基板についても同様
の処理を行い、再使用に供した。
【０１５７】（実施例２）分離層を、Ｈ（水素）を２０
at％含有する非晶質シリコン膜とした以外は実施例１と
同様にして、薄膜トランジスタの転写を行った。
【０１５８】なお、非晶質シリコン膜中のＨ量の調整
は、低圧ＣＶＤ法による成膜時の条件を適宜設定するこ
とにより行った。
【０１５９】（実施例３）分離層を、スピンコートによ
りゾル−ゲル法で形成したセラミックス薄膜（組成：Ｐ
ｂＴｉＯ3 、膜厚：２００nm）とした以外は実施例１と
同様にして、薄膜トランジスタの転写を行った。
【０１６０】（実施例４）分離層を、スパッタリングに
より形成したセラミックス薄膜（組成：ＢａＴｉＯ3 、
膜厚：４００nm）とした以外は実施例１と同様にして、
薄膜トランジスタの転写を行った。
【０１６１】（実施例５）分離層を、レーザ−アブレー
ション法により形成したセラミックス薄膜（組成：Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 （ＰＺＴ）、膜厚：５０nm）とした
以外は実施例１と同様にして、薄膜トランジスタの転写
を行った。
【０１６２】（実施例６）分離層を、スピンコートによ
り形成したポリイミド膜（膜厚：２００nm）とした以外
は実施例１と同様にして、薄膜トランジスタの転写を行
った。
【０１６３】（実施例７）分離層を、スピンコートによ
り形成したポリフェニレンサルファイド膜（膜厚：２０
０nm）とした以外は実施例１と同様にして、薄膜トラン
ジスタの転写を行った。
【０１６４】（実施例８）分離層を、スパッタリングに
より形成したＡｌ層（膜厚：３００nm）とした以外は実
施例１と同様にして、薄膜トランジスタの転写を行っ
た。
【０１６５】（実施例９）照射光として、Ｋｒ−Ｆエキ
シマレーザ（波長：２４８nm）を用いた以外は実施例２
と同様にして、薄膜トランジスタの転写を行った。な
お、照射したレーザのエネルギー密度は、２５０mJ/c
m2、照射時間は、２０nsecであった。
【０１６６】（実施例１０）照射光として、Ｎｄ−ＹＡ
ＩＧレーザ（波長：１０６８nm）を用いた以外は実施例
２と同様にして薄膜トランジスタの転写を行った。な
お、照射したレーザのエネルギー密度は、４００mJ/c
m2、照射時間は、２０nsecであった。
【０１６７】（実施例１１）被転写層として、高温プロ
セス１０００℃によるポリシリコン膜（膜厚８０nm）の
薄膜トランジスタとした以外は実施例１と同様にして、
薄膜トランジスタの転写を行った。
【０１６８】（実施例１２）転写体として、ポリカーボ
ネート（ガラス転移点：１３０℃）製の透明基板を用い
た以外は実施例１と同様にして、薄膜トランジスタの転
写を行った。
【０１６９】（実施例１３）転写体として、ＡＳ樹脂
（ガラス転移点：７０〜９０℃）製の透明基板を用いた
以外は実施例２と同様にして、薄膜トランジスタの転写
を行った。
【０１７０】（実施例１４）転写体として、ポリメチル
メタクリレート（ガラス転移点：７０〜９０℃）製の透
明基板を用いた以外は実施例３と同様にして、薄膜トラ
ンジスタの転写を行った。
【０１７１】（実施例１５）転写体として、ポリエチレ
ンテレフタレート（ガラス転移点：６７℃）製の透明基
板を用いた以外は、実施例５と同様にして、薄膜トラン
ジスタの転写を行った。
【０１７２】（実施例１６）転写体として、高密度ポリ
エチレン（ガラス転移点：７７〜９０℃）製の透明基板
を用いた以外は実施例６と同様にして、薄膜トランジス
タの転写を行った。 （実施例１７）転写体として、ポリアミド（ガラス転移
点：１４５℃）製の透明基板を用いた以外は実施例９と
同様にして、薄膜トランジスタの転写を行った。
【０１７３】（実施例１８）転写体として、エポキシ樹
脂（ガラス転移点：１２０℃）製の透明基板を用いた以
外は実施例１０と同様にして、薄膜トランジスタの転写
を行った。
【０１７４】（実施例１９）転写体として、ポリメチル
メタクリレート（ガラス転移点：７０〜９０℃）製の透
明基板を用いた以外は実施例１１と同様にして、薄膜ト
ランジスタの転写を行った。
【０１７５】実施例１〜１９について、それぞれ、転写
された薄膜トランジスタの状態を肉眼と顕微鏡とで視観
察したところ、いずれも、欠陥やムラがなく、均一に転
写がなされていた。
【０１７６】以上述べたように、本発明では、転写技術
を用いることで、製造時に使用した基板の制約を受けず
に、カード基板を選択でき、薄くて軽量のＩＣカードな
どの薄膜集積回路装置、さらには可撓性のあるＩＣカー
ドを提供できる。
【０１７７】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るＩＣカードを
概略的に示す平面図である。
【図２】本発明のＩＣカードの製造方法の第１，第２の
実施の形態における第１の工程を示す断面図である。
【図３】（Ａ）（Ｂ）は、本発明のＩＣカードの製造方
法の第１の実施の形態における第２，第３の工程を示す
断面図である。
【図４】本発明のＩＣカードの製造方法の第１の実施の
形態における第４の工程を示す断面図である。
【図５】本発明のＩＣカードの製造方法の第１の実施の
形態における第５の工程を示す断面図である。
【図６】本発明のＩＣカードの製造方法の第１の実施の
形態における第６の工程を示す断面図である。
【図７】図３の基板のレーザー光の波長に対する透過率
の変化を示す図である。
【図８】本発明のＩＣカードの製造方法の第２の実施の
形態における第２の工程を示す断面図である。
【図９】本発明のＩＣカードの製造方法の第２の実施の
形態における第３の工程を示す断面図である。
【図１０】本発明のＩＣカードの製造方法の第２の実施
の形態における第４の工程を示す断面図である。
【図１１】本発明のＩＣカードの製造方法の第２の実施
の形態における第５の工程を示す断面図である。
【図１２】本発明のＩＣカードの製造方法の第２の実施
の形態における第６の工程を示す断面図である。
【図１３】本発明のＩＣカードの製造方法の第２の実施
の形態における第７の工程を示す断面図である。
【図１４】本発明のＩＣカードの製造方法の第２の実施
の形態における第８の工程を示す断面図である。
【図１５】本発明のＩＣカードの製造方法の第２の実施
の形態における第９の工程を示す断面図である。
【図１６】被転写層が多数同時に形成される半導体ウエ
ハを用いて検査工程、ダイシング工程を実施する第１０
工程を説明するための図である。
【図１７】本発明のＩＣカードの製造方法の第２の実施
の形態における第１１の工程を示す断面図である。
【図１８】本発明のＩＣカードの製造方法の第２の実施
の形態における第１２の工程を示す断面図である。
【図１９】本発明のＩＣカードの製造方法の第２の実施
の形態における第１３の工程を説明するための図であ
る。
【図２０】（Ａ）〜（Ｃ）は、本発明の第３の実施の形
態に係るＩＣカードを概略的に示す平面図である。
【図２１】（Ａ）、（Ｂ）は、本発明の第４の実施の形
態に係るＩＣカードを概略的に示す平面図である。
【図２２】本発明の第５の実施の形態に係るＩＣカード
を概略的に示す平面図である。
【図２３】本発明のＩＣカードの製造方法の第５の実施
の形態における第１の工程を示す断面図である。
【図２４】本発明のＩＣカードの製造方法の第５の実施
の形態における第２，３の工程を示す断面図である。
【図２５】本発明のＩＣカードの製造方法の第５の実施
の形態における第４の工程を示す断面図である。
【図２６】本発明のＩＣカードの製造方法の第５の実施
の形態における第５の工程を示す断面図である。
【図２７】本発明のＩＣカードの製造方法の第５の実施
の形態における第６の工程を示す断面図である。
【図２８】本発明のＩＣカードの製造方法の第５の実施
の形態における第７〜９の工程を示す断面図である。
【図２９】本発明のＩＣカードの製造方法の第５の実施
の形態における第１０の工程を示す断面図である。
【符号の説明】
１０ ＩＣカード １２ 端子 １４ Ｉ／Ｏ １６ ＲＯＭ １８Ａ〜１８Ｄ 配線 ２０ カード基板 ２２〜２９ 配線 ３０ メモリ ３２，３４ 配線 ４０ ＣＰＵ ４３，４４，４６ 配線 ５０ Ｉ／Ｏ ６０ 表示駆動回路 ７０ 表示部 ８０ 太陽電池 １００ 基板（製造用基板） １２０ 分離層（レーザー吸収層） １４０ 被転写層（第１の被転写層） １４１ 露出端部（電極露出部） １６０，４３０，４４０ 導電性接着層 ２２０ 液晶 ２３０ 対向基板 ３００ 転写基板 ４００ 第２の被転写層 ４０２ 製造用基板 ４１０ 第２分離層 ４２０ 一次転写体 ５５６ 画素電極 ５５９ 第１分離層
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/20

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 製造用基板上に形成された薄膜集積回路
    を含む被転写層を、カード基板に転写してＩＣカードを
    製造する方法であって、 前記製造用基板上に、分離層を形成する第１工程と、 前記分離層上に、前記薄膜集積回路を含む前記被転写層
    を形成し、かつ、端子となる部分を露出させて電極露出
    部を形成する第２工程と、 前記カード基板上に配線パターンを形成する第３工程
    と、 前記配線パターンと前記電極露出部とが導通する位置関
    係にて、前記被転写層を前記カード基板に接合する第４
    工程と、 前記分離層を境にして、前記製造用基板を前記被転写層
    より除去する第５工程と、 を有することを特徴とするＩＣカードの製造方法。
  2. 【請求項２】 請求項１において、 前記第２工程は、前記分離層が形成された一枚の前記製
    造用基板上に、複数の前記被転写層を同時に形成する工
    程と、複数の前記被転写層を個々に切断する工程と、を
    含むことを特徴とするＩＣカードの製造方法。
  3. 【請求項３】 請求項２において、 前記第２工程は、同時に形成された複数の前記被転写層
    の電気的特性を検査する検査工程を有し、 前記第４工程は、前記検査工程にて良品と判別された被
    転写層を前記基板上に接合する工程を含むことを特徴と
    するＩＣカードの製造方法。
  4. 【請求項４】 請求項１乃至３のいずれかにおいて、 前記第４工程は、前記カード基板上の複数の領域にて、
    それぞれ被転写層を接合する工程を有することを特徴と
    するＩＣカードの製造方法。
  5. 【請求項５】 請求項１乃至４のいずれかにおいて、 前記第３工程は、異方性導電膜を介在させて、前記カー
    ド基板と前記被転写層とを接合することを特徴とするＩ
    Ｃカードの製造方法。
  6. 【請求項６】 製造用基板上に形成された薄膜集積回路
    を含む被転写層を、カード基板に転写してＩＣカードを
    製造する方法であって、 前記製造用基板上に、第１分離層を形成する第１工程
    と、 前記分離層上に、前記薄膜集積回路を含む前記被転写層
    を形成する第２工程と、 一次転写体上に接合層を介して前記被転写層を接合する
    第３工程と、 前記第１分離層を境にして、前記製造用基板を前記被転
    写層より除去し、前記被転写層の端子となる部分を露出
    させて電極露出部を形成する第４工程と、 前記カード基板上に配線パターンを形成する第５工程
    と、 前記配線パターンと前記電極露出部とが導通する位置関
    係にて、前記被転写層を二次転写体である前記カード基
    板に接合する第６工程と、 を有することを特徴とするＩＣカードの製造方法。
  7. 【請求項７】 請求項６において、 前記第３工程では、接合層として第２分離層を用い、 前記第２分離層を境にして、前記一次転写体を前記被転
    写層より除去する第７工程をさらに有することを特徴と
    するＩＣカードの製造方法。
  8. 【請求項８】 請求項１乃至７のいずれかに記載の方法
    により製造されたＩＣカード。
  9. 【請求項９】 請求項８において、 前記カード基板がプラスチックであることを特徴とする
    ＩＣカード。
  10. 【請求項１０】 請求項８または９において、 前記半導体集積回路はプログラマブルＲＯＭを有するこ
    とを特徴とするＩＣカード。
  11. 【請求項１１】 請求項１０において、 前記プログラマブルＲＯＭは、１回のみ書き込み可能な
    １タイムＰＲＯＭであることを特徴とするＩＣカード。
  12. 【請求項１２】 請求項１０において、 前記プログラマブルＲＯＭは、強誘電メモリであること
    を特徴とするＩＣカード。
  13. 【請求項１３】 請求項１０において、 前記プログラマブルＲＯＭはＥＥＰ０Ｍであることを特
    徴とするＩＣカード。
  14. 【請求項１４】 請求項８乃至１３のいずれかにおい
    て、 前記半導体集積回路に加えて、磁気メモリを有すること
    を特徴とするＩＣカード。
  15. 【請求項１５】 基板上に形成された薄膜集積回路を含
    む被転写層を、転写体に転写して薄膜集積回路装置を製
    造する方法であって、 前記基板上に、分離層を形成する工程と、 前記分離層上に、前記薄膜集積回路を含む前記被転写層
    を形成し、かつ、端子となる部分を露出させて電極露出
    部を形成する工程と、 前記転写体に配線パターンを形成する工程と、 前記配線パターンと前記電極露出部とが導通する位置関
    係にて、前記被転写層を前記転写体に接合する工程と、 前記分離層を境にして、前記基板を前記被転写層より除
    去する工程と、 を有することを特徴とする薄膜集積回路装置の製造方
    法。
  16. 【請求項１６】 請求項１５に記載の方法により製造さ
    れた薄膜集積回路装置。
JP19319797A 1997-07-03 1997-07-03 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法 Expired - Fee Related JP4042182B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19319797A JP4042182B2 (ja) 1997-07-03 1997-07-03 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19319797A JP4042182B2 (ja) 1997-07-03 1997-07-03 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1120360A true JPH1120360A (ja) 1999-01-26
JP4042182B2 JP4042182B2 (ja) 2008-02-06

Family

ID=16303927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19319797A Expired - Fee Related JP4042182B2 (ja) 1997-07-03 1997-07-03 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP4042182B2 (ja)

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082627A (ja) * 2000-09-07 2002-03-22 Sony Corp 表示装置
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
JP2003318373A (ja) * 2002-04-18 2003-11-07 Ind Technol Res Inst 薄膜半導体素子をプラスチックシートに形成する方法
JP2004090582A (ja) * 2002-09-04 2004-03-25 Toppan Printing Co Ltd 抽選券およびその製造方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004173826A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 光学式センサ、カード型情報記録媒体及びそれを用いた情報処理システム
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP2004173827A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
EP1434262A2 (en) * 2002-12-26 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufactured by the transfer technique
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2005100380A (ja) * 2003-08-29 2005-04-14 Semiconductor Energy Lab Co Ltd Ｉｃカード
JP2005202947A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、並びに無線タグ及びラベル類
JP2005209162A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd 包装材、タグ、証書、紙幣及び有価証券
WO2005071608A1 (en) * 2004-01-23 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Id label, id card, and id tag
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
JP2005252232A (ja) * 2003-12-26 2005-09-15 Semiconductor Energy Lab Co Ltd 有価証券並びにチップ搭載物、及びそれらの作製方法
JP2005251183A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
WO2005122280A1 (en) * 2004-06-14 2005-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
WO2006006611A1 (en) * 2004-07-09 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Ic chip and its manufacturing method
JP2006128679A (ja) * 2005-10-24 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
JP2007088491A (ja) * 2002-11-01 2007-04-05 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2007158317A (ja) * 2005-11-09 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007188498A (ja) * 2002-12-27 2007-07-26 Semiconductor Energy Lab Co Ltd Ｉｃカード及びｉｃカードの作製方法
US7302088B2 (en) 2002-07-12 2007-11-27 Seiko Epson Corporation Personal verification device, card-type information storage medium, and information processing system using the same
US7303402B2 (en) 2002-07-05 2007-12-04 J.S.T. Mfg. Co., Ltd Connector, method for manufacturing the same, and wiring board structure employing it
US7341894B2 (en) 2002-03-29 2008-03-11 Seiko Epson Corporation Semiconductor, electrooptic apparatus and electronic apparatus
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7476553B2 (en) 2004-09-30 2009-01-13 Seiko Epson Corporation Transfer base substrate and method of semiconductor device
US7576362B2 (en) 2003-03-14 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having EL element, integrated circuit and adhesive layer therebetween
US7648862B2 (en) 2001-10-30 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US7723209B2 (en) 2002-12-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7893837B2 (en) 2003-12-26 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US7946503B2 (en) 2004-02-06 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011142328A (ja) * 2002-11-01 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011154729A (ja) * 2003-08-29 2011-08-11 Semiconductor Energy Lab Co Ltd Ｉｃカード及びｉｃカードの作製方法
US8083153B2 (en) 2003-12-26 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US8305213B2 (en) 2004-01-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Film-like article and method for manufacturing the same
US8338198B2 (en) 2001-08-22 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of peeling thin film device and method of manufacturing semiconductor device using peeled thin film device
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8822272B2 (en) 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
JP2015156220A (ja) * 2006-03-15 2015-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9123595B2 (en) 2001-12-28 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2020132200A (ja) * 2019-02-18 2020-08-31 トヨタ自動車株式会社 供給情報通信システム、通信モジュール及び液体供給設備

Cited By (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002082627A (ja) * 2000-09-07 2002-03-22 Sony Corp 表示装置
US9608004B2 (en) 2001-07-16 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US10586816B2 (en) 2001-07-16 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003142666A (ja) * 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
EP1455394A4 (en) * 2001-07-24 2007-02-14 Seiko Epson Corp TRANSFER METHOD, METHOD FOR MANUFACTURING THIN FILM ELEMENT, METHOD FOR MANUFACTURING INTEGRATED CIRCUIT, CIRCUIT SUBSTRATE AND METHOD FOR MANUFACTURING SAME, ELECTRO-OPTICAL DEVICE AND METHOD FOR MANUFACTURING SAME, AND INTEGRATED CIRCUIT BOARD AND ELECTRONIC EQUIPMENT
EP1455394A1 (en) * 2001-07-24 2004-09-08 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipment
US6887650B2 (en) 2001-07-24 2005-05-03 Seiko Epson Corporation Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance
US9281403B2 (en) 2001-08-22 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9755148B2 (en) 2001-08-22 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US10529748B2 (en) 2001-08-22 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US11296131B2 (en) 2001-08-22 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9842994B2 (en) 2001-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US8338198B2 (en) 2001-08-22 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of peeling thin film device and method of manufacturing semiconductor device using peeled thin film device
US7648862B2 (en) 2001-10-30 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8980700B2 (en) 2001-10-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US10607883B2 (en) 2001-10-30 2020-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9620408B2 (en) 2001-10-30 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7994506B2 (en) 2001-10-30 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9123595B2 (en) 2001-12-28 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
US9536901B2 (en) 2001-12-28 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by bonding a layer to a support with curvature
US9337341B2 (en) 2001-12-28 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having aluminum-containing layer between two curved substrates
US7341894B2 (en) 2002-03-29 2008-03-11 Seiko Epson Corporation Semiconductor, electrooptic apparatus and electronic apparatus
JP2003318373A (ja) * 2002-04-18 2003-11-07 Ind Technol Res Inst 薄膜半導体素子をプラスチックシートに形成する方法
US7303402B2 (en) 2002-07-05 2007-12-04 J.S.T. Mfg. Co., Ltd Connector, method for manufacturing the same, and wiring board structure employing it
US7302088B2 (en) 2002-07-12 2007-11-27 Seiko Epson Corporation Personal verification device, card-type information storage medium, and information processing system using the same
JP2004090582A (ja) * 2002-09-04 2004-03-25 Toppan Printing Co Ltd 抽選券およびその製造方法
US9093324B2 (en) 2002-10-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
KR101101338B1 (ko) * 2002-10-18 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조방법
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2011142328A (ja) * 2002-11-01 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007088491A (ja) * 2002-11-01 2007-04-05 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US9263617B2 (en) 2002-11-01 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8237164B2 (en) 2002-11-01 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including magnet
JP2004173841A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP2004173826A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 光学式センサ、カード型情報記録媒体及びそれを用いた情報処理システム
JP2004173827A (ja) * 2002-11-26 2004-06-24 Seiko Epson Corp 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
EP1434262A2 (en) * 2002-12-26 2004-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufactured by the transfer technique
EP1434262A3 (en) * 2002-12-26 2006-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufactured by the transfer technique
KR101031983B1 (ko) * 2002-12-26 2011-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이의 제조 방법
US7303942B2 (en) 2002-12-26 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7564139B2 (en) 2002-12-26 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4646925B2 (ja) * 2002-12-27 2011-03-09 株式会社半導体エネルギー研究所 Ｉｃカードの作製方法
JP2007188498A (ja) * 2002-12-27 2007-07-26 Semiconductor Energy Lab Co Ltd Ｉｃカード及びｉｃカードの作製方法
US7723209B2 (en) 2002-12-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US10038012B2 (en) 2002-12-27 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US7652359B2 (en) 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
US9543337B2 (en) 2002-12-27 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US8691604B2 (en) 2002-12-27 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US8268702B2 (en) 2002-12-27 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. IC card and booking-account system using the IC card
US8247246B2 (en) 2002-12-27 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US9269817B2 (en) 2002-12-27 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, delamination method, and transferring method
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US9178182B2 (en) 2003-03-14 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11196020B2 (en) 2003-03-14 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8044397B2 (en) 2003-03-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light emitting element, integrated circuit and adhesive layer
US10727437B2 (en) 2003-03-14 2020-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10186682B2 (en) 2003-03-14 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9640778B2 (en) 2003-03-14 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7576362B2 (en) 2003-03-14 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having EL element, integrated circuit and adhesive layer therebetween
JP2011154729A (ja) * 2003-08-29 2011-08-11 Semiconductor Energy Lab Co Ltd Ｉｃカード及びｉｃカードの作製方法
JP2005100380A (ja) * 2003-08-29 2005-04-14 Semiconductor Energy Lab Co Ltd Ｉｃカード
JP2005202947A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置、並びに無線タグ及びラベル類
US8662402B2 (en) 2003-12-26 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
US7893837B2 (en) 2003-12-26 2011-02-22 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US8083153B2 (en) 2003-12-26 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Securities, chip mounting product, and manufacturing method thereof
JP2005252232A (ja) * 2003-12-26 2005-09-15 Semiconductor Energy Lab Co Ltd 有価証券並びにチップ搭載物、及びそれらの作製方法
JP2005209162A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd 包装材、タグ、証書、紙幣及び有価証券
WO2005071608A1 (en) * 2004-01-23 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Id label, id card, and id tag
US8136735B2 (en) 2004-01-23 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. ID label, ID card, and ID tag
US8305213B2 (en) 2004-01-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Film-like article and method for manufacturing the same
KR101137709B1 (ko) * 2004-02-06 2012-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
US7946503B2 (en) 2004-02-06 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8430326B2 (en) 2004-02-06 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005251183A (ja) * 2004-02-06 2005-09-15 Semiconductor Energy Lab Co Ltd 半導体装置、ｉｃカード、ｉｃタグ、ｒｆｉｄ、トランスポンダ、紙幣、有価証券、パスポート、電子機器、バッグ及び衣類
US8030745B2 (en) 2004-03-04 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. ID chip and IC card
US9449999B2 (en) 2004-03-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and IC card
WO2005086088A1 (en) * 2004-03-04 2005-09-15 Semiconductor Energy Laboratory Co., Ltd. Id chip and ic card
JP2005285109A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd 半導体装置、ｉｃカード
WO2005122280A1 (en) * 2004-06-14 2005-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
US9384439B2 (en) 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
US10411037B2 (en) 2004-06-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
WO2006006611A1 (en) * 2004-07-09 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Ic chip and its manufacturing method
US8426293B2 (en) 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
US7476553B2 (en) 2004-09-30 2009-01-13 Seiko Epson Corporation Transfer base substrate and method of semiconductor device
JP2006135305A (ja) * 2004-10-05 2006-05-25 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、及び半導体装置の検査方法
US9261554B2 (en) 2005-03-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US8822272B2 (en) 2005-03-28 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and measuring method thereof
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7728383B2 (en) 2005-05-31 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a first base, a thin film transistor, and a second base
US8361845B2 (en) 2005-06-30 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006128679A (ja) * 2005-10-24 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007158317A (ja) * 2005-11-09 2007-06-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
KR101319468B1 (ko) * 2005-12-02 2013-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP2015156220A (ja) * 2006-03-15 2015-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020132200A (ja) * 2019-02-18 2020-08-31 トヨタ自動車株式会社 供給情報通信システム、通信モジュール及び液体供給設備

Also Published As

Publication number Publication date
JP4042182B2 (ja) 2008-02-06

Similar Documents

Publication Publication Date Title
JP4042182B2 (ja) Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3738798B2 (ja) アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
JP5022552B2 (ja) 電気光学装置の製造方法及び電気光学装置
JP4619462B2 (ja) 薄膜素子の転写方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
US6627518B1 (en) Method for making three-dimensional device
JP3809733B2 (ja) 薄膜トランジスタの剥離方法
KR100494479B1 (ko) 액티브 매트릭스 기판의 제조 방법
US6814832B2 (en) Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP4619461B2 (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP3918708B2 (ja) 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
JP3738799B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JPH11251518A (ja) ３次元デバイス
JP2004228373A (ja) デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP3809710B2 (ja) 薄膜素子の転写方法
JP4229107B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP4619644B2 (ja) 薄膜素子の転写方法
JP2009076852A (ja) 薄膜素子、薄膜素子の製造方法、及び表示装置
JP3849683B2 (ja) 薄膜トランジスタの剥離方法
JP4525603B2 (ja) 薄膜トランジスタの転写方法
JP4619645B2 (ja) 薄膜素子の転写方法
JP2004140380A (ja) 薄膜デバイスの転写方法、及びデバイスの製造方法
JP2006072372A (ja) 液晶パネル用基板及び液晶パネル
JP3809833B2 (ja) 薄膜素子の転写方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees