JPH11251518A - 3次元デバイス - Google Patents
3次元デバイスInfo
- Publication number
- JPH11251518A JPH11251518A JP10049883A JP4988398A JPH11251518A JP H11251518 A JPH11251518 A JP H11251518A JP 10049883 A JP10049883 A JP 10049883A JP 4988398 A JP4988398 A JP 4988398A JP H11251518 A JPH11251518 A JP H11251518A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- layers
- dimensional
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 193
- 239000000758 substrate Substances 0.000 claims abstract description 163
- 230000015654 memory Effects 0.000 claims abstract description 156
- 238000012546 transfer Methods 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims abstract description 90
- 238000000926 separation method Methods 0.000 claims description 118
- 239000010408 film Substances 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 238000013461 design Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 229920000620 organic polymer Polymers 0.000 claims description 6
- 239000002861 polymer material Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 16
- 238000003491 array Methods 0.000 abstract description 14
- 238000002955 isolation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 551
- 210000004027 cell Anatomy 0.000 description 76
- 239000012790 adhesive layer Substances 0.000 description 36
- 239000000463 material Substances 0.000 description 33
- 239000000853 adhesive Substances 0.000 description 18
- 230000001070 adhesive effect Effects 0.000 description 18
- 239000000203 mixture Substances 0.000 description 17
- 230000003287 optical effect Effects 0.000 description 15
- -1 silicate compound Chemical class 0.000 description 13
- 239000007789 gas Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000002679 ablation Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005304 joining Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 238000005192 partition Methods 0.000 description 5
- 229920000098 polyolefin Polymers 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 229920003002 synthetic resin Polymers 0.000 description 5
- 239000000057 synthetic resin Substances 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000004695 Polyether sulfone Substances 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229920000728 polyester Polymers 0.000 description 4
- 229920006393 polyether sulfone Polymers 0.000 description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004721 Polyphenylene oxide Substances 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005424 photoluminescence Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 229920006324 polyoxymethylene Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229920000219 Ethylene vinyl alcohol Polymers 0.000 description 2
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000004698 Polyethylene Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 239000000123 paper Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 229920000573 polyethylene Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920006380 polyphenylene oxide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910004762 CaSiO Inorganic materials 0.000 description 1
- 239000004709 Chlorinated polyethylene Substances 0.000 description 1
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 229930040373 Paraformaldehyde Natural products 0.000 description 1
- 229920008285 Poly(ether ketone) PEK Polymers 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004697 Polyetherimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229920001328 Polyvinylidene chloride Polymers 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XECAHXYUAAWDEL-UHFFFAOYSA-N acrylonitrile butadiene styrene Chemical compound C=CC=C.C=CC#N.C=CC1=CC=CC=C1 XECAHXYUAAWDEL-UHFFFAOYSA-N 0.000 description 1
- 239000004676 acrylonitrile butadiene styrene Substances 0.000 description 1
- 229920001893 acrylonitrile styrene Polymers 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 239000004715 ethylene vinyl alcohol Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229920001973 fluoroelastomer Polymers 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 229920000554 ionomer Polymers 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002492 poly(sulfone) Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920001601 polyetherimide Polymers 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000005033 polyvinylidene chloride Substances 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- SCUZVMOVTVSBLE-UHFFFAOYSA-N prop-2-enenitrile;styrene Chemical compound C=CC#N.C=CC1=CC=CC=C1 SCUZVMOVTVSBLE-UHFFFAOYSA-N 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
- 229920002725 thermoplastic elastomer Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000005068 transpiration Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
- H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Manufacturing Of Magnetic Record Carriers (AREA)
- Hall/Mr Elements (AREA)
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
易に製造することができる高性能の3次元デバイスを提
供する。 【解決手段】メモリIC10aは、基板(転写側基板)
21と、この基板21上に積層されたメモリセルアレイ
71と、メモリセルアレイ72と、メモリセルアレイ7
3とを有している。各メモリセルアレイ71、72およ
び73は、それぞれ、薄膜構造の転写法により、図21
中下側からこの順序で積層されている。前記転写法は、
元基板上に分離層を介して薄膜デバイス層(メモリセル
アレイ)を形成した後、前記分離層に照射光を照射し
て、前記分離層の層内および/または界面において剥離
を生ぜしめ、前記元基板上の薄膜デバイス層を基板21
側へ転写するものである。
Description
関するものである。
は、下記のようにして製造される。まず、Si基板上
に、電界効果トランジスタ(FET)等を含む第1層を
多数工程を経て形成する。次いで、この第1層上に、同
様の第2層を形成する。以下、同様にして、第3層以降
を形成する。
は、同一基板上に各層を順次重ねてゆくようにして形成
するので、上層の形成は、下層に悪影響を与えないよう
にしなければならず、製造の際、種々の制約(例えば、
下層が変質しないような温度の上限等)を受ける。
イスの場合、各層を適したデバイスパラメータ(例え
ば、ゲート線幅、ゲート絶縁膜の膜厚、デザインルー
ル、製造時の温度等の製造条件)で形成するのは、非常
に難しい。
スを構成する基板上に各層を形成するので、用いる基板
は、デバイスの基板としての適合性と、各層を形成する
ときの基板としての適合性とを兼ね備えていなければな
らず、このため、特定の基板しか使用することができ
ず、不利であった。
元デバイスの実用化は、未だなされていない。
デバイス層の形成条件の自由度が広く、容易に製造する
ことができる高性能の3次元デバイスを提供することに
ある。
(1)〜(20)の本発明により達成される。
される薄膜デバイス層をその厚さ方向に複数積層してな
る3次元デバイスであって、前記各薄膜デバイス層のう
ちの少なくとも1つが、転写法により積層したものであ
ることを特徴とする3次元デバイス。
定の領域内で回路を構成する薄膜デバイス層をその厚さ
方向に複数積層して3次元方向の回路を構成する3次元
デバイスであって、前記各薄膜デバイス層のうちの少な
くとも1つが、転写法により積層したものであることを
特徴とする3次元デバイス。
を介して薄膜デバイス層を形成した後、前記分離層に照
射光を照射して、前記分離層の層内および/または界面
において剥離を生ぜしめ、前記元基板上の薄膜デバイス
層を3次元デバイスの基板側へ転写するものである上記
(1)または(2)に記載の3次元デバイス。
成する物質の原子間または分子間の結合力が消失または
減少することにより生じる上記(3)に記載の3次元デ
バイス。
成する物質から気体が発生することにより生じる上記
(3)に記載の3次元デバイス。
記(3)ないし(5)のいずれかに記載の3次元デバイ
ス。
セラミックス、金属または有機高分子材料で構成されて
いる上記(3)ないし(6)のいずれかに記載の3次元
デバイス。
を有し、該接続電極により、隣接する前記薄膜デバイス
層同士が電気的に接続されている上記(1)ないし
(7)のいずれかに記載の3次元デバイス。
ス層の両面に存在する上記(8)に記載の3次元デバイ
ス。
記薄膜デバイス層同士が接合されている上記(8)また
は(9)に記載の3次元デバイス。
応する2層において、一方の層は、発光部を有し、他方
の層は、前記発光部からの光を受光する受光部を有し、
これら発光部および受光部により、前記2層間で光によ
る通信が可能となるよう構成されている上記(1)ない
し(7)のいずれかに記載の3次元デバイス。
イス層は、他の薄膜デバイス層のうちの少なくとも1つ
と同時に製造されたものである上記(1)ないし(11)
のいずれかに記載の3次元デバイス。
なくとも1つは、複数の薄膜トランジスタを有する上記
(1)ないし(12)のいずれかに記載の3次元デバイ
ス。
なくとも1つは、メモリセルアレイを構成するものであ
る上記(1)ないし(13)のいずれかに記載の3次元デ
バイス。
数の層により、1つのメモリが構成されている上記
(1)ないし(14)のいずれかに記載の3次元デバイ
ス。
なくとも1つは、メモリセルアレイを構成するものであ
り、他の薄膜デバイス層のうちの少なくとも1つは、ロ
ジック回路を構成するものである上記(1)ないし(1
3)のいずれかに記載の3次元デバイス。
モリセルアレイを駆動するよう構成されている上記(1
6)に記載の3次元デバイス。
ルアレイは、異なるデザインルールで形成したものであ
る上記(16)または(17)に記載の3次元デバイス。
ルアレイは、異なるデザインパラメータで形成したもの
である上記(16)または(17)に記載の3次元デバイ
ス。
ルアレイは、異なる製造プロセスで形成したものである
上記(16)または(17)に記載の3次元デバイス。
添付図面に示す好適実施例に基づいて詳細に説明する。
法(転写技術)」を用いて複数の層を積層し、3次元デ
バイス(例えば、3次元IC等)を製造する。すなわ
ち、本発明の3次元デバイスは、後述する「薄膜構造の
転写方法」を用いて複数の層をその厚さ方向に積層して
なる3次元デバイスである。まず、前記「薄膜構造の転
写方法」を説明する。
薄膜構造の転写方法の実施例の工程を模式的に示す断面
図である。以下、これらの図に基づいて、薄膜構造の転
写方法(剥離方法)の工程を順次説明する。
(分離層形成面11)に、分離層(光吸収層)2を形成
する。
る場合、その照射光7が透過し得る透光性を有するもの
であるのが好ましい。
上であるのが好ましく、50%以上であるのがより好ま
しい。この透過率が低過ぎると、照射光7の減衰(ロ
ス)が大きくなり、分離層2を剥離するのにより大きな
光量を必要とする。
されているのが好ましく、特に、耐熱性に優れた材料で
構成されているのが好ましい。その理由は、例えば後述
する被転写層4や中間層3を形成する際に、その種類や
形成方法によってはプロセス温度が高くなる(例えば3
50〜1000℃程度)ことがあるが、その場合でも、
基板1が耐熱性に優れていれば、基板1上への被転写層
4等の形成に際し、その温度条件等の成膜条件の設定の
幅が広がるからである。
の最高温度をTmax としたとき、歪点がTmax 以上の材
料で構成されているものが好ましい。具体的には、基板
1の構成材料は、歪点が350℃以上のものが好まし
く、500℃以上のものがより好ましい。このようなも
のとしては、例えば、石英ガラス、ソーダガラス、コー
ニング7059、日本電気ガラスOA−2等の耐熱性ガ
ラスが挙げられる。
被転写層4の形成の際のプロセス温度を低くするのであ
れば、基板1についても、融点の低い安価なガラス材や
合成樹脂を用いることができる。
が、通常は、0.1〜5.0mm程度であるのが好まし
く、0.5〜1.5mm程度であるのがより好ましい。基
板1の厚さが薄過ぎると強度の低下を招き、厚過ぎる
と、基板1の透過率が低い場合に、照射光7の減衰を生
じ易くなる。なお、基板1の照射光7の透過率が高い場
合には、その厚さは、前記上限値を超えるものであって
もよい。
に、基板1の分離層形成部分の厚さは、均一であるのが
好ましい。
光入射面12は、図示のごとき平面に限らず、曲面であ
ってもよい。
除去するのではなく、基板1と被転写層4との間にある
分離層2を剥離して基板1を離脱させるため、作業が容
易であるとともに、例えば比較的厚さの厚い基板を用い
る等、基板1に関する選択の幅も広い。
その層内および/または界面2aまたは2bにおいて剥
離(以下、「層内剥離」、「界面剥離」と言う)を生じ
るような性質を有するものであり、好ましくは、照射光
7の照射により、分離層2を構成する物質の原子間また
は分子間の結合力が消失または減少すること、換言すれ
ば、アブレーションを生ぜしめることにより層内剥離お
よび/または界面剥離に至るものである。
から気体が放出され、分離効果が発現される場合もあ
る。すなわち、分離層2に含有されていた成分が気体と
なって放出される場合と、分離層2が光を吸収して一瞬
気体になり、その蒸気が放出され、分離に寄与する場合
とがある。
ば次のようなものが挙げられる。
てもよい。この場合、Hの含有量は、2at%以上程度で
あるのが好ましく、2〜20at%程度であるのがより好
ましい。このように、Hが所定量含有されていると、照
射光7の照射により、水素が放出され、分離層2に内圧
が発生し、それが上下の薄膜を剥離する力となる。
件、例えばCVDにおけるガス組成、ガス圧、ガス雰囲
気、ガス流量、温度、基板温度、投入パワー等の条件を
適宜設定することにより調整することができる。
チタンまたはチタン酸化合物、酸化ジルコニウムまたは
ジルコン酸化合物、酸化ランタンまたはランタン酸化合
物等の各種酸化物セラミックス、誘電体(強誘電体)あ
るいは半導体 酸化ケイ素としては、SiO、SiO2 、Si3 O2
が挙げられ、ケイ酸化合物としては、例えばK2 Si
O3 、Li2 SiO3 、CaSiO3 、ZrSiO
4 、Na2 SiO3 が挙げられる。
3 、TiO2 が挙げられ、チタン酸化合物としては、
例えば、BaTiO4 、BaTiO3 、Ba2 Ti
9 O20、BaTi5 O11、CaTiO3 、Sr
TiO3 、PbTiO3 、MgTiO3 、ZrTi
O2 、SnTiO4 、Al2 TiO5 、FeTiO
3 が挙げられる。
挙げられ、ジルコン酸化合物としては、例えばBaZr
O3 、ZrSiO4 、PbZrO3 、MgZrO
3 、K2 ZrO3 が挙げられる。
ZT等のセラミックスあるいは誘電体(強誘電体) 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラ
ミックス 有機高分子材料 有機高分子材料としては、−CH2 −、−CO−(ケ
トン)、−CONH−(アミド)、−NH−(イミ
ド)、−COO−(エステル)、−N=N−(アゾ)、
−CH=N−(シフ)等の結合(照射光7の照射により
これらの結合が切断される)を有するもの、特にこれら
の結合を多く有するものであればいかなるものでもよ
い。また、有機高分子材料は、構成式中に芳香族炭化水
素(1または2以上のベンゼン環またはその縮合環)を
有するものであってもよい。
ては、ポリエチレン、ポリプロピレンのようなポリオレ
フィン、ポリイミド、ポリアミド、ポリエステル、ポリ
メチルメタクリレート(PMMA)、ポリフェニレンサ
ルファイド(PPS)、ポリエーテルスルホン(PE
S)、エポキシ樹脂等が挙げられる。
n、Sn、Smまたはこれらのうちの少なくとも1種を
含む合金が挙げられる。
層2の組成、層構成、形成方法等の諸条件により異なる
が、通常は、1nm〜20μm 程度であるのが好ましく、
10nm〜2μm 程度であるのがより好ましく、40nm〜
1μm 程度であるのがさらに好ましい。
一性が損なわれ、剥離にムラが生じることがあり、ま
た、膜厚が厚すぎると、分離層2の良好な剥離性を確保
するために、照射光7のパワー(光量)を大きくする必
要があるとともに、後に分離層2を除去する際にその作
業に時間がかかる。なお、分離層2の膜厚は、できるだ
け均一であるのが好ましい。
膜組成や膜厚等の諸条件に応じて適宜選択される。例え
ば、CVD(MOCVD、低圧CVD、ECR−CVD
を含む)、蒸着、分子線蒸着(MB)、スパッタリン
グ、イオンプレーティング、PVD等の各種気相成膜
法、電気メッキ、浸漬メッキ(ディッピング)、無電解
メッキ等の各種メッキ法、ラングミュア・ブロジェット
(LB)法、スピンコート、スプレーコート、ロールコ
ート等の塗布法、各種印刷法、転写法、インクジェット
法、粉末ジェット法等が挙げられ、これらのうちの2以
上を組み合わせて形成することもできる。
(a−Si)の場合には、CVD、特に低圧CVDやプ
ラズマCVDにより成膜するのが好ましい。
ミックスで構成する場合や、有機高分子材料で構成する
場合には、塗布法、特にスピンコートにより成膜するの
が好ましい。
程(例えば、層の形成工程と熱処理工程)で行われても
よい。
されてもよい。この場合、前記2以上の層の組成または
特性は、同一であってもよく、また、異なっていてもよ
い。
に中間層(下地層)3を形成する。
れ、例えば、製造時または使用時において後述する被転
写層4を物理的または化学的に保護する保護層、絶縁
層、導電層、照射光7の遮光層、被転写層4へのまたは
被転写層4からの成分の移行(マイグレーション)を阻
止するバリア層、反射層としての機能の内の少なくとも
1つを発揮するものが挙げられる。
的に応じて適宜設定され、例えば、非晶質シリコンによ
る分離層2と薄膜トランジスタ(TFT)による被転写
層4との間に形成される中間層3の場合には、SiO2
等の酸化ケイ素が挙げられ、分離層2とPZTによる
被転写層4との間に形成される中間層3の場合には、例
えば、Pt、Au、W、Ta、Mo、Al、Cr、Ti
またはこれらを主とする合金のような金属が挙げられ
る。
的や発揮し得る機能の程度に応じて適宜決定されるが、
通常は、10nm〜5μm 程度であるのが好ましく、40
nm〜〜1μm 程度であるのがより好ましい。
2で挙げた形成方法と同様の方法が挙げられる。また、
中間層3の形成は、2工程以上の工程で行われてもよ
い。
異なる組成のものを2層以上形成することもできる。ま
た、本発明では、中間層3を形成せず、分離層2上に直
接被転写層4を形成してもよい。
に被転写層(被剥離物)4を形成する。
れる層であって、前記分離層2で挙げた形成方法と同様
の方法により形成することができる。
造、組成、物理的または化学的特性等は、特に限定され
ないが、転写の目的や有用性を考慮して、薄膜、特に機
能性薄膜または薄膜デバイスであるのが好ましい。
例えば、薄膜トランジスタ(TFT)、薄膜ダイオー
ド、その他の薄膜半導体デバイス、電極(例:ITO、
メサ膜のような透明電極)、太陽電池やイメージセンサ
等に用いられる光電変換素子、スイッチング素子、メモ
リー、圧電素子等のアクチュエータ、マイクロミラー
(ピエゾ薄膜セラミックス)、磁気記録媒体、光磁気記
録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッ
ド、コイル、インダクター、薄膜高透磁材料およびそれ
らを組み合わせたマイクロ磁気デバイス、フィルター、
反射膜、ダイクロイックミラー、偏光素子等の光学薄
膜、半導体薄膜、超伝導薄膜(例:YBCO薄膜)、磁
性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属
半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜
と他の物質の多層薄膜等が挙げられる。
クロ磁気デバイス、マイクロ三次元構造物の構成、アク
チュエータ、マイクロミラー等に適用することの有用性
が高く、好ましい。
は、その形成方法との関係で、通常、比較的高いプロセ
ス温度を経て形成される。従って、この場合、前述した
ように、基板1としては、そのプロセス温度に耐え得る
信頼性の高いものが必要となる。
の積層体でもよい。さらには、前記薄膜トランジスタ等
のように、所定のパターンニングが施されたものであっ
てもよい。被転写層4の形成(積層)、パターンニング
は、それに応じた所定の方法により行われる。このよう
な被転写層4は、通常、複数の工程を経て形成される。
は、例えば、特公平2−50630号公報や、文献:H.
Ohshima et al : International Symposium Digest of
Technical Papers SID 1983 ”B/W and Color LC Video
Display Addressed by PolySi TFTs”に記載された方
法に従って行うことができる。
ず、その形成目的、機能、組成、特性等の諸条件に応じ
て適宜設定される。被転写層4が薄膜トランジスタの場
合、その合計厚さは、好ましくは0.5〜200μm 程
度、より好ましくは1.0〜10μm 程度とされる。ま
た、その他の薄膜の場合、好適な合計厚さは、さらに広
い範囲でよく、例えば50nm〜1000μm 程度とする
ことができる。
に限定されず、例えば、塗布膜やシートのような厚膜で
あってもよい。
剥離物)4上に接着層5を形成し、該接着層5を介して
転写体6を接着(接合)する。
ては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化
型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各
種硬化型接着剤が挙げられる。接着剤の組成としては、
例えば、エポキシ系、アクリレート系、シリコーン系
等、いかなるものでもよい。このような接着層5の形成
は、例えば、塗布法によりなされる。
転写層4上に硬化型接着剤を塗布し、その上に後述する
転写体6を接合した後、硬化型接着剤の特性に応じた硬
化方法により前記硬化型接着剤を硬化させて、被転写層
4と転写体6とを接着、固定する。
転写体6を未硬化の接着層5上に配置した後、転写体6
上から硬化用の光を照射して接着剤を硬化させることが
好ましい。また、基板1が透光性を有するものであれ
ば、基板1と転写体6の両側から硬化用の光を照射して
接着剤を硬化させれば、硬化が確実となり好ましい。
5を形成し、その上に被転写層4を接着してもよい。ま
た、被転写層4と接着層5との間に、前述したような中
間層を設けてもよい。また、例えば転写体6自体が接着
機能を有する場合等には、接着層5の形成を省略しても
よい。
基板(板材)、特に透明基板が挙げられる。なお、この
ような基板は、平板であっても、湾曲板であってもよ
い。
熱性、耐食性等の特性が劣るものであってもよい。その
理由は、本発明では、基板1側に被転写層4を形成し、
その後、該被転写層4を転写体6に転写するため、転写
体6に要求される特性、特に耐熱性は、被転写層4の形
成の際の温度条件等に依存しないからである。
をTmax としたとき、転写体6の構成材料として、ガラ
ス転移点(Tg)または軟化点がTmax 以下のものを用
いることができる。例えば、転写体6は、ガラス転移点
(Tg)または軟化点が好ましくは800℃以下、より
好ましくは500℃以下、さらに好ましくは320℃以
下の材料で構成することができる。
る程度の剛性(強度)を有するものが好ましいが、可撓
性、弾性を有するものであってもよい。
各種合成樹脂または各種ガラス材が挙げられ、特に、各
種合成樹脂や通常の(低融点の)安価なガラス材が好ま
しい。
性樹脂のいずれでもよく、例えば、ポリエチレン、ポリ
プロピレン、エチレン−プロピレン共重合体、エチレン
−酢酸ビニル共重合体(EVA)等のポリオレフィン、
環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビ
ニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミ
ド、ポリイミド、ポリアミドイミド、ポリカーボネー
ト、ポリ−(4−メチルペンテン−1)、アイオノマ
ー、アクリル系樹脂、ポリメチルメタクリレート(PM
MA)、アクリロニトリル−ブタジエン−スチレン共重
合体(ABS樹脂)、アクリロニトリル−スチレン共重
合体(AS樹脂)、ブタジエン−スチレン共重合体、ポ
リオキシメチレン、ポリビニルアルコール(PVA)、
エチレン−ビニルアルコール共重合体(EVOH)、ポ
リエチレンテレフタレート(PET)、ポリブチレンテ
レフタレート(PBT)、ポリシクロヘキサンテレフタ
レート(PCT)等のポリエステル、ポリエーテル、ポ
リエーテルケトン(PEK)、ポリエーテルエーテルケ
トン(PEEK)、ポリエーテルイミド、ポリアセター
ル(POM)、ポリフェニレンオキシド、変性ポリフェ
ニレンオキシド、ポリサルフォン、ポリフェニレンサル
ファイド(PPS)、ポリエーテルスルホン(PE
S)、ポリアリレート、芳香族ポリエステル(液晶ポリ
マー)、ポリテトラフルオロエチレン、ポリフッ化ビニ
リデン、その他フッ素系樹脂、スチレン系、ポリオレフ
ィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエス
テル系、ポリアミド系、ポリブタジエン系、トランスポ
リイソプレン系、フッ素ゴム系、塩素化ポリエチレン系
等の各種熱可塑性エラストマー、エポキシ樹脂、フェノ
ール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエス
テル、シリコーン樹脂、ポリウレタン等、またはこれら
を主とする共重合体、ブレンド体、ポリマーアロイ等が
挙げられ、これらのうちの1種または2種以上を組み合
わせて(例えば2層以上の積層体として)用いることが
できる。
(石英ガラス)、ケイ酸アルカリガラス、ソーダ石灰ガ
ラス、カリ石灰ガラス、鉛(アルカリ)ガラス、バリウ
ムガラス、ホウケイ酸ガラス等が挙げられる。このう
ち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて
融点が低く、また、成形、加工も比較的容易であり、し
かも安価であり、好ましい。
を用いる場合には、大型の転写体6を一体的に成形する
ことができるとともに、湾曲面や凹凸を有するもの等の
複雑な形状であっても容易に製造することができ、ま
た、材料コスト、製造コストも安価であるという種々の
利点が享受できる。従って、大型で安価なデバイス(例
えば、液晶ディスプレイ)を容易に製造することができ
るようになる。
うに、それ自体独立したデバイスを構成するものや、例
えばカラーフィルター、電極層、誘電体層、絶縁層、半
導体素子のように、デバイスの一部を構成するものであ
ってもよい。
ス、石材、木材、紙等の物質であってもよいし、ある品
物を構成する任意の面上(時計の面上、エアコンの表面
上、プリント基板の上等)、さらには壁、柱、梁、天
井、窓ガラス等の構造物の表面上であってもよい。
側(照射光入射面12側)から照射光7を照射する。こ
の照射光7は、基板1を透過した後、界面2a側から分
離層2に照射される。これにより、図6または図7に示
すように、分離層2に層内剥離および/または界面剥離
が生じ、結合力が減少または消滅するので、基板1と転
写体6とを離間させると、被転写層4が基板1から離脱
して、転写体6へ転写される。
た場合を示し、図7は、分離層2に界面2aでの界面剥
離が生じた場合を示す。分離層2の層内剥離および/ま
たは界面剥離が生じる原理は、分離層2の構成材料にア
ブレーションが生じること、また、分離層2内に内蔵し
ているガスの放出、さらには照射直後に生じる溶融、蒸
散等の相変化によるものであることが推定される。
収した固体材料(分離層2の構成材料)が光化学的また
は熱的に励起され、その表面や内部の原子または分子の
結合が切断されて放出することを言い、主に、分離層2
の構成材料の全部または一部が溶融、蒸散(気化)等の
相変化を生じる現象として現れる。また、前記相変化に
よって微小な発泡状態となり、結合力が低下することも
ある。
を生じるか、またはその両方であるかは、分離層2の組
成や、その他種々の要因に左右され、その要因の1つと
して、照射光7の種類、波長、強度、到達深さ等の条件
が挙げられる。
よび/または界面剥離を起こさせるものであればいかな
るものでもよく、例えば、X線、紫外線、可視光、赤外
線(熱線)、レーザ光、ミリ波、マイクロ波、電子線、
放射線(α線、β線、γ線)等が挙げられるが、そのな
かでも、分離層2の剥離(アブレーション)を生じさせ
易いという点で、レーザ光が好ましい。
ては、各種気体レーザ、固体レーザ(半導体レーザ)等
が挙げられるが、エキシマレーザ、Nd−YAGレー
ザ、Arレーザ、CO2 レーザ、COレーザ、He−
Neレーザ等が好適に用いられ、その中でもエキシマレ
ーザが特に好ましい。
ーを出力するため、極めて短時間で分離層2にアブレー
ションを生じさせることができ、よって、隣接するまた
は近傍の中間層3、被転写層4、基板1等に温度上昇を
ほとんど生じさせることなく、すなわち劣化、損傷を生
じさせることなく分離層2を剥離することができる。
せるに際しての照射光に波長依存性がある場合、照射さ
れるレーザ光の波長は、100〜350nm程度であるの
が好ましい。
化、昇華等の相変化を起こさせて分離特性を与える場
合、照射されるレーザ光の波長は、350〜1200nm
程度であるのが好ましい。
度、特に、エキシマレーザの場合のエネルギー密度は、
10〜5000mJ/cm2程度とするのが好ましく、10
0〜500mJ/cm2程度とするのがより好ましい。ま
た、照射時間は、1〜1000nsec程度とするのが好ま
しく、10〜100nsec程度とするのがより好ましい。
エネルギー密度が低いかまたは照射時間が短いと、十分
なアブレーション等が生じず、また、エネルギー密度が
高いかまたは照射時間が長いと、分離層2および中間層
3を透過した照射光により被転写層4へ悪影響を及ぼす
ことがある。
は、その強度が均一となるように照射されるのが好まし
い。
直な方向に限らず、分離層2に対し所定角度傾斜した方
向であってもよい。
射面積より大きい場合には、分離層2の全領域に対し、
複数回に分けて照射光を照射することもできる。また、
同一箇所に2回以上照射してもよい。
の照射光(レーザ光)を同一領域または異なる領域に2
回以上照射してもよい。
着している分離層2を、例えば洗浄、エッチング、アッ
シング、研磨等の方法またはこれらを組み合わせた方法
により除去する。
合には、基板1に付着している分離層2も同様に除去す
る。
材料、希少な材料で構成されている場合等には、基板1
は、好ましくは再利用(リサイクル)に供される。換言
すれば、再利用したい基板1に対し、本発明を適用する
ことができ、有用性が高い。
転写体6への転写が完了する。その後、被転写層4に隣
接する中間層3の除去や、他の任意の層の形成等を行う
こともできる。
体を直接剥離するのではなく、被転写層4に接合された
分離層2において剥離するため、被剥離物(被転写層
4)の特性、条件等にかかわらず、容易かつ確実に、し
かも均一に剥離(転写)することができ、剥離操作に伴
う被剥離物(被転写層4)へのダメージもなく、被転写
層4の高い信頼性を維持することができる。
射光7を照射したが、例えば、被転写層4が照射光7の
照射により悪影響を受けないものの場合には、照射光7
の照射方向は前記に限定されず、基板1と反対側から照
射光を照射してもよい。
すなわち所定のパターンで照射光を照射して、被転写層
4を前記パターンで転写するような構成であってもよい
(第1の方法)。この場合には、前記〈5〉の工程に際
し、基板1の照射光入射面12に対し、前記パターンに
対応するマスキングを施して照射光7を照射するか、あ
るいは、照射光7の照射位置を精密に制御する等の方法
により行うことができる。
1全面に形成するのではなく、分離層2を所定のパター
ンで形成することもできる(第2の方法)。この場合、
マスキング等により分離層2を予め所定のパターンに形
成するか、あるいは、分離層2を分離層形成面11の全
面に形成した後、エッチング等によりパターンニングま
たはトリミングする方法が可能である。
によれば、被転写層4の転写を、そのパターンニングや
トリミングと共に行うことができる。
転写を2回以上繰り返し行ってもよい。この場合、転写
回数が偶数回であれば、最後の転写体に形成された被転
写層の表・裏の位置関係を、最初に基板1に被転写層を
形成した状態と同じにすることができる。
が900mm×1600mm)を転写体6とし、小型の基板
1(例えば、有効領域が45mm×40mm)に形成した小
単位の被転写層4(薄膜トランジスタ)を複数回(例え
ば、約800回)好ましくは隣接位置に順次転写して、
大型の透明基板の有効領域全体に被転写層4を形成し、
最終的に前記大型の透明基板と同サイズの液晶ディスプ
レイを製造することもできる。
数用意し、各被転写層4を転写体6上へ、順次転写し
(重ね)、被転写層4の積層体を形成してもよい。この
場合、積層される被転写層4は、同一でもよく、また、
異なっていてもよい。
法である。
技術)を用いた本発明の3次元デバイス(多層構造のデ
バイス)の第1実施例およびその製造方法を説明する。
施例を模式的に示す断面図、図10〜図15は、それぞ
れ、図9に示す3次元デバイスの製造方法の工程を模式
的に示す断面図である。なお、前述した薄膜構造の転写
方法との共通点については、説明を省略する。
は、基体(ベース)としての基板(転写側基板)21
と、第1の被転写層(第1の薄膜デバイス層)41と、
第2の被転写層(第2の薄膜デバイス層)42とを有し
ている。被転写層41および42は、それぞれ、2次元
方向(基板21に対して平行な方向)に広がっていて、
所定の回路を構成している。
層5を介して被転写層41が接着(接合)されている。
に、導電性接着層22を介して被転写層42が接着(接
合)されている。
極(接続用の端子)411および412をそれぞれ有し
ている。また、被転写層41は、その図9中下側に接続
電極421および422をそれぞれ有している。この被
転写層41の接続電極411と被転写層42の接続電極
421とは、導電性接着層22を介して電気的に接続さ
れており、また、被転写層41の接続電極412と被転
写層42の接続電極422とは、導電性接着層22を介
して電気的に接続されている。
(ACF:Anisotropic ConductiveFilm )が好まし
い。異方性導電膜で接着することにより、厚さ方向(図
9中、上下方向)のみで導通が確保されるので、図9中
横方向のショートを防止することができる。すなわち、
接続電極411と接続電極412、接続電極411と接
続電極422、接続電極421と接続電極422、接続
電極421と接続電極412がショートするのを防止す
ることができる。
り、容易に、接続電極411と接続電極421、接続電
極412と接続電極422とが、それぞれ電気的に接続
するように位置合わせをしつつ、被転写層41と被転写
層42とを接着(接合)することができる。
写側基板)21は、図4〜図8中の転写体6に相当す
る。
および42としては、例えば、前述した被転写層4とし
て例示した種々のものが挙げられる。
DRAM(ダイナミックRAM)、SRAM(スタティ
ックRAM)、E2 PROM、ROM等のメモリやメ
モリセルアレイ、CPU等のロジック回路、光センサ
ー、磁気センサー等のセンサー等とすることができる。
なお、被転写層41および42が前記のものに限定され
ないのは、言うまでもない。
一でもよく、また、異なっていてもよい。
合としては、例えば、被転写層41および被転写層42
の両方をメモリやメモリセルアレイとすることができ
る。これにより大容量のメモリ(大規模メモリ)が実現
する。
よび被転写層42の両方をロジック回路とすることもで
きる。これにより大規模のロジック回路(大規模ロジッ
ク回路)が実現する。
なる場合としては、例えば、被転写層41および被転写
層42のうちの一方をメモリやメモリセルアレイとし、
他方をロジック回路とすることができる。すなわち、3
次元デバイス10は、メモリとロジック回路とを混載
(一体化)したシステムIC(例えば、システムLS
I)となる。
層41と被転写層42を異なるデザインルール(最小線
幅)で形成することができる。また、被転写層41と被
転写層42を異なるデザインパラメータで形成すること
ができる。また、被転写層41と被転写層42を異なる
製造プロセスで形成することができる。従来では、積層
された層同士で、このような条件を変えることは、不可
能または困難であった。
セルアレイの最小線幅は、例えば、0.35μm (μm
ルール)程度とされ、ロジック回路の最小線幅は、例え
ば、0.5μm (μm ルール)程度とされる(メモリや
メモリセルアレイの最小線幅は、ロジック回路の最小線
幅より小さい)。また、これとは逆に、メモリやメモリ
セルアレイの最小線幅をロジック回路の最小線幅より大
きくしてもよい。
構造の転写方法により、例えば、下記のようにして製造
する。
基板)1の片面に、分離層2を形成する。また、図11
に示すように、基板(元基板)1の片面に、分離層2を
形成する。
に、各基板1の分離層2の上に、それぞれ、中間層(下
地層)3を形成する。
の上に、第1の被転写層(第1の薄膜デバイス層)41
を形成する。また、図11に示すように、中間層3の上
に、第2の被転写層(第2の薄膜デバイス層)42を形
成する。
点鎖線で囲まれている部分)の拡大断面図を図10中に
示す。
えば、中間層3(例えば、SiO2膜)上に形成された
薄膜トランジスタ(TFT)60を有している。
ン層にn型またはp型不純物を導入して形成されたソー
ス層(n+ またはp+ 層)61およびドレイン層(n
+またはp+ 層)62と、チャネル層63と、ゲート
絶縁膜64と、ゲート電極65と、層間絶縁膜66と、
例えばアルミニウムからなる電極67および68と、保
護膜69とで構成されている。
図10中下側には、接続電極411が形成されている。
この接続電極411は、保護膜69に形成されたコンタ
クトホールを経由して、電極68に電気的に接続されて
いる。
いて一点鎖線で囲まれている部分)の拡大断面図を図1
1中に示す。
えば、中間層3(例えば、SiO2膜)上に形成された
薄膜トランジスタ(TFT)60を有している。
ン層にn型またはp型不純物を導入して形成されたソー
ス層(n+ またはp+ 層)61およびドレイン層(n
+またはp+ 層)62と、チャネル層63と、ゲート
絶縁膜64と、ゲート電極65と、層間絶縁膜66と、
例えばアルミニウムからなる電極67および68と、保
護膜69とで構成されている。
図11中上側には、接続電極421が形成されている。
この接続電極421は、保護膜69に形成されたコンタ
クトホールを経由して、電極67に電気的に接続されて
いる。
よび電極422の近傍の被転写層42の構成は、前記と
ほぼ同様であるので、説明を省略する。
枚の基板(例えば、ガラス製基板)に多数同時に形成
し、それを切り出してもよい。同様に、被転写層42を
図示しない1枚の基板(例えば、ガラス製基板)に多数
同時に形成し、それを切り出してもよい。
形成された基板をそれぞれプローブ装置にセットし、各
被転写層41、42の接続電極や図示しない端子に触針
をコンタクトして、各被転写層41、42の電気的特性
検査を実施する。そして、不良と判定された被転写層4
1、42にはインカーまたはスクラッチ針等でマーキン
グする。
イシングする。この際、マーキングの有無により、個々
の被転写層41、42を、不良品と良品とに選別してお
く。なお、ダイシング後に、個々の被転写層41、42
の電気的特性検査を実施しても良い。
層42とを同時に製造してもよく、特に、同一の基板
(元基板)1上に、同時に製造してもよい。これによ
り、工程数を減少させることができる。
1上に形成した被転写層41と、基板(転写側基板)2
1とを接着層5を介して接着(接合)する。
裏面側(照射光入射面12側)から照射光7を照射す
る。前述したように、この照射光7は、基板1を透過し
た後、分離層2に照射され、これにより、分離層2に層
内剥離および/または界面剥離が生じ、結合力が減少ま
たは消滅する。
る。これにより、図13に示すように、被転写層41が
基板1から離脱して、基板21へ転写される。
41上の中間層3や分離層2を、例えば洗浄、エッチン
グ、アッシング、研磨等の方法またはこれらを組み合わ
せた方法により除去する。なお、必要に応じて、接続電
極411、412が露出する程度に、前記中間層3を残
してもよい。
板1に付着している分離層2も同様に除去する。
材料、希少な材料で構成されている場合等には、基板1
は、好ましくは再利用(リサイクル)に供される。換言
すれば、再利用したい基板1に対し、本発明を適用する
ことができ、有用性が高い。
の基板21への転写が完了する。その後、他の任意の層
の形成等を行うこともできる。
接続電極同士が対向、すなわち、接続電極411と接続
電極421とが対向し、かつ接続電極412と接続電極
422とが対向するように位置決めしつつ、前記基板1
上に形成した被転写層42と、前記基板21に転写した
被転写層41とを導電性接着層22を介して接着(接
合)する。
ように、異方性導電膜が好ましいが、本発明は、それに
限定されるものではない。
1と被転写層42との間に所定の導電性接着剤を充填
(配置)し、その導電性接着剤を図14中縦方向に加圧
しつつ硬化させる。これにより、被転写層41と被転写
層42とが導電性接着層22を介して接着されるととも
に、この導電性接着層22中の図示しない導電粒子が図
14中縦方向につながり(接触し)、接続電極411と
接続電極421、接続電極412と接続電極422が、
それぞれ、前記導電粒子を介して電気的に接続される。
裏面側(照射光入射面12側)から照射光7を照射す
る。前述したように、この照射光7は、基板1を透過し
た後、分離層2に照射され、これにより、分離層2に層
内剥離および/または界面剥離が生じ、結合力が減少ま
たは消滅する。
る。これにより、図15に示すように、被転写層42が
基板1から離脱して、被転写層41上へ転写される。
着層22のK部分(図15において一点鎖線で囲まれて
いる部分)の拡大断面図を図15中に示す。
42上の中間層3や分離層2を、例えば洗浄、エッチン
グ、アッシング、研磨等の方法またはこれらを組み合わ
せた方法により除去する。なお、必要に応じて、前記中
間層3を残してもよい。
板1に付着している分離層2も同様に除去する。
材料、希少な材料で構成されている場合等には、基板1
は、好ましくは再利用(リサイクル)に供される。換言
すれば、再利用したい基板1に対し、本発明を適用する
ことができ、有用性が高い。
の被転写層41上への転写、すなわち、被転写層42と
被転写層41の積層が完了する。その後、他の任意の層
の形成等を行うこともできる。
イス10は、薄膜デバイス層を転写(転写法)により積
層して形成されるので、容易に、3次元デバイス(例え
ば、3次元IC)を製造することができる。
作れるので、従来のような下層(下側の薄膜デバイス
層)への悪影響を考慮することがなく、製造条件の自由
度が広い。
は、複数の薄膜デバイス層を積層するので、集積度を向
上することができる。すなわち、比較的緩いデザインル
ールでも比較的狭い面積にIC(例えば、LSI)等を
形成することができる。
する場合(例えば、被転写層41および42の両方がメ
モリの場合)には、メモリの大容量化を図ることができ
る。また、3次元デバイス10がロジック回路を有する
場合(例えば、被転写層41および42の両方がロジッ
ク回路の場合)には、ロジック回路の大規模化を図るこ
とができる。
旦、異なる基板上に形成することができるので、各薄膜
デバイス層を任意のデバイスパラメータ(例えば、ゲー
ト線幅、ゲート絶縁膜の膜厚、デザインルール、製造時
の温度等の製造条件)で形成することができる。このた
め、各薄膜デバイス層をそれぞれ最適なデバイスパラメ
ータで形成することができ、これにより信頼性が高く、
高性能の3次元デバイス10を提供することができる。
ジック回路とを混載(一体化)したシステムIC(例え
ば、システムLSI)の場合、そのシステムICを製造
するときに、メモリとロジック回路とをそれぞれに応じ
たプロセスで形成することができるので、製造が容易で
あり、生産性が高く、量産に有利である。
極(接続用の端子)を形成するので、隣接する薄膜デバ
イス層同士を、容易かつ確実に、電気的に接続すること
ができ、これにより3次元デバイス10の3次元化を図
ることができる(3次元方向の回路を構成することがで
きる)。
選別して積層することができるので、同一基板上に各層
を順次形成(直接各層を形成)して3次元デバイスを製
造する場合に比べ、歩留りが高い。
種々の基板21への転写が可能となる。すなわち、薄膜
デバイス層を直接形成することができないかまたは形成
するのに適さない材料、成形が容易な材料、安価な材料
等で構成されたもの等に対しても、転写によりそれを形
成することができる。換言すれば、基板21に自由度が
あるので、例えば、可撓性の基板上にICを形成するこ
とができ、このため、容易にICカード等を製造するこ
とができる。
格が低く、かつ大面積のガラス製基板を用いることがで
きるので、コストを低減することができる。
膜デバイス層)41および42の転写の回数は、それぞ
れ1回であるが、本発明では、被転写層41と被転写層
42とを積層することができれば、被転写層41の転写
の回数は、2回以上であってもよく、また、被転写層4
2の転写の回数は、2回以上であってもよい。
場合には、基板1上の被転写層を、基板1および基板2
1以外の図示しない第3の基板上に転写し、この後、そ
の第3の基板上の被転写層を基板21上に転写する。な
お、前記第3の基板には、前述した分離層2等が形成さ
れている。
後の転写体である基板(転写側基板)21に形成された
被転写層の表・裏の位置関係を、最初に基板(元基板)
1に被転写層を形成した状態と同じにすることができ
る。
1上に被転写層41を直接形成し、前述した転写方法に
より、この被転写層41上に被転写層42を転写して、
3次元デバイス10を製造してもよい。
ス層)を3層以上積層してもよい。被転写層(薄膜デバ
イス層)の層数を増加することにより、集積度をより高
めることができる。
(薄膜デバイス層)の層数を3層にして、隣接する被転
写層同士を電気的に接続する場合には、図16に示すよ
うに、第1の被転写層(第1の薄膜デバイス層)41と
第2の被転写層(第2の薄膜デバイス層)42との間に
位置する第3の被転写層(第3の薄膜デバイス層)43
の両端に接続電極(接続用の端子)を形成する。すなわ
ち、被転写層43の一端(図16中下側)に、接続電極
431および432を形成し、他端(図16中上側)に
接続電極433および434を形成する。
被転写層43の接続電極431とを導電性接着層22を
介して電気的に接続し、被転写層41の接続電極412
と被転写層43の接続電極432とを導電性接着層22
を介して電気的に接続する。同様に、被転写層43の接
続電極433と被転写層42の接続電極421とを導電
性接着層23を介して電気的に接続し、被転写層43の
接続電極434と被転写層42の接続電極422とを導
電性接着層23を介して電気的に接続する。
22と同様の理由で、異方性導電膜が好ましい。
電極433、接続電極432と接続電極434が、直
接、電気的に接続されていてもよい。この場合には、接
続電極411と接続電極421とが、導電性接着層2
2、接続電極431、433および導電性接着層23を
介して電気的に接続し、接続電極412と接続電極42
2とが、導電性接着層22、接続電極432、434お
よび導電性接着層23を介して電気的に接続する。
それぞれ、前述したように、薄膜構造の転写法により行
う。
以上積層する場合、各層がすべて同一でもよく、また、
各層がすべて異なっていてもよく、また、一部の層のみ
が同一であってもよい。
例を説明する。
実施例を模式的に示す断面図である。なお、前述した第
1実施例との共通点については、説明を省略し、主な相
違点を説明する。
た第1実施例と同様に、薄膜構造の転写方法により製造
する。
工程〈A7〉において、第1の被転写層(第1の薄膜デ
バイス層)41の接続電極411と第2の被転写層(第
2の薄膜デバイス層)42の接続電極421とを接触さ
せて、これらを電気的に接続し、被転写層41の接続電
極412と被転写層42の接続電極422を接触させ
て、これらを電気的に接続するとともに、被転写層41
と被転写層42とを接着層24を介して接着(接合)す
る。
同様の効果が得られる。
層42との接着(接合)の方法と、対応する接続電極同
士を電気的に接続する方法は、それぞれ、前述した第1
実施例および第2実施例には限定されない。
1、接続電極412と接続電極422をそれぞれ接触さ
せ、これらを加熱し、接触面を一旦溶融し、固化させる
ことにより、対応する接続電極同士を固着させてもよ
い。これにより、対応する接続電極同士が電気的に接続
するとともに、被転写層41と被転写層42とが接合す
る。
の間と、接続電極412と接続電極422との間とに、
それぞれ半田(導電性のろう材)を配置し、これらの半
田を加熱し、一旦溶融させ、固化させてもよい。これに
より、対応する接続電極同士が半田を介して電気的に接
続するとともに、被転写層41と被転写層42とが半田
を介して接着(接合)する。
例を説明する。
実施例を模式的に示す断面図である。なお、前述した第
1実施例との共通点については、説明を省略し、主な相
違点を説明する。
た第1実施例と同様に、薄膜構造の転写方法により製造
する。
(第1の薄膜デバイス層)41の一端(図18中上側)
には、発光部(発光素子)413および受光部(受光素
子)414が形成されている。
ス層)42の一端(図18中下側)には、発光部(発光
素子)423および受光部(受光素子)424が形成さ
れている。
〈A7〉において、対応する発光部と受光部とが対向、
すなわち、発光部413と受光部424とが対向し、か
つ発光部423と受光部414とが対向するように位置
決めしつつ、被転写層41と被転写層42とを実質的に
透明の(発光部413および423からの光に対して光
透過性を有する)接着層25を介して接着(接合)す
る。
13および423としては、例えば、有機EL素子を用
いることができる。
面図である。
隔壁(バンク)34と、この隔壁34の内側に形成され
た透明電極31および発光層(有機EL)32と、金属
電極33とで構成されている。
形成され、隔壁34および発光層32上に金属電極33
が形成されている。
される。
光層32を形成する共役系高分子有機化合物の前駆体
と、発光層32の発光特性を変化させるための蛍光色素
等を所定の溶媒(極性溶媒)に溶解または分散させた有
機EL素子用組成物(発光層32用の組成物)を加熱処
理し、その有機EL素子用組成物中の前記前駆体を高分
子化した薄膜(固体薄膜)で構成される。
i等で構成される。
レジスト等で構成される。
この有機EL素子30を駆動する図示しない駆動部(駆
動回路)が形成されている。
から透明電極31と金属電極33との間に所定の電圧が
印加されると、発光層32に電子および正孔(ホール)
が注入され、それらは印加された電圧によって生じる電
場により発光層32中を移動し再結合する。この再結合
に際し放出されたエネルギーによりエキシトン(励起
子)が生成し、このエキシトンが基底状態へ戻る際にエ
ネルギー(蛍光・リン光)を放出する。すなわち、発光
する。なお、上記の現象をEL発光と言う。
光部414および424としては、例えば、PINフォ
トダイオードを用いることができる。
例を示す断面図である。
ド50は、受光部窓電極51と、p型a−SiC層(p
型半導体層)52と、i型a−Si層(半導体層)53
と、n型a−SiC層(n型半導体層)54と、受光部
上部電極と配線(電気配線)を兼ねたAl−Si−Cu
層55とで構成されている。
層52、i型a−Si層53、n型a−SiC層54お
よびAl−Si−Cu層55は、図20中下側からこの
順序で積層されている。なお、前記受光部窓電極51
は、例えば、ITO等で構成される。
有機EL素子30に電気的に接続されている図示しない
駆動回路により駆動されて発光する。すなわち、有機E
L素子30は、光信号(光)を送出(送信)する。
25を透過して受光部窓電極51から入射する。すなわ
ち、PINフォトダイオード50で受光される。
は、受光光量に応じた大きさの電流、すなわち電気信号
(信号)が出力される(光信号が電気信号に変換され出
力される)。
号に基づいて、該PINフォトダイオード50に電気的
に接続されている図示しない回路が作動する。
からの光は、接着層25を透過して受光部424で受光
され、また、発光部423からの光は、接着層25を透
過して受光部414で受光される。すなわち、発光部4
13、423、受光部414および424により、被転
写層41と被転写層42との間で光(光信号)による通
信がなされる。
同様の効果が得られる。
の伝達は、電気(電気信号)ではなく、光(光信号)で
行うように構成されているので、製造が容易であり、特
に、集積度をより高めることができる。
23は、有機EL素子に限らず、例えば、無機EL素
子、発光ダイオード(LED)、半導体レーザ(レーザ
ダイオード)等で構成されていてもよい。
24は、PINフォトダイオードに限らず、例えば、P
Nフォトダイオード、アバランシェフォトダイオード等
の各種フォトダイオード、フォトトランジスタ、フォト
ルミネッセンス(有機フォトルミネッセンス、無機フォ
トルミネッセンス等)等で構成されていてもよい。
ス層)41と被転写層(薄膜デバイス層)42との接着
(接合)の方法は、前述した方法に限らない。すなわ
ち、被転写層41と被転写層42との間で、光(光信
号)による通信が可能なように、被転写層41と被転写
層42とを接着(接合)することができればよい。
部分的に接着(接合)してもよい。この場合、発光部4
13、423、受光部414および424以外の部分で
接着(接合)するときは、不透明の接着層で被転写層4
1と被転写層42とを接着(接合)してもよい。
にスペーサ(例えば、柱)を設け、このスペーサを介し
て被転写層41と被転写層42とを接着(接合)しても
よい。この場合には、被転写層41の発光部413およ
び受光部414と、被転写層42の受光部424および
発光部423との間に空間が形成される。
受光部414と、被転写層42の受光部424および発
光部423とを、それぞれ接触させてもよい。
写層(薄膜デバイス層)の層数を3層以上にする場合に
は、隣接しない層間において、光(光信号)による通信
が可能なように構成してもよい。
えば、発光する光のピーク波長)の異なる複数の発光素
子で構成し、受光部を対応する前記発光素子からの光を
受光する複数の受光素子で構成してもよい。
に通信することができる。すなわち、多チャンネルの光
通信による情報伝達が可能となる。
光する光のピーク波長)の異なる複数の発光部を設け、
対応する前記発光部からの光を受光する複数の受光部を
設けてもよい。
の被転写層(薄膜デバイス層)内において、前記被転写
層(薄膜デバイス層)間のような光(光信号)による通
信がなされるように構成してもよい。
れにおいて、必要に応じて、外部(例えば、外部装置や
搭載基板等)と電気的に接続するための端子(接続端
子)が、任意の位置に設けられていてもよい。
け、この接続端子と被転写層(薄膜デバイス層)41と
を電気的に接続する場合には、被転写層41の図9、図
16、図17、図18中下側の端部に、図示しない接続
電極(接続用の端子)を形成する。そして、この接続電
極と前記接続端子とが電気的に接続するように、基板2
1と被転写層41とを接着(接合)する。この基板21
と被転写層41との接着(接合)は、例えば、前述した
被転写層41と被転写層42の接着(接合)のようにす
ればよい。
例を説明する。
実施例を模式的に示す図である。なお、前述した第1〜
第3実施例との共通点については、説明を省略し、主な
相違点を説明する。
は、メモリIC(メモリ装置)である。メモリIC10
aは、基板(転写側基板)21と、この基板21上に積
層されたメモリセルアレイ71と、メモリセルアレイ7
2と、メモリセルアレイ73とを有している。
は、それぞれ、前述した薄膜構造の転写法により、図2
1中下側からこの順序で積層されている。すなわち、各
メモリセルアレイ71、72および73は、それぞれ、
被転写層(薄膜デバイス層)である。
1、メモリセルアレイ71とメモリセルアレイ72、メ
モリセルアレイ72とメモリセルアレイ73は、それぞ
れ、前述した第1〜第3実施例のいずれの方法で接着
(接合)されていてもよい。
と同様に、所定の層同士が電気的に接続されていてもよ
く、また、前述した第3実施例と同様に、所定の層間で
光(光信号)による通信が可能なようになっていてもよ
い。
は、それぞれ、後述するメモリセルが行列状に配列され
たものである。そして、本実施例では、メモリセルアレ
イ71、72および73は、それぞれ、SRAMで構成
されている。
セル)の構成例を示す回路図である。
リセル80は、CMOS型のSRAMのメモリセルであ
り、nMOS薄膜トランジスタ(TFT)81と、nM
OS薄膜トランジスタ(TFT)82と、pMOS薄膜
トランジスタ(TFT)83と、nMOS薄膜トランジ
スタ(TFT)84と、pMOS薄膜トランジスタ(T
FT)85と、nMOS薄膜トランジスタ(TFT)8
6と、これらの接続線とで構成されている。
は、ワード線89に接続されており、nMOS薄膜トラ
ンジスタ81のソースまたはドレインは、第1のビット
線(データ線)87に接続されている。
ートは、ワード線89に接続されており、nMOS薄膜
トランジスタ82のソースまたはドレインは、第2のビ
ット線(データ線)88に接続されている。
ランジスタ83とnMOS薄膜トランジスタ84とで、
第1のインバータ回路(NOT回路)が構成され、pM
OS薄膜トランジスタ85とnMOS薄膜トランジスタ
86とで、第2のインバータ回路(NOT回路)が構成
されている。そして、これら第1のインバータ回路およ
び第2のインバータ回路で、フリップフロップ回路が構
成されている。
1、72および73は、SRAMのメモリセルアレイに
限らず、この他、例えば、DRAM等の各種RAM、E
PROM、E2 PROM、、フラッシュメモリ、マス
クROM等の各種ROM等の各種メモリのメモリセルア
レイであってもよい。
前述した第1〜第3実施例と同様の効果が得られる。
メモリセルアレイが積層されるので、大容量のメモリI
C(大規模メモリIC)が得られる。換言すれば、同一
容量(同一規模)のメモリICを製造する場合、狭い面
積にそのメモリICを形成することができるので、メモ
リICの小型化を図ることができる。
数、すなわちメモリセルアレイを構成する被転写層(薄
膜デバイス層)の層数は、3層に限らず、2層または4
層以上であってもよい。
例を説明する。
実施例を模式的に示す斜視図である。なお、図21に示
す前述した第4実施例との共通点については、説明を省
略し、主な相違点を説明する。
は、メモリICである。メモリIC10aは、基板(転
写側基板)21と、この基板21上に積層されたメモリ
74と、メモリセルアレイ72と、メモリセルアレイ7
3とを有している。
73は、それぞれ、前述した薄膜構造の転写法により、
図23中下側からこの順序で積層されている。すなわ
ち、メモリ74、メモリセルアレイ72および73は、
それぞれ、被転写層(薄膜デバイス層)である。
1と、データの入出力を制御する入出力制御回路(I/
O)741と、目的のメモリセルの行アドレス(行方向
のアドレス)を指定する行デコーダ742と、目的のメ
モリセルの列アドレス(列方向のアドレス)を指定する
列デコーダ743とで構成されている。
レイ71、72および73で、1つのメモリセルアレイ
が構成されている。
2および73は、すべて、入出力制御回路741、行デ
コーダ742および列デコーダ743により、駆動され
る。従って、このメモリIC10aでは、メモリ74、
メモリセルアレイ72および73で、1つのメモリが構
成される。
前述した第4実施例と同様の効果が得られる。
数、すなわちメモリセルアレイを構成する被転写層(薄
膜デバイス層)の層数は、2層に限らず、1層または3
層以上であってもよい。換言すれば、本発明では、メモ
リセルアレイを構成する被転写層(薄膜デバイス層)
と、メモリを構成する被転写層(薄膜デバイス層)の合
計の層数が、2層以上であればよい。
例を説明する。
実施例を模式的に示す斜視図である。なお、図21に示
す前述した第4実施例との共通点については、説明を省
略し、主な相違点を説明する。
は、メモリICである。メモリIC10aは、基板(転
写側基板)21と、この基板21上に積層されたメモリ
74と、メモリ75と、メモリ76とを有している。
れ、前述した薄膜構造の転写法により、図24中下側か
らこの順序で積層されている。すなわち、各メモリ7
4、75および76は、それぞれ、被転写層(薄膜デバ
イス層)である。
1と、データの入出力を制御する入出力制御回路(I/
O)741と、目的のメモリセルの行アドレス(行方向
のアドレス)を指定する行デコーダ742と、目的のメ
モリセルの列アドレス(列方向のアドレス)を指定する
列デコーダ743とで構成されている。
回路741、行デコーダ742および列デコーダ743
により、駆動される。
様に、主に、メモリセルアレイ72と、入出力制御回路
(I/O)751と、行デコーダ752と、列デコーダ
753とで構成されている。
回路751、行デコーダ752および列デコーダ753
により、駆動される。
様に、主に、メモリセルアレイ73と、入出力制御回路
(I/O)761と、行デコーダ762と、列デコーダ
763とで構成されている。
回路761、行デコーダ762および列デコーダ763
により、駆動される。
前述した第4実施例と同様の効果が得られる。
ちメモリを構成する被転写層(薄膜デバイス層)の層数
は、3層に限らず、2層または4層以上であってもよ
い。
例を説明する。
実施例を模式的に示す図である。なお、図21〜図23
に示す前述した第4〜第6実施例との共通点について
は、説明を省略し、主な相違点を説明する。
は、システムIC(システムLSI)である。システム
IC(システムLSI)10bは、基板(転写側基板)
21と、この基板21上に積層されたロジック回路77
と、メモリ74とを有している。
れぞれ、前述した薄膜構造の転写法により、図25中下
側からこの順序で積層されている。すなわち、ロジック
回路77およびメモリ74は、それぞれ、被転写層(薄
膜デバイス層)である。
構成される。
77により駆動制御される。
も前述した第4〜第6実施例と同様の効果が得られる。
ック回路77とメモリ74とをそれぞれに応じた(適し
た)デザインパラメータ、デザインルール(最小線
幅)、製造プロセスで形成することができる。すなわ
ち、ロジック回路77とメモリ74とを異なるデザイン
パラメータ、異なるデザインルール、異なる製造プロセ
スで形成することができる。
すなわちロジック回路を構成する被転写層(薄膜デバイ
ス層)の層数は、1層に限らず、2層以上であってもよ
い。
ちメモリを構成する被転写層(薄膜デバイス層)の層数
は、1層に限らず、2層以上であってもよい。
例を説明する。
実施例を模式的に示す図である。なお、図25に示す前
述した第7実施例との共通点については、説明を省略
し、主な相違点を説明する。
は、システムIC(システムLSI)である。システム
IC(システムLSI)10bは、基板(転写側基板)
21と、この基板21上に積層されたロジック回路77
と、メモリセルアレイ71とを有している。
71は、それぞれ、前述した薄膜構造の転写法により、
図26中下側からこの順序で積層されている。すなわ
ち、ロジック回路77およびメモリセルアレイ71は、
それぞれ、被転写層(薄膜デバイス層)である。
7により駆動制御される。
ルアレイ71に対し、データの入出力を制御する図示し
ない入出力制御回路(I/O)と、目的のメモリセルの
行アドレス(行方向のアドレス)を指定する図示しない
行デコーダと、目的のメモリセルの列アドレス(列方向
のアドレス)を指定する図示しない列デコーダとを有し
ている。
等で構成される。
も前述した第7実施例と同様の効果が得られる。
すなわちロジック回路を構成する被転写層(薄膜デバイ
ス層)の層数は、1層に限らず、2層以上であってもよ
い。
数、すなわちメモリセルアレイを構成する被転写層(薄
膜デバイス層)の層数は、1層に限らず、2層以上であ
ってもよい。
例を説明する。
実施例を模式的に示す図である。なお、図21〜図23
に示す前述した第4〜第6実施例との共通点について
は、説明を省略し、主な相違点を説明する。
は、IC(LSI)である。IC(LSI)10cは、
基板(転写側基板)21と、この基板21上に積層され
たロジック回路77と、ロジック回路78とを有してい
る。
れ、前述した薄膜構造の転写法により、図27中下側か
らこの順序で積層されている。すなわち、ロジック回路
77および78は、それぞれ、被転写層(薄膜デバイス
層)である。
れ、例えば、CPU等で構成される。
た第4〜第6実施例と同様の効果が得られる。
ク回路が積層されるので、大規模のロジック回路、すな
わち、大規模のIC(LSI)が得られる。換言すれ
ば、同一規模のICを製造する場合、狭い面積にそのI
Cを形成することができるので、ICの小型化を図るこ
とができる。
すなわちロジック回路を構成する被転写層(薄膜デバイ
ス層)の層数は、2層に限らず、3層以上であってもよ
い。
明では、さらに、1または2以上の他の被転写層(薄膜
デバイス層)が形成されていてもよい。
ス層)の位置は、特に限定されない。
層)としては、例えば、光センサー、磁気センサー等の
各種センサー等が挙げられる。
施例に基づいて説明したが、本発明は、これに限定され
るものではない。
転写層(薄膜デバイス層)の層数を3層以上にする場合
には、所定の被転写層間(被転写層同士)を第1実施例
または第2実施例等のように電気的に接続し(以下、
「電気的に接続」と言う)、他の被転写層間では、第3
実施例等のように、光(光信号)による通信が可能(以
下、「光学的に接続」と言う)であるように構成しても
よい。
いて、その一部を電気的に接続し、残部を光学的に接続
してもよい。
イス層)のうちの1層または2層以上が、メモリまたは
メモリセルアレイを構成する場合、層内に、複数の種類
のメモリまたはメモリセルアレイが形成されていてもよ
い。
イス層)のうちの2層以上が、メモリまたはメモリセル
アレイを構成する場合、複数の種類のメモリまたはメモ
リセルアレイが積層されていてもよい。
する複数の被転写層(薄膜デバイス層)のうちの少なく
とも1層が前述した薄膜構造の転写方法(転写技術)に
より転写されていればよい。
た方法には限らない。
バイスによれば、薄膜デバイス層が転写方法により積層
したものであるので、容易に、3次元デバイス(例え
ば、3次元IC)を製造することができる。
形成することができるので、従来のような下層(下側の
薄膜デバイス層)への悪影響を考慮することがなく、製
造条件の自由度が広い。
層が積層されているので、集積度を高くすることができ
る。
なる基板上に形成することができるので、各薄膜デバイ
ス層をそれぞれ最適なデバイスパラメータ、最適なデザ
インルール、最適な製造プロセスで形成することがで
き、これにより信頼性が高く、高性能のデバイスを提供
することができる。
イス層のみを選別して積層することができるので、同一
基板上に各層を順次形成(直接各層を形成)して3次元
デバイスを製造する場合に比べ、歩留りが高い。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
に示す断面図である。
を模式的に示す断面図である。
を模式的に示す断面図である。
を模式的に示す断面図である。
を模式的に示す断面図である。
を模式的に示す断面図である。
を模式的に示す断面図である。
的に示す断面図である。
的に示す断面図である。
的に示す断面図である。
断面図である。
成例を示す断面図である。
的に示す図である。
ル)の構成例を示す回路図である。
的に示す斜視図である。
的に示す斜視図である。
的に示す図である。
的に示す図である。
的に示す図である。
Claims (20)
- 【請求項1】 2次元方向の所定の領域内に配置される
薄膜デバイス層をその厚さ方向に複数積層してなる3次
元デバイスであって、 前記各薄膜デバイス層のうちの少なくとも1つが、転写
法により積層したものであることを特徴とする3次元デ
バイス。 - 【請求項2】 基体上に、2次元方向に広がる所定の領
域内で回路を構成する薄膜デバイス層をその厚さ方向に
複数積層して3次元方向の回路を構成する3次元デバイ
スであって、 前記各薄膜デバイス層のうちの少なくとも1つが、転写
法により積層したものであることを特徴とする3次元デ
バイス。 - 【請求項3】 前記転写法は、元基板上に分離層を介し
て薄膜デバイス層を形成した後、前記分離層に照射光を
照射して、前記分離層の層内および/または界面におい
て剥離を生ぜしめ、前記元基板上の薄膜デバイス層を3
次元デバイスの基板側へ転写するものである請求項1ま
たは2に記載の3次元デバイス。 - 【請求項4】 前記分離層の剥離は、分離層を構成する
物質の原子間または分子間の結合力が消失または減少す
ることにより生じる請求項3に記載の3次元デバイス。 - 【請求項5】 前記分離層の剥離は、分離層を構成する
物質から気体が発生することにより生じる請求項3に記
載の3次元デバイス。 - 【請求項6】 前記照射光は、レーザ光である請求項3
ないし5のいずれかに記載の3次元デバイス。 - 【請求項7】 前記分離層は、非晶質シリコン、セラミ
ックス、金属または有機高分子材料で構成されている請
求項3ないし6のいずれかに記載の3次元デバイス。 - 【請求項8】 前記薄膜デバイス層は、接続電極を有
し、該接続電極により、隣接する前記薄膜デバイス層同
士が電気的に接続されている請求項1ないし7のいずれ
かに記載の3次元デバイス。 - 【請求項9】 前記接続電極は、前記薄膜デバイス層の
両面に存在する請求項8に記載の3次元デバイス。 - 【請求項10】 異方性導電膜を介して隣接する前記薄
膜デバイス層同士が接合されている請求項8または9に
記載の3次元デバイス。 - 【請求項11】 前記各薄膜デバイス層のうちの対応す
る2層において、一方の層は、発光部を有し、他方の層
は、前記発光部からの光を受光する受光部を有し、これ
ら発光部および受光部により、前記2層間で光による通
信が可能となるよう構成されている請求項1ないし7の
いずれかに記載の3次元デバイス。 - 【請求項12】 前記転写して積層される薄膜デバイス
層は、他の薄膜デバイス層のうちの少なくとも1つと同
時に製造されたものである請求項1ないし11のいずれ
かに記載の3次元デバイス。 - 【請求項13】 前記各薄膜デバイス層のうちの少なく
とも1つは、複数の薄膜トランジスタを有する請求項1
ないし12のいずれかに記載の3次元デバイス。 - 【請求項14】 前記各薄膜デバイス層のうちの少なく
とも1つは、メモリセルアレイを構成するものである請
求項1ないし13のいずれかに記載の3次元デバイス。 - 【請求項15】 前記各薄膜デバイス層のうちの複数の
層により、1つのメモリが構成されている請求項1ない
し14のいずれかに記載の3次元デバイス。 - 【請求項16】 前記各薄膜デバイス層のうちの少なく
とも1つは、メモリセルアレイを構成するものであり、
他の薄膜デバイス層のうちの少なくとも1つは、ロジッ
ク回路を構成するものである請求項1ないし13のいず
れかに記載の3次元デバイス。 - 【請求項17】 前記ロジック回路により、前記メモリ
セルアレイを駆動するよう構成されている請求項16に
記載の3次元デバイス。 - 【請求項18】 前記ロジック回路と前記メモリセルア
レイは、異なるデザインルールで形成したものである請
求項16または17に記載の3次元デバイス。 - 【請求項19】 前記ロジック回路と前記メモリセルア
レイは、異なるデザインパラメータで形成したものであ
る請求項16または17に記載の3次元デバイス。 - 【請求項20】 前記ロジック回路と前記メモリセルア
レイは、異なる製造プロセスで形成したものである請求
項16または17に記載の3次元デバイス。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04988398A JP4085459B2 (ja) | 1998-03-02 | 1998-03-02 | 3次元デバイスの製造方法 |
US09/403,543 US6846703B2 (en) | 1998-03-02 | 1999-02-24 | Three-dimensional device |
KR10-1999-7010105A KR100529842B1 (ko) | 1998-03-02 | 1999-02-24 | 3차원 디바이스 및 그 제조 방법 |
CNB998002100A CN1238898C (zh) | 1998-03-02 | 1999-02-24 | 三维器件 |
EP99905304A EP1017100A4 (en) | 1998-03-02 | 1999-02-24 | THREE-DIMENSIONAL COMPONENT |
EP05076780A EP1603163A3 (en) | 1998-03-02 | 1999-02-24 | Three-dimensional semiconductor device |
PCT/JP1999/000864 WO1999045593A1 (en) | 1998-03-02 | 1999-02-24 | Three-dimensional device |
TW088103006A TW407295B (en) | 1998-03-02 | 1999-02-26 | Three dimension device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04988398A JP4085459B2 (ja) | 1998-03-02 | 1998-03-02 | 3次元デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11251518A true JPH11251518A (ja) | 1999-09-17 |
JP4085459B2 JP4085459B2 (ja) | 2008-05-14 |
Family
ID=12843449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04988398A Expired - Fee Related JP4085459B2 (ja) | 1998-03-02 | 1998-03-02 | 3次元デバイスの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6846703B2 (ja) |
EP (2) | EP1017100A4 (ja) |
JP (1) | JP4085459B2 (ja) |
KR (1) | KR100529842B1 (ja) |
CN (1) | CN1238898C (ja) |
TW (1) | TW407295B (ja) |
WO (1) | WO1999045593A1 (ja) |
Cited By (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026285A (ja) * | 2000-07-07 | 2002-01-25 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
JP2002110907A (ja) * | 2000-07-31 | 2002-04-12 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
JP2002231909A (ja) * | 2001-01-31 | 2002-08-16 | Canon Inc | 薄膜半導体装置の製造方法 |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
JP2003521125A (ja) * | 2000-01-28 | 2003-07-08 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 半導体デバイスを移動、及び、積層させる方法 |
US6690599B2 (en) | 2000-12-27 | 2004-02-10 | Seiko Epson Corporation | Ferroelectric memory device |
JP2004200522A (ja) * | 2002-12-19 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体チップおよびその作製方法 |
JP2004214645A (ja) * | 2002-12-17 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
US6887650B2 (en) | 2001-07-24 | 2005-05-03 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance |
JP2005203763A (ja) * | 2003-12-19 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | 半導体集積回路、並びに半導体装置、及び該半導体集積回路の作製方法 |
JP2005217397A (ja) * | 2004-01-29 | 2005-08-11 | Hynix Semiconductor Inc | 直列ダイオードセルを利用した不揮発性メモリ装置 |
JP2006287068A (ja) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法 |
JP2006310831A (ja) * | 2005-03-31 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2007503129A (ja) * | 2003-06-12 | 2007-02-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レーザ移動を用いて感熱基板上に移植した磁気ランダム・アクセス・メモリ(mram)デバイスおよびこれを製造する方法 |
JP2007180492A (ja) * | 2005-12-01 | 2007-07-12 | National Institute Of Information & Communication Technology | 薄層デバイスの作成方法 |
US7253087B2 (en) | 2003-05-23 | 2007-08-07 | Seiko Epson Corporation | Method of producing thin-film device, electro-optical device, and electronic apparatus |
US7361944B2 (en) | 2004-03-18 | 2008-04-22 | Seiko Epson Corporation | Electrical device with a plurality of thin-film device layers |
US7393725B2 (en) | 2004-10-19 | 2008-07-01 | Seiko Epson Corporation | Method of manufacturing thin film device electro-optic device, and electronic instrument |
JP2008192277A (ja) * | 2007-01-31 | 2008-08-21 | Northern Lights Semiconductor Corp | 磁性メモリを備えた集積回路 |
CN100438047C (zh) * | 2004-09-30 | 2008-11-26 | 精工爱普生株式会社 | 转移基板和半导体器件的制造方法 |
JP2009503883A (ja) * | 2005-08-03 | 2009-01-29 | インゲニア・テクノロジー・リミテッド | メモリアクセス |
JP2009135350A (ja) * | 2007-12-03 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7570516B2 (en) | 2000-01-18 | 2009-08-04 | Hitachi, Ltd. | Three-dimensional semiconductor memory device having a first and second charge accumulation region |
JP2009537068A (ja) * | 2006-05-12 | 2009-10-22 | インフィニット パワー ソリューションズ, インコーポレイテッド | 集積回路または回路基板上の薄膜電池、およびその製造方法 |
JP2010245288A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
JP2010541281A (ja) * | 2007-10-02 | 2010-12-24 | フリースケール セミコンダクター インコーポレイテッド | 2つの結合された層を用いたプログラマブルrom及び動作方法 |
US7939831B2 (en) | 2002-12-17 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
WO2012029638A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012513118A (ja) * | 2008-12-18 | 2012-06-07 | マイクロン テクノロジー, インク. | キャパシタレスメモリセルを論理素子と集積化するための方法および構造 |
JP2012169028A (ja) * | 2011-01-26 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 一時記憶回路、記憶装置、信号処理回路 |
JP2013145875A (ja) * | 2011-12-15 | 2013-07-25 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
JP2013161878A (ja) * | 2012-02-02 | 2013-08-19 | Renesas Electronics Corp | 半導体装置、および半導体装置の製造方法 |
JP2016021407A (ja) * | 2002-10-30 | 2016-02-04 | 株式会社半導体エネルギー研究所 | 発光装置および電子機器 |
JP2016076714A (ja) * | 2010-07-02 | 2016-05-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016225653A (ja) * | 2010-11-05 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2017074718A (ja) * | 2015-10-15 | 2017-04-20 | 日立マクセル株式会社 | グラビアオフセット印刷用凹版およびその製造方法 |
US9634296B2 (en) | 2002-08-09 | 2017-04-25 | Sapurast Research Llc | Thin film battery on an integrated circuit or circuit board and method thereof |
US9793523B2 (en) | 2002-08-09 | 2017-10-17 | Sapurast Research Llc | Electrochemical apparatus with barrier layer protected substrate |
KR20220037441A (ko) * | 2019-07-29 | 2022-03-24 | 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 | 초전도체에 커플링된 반도체 나노와이어에 대한 제조 방법 |
Families Citing this family (75)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
EP2323164B1 (en) | 2000-08-14 | 2015-11-25 | SanDisk 3D LLC | Multilevel memory array and method for making same |
JP4014831B2 (ja) * | 2000-09-04 | 2007-11-28 | 株式会社半導体エネルギー研究所 | El表示装置及びその駆動方法 |
US20030120858A1 (en) | 2000-09-15 | 2003-06-26 | Matrix Semiconductor, Inc. | Memory devices and methods for use therewith |
KR100823047B1 (ko) * | 2000-10-02 | 2008-04-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 자기발광 장치 및 그 구동 방법 |
US6591394B2 (en) | 2000-12-22 | 2003-07-08 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method for storing data bits and ECC bits therein |
JP2003114646A (ja) * | 2001-08-03 | 2003-04-18 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法。 |
FR2829292B1 (fr) * | 2001-08-31 | 2004-09-10 | Atmel Grenoble Sa | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot |
US6504742B1 (en) * | 2001-10-31 | 2003-01-07 | Hewlett-Packard Company | 3-D memory device for large storage capacity |
WO2003041167A1 (fr) * | 2001-11-05 | 2003-05-15 | Mitsumasa Koyanagi | Dispositif semi-conducteur comprenant un film en materiau a constante dielectrique faible et procede de fabrication associe |
US8445130B2 (en) | 2002-08-09 | 2013-05-21 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
US8404376B2 (en) * | 2002-08-09 | 2013-03-26 | Infinite Power Solutions, Inc. | Metal film encapsulation |
US8394522B2 (en) | 2002-08-09 | 2013-03-12 | Infinite Power Solutions, Inc. | Robust metal film encapsulation |
US8431264B2 (en) | 2002-08-09 | 2013-04-30 | Infinite Power Solutions, Inc. | Hybrid thin-film battery |
US7427538B2 (en) * | 2002-08-16 | 2008-09-23 | Intel Corporation | Semiconductor on insulator apparatus and method |
WO2004017410A1 (ja) * | 2002-08-19 | 2004-02-26 | Seiko Epson Corporation | 強誘電体メモリおよびその製造方法 |
JP4101643B2 (ja) | 2002-12-26 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
EP2256807A3 (en) * | 2003-01-08 | 2017-05-17 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and its fabricating method |
US7436050B2 (en) | 2003-01-22 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a flexible printed circuit |
JP2004241632A (ja) * | 2003-02-06 | 2004-08-26 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
TW582099B (en) * | 2003-03-13 | 2004-04-01 | Ind Tech Res Inst | Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate |
JP4526771B2 (ja) | 2003-03-14 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
US6821826B1 (en) * | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
EP1542272B1 (en) * | 2003-10-06 | 2016-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
EP1569263B1 (de) * | 2004-02-27 | 2011-11-23 | OSRAM Opto Semiconductors GmbH | Verfahren zum Verbinden zweier Wafer |
JP2005275315A (ja) * | 2004-03-26 | 2005-10-06 | Semiconductor Energy Lab Co Ltd | 表示装置、その駆動方法及びそれを用いた電子機器 |
JP4465715B2 (ja) * | 2004-04-16 | 2010-05-19 | セイコーエプソン株式会社 | 薄膜デバイス、集積回路、電気光学装置、電子機器 |
GB0413749D0 (en) | 2004-06-19 | 2004-07-21 | Koninkl Philips Electronics Nv | Active matrix electronic array device |
US7312487B2 (en) * | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
US7502040B2 (en) * | 2004-12-06 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
US20060139265A1 (en) * | 2004-12-28 | 2006-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US20060158399A1 (en) | 2005-01-14 | 2006-07-20 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
US8633919B2 (en) * | 2005-04-14 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the display device, and electronic device |
US7719526B2 (en) | 2005-04-14 | 2010-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device, and driving method and electronic apparatus of the display device |
EP2264690A1 (en) * | 2005-05-02 | 2010-12-22 | Semiconductor Energy Laboratory Co, Ltd. | Display device and gray scale driving method with subframes thereof |
WO2006132382A2 (en) * | 2005-06-07 | 2006-12-14 | Fujifilm Corporation | Method of manufacturing a film |
KR101404582B1 (ko) * | 2006-01-20 | 2014-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 구동방법 |
DE602006003994D1 (de) * | 2006-02-03 | 2009-01-15 | Siemens Ag | Verfahren zur Glättung von Wechselstrom aus einer Reihe von Energieerzeugungseinheiten sowie Windkraftanlage mit mehreren Windmühlen mit variabler Rotationsgeschwindigkeit |
KR100763912B1 (ko) * | 2006-04-17 | 2007-10-05 | 삼성전자주식회사 | 비정질 실리콘 박막트랜지스터 및 이를 구비하는 유기 발광디스플레이 |
JP2008166381A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
KR101519061B1 (ko) * | 2008-01-21 | 2015-05-11 | 삼성전자주식회사 | 하나의 고전압 레벨 쉬프터를 공유하는 로우 디코더를 갖는플래쉬 메모리 장치 |
KR101435522B1 (ko) * | 2008-01-23 | 2014-09-02 | 삼성전자 주식회사 | 바이오 칩 |
JP4948473B2 (ja) * | 2008-04-21 | 2012-06-06 | 三洋電機株式会社 | 太陽電池モジュール |
KR101046060B1 (ko) * | 2008-07-29 | 2011-07-01 | 주식회사 동부하이텍 | 이미지센서 제조방법 |
WO2010015878A2 (en) * | 2008-08-06 | 2010-02-11 | S.O.I. Tec Silicon On Insulator Technologies | Process for modifying a substrate |
JP5426417B2 (ja) * | 2010-02-03 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8664658B2 (en) * | 2010-05-14 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012256821A (ja) | 2010-09-13 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
JP5770068B2 (ja) * | 2010-11-12 | 2015-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2012151453A (ja) | 2010-12-28 | 2012-08-09 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
KR102026718B1 (ko) | 2011-01-14 | 2019-09-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억장치, 반도체 장치, 검출 방법 |
TWI564890B (zh) | 2011-01-26 | 2017-01-01 | 半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
TWI433625B (zh) | 2011-07-04 | 2014-04-01 | Ind Tech Res Inst | 軟性電子元件的製法 |
FR2980280B1 (fr) * | 2011-09-20 | 2013-10-11 | Soitec Silicon On Insulator | Procede de separation d'une couche dans une structure composite |
WO2013058222A1 (ja) * | 2011-10-18 | 2013-04-25 | 富士電機株式会社 | 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法 |
US8981367B2 (en) | 2011-12-01 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9076505B2 (en) | 2011-12-09 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
WO2013172220A1 (en) | 2012-05-18 | 2013-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Pixel circuit, display device, and electronic device |
US9948346B2 (en) * | 2012-11-01 | 2018-04-17 | Mediatek Inc. | Communication system with up-converter and digital baseband processing circuit implemented in one die separated from another die having down-converter, and related communication method thereof |
US9064077B2 (en) | 2012-11-28 | 2015-06-23 | Qualcomm Incorporated | 3D floorplanning using 2D and 3D blocks |
US9098666B2 (en) | 2012-11-28 | 2015-08-04 | Qualcomm Incorporated | Clock distribution network for 3D integrated circuit |
US9536840B2 (en) | 2013-02-12 | 2017-01-03 | Qualcomm Incorporated | Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods |
US9041448B2 (en) | 2013-03-05 | 2015-05-26 | Qualcomm Incorporated | Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods |
US9177890B2 (en) | 2013-03-07 | 2015-11-03 | Qualcomm Incorporated | Monolithic three dimensional integration of semiconductor integrated circuits |
US9171608B2 (en) | 2013-03-15 | 2015-10-27 | Qualcomm Incorporated | Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods |
KR101461075B1 (ko) * | 2013-05-21 | 2014-11-19 | 광주과학기술원 | 전사 인쇄용 기판, 전사 인쇄용 기판 제조 방법 및 전사 인쇄 방법 |
JP5852609B2 (ja) * | 2013-06-10 | 2016-02-03 | 長野計器株式会社 | センサ |
TWI561368B (en) * | 2014-02-19 | 2016-12-11 | Xyzprinting Inc | Three dimensional printing apparatus |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
JP6558420B2 (ja) * | 2017-09-27 | 2019-08-14 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
CN110226229A (zh) * | 2018-01-02 | 2019-09-10 | 孙润光 | 一种显示器件结构 |
US10978428B2 (en) | 2019-05-07 | 2021-04-13 | SK Hynix Inc. | Manufacturing method of semiconductor device |
JP2022127597A (ja) * | 2021-02-19 | 2022-08-31 | 株式会社半導体エネルギー研究所 | 電子装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
JPS5617083A (en) | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor device and its manufacture |
JPS6199362A (ja) | 1984-10-22 | 1986-05-17 | Fujitsu Ltd | 半導体装置 |
JPS62145760A (ja) | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
US4888631A (en) * | 1986-01-17 | 1989-12-19 | Sharp Kabushiki Kaisha | Semiconductor dynamic memory device |
KR900008647B1 (ko) | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
JPS62219954A (ja) | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 三次元icの製造方法 |
JPH02285678A (ja) * | 1989-04-27 | 1990-11-22 | Ricoh Co Ltd | 半導体装置 |
JPH0344067A (ja) * | 1989-07-11 | 1991-02-25 | Nec Corp | 半導体基板の積層方法 |
US5819406A (en) * | 1990-08-29 | 1998-10-13 | Canon Kabushiki Kaisha | Method for forming an electrical circuit member |
US5499124A (en) * | 1990-12-31 | 1996-03-12 | Vu; Duy-Phach | Polysilicon transistors formed on an insulation layer which is adjacent to a liquid crystal material |
US5528397A (en) * | 1991-12-03 | 1996-06-18 | Kopin Corporation | Single crystal silicon transistors for display panels |
US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
JP3227930B2 (ja) | 1993-09-09 | 2001-11-12 | ソニー株式会社 | 複合半導体装置及びその製造方法 |
JPH09503622A (ja) * | 1993-09-30 | 1997-04-08 | コピン・コーポレーシヨン | 転写薄膜回路を使用した3次元プロセッサー |
CA2138218C (en) * | 1993-12-16 | 2000-10-10 | Shinji Tanaka | Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board |
JP3770631B2 (ja) | 1994-10-24 | 2006-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3809681B2 (ja) | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
JPH10335577A (ja) | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3116085B2 (ja) * | 1997-09-16 | 2000-12-11 | 東京農工大学長 | 半導体素子形成法 |
JP4126747B2 (ja) * | 1998-02-27 | 2008-07-30 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
-
1998
- 1998-03-02 JP JP04988398A patent/JP4085459B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-24 EP EP99905304A patent/EP1017100A4/en not_active Withdrawn
- 1999-02-24 WO PCT/JP1999/000864 patent/WO1999045593A1/ja active IP Right Grant
- 1999-02-24 EP EP05076780A patent/EP1603163A3/en not_active Withdrawn
- 1999-02-24 CN CNB998002100A patent/CN1238898C/zh not_active Expired - Fee Related
- 1999-02-24 KR KR10-1999-7010105A patent/KR100529842B1/ko not_active IP Right Cessation
- 1999-02-24 US US09/403,543 patent/US6846703B2/en not_active Expired - Fee Related
- 1999-02-26 TW TW088103006A patent/TW407295B/zh not_active IP Right Cessation
Cited By (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7570516B2 (en) | 2000-01-18 | 2009-08-04 | Hitachi, Ltd. | Three-dimensional semiconductor memory device having a first and second charge accumulation region |
US7826266B2 (en) | 2000-01-18 | 2010-11-02 | Hitachi, Ltd. | Semiconductor device having global and local data lines coupled to memory mats |
JP2003521125A (ja) * | 2000-01-28 | 2003-07-08 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 半導体デバイスを移動、及び、積層させる方法 |
JP5022549B2 (ja) * | 2000-01-28 | 2012-09-12 | アイメック | 半導体デバイスを移動、及び、積層させる方法 |
JP2002026285A (ja) * | 2000-07-07 | 2002-01-25 | Seiko Epson Corp | 強誘電体メモリ装置およびその製造方法 |
JP2002110907A (ja) * | 2000-07-31 | 2002-04-12 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
US6891741B2 (en) | 2000-12-27 | 2005-05-10 | Seiko Epson Corporation | Ferroelectric memory device |
US6690599B2 (en) | 2000-12-27 | 2004-02-10 | Seiko Epson Corporation | Ferroelectric memory device |
JP2002231909A (ja) * | 2001-01-31 | 2002-08-16 | Canon Inc | 薄膜半導体装置の製造方法 |
JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
US6887650B2 (en) | 2001-07-24 | 2005-05-03 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film devices, method of manufacturing integrated circuits, circuit board and manufacturing method thereof, electro-optical apparatus and manufacturing method thereof, ic card, and electronic appliance |
JP2003142666A (ja) * | 2001-07-24 | 2003-05-16 | Seiko Epson Corp | 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、icカード、及び電子機器 |
US9634296B2 (en) | 2002-08-09 | 2017-04-25 | Sapurast Research Llc | Thin film battery on an integrated circuit or circuit board and method thereof |
US9793523B2 (en) | 2002-08-09 | 2017-10-17 | Sapurast Research Llc | Electrochemical apparatus with barrier layer protected substrate |
US9508620B2 (en) | 2002-10-30 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9929190B2 (en) | 2002-10-30 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2016021407A (ja) * | 2002-10-30 | 2016-02-04 | 株式会社半導体エネルギー研究所 | 発光装置および電子機器 |
US8153506B2 (en) | 2002-12-17 | 2012-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
US7939831B2 (en) | 2002-12-17 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2004214645A (ja) * | 2002-12-17 | 2004-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP4554152B2 (ja) * | 2002-12-19 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 半導体チップの作製方法 |
JP2004200522A (ja) * | 2002-12-19 | 2004-07-15 | Semiconductor Energy Lab Co Ltd | 半導体チップおよびその作製方法 |
US8384699B2 (en) | 2003-02-12 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9429800B2 (en) | 2003-02-12 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8044946B2 (en) | 2003-02-12 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7746333B2 (en) | 2003-02-12 | 2010-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
US7253087B2 (en) | 2003-05-23 | 2007-08-07 | Seiko Epson Corporation | Method of producing thin-film device, electro-optical device, and electronic apparatus |
JP2007503129A (ja) * | 2003-06-12 | 2007-02-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レーザ移動を用いて感熱基板上に移植した磁気ランダム・アクセス・メモリ(mram)デバイスおよびこれを製造する方法 |
JP2005203763A (ja) * | 2003-12-19 | 2005-07-28 | Semiconductor Energy Lab Co Ltd | 半導体集積回路、並びに半導体装置、及び該半導体集積回路の作製方法 |
JP2005217397A (ja) * | 2004-01-29 | 2005-08-11 | Hynix Semiconductor Inc | 直列ダイオードセルを利用した不揮発性メモリ装置 |
US7361944B2 (en) | 2004-03-18 | 2008-04-22 | Seiko Epson Corporation | Electrical device with a plurality of thin-film device layers |
CN100438047C (zh) * | 2004-09-30 | 2008-11-26 | 精工爱普生株式会社 | 转移基板和半导体器件的制造方法 |
US7393725B2 (en) | 2004-10-19 | 2008-07-01 | Seiko Epson Corporation | Method of manufacturing thin film device electro-optic device, and electronic instrument |
JP2006310831A (ja) * | 2005-03-31 | 2006-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその駆動方法 |
JP2006287068A (ja) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | 転写用基板、可撓性配線基板の製造方法および電子機器の製造方法 |
JP2009503883A (ja) * | 2005-08-03 | 2009-01-29 | インゲニア・テクノロジー・リミテッド | メモリアクセス |
JP2007180492A (ja) * | 2005-12-01 | 2007-07-12 | National Institute Of Information & Communication Technology | 薄層デバイスの作成方法 |
JP2009537068A (ja) * | 2006-05-12 | 2009-10-22 | インフィニット パワー ソリューションズ, インコーポレイテッド | 集積回路または回路基板上の薄膜電池、およびその製造方法 |
JP4714723B2 (ja) * | 2007-01-31 | 2011-06-29 | ノーザン ライツ セミコンダクター コーポレイション | 磁性メモリを備えた集積回路 |
JP2008192277A (ja) * | 2007-01-31 | 2008-08-21 | Northern Lights Semiconductor Corp | 磁性メモリを備えた集積回路 |
JP2010541281A (ja) * | 2007-10-02 | 2010-12-24 | フリースケール セミコンダクター インコーポレイテッド | 2つの結合された層を用いたプログラマブルrom及び動作方法 |
JP2009135350A (ja) * | 2007-12-03 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2012513118A (ja) * | 2008-12-18 | 2012-06-07 | マイクロン テクノロジー, インク. | キャパシタレスメモリセルを論理素子と集積化するための方法および構造 |
US8704286B2 (en) | 2008-12-18 | 2014-04-22 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
US9129848B2 (en) | 2008-12-18 | 2015-09-08 | Micron Technology, Inc. | Method and structure for integrating capacitor-less memory cell with logic |
JP2010245288A (ja) * | 2009-04-06 | 2010-10-28 | Canon Inc | 半導体装置の製造方法 |
JP2016076714A (ja) * | 2010-07-02 | 2016-05-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10319723B2 (en) | 2010-07-02 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9780093B2 (en) | 2010-07-02 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US11233055B2 (en) | 2010-07-02 | 2022-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2012256820A (ja) * | 2010-09-03 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
WO2012029638A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI651832B (zh) * | 2010-11-05 | 2019-02-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
JP2016225653A (ja) * | 2010-11-05 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2012169028A (ja) * | 2011-01-26 | 2012-09-06 | Semiconductor Energy Lab Co Ltd | 一時記憶回路、記憶装置、信号処理回路 |
JP2016015502A (ja) * | 2011-01-26 | 2016-01-28 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
US9990965B2 (en) | 2011-12-15 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Storage device |
JP2013145875A (ja) * | 2011-12-15 | 2013-07-25 | Semiconductor Energy Lab Co Ltd | 記憶装置 |
JP2013161878A (ja) * | 2012-02-02 | 2013-08-19 | Renesas Electronics Corp | 半導体装置、および半導体装置の製造方法 |
JP2017074718A (ja) * | 2015-10-15 | 2017-04-20 | 日立マクセル株式会社 | グラビアオフセット印刷用凹版およびその製造方法 |
KR20220037441A (ko) * | 2019-07-29 | 2022-03-24 | 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 | 초전도체에 커플링된 반도체 나노와이어에 대한 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW407295B (en) | 2000-10-01 |
US6846703B2 (en) | 2005-01-25 |
CN1238898C (zh) | 2006-01-25 |
EP1017100A1 (en) | 2000-07-05 |
EP1603163A3 (en) | 2006-10-18 |
EP1603163A2 (en) | 2005-12-07 |
US20030057423A1 (en) | 2003-03-27 |
KR20010012160A (ko) | 2001-02-15 |
JP4085459B2 (ja) | 2008-05-14 |
WO1999045593A1 (en) | 1999-09-10 |
EP1017100A4 (en) | 2004-12-08 |
CN1256792A (zh) | 2000-06-14 |
KR100529842B1 (ko) | 2005-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11251518A (ja) | 3次元デバイス | |
JP4126747B2 (ja) | 3次元デバイスの製造方法 | |
US6814832B2 (en) | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance | |
KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
JP4042182B2 (ja) | Icカードの製造方法及び薄膜集積回路装置の製造方法 | |
JP4619461B2 (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
JP4619462B2 (ja) | 薄膜素子の転写方法 | |
US7169652B2 (en) | Method of manufacturing electro-optical device, electro-optical device, transferred chip, transfer origin substrate | |
KR100500520B1 (ko) | 전사 방법 및 액티브 매트릭스 기판 제조 방법 | |
JP3809733B2 (ja) | 薄膜トランジスタの剥離方法 | |
JP4151420B2 (ja) | デバイスの製造方法 | |
JP2001189460A (ja) | 薄膜デバイスの転写・製造方法 | |
JPWO2003010825A1 (ja) | 転写方法、薄膜素子の製造方法、集積回路の製造方法、回路基板及びその製造方法、電気光学装置及びその製造方法、icカード及び電子機器 | |
JPH10206896A (ja) | アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶表示装置 | |
JP2002217390A (ja) | 積層体の製造方法、半導体装置の製造方法及び半導体装置 | |
JPH10177187A (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置 | |
JP4619644B2 (ja) | 薄膜素子の転写方法 | |
JP2004165679A (ja) | 薄膜デバイスの転写方法 | |
JP2004327728A (ja) | 転写方法、転写体の製造方法、回路基板の製造方法、電気光学装置および電子機器 | |
JP2004140380A (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
JP4619645B2 (ja) | 薄膜素子の転写方法 | |
JP3809833B2 (ja) | 薄膜素子の転写方法 | |
JP2004171001A (ja) | アクティブマトリクス基板および液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |